特開 2023-45999 記録装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023045999

(43)【公開日】2023-04-03

(54)【発明の名称】記録装置

(51)【国際特許分類】

   B41J 2/35 20060101AFI20230327BHJP

   B41J 3/407 20060101ALI20230327BHJP

【ＦＩ】

B41J2/35 G

B41J3/407

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2021154660

(22)【出願日】2021-09-22

(71)【出願人】

【識別番号】000208743

【氏名又は名称】キヤノンファインテックニスカ株式会社

(74)【代理人】

【識別番号】110003281

【氏名又は名称】弁理士法人大塚国際特許事務所

(72)【発明者】

【氏名】澤西 陽佑

(57)【要約】

【課題】ヘッド素子の抵抗値の検出において、該検出のための回路に用いられる部品のばらつきの影響を低減させる記録装置を提供する。
【解決手段】記録用抵抗体の発熱により被記録媒体への記録を行う記録手段と、前記被記録媒体への記録時に前記記録手段に電圧を供給する記録用電源と、前記記録用電源と異なる検出用電源と、前記検出用電源から検出用抵抗体を介して、前記記録用抵抗体と異なる基準抵抗体に至る第１の導電経路を形成する第１の導電手段と、前記検出用電源から前記検出用抵抗体を介して、前記記録用抵抗体に至る第２の導電経路を形成する第２の導電手段と、前記第１の導電手段により形成された前記第１の導電経路における前記検出用抵抗体の電圧値と、前記第２の導電手段により形成された前記第２の導電経路における前記検出用抵抗体の電圧値とに基づいて、前記記録用抵抗体の抵抗値を判定する判定手段とを備える。
【選択図】図３

【特許請求の範囲】

【請求項1】

記録用抵抗体の発熱により被記録媒体への記録を行う記録手段と、
前記被記録媒体への記録時に前記記録手段に電圧を供給する記録用電源と、
前記記録用電源と異なる検出用電源と、
前記検出用電源から検出用抵抗体を介して、前記記録用抵抗体と異なる基準抵抗体に至る第１の導電経路を形成する第１の導電手段と、
前記検出用電源から前記検出用抵抗体を介して、前記記録用抵抗体に至る第２の導電経路を形成する第２の導電手段と、
前記第１の導電手段により形成された前記第１の導電経路における前記検出用抵抗体の電圧値と、前記第２の導電手段により形成された前記第２の導電経路における前記検出用抵抗体の電圧値とに基づいて、前記記録用抵抗体の抵抗値を判定する判定手段と、
を備えることを特徴とする記録装置。

【請求項2】

前記第１の導電手段により前記第１の導電経路が形成されている場合、前記第２の導電手段により前記第２の導電経路は形成されておらず、前記第２の導電手段により前記第２の導電経路が形成されている場合、前記第１の導電手段により前記第１の導電経路は形成されていないことを特徴とする請求項１に記載の記録装置。

【請求項3】

前記判定手段は、前記第１の導電経路における前記検出用抵抗体の電圧値と、前記第２の導電経路における前記検出用抵抗体の電圧値との差分に基づいて、前記記録用抵抗体の抵抗値を判定することを特徴とする請求項１又は２に記載の記録装置。

【請求項4】

前記検出用電源により前記記録用抵抗体に供給される電圧は、前記被記録媒体への記録の際に前記記録用抵抗体に供給される電圧より低いことを特徴とする請求項１乃至３のいずれか１項に記載の記録装置。

【請求項5】

前記第１の導電手段は、前記基準抵抗体に接続されたスイッチを含むことを特徴とする請求項１乃至４のいずれか１項に記載の記録装置。

【請求項6】

前記第２の導電手段は、前記記録用抵抗体に接続されたスイッチを含むことを特徴とする請求項１乃至５のいずれか１項に記載の記録装置。

【請求項7】

前記基準抵抗体の抵抗値は、複数の前記記録用抵抗体の合成抵抗値に対応し、
前記判定手段による判定は、第１の判定処理として、複数の前記記録用抵抗体の組に対して行われることを特徴とする請求項１乃至６のいずれか１項に記載の記録装置。

【請求項8】

前記判定手段は、前記第１の導電経路における前記検出用抵抗体の電圧値と、前記第２の導電経路における前記検出用抵抗体の電圧値との差分を複数のランクに分類することにより、前記記録用抵抗体の抵抗値を判定することを特徴とする請求項７に記載の記録装置。

【請求項9】

前記第１の判定処理は、ユーザ指示を受け付けることにより実行されることを特徴とする請求項７又は８に記載の記録装置。

【請求項10】

前記第１の判定処理は、前記記録装置の電源が投入されたことに基づいて実行されることを特徴とする請求項７又は８に記載の記録装置。

【請求項11】

前記判定手段は、前記第１の判定処理と異なる第２の判定処理を行い、
前記第２の判定処理では、前記基準抵抗体の抵抗値は、１つの前記記録用抵抗体の抵抗値に対応し、
前記判定手段による判定は、前記第２の判定処理として、前記記録用抵抗体ごとに対して行われることを特徴とする請求項７乃至１０のいずれか１項に記載の記録装置。

【請求項12】

前記判定手段は、前記第１の導電経路における前記検出用抵抗体の電圧値と、前記第２の導電経路における前記検出用抵抗体の電圧値との差分が所定範囲に含まれるか否かに基づいて、前記記録用抵抗体の抵抗値を判定することを特徴とする請求項１１に記載の記録装置。

【請求項13】

前記第２の判定処理は、前記記録装置の電源が投入されたことに基づいて実行されることを特徴とする請求項１１又は１２に記載の記録装置。

【請求項14】

前記第２の判定処理は、前記第１の判定処理の前に実行されることを特徴とする請求項１１乃至１３のいずれか１項に記載の記録装置。

【請求項15】

前記判定手段により判定された結果に基づいて、前記被記録媒体への記録の際の前記記録用抵抗体の駆動条件を制御する制御手段、をさらに備えることを特徴とする請求項１乃至１４のいずれか１項に記載の記録装置。

【請求項16】

前記駆動条件とは、前記記録用抵抗体への通電時間を含むことを特徴とする請求項１５に記載の記録装置。

【請求項17】

前記被記録媒体は、チューブを含むことを特徴とする請求項１乃至１６のいずれか１項に記載の記録装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、被記録媒体への記録を行う記録装置に関する。

【背景技術】

【0002】

チューブ形状の記録媒体に文字や記号を印刷する記録装置として、複数のヘッド素子を持つ記録ヘッドを備え、各ヘッド素子に電圧を印加してヘッド素子を発熱させることで記録媒体へ印刷を行うサーマル式の記録装置が用いられることがある。

【0003】

ヘッド素子に不良や劣化が発生すると、印刷品質が低下する原因となる。特許文献１では、そのような不具合を解消するために、記録ヘッドに検査用電圧を印加する電圧印加回路を備え、各ヘッド素子の抵抗値と電圧印加回路の検査用抵抗とによる直列回路の分圧電圧値を把握することで、ヘッド素子の不良や劣化を判断する技術が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１７－１１９４１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１においては、ヘッド素子の不良や劣化を判断するために、電圧印加回路や検査用抵抗等、複数の部品を用いる。そのため、各部品のばらつきが大きくなる可能性がより顕著となり、ヘッド素子の性能としての抵抗値の検出精度の低下を招いてしまう可能性がある。

【0006】

本発明は、ヘッド素子の抵抗値の検出において、該検出のための回路に用いられる部品のばらつきの影響を低減させる記録装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明に係る記録装置は、記録用抵抗体の発熱により被記録媒体への記録を行う記録手段と、前記被記録媒体への記録時に前記記録手段に電圧を供給する記録用電源と、前記記録用電源と異なる検出用電源と、前記検出用電源から検出用抵抗体を介して、前記記録用抵抗体と異なる基準抵抗体に至る第１の導電経路を形成する第１の導電手段と、前記検出用電源から前記検出用抵抗体を介して、前記記録用抵抗体に至る第２の導電経路を形成する第２の導電手段と、前記第１の導電手段により形成された前記第１の導電経路における前記検出用抵抗体の電圧値と、前記第２の導電手段により形成された前記第２の導電経路における前記検出用抵抗体の電圧値とに基づいて、前記記録用抵抗体の抵抗値を判定する判定手段とを備えることを特徴とする。

【発明の効果】

【0008】

本発明によれば、ヘッド素子の性能の検出において、該検出のための回路に用いられる部品のばらつきの影響を低減させることができる。

【図面の簡単な説明】

【0009】

【図1】記録装置の全体構成を示す図である。

【図2】記録装置の制御関連のブロック構成を示す図である。

【図3】記録ヘッドへの電力供給を行うための回路周辺の構成を示す図である。

【図4】記録装置における記録動作を実行する処理を示すフローチャートである。

【図5】ヘッド素子の抵抗値のランク判定処理を示すフローチャートである。

【図6】ヘッド素子の抵抗値のランク判定処理が実行されるタイミングを示すフローチャートである。

【図7】記録装置の電源が投入されてから電源がオフとされるまでの処理を示すフローチャートである。

【図8】Ｓ４０２の処理を示すフローチャートである。

【図9】記録ヘッドへの電力供給を行うための回路周辺の構成を示す図である。

【発明を実施するための形態】

【0010】

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態で説明されている特徴の組み合わせの全てが発明に必須のものとは限らない。実施形態で説明されている複数の特徴のうち二つ以上の特徴が任意に組み合わされてもよい。また、同一若しくは同様の構成には同一の参照番号を付し、重複した説明は省略する。

【0011】

［第１実施形態］
図１は、本実施形態における記録装置１の全体構成の一例を示す図である。記録ヘッド１１は、チューブやラベル等の長尺の被記録媒体に文字や記号を印刷するための記録ヘッドである。プラテンローラ１２は、記録ヘッド１１に対向する位置に配置されている。搬送ローラ対１３は、被記録媒体の搬送動作を行う搬送ローラ対である。操作部１４は、設定や実行指示等、ユーザからの操作入力を受付可能であり、例えばハードウェアキーを含むキーボードである。表示部１５は、各種ステータスやユーザの入力状況を表示可能であり、例えば液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）である。

【0012】

図２は、記録装置１の制御関連のブロック構成の一例を示す図である。ＣＰＵ２００は、記録装置１全体を統括的に制御し、各種制御や演算処理を行う。本実施形態の動作は、例えば、ＣＰＵ２００がデータ記憶部２０３に記憶されたプログラムを不図示のＲＡＭに読み出すことにより実現される。モータ２０１は、ローラ２０２の回転駆動力を生成する。ローラ２０２は、搬送ローラ対１３、プラテンローラ１２等、種種のローラを含む。また、モータ２０１は、各種ローラに対応したモータを含む。データ記憶部２０３は、プログラムや本実施形態で用いる各種データを記憶する。操作部１４、表示部１５も、各部に対応するインタフェースを介して、ＣＰＵ２００により制御される。

【0013】

記録電圧印加回路２０４は、記録ヘッド１１に記録用電圧を供給するための記録用電源を含む回路である。検出電圧印加回路２０５は、記録ヘッド１１に検出用電圧を供給するための検出用電源を含む回路である。基準値検出回路２０６は、基板内の基準値を検出するための基準抵抗体を含む回路である。記録電圧印加回路２０４、検出電圧印加回路２０５、基準値検出回路２０６の構成については後述する。

【0014】

記録装置１は、チューブやラベル等の長尺状の被記録媒体に対して記録を行う記録装置である。また、記録装置１は図１及び図２に示す構成に限られず、記録装置１が実現可能な機能に応じた構成を適宜含み得る。例えば、カッター等、被記録媒体を切断するための切断部を備えていても良い。

【0015】

図３は、記録ヘッド１１へ電力供給を行うための回路周辺の構成を示す図である。本実施形態では、記録ヘッド１１へ電力供給を行うための回路は、記録電圧印加回路２０４、検出電圧印加回路２０５、基準値検出回路２０６を含んで構成される。

【0016】

記録ヘッド１１内には、複数のヘッド素子に対応する複数の（Ｎ個）抵抗体ＨＥＡＤ＿Ｒ１～ＨＥＡＤ＿ＲＮ（記録用抵抗体）が設けられている。また、ＣＰＵ２００からのコントロール信号（ＨＥＡＤ＿ＣＯＮＴＲＯＬ）をフレキシブルフラットケーブル（ＦＦＣ）を介して受信し各抵抗体へ通電させるか否かを切り替えるためのドライバＩＣ、及び複数のトランジスタスイッチ（以下、単にスイッチという）ＨＥＡＤ＿ＦＥＴ１～ＨＥＡＤ＿ＦＥＴＮ）が構成されている。なお、スイッチＨＥＡＤ＿ＦＥＴ１～ＨＥＡＤ＿ＦＥＴＮは、抵抗体ＨＥＡＤ＿Ｒ１～ＨＥＡＤ＿ＲＮに対応している。

【0017】

記録電圧印加回路２０４内には、電力源として１３Ｖの電圧が供給されている。記録電圧印加回路２０４は、被記録媒体への記録時には、１３Ｖの記録用電圧を記録ヘッド１１に供給する。また、後述するヘッド素子の性能としての抵抗値のランクを判定する際（抵抗値の検出動作時）には、内部のスイッチの制御により、３．３Ｖの検出用電圧が記録ヘッド１１に供給されることになる。記録電圧印加回路２０４内には、ＣＰＵ２００からのコントロール信号３０１に基づいて、３．３Ｖの電圧を記録ヘッド１１側へ供給させるか否かを切り替えるスイッチＴｒＡ、及びスイッチＦＥＴ＿ＡとＦＥＴ＿Ａ’が構成されている。図３に示すように、スイッチＦＥＴ＿ＡとＦＥＴ＿Ａ‘のゲートが抵抗体Ｒ２を介して、スイッチＴｒ＿Ａのコレクタに接続されている。ＣＰＵ２００は、スイッチＴｒ＿Ａのベースに接続されたコントロール信号３０１のレベル制御により、スイッチＦＥＴ＿ＡとＦＥＴ＿Ａ’のオン／オフを制御し、その結果、記録用電圧もしくは検出用電圧の記録ヘッド１１側への供給が切替えられる。そのような供給電圧の切替えを可能としている構成により、被記録媒体がない状態で記録ヘッド１１へ記録用電圧を供給することによって生じ得るヘッド素子の破損の可能性を低減させることができる。

【0018】

検出電圧印加回路２０５内には、電力源として、記録用電圧より低い３．３Ｖの電圧が供給されている。検出電圧印加回路２０５は、後述するヘッド素子の抵抗値のランクを判定する際（抵抗値の検出動作時）には、３．３Ｖの検出用電圧を記録ヘッド１１に供給する。検出電圧印加回路２０５内には、ＣＰＵ２００からのコントロール信号３０２に基づいて、３．３Ｖの検出用電圧を記録ヘッド１１側へ供給させるか否かを切り替えるスイッチＴｒＢ及びスイッチＦＥＴ＿Ｂと、３．３Ｖの電源に対して分圧を行うための抵抗体ＲＢ（検出用抵抗体）、分圧された電圧をＣＰＵ２００へ入力するための検出ラインＲ＿ＣＨＫ、上述の記録用電圧１３Ｖが逆流しないようにするためのダイオードＤＢが構成されている。図３に示すように、スイッチＦＥＴ＿ＢのゲートがスイッチＴｒ＿Ｂのコレクタに接続されている。ＣＰＵ２００は、スイッチＴｒ＿Ｂのベースに接続されたコントロール信号３０２のレベル制御により、スイッチＦＥＴ＿Ｂのオン／オフを制御し、その結果、検出用電圧の記録ヘッド１１側への供給が制御される。

【0019】

基準値検出回路２０６内には、検出用電圧３．３Ｖに対して分圧を行うための抵抗体ＲＣ（基準抵抗体）と、ＣＰＵ２００からのコントロール信号３０３に基づいて検出用電圧３．３Ｖにより抵抗体ＲＣへ通電させるか否かを切り替えるスイッチＦＥＴ＿Ｃが構成されている。ＣＰＵ２００は、スイッチＦＥＴ＿Ｃのゲートに接続されたコントロール信号３０３のレベル制御により、スイッチＦＥＴ＿Ｃのオン／オフを制御し、その結果、抵抗体ＲＣへの通電が制御される。抵抗体ＲＣの抵抗値は、通電を実施する複数の抵抗体ＨＥＡＤ_Ｒの合成抵抗値のｔｙｐ値と同じ値とする。例えば、図５で一例として後述する１６の倍数で指定される複数の抵抗値の合成抵抗値のｔｙｐ値と同じ値とする。

【0020】

上記のような構成により、被記録媒体への記録動作時には、記録電圧印加回路２０４により記録ヘッド１１に記録用電圧が供給される。一方、記録ヘッド１１のヘッド素子の抵抗値の検出動作時には、検出電圧印加回路２０５により記録ヘッド１１に、検出用電圧に基づく電圧を供給する。そして、ヘッド素子の抵抗値の検出動作により、基準抵抗体の抵抗値に対する、ヘッド素子の抵抗値のランクが判定される。例えば、ヘッド素子の抵抗値の検出動作は、記録装置１の電源が投入され、被記録媒体への記録動作が行われる前に実行される。ＣＰＵ２００は、判定されたヘッド素子の抵抗値のランクに応じて、記録ヘッド１１による記録動作の際のヘッド素子への通電時間を制御する。本実施形態では、そのような構成により、各ヘッド素子の抵抗値のランクに応じた通電時間とすることを可能とし、その結果、ヘッド素子の発熱量が過大／過少になることを防ぎ、印刷品位の向上と消費電力の低減とを実現することができる。

【0021】

図４は、記録装置１における記録動作を実行する処理を示すフローチャートである。図４の処理は、例えば、ＣＰＵ２００がデータ記憶部２０３に記憶されたプログラムをＲＡＭに読み出して実行することにより実現される。また、図４の処理は、ユーザにより操作部１４を介して印刷ジョブの設定及び実行指示を受け付けると開始される。

【0022】

Ｓ１０１において、ＣＰＵ２００は、搬送ローラ対１３により被記録媒体Ｔを記録ヘッド１１まで搬送させるようモータ２０１等の搬送機構を制御する。Ｓ１０２において、ＣＰＵ２００は、被記録媒体Ｔの搬送動作と同期をとりながら、データ記憶部２０３に記憶された記録データに基づいて記録ヘッド１１を制御し、記録動作が開始される。記録時には、被記録媒体Ｔは、記録ヘッド１１及びプラテンローラ１２により押し潰されて記録面が平らになりながら、記録ヘッド１１による記録動作が行われる。なお、記録時には、記録電圧印加回路２０４により記録ヘッド１１に対して記録用電圧が供給されている。

【0023】

Ｓ１０３において、ＣＰＵ２００は、所定量の記録が終了したか否かを判定する。所定量とは、例えば、所定のデータ量（ページ数など）や、ハーフカット動作が行われるのであれば所定のカット回数である。ここで、所定量の記録が終了していないと判定された場合、所定量の記録が終了していると判定されるまで、記録動作及び搬送動作とＳ１０３の判定処理とが繰り返される。Ｓ１０３で所定量の記録が終了したと判定された場合、Ｓ１０４において、ＣＰＵ２００は、被記録媒体Ｔに記録された最終記録部を記録装置１の排出口まで搬送させるよう搬送ローラ対１３を制御する。その後、図４の処理を終了する。なお、記録装置１における記録動作は、図４の処理に限られず、記録装置１の機能に応じた処理が行われても良い。例えば、Ｓ１０４の前もしくは後において、被記録媒体Ｔの切断（ハーフカット、フルカット）が行われても良い。

【0024】

図５は、ヘッド素子の抵抗値のランク判定処理を示すフローチャートである。図５の処理は、例えば、ＣＰＵ２００がデータ記憶部２０３に記憶されたプログラムをＲＡＭに読み出して実行することにより実現される。また、図５の処理は、ユーザにより操作部１４を介してヘッド素子の抵抗値検出動作の実行指示を受け付けると開始される。例えば、ユーザが記録を行った被記録媒体Ｔの印刷結果を見て白抜け等の印刷不良を認識した場合に、表示部１５に表示された画面を介してヘッド素子の検査機能の実行の指示を受け付けるようにしても良い。もしくは、図５の処理は、記録装置１の電源が投入されると、ユーザ操作を介することなく開始されても良い。

【0025】

へッド素子の抵抗値の検出動作が開始されると、Ｓ２０１において、ＣＰＵ２００は、コントロール信号３０１のレベルを制御し、記録電圧印加回路２０４内のスイッチＦＥＴ＿Ａ及びＦＥＴ＿Ａ’をオフ状態とする。その結果、記録用電圧１３Ｖが記録ヘッド１１側に供給されないように制御される。また、ＣＰＵ２００は、ヘッドコントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬのレベルを制御し、ドライバＩＣを介して、スイッチＨＥＡＤ＿ＦＥＴ１～ＨＥＡＤ＿ＦＥＴＮをオフ状態とする。

【0026】

Ｓ２０２において、ＣＰＵ２００は、コントロール信号３０２のレベルを制御し、検出電圧印加回路２０５内のスイッチＦＥＴ＿Ｂをオン状態とする。そして、Ｓ２０３において、ＣＰＵ２００は、コントロール信号３０３のレベルを制御し、基準値検出回路２０６内のスイッチＦＥＴ＿Ｃをオン状態とする。Ｓ２０２及びＳ２０３の処理により、検出用電圧に基づいて、抵抗体ＲＢ、ダイオードＤＢ、抵抗体ＲＣにより形成される導電経路に通電される。

【0027】

Ｓ２０４において、ＣＰＵ２００は、検出ラインＲ＿ＣＨＫにより、抵抗体ＲＢ、抵抗体ＲＣ、ダイオードＤＢにより分圧された電圧値を検出する。そして、Ｓ２０５において、ＣＰＵ２００は、検出した電圧値の平均値を回路ＲＥＦ値としてデータ記憶部２０３に格納する。例えば、ＣＰＵ２００は、Ｓ２０４の検出を１０ｍｓ毎に５回行い、その平均値を回路ＲＥＦ値としても良い。

【0028】

Ｓ２０６において、ＣＰＵ２００は、コントロール信号３０３のレベルを制御し、スイッチＦＥＴ＿Ｃをオフ状態とする。Ｓ２０６で抵抗体ＲＣへの通電が止められた後、Ｓ２０７において、ＣＰＵ２００は、コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬを記録ヘッド１１のドライバＩＣへ送信し、指定したスイッチＨＥＡＤ＿ＦＥＴのみをオン状態とする。その結果、コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬで指定されたスイッチＨＥＡＤ＿ＦＥＴに対応する抵抗体ＨＥＡＤ＿Ｒのみへの通電が開始される。なお、コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬで指定されるスイッチＨＥＡＤ＿ＦＥＴ、対応する抵抗体ＨＥＡＤ＿Ｒは、一つでも良いし、複数でも良い。

【0029】

例えば、記録ヘッド１１内のスイッチＨＥＡＤ＿ＦＥＴ１～ＨＥＡＤ＿ＦＥＴＮを配列順に１、２、３、・・・９９９、１０００とした場合、１６、３２、４８、・・・９７６、９９９２のスイッチのみへの通電を開始するようにスイッチがＨＥＡＤ＿ＣＯＮＴＲＯＬで指定される。このように特定のスイッチに対してのみ通電を行うことにより、消費電力を低減させ、消費電流の増大を防ぐことができる。コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬにより指定方法は、上記に限られず、他の方法が採用されても良い。例えば、被記録媒体への記録時に同時駆動されるヘッド素子に対応するブロックや、隣接するヘッド素子のグループに基づいて指定されるようにしても良い。

【0030】

Ｓ２０８において、ＣＰＵ２００は、検出ラインＲ＿ＣＨＫにより、抵抗体ＲＢ、抵抗体ＨＥＡＤ＿Ｒ、ダイオードＤＢにより分圧された電圧値を検出する。そして、Ｓ２０９において、ＣＰＵ２００は、検出した電圧値の平均値をＨＥＡＤ＿ＤＡＴＡとしてデータ記憶部２０３に格納する。例えば、ＣＰＵ２００は、Ｓ２０８の検出を１０ｍｓ毎に５回行い、その平均値をＨＥＡＤ＿ＤＡＴＡとしても良い。Ｓ２１０において、ＣＰＵ２００は、Ｓ２０９でデータ記憶部４３に記憶されたＨＥＡＤ＿ＤＡＴＡと、Ｓ２０５でデータ記憶部２０３に記憶された回路ＲＥＦ値との差分を算出する。

【0031】

以下、Ｓ２１１～Ｓ２２１の処理により、指定された複数のスイッチＨＥＡＤ＿ＦＥＴに対応する抵抗体ＨＥＡＤ＿Ｒのランクを判定する。本実施形態では、Ｓ２１１～Ｓ２２１の処理は、複数のスイッチＨＥＡＤ＿ＦＥＴに対して一括に行われる。そのため、抵抗値検出の処理を効率化することができる。

【0032】

Ｓ２１１において、ＣＰＵ２００は、Ｓ２１０で算出された差分がａ［Ｖ］以上であるか否かを判定する。差分がａ［Ｖ］以上であると判定された場合、Ｓ２１３に進む。一方、ａ［Ｖ］以上でないと判定された場合、Ｓ２１２において、ＣＰＵ２００は、表示部１５に、記録ヘッド１１が不良状態であることを示す警告情報を通知し、その後、図５の処理を終了する。Ｓ２１２に進む場合は、例えば、抵抗体が焼損している状態であり、警告情報は、そのことを示す情報を含んでも良い。

【0033】

Ｓ２１３において、ＣＰＵ２００は、Ｓ２１０で算出された差分がｂ［Ｖ］以上であるか否かを判定する。差分がｂ［Ｖ］以上であると判定された場合、Ｓ２１５に進む。一方、ｂ［Ｖ］以上でないと判定された場合、Ｓ２１４において、ＣＰＵ２００は、指定された複数のスイッチＨＥＡＤ＿ＦＥＴに対応する抵抗体ＨＥＡＤ＿Ｒのランクを「ランクＡ」と判定し、その旨を示す情報をデータ記憶部２０３に格納する。その後、図５の処理を終了する。

【0034】

Ｓ２１５において、ＣＰＵ２００は、Ｓ２１０で算出された差分がｃ［Ｖ］以上であるか否かを判定する。差分がｃ［Ｖ］以上であると判定された場合、Ｓ２１７に進む。一方、ｃ［Ｖ］以上でないと判定された場合、Ｓ２１６において、ＣＰＵ２００は、指定された複数のスイッチＨＥＡＤ＿ＦＥＴに対応する抵抗体ＨＥＡＤ＿Ｒのランクを「ランクＢ」と判定し、その旨を示す情報をデータ記憶部２０３に格納する。その後、図５の処理を終了する。

【0035】

Ｓ２１７において、ＣＰＵ２００は、Ｓ２１０で算出された差分がｄ［Ｖ］以上であるか否かを判定する。差分がｄ［Ｖ］以上であると判定された場合、Ｓ２１９に進む。一方、ｄ［Ｖ］以上でないと判定された場合、Ｓ２１８において、ＣＰＵ２００は、指定された複数のスイッチＨＥＡＤ＿ＦＥＴに対応する抵抗体ＨＥＡＤ＿Ｒのランクを「ランクＣ」と判定し、その旨を示す情報をデータ記憶部２０３に格納する。その後、図５の処理を終了する。

【0036】

Ｓ２１９において、ＣＰＵ２００は、Ｓ２１０で算出された差分がｅ［Ｖ］以上であるか否かを判定する。差分がｅ［Ｖ］以上であると判定された場合、Ｓ２２１に進む。一方、ｅ［Ｖ］以上でないと判定された場合、Ｓ２２０において、ＣＰＵ２００は、指定された複数のスイッチＨＥＡＤ＿ＦＥＴに対応する抵抗体ＨＥＡＤ＿Ｒのランクを「ランクＤ」と判定し、その旨を示す情報をデータ記憶部２０３に格納する。その後、図５の処理を終了する。

【0037】

Ｓ２２１において、ＣＰＵ２００は、表示部１５に、記録ヘッド１１が不良状態であることを示す警告情報を通知し、その後、図５の処理を終了する。Ｓ２２１に進む場合は、例えば、納入段階での部品不良（部品性能が仕様範囲外）に対応する場合であり、警告情報は、そのことを示す情報を含んでも良い。

【0038】

上記のａ～ｅの判定基準は、ａ＜ｂ＜ｃ＜ｄ＜ｅを満たすように設定される。上記では、ａ～ｅを電圧値として説明したが、他の値であっても良く、例えば、電圧値を量子化して１６進数等で符号化した値であっても良い。

【0039】

以上のように、本実施形態では、記録ヘッド１１による記録動作が開始される前に、記録ヘッド１１のヘッド素子の抵抗値のランクを判定することができる。そして、ＣＰＵ２００は、記録動作が開始される前に、判定されたランクに応じて複数の抵抗体ＨＥＡＤ＿Ｒの通電時間を設定する。例えば、ＣＰＵ２００は、ランクＡを１００％の通電時間とした場合、ランクＢ＝１１０％、ランクＣ＝１２０％、ランクＤ＝１３０％の通電時間を設定する。そのような構成により抵抗値に応じた最適な通電時間とすることができる。図５では、抵抗値のランク判定を、抵抗値が大きいものから順に、ランクＡ～Ｄの４つのランクに分類したが、４分類に限られず、例えば、より細かい分類分けが行われても良い。また、上記では、通電時間を抵抗体の駆動条件として設定するとしたが、抵抗体の発熱量を制御可能であれば、他の駆動条件を設定するようにしても良く、例えば、電流値を設定するようにしても良い。

【0040】

図６は、ヘッド素子の抵抗値のランク判定処理が実行されるタイミングの一例を示すフローチャートである。図６の処理は、記録装置１の電源が投入された後に開始される。

【0041】

Ｓ３０１において、ＣＰＵ２００は、図５のヘッド素子の抵抗値のランク判定処理を実行する。Ｓ３０１の処理は、図５で説明したように、ユーザ指示をトリガとして実行されても良いし、記録装置１の電源が投入されたことをトリガとして実行されても良い。Ｓ３０２において、ＣＰＵ２００は、操作部１４を介してユーザから記録動作の開始指示を受け付ける。Ｓ３０３において、ＣＰＵ２００は、データ記憶部２０３に記憶されたヘッド素子のランクを参照し、ヘッド素子への通電時間を決定する。例えば、１６、３２、４８、・・・９７６、９９９２のスイッチのグループに対してランクＢが判定されていたとすると、そのグループのヘッド素子への通電時間は基準の（ランクＡの）１１０％の通電時間とする。そして、ＣＰＵ２００は、決定された通電時間に従って、被記録媒体Ｔへの記録動作を実行する。

【0042】

Ｓ３０４において、ＣＰＵ２００は、ユーザから記録装置１の電源オフの操作を受け付けたか否かを判定する。電源オフの操作を受け付けたと判定された場合、ＣＰＵ２００は、記録装置１の電源オフの処理を実行し、その後、図６の処理を終了する。なお、Ｓ３０４で電源オフの操作を受け付けたと判定された場合、ＣＰＵ２００は、データ記憶部２０３に記憶されたランクに関する情報をクリアするようにしても良い。

【0043】

以上のように、本実施形態によれば、回路ＲＥＦ値との差分を算出することによりランク判定を行うので、検出電圧印加回路２０５に使用されている部品のばらつき、及び検出用電源のばらつきによる影響を低減させることができる。また、基準値検出回路２０６に構成される部品点数を最小限とするので、一般的に高精度な部品を採用することが容易となり、相対的に検出精度を向上させることが可能となる。

【0044】

また、抵抗体ＲＣの抵抗値を、通電を実施する複数のヘッド素子ＨＥＡＤ_Ｒの合成抵抗値のｔｙｐ値と同じ値とすることで、ダイオードＤＢに流れる電流量を、検出を行いたい複数のヘッド素子ＨＥＡＤ＿Ｒを用いた際に流れる電流量に近似させることができる。そのため、ダイオードＤＢの順方向電圧も近似値にすることが可能となり、検出精度を向上させることが可能となる。

【0045】

［第２実施形態］
以下、第１実施形態と異なる点について第２実施形態を説明する。記録ヘッド１１において記録動作を行う際には、ヘッド素子に対して１３Ｖ電圧を印加し通電を行うことで発熱させて、必要なドット部分の熱転写を行っている。通電時間が長くなると、抵抗体の酸化や焼損などにより抵抗成分が変化し、抵抗値が変化してしまうことが想定される。特に焼損が進むことで断線してしまうと、その抵抗体へは通電することができなくなり、発熱させることができなくなる。その結果、印刷画像の欠けが生じて印刷品位の低下を招いてしまう。

【0046】

本実施形態では、記録ヘッド１１の総使用時間が所定時間以上になった場合において、ヘッド素子内の各抵抗体の状態（正常であるか異常であるか）を確認する処理をさらに実行することで、印刷品位の低下を防ぐことができる。

【0047】

図９は、本実施形態における、記録ヘッド１１へ電力供給を行うための回路の構成の一例を示す図である。図９の回路は、基準値検出回路２０６内に抵抗体ＲＣ‘とスイッチＦＥＴ＿Ｃ’がさらに構成されている点で、図３の回路と異なる。抵抗体ＲＣ‘とスイッチＦＥＴ＿Ｃ’は、抵抗体ＲＣとスイッチＦＥＴ＿Ｃの構成と同じように動作する。即ち、抵抗体ＲＣ‘は、検出用電圧３．３Ｖに対して分圧を行うための抵抗体である。スイッチＦＥＴ＿Ｃ’は、ＣＰＵ４１からのコントロール信号９０１に基づいて検出用電圧３．３Ｖにより抵抗体ＲＣ‘へ通電させるか否かを切り替えるスイッチである。ＣＰＵ４１は、スイッチＦＥＴ＿Ｃ’のゲートに接続されたコントロール信号９０１のレベル制御により、スイッチＦＥＴ＿Ｃ‘のオン／オフを制御し、その結果、抵抗体ＲＣ’への通電が制御される。

【0048】

図７は、記録装置１の電源が投入されてから、記録装置１の電源がオフ状態とされるまでの処理を示すフローチャートである。図７の処理は、例えば、記録装置１の電源が投入された場合に開始される。なお、図７の処理は、記録装置１の電源が投入された後、ユーザ指示により開始されても良いし、ユーザ指示を受け付けることなく、電源が投入されたことをトリガとして開始されても良い。

【0049】

Ｓ４０１において、ＣＰＵ２００は、記録ヘッド１１の総使用時間が所定時間に達しているか否かを判定する。所定時間は、「１００時間」などを示す情報として、データ記憶部２０３に記憶されている。また、ＣＰＵ２００は、記録ヘッド１１の記録動作が実行される度に、その記録時間の累計値をデータ記憶部２０３に格納する。なお、記録時間は、例えば、通電時間に基づいて算出されても良い。Ｓ４０１で記録ヘッド１１の総使用時間が所定時間に達していないと判定された場合には、Ｓ４０３に進む。一方、記録ヘッド１１の総使用時間が所定時間に達していると判定された場合には、Ｓ４０２に進む。

【0050】

Ｓ４０３、Ｓ４０４、Ｓ４０５、Ｓ４０６については、図６のＳ３０１、Ｓ３０２、Ｓ３０３、Ｓ３０４における説明と同じであるので、それらの説明を省略する。

【0051】

Ｓ４０２において、ＣＰＵ２００は、図８で後述する、ヘッド素子内の各抵抗体の状態を確認する処理を実行する。Ｓ４０２の後、Ｓ４０３以降の処理が行われる。

【0052】

図８は、図７のＳ４０２の処理を示すフローチャートである。図８の処理は、例えば、ＣＰＵ２００がデータ記憶部２０３に記憶されたプログラムをＲＡＭに読み出して実行することにより実現される。

【0053】

Ｓ５０１～Ｓ５０２の処理は、Ｓ２０１～Ｓ２０２における説明と同じであるので、それらの説明を省略する。

【0054】

Ｓ５０３において、ＣＰＵ２００は、コントロール信号３０３及び９０１のレベルを制御し、基準値検出回路２０６内のスイッチＦＥＴ＿Ｃをオフ状態とし、スイッチＦＥＴ＿Ｃ’をオン状態とする。Ｓ５０２及びＳ５０３の処理により、検出用電圧に基づいて、抵抗体ＲＢ、ダイオードＤＢ、抵抗体ＲＣ’で形成される導電経路に通電される。なお、抵抗体ＲＣ‘の抵抗値は、抵抗体ＨＥＡＤ_Ｒの１本分の抵抗値と同じ値に設定されている。その際の抵抗値は、ばらつきの少ない高精度の抵抗体の仕様値としても良い。

【0055】

Ｓ５０４において、ＣＰＵ２００は、検出ラインＲ＿ＣＨＫにより、抵抗体ＲＢ、抵抗体ＨＥＡＤ＿Ｒ、ダイオードＤＢにより分圧された電圧値を検出する。そして、Ｓ５０５において、ＣＰＵ２００は、検出した電圧値の平均値を回路ＲＥＦ＿Ｕｓｅ値としてデータ記憶部２０３に格納する。例えば、ＣＰＵ２００は、Ｓ２０８の検出を１０ｍｓ毎に５回行い、その平均値を回路ＲＥＦ＿Ｕｓｅ値としても良い。

【0056】

Ｓ５０６において、ＣＰＵ２００は、コントロール信号３０３のレベルを制御し、スイッチＦＥＴ＿Ｃ’をオフ状態とする。Ｓ５０６で抵抗体ＲＣ’への通電が止められた後、Ｓ５０７において、ＣＰＵ２００は、コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬを記録ヘッド１１のドライバＩＣへ送信し、指定したスイッチＨＥＡＤ＿ＦＥＴ＿１のみをオン状態とする。その結果、コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬで指定されたスイッチＨＥＡＤ＿ＦＥＴ＿１に対応する抵抗体ＨＥＡＤ＿Ｒ１のみへの通電が開始される。ここでは、例えば、コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬのスイッチＨＥＡＤ＿ＦＥＴの指定を、図３のＨＥＡＤ＿ＦＥＴ＿１からＨＥＡＤ＿ＦＥＴ＿Ｎまで順に個々に指定するものとする。そのため、Ｓ５０７では、ＣＰＵ２００は、例えば、スイッチＨＥＡＤ＿ＦＥＴを指定するための変数Ｎの値を「１」に設定する。変数Ｎは、コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬに含まれる、記録ヘッド１１内の特定のスイッチを指定するためのパラメータである。

【0057】

Ｓ５０８において、ＣＰＵ２００は、変数Ｎの設定値が所定値に達しているか否かを判定する。所定値とは、スイッチＨＥＡＤ＿ＦＥＴの構成数であり、ここでは、一例として１００としている。Ｓ５０８で変数Ｎの設定値が所定値に達していると判定された場合、図８の処理を終了する。一方、変数Ｎの設定値が所定値に達していないと判定された場合、Ｓ５０９に進む。例えば、スイッチの構成数が１００であるので、所定値としてＮ＝１０１となった場合に、図８の処理を終了する。

【0058】

Ｓ５０９において、ＣＰＵ２００は、コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬを記録ヘッド１１のドライバＩＣへ送信し、コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬに含まれる変数Ｎの値に対応するスイッチＨＥＡＤ＿ＦＥＴのみをオン状態とする。その結果、コントロール信号ＨＥＡＤ＿ＣＯＮＴＲＯＬで指定されたスイッチＨＥＡＤ＿ＦＥＴに対応する抵抗体ＨＥＡＤ＿Ｒのみへの通電が開始される。

【0059】

Ｓ５１０において、ＣＰＵ２００は、検出ラインＲ＿ＣＨＫにより、抵抗体ＲＢ、抵抗体ＨＥＡＤ＿Ｒ、ダイオードＤＢにより分圧された電圧値を検出する。そして、Ｓ５１１において、ＣＰＵ２００は、検出した電圧値の平均値をＲ＿ＣＨＫとしてデータ記憶部２０３に格納する。例えば、ＣＰＵ２００は、Ｓ５１０の検出を１０ｍｓ毎に５回行い、その平均値をＲ＿ＣＨＫとしても良い。

【0060】

Ｓ５１１において、ＣＰＵ２００は、Ｓ５０５でデータ記憶部２０３に記憶された回路ＲＥＦ＿Ｕｓｅ値と、Ｓ５１０でデータ記憶部２０３に記憶されたＲ＿ＣＨＫとの差分を算出する。

【0061】

Ｓ５１２において、ＣＰＵ２００は、Ｓ５１１で算出された差分がａ［Ｖ］～ｅ［Ｖ］の所定範囲外であるか否かを判定する。ａ～ｅは、図５のａ～ｅの値と同じである。例えば、差分がａ［Ｖ］未満であるか、もしくはｅ［Ｖ］以上である場合に、所定範囲外であると判定される。Ｓ５１２で差分が所定範囲外であると判定された場合、Ｓ５１３に進む。

【0062】

Ｓ５１３において、ＣＰＵ２００は、所定範囲外であると判定されたヘッド素子について異常状態であることを示す情報をデータ記憶部２０３に格納する。そして、Ｓ５１４において、ＣＰＵ２００は、表示部１５に、記録ヘッド１１のヘッド素子が異常状態であることを示す警告情報を通知し、その後、図８の処理を終了する。

【0063】

一方、Ｓ５１２で差分が範囲外でない、即ち範囲内であると判定された場合、Ｓ５１５に進む。Ｓ５１５において、ＣＰＵ２００は、範囲外であると判定されたヘッド素子について正常状態であることを示す情報をデータ記憶部２０３に格納する。そして、Ｓ５１６において、ＣＰＵ２００は、変数Ｎを１インクリメントし、Ｓ５０８からの処理を繰り返す。なお、Ｓ５１２で範囲外でないと判定された後、Ｓ５１５の処理は行われずに、Ｓ５１６が行われるようにしても良い。

【0064】

以上のように、本実施形態によれば、記録ヘッド１１の総使用時間が所定時間以上となった場合、図５のヘッド素子の抵抗値のランク判定処理が行われる前に、全てのヘッド素子それぞれについて正常状態であるかもしくは異常状態であるかを判定することができる。

【0065】

図７で説明したように、Ｓ４０２において図８の処理が行われ、その後、Ｓ４０３において図５のヘッド素子の抵抗値のランク判定処理が行われる。その際、図５のＳ２０３においては、ＣＰＵ２００は、コントロール信号３０３及び９０１のレベルを制御し、基準値検出回路２０６内のスイッチＦＥＴ＿Ｃをオン状態とし、スイッチＦＥＴ＿Ｃ’をオフ状態とする。

【0066】

以上のように、本実施形態によれば、図５の処理と図８の処理のいずれにおいても、ダイオードＤＢに流れる電流量を、検出を行いたい抵抗体を用いた際に流れる電流量と近似させることができる。そのため、ダイオードＤＢの順方向電圧も近似値にすることが可能となり、検出精度を向上させることができる。

【0067】

なお、上記の各実施形態における構成は一例であり、説明した構成に限られず、同様の効果を奏するのであれば、他の構成が採用されても良い。例えば、基準値検出回路２０６を記録ヘッド１１内に備えるようにしても良いし、ダイオードＤＢに対応する構成をＦＥＴで構成しても良い。

【0068】

発明は上記の各実施形態に制限されるものではなく、発明の要旨の範囲内で、種々の変形・変更が可能である。

【符号の説明】

【0069】

１ 記録装置： １１ 記録ヘッド： ２００ ＣＰＵ： ２０４ 記録電圧印加回路： ２０５ 検出電圧印加回路： ２０６ 基準値検出回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】