特開 2023-46584 スイッチ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023046584

(43)【公開日】2023-04-05

(54)【発明の名称】スイッチ回路

(51)【国際特許分類】

   H03K 17/687 20060101AFI20230329BHJP

   H04B 1/44 20060101ALI20230329BHJP

【ＦＩ】

H03K17/687 G

H04B1/44

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2021155258

(22)【出願日】2021-09-24

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002907

【氏名又は名称】弁理士法人イトーシン国際特許事務所

(72)【発明者】

【氏名】倉智 聡

【テーマコード（参考）】

5J055

5K011

【Ｆターム（参考）】

5J055AX02

5J055AX34

5J055BX05

5J055CX03

5J055CX24

5J055DX22

5J055DX72

5J055EX07

5J055EX17

5J055EY01

5J055EY10

5J055EY21

5J055EZ04

5J055EZ10

5J055EZ14

5J055EZ20

5J055EZ28

5J055EZ55

5J055GX01

5J055GX02

5J055GX04

5J055GX06

5K011DA01

5K011DA21

5K011FA01

5K011KA04

5K011KA15

(57)【要約】

【課題】ＲＦスイッチの高耐圧化及び切り替えを高速化することができるスイッチ回路を提供する。
【解決手段】実施形態のスイッチ回路は、高周波スイッチと、レベルシフタ回路と、を有する。高周波スイッチは、それぞれが複数のスイッチを備えた第１のスイッチ群及び第２のスイッチ群を有し、高周波信号の送受信を切り替える。レベルシフタ回路は、第１のスイッチ群の各スイッチのオン／オフを制御するための第１の信号と、第２のスイッチ群の各スイッチのオン／オフを制御するための第２の信号とを出力する。
【選択図】図３

【特許請求の範囲】

【請求項1】

それぞれが複数のスイッチを備えた第１のスイッチ群及び第２のスイッチ群を有し、高周波信号の送受信を切り替える高周波スイッチと、
前記第１のスイッチ群の各スイッチのオン／オフを制御するための第１の信号と、前記第２のスイッチ群の各スイッチのオン／オフを制御するための第２の信号とを出力するレベルシフタ回路と、
を有するスイッチ回路。

【請求項2】

前記高周波スイッチは、前記第１のスイッチ群の各スイッチと、前記第２のスイッチ群の各スイッチとが直列に接続されている請求項１に記載のスイッチ回路。

【請求項3】

前記第１及び前記第２の信号から雑音を分離し、前記高周波スイッチに供給するフィルタ回路を有する請求項１又は２に記載のスイッチ回路。

【請求項4】

前記フィルタ回路は、前記第１の信号から雑音を分離するための第１の抵抗と、前記第２の信号から雑音を分離するための第２の抵抗とを有する請求項３に記載のスイッチ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、スイッチ回路に関する。

【背景技術】

【0002】

高周波スイッチ（以下、ＲＦスイッチという）は、携帯の基地局などにおいて無線信号の送受信のときにオン・オフ（送受信の切り替えのため）の切り替え、インピーダンスチューニングの切り替え、周波数バンド変更の切り替えのために用いられる。

【0003】

ＲＦスイッチは、携帯の基地局などにおいて使用されるため、高耐圧化及びスイッチの切り替え時間の高速化が求められているが、高耐圧化及びスイッチの切り替え時間の高速化を両立させることが難しいという課題があった。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１８－５０１２９号公報

【特許文献2】特開２０００－２２３９０２号公報

【特許文献3】特開２０１１－１５１７７２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

そこで、実施形態は、ＲＦスイッチの高耐圧化及び切り替えを高速化することができるスイッチ回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

実施形態のスイッチ回路は、高周波スイッチと、レベルシフタ回路と、を有する。高周波スイッチは、それぞれが複数のスイッチを備えた第１のスイッチ群及び第２のスイッチ群を有し、高周波信号の送受信を切り替える。レベルシフタ回路は、第１のスイッチ群の各スイッチのオン／オフを制御するための第１の信号と、第２のスイッチ群の各スイッチのオン／オフを制御するための第２の信号とを出力する。

【図面の簡単な説明】

【0007】

【図1】一実施形態に係わるスイッチ回路を含むスイッチ装置の構成の一例を示す構成図である。

【図2】スイッチ回路の構成の一例を示す構成図である。

【図3】スイッチ回路のフィルタ回路及びＲＦスイッチの構成の一例を示す構成図である。

【図4】ＯＳＣの回路構成の一例を示す回路図である。

【図5】チャージポンプ部の構成の一例を示す構成図である。

【図6】チャージポンプ回路の回路構成の一例を示す回路図である。

【図7】ブースト信号発生回路の回路構成の一例を示す回路図である。

【図8】ブースト信号発生回路の入出力信号の波形の一例を示す波形図である。

【図9】レベルシフタ回路の回路構成の一例を示す回路図である。

【図10】ＲＦスイッチの各スイッチを２つのグループに分割していない場合のスイッチの切り替え時間のシミュレーション結果を示す波形図である。

【図11】ＲＦスイッチの各スイッチを２つのグループに分割している場合のスイッチの切り替え時間のシミュレーション結果を示す波形図である。

【発明を実施するための形態】

【0008】

以下、図面を参照して実施形態を説明する。
図１は、一実施形態に係わるスイッチ回路を含むスイッチ装置の構成の一例を示す構成図である。

【0009】

スイッチ装置１は、スイッチ回路１０と、送受信回路１１と、制御回路１２とを有して構成されている。また、スイッチ装置１には、アンテナＡＮＴが接続されている。制御回路１２は、スイッチ回路１０及び送受信回路１１に接続されている。制御回路１２がスイッチ回路１０及び送受信回路１１を制御することで、高周波信号（以下、ＲＦ信号と呼ぶ）の送受信を制御する。これにより、スイッチ装置１は、ＲＦ信号の送受信などを行うことができる。

【0010】

制御回路１２は、スイッチ回路１０に後述する制御信号ＣＴＲＬを出力する。制御回路１２からの制御信号ＣＴＲＬに応じて、スイッチ回路１０の切り換えが行われる。

【0011】

図２は、スイッチ回路の構成の一例を示す構成図である。
スイッチ回路１０は、ブースト信号発生回路２０と、ＯＲ回路２１と、オシレータ（以下、ＯＳＣと呼ぶ）２２と、チャージポンプ回路２４及び２５を備えるチャージポンプ部２３と、レベルシフタ回路２６と、フィルタ回路２７と、ＲＦスイッチ２８と、コンパレータ２９、３０とを有して構成されている。

【0012】

ブースト信号発生回路２０には、制御回路１２からの制御信号ＣＴＲＬが入力される。制御信号ＣＴＲＬは、Ｌレベルが０Ｖ、Ｈレベルが１．８Ｖの信号である。ブースト信号発生回路２０は、制御信号ＣＴＲＬがＬレベルからＨレベルに遷移する立ち上がりエッジ、及び、ＨレベルからＬレベルに遷移する立ち下がりエッジの一方を検出すると、Ｈレベルのブースト信号（第１ブースト信号）をＯＲ回路２１に出力する。

【0013】

ＯＲ回路２１には、ブースト信号発生回路２０からのブースト信号に加え、後述するように、コンパレータ２９及び３０からＨレベルの信号ブースト信号（第２及び第３ブースト信号）が入力される。ＯＲ回路２１は、ブースト信号発生回路２０、コンパレータ２９及び３０からのブースト信号のいずれか１つがＨレベルの場合、Ｈレベルのブースト信号をＯＳＣ２２、及び、チャージポンプ回路２５に出力する。

【0014】

ＯＳＣ２２は、所定の周波数のクロック信号（パルス信号）ＣＬＫを生成することができる。ＯＳＣ２２は、生成した所定の周波数のクロック信号ＣＬＫをチャージポンプ回路２４、２５に出力する。ＯＳＣ２２は、後述するブースト信号が入力されると、所定の周波数よりも一時的に周波数を上げたクロック信号ＣＬＫを生成し、チャージポンプ回路２４、２５に出力する。

【0015】

第１チャージポンプ回路を構成するチャージポンプ回路２４は、例えば３Ｖの電源ＶＤＤまたは０ＶのグランドＧＮＤが入力されている。チャージポンプ回路２４は、クロック信号ＣＬＫに応じて電源ＶＤＤまたはグランドＧＮＤを昇圧または降圧し、＋４．３Ｖ（第１電圧）または－３Ｖ（第２電圧）を出力する。＋４．３Ｖの出力は、レベルシフタ回路２６及びコンパレータ２９に入力される。－３Ｖの出力は、レベルシフタ回路２６及びコンパレータ３０に入力される。

【0016】

第２チャージポンプ回路を構成するチャージポンプ回路２５は、ブースト信号が入力された際のみ動作する。すなわち、チャージポンプ回路２５は、チャージポンプ回路２４の駆動能力が低下して＋４．３Ｖ及び－３Ｖの出力が出せない場合に、電流供給能力を増加させて駆動能力を上げている。

【0017】

レベルシフタ回路２６には、制御回路１２からＬレベルが０Ｖ、Ｈレベルが１．８Ｖの制御信号ＣＴＲＬが入力される。レベルシフタ回路２６は、制御信号ＣＴＲＬとして１．８Ｖが入力されると、＋４．３Ｖにレベルシフトしてフィルタ回路２７に出力し、制御信号ＣＴＲＬとして０Ｖが入力されると、－３Ｖにレベルシフトしてフィルタ回路２７に出力する。詳細は後述するが、レベルシフタ回路２６は、＋４．３Ｖ又は－３Ｖにレベルシフトした２つの信号ＯＵＴ１、ＯＵＴ２をフィルタ回路２７に出力する。

【0018】

フィルタ回路２７は、入力された信号ＯＵＴ１、ＯＵＴ２から雑音等をアイソレーションして（分離して）、雑音等をアイソレーションした２つの信号をＲＦスイッチ２８に出力する。

【0019】

ＲＦスイッチ２８は、入力された２つの信号に基づきスイッチの切り替えを行う。ＲＦスイッチ２８の一端は、アンテナＡＮＴに接続され、他端は、送受信回路１１に接続されている。このような構成により、スイッチ回路１０は、アンテナＡＮＴを介して受信したＲＦ信号を送受信回路１１に出力したり、送受信回路１１から入力されたＲＦ信号をアンテナＡＮＴを介して送信したりすることができる。

【0020】

コンパレータ２９は、チャージポンプ回路２４の＋４．３Ｖの出力電圧と基準電圧ｒｅｆ１とを比較し、出力電圧が基準電圧ｒｅｆ１より低下するとブースト信号（Ｈレベルの信号）をＯＲ回路２１に出力する。

【0021】

コンパレータ３０は、チャージポンプ回路２４の－３Ｖの出力電圧と基準電圧ｒｅｆ２とを比較し、出力電圧が基準電圧ｒｅｆ２より上昇するとブースト信号（Ｈレベルの信号）をＯＲ回路２１に出力する。

【0022】

スイッチ回路１０は、ＳＯＩ（Silicon on Insulator）上に形成されてもよい。スイッチ回路１０をＳＯＩ上に形成することで、高耐圧化を実現することができる。さらに、スイッチ回路１０をＳＯＩ上に形成することで、バルクＣＭＯＳに比べて寄生容量が小さくなる、或いは、シリコン基板に比べてＲＦスイッチの高速な切り替えを実現することができる。

【0023】

図３は、スイッチ回路のフィルタ回路及びＲＦスイッチの構成の一例を示す構成図である。
フィルタ回路２７は、アイソレーション用の抵抗Ｒａ及びＲｂを有する。アイソレーション用の抵抗Ｒａ及びＲｂは、フィルタ回路２７側からＲＦスイッチ２８に雑音等が入力されないようにしている。抵抗Ｒａは、レベルシフタ回路２６から出力された信号ＯＵＴ１をアイソレーションし、抵抗Ｒｂは、レベルシフタ回路２６から出力された信号ＯＵＴ２をアイソレーションする。

【0024】

ＲＦスイッチ２８は、ソース・ドレインが直列に接続された複数のトランジスタＴｒ１ａ及びＴｒ１ｂを含む。各トランジスタＴｒ１ａのゲートには、ＲＦ信号がフィルタ回路２７側に漏れないようにするための耐圧用の抵抗Ｒ１ａの一端が接続されている。複数の抵抗Ｒ１ａの他端は、アイソレーション用の抵抗Ｒａに接続されている。

【0025】

また、各トランジスタＴｒ１ｂのゲートには、ＲＦ信号がフィルタ回路２７側に漏れないようにするための耐圧用の抵抗Ｒ１ｂの一端が接続されている。複数の抵抗Ｒ１ｂの他端は、アイソレーション用の抵抗Ｒｂに接続されている。

【0026】

このような構成により、第１のスイッチ群を構成する複数のトランジスタＴｒ１ａは、レベルシフタ回路２６から出力された信号ＯＵＴ１によりオン／オフが制御され、第２のスイッチ群を構成する複数のトランジスタＴｒ１ｂは、レベルシフタ回路２６から出力された信号ＯＵＴ２によりオン／オフが制御される。

【0027】

多段に構成されているスイッチであるトランジスタＴｒ１ａ及びＴｒ１ｂを２つのグループに分割し、レベルシフタ回路２６からの異なる信号ＯＵＴ１及びＯＵＴ２によってオン／オフを制御する。この結果、信号ＯＵＴ１で動作するスイッチの段数、及び、信号ＯＵＴ２で動作するスイッチの段数を、全体のスイッチの段数よりも少なくすることができるため、全体としてＲＦスイッチ２８における切り替え時間を短縮することができる。

【0028】

ＲＦ信号は、アンテナＡＮＴから入力されたり、アンテナＡＮＴへ出力されたりする。上述したように、ＲＦスイッチ２８の一端はアンテナＡＮＴに接続され、他端は送受信回路１１に接続される。スイッチ回路１０がインピーダンスチューニング時の切り替えに使用される場合は、ＲＦスイッチ２８の他端には、キャパシタ、インダクタなどのチューニング用素子が接続される。

【0029】

図４は、ＯＳＣの回路構成の一例を示す回路図である。
ＯＳＣ２２は、遅延量を可変することができる複数のインバータＩＮＶをリング状に接続して構成されている。ＯＳＣ２２は、ブースト信号が入力されると、複数のトランジスタＴｒ２を介して各インバータＩＮＶに供給する電流を増加させ、クロック信号ＣＬＫの周波数を上げる構成になっている。

【0030】

なお、ＯＳＣ２２は、複数のインバータＩＮＶがリング状に接続されたリングオシレータに限定されるものではなく、所望の周波数のクロック信号ＣＬＫを生成することができる構成であれば、他の種類のオシレータであってもよい。

【0031】

図５は、チャージポンプ部の構成の一例を示す構成図である。図６は、チャージポンプ回路の回路構成の一例を示す回路図である。
チャージポンプ回路２４は、電源ＶＤＤまたはグランドＧＮＤを昇圧または降圧して＋４．３Ｖまたは－３Ｖを出力する。チャージポンプ回路２４は、１つのチャージポンプ回路２４によって＋４．３Ｖまたは－３Ｖに昇圧または降圧できない場合、複数のチャージポンプ回路２４ａを直列に接続する構成でもよい。チャージポンプ回路２５も複数のチャージポンプ回路２５ａを直列に接続する構成でもよい。

【0032】

チャージポンプ回路２４及び２５には、ＯＳＣ２２からのクロック信号ＣＬＫ（＋）と、例えばインバータ回路により反転された反転クロック信号ＣＬＫ（－）が入力される。チャージポンプ回路２５には、クロック信号ＣＬＫ（＋）及び反転クロック信号ＣＬＫ（－）の信号ラインに切替回路２５ｂが設けられている。

【0033】

切替回路２５ｂは、Ｈレベルのブースト信号が入力された場合、クロック信号ＣＬＫ及び反転クロック信号ＣＬＫ（－）をチャージポンプ回路２５（又は２５ａ）に入力するように切り替える。これにより、ブースト信号が入力された場合のみ、チャープポンプ回路２５（又は２５ａ）が動作し、チャージポンプ回路２４の駆動能力を増強させる。

【0034】

図６に示すように、チャージポンプ回路２４は、ｐ型のトランジスタＴｒ３、Ｔｒ４、ｎ型のトランジスタＴｒ５、Ｔｒ６、及び、コンデンサＣ１、Ｃ２を有して構成されている。クロック信号ＣＬＫ（＋）及び反転クロック信号ＣＬＫ（－）によりトランジスタＴｒ３～Ｔｒ６のＯＮ／ＯＦＦを制御し、コンデンサＣ１及びＣ２に電荷を蓄電またはコンデンサＣ１及びＣ２から電荷を放電することで、チャージポンプ回路２４は入力信号を昇圧または降圧した出力信号を出力する。

【0035】

チャージポンプ回路２５の構成は、図６に示すチャージポンプ回路２４の構成と同じである。なお、チャージポンプ回路２４及び２５の構成は、図６のｐ型のトランジスタＴｒ３、Ｔｒ４、ｎ型のトランジスタＴｒ５、Ｔｒ６、及び、コンデンサＣ１、Ｃ２を有する構成に限定されるものではなく、他の構成であってもよい。

【0036】

図７は、ブースト信号発生回路の回路構成の一例を示す回路図である。図８は、ブースト信号発生回路の入出力信号の波形の一例を示す波形図である。
図７に示すように、ブースト信号発生回路２０は、遅延回路３１と、ＸＯＲ回路３２とを有して構成されている。

【0037】

ブースト信号発生回路２０に入力された入力信号（制御信号ＣＴＲＬ）は、遅延回路３１と、ＸＯＲ回路３２の一方の端子とに入力される。遅延回路３１は、入力信号を所定時間遅延してＸＯＲ回路３２に出力する。遅延回路３１によって所定時間遅延された遅延入力信号は、ＸＯＲ回路３２の他方の端子に入力される。

【0038】

これにより、ＸＯＲ回路３２には、図８に示す入力信号及び遅延入力信号が入力される。入力信号は、時間ｔ１にＬレベルからＨレベルに切り替わり、時間ｔ３にＨレベルからＬレベルに切り替わっている。また、遅延入力信号は、遅延回路３１によって遅延され、時間ｔ２にＬレベルからＨレベルに切り替わり、時間ｔ４にＨレベルからＬレベルに切り替わっている。

【0039】

ＸＯＲ回路３２は、入力された信号レベルが異なる場合にＨレベルの信号を出力する。そのため、ＸＯＲ回路３２は、時間ｔ１から時間ｔ２までの間、及び、時間ｔ３から時間ｔ４までの間にＨレベルの出力信号（ブースト信号）をＯＲ回路２１に出力する。

【0040】

このように、ブースト信号発生回路２０は、制御信号ＣＴＲＬがＬレベルからＨレベルまたはＨレベルからＬレベルに切り替わると直ちに出力信号（ブースト信号）をＯＲ回路２１に出力する。言い換えると、ブースト信号発生回路２０は、制御信号ＣＴＲＬの立ち上がりエッジまたは立ち下がりエッジを検出すると、直ちにＨレベルの出力信号（ブースト信号）をＯＲ回路２１に出力する。出力信号のパルス幅は、遅延回路３１が入力信号を遅延させる時間（遅延量）によって任意に決めることができる。なお、ブースト信号発生回路２０の構成は、制御信号ＣＴＲＬのエッジを検出することができる構成であれば図７の構成に限定されるものではなく、他の構成であってもよい。

【0041】

図９は、レベルシフタ回路の回路構成の一例を示す回路図である。
レベルシフタ回路２６は、複数のトランジスタを有して構成されている。レベルシフタ回路２６には、入力として制御信号ＣＴＲＬと、反転入力として反転された制御信号ＣＴＲＬとが入力される。

【0042】

レベルシフタ回路２６は、Ｈレベル（１．８Ｖ）の制御信号ＣＴＲＬが入力されると、ｐ型のトランジスタＴｒ７、Ｔｒ８がＯＮされ、＋４．３Ｖにレベルシフトした信号ＯＵＴ１を出力する。

【0043】

同様に、レベルシフタ回路２６は、Ｈレベル（１．８Ｖ）の制御信号ＣＴＲＬが入力されると、ｐ型のトランジスタＴｒ１１、Ｔｒ１２がＯＮされ、＋４．３Ｖにレベルシフトした信号ＯＵＴ２を出力する。

【0044】

一方、レベルシフタ回路２６は、Ｌレベル（０Ｖ）の制御信号ＣＴＲＬが入力されると、ｎ型のトランジスタＴｒ９、Ｔｒ１０がＯＮされ、－３Ｖにレベルシフトした信号ＯＵＴ１を出力する。

【0045】

同様に、レベルシフタ回路２６は、Ｌレベル（０Ｖ）の制御信号ＣＴＲＬが入力されると、ｎ型のトランジスタＴｒ１３、Ｔｒ１４がＯＮされ、－３Ｖにレベルシフトした信号ＯＵＴ２を出力する。

【0046】

このような構成により、レベルシフタ回路２６は、＋４．３Ｖまたは－３Ｖにレベルシフトした信号ＯＵＴ１及びＯＵＴ２をＲＦスイッチ２８のトランジスタＴｒ１ａ及びＴｒ１ｂに出力することができる。

【0047】

なお、レベルシフタ回路２６の構成は、Ｈレベル及びＬレベルの制御信号ＣＴＲＬを＋４．３Ｖ及び－３Ｖにレベルシフトする構成であれば図９の構成に限定されるものではなく、他の構成であってもよい。

【0048】

ここで、ＲＦスイッチ２８の各スイッチを２つのグループに分割していない場合のスイッチの切り替え時間と、２つのグループに分割している場合のスイッチの切り替え時間とのシミュレーション結果を図１０及び図１１を用いて説明する。

【0049】

図１０は、ＲＦスイッチの各スイッチを２つのグループに分割していない場合のスイッチの切り替え時間のシミュレーション結果を示す波形図である。図１１は、ＲＦスイッチの各スイッチを２つのグループに分割している場合のスイッチの切り替え時間のシミュレーション結果を示す波形図である。

【0050】

図１０に示すように、ＲＦスイッチ２８の各スイッチを２つのグループに分割していない場合、スイッチの切り替え開始時刻がＴ１であり、スイッチのゲート電圧がオン電圧となった時刻がＴ２である。そのため、ＲＦスイッチ２８の各スイッチを２つのグループに分割していない場合、スイッチの切り替え時間はＴ３（ｕｓｅｃ）となっている。

【0051】

一方、図１１に示すように、ＲＦスイッチ２８の各スイッチを２つのグループに分割している場合、スイッチの切り替え開始時刻がＴ１であり、スイッチのゲート電圧がオン電圧となった時刻がＴ４である。そのため、ＲＦスイッチ２８の各スイッチを２つのグループに分割している場合、スイッチの切り替え時間はＴ５（ｕｓｅｃ）となっている。

【0052】

これらのシミュレーション結果から、ＲＦスイッチ２８の各スイッチを２つのグループに分割している場合、ＲＦスイッチ２８の各スイッチを２つのグループに分割していない場合に比べて、スイッチの切り替え時間が約１／２となり、スイッチ切り替えの高速化が図られている。

【0053】

以上のように、本実施形態では、ＲＦスイッチ２８の複数のトランジスタＴｒ１ａ、Ｔｒ１ｂを多段に接続、すなわち、スイッチを多段に接続することで高耐圧化を図っている。一般的に、スイッチを多段に接続することで高耐圧化を図れるが、スイッチの切り替え時間が遅くなる。

【0054】

これに対し、本実施形態では、ＲＦスイッチ２８の複数のスイッチを２つのグループに分割し、それぞれ異なる信号でスイッチを切り替えることで、上述したように、スイッチの切り替え時間の高速化を図っている。

【0055】

よって、本実施形態のスイッチ回路１０によれば、ＲＦスイッチ２８の高耐圧化及び切り替えを高速化することができる。

【0056】

なお、本実施形態では、ＲＦスイッチ２８の複数のトランジスタを２つのグループ、ここでは、トランジスタＴｒ１ａのグループとトランジスタＴｒ１ｂのグループとに分割しているが、３つ以上のグループに分割してもよい。

【0057】

この場合、レベルシフタ回路２６が分割されたトランジスタのグループのそれぞれに対して、オン／オフを制御するための信号を出力するように構成すればよい。ＲＦスイッチ２８の複数のトランジスタを３つ以上のグループに分割し、それぞれ異なる信号でオン／オフを制御することで、ＲＦスイッチ２８の切り替えの時間の更なる高速化を図ることができる。

【0058】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として例示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0059】

１…スイッチ装置、１０…スイッチ回路、１１…送受信回路、１２…制御回路、２０…ブースト信号発生回路、２１…ＯＲ回路、２２…ＯＳＣ、２３…チャージポンプ部、２４，２５…チャージポンプ回路、２６…レベルシフタ回路、２７…フィルタ回路、２８…ＲＦスイッチ、２９，３０…コンパレータ、３１…遅延回路、３２…ＸＯＲ回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】