特開 2023-47255 半導体パッケージ構造とそのフレキシブル回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023047255

(43)【公開日】2023-04-05

(54)【発明の名称】半導体パッケージ構造とそのフレキシブル回路基板

(51)【国際特許分類】

   H01L 21/60 20060101AFI20230329BHJP

【ＦＩ】

H01L21/60 311Q

H01L21/92 602A

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2021198024

(22)【出願日】2021-12-06

(31)【優先権主張番号】110135688

(32)【優先日】2021-09-24

(33)【優先権主張国・地域又は機関】TW

(71)【出願人】

【識別番号】311005208

【氏名又は名称】▲き▼邦科技股▲分▼有限公司

(74)【代理人】

【識別番号】110003214

【氏名又は名称】弁理士法人服部国際特許事務所

(74)【代理人】

【識別番号】100093779

【弁理士】

【氏名又は名称】服部 雅紀

(72)【発明者】

【氏名】謝 依凌

(72)【発明者】

【氏名】郭 庭宜

(72)【発明者】

【氏名】李 東昇

(72)【発明者】

【氏名】李 佩螢

【テーマコード（参考）】

5F044

【Ｆターム（参考）】

5F044KK03

5F044KK17

5F044KK18

(57)【要約】

【課題】半導体パッケージ構造を提供する。
【解決手段】フレキシブル回路基板及びフリップチップユニットを備え、フレキシブル回路基板はフレキシブル基板及び複数のインナーリードを有している。フレキシブル基板は上面を有し、インナーリードは上面に設置され、且つ第一接続面及び第二接続面を有している。第一接続面は上面に接続されている。第一接続面の広さは第二接続面の広さを超え、フリップチップユニットはチップ及び複数のバンプを有し、各バンプは第一接合面及び第二接合面を有している。第一接合面はチップに接続され、各第二接合面は各インナーリードの第二接続面に接続されている。
【選択図】図２

【特許請求の範囲】

【請求項1】

フレキシブル基板及び複数のインナーリードを有し、前記フレキシブル基板は上面を有し、前記インナーリードは前記上面に設置され、且つ第一接続面及び第二接続面を有し、前記第一接続面は前記上面に接続され、前記第一接続面の広さは前記第二接続面の広さを超え、各前記第二接続面の前記広さは各前記第一接続面の前記広さの０．７倍以上であるフレキシブル回路基板と、
チップ及び複数のバンプを有し、各前記バンプは第一接合面及び第二接合面を有し、これら前記第一接合面は前記チップに接続され、各前記第二接合面は各前記インナーリードの前記第二接続面に接続されているフリップチップユニットと、を備えていることを特徴とする半導体パッケージ構造。

【請求項2】

各前記第二接続面の前記広さは各前記第一接続面の前記広さの０．７５倍未満であることを特徴とする請求項１に記載の半導体パッケージ構造。

【請求項3】

各前記インナーリードの前記第二接続面の前記広さは各前記バンプの前記第二接合面の広さ未満であることを特徴とする請求項１に記載の半導体パッケージ構造。

【請求項4】

各前記第二接続面の前記広さは前記第二接合面の前記広さの０．４倍～０．８倍の間の範囲であることを特徴とする請求項３に記載の半導体パッケージ構造。

【請求項5】

各前記バンプの横断面は矩形を呈していることを特徴とする請求項１に記載の半導体パッケージ構造。

【請求項6】

上面を有しているフレキシブル基板と、
前記上面に設置され、第一接続面及び第二接続面を有し、これら前記第一接続面は前記上面に接続され、前記第一接続面の広さは前記第二接続面の広さを超え、且つ各前記第二接続面の前記広さは各前記第一接続面の前記広さの０．７倍以上である複数のインナーリードと、を備えていることを特徴とする半導体パッケージ構造のフレキシブル回路基板。

【請求項7】

各前記第二接続面の前記広さは各前記第一接続面の前記広さの０．７５倍未満であることを特徴とする請求項６に記載の半導体パッケージ構造のフレキシブル回路基板。

【請求項8】

各前記インナーリードの前記第二接続面はバンプの接合面に接続するために用いていることを特徴とする請求項６に記載の半導体パッケージ構造のフレキシブル回路基板。

【請求項9】

各前記インナーリードの前記第二接続面の前記広さは前記バンプの前記接合面の広さ未満であることを特徴とする請求項８に記載の半導体パッケージ構造のフレキシブル回路基板。

【請求項10】

各前記第二接続面の前記広さは前記接合面の前記広さの０．４倍～０．８倍の間の範囲であることを特徴とする請求項９に記載の半導体パッケージ構造のフレキシブル回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体パッケージ構造に関し、より詳しくは、フレキシブル回路基板を有する半導体パッケージ構造とそのフレキシブル回路基板に関する。

【背景技術】

【0002】

フリップチッププロセスはチップのアクティブ面にバンプを形成し、チップを裏返してバンプとフレキシブル基板上の回路とを接続することで、チップがバンプ及び回路により信号を伝送するようにしている。フリップチッププロセスで形成する半導体パッケージ構造は体積が小さく、湾曲可能であるため、携帯型パーソナルモバイル装置に大量に使用されている。

【発明の概要】

【発明が解決しようとする課題】

【0003】

しかしながら、携帯型パーソナルモバイル装置に使用されるため、フリップチッププロセスの半導体パッケージ構造は体積を縮小する方向に発展している。チップに設けられているバンプでありフレキシブル基板に設置されている回路でさえ、その広さが狭くなる傾向にあるが、但し高電流の許容能力を維持する必要があり、エレクトロマイグレーションに起因する回路の故障がより深刻になった。このため、体積を縮小すると同時にエレクトロマイグレーションの影響を回避することがフリップチッププロセスの半導体パッケージ構造に関して重視されることが問題となっている。

【0004】

そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に至った。

【0005】

本発明は、従来技術の課題を解決する為になされたものである。即ち、本発明の目的は、インナーリードの第一接続面の広さはインナーリードの第二接続面の広さを超え、インナーリードのエレクトロマイグレーションの寿命を効果的に伸ばし、フリップチッププロセス中にインナーピンを接合する際に必要な圧着力を減らし、圧着力が過大であることによる接合シフト（Ｂｏｎｄ ｓｈｉｆｔ）発生のリスクを低下させる。

【課題を解決するための手段】

【0006】

本発明のある態様の半導体パッケージ構造は、フレキシブル回路基板及びフリップチップユニットを備え、前記フレキシブル回路基板はフレキシブル基板及び複数のインナーリードを有している。前記フレキシブル基板は上面を有し、前記インナーリードは前記上面に設置され、且つ第一接続面及び第二接続面を有している。前記第一接続面は前記上面に接続されている。前記第一接続面の広さは前記第二接続面の広さを超える。また、各前記第二接続面の前記広さは各前記第一接続面の前記広さの０．７倍以上であり、前記フリップチップユニットはチップ及び複数のバンプを有している。各前記バンプは第一接合面及び第二接合面を有し、前記第一接合面は前記チップに接続され、各前記第二接合面は各前記インナーリードの前記第二接続面に接続されている。

【0007】

本発明の別の態様は、半導体パッケージ構造のフレキシブル回路基板である。このフレキシブル回路基板は、フレキシブル基板及び複数のインナーリードを備えている。前記フレキシブル基板は上面を有し、前記インナーリードは前記上面に設置され、各前記インナーリードは第一接続面及び第二接続面を有している。前記第一接続面は前記上面に接続されている。前記第一接続面の広さは前記第二接続面の広さを超え、各前記第二接続面の前記広さは各前記第一接続面の前記広さの０．７倍以上である。

【発明の効果】

【0008】

本発明は、各インナーリードの第二接続面の広さを第一接続面の広さ未満とすることでこれらインナーリードのエレクトロマイグレーションの寿命を伸ばし、半導体パッケージ構造の信頼性を向上している。また、第二接続面の広さを第一接続面の広さ未満とすることでインナーリードがフリップチッププロセス中に必要となる圧着力を減らし、接合シフト発生のリスクを低下させ、半導体パッケージ構造のプロセスの歩留まりを改善している。

【0009】

本発明については、本明細書及び図面の記載により明らかにする。

【図面の簡単な説明】

【0010】

【図1】本発明の一実施例に係る半導体パッケージ構造を示す平面図である。

【図2】本発明の一実施例に係る半導体パッケージ構造を示す側面図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施形態について具体的に説明するが、本発明はこれに限定されるものではない。

【0012】

図１は、本発明の一実施例に係る半導体パッケージ構造１００を示す平面図である。半導体パッケージ構造１００はフレキシブル回路基板１１０及びフリップチップユニット１２０を備え、フレキシブル回路基板１１０はフレキシブル基板１１１と、複数のインナーリード１１２と、複数の伝送線１１３と、複数のアウターリード１１４と、を有している。フレキシブル基板１１１は上面１１１ａと、インナーリード１１２と、伝送線１１３と、上面１１１ａに設置されているアウターリード１１４と、を有している。本実施例では、フレキシブル基板１１１の材料はポリイミド（Ｐｏｌｙｉｍｉｄｅ）フィルムまたは可撓性、高耐熱性、耐薬品性、及び高絶縁耐力を有している他の材料であり、これらインナーリード１１２、伝送線１１３、及びアウターリード１１４はフレキシブル基板１１１の上面１１１ａに電気メッキされている銅層がパターン化エッチングを施されることにより形成されている。

【0013】

図１を参照すると、インナーリード１１２、伝送線１１３、及びアウターリード１１４はその設置領域のみ図示するが、実際には、これらインナーリード１１２、伝送線１１３、及びアウターリード１１４はピッチが極めて狭い微細回路であり、回路はフリップチップユニット１２０及び外部の電子素子（例えば、ガラス基板、制御回路板等）の間で信号を伝送するために用いている。インナーリード１１２はフレキシブル基板１１１に設置されているフリップチップユニット１２０の領域内に位置し、且つインナーリード１１２はフリップチッププロセスでフリップチップユニット１２０と共晶接続するために用いている。アウターリード１１４はフレキシブル基板１１１の辺縁に隣接し、アウターリード１１４は外部の電子素子と電気的に接続するために用いている。各伝送線１１３は各インナーリード１１２と各アウターリード１１４との間に位置し、且つ各伝送線１１３は各インナーリード１１２及び各アウターリード１１４に電気的に接続するために用いている。

【0014】

図２は、フリップチップユニット１２０及びインナーリード１１２を接続する側面図である。各インナーリード１１２は第一接続面１１２ａ及び第二接続面１１２ｂを有し、第一接続面１１２ａはフレキシブル基板１１１の上面１１１ａに接続されている。フリップチップユニット１２０はチップ１２１及び複数のバンプ１２２を有し、各バンプ１２２は第一接合面１２２ａ及び第二接合面１２２ｂを有している。第一接合面１２２ａはチップ１２１に接続され、各第二接合面１２２ｂは各インナーリード１１２の第二接続面１１２ｂに接続されている。本実施例では、フリップチップユニット１２０の各バンプ１２２はフリップチッププロセスの熱圧着により各インナーリード１１２に共晶接続されている。バンプ１２２の材料は銅、ニッケル、金、錫、他の金属、或いはそれらの合金から選択されている。

【0015】

図２の部分拡大図に示すように、本実施例では、第一接続面１１２ａの広さＷ１は第二接続面１１２ｂの広さＷ２超であり、各インナーリード１１２の横断面が台形を呈し、これによりインナーリード１１２のエレクトロマイグレーションの寿命が延び、インナーリード１１２がフリップチッププロセスにおいて必要な圧着力が減少する。好ましくは、本実施例では、各第二接続面１１２ｂの広さＷ２は各第一接続面１１２ａの広さＷ１の０．７倍以上であり、且つ各第一接続面１１２ａの広さＷ１の０．７５倍未満であり、これによりインナーリードのエレクトロマイグレーションの寿命が延び、インナーリード１１２がフリップチッププロセスにおいて必要な圧着力が減少する効果が最高になる。

【0016】

表１は、各インナーリード１１２の各第一接続面１１２ａと各第二接続面１１２ｂとの間に各比率で実測して得られたデータを示し、必要な圧着力及びエレクトロマイグレーションの寿命は各第二接続面１１２ｂの広さＷ１を第一接続面１１２ａの広さＷ１の０．９倍と比較することで取得している。

【表1】

【0017】

表１に示すように、各第二接続面１１２ｂの広さＷ２が各第一接続面１１２ａの広さＷ１の０．７倍以上であり、且つ各第一接続面１１２ａの広さＷ１の０．７５倍未満である場合、各インナーリード１１２がフリップチッププロセスにおいて必要な圧着力が低下すると同時にそのエレクトロマイグレーションの寿命が１．３２～１．４７倍にまで延び、エレクトロマイグレーションに起因する回路の故障を十分回避し、且つその区間は圧着シフト（Ｂｏｎｄｉｎｇ ｓｈｉｆｔ）の試験をパスし、フリップチッププロセス中に確実に使用可能である。

【0018】

また、本実施例では、各インナーリード１１２の第二接続面１１２ｂの広さＷ２は各バンプ１２２の第二接合面１２２ｂの広さＷ３未満であり、各バンプ１２２及び各インナーリード１１２がフリップチッププロセス中に対置の僅かな偏差により圧着シフト問題（Ｂｏｎｄｉｎｇ ｓｈｉｆｔ）が発生するのを回避し、且つ各バンプの横断面は矩形を呈し、強度を高めている。好ましくは、各第二接続面１１２ｂの広さＷ１は第二接合面１２２ｂの広さＷ３の０．４倍～０．８倍の間の範囲であり、通過した電流の密度が需要を満たす前提の下で各バンプ１２２と各インナーリード１１２との間で圧着シフト問題が生じないようにしている。

【0019】

本発明は各インナーリード１１２の第二接続面１１２ｂの広さＷ２を第一接続面１１２ａの広さＷ１未満とすることでインナーリード１１２のエレクトロマイグレーションの寿命を延ばし、半導体パッケージ構造１００の信頼性を高めている。また、第二接続面１１２ｂの広さＷ２を第一接続面１１２ａの広さＷ１未満とすることでこれらインナーリード１１２がフリップチッププロセスにおいて必要となる圧着力をさらに減少させ、半導体パッケージ構造１００のプロセスの歩留まりを改善している。

【0020】

以上、本発明は、上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲において種々の形態で実施可能である。

【符号の説明】

【0021】

１００ 半導体パッケージ構造
１１０ フレキシブル回路基板
１１１ フレキシブル基板
１１１ａ 上面
１１２ インナーリード
１１２ａ 第一接続面
１１２ｂ 第二接続面
１２０ フリップチップユニット
１２１ チップ
１２２ バンプ
１２２ａ 第一接合面
１２２ｂ 第二接合面
Ｗ１ 第一接続面の広さ
Ｗ２ 第二接続面の広さ
Ｗ３ 第二接合面の広さ

【図1】

【図2】