知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝電機サービス株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023049416
(43)【公開日】2023-04-10
(54)【発明の名称】集積回路
(51)【国際特許分類】
G06F 13/28 20060101AFI20230403BHJP
【ＦＩ】
G06F13/28 310H
G06F13/28 310M
【審査請求】未請求
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2021159141
(22)【出願日】2021-09-29
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】598076591
【氏名又は名称】東芝インフラシステムズ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】山田 裕太
(72)【発明者】
【氏名】本島 大地
【テーマコード（参考）】
5B061
【Ｆターム（参考）】
5B061DD08
(57)【要約】
【課題】非連続的に配置されたメモリエリアへのアクセスを効率的に実行する。
【解決手段】実施形態の集積回路は、データの読み出し対象として選択可能なメモリのブロック番号と第１の終了フラグを第１のテーブルに記憶する。また、集積回路は、データの書き込み対象として選択可能なブロック番号と第２の終了フラグを第２のテーブルに記憶する。集積回路は、読み出し開始要求と、第１のテーブルの読み出し開始行と、を取得した場合、メモリの複数のブロックのうち第１のテーブルにおける読み出し開始行から第１の終了フラグが設定された行までに記憶された番号のブロックからデータを読み出す。集積回路は、書き込み開始要求と、第２のテーブルの読み出し開始行と、メモリへの書き込み用データと、を取得した場合、第２のテーブルにおける読み出し開始行から第２の終了フラグが設定された行までに記憶された番号のブロックに書き込み用データを書き込む。
【選択図】図２
【解決手段】実施形態の集積回路は、データの読み出し対象として選択可能なメモリのブロック番号と第１の終了フラグを第１のテーブルに記憶する。また、集積回路は、データの書き込み対象として選択可能なブロック番号と第２の終了フラグを第２のテーブルに記憶する。集積回路は、読み出し開始要求と、第１のテーブルの読み出し開始行と、を取得した場合、メモリの複数のブロックのうち第１のテーブルにおける読み出し開始行から第１の終了フラグが設定された行までに記憶された番号のブロックからデータを読み出す。集積回路は、書き込み開始要求と、第２のテーブルの読み出し開始行と、メモリへの書き込み用データと、を取得した場合、第２のテーブルにおける読み出し開始行から第２の終了フラグが設定された行までに記憶された番号のブロックに書き込み用データを書き込む。
【選択図】図２
【特許請求の範囲】
【請求項1】
メモリの記憶エリアを規定のサイズごとに分割した複数のブロックのうちデータの読み出し対象として選択可能なブロックのブロック番号と前記読み出し対象として選択可能なブロックのうち読み出し順が最後となる最終ブロックを示す第１の終了フラグの登録を受け付けた場合に、前記読み出し対象として選択可能なブロックのブロック番号と前記第１の終了フラグとを関連付けてレジスタの第１のテーブルに記憶し、
前記複数のブロックのうちデータの書き込み対象として選択可能なブロックのブロック番号と前記書き込み対象として選択可能なブロックのうち書き込み順が最後となる最終ブロックを示す第２の終了フラグの登録を受け付けた場合に、前記書き込み対象として選択可能なブロックのブロック番号と前記第１の終了フラグとを関連付けて前記レジスタの第２のテーブルに記憶し、
前記メモリからデータを読み出す読み出し開始要求と、当該読み出し開始要求における前記第１のテーブルの読み出し開始行と、を取得した場合、前記メモリの前記複数のブロックのうち前記第１のテーブルにおける読み出し開始行から前記第１の終了フラグが設定された行までに記憶されたブロック番号に該当するブロックからデータを読み出し、
前記メモリに対する書き込み開始要求と、当該書き込み開始要求における前記第２のテーブルの読み出し開始行と、前記メモリへの書き込み用データと、を取得した場合、前記メモリの前記複数のブロックのうち前記第２のテーブルにおける読み出し開始行から前記第２の終了フラグが設定された行までに記憶されたブロック番号に該当するブロックに前記書き込み用データを書き込む、
集積回路。
前記複数のブロックのうちデータの書き込み対象として選択可能なブロックのブロック番号と前記書き込み対象として選択可能なブロックのうち書き込み順が最後となる最終ブロックを示す第２の終了フラグの登録を受け付けた場合に、前記書き込み対象として選択可能なブロックのブロック番号と前記第１の終了フラグとを関連付けて前記レジスタの第２のテーブルに記憶し、
前記メモリからデータを読み出す読み出し開始要求と、当該読み出し開始要求における前記第１のテーブルの読み出し開始行と、を取得した場合、前記メモリの前記複数のブロックのうち前記第１のテーブルにおける読み出し開始行から前記第１の終了フラグが設定された行までに記憶されたブロック番号に該当するブロックからデータを読み出し、
前記メモリに対する書き込み開始要求と、当該書き込み開始要求における前記第２のテーブルの読み出し開始行と、前記メモリへの書き込み用データと、を取得した場合、前記メモリの前記複数のブロックのうち前記第２のテーブルにおける読み出し開始行から前記第２の終了フラグが設定された行までに記憶されたブロック番号に該当するブロックに前記書き込み用データを書き込む、
集積回路。
【請求項2】
前記読み出し対象として選択可能なブロックのブロック番号と、前記第１の終了フラグと、各ブロック番号に対応する各ブロックの先頭から読み出し対象のデータが格納された読み出しエリアの終了アドレスまでのデータサイズの登録を受け付けた場合に、前記読み出し対象として選択可能なブロックのブロック番号と、前記第１の終了フラグと、各ブロック番号に対応する各ブロックの先頭から読み出し対象のデータが格納された読み出しエリアの終了アドレスまでのデータサイズを関連付けて前記第１のテーブルに記憶し、
前記複数のブロックのうちデータの書き込み対象として選択可能なブロックのブロック番号と、前記第２の終了フラグと、各ブロック番号に対応する各ブロックの先頭から書き込み範囲の終了アドレスまでのデータサイズを関連付けて前記第２のテーブルに記憶し、
前記読み出し開始要求と、前記読み出し開始要求における前記第１のテーブルの読み出し開始行と、を取得した場合、前記メモリの前記複数のブロックのうち、前記第１のテーブルにおける読み出し開始行から前記第１の終了フラグが設定された行までに記憶されたブロック番号に該当する各ブロックの先頭アドレスから前記読み出しエリアの終了アドレスまでの範囲に格納されたデータを読み出し、
前記書き込み開始要求と、前記書き込み開始要求における前記第２のテーブルの読み出し開始行と、前記メモリへの書き込み用データと、を取得した場合、前記メモリの前記複数のブロックのうち、前記第１のテーブルにおける読み出し開始行から前記第１の終了フラグが設定された行までに記憶されたブロック番号に該当する各ブロックの先頭アドレスから前記書き込み範囲の終了アドレスまでの範囲に前記書き込み用データを書き込む、
請求項１に記載の集積回路。
前記複数のブロックのうちデータの書き込み対象として選択可能なブロックのブロック番号と、前記第２の終了フラグと、各ブロック番号に対応する各ブロックの先頭から書き込み範囲の終了アドレスまでのデータサイズを関連付けて前記第２のテーブルに記憶し、
前記読み出し開始要求と、前記読み出し開始要求における前記第１のテーブルの読み出し開始行と、を取得した場合、前記メモリの前記複数のブロックのうち、前記第１のテーブルにおける読み出し開始行から前記第１の終了フラグが設定された行までに記憶されたブロック番号に該当する各ブロックの先頭アドレスから前記読み出しエリアの終了アドレスまでの範囲に格納されたデータを読み出し、
前記書き込み開始要求と、前記書き込み開始要求における前記第２のテーブルの読み出し開始行と、前記メモリへの書き込み用データと、を取得した場合、前記メモリの前記複数のブロックのうち、前記第１のテーブルにおける読み出し開始行から前記第１の終了フラグが設定された行までに記憶されたブロック番号に該当する各ブロックの先頭アドレスから前記書き込み範囲の終了アドレスまでの範囲に前記書き込み用データを書き込む、
請求項１に記載の集積回路。
【請求項3】
前記第１のテーブルは、さらに、各ブロック番号に対応する各ブロックにおいて読み出し対象のデータが格納された読み出しエリアの先頭アドレスと、前記読み出しエリアのデータサイズを記憶するための領域を有し、
前記第２のテーブルは、さらに、各ブロック番号に対応する各ブロックにおいてデータが書き込みされる書き込みエリアの先頭アドレスと、当該先頭アドレスから前記書き込みエリアの終了までのデータサイズを記憶するための領域を有し、
前記読み出し対象として選択可能なブロックのブロック番号と、前記第１の終了フラグと、各ブロック番号に対応する各ブロックにおいて読み出し対象のデータが格納された読み出しエリアの先頭アドレスと、前記読み出しエリアのデータサイズの登録を受け付けた場合に、前記読み出し対象として選択可能なブロックのブロック番号と、前記第１の終了フラグと、前記読み出しエリアの先頭アドレスと、前記読み出しエリアのデータサイズとを関連付けて前記第１のテーブルに記憶し、
前記書き込み対象として選択可能なブロックのブロック番号と、前記第２の終了フラグと、各ブロック番号に対応する各ブロックにおいてデータが書き込みされる書き込みエリアの先頭アドレスと、前記書き込みエリアのデータサイズの登録を受け付けた場合に、前記書き込み対象として選択可能なブロックのブロック番号と、前記第２の終了フラグと、前記書き込みエリアの先頭アドレスと、前記書き込みエリアのデータサイズとを関連付けて前記第２のテーブルに記憶し、
前記読み出し開始要求と、当該読み出し開始要求における前記第１のテーブルの読み出し開始行とを取得した場合、前記メモリの前記複数のブロックのうち、前記第１のテーブルにおける読み出し開始行から前記第１の終了フラグが設定された行までに記憶されたブロック番号に該当する各ブロックにおける前記読み出しエリアに格納されたデータを読み出し、
前記書き込み開始要求と、当該書き込み開始要求における前記第２のテーブルの読み出し開始行と、前記メモリへの書き込み用データと、を取得した場合、前記メモリの前記複数のブロックのうち、前記第２のテーブルにおける読み出し開始行から前記第２の終了フラグが設定された行までに記憶されたブロック番号に該当するブロックにおける前記書き込みエリアに前記書き込み用データを書き込む、
請求項１に記載の集積回路。
前記第２のテーブルは、さらに、各ブロック番号に対応する各ブロックにおいてデータが書き込みされる書き込みエリアの先頭アドレスと、当該先頭アドレスから前記書き込みエリアの終了までのデータサイズを記憶するための領域を有し、
前記読み出し対象として選択可能なブロックのブロック番号と、前記第１の終了フラグと、各ブロック番号に対応する各ブロックにおいて読み出し対象のデータが格納された読み出しエリアの先頭アドレスと、前記読み出しエリアのデータサイズの登録を受け付けた場合に、前記読み出し対象として選択可能なブロックのブロック番号と、前記第１の終了フラグと、前記読み出しエリアの先頭アドレスと、前記読み出しエリアのデータサイズとを関連付けて前記第１のテーブルに記憶し、
前記書き込み対象として選択可能なブロックのブロック番号と、前記第２の終了フラグと、各ブロック番号に対応する各ブロックにおいてデータが書き込みされる書き込みエリアの先頭アドレスと、前記書き込みエリアのデータサイズの登録を受け付けた場合に、前記書き込み対象として選択可能なブロックのブロック番号と、前記第２の終了フラグと、前記書き込みエリアの先頭アドレスと、前記書き込みエリアのデータサイズとを関連付けて前記第２のテーブルに記憶し、
前記読み出し開始要求と、当該読み出し開始要求における前記第１のテーブルの読み出し開始行とを取得した場合、前記メモリの前記複数のブロックのうち、前記第１のテーブルにおける読み出し開始行から前記第１の終了フラグが設定された行までに記憶されたブロック番号に該当する各ブロックにおける前記読み出しエリアに格納されたデータを読み出し、
前記書き込み開始要求と、当該書き込み開始要求における前記第２のテーブルの読み出し開始行と、前記メモリへの書き込み用データと、を取得した場合、前記メモリの前記複数のブロックのうち、前記第２のテーブルにおける読み出し開始行から前記第２の終了フラグが設定された行までに記憶されたブロック番号に該当するブロックにおける前記書き込みエリアに前記書き込み用データを書き込む、
請求項１に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、集積回路に関する。
【背景技術】
【0002】
従来、メモリアクセス手法としてＰＩＯ(Programmed Input/Output)とＤＭＡ(Direct Memory Access)の２つのプロトコルが知られている。ＰＩＯはＣＰＵ（Central Processing Unit）がコンピュータ内部の各デバイスとメモリとの間のデータ転送を管理する。これに対して、ＤＭＡではＣＰＵを介さずに各デバイスとメモリとの間で直接データ転送を行うため、ＰＩＯより速い転送速度が実現できる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００８－１６５７２４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、従来技術においては、ＤＭＡによりメモリアクセスをする場合、一度のアクセスでは連続的な領域に対するアクセスしか実行できず、非連続的に配置されたメモリエリアへのアクセスは複数回に分けて実行する必要があった。
【課題を解決するための手段】
【0005】
実施形態の集積回路は、メモリの記憶エリアを規定のサイズごとに分割した複数のブロックのうちデータの読み出し対象として選択可能なブロックのブロック番号と読み出し対象として選択可能なブロックのうち読み出し順が最後となる最終ブロックを示す第１の終了フラグの登録を受け付けた場合に、読み出し対象として選択可能なブロックのブロック番号と第１の終了フラグとを関連付けてレジスタの第１のテーブルに記憶する。また、集積回路は、複数のブロックのうちデータの書き込み対象として選択可能なブロックのブロック番号と書き込み対象として選択可能なブロックのうち書き込み順が最後となる最終ブロックを示す第２の終了フラグの登録を受け付けた場合に、書き込み対象として選択可能なブロックのブロック番号と第１の終了フラグとを関連付けてレジスタの第２のテーブルに記憶する。集積回路は、メモリからデータを読み出す読み出し開始要求と、当該読み出し開始要求における第１のテーブルの読み出し開始行と、を取得した場合、メモリの複数のブロックのうち第１のテーブルにおける読み出し開始行から第１の終了フラグが設定された行までに記憶されたブロック番号に該当するブロックからデータを読み出す。集積回路は、メモリに対する書き込み開始要求と、当該書き込み開始要求における第２のテーブルの読み出し開始行と、メモリへの書き込み用データと、を取得した場合、メモリの複数のブロックのうち第２のテーブルにおける読み出し開始行から第２の終了フラグが設定された行までに記憶されたブロック番号に該当するブロックに書き込み用データを書き込む。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
（第１の実施形態）
図１は、第１の実施形態に係る制御システムＳの全体構成の一例を示す図である。制御システムＳは、例えば産業プラント（以下、単に「プラント」という）を制御するシステムである。図１に示すように、制御システムＳは、ＰＬＣ（Programmable Logic Controller）ステーション１ａ，１ｂ、各種のセンサ６ａ，６ｂ、およびＨＭＩ（Human Machine Interface）７等を備える。ＨＭＩ７とＰＬＣステーション１ａ，１ｂとは、制御ネットワーク５によって接続される。
図１は、第１の実施形態に係る制御システムＳの全体構成の一例を示す図である。制御システムＳは、例えば産業プラント（以下、単に「プラント」という）を制御するシステムである。図１に示すように、制御システムＳは、ＰＬＣ（Programmable Logic Controller）ステーション１ａ，１ｂ、各種のセンサ６ａ，６ｂ、およびＨＭＩ（Human Machine Interface）７等を備える。ＨＭＩ７とＰＬＣステーション１ａ，１ｂとは、制御ネットワーク５によって接続される。
【0008】
ＨＭＩ７は、ＰＬＣ２ａ，２ｂで実行される処理の状況等を、オペレータおよびエンジニアが監視するために用いられる装置である。
【0009】
ＰＬＣステーション１ａ，１ｂは、複数のモジュールが組み合わされて構成される。具体的には、ＰＬＣステーション１ａ，１ｂは、ＰＬＣ２ａ，２ｂ、Ｉ／Ｏ（Input／Output）伝送モジュール３ａ，３ｂ、伝送モジュール４ａ，４ｂを備える。以下、個々のＰＬＣステーション１ａ，１ｂを特に区別しない場合には、単にＰＬＣステーション１という。
【0010】
ＰＬＣ２ａ，２ｂは、ソフトウェアＰＬＣ２４の機能により、プラントに設けられた各種の機器の動作を制御する装置である。以下、個々のＰＬＣ２ａ，２ｂを特に区別しない場合には、単にＰＬＣ２という。ＰＬＣ２ａ，２ｂは、それぞれ、ＣＰＵ（Central Processing Unit）２０ａ，２０ｂを備える。以下、個々のＣＰＵ２０ａ，２０ｂを特に区別しない場合には、単にＣＰＵ２０という。
【0011】
Ｉ／Ｏ伝送モジュール３ａ，３ｂは、ＰＬＣ２による制御の下、各種のセンサ６ａ，６ｂ等との間でデータの入出力をする。以下、個々のＩ／Ｏ伝送モジュール３ａ，３ｂを特に区別しない場合には、単にＩ／Ｏ伝送モジュール３という。また、以下、個々のセンサ６ａ，６ｂを特に区別しない場合には、単にセンサ６という。また、Ｉ／Ｏ伝送モジュール３は、センサ６だけではなく、各種の制御機器との間でデータの入出力をしてもよい。Ｉ／Ｏ伝送モジュール３ａ，３ｂは、それぞれ、ＦＰＧＡ（field-programmable gate array）３１ａ、３１ｂを備える。以下、個々のＩ／Ｏ伝送モジュール３ａ，３ｂのＦＰＧＡ３１ａ、３１ｂを特に区別しない場合には、単にＦＰＧＡ３１という。
【0012】
伝送モジュール４ａ，４ｂは、制御ネットワーク５を介したＰＬＣステーション１ａ，１ｂ間、およびＰＬＣステーション１ａ，１ｂとＨＭＩ７との間でデータを伝送する。以下、個々の伝送モジュール４ａ，４ｂを特に区別しない場合には、単に伝送モジュール４という。伝送モジュール４ａ，４ｂは、それぞれ、ＦＰＧＡ４１ａ、４１ｂを備える。以下、個々の伝送モジュール４ａ，４ｂのＦＰＧＡ４１ａ、４１ｂを特に区別しない場合には、単にＦＰＧＡ４１という。
【0013】
伝送モジュール４ａ，４ｂによりＰＬＣステーション１ａ，１ｂ間、およびＰＬＣステーション１ａ，１ｂとＨＭＩ７との間で送受信されるデータは、伝送モジュール４内のメモリに保存され、ＰＬＣ２ａ，２ｂから書き込みおよび読み出しされる。
【0014】
図２は、第１の実施形態に係るＰＬＣ２および伝送モジュール４の構成の一例を示す図である。
【0015】
ＰＬＣ２と伝送モジュール４とは、例えばＰＣＩ（Peripheral Component Interconnect） Ｅｘｐｒｅｓｓ（登録商標）等の規格に準拠したバス１０により接続する。
【0016】
図２に示すように、ＰＬＣ２は、ＣＰＵ２０と、記憶部２５とを備える。
【0017】
記憶部２５は、例えばＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、およびＨＤＤ（Hard Disk Drive）等の記憶装置である。記憶部２５は、ＣＰＵ２０により実行される各種の処理に対応するプログラムを記憶する。
【0018】
本実施形態では、ＣＰＵ２０が記憶部２５に記憶されたデバイスドライバ２１、ＤＭＡ(Direct Memory Access)用テーブル設定ＡＰＩ（Application Programming Interface）２３１、ＤＭＡ読み出し実行ＡＰＩ２３２、ＤＭＡ書き込み実行ＡＰＩ２３３、およびソフトウェアＰＬＣ２４による各種処理を実行する。ＤＭＡ用テーブル設定ＡＰＩ２３１、ＤＭＡ読み出し実行ＡＰＩ２３２、およびＤＭＡ書き込み実行ＡＰＩ２３３を総称する場合、ドライバＡＰＩ２３という。
【0019】
ソフトウェアＰＬＣ２４は、センサ６から取得されたデータを用いてプラントに含まれる各種機器を制御する。ソフトウェアＰＬＣ２４は、伝送モジュール４のメモリ４２へのアクセスを要求するホストである。
【0020】
デバイスドライバ２１は、伝送モジュール４とＰＬＣ２とのデータの送受信を仲介するプログラムである。ＣＰＵ２０がドライバＡＰＩ２３を実行することにより、デバイスドライバ２１を介して伝送モジュール４へのアクセスが実行される。
【0021】
ＤＭＡ用テーブル設定ＡＰＩ２３１は、伝送モジュール４のＦＰＧＡ４１内の読み出し用ＤＭＡテーブル４２１および書き込み用ＤＭＡテーブル４２２にデータを設定するＡＰＩである。
【0022】
ＤＭＡ読み出し実行ＡＰＩ２３２は、伝送モジュール４のＦＰＧＡ４１に、伝送モジュール４内のメモリ４２の決まったエリアからデータを読み出すことを要求するＡＰＩである。本実施形態においては、メモリ４２からのデータの読み出し、およびメモリ４２へのデータの書き込みを総称する場合、メモリ４２へのアクセスという。
【0023】
ＤＭＡ書き込み実行ＡＰＩ２３３は、伝送モジュール４のＦＰＧＡ４１に、伝送モジュール４内のメモリ４２の決まったエリアにデータを書き込みすることを要求するＡＰＩである。
【0024】
伝送モジュール４は、ＦＰＧＡ４１と、メモリ４２とを備える。
【0025】
メモリ４２の記憶エリア（メモリエリア）は、規定のサイズごとに複数のブロックに分割される。図１では、一例として、メモリ４２の記憶エリアは、ブロック１～ブロックＺＺを含む。各ブロックの規定のサイズおよび１つのメモリ４２に含まれるブロックの数は、予め定められる。ＰＬＣステーション１ａ，１ｂ間、およびＰＬＣステーション１ａ，１ｂとＨＭＩ７との間で伝送されるデータは、メモリエリア内の決まったブロックに保存される。
【0026】
ＦＰＧＡ４１は、内部に記憶領域であるレジスタ４１０、およびバッファメモリ４３０を備える。ＦＰＧＡ４１は、本実施形態における集積回路の一例である。ＦＰＧＡ４１には、ハードウェア記述言語（ハードウェアロジック）により、論理処理機能を実装可能である。
【0027】
レジスタ４１０には、テーブル読み出し開始行４１１、サイズ４１２、読み出し用ＤＭＡテーブル４２１、書き込み用ＤＭＡテーブル４２２、ブロックマップ４２３、およびＤＭＡ完了ステータス４２４を記憶する領域が設けられる。
【0028】
テーブル読み出し開始行４１１は、読み出し用ＤＭＡテーブル４２１および書き込み用ＤＭＡテーブル４２２の読み出し開始行を示す。なお、本実施形態においては、読み出し用ＤＭＡテーブル４２１および書き込み用ＤＭＡテーブル４２２の読み出し開始位置を示す情報としてテーブル読み出し開始行４１１を例示するが、読み出し用ＤＭＡテーブル４２１および書き込み用ＤＭＡテーブル４２２の読み出し開始位置を示す情報であれば、情報の形式は特に限定されない。
【0029】
サイズ４１２は、読み出しまたは書き込みされるデータのサイズである。
【0030】
読み出し用ＤＭＡテーブル４２１は、メモリ４２のブロックのうち、ＰＬＣ２のＤＭＡ読み出し実行ＡＰＩ２３２により読み出しが要求されるブロックのブロック番号が保存されるテーブルである。読み出し用ＤＭＡテーブル４２１は、本実施形態における第１のテーブルの一例である。
【0031】
書き込み用ＤＭＡテーブル４２２は、メモリ４２のブロックのうち、ＰＬＣ２のＤＭＡ書き込み実行ＡＰＩ２３３により書き込みが要求されるブロックのブロック番号が保存されるテーブルである。書き込み用ＤＭＡテーブル４２２は、本実施形態における第２のテーブルの一例である。
【0032】
バッファメモリ４３０は、メモリ４２のデータの読み出しおよび書き込みの際に一時的にデータが保存される記憶領域である。
【0033】
ブロックマップ４２３は、メモリの記憶エリアを分割する各ブロックのブロック番号と、各ブロック番号に対応する記憶エリアのアドレスとが登録されたテーブルである。各ブロックのブロック番号と記憶エリアのアドレスとの対応付けは、伝送モジュール４の製造時に定めら、ブロックマップ４２３に記憶される。
【0034】
ＤＭＡ完了ステータス４２４は、読み出し用ＤＭＡおよび書き込み用ＤＭＡの完了の有無を表すステータス情報である。例えば、ＦＰＧＡ４１のハードウェアロジックは、ＤＭＡ読み出し実行ＡＰＩ２３２によるＤＭＡ読み出し開始要求を受けて実行した読み出しの処理、またはＤＭＡ書き込み実行ＡＰＩ２３３によるＤＭＡ書き込み開始要求を受けて実行した書き込みの処理が終了した場合に、処理の完了をＤＭＡ完了ステータス４２４に登録する。ＤＭＡ完了ステータス４２４は、例えば、初期状態は“０”またはｎｕｌｌであり、処理が完了した場合にはフラグ“１”が設定される。
【0035】
図３は、第１の実施形態に係るＤＭＡ用テーブル設定ＡＰＩ２３１による読み出し用ＤＭＡテーブル４２１の設定の一例を示す図である。ＤＭＡ用テーブル設定ＡＰＩ２３１は、項目として、「終了フラグ」と「ブロック番号」とを有する。ＤＭＡ用テーブル設定ＡＰＩ２３１の各レコードは、行コードにより特定可能である。なお、図３では、ＤＭＡ用テーブル設定ＡＰＩ２３１内の位置を示すために行コードを用いているが、ＤＭＡ用テーブル設定ＡＰＩ２３１内の位置を示す情報であれば、行コード以外の情報が用いられてもよい。
【0036】
伝送モジュール４の初期状態においては、読み出し用ＤＭＡテーブル４２１に値は登録されていない。ＦＰＧＡ４１は、ＰＬＣ２のＤＭＡ用テーブル設定ＡＰＩ２３１による読み出し用ＤＭＡテーブル４２１の各項目への値の設定を受け付ける。具体的には、ＦＰＧＡ４１は、ＤＭＡ用テーブル設定ＡＰＩ２３１による「終了フラグ」と「ブロック番号」との登録を受けると、受け付けた「終了フラグ」と「ブロック番号」とを、レジスタ４１０の読み出し用ＤＭＡテーブル４２１に記憶する。
【0037】
読み出し用ＤＭＡテーブル４２１に登録されるブロック番号は、メモリ４２の記憶エリアを規定のサイズごとに分割した複数のブロックのうち、データの読み出し対象として選択可能なブロックのブロック番号である。読み出しの対象として選択可能なブロック番号とは、ＤＭＡ読み出し実行ＡＰＩ２３２により、読み出しの対象として指定され得る全てのブロック番号である。
【0038】
複数のブロックが読み出しの対象として選択可能である場合、当該複数のブロックは非連続である場合もある。例えば、図３に示すように、ブロック番号“１”のブロックの次に、ブロック番号“２”ではなく、ブロック番号“３”のブロックが指定される場合もある。
【0039】
読み出し用ＤＭＡテーブル４２１に登録される終了フラグは、読み出し対象として選択可能なブロックのうちの最終ブロックを示す。読み出し用ＤＭＡテーブル４２１における最終ブロックとは、読み出し対象として選択可能なブロックをＦＰＧＡ４１がメモリ４２から読み出す場合に、読み出し順が最後となるブロックである。本実施形態においては、ＦＰＧＡ４１は、メモリ４２のブロックをブロック番号の昇順で読み出すため、最終ブロックは、読み出し対象として選択可能なブロックのうちブロック番号が最も大きいものとなる。図３に示す例では、最終ブロックではないブロック番号には終了フラグ“０”、最終ブロックのブロック番号には終了フラグ“１”が設定される。読み出し用ＤＭＡテーブル４２１に格納される終了フラグは、本実施形態における第１の終了フラグの一例である。
【0040】
なお、図３では、読み出し用ＤＭＡテーブル４２１を例として図示したが、書き込み用ＤＭＡテーブル４２２も同様の項目を有する。書き込み用ＤＭＡテーブル４２２に登録されるブロック番号は、メモリ４２の記憶エリアを規定のサイズごとに分割した複数のブロックのうち、データの書き込み対象として選択可能なブロックのブロック番号である。書き込みの対象として選択可能なブロック番号とは、ＤＭＡ書き込み実行ＡＰＩ２３３により、書き込みの対象として指定され得る全てのブロック番号である。
【0041】
また、書き込み用ＤＭＡテーブル４２２に設定される終了フラグは、書き込み対象と選択可能なブロックのうちの最終ブロックを示す。書き込み用ＤＭＡテーブル４２２における最終ブロックは、書き込み対象として選択可能なブロックにＦＰＧＡ４１が書き込みをする際に、書き込み順が最後となるブロックである。本実施形態においては、ＦＰＧＡ４１は、メモリ４２のブロックをブロック番号の昇順で書き込みするため、最終ブロックは、書き込み対象として選択可能なブロックのうちブロック番号が最も大きいものとなる。書き込み用ＤＭＡテーブル４２２に設定される終了フラグは、本実施形態における第２の終了フラグの一例である。ＦＰＧＡ４１は、ＤＭＡ用テーブル設定ＡＰＩ２３１による「終了フラグ」と「ブロック番号」との登録を受けると、受け付けた「終了フラグ」と「ブロック番号」とを、レジスタ４１０の書き込み用ＤＭＡテーブル４２２に記憶する。
【0042】
ここで、図３に例示した読み出し用ＤＭＡテーブル４２１の使われ方について説明する。図２の構成に図示したＤＭＡ読み出し実行ＡＰＩ２３２により、読み出し用ＤＭＡテーブル４２１の読み出し開始行が指定される。例えば、図３に示す読み出し用ＤＭＡテーブル４２１の行コード“ＡＡＡ”が読み出し開始行として指定されたとする。この場合、ＦＰＧＡ４１は、行コード“ＡＡＡ”のレコードから順に、読み出し用ＤＭＡテーブル４２１の各レコードを読み出す。そして、ＦＰＧＡ４１は、行コード“ＡＡＡ”のレコードから終了フラグ“１”が設定されたレコードまでに格納されたブロック番号に対応するメモリ４２のブロックに保存されたデータを読み出す。テーブル読み出し開始行として、読み出し用ＤＭＡテーブル４２１の途中の行が指定される場合もある。例えば、図３の行コード“ＢＢＢ”以下の行がテーブル読み出し開始行として指定されてもよい。
【0043】
ＦＰＧＡ４１は、読み出し用ＤＭＡテーブル４２１から読み出したブロック番号に対応するメモリエリアを図２に示したブロックマップ４２３を参照して特定し、特定したメモリエリアからデータを読み出す。例えば、図３に示す読み出し用ＤＭＡテーブル４２１の行コード“ＡＡＡ”が読み出し開始行として指定された場合、メモリ４２の複数のブロックのうち、ブロック１、３、４、ＹＹが読み出し対象ブロックとなる。
【0044】
なお、書き込み用ＤＭＡテーブル４２２の使用方法も、読み出し用ＤＭＡテーブル４２１と同様である。
【0045】
次に、以上のように構成された本実施形態のＰＬＣ２およびＦＰＧＡ４１で実行される処理の流れについて説明する。
【0046】
図４は、第１の実施形態に係るＤＭＡ用テーブル設定ＡＰＩ２３１の処理の流れの一例を示すフローチャートである。このフローチャートの処理は、例えば、ＰＬＣ２に制御プログラムがダウンロードされた場合に実行される。この場合、ダウンロードされた制御プログラムで使用されるデータが保存されたブロックまたはダウンロードされた制御プログラムで書き込みに使用されるブロックが読み出し用ＤＭＡテーブル４２１、および書き込み用ＤＭＡテーブル４２２へ登録される。なお、このフローチャートの処理は、後述のＤＭＡ読み出し実行ＡＰＩ２３２およびＤＭＡ書き込み実行ＡＰＩ２３３が実行される前に実行される。
【0047】
ＤＭＡ用テーブル設定ＡＰＩ２３１は、ソフトウェアＰＬＣ２４から、読み出しの対象として選択可能なブロック番号、書き込みの対象として選択可能なブロック番号、読み出しおよび書き込みのそれぞれの最終ブロック番号、および読み出しおよび書き込みのそれぞれテーブル開始行を受け取る（Ｓ１）。
【0048】
そして、ＤＭＡ用テーブル設定ＡＰＩ２３１は、バス１０を介して伝送モジュール４のＦＰＧＡ４１へアクセスし、読み出し用ＤＭＡテーブル４２１、および書き込み用ＤＭＡテーブル４２２へデータを登録する（Ｓ２）。
【0049】
例えば、ＤＭＡ用テーブル設定ＡＰＩ２３１は、読み出しの対象として選択可能なブロック番号を、受け取ったテーブル開始行から順に読み出し用ＤＭＡテーブル４２１に登録する。また、ＤＭＡ用テーブル設定ＡＰＩ２３１は、読み出しの最終ブロック番号に対応する「終了フラグ」に“１”を登録する。
【0050】
また、ＤＭＡ用テーブル設定ＡＰＩ２３１は、書き込みの対象となる全てのブロック番号を、受け取ったテーブル開始行から順に書き込み用ＤＭＡテーブル４２２に登録する。また、ＤＭＡ用テーブル設定ＡＰＩ２３１は、書き込みの最終ブロック番号に対応する「終了フラグ」に“１”を登録する。
【0051】
ここで、このフローチャートの処理は終了する。また、ソフトウェアＰＬＣ２４の変更などにより読み込みまたは書き込み対象のブロックが変更された場合、再度このフローチャートの処理が実行されるものとする。
【0052】
図５は、第１の実施形態に係るＤＭＡ読み出し実行ＡＰＩ２３２の処理の流れの一例を示すフローチャートである。このフローチャートの処理は、例えば、規定の周期ごとに実行される。
【0053】
ＤＭＡ読み出し実行ＡＰＩ２３２は、バス１０を介して伝送モジュール４のＦＰＧＡ４１へアクセスし、ＦＰＧＡ４１のレジスタ４１０に、テーブル読み出し開始行４１１、および読み出し対象のデータのサイズ４１２を設定する（Ｓ１１）。具体的には、ＤＭＡ読み出し実行ＡＰＩ２３２は、テーブル読み出し開始行４１１および読み出し対象のデータのサイズ４１２を、例えばソフトウェアＰＬＣ２４から取得する。サイズ４１２は、ＤＭＡ読み出し実行ＡＰＩ２３２が、ソフトウェアＰＬＣ２４から受け取ったサイズ情報を転送パケットサイズおよび転送パケット数に変換した値である。転送パケット数は、ＦＰＧＡ４１からメモリ４２へデータアクセスする際、対象データをサイズ単位(パケット)で分割した数である。転送パケット数は、対象データのデータサイズと１パケットあたりのサイズから決定される。
【0054】
そして、ＤＭＡ読み出し実行ＡＰＩ２３２は、ＤＭＡ読み出し開始要求をＦＰＧＡ４１に送信する（Ｓ１２）。
【0055】
そして、ＤＭＡ読み出し実行ＡＰＩ２３２は、ＦＰＧＡ４１によるＤＭＡデータ読み出しが完了するまで待機する（Ｓ１３“Ｎｏ”）。ＦＰＧＡ４１によってメモリ４２から読み出されたデータは、ＦＰＧＡ４１のバッファメモリ４３０に保存される。
【0056】
ＦＰＧＡ４１によるＤＭＡデータ読み出しが完了した場合（Ｓ１３“Ｙｅｓ”）、ＤＭＡ読み出し実行ＡＰＩ２３２は、ＦＰＧＡ４１によってメモリ４２から読み出されたデータを、バッファメモリ４３０から取り出し、バス１０を介してＰＬＣ２へ転送する（Ｓ１４）。具体的には、ＤＭＡ読み出し実行ＡＰＩ２３２は、レジスタ４１０内のＤＭＡ完了ステータス４２４を参照し、ＤＭＡ完了ステータス４２４にＤＭＡ読み出しが完了したことが登録されている場合には、Ｓ１４の処理を実行する。また、ＤＭＡ読み出し実行ＡＰＩ２３２は、ＰＬＣ２への読み出しデータの転送処理後、ＤＭＡ完了ステータス４２４を、初期状態に戻す。ここで、このフローチャートの処理は終了する。
【0057】
図６は、第１の実施形態に係るＦＰＧＡ４１のハードウェアロジックにより実行されるＤＭＡ読み出し処理の流れの一例を示すフローチャートである。このフローチャートの処理は、図５で説明したＤＭＡ読み出し実行ＡＰＩ２３２によるＤＭＡ読み出し開始要求をＦＰＧＡ４１が受けた場合に開始する。
【0058】
まず、ＦＰＧＡ４１は、レジスタ４１０からテーブル読み出し開始行４１１およびサイズ４１２を取得する（Ｓ３１）。
【0059】
そして、ＦＰＧＡ４１は、読み出し用ＤＭＡテーブル４２１のテーブル読み出し開始行４１１から、読み出しを開始する（Ｓ３２）。
【0060】
そして、ＦＰＧＡ４１は、読み出したレコードに記載されているブロック番号に該当するメモリエリアのブロックから、データをＤＭＡで読み出し、バッファメモリ４３０に保存する（Ｓ３３）。
【0061】
そして、ＦＰＧＡ４１は、読み出したレコードに終了フラグ“１”が設定されていない場合（Ｓ３４“Ｎｏ”）、読み出し用ＤＭＡテーブル４２１の次の行に登録されたブロック番号を読み出す（Ｓ３５）。そして、Ｓ３３の処理に戻り、メモリ４２からのデータの読み出しを行う。
【0062】
そして、ＦＰＧＡ４１は、読み出したレコードに終了フラグ“１”が設定されている場合（Ｓ３４“Ｙｅｓ”）、レジスタ４１０のＤＭＡ完了ステータス４２４にＤＭＡ読み出しが完了したことを登録する（Ｓ３６）。例えば、ＦＰＧＡ４１は、ＤＭＡ完了ステータス４２４にフラグ“１”を設定する。ここで、このフローチャートの処理は終了する。このフローチャートの処理の終了後、図５で説明したＤＭＡ読み出し実行ＡＰＩ２３２によるＳ１４の処理が実行される。
【0063】
図７は、第１の実施形態に係るＤＭＡ書き込み実行ＡＰＩ２３３の処理の流れの一例を示すフローチャートである。このフローチャートの処理は、例えば、規定の周期ごとに実行される。
【0064】
まず、ＤＭＡ書き込み実行ＡＰＩ２３３は、バス１０を介して伝送モジュール４のＦＰＧＡ４１へアクセスし、書き込み用データをバッファメモリ４３０へセットする（Ｓ２１）。
【0065】
そして、ＤＭＡ書き込み実行ＡＰＩ２３３は、ＦＰＧＡ４１のレジスタ４１０に、テーブル読み出し開始行４１１、および読み出し対象のデータのサイズ４１２を設定する（Ｓ２２）。
【0066】
そして、ＤＭＡ書き込み実行ＡＰＩ２３３は、ＤＭＡ書き込み開始要求をＦＰＧＡ４１に送信する（Ｓ２３）。
【0067】
そして、ＤＭＡ書き込み実行ＡＰＩ２３３は、ＦＰＧＡ４１によるＤＭＡデータ書き込みが完了するまで待機する（Ｓ２４“Ｎｏ”）。
【0068】
ＦＰＧＡ４１によるＤＭＡデータ書き込みが完了した場合（Ｓ２４“Ｙｅｓ”）、このフローチャートの処理は終了する。具体的には、ＤＭＡ書き込み実行ＡＰＩ２３３は、レジスタ４１０内のＤＭＡ完了ステータス４２４を参照し、ＤＭＡ完了ステータス４２４にＤＭＡ書き込みが完了したことが登録されている場合には、ＤＭＡ書き込み実行ＡＰＩ２３３は、ＤＭＡ完了ステータス４２４を初期状態に戻し、このフローチャートの処理は終了する。
【0069】
図８は、第１の実施形態に係るＦＰＧＡ４１のハードウェアロジックにより実行されるＤＭＡ書き込み処理の流れの一例を示すフローチャートである。このフローチャートの処理は、図７で説明したＤＭＡ書き込み実行ＡＰＩ２３３によるＤＭＡ書き込み開始要求をＦＰＧＡ４１が受けた場合に開始する。
【0070】
まず、ＦＰＧＡ４１は、レジスタ４１０からテーブル読み出し開始行４１１およびサイズ４１２を取得する（Ｓ４１）。
【0071】
そして、ＦＰＧＡ４１は、書き込み用ＤＭＡテーブル４２２のテーブル読み出し開始行４１１から、読み出しを開始する（Ｓ４２）。
【0072】
そして、ＦＰＧＡ４１は、読み出したレコードに記載されているブロック番号に該当するメモリエリアのブロックへ、書き込み用データをバッファメモリ４３０からＤＭＡで書き込む（Ｓ４３）。
【0073】
そして、ＦＰＧＡ４１は、読み出したレコードに終了フラグ“１”が設定されていない場合（Ｓ４４“Ｎｏ”）、書き込み用ＤＭＡテーブル４２２の次の行に登録されたブロック番号を読み出す（Ｓ４５）。そして、Ｓ４３の処理に戻り、メモリ４２への書き込み用データの書き込みを行う。
【0074】
そして、ＦＰＧＡ４１は、読み出したレコードに終了フラグ“１”が設定されている場合（Ｓ４４“Ｙｅｓ”）、レジスタ４１０のＤＭＡ完了ステータス４２４にＤＭＡ書き込みが完了したことを登録する（Ｓ４６）。例えば、ＦＰＧＡ４１は、ＤＭＡ完了ステータス４２４にフラグ“１”を設定する。ここで、このフローチャートの処理は終了する。
【0075】
このように、本実施形態のＦＰＧＡ４１は、ドライバＡＰＩからＤＭＡ書き込み開始要求またはＤＭＡ読み出し開始要求を受けた場合、メモリ４２に含まれる複数のブロックのうち、読み出し用ＤＭＡテーブル４２１または書き込み用ＤＭＡテーブル４２２におけるテーブル読み出し開始行４１１から終了フラグが設定された位置までに記憶されたブロック番号に該当するブロックのデータの読み出しまたは書き込みを実行する。このため、本実施形態のＦＰＧＡ４１によれば、１度のＤＭＡ書き込み開始要求またはＤＭＡ読み出し開始要求により、メモリ４２内に非連続的に配置された複数のブロックを対象とした読み出しまたは書き込みの処理を実行することができる。
【0076】
比較例として、ＰＬＣのドライバＡＰＩが伝送モジュールのメモリ内の非連続的な領域を個別に指定してＤＭＡを実行する場合、１度のＤＭＡ書き込み開始要求またはＤＭＡ読み出し開始要求では、連続する１個所のメモリエリアを対象とした読み出しまたは書き込みの処理しか実行できない。このため、このような比較例では、メモリ内に非連続的に配置された複数のエリアを対象とした読み出しまたは書き込みの処理を実行するためには、非連続的に配置された複数のエリアの数だけ、ＰＬＣのドライバＡＰＩがＤＭＡ書き込み開始要求またはＤＭＡ読み出し開始要求を実行することとなり、これらの要求の都度、ＰＬＣと伝送モジュール間のバスを介したＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）等による通信が実行されることとなる。
【0077】
これに対して、本実施形態のＦＰＧＡ４１によれば、上述のように、１度のＤＭＡ書き込み開始要求またはＤＭＡ読み出し開始要求により、メモリ４２内に非連続的に配置された複数のブロックを対象とした読み出しまたは書き込みの処理を実行することができるため、ＰＬＣ２と伝送モジュール４間のバス１０を介したＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）等による通信回数を低減することができる。また、これにより、ＰＬＣ２からメモリ４２へのアクセスに要する時間を低減することができる。
【0078】
（第２の実施形態）
上述の第１の実施形態では、読み出しまたは書き込み対象のメモリ４２のメモリエリアをブロック単位で特定していた。この第２の実施形態では、各ブロック内の一部の領域を指定したメモリアクセスを可能とする。
上述の第１の実施形態では、読み出しまたは書き込み対象のメモリ４２のメモリエリアをブロック単位で特定していた。この第２の実施形態では、各ブロック内の一部の領域を指定したメモリアクセスを可能とする。
【0079】
図９は、第２の実施形態に係るＰＬＣ２および伝送モジュール４の構成の一例を示す図である。図９では、メモリ４２の各ブロックのうち、網掛けされた領域が、読み出しまたは書き込みの対象となる範囲である。図９に示すように、メモリ４２のブロックにデータが格納されている場合、対象のデータが１つのブロック全体に格納されているとは限らず、１つのブロック内の一部の領域のみに対象のデータが格納される場合がある。
【0080】
本実施形態の伝送モジュール４は、読み出し用ＤＭＡテーブル４２１ａおよび書き込み用ＤＭＡテーブル４２２ａを備える。
【0081】
図１０は、第１の実施形態に係る読み出し対象ブロックの特定手法の一例を示す図である。本実施形態の読み出し用ＤＭＡテーブル４２１ａは、第１の実施形態と同様の「終了フラグ」および「ブロック番号」に加えて、「ブロックの先頭アドレスからデータ格納
エリアの終了までのデータサイズ」の項目を有する。
エリアの終了までのデータサイズ」の項目を有する。
【0082】
読み出し用ＤＭＡテーブル４２１ａおよび書き込み用ＤＭＡテーブル４２２ａの各項目の値は、第１の実施形態と同様に、ＤＭＡ用テーブル設定ＡＰＩ２３１により設定される。
【0083】
ブロックの先頭アドレスは、ブロックの先頭位置に該当するアドレスである。「ブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズ」は、読み出し対象として選択可能なブロックの先頭アドレスから読み出し対象のデータが格納された読み出しエリアの終了アドレスまでのデータサイズである。読み出しエリアの終了アドレスは、読み出しエリアの終了位置に該当するアドレスである。
【0084】
なお、図１０では、読み出し用ＤＭＡテーブル４２１ａを例として図示したが、書き込み用ＤＭＡテーブル４２２ａも同様に、項目として「終了フラグ」、「ブロック番号」、および「ブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズ」を有する。
【0085】
本実施形態において、ＤＭＡ読み出し実行ＡＰＩ２３２およびＤＭＡ書き込み実行ＡＰＩ２３３の処理は、図５、７で説明した第１の実施形態の処理と同様である。
【0086】
また、本実施形態において、ＦＰＧＡ４１のハードウェアロジックにより実行されるＤＭＡ読み出し処理では、読み出し用ＤＭＡテーブル４２１ａのテーブル読み出し開始行から終了フラグ“１”が設定された行までに記憶された「ブロック番号」と、「ブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズ」とを１レコードずつ読み出す。
【0087】
そして、ＦＰＧＡ４１は、読み出したレコードに記載されているブロック番号に該当するメモリ４２のブロックにおける読み出し対象データが格納された範囲の終了アドレスを、「ブロックの先頭からアクセス対象エリアの終了までのデータサイズ」に基づいて特定する。ＦＰＧＡ４１は、メモリ４２の複数のブロックのうち、読み出し用ＤＭＡテーブル４２１ａから読み出したブロック番号に該当するブロックの先頭アドレスから、読み出し対象データが格納された範囲の終了アドレスまでの範囲に格納されたデータをＤＭＡで読み出し、バッファメモリ４３０に保存する。
【0088】
具体的には、図１０に示す読み出し用ＤＭＡテーブル４２１ａでは、ブロック番号“１”に対応付けられた「ブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズ」は“ｎ１”である。この場合、ＦＰＧＡ４１は、メモリ４２のブロック１の先頭アドレスから、データサイズが“ｎ１”となるまでのエリアのデータを読み出す。
【0089】
また、図１０に示す読み出し用ＤＭＡテーブル４２１ａでは、ブロック番号“３”に対応付けられた「ブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズ」は“ｎ７”である。この場合、ＦＰＧＡ４１は、メモリ４２のブロック３の先頭アドレスから、データサイズが“ｎ７”となるまでのエリアのデータを読み出す。ＦＰＧＡ４１は、読み出し用ＤＭＡテーブル４２１ａに設定された他のブロック番号に対応するブロックについても同様に、ブロックの先頭アドレスから「ブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズ」分のデータを読み出す。
【0090】
また、本実施形態において、ＦＰＧＡ４１のハードウェアロジックにより実行されるＤＭＡ書き込み処理では、書き込み用ＤＭＡテーブル４２２ａのテーブル読み出し開始行から終了フラグ“１”が設定された行までに記憶された「ブロック番号」と、「ブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズ」とを１レコードずつ読み出す。そして、ＦＰＧＡ４１は、読み出したレコードに記載されているブロック番号に該当するメモリ４２のブロックにおける書き込み範囲の終了アドレスを、「ブロックの先頭からアクセス対象エリアの終了までのデータサイズ」に基づいて特定する。ＦＰＧＡ４１は、メモリ４２の複数のブロックのうち、書き込み用ＤＭＡテーブル４２２ａから読み出したブロック番号に該当するブロックの先頭アドレスから、書き込み範囲の終了アドレスまでの範囲に、書き込み用データを書き込む。
【0091】
なお、メモリ４２のブロックの先頭位置からＦＰＧＡ４１が実際にデータを書き込む範囲までに空白の範囲が存在する場合があるが、本実施形態の書き込み用データは、書き込み範囲に含まれる空白部分も加味して、ソフトウェアＰＬＣ２４により生成される。例えば、「ブロックの先頭からアクセス対象エリアの終了までのデータサイズ」が１６バイトであり、ブロック先頭から８バイトは空白である場合、ソフトウェアＰＬＣ２４は、先頭８バイト分は空白で後半８バイトが意味のあるデータである合計１６バイトの書き込み用データを作成する。
【0092】
このように、本実施形態のＦＰＧＡ４１は、「終了フラグ」および「ブロック番号」に加えて、「ブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズ」の項目を有する読み出し用ＤＭＡテーブル４２１ａを備え、メモリ４２からのデータの読み出しの際、読み出し用ＤＭＡテーブル４２１ａから読み出したブロック番号に該当するブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズ分のデータを読み出す。このような構成により、本実施形態のＦＰＧＡ４１は、第１の実施形態と同様の効果を奏した上で、さらに、読み出し対象のデータのサイズを削減することができる。このため、本実施形態のＦＰＧＡ４１によれば、伝送モジュール４からＰＬＣ２へのデータ転送量を低減することにより、転送時間を低減することができる。
【0093】
（第３の実施形態）
上述の第２の実施形態では、アクセス対象のブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズにより、読み出し対象のメモリエリアを特定していた。この第３の実施形態では、各ブロックに対する読み出しまたは書き込みの際の、アクセス先頭アドレスを、ブロックの先頭アドレス以外でも指定可能とする。
上述の第２の実施形態では、アクセス対象のブロックの先頭アドレスからアクセス対象エリアの終了までのデータサイズにより、読み出し対象のメモリエリアを特定していた。この第３の実施形態では、各ブロックに対する読み出しまたは書き込みの際の、アクセス先頭アドレスを、ブロックの先頭アドレス以外でも指定可能とする。
【0094】
図１１は、第３の実施形態に係るＰＬＣ２および伝送モジュール４の構成の一例を示す図である。本実施形態においても、メモリ４２においても、対象のデータが１つのブロック全体に格納されているとは限らず、１つのブロック内の一部の領域のみに対象のデータが格納される場合がある。
【0095】
本実施形態の伝送モジュール４は、読み出し用ＤＭＡテーブル４２１ｂおよび書き込み用ＤＭＡテーブル４２２ｂを備える。
【0096】
図１２は、第３の実施形態に係る読み出し対象ブロックの特定手法の一例を示す図である。本実施形態の読み出し用ＤＭＡテーブル４２１ｂは、第１の実施形態と同様の「終了フラグ」および「ブロック番号」に加えて、「アクセス先頭アドレス」および「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」の項目を有する。
【0097】
読み出し用ＤＭＡテーブル４２１ｂにおける「アクセス先頭アドレス」は、ブロック番号に対応するブロックにおいて読み出し対象のデータが格納された読み出しエリアの先頭位置に対応するアドレスである。当該先頭アドレスは、ブロックの先頭アドレスに限定されず、ブロックの途中に位置するアドレスでもよい。例えば、図１１に示した例では、メモリ４２のブロック３では、網掛けで表示された読み出し対象のデータが格納されたエリアは、ブロック３の途中から開始している。
【0098】
読み出し用ＤＭＡテーブル４２１ｂにおける「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」は、読み出しエリアのデータサイズである。
【0099】
読み出し用ＤＭＡテーブル４２１ｂの各項目の値は、第１、第２の実施形態と同様に、ＤＭＡ用テーブル設定ＡＰＩ２３１により設定される。
【0100】
本実施形態において、ＤＭＡ読み出し実行ＡＰＩ２３２およびＤＭＡ書き込み実行ＡＰＩ２３３の処理は、図５、７で説明した第１の実施形態の処理と同様である。
【0101】
また、本実施形態において、ＦＰＧＡ４１のハードウェアロジックにより実行されるＤＭＡ読み出し処理では、メモリ４２の複数のブロックのうち、読み出し用ＤＭＡテーブル４２１ｂにおいてテーブル読み出し開始行から終了フラグ“１”が設定された位置までに記憶された「ブロック番号」と、「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」とを１レコードずつ読み出す。
【0102】
そして、ＦＰＧＡ４１は、読み出したレコードに記載されているブロック番号に該当するブロックにおける読み出し対象データが格納された範囲の先頭アドレスを、「アクセス先頭アドレス」に基づいて特定する。また、ＦＰＧＡ４１は、当該ブロックにおける読み出し対象データが格納された範囲の終了アドレスを、「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」に基づいて特定する。ＦＰＧＡ４１は、読み出し用ＤＭＡテーブル４２１ｂから読み出したブロック番号に該当するブロックの「アクセス先頭アドレス」から、読み出し対象データが格納された範囲の終了アドレスまでの範囲に格納されたデータをＤＭＡで読み出し、バッファメモリ４３０に保存する。
【0103】
具体的には、図１２に示す読み出し用ＤＭＡテーブル４２１ｂでは、ブロック番号“１”に対応付けられた「アクセス先頭アドレス」は“ｍ１”、「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」は“ｎ１”である。この場合、ＦＰＧＡ４１は、メモリ４２のブロック１のアドレス“ｍ１”から、データサイズが“ｎ１”となるまでのエリアのデータを読み出す。
【0104】
また、図１２に示す読み出し用ＤＭＡテーブル４２１ｂでは、ブロック番号“３”に対応付けられた「アクセス先頭アドレス」は“ｍ６”、「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」は“ｎ２”である。この場合、ＦＰＧＡ４１は、メモリ４２のブロック３のアドレス“ｍ６”から、データサイズが“ｎ２”となるまでのエリアのデータを読み出す。ＦＰＧＡ４１は、読み出し用ＤＭＡテーブル４２１ｂに設定された他のブロック番号に対応するブロックについても同様に、「アクセス先頭アドレス」から「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」分のデータを読み出す。
【0105】
なお、図１２では、読み出し用ＤＭＡテーブル４２１ｂを例として図示したが、書き込み用ＤＭＡテーブル４２２ｂも同様に、項目として「終了フラグ」、「ブロック番号」、「アクセス先頭アドレス」および「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」を有する。
【0106】
書き込み用ＤＭＡテーブル４２２ｂにおける「アクセス先頭アドレス」は、ブロック番号に対応するブロックにおいて書き込み用データが書き込まれる書き込みエリアの先頭アドレスを示すアドレスである。
【0107】
また、書き込み用ＤＭＡテーブル４２２ｂにおける「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」は、書き込み用データが書き込まれる書き込みエリアのデータサイズである。
【0108】
また、図１２では、読み出し対象ブロックの特定手法を例示したが、ＦＰＧＡ４１のハードウェアロジックにより実行されるＤＭＡ書き込み処理においても、図１２で説明した手法と同様に、書き込み用ＤＭＡテーブル４２２ｂに設定された「ブロック番号」、「終了フラグ」、「アクセス先頭アドレス」および「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」に基づいて書き込み対象のブロックおよび当該ブロックにおける書き込み対象エリアを特定する。
【0109】
このように、本実施形態のＦＰＧＡ４１は、「終了フラグ」および「ブロック番号」に加えて、「アクセス先頭アドレス」および「アクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ」の項目を有する読み出し用ＤＭＡテーブル４２１ｂおよび書き込み用ＤＭＡテーブル４２２ｂを備え、メモリ４２に対するアクセスの際、読み出し用ＤＭＡテーブル４２１ｂまたは書き込み用ＤＭＡテーブル４２２ｂから読み出したブロック番号に該当するブロックのアクセス先頭アドレスからアクセス対象エリアの終了までのデータサイズ分のデータにアクセスする。このような構成により、本実施形態のＦＰＧＡ４１は、第２の実施形態よりもさらに、アクセス対象のデータのサイズを削減することができる。
【0110】
なお、上述の各実施形態では、ＦＰＧＡ４１が読み出し用ＤＭＡテーブル４２１，４２１ａ，４２１ｂと書き込み用ＤＭＡテーブル４２２，４２２ａ，４２２ｂとを１つずつ有する例を図示したが、ＰＬＣ２側にメモリ４２の異なるブロックを対象とする読み出し処理および書き込み処理が複数存在する場合、各処理の対象となるブロックのセットに応じて複数の読み出し用ＤＭＡテーブル４２１，４２１ａ，４２１ｂと複数の書き込み用ＤＭＡテーブル４２２，４２２ａ，４２２ｂとが設けられてもよい。
【0111】
上述の各実施形態では、伝送モジュール４を例としてブロック単位でのＤＭＡの手法を説明したが、Ｉ／Ｏ伝送モジュール３においても、上述の伝送モジュール４と同様の構成により、ブロック単位でのＤＭＡを実行してもよい。また、伝送モジュール４とＩ／Ｏ伝送モジュール３とを総称して伝送モジュールと称してもよい。
【0112】
以上説明したとおり、第１から第３の実施形態によれば、非連続的に配置されたメモリエリアへのアクセスを効率的に実行することができる。
【0113】
上述の各実施形態のＰＬＣ２で実行される各種のプログラムは、エンジニアリングツールからダウンロードされる。あるいは、上述の各実施形態のＰＬＣ２で実行される各種のプログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ－ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ－Ｒ、ＤＶＤ（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録されて提供されてもよい。
【0114】
また、上述の各実施形態のＰＬＣ２で実行される各種のプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、上述の各実施形態のＰＬＣ２で実行される各種のプログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。また、上述の各実施形態のＰＬＣ２で実行される各種のプログラムを、ＲＯＭ等に予め組み込んで提供するように構成してもよい。
【0115】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0116】
１，１ａ，１ｂ ＰＬＣステーション
３，３ａ，３ｂ Ｉ／Ｏ伝送モジュール
４，４ａ，４ｂ 伝送モジュール
５ 制御ネットワーク
６，６ａ，６ｂ センサ
７ ＨＭＩ
１０ バス
２１ デバイスドライバ
２３ ドライバＡＰＩ
２４ ソフトウェアＰＬＣ
２５ 記憶部
４１ ＦＰＧＡ
４２ メモリ
２３１ ＤＭＡ用テーブル設定ＡＰＩ
２３２ ＤＭＡ読み出し実行ＡＰＩ
２３３ ＤＭＡ書き込み実行ＡＰＩ
４１０ レジスタ
４１１ テーブル読み出し開始行
４１２ サイズ
４２１，４２１ａ，４２１ｂ 読み出し用ＤＭＡテーブル
４２２，４２２ａ，４２２ｂ 書き込み用ＤＭＡテーブル
４３０ バッファメモリ
Ｓ 制御システム
３，３ａ，３ｂ Ｉ／Ｏ伝送モジュール
４，４ａ，４ｂ 伝送モジュール
５ 制御ネットワーク
６，６ａ，６ｂ センサ
７ ＨＭＩ
１０ バス
２１ デバイスドライバ
２３ ドライバＡＰＩ
２４ ソフトウェアＰＬＣ
２５ 記憶部
４１ ＦＰＧＡ
４２ メモリ
２３１ ＤＭＡ用テーブル設定ＡＰＩ
２３２ ＤＭＡ読み出し実行ＡＰＩ
２３３ ＤＭＡ書き込み実行ＡＰＩ
４１０ レジスタ
４１１ テーブル読み出し開始行
４１２ サイズ
４２１，４２１ａ，４２１ｂ 読み出し用ＤＭＡテーブル
４２２，４２２ａ，４２２ｂ 書き込み用ＤＭＡテーブル
４３０ バッファメモリ
Ｓ 制御システム
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】