特開2023-50152 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ パナソニックＩＰマネジメント株式会社の特許一覧

特開2023-50152多層デバイス

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4A
4B
4C
5
6
7A
7B
8
9
10
11
12
13
14
15
16
17
18
19
20A
20B
20C
21A
21B
22
23A
23B
24
25
26
27A
27B
27C
28

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023050152

(43)【公開日】2023-04-10

(54)【発明の名称】多層デバイス

(51)【国際特許分類】

H01P 1/205 20060101AFI20230403BHJP

【ＦＩ】

H01P1/205 Z

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2022151957

(22)【出願日】2022-09-22

(31)【優先権主張番号】P 2021159267

(32)【優先日】2021-09-29

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】314012076

【氏名又は名称】パナソニックＩＰマネジメント株式会社

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居広守

(74)【代理人】

【識別番号】100137235

【弁理士】

【氏名又は名称】寺谷英作

(74)【代理人】

【識別番号】100131417

【弁理士】

【氏名又は名称】道坂伸一

(72)【発明者】

【氏名】神山智英

(72)【発明者】

【氏名】齊藤義行

【テーマコード（参考）】

5J006

【Ｆターム（参考）】

5J006HA01

5J006HA02

5J006JA02

5J006JA09

5J006LA05

5J006LA24

(57)【要約】

【課題】信号の通過を阻止する阻止帯域を広げることができる多層デバイスを提供する。
【解決手段】多層デバイス１Ａは、信号を伝送する信号線路２０と、グランド電位に設定されるグランド電極３０と、グランド電極３０に平行で、かつ、第１方向ｄ１に沿って配置された複数の平面電極４０と、信号線路２０、複数の平面電極４０およびグランド電極３０のそれぞれの間に設けられた誘電体１０と、複数の平面電極４０およびグランド電極３０の間に位置し、複数の平面電極４０およびグランド電極３０を接続する複数の接続電極５０と、を備える。複数の平面電極４０および複数の接続電極５０の少なくとも一方の電極は、異なる２種以上の電極構造を有する。
【選択図】図３

【特許請求の範囲】

【請求項1】

誘電体と、
一部が前記誘電体の外面に露出するように、前記誘電体の内部に設けられた信号線路と、
少なくとも一部が前記誘電体の外面に露出するように、前記誘電体の内部または外面に設けられたグランド電極と、
前記誘電体の内部に設けられ、前記グランド電極に平行で、かつ、第１方向に沿って配置された複数の平面電極と、
前記誘電体の内部に設けられ、前記複数の平面電極および前記グランド電極を接続する複数の接続電極と、
前記誘電体の外面に設けられ、前記信号線路に接続される複数の信号端子と、
前記誘電体の外面に設けられ、前記グランド電極に接続される複数のグランド端子と、
を備える多層デバイス。

【請求項2】

前記複数の平面電極および前記複数の接続電極の少なくとも一方の電極は、異なる２種以上の電極構造を有する
請求項１に記載の多層デバイス。

【請求項3】

前記接続電極は、ビア導体であり、前記平面電極に垂直な方向から見た場合に、前記平面電極の外周端部に重なっている
請求項１に記載の多層デバイス。

【請求項4】

前記平面電極に垂直な方向から見た場合に、前記信号線路の幅は、前記平面電極の前記第１方向に垂直な第２方向の長さと同じである
請求項１に記載の多層デバイス。

【請求項5】

信号を伝送する信号線路と、
グランド電位に設定されるグランド電極と、
前記グランド電極に平行で、かつ、第１方向に沿って配置された複数の平面電極と、
前記信号線路、前記複数の平面電極および前記グランド電極のそれぞれの間に設けられた誘電体と、
前記複数の平面電極および前記グランド電極の間に位置し、前記複数の平面電極および前記グランド電極を接続する複数の接続電極と、
を備え、
前記複数の平面電極および前記複数の接続電極の少なくとも一方の電極は、異なる２種以上の電極構造を有する
多層デバイス。

【請求項6】

前記複数の平面電極は、前記信号線路と前記平面電極との対向面積、および、前記第１方向に沿って配置された前記複数の平面電極の配列ピッチの少なくとも１つについて、異なる２種以上の構造を有する
請求項５に記載の多層デバイス。

【請求項7】

前記複数の接続電極は、前記複数の接続電極の断面積、および、前記複数の接続電極の長さの少なくとも１つについて、異なる２種以上の構造を有する
請求項５に記載の多層デバイス。

【請求項8】

前記異なる２種以上の構造を複数組備える
請求項６に記載の多層デバイス。

【請求項9】

前記信号線路、前記グランド電極、前記複数の平面電極および前記複数の接続電極を１組とする積層体が複数積層された多層構造を有する
請求項１～８のいずれか１項に記載の多層デバイス。

【請求項10】

前記信号線路は、前記誘電体に設けられた２つの平行な線路によって構成されている
請求項１～８のいずれか１項に記載の多層デバイス。

【請求項11】

前記２つの平行な線路は、差動信号が伝送される差動線路である
請求項１０に記載の多層デバイス。

【請求項12】

前記複数の平面電極のうちの少なくとも１つの平面電極は、前記１つの平面電極と異なる他の平面電極とは、前記信号線路と前記平面電極との対向面積が異なる
請求項１～８のいずれか１項に記載の多層デバイス。

【請求項13】

前記第１方向に沿って隣り合う１組の平面電極の中心間距離は、前記１組とは異なる組み合わせである他の１組の平面電極の中心間距離と異なる
請求項１～８のいずれか１項に記載の多層デバイス。

【請求項14】

前記複数の接続電極のうちの少なくとも１つの接続電極は、前記１つの接続電極と異なる他の接続電極とは、前記接続電極の断面積が異なる
請求項１～８のいずれか１項に記載の多層デバイス。

【請求項15】

前記複数の接続電極のうちの少なくとも１つの接続電極は、前記１つの接続電極と異なる他の接続電極とは、前記接続電極の長さが異なる
請求項１～８のいずれか１項に記載の多層デバイス。

【請求項16】

前記複数の平面電極は、前記信号線路と前記グランド電極との間に配置されている
請求項１～８のいずれか１項に記載の多層デバイス。

【請求項17】

前記複数の平面電極は、前記信号線路から見て前記グランド電極の反対側に配置されている
請求項１～８のいずれか１項に記載の多層デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、多層デバイスに関する。

【背景技術】

【0002】

従来、高速デジタル信号および高周波信号（以下、高速・高周波信号と呼ぶ）の通過特性を制御する機能基板が知られている。この種の機能基板の一例として、特許文献１には、導体エレメント（平面電極）および貫通ビア（接続電極）によって構成されるマッシュルーム構造体と、グランドとして機能する導体（グランド電極）と、を備える機能基板が開示されている。この機能基板は、マッシュルーム構造体が周期的に配置された構造を有しており、高速・高周波信号のうち特定の周波数の信号の通過を抑制することができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２０１１／１１１３１１号

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、従来の機能基板では、高速・高周波信号のうち特定の周波数の信号の通過を阻止できるが、阻止できる周波数帯域が狭いという問題がある。

【0005】

また、従来の機能基板に上記のマッシュルーム構造体を形成すると、機能基板の層数が増えてコストアップになるという問題がある。

【0006】

本開示は、上記に鑑みて、信号の通過を阻止する阻止帯域を広げることができる多層デバイスを提供することを目的とする。

【0007】

また、本開示は、従来の機能基板がコストアップすることを抑制できる多層デバイスを提供することを目的とする。

【課題を解決するための手段】

【0008】

本開示の一態様に係る多層デバイスは、誘電体と、一部が前記誘電体の外面に露出するように、前記誘電体の内部に設けられた信号線路と、少なくとも一部が前記誘電体の外面に露出するように、前記誘電体の内部または外面に設けられたグランド電極と、前記誘電体の内部に設けられ、前記グランド電極に平行で、かつ、第１方向に沿って配置された複数の平面電極と、前記誘電体の内部に設けられ、前記複数の平面電極および前記グランド電極を接続する複数の接続電極と、前記誘電体の外面に設けられ、前記信号線路に接続される複数の信号端子と、前記誘電体の外面に設けられ、前記グランド電極に接続される複数のグランド端子と、を備える。

【0009】

本開示の一態様に係る多層デバイスは、信号を伝送する信号線路と、グランド電位に設定されるグランド電極と、前記グランド電極に平行で、かつ、第１方向に沿って配置された複数の平面電極と、前記信号線路、前記複数の平面電極および前記グランド電極のそれぞれの間に設けられた誘電体と、前記複数の平面電極および前記グランド電極の間に位置し、前記複数の平面電極および前記グランド電極を接続する複数の接続電極と、を備え、前記複数の平面電極および前記複数の接続電極の少なくとも一方の電極は、異なる２種以上の電極構造を有する。

【発明の効果】

【0010】

本開示の多層デバイスによれば、信号の通過を阻止する阻止帯域を広げることができる。また、本開示の多層デバイスによれば、多層デバイスが実装されるプリント回路基板がコストアップすることを抑制できる。

【図面の簡単な説明】

【0011】

【図1】多層デバイスの一例を示す斜視図である。

【図2】図１に示す多層デバイスの等価回路の一例を示す図である。

【図3】実施の形態１に係る多層デバイスを模式的に示す斜視図である。

【図4A】実施の形態１に係る多層デバイスの天面図である。

【図4B】実施の形態１に係る多層デバイスを図４Ａに示すＩＶＢ－ＩＶＢ線から見た断面図である。

【図4C】実施の形態１に係る多層デバイスの底面図である。

【図5】実施の形態１に係る多層デバイスの他の一例を示す断面図である。

【図6】実施の形態１に係る多層デバイスの他の一例を示す断面図である。

【図7A】実施の形態１の変形例１に係る多層デバイスの天面図である。

【図7B】実施の形態１の変形例１に係る多層デバイスを図７Ａに示すＶＩＩＢ－ＶＩＩＢ線から見た断面図である。

【図8】参考例の多層デバイスを示す図である。

【図9】参考例の多層デバイスの通過特性を示す図である。

【図10】実施の形態１の変形例２に係る多層デバイスを示す図である。

【図11】実施の形態１の変形例２に係る多層デバイスの通過特性を示す図である。

【図12】実施の形態１の変形例３に係る多層デバイスを示す図である。

【図13】実施の形態１の変形例３に係る多層デバイスの通過特性を示す図である。

【図14】実施の形態１の変形例４に係る多層デバイスを示す図である。

【図15】実施の形態１の変形例４に係る多層デバイスの通過特性を示す図である。

【図16】実施の形態２に係る多層デバイスを示す断面図である。

【図17】実施の形態３に係る多層デバイスを模式的に示す斜視図である。

【図18】実施の形態３の変形例１に係る多層デバイスを模式的に示す斜視図である。

【図19】実施の形態３に係る多層デバイスの信号線路、平面電極およびグランド電極を示す図である。

【図20A】実施の形態３の多層デバイスにおけるディファレンシャルモード信号の通過特性を示す図である。

【図20B】実施の形態３の多層デバイスにおけるコモンモード信号の通過特性を示す図である。

【図20C】実施の形態３の多層デバイスのコモン－ディファレンシャル変換信号およびディファレンシャル－コモン変換信号の通過特性を示す図である。

【図21A】実施の形態４に係る多層デバイスの天面図である。

【図21B】実施の形態４に係る多層デバイスを図２１Ａに示すＸＸＩＢ－ＸＸＩＢ線から見た断面図である。

【図22】実施の形態４に係る多層デバイスの通過特性を示す図である。

【図23A】実施の形態５に係る多層デバイスの天面図である。

【図23B】実施の形態５に係る多層デバイスを図２３Ａに示すＸＸＩＩＩＢ－ＸＸＩＩＩＢ線から見た断面図である。

【図24】実施の形態５に係る多層デバイスの通過特性を示す図である。

【図25】実施の形態６に係る多層デバイスの外観図である。

【図26】実施の形態６に係る多層デバイスの信号線路、平面電極、グランド電極および接続電極を示す図である。

【図27A】実施の形態６に係る多層デバイスの信号線路等を上から見た平面図である。

【図27B】実施の形態６に係る多層デバイスを図２７Ａに示すＸＸＶＩＩＢ－ＸＸＶＩＩＢ線から見た断面図である。

【図27C】実施の形態６に係る多層デバイスの底面図である。

【図28】実施の形態７に係る多層デバイスの信号線路、平面電極、グランド電極および接続電極を示す図である。

【発明を実施するための形態】

【0012】

（本開示に至る経緯）
本開示に至る経緯について、図１および図２を参照しながら説明する。

【0013】

図１は、多層デバイス１の一例を示す斜視図である。

【0014】

図１に示すように多層デバイス１は、高速・高周波信号を伝送する信号線路２０と、グランド電位に設定されるグランド電極３０と、信号線路２０に沿って配置された複数の平面電極４０と、グランド電極３０および複数の平面電極４０を接続する複数の接続電極５０と、を備える。信号線路２０、グランド電極３０、平面電極４０および接続電極５０は、誘電体（図示省略）の内部または表面に設けられる。

【0015】

この多層デバイス１は、平面電極４０および接続電極５０からなるマッシュルーム構造体が電磁波の波長に対して十分に小さな間隔で複数配置された構造を有している。このように複数のマッシュルーム構造体が電磁波の波長に対して十分に小さな間隔で配置された構造は、ＥＢＧ（ＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＢａｎｄＧａｐ）構造とも呼ばれる。ＥＢＧ構造を有する多層デバイス１では、媒質中の実効的な誘電率および透磁率を負の値にすることが可能である。

【0016】

図２は、図１に示す多層デバイス１の等価回路の一例を示す図である。

【0017】

図２に示す等価回路は、信号線路２０の誘導性成分Ｌ２０と、信号線路２０およびグランド電極３０を結ぶ経路の間に設けられた並列回路（並列共振回路）とによって構成される。並列回路は、信号線路２０および平面電極４０に基づく容量性成分Ｃ４０と、接続電極５０による誘導性成分Ｌ５０と、信号線路２０およびグランド電極３０に基づく容量性成分Ｃ２０とによって構成される。

【0018】

多層デバイス１では、図１に示すマッシュルーム構造体を複数配置することで、図２に示す並列回路のアドミタンスを制御し、誘電率を負の値にすることができる。誘電率が負となる帯域では、高速・高周波信号が信号線路上を伝搬できなくなり、多層デバイス１は帯域阻止フィルタとして機能する。

【0019】

しかしながら、図２に示すように、複数のマッシュルーム構造体が同じ大きさかつ同じ配列ピッチで配置されると、高速・高周波信号の通過を阻止する阻止帯域の広さが不十分となることがある。それに対し、本実施の形態の多層デバイスでは、高速・高周波信号の通過を阻止する阻止帯域を広げるために、以下に示す構成を有している。

【0020】

以下、実施の形態について、図面を参照しながらより具体的に説明する。

【0021】

なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置、接続形態、ステップ及びステップの順序等は一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

【0022】

また、本明細書において、平行などの要素間の関係性を示す用語、及び、直方体などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

【0023】

また、各図は、本開示を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。

【0024】

また、本明細書において、多層デバイスの構成における「天面」及び「底面」という用語は、絶対的な空間認識における天面（鉛直上方側の面）及び底面（鉛直下方側の面）を指すものではなく、多層デバイスの構成要素の相対的な位置関係により規定される用語として用いる。

【0025】

（実施の形態１）
［多層デバイスの構成］
実施の形態１に係る多層デバイス１Ａの構成について図３～図６を参照しながら説明する。

【0026】

図３は、実施の形態１に係る多層デバイス１Ａを模式的に示す斜視図である。図４Ａは、多層デバイス１Ａの天面図である。図４Ｂは、多層デバイス１Ａを図４Ａに示すＩＶＢ－ＩＶＢ線から見た断面図である。図４Ｃは、多層デバイス１Ａの底面図である。なお、図３は、多層デバイス１Ａの外形を破線で示し、また、信号線路２０、平面電極４１、４２、４３およびグランド電極３０の厚みの図示を省略している。図４Ａおよび図４Ｂでは、信号線路２０、平面電極４１、４２、４３およびグランド電極３０を、図３よりも大きなサイズで示している。

【0027】

図３および図４Ａ～図４Ｃに示すように、多層デバイス１Ａは、誘電体１０と、信号線路２０と、グランド電極３０と、複数の平面電極４１、４２および４３と、複数の接続電極５１、５２および５３と、を備えている。また、多層デバイス１Ａは、複数の信号端子６１および６２と、複数のグランド端子７１、７２、７３および７４と、を備えている。

【0028】

以下において、複数の平面電極４１～４３の一部または全部を指して平面電極４０と呼び、複数の接続電極５１～５３の一部または全部を指して接続電極５０と呼ぶ場合がある。また、複数の信号端子６１、６２の一部または全部を指して信号端子６０と呼び、複数のグランド端子７１～７４の一部または全部を指してグランド端子７０と呼ぶ場合がある。

【0029】

例えば、信号線路２０、グランド電極３０、平面電極４０および接続電極５０は、銀または銅などの金属材料によって形成される。なお、信号線路２０、グランド電極３０、平面電極４０および接続電極５０は、同じ材料または同じ組成比によって形成されていてもよいし、異なる材料または異なる組成比によって形成されていてもよい。

【0030】

誘電体１０は、例えば、複数の誘電体層が積層されることで形成される。誘電体１０は、例えば、低温同時焼成セラミックス（ＬｏｗＴｅｍｐｅｒａｔｕｒｅＣｏ－ｆｉｒｅｄＣｅｒａｍｉｃｓ：ＬＴＣＣ）などの誘電体材料によって形成されている。誘電体１０の比誘電率は、例えば７であり、ガラスエポキシ基板の比誘電率よりも高い。多層デバイス１Ａを小型化するためには、誘電体１０として比誘電率が高い材料を使うことが望ましい。誘電体１０は、信号線路２０、グランド電極３０、平面電極４０および接続電極５０のそれぞれの間に設けられている。誘電体１０は、信号線路２０の両端面を除く外周面、ならびに、平面電極４０および接続電極５０からなる電極構造体を覆うように形成されている。また、誘電体１０は、グランド電極３０の底面および両端面の両方を除く上面を覆うように形成されている。

【0031】

誘電体１０は、直方体状の形状を有しており、底面１６と、底面１６に背向する天面１７と、底面１６と天面１７とを繋ぐ複数の側面１１、１２、１３および１４とを有している。複数の側面１１～１４は、互いに背向する側面１１および１２と、側面１１および側面１２の両方の面に直交する側面１３および１４とを有している。底面１６および天面１７は互いに平行であり、側面１１および１２は互いに平行であり、側面１３および１４は互いに平行である。誘電体１０の各面が交わるコーナ部分（稜線部分）は、丸みを有していてもよい。

【0032】

ここで、側面１１と側面１２とが背向する方向を第１方向ｄ１と呼び、側面１３と側面１４とが背向する方向を第２方向ｄ２と呼び、底面１６と天面１７とが背向する方向を第３方向ｄ３と呼ぶ。また以下において、第１方向ｄ１のマイナス側を一方と呼び、マイナス側の反対であるプラス側を他方と呼ぶことがある。

【0033】

信号線路２０は、直線状であり、誘電体１０の端面から反対の端面へ向かう方向である第１方向ｄ１に沿って設けられている。なお、第１方向ｄ１は、前述したように側面１１と側面１２とが背向する方向であり、信号線路２０の両端を繋ぐ直線に沿う方向と同じ方向になっている。信号線路２０は、信号線路２０の一部である両端が誘電体１０の外面（側面１１、１２）に露出するように、誘電体１０の内部に設けられている。また、信号線路２０は、帯状であり、後述するグランド電極３０に対して平行に配置されている。多層デバイス１Ａが電子機器に実装された状態において、信号線路２０には、信号端子６０を介して高速・高周波信号が入出力される。

【0034】

信号端子６０は、誘電体１０の外面である側面１１、１２に設けられている。２つの信号端子６１、６２のうち一方の信号端子６１は側面１１に設けられ、他方の信号端子６２は側面１２に設けられている。一方の信号端子６１には信号線路２０の一方端が接続され、他方の信号端子６２には、信号線路２０の他方端が接続されている。

【0035】

グランド電極３０は、誘電体１０の底面１６に設けられ、側面１１、１２に到達するまで形成されている。グランド電極３０は、信号端子６０に接触しないように、信号端子６０に対して所定の間隔を空けて底面１６に設けられている。なお、グランド電極３０は、底面１６ではなく誘電体１０の内部に設けられ、グランド電極３０の一部が、誘電体１０の側面１１、１２に露出していてもよい。多層デバイス１Ａが電子機器に実装された状態において、グランド電極３０は、グランド端子７０を介してグランド電位に設定される。また、グランド電極３０はベタパターンではなく、開口パターンを有する構造、例えばメッシュ構造としてもよい。グランド電極３０をメッシュ構造とすることで誘電体１０同士を接合させて接合強度を強くすることが出来る。

【0036】

グランド端子７０は、誘電体１０の外面である側面１１、１２に設けられている。４つのグランド端子７１～７４のうち一方のグランド端子７１、７３は側面１１に設けられ、他方のグランド端子７２、７４は側面１２に設けられている。一方のグランド端子７１、７３にはグランド電極３０の一方端が接続され、他方のグランド端子７２、７４には、グランド電極３０の他方端が接続される。一方のグランド端子７１、７３は、第２方向ｄ２において、一方の信号端子６１の両隣に配置されている。また、他方のグランド端子７２、７４は、第２方向ｄ２において、他方の信号端子６２の両隣に配置されている。言い換えると、一方の信号端子６１は、２つのグランド端子７１、７３の間に配置され、他方の信号端子６２は、２つのグランド端子７２、７４の間に配置されている。

【0037】

なお、グランド端子７０の数は４つに限られず、２つであってもよい。グランド端子７０は、誘電体１０の側面１１、１２、もしくは、側面１３、１４に１つずつ設けられていてもよい。例えば、グランド端子７０は、側面１１、１２に１つずつ設けられていてもよい。その場合、実装向きを考慮する必要がないように、グランド端子７０を対角線上に配置することが望ましい。また、グランド端子７０は、側面１１、１２だけではなく、側面１３、１４にも設けられていてもよい。また、グランド端子７０は、側面１３、１４のみに設けられていてもよい。

【0038】

平面電極４０は、第３方向ｄ３において、信号線路２０とグランド電極３０との間に位置するように、誘電体１０の内部に設けられている。平面電極４０は、信号線路２０およびグランド電極３０に対して平行に配置されている。平面電極４０と信号線路２０との間のギャップは、グランド電極３０と信号線路２０との間のギャップよりも小さい。本実施の形態における平面電極４０と信号線路２０との間のギャップは、例えば、グランド電極３０と信号線路２０との間のギャップの０．１倍以上０．５倍以下であるが、このギャップの大きさは、多層デバイス１Ａに必要とされる阻止帯域等に応じて適宜設定される。複数の平面電極４０は、正方形形状を有する平面状の電極である。なお、平面電極４０の形状は、正方形に限られず、長方形、多角形、円形または楕円形であってもよい。

【0039】

複数の平面電極４１、４２、４３は、第１方向ｄ１に沿って、すなわち信号線路２０に沿ってこの順で配置されている。各平面電極４１～４３は、信号線路２０の中心線ｃＬに各平面電極４１～４３の中心が重なるように配置されている。各平面電極４１～４３の幅（第２方向ｄ２の長さ）は、信号線路２０の幅よりも大きい。

【0040】

接続電極５０は、複数の平面電極４０およびグランド電極３０を接続するビア導体であり、誘電体１０の内部に設けられている。接続電極５０は、複数の平面電極４０およびグランド電極３０の間に位置する誘電体１０を貫通するように形成される。接続電極５０は柱状であり、接続電極５０の径は、平面電極４０の厚みよりも大きい。接続電極５０の長さは、グランド電極３０と信号線路２０との間のギャップよりも小さい。なお、この多層デバイス１Ａでは、接続電極５０の長さを変えると、平面電極４０と信号線路２０との間のギャップも変わる。

【0041】

各接続電極５１～５３は、各平面電極４１～４３に一対一で対応するように、第１方向ｄ１に沿って設けられている。具体的には、接続電極５１は平面電極４１およびグランド電極３０を接続するように、接続電極５２は平面電極４２およびグランド電極３０を接続するように、接続電極５３は平面電極４３およびグランド電極３０を接続するように設けられている。また、各接続電極５１～５３は、各平面電極４１～４３の中心に接続されている。なお、各接続電極５１～５３は、必ずしも各平面電極４１～４３の中心に接続されている必要はなく、各平面電極４１～４３の外周端部に接続されていてもよい。

【0042】

本実施の形態の多層デバイス１Ａは、高速・高周波信号の通過を阻止する阻止帯域を広げるために、複数の平面電極４０および複数の接続電極５０の少なくとも一方の電極は、異なる２種以上の電極構造を有している。電極構造の種類が異なるとは、例えば、複数の電極の形状、大きさおよび配置位置の少なくとも１つが異なることを意味する。

【0043】

まず、複数の平面電極４０の電極構造について説明する。複数の平面電極４０は、信号線路２０と平面電極４０との対向面積、および、第１方向ｄ１に沿って配置された複数の平面電極４０の配列ピッチの少なくとも１つについて、異なる２種以上の電極構造を有している。

【0044】

図３および図４Ａに示すように、複数の平面電極４１～４３は、異なる大きさの電極で形成されている。例えば、信号線路２０と平面電極４２との対向面積は、信号線路２０と平面電極４１との対向面積よりも大きく、信号線路２０と平面電極４１との対向面積の１．１倍以上である。信号線路２０と平面電極４３との対向面積は、信号線路２０と平面電極４２との対向面積よりも大きく、信号線路２０と平面電極４２との対向面積の１．１倍以上である。

【0045】

このように本実施の形態では、複数の平面電極４０のうちの少なくとも１つの平面電極（例えば４１）は、１つの平面電極と異なる他の平面電極（例えば４２）とは、信号線路と平面電極との対向面積が異なっている。この多層デバイス１Ａは、複数の平面電極４０の面積について、異なる３種の電極構造を有している。そのため、信号線路２０および平面電極４０に基づく複数種類の容量性成分Ｃ４０（図２参照）を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。

【0046】

また、図４Ａおよび図４Ｂに示すように、第１方向ｄ１に沿って隣り合う１組の平面電極４０の配列ピッチは、異なる配列ピッチで形成されている。複数の平面電極４０の配列ピッチとは、第１方向ｄ１に沿って隣り合う２つの平面電極４０の中心間距離である。平面電極４２および４３の配列ピッチｐ２は、平面電極４１および４２の配列ピッチｐ１よりも大きく、例えば、配列ピッチｐ２は配列ピッチｐ１の１．１倍以上である。

【0047】

このように本実施の形態では、第１方向ｄ１に沿って隣り合う１組の平面電極（例えば４１、４２）の中心間距離は、上記の１組とは異なる組み合わせである他の１組の平面電極（例えば４２、４３）の中心間距離と異なっている。この多層デバイス１Ａは、複数の平面電極４０の配列ピッチについて、異なる２種の電極構造を有している。そのため、１組の平面電極４０および接続電極５０に対応する信号線路２０の長さがそれぞれ異なることとなり、信号線路２０およびグランド電極３０に基づく複数種類の容量性成分Ｃ２０（図２参照）を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。

【0048】

次に、複数の接続電極５０の電極構造について、図５および図６を参照しながら説明する。複数の接続電極５０は、複数の接続電極５０の断面積、および、複数の接続電極５０の長さの少なくとも１つについて、異なる２種以上の電極構造を有していてもよい。なお、接続電極５０の断面積とは、グランド電極３０と平面電極４０とを繋ぐ導通経路に対して垂直な断面の面積である。接続電極５０の長さとは、グランド電極３０と平面電極４０とを繋ぐ導通経路の長さである。

【0049】

図５は、多層デバイス１Ａの他の一例を示す断面図である。

【0050】

図５に示すように、複数の接続電極５１～５３のそれぞれは、ビア導体であり、異なるビア径で形成されている。例えば、接続電極５２の断面積は、接続電極５１の断面積よりも大きく、接続電極５１の断面積の１．１倍以上である。接続電極５３の断面積は、接続電極５２の断面積よりも大きく、接続電極５２の面積の１．１倍以上である。なお、阻止帯域を広げるとともに阻止帯域における減衰量を均一化するため、接続電極５２の断面積を接続電極５１の断面積の１．９６倍以下とし、また、接続電極５３の断面積を接続電極５２の断面積の１．６５倍以下としてもよい。

【0051】

このように、複数の接続電極５０のうちの少なくとも１つの接続電極（例えば５１）は、１つの接続電極と異なる他の接続電極（例えば５２）とは、接続電極の断面積が異なっている。図５に示す多層デバイス１Ａは、複数の接続電極５０の断面積について、異なる３種の電極構造を有している。そのため、接続電極５０による複数種類の誘導性成分Ｌ５０（図２参照）を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。

【0052】

図６は、多層デバイス１Ａの他の一例を示す断面図である。

【0053】

図６に示すように、複数の接続電極５１～５３は、異なる長さで形成されている。例えば、接続電極５２の長さは、接続電極５１の長さよりも長く、接続電極５１の長さの１．１倍以上である。接続電極５３の長さは、接続電極５２の長さよりも長く、接続電極５２の長さの１．１倍以上である。

【0054】

このように、複数の接続電極５０のうちの少なくとも１つの接続電極（例えば５１）は、１つの接続電極と異なる他の接続電極（例えば５２）とは、接続電極の長さが異なっている。図６に示す多層デバイス１Ａは、複数の接続電極５０の長さについて、異なる３種の電極構造を有している。そのため、接続電極５０による複数種類の誘導性成分Ｌ５０を生成することができる。また、接続電極５０の長さを変えることで、信号線路２０と平面電極４０とのギャップが変わるので、信号線路２０および平面電極４０に基づく複数種類の容量性成分Ｃ４０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。

【0055】

このように本実施の形態の多層デバイス１Ａは、複数の平面電極４０および複数の接続電極５０の少なくとも一方の電極が、異なる２種以上の電極構造を有している。そのため、多層デバイス１Ａにおいて、複数種類の容量性成分Ｃ４０、誘導性成分Ｌ５０および容量性成分Ｃ２０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、高速・高周波信号の通過を阻止する阻止帯域を広げることができる。

【0056】

［多層デバイスの製造方法］
多層デバイス１Ａの製造方法の一例について説明する。まず、誘電体材料を含むグリーンシートに複数のビア穴を形成した後、スクリーン印刷等によってビア穴に電極材料を埋め込み、複数の接続電極パターンを形成する。また、別の複数のグリーンシートに、スクリーン印刷等によって異なる複数の種類の平面電極パターン、グランド電極パターンまたは信号線路パターンを形成する。このように作製した複数の電極パターン付きのグリーンシートを積層およびプレスし、マザー積層体を形成する。次に、マザー積層体を切断して個片化し、個片化後の積層体を焼成する。そして、焼成後の積層体の側面に信号端子およびグランド端子を形成する。これにより、上記の多層デバイス１Ａを作製する。

【0057】

［実施の形態１の変形例１］
実施の形態１の変形例１に係る多層デバイス１Ｂについて、図７Ａおよび図７Ｂを参照しながら説明する。変形例１では、平面電極４０が、信号線路２０よりも天面１７側に設けられている例について説明する。

【0058】

図７Ａは、実施の形態１の変形例１に係る多層デバイス１Ｂの天面図である。図７Ｂは、多層デバイス１Ｂを図７Ａに示すＶＩＩＢ－ＶＩＩＢ線から見た断面図である。

【0059】

図７Ａおよび図７Ｂに示すように、多層デバイス１Ｂは、誘電体１０と、信号線路２０と、グランド電極３０と、複数の平面電極４１、４２および４３と、複数の接続電極５１、５２および５３と、を備えている。また、多層デバイス１Ｂは、複数の信号端子６１および６２と、複数のグランド端子７１、７２、７３および７４と、を備えている。

【0060】

誘電体１０、グランド電極３０、信号線路２０、信号端子６１、６２およびグランド端子７１～７４の構成は、実施の形態１と同様である。

【0061】

変形例１の複数の平面電極４０は、第３方向ｄ３において、信号線路２０よりも天面１７側に設けられている。言い換えると、複数の平面電極４０は、信号線路２０から見てグランド電極３０の反対側に配置されている。信号線路２０は、複数の平面電極４０とグランド電極３０との間に配置されている。

【0062】

【0063】

複数の接続電極５０は、複数の平面電極４０およびグランド電極３０を接続する導体である。各接続電極５０は、複数の平面電極４０およびグランド電極３０の間に位置する誘電体１０を貫通するように形成される。接続電極５０は柱状である。接続電極５０が信号線路２０に接触しないように、接続電極５０の径は、（平面電極４０の幅－信号線路２０の幅）／２よりも小さい。接続電極５０の長さは、グランド電極３０と信号線路２０との間のギャップよりも大きい。この多層デバイス１Ｂでも、接続電極５０の長さを変えると、平面電極４０と信号線路２０との間のギャップも変わる。

【0064】

各接続電極５１～５３は、各平面電極４１～４３に一対一で対応するように、第１方向ｄ１に沿って設けられている。各接続電極５１～５３は、信号線路２０に接触しないように、各平面電極４１～４３の外周端部に接続されている。具体的には、接続電極５１は、信号線路２０の中心線ｃＬから見て側面１４側の平面電極４１の外周端部に接続され、接続電極５２は、信号線路２０の中心線ｃＬから見て側面１３側の平面電極４２の外周端部に接続され、接続電極５３は、信号線路２０の中心線ｃＬから見て側面１４側の平面電極４３の外周端部に接続されている。なお、接続電極５０は同一の側面１３あるいは１４に統一して配置されていてもよい。

【0065】

変形例１の多層デバイス１Ｂも、複数の平面電極４０および複数の接続電極５０の少なくとも一方の電極が、異なる２種以上の電極構造を有している。そのため、多層デバイス１Ｂにおいて、複数種類の容量性成分Ｃ４０、誘導性成分Ｌ５０および容量性成分Ｃ２０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、高速・高周波信号の通過を阻止する阻止帯域を広げることができる。

【0066】

［効果等］
上記構成を有する多層デバイス１Ｂの効果について、参考例の多層デバイス１０１ａ、１０１ｂおよび１０１ｃと対比しながら説明する。

【0067】

図８は、参考例の多層デバイス１０１ａ～１０１ｃを示す図である。

【0068】

図８の（ａ）、（ｂ）、（ｃ）のそれぞれには、信号線路２０、グランド電極３０、複数の平面電極４０および複数の接続電極（図示省略）を有する多層デバイス１０１ａ、１０１ｂ、１０１ｃが示されている。信号線路２０は、変形例１の多層デバイス１Ｂと同様に、複数の平面電極４０とグランド電極３０との間に設けられている。接続電極は、信号線路２０を避けるように複数の平面電極４０とグランド電極３０とを接続している。信号線路２０の幅は、０．１５ｍｍである。

【0069】

参考例の多層デバイス１０１ａは、７つの平面電極４０を有している。信号線路２０と各平面電極４０との対向面積は０．７５ｍｍ^２（＝０．１５ｍｍ×５ｍｍ）である。隣り合う２つの平面電極４０は２ｍｍの間隔を空けて配列されており、平面電極４０の配列ピッチは７ｍｍである。

【0070】

参考例の多層デバイス１０１ｂは、７つの平面電極４０を有している。信号線路２０と各平面電極４０との対向面積は１．３５ｍｍ^２（＝０．１５ｍｍ×９ｍｍ）である。隣り合う２つの平面電極４０は２ｍｍの間隔を空けて配列されており、平面電極４０の配列ピッチは１１ｍｍである。

【0071】

参考例の多層デバイス１０１ｃは、７つの平面電極４０を有している。信号線路２０と各平面電極４０との対向面積は０．７５ｍｍ^２（＝０．１５ｍｍ×５ｍｍ）である。隣り合う２つの平面電極４０は６ｍｍの間隔を空けて配列されており、平面電極４０の配列ピッチは１１ｍｍである。

【0072】

なお、多層デバイスの基板材料の比誘電率は、４．３であり、基板の層数は６層である。導体厚みは３２μｍ（銅箔１２μｍ、めっき２０μｍ）である。コア、プリプレグ厚みは２００μｍである。多層デバイスの全体の厚みは約１．２ｍｍである（（導体：６×３２μｍ）＋（誘電体：２００μｍ×５））。

【0073】

図９は、参考例の多層デバイス１０１ａ～１０１ｃの通過特性を示す図である。

【0074】

図９に示すように、図８の（ａ）の多層デバイス１０１ａは、周波数５．５６ＧＨｚに減衰極を有し、この減衰極において挿入損失が最も大きくなっている。多層デバイス１０１ａは、周波数５．５６ＧＨｚの信号の通過を阻止することが可能となっている。図８の（ｂ）の多層デバイス１０１ｂは、周波数２．８０ＧＨｚに減衰極を有し、この減衰極において挿入損失が最も大きくなっている。多層デバイス１０１ｂは、周波数２．８０ＧＨｚの信号の通過を阻止することが可能となっている。図８の（ｃ）の多層デバイス１０１ｃは、周波数５．４４ＧＨｚに減衰極を有し、この減衰極において挿入損失が最も大きくなっている。多層デバイス１０１ｃは、周波数５．４４ＧＨｚの信号の通過を阻止することが可能となっている。

【0075】

このように、図８の（ａ）～（ｃ）の多層デバイス１０１ａ～１０１ｃのそれぞれは、減衰極に対応する所定周波数の信号の通過を阻止できる。

【0076】

［実施の形態１の変形例２］
図１０は、実施の形態１の変形例２に係る多層デバイス１Ｃを示す図である。変形例２に係る多層デバイス１Ｃは、図８に示す３つの多層デバイス１０１ａ～１０１ｃを直列接続することによって構成されている。

【0077】

変形例２の多層デバイス１Ｃは、多層デバイス１０１ａの出力ポートと多層デバイス１０１ｂの入力ポートとを同軸ケーブルで接続し、多層デバイス１０１ｂの出力ポートと多層デバイス１０１ｃの入力ポートとを別の同軸ケーブルで接続することで構成されている。変形例２に係る多層デバイス１Ｃは、信号線路２０と平面電極４０との対向面積および平面電極４０の配列ピッチが異なる複数種の電極構造を有している。具体的には、多層デバイス１Ｃは、信号線路２０と平面電極４０との対向面積が異なる２種以上の構造を複数組備え、また、平面電極４０の配列ピッチが異なる２種以上の構造を複数組備えている。

【0078】

図１１は、変形例２に係る多層デバイス１Ｃの通過特性を示す図である。同図の縦軸には、Ｓパラメータ（Ｓ２１）が示されている。

【0079】

図１１に示すように、変形例２の多層デバイス１Ｃは、周波数５．４４ＧＨｚ～５．５６ＧＨｚの範囲に２つの減衰極を有し、この範囲において挿入損失が大きくなっている。変形例２の多層デバイス１Ｃは、周波数５．４４ＧＨｚ～５．５６ＧＨｚ付近の信号の通過を阻止することが可能となっており、参考例の多層デバイス１０１ａ～１０１ｃに比べて阻止帯域の帯域幅が広くなっている。

【0080】

［実施の形態１の変形例３］
次に、実施の形態１の変形例３に係る多層デバイス１Ｄについて説明する。

【0081】

図１２は、変形例３に係る多層デバイス１Ｄを示す図である。

【0082】

変形例３に係る多層デバイス１Ｄは、信号線路２０と平面電極４０との対向面積および平面電極の配列ピッチが異なる複数の平面電極４１～４３によって構成されている。信号線路２０、グランド電極３０、平面電極４０および接続電極５０に関するその他の構成は、変形例１と同様である。なお、信号線路２０の幅は、０．１５ｍｍである。

【0083】

変形例３の多層デバイス１Ｄは、６つの平面電極４１～４３を有している。信号線路２０と平面電極４１との対向面積は０．７５ｍｍ^２（＝０．１５ｍｍ×５ｍｍ）であり、信号線路２０と平面電極４２との対向面積は１．０５ｍｍ^２（＝０．１５ｍｍ×７ｍｍ）であり、信号線路２０と平面電極４３との対向面積は１．３５ｍｍ^２（＝０．１５ｍｍ×９ｍｍ）である。複数の平面電極４１、４２、４３は、この順で繰り返し配列されており、平面電極４０の配列ピッチは、順に８ｍｍ、１０ｍｍ、９ｍｍ、８ｍｍ、１０ｍｍである。隣り合う２つの平面電極４０は、２ｍｍの間隔を空けて配列されている。多層デバイス１Ｄは、信号線路２０と平面電極４０との対向面積が異なる２種以上の構造を複数組備え、また、平面電極４０の配列ピッチが異なる２種以上の構造を複数組備えている。

【0084】

図１３は、変形例３に係る多層デバイス１Ｄの通過特性を示す図である。同図の縦軸にはＳパラメータ（Ｓ２１）が示されている。

【0085】

図１３に示すように、変形例３の多層デバイス１Ｄは、３つの減衰極を有し、この３つの減衰極のそれぞれにおいて挿入損失が大きくなっている。変形例３の多層デバイス１Ｄは、複数のマッシュルーム構造体を備えることで、各構造に応じた複数の減衰極によって複数の所定周波数の信号の通過を阻止することが可能となっている。それぞれの減衰極を所望の特性に応じて配置することで、例えば広帯域な阻止帯域を有する多層デバイス１Ｄを実現することが出来る。

【0086】

［実施の形態１の変形例４］
次に、実施の形態１の変形例４に係る多層デバイス１Ｅについて説明する。

【0087】

図１４は、変形例４に係る多層デバイス１Ｅを示す図である。

【0088】

変形例４に係る多層デバイス１Ｅは、信号線路２０と平面電極４０との対向面積および平面電極４０の配列ピッチが異なる複数の平面電極４１～４３によって構成されている。信号線路２０、グランド電極３０、平面電極４０および接続電極５０に関するその他の構成は、変形例１と同様である。

【0089】

変形例４の多層デバイス１Ｅは、１５の平面電極４１～４３を有している。平面電極４１の対向面積は０．７５ｍｍ^２であり、平面電極４２の対向面積は１．０５ｍｍ^２であり、平面電極４３の対向面積は１．３５ｍｍ^２である。複数の平面電極４１、４２、４３は、この順で繰り返し配列されており、平面電極４０の配列ピッチは、順に８ｍｍ、１０ｍｍ、９ｍｍ、８ｍｍ、１０ｍｍ、９ｍｍ（以下同様）である。隣り合う２つの平面電極４０は、２ｍｍの間隔を空けて配列されている。多層デバイス１Ｅは、信号線路２０と平面電極４０との対向面積が異なる２種以上の構造を複数組備え、また、平面電極４０の配列ピッチが異なる２種以上の構造を複数組備えている。

【0090】

図１５は、変形例４に係る多層デバイス１Ｅの通過特性を示す図である。同図の縦軸には、Ｓパラメータ（Ｓ２１）が示されている。

【0091】

図１５に示すように、変形例４の多層デバイス１Ｅは、複数の減衰極を有し、この複数の減衰極のそれぞれにおいて挿入損失が大きくなっている。変形例４の多層デバイス１Ｅは、複数の減衰極によって複数の所定周波数の信号の通過を阻止することが可能となっている。さらに、マッシュルーム構造体を多数配置することで、変形例３の多層デバイス１Ｄと比較して、より大きな減衰量を確保し、高性能化を実現することが出来る。

【0092】

（実施の形態２）
［多層デバイスの構成］
実施の形態２に係る多層デバイス１Ｆの構成について、図１６を参照しながら説明する。実施の形態２では、多層デバイス１Ｆが多層構造を有する例について説明する。

【0093】

図１６は、実施の形態２に係る多層デバイス１Ｆを示す断面図である。

【0094】

図１６に示すように、多層デバイス１Ｆは、誘電体１０と、信号線路２０と、複数のグランド電極３０と、複数の平面電極４１、４２および４３と、複数の接続電極５１、５２および５３と、を備えている。また、多層デバイス１Ｆは、複数の信号端子６１および６２と、複数のグランド端子７１、７２、７３および７４と、を備えている。

【0095】

多層デバイス１Ｆは、信号線路２０、グランド電極３０、複数の平面電極４０および複数の接続電極５０を１組とする積層体が複数積層された多層構造を有している。

【0096】

誘電体１０は、例えば、複数の誘電体層が積層されることで形成される。誘電体１０は、信号線路２０、グランド電極３０、平面電極４０および接続電極５０のそれぞれの間に設けられている。

【0097】

信号線路２０は、複数層の信号線路を有している。信号線路２０は、１層目、２層目および３層目の信号線路、ならびに、１層目および２層目の信号線路を繋ぐビア導体、２層目および３層目の信号線路を繋ぐビア導体によって構成されている。一層目の信号線路の他方端は、他方の信号端子６２に接続され、３層目の信号線路の一方端は、一方の信号端子６１に接続されている。

【0098】

複数のグランド電極３０は、誘電体１０の底面１６または内部に設けられている。具体的には、複数のグランド電極３０のうち、１層目のグランド電極３０は誘電体１０の底面１６に設けられ、２層目および３層のグランド電極３０は、誘電体１０の内部に設けられている。２層目および３層目のグランド電極３０には、信号線路２０のビア導体と接触しないよう、信号線路２０のビア導体を通すための貫通穴が設けられている。各グランド電極３０の一方端は、一方のグランド端子７１、７３に接続され、各グランド電極３０の他方端は、他方のグランド端子７２、７４に接続されている（図示省略）。

【0099】

複数の平面電極４０は、１層目の平面電極４１～４３、２層目の平面電極４１～４３、および、３層目の平面電極４１～４３で構成されている。複数の平面電極４０は、３層からなる信号線路２０のそれぞれに対して、平面電極４１、４２、４３の順で配置されている。

【0100】

複数の接続電極５０は、１層目の接続電極５１～５３、２層目の接続電極５１～５３、および、３層目の接続電極５１～５３で構成されている。複数の接続電極５０は、各層の平面電極４１～４３に一対一で対応するように、接続電極５１、５２、５３の順で配置されている。

【0101】

実施の形態２の多層デバイス１Ｆも、複数の平面電極４０および複数の接続電極５０の少なくとも一方の電極が、異なる２種以上の電極構造を有している。そのため、多層デバイス１Ｆにおいて、複数種類の容量性成分Ｃ４０、誘導性成分Ｌ５０および容量性成分Ｃ２０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、高速・高周波信号の通過を阻止する阻止帯域を広げることができる。

【0102】

（実施の形態３）
［多層デバイスの構成］
実施の形態３に係る多層デバイス１Ｇの構成について、図１７を参照しながら説明する。実施の形態３では、多層デバイス１Ｇがコモンモードフィルタである例について説明する。

【0103】

図１７は、実施の形態３に係る多層デバイス１Ｇを模式的に示す斜視図である。

【0104】

図１７に示すように、多層デバイス１Ｇは、誘電体１０と、信号線路２０と、グランド電極３０と、複数の平面電極４１、４２および４３と、複数の接続電極５１、５２および５３と、を備えている。また、多層デバイス１Ｇは、複数の信号端子６１、６２、６３および６４と、複数のグランド端子７１、７２、７３および７４と、を備えている。

【0105】

誘電体１０、グランド電極３０およびグランド端子７１～７４の構成は、実施の形態１と同様である。

【0106】

信号線路２０は、誘電体１０に設けられた２つの平行な信号線路２０ａおよび２０ｂによって構成される差動線路である。各信号線路２０ａ、２０ｂは、直線状であり、第１方向ｄ１に沿って誘電体１０の内部に設けられている。また、各信号線路２０ａ、２０ｂは、帯状であり、グランド電極３０に対して平行に配置されている。多層デバイス１Ｇが電子機器に実装された状態において、２つの信号線路２０ａ、２０ｂには、差動信号が伝送される。

【0107】

複数の信号端子６１～６４は、誘電体１０の側面１１、１２に設けられている。４つの信号端子６１～６４のうち一方の信号端子６１、６３は側面１１に設けられ、他方の信号端子６２、６４は側面１２に設けられている。一方の信号端子６１には信号線路２０ａの一方端が接続され、一方の信号端子６３には信号線路２０ｂの一方端が接続されている。他方の信号端子６２には信号線路２０ａの他方端が接続され、他方の信号端子６４には信号線路２０ｂの他方端が接続されている。一方の信号端子６１、６３は、２つのグランド端子７１、７３の間に配置され、他方の信号端子６２、６４は、２つのグランド端子７２、７４の間に配置されている。

【0108】

複数の平面電極４０は、平面電極４１、平面電極４２および平面電極４３によって構成されている。複数の平面電極４１、４２、４３は、第１方向ｄ１に沿って、すなわち各信号線路２０ａ、２０ｂに沿ってこの順で配置されている。

【0109】

複数の接続電極５０は、接続電極５１、接続電極５２および接続電極５３によって構成されている。複数の接続電極５１、５２、５３は、複数の平面電極４１～４３に一対一で対応するように、第１方向ｄ１に沿って設けられている。

【0110】

実施の形態３の多層デバイス１Ｇも、複数の平面電極４０および複数の接続電極５０の少なくとも一方の電極が、異なる２種以上の電極構造を有している。そのため、多層デバイス１Ｇにおいて、複数種類の容量性成分Ｃ４０、誘導性成分Ｌ５０および容量性成分Ｃ２０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、高速・高周波信号の通過を阻止する阻止帯域を広げることができる。

【0111】

［実施の形態３の変形例１］
実施の形態３の変形例１に係る多層デバイス１Ｈの構成について、図１８を参照しながら説明する。実施の形態３の変形例１でも、多層デバイス１Ｈがコモンモードフィルタである例について説明する。

【0112】

図１８は、実施の形態３の変形例１に係る多層デバイス１Ｈを模式的に示す斜視図である。

【0113】

図１８に示すように、多層デバイス１Ｈは、誘電体１０と、信号線路２０と、グランド電極３０と、複数の平面電極４１、４２および４３と、複数の接続電極５１、５２および５３と、を備えている。また、多層デバイス１Ｈは、複数の信号端子６１、６２、６３および６４と、複数のグランド端子７１、７２、７３および７４と、を備えている。

【0114】

誘電体１０、グランド電極３０およびグランド端子７１～７４の構成は、実施の形態３と同様である。

【0115】

複数の平面電極４０は、第２方向ｄ２に隣り合う２つの平面電極４１、第２方向ｄ２に隣り合う２つの平面電極４２、および、第２方向ｄ２に隣り合う２つの平面電極４３によって構成されている。複数の平面電極４１、４２、４３は、第１方向ｄ１に沿って、すなわち各信号線路２０ａ、２０ｂに沿ってこの順で配置されている。

【0116】

複数の接続電極５０は、第２方向ｄ２に隣り合う２つの接続電極５１、第２方向ｄ２に隣り合う２つの接続電極５２、および、第２方向ｄ２に隣り合う２つの接続電極５３によって構成されている。複数の接続電極５１、５２、５３は、複数の平面電極４１～４３に一対一で対応するように、第１方向ｄ１に沿って設けられている。

【0117】

実施の形態３の変形例１の多層デバイス１Ｈも、複数の平面電極４０および複数の接続電極５０の少なくとも一方の電極が、異なる２種以上の電極構造を有している。そのため、多層デバイス１Ｈにおいて、複数種類の容量性成分Ｃ４０、誘導性成分Ｌ５０および容量性成分Ｃ２０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、高速・高周波信号の通過を阻止する阻止帯域を広げることができる。

【0118】

［効果等］
上記構成を有する多層デバイス１Ｇの効果について、図１９および図２０Ａ～図２０Ｃを参照しながら説明する。なお、ここでは信号線路２０と平面電極４０との対向面積が同じである例を示すが、以下に示す結果は、信号線路２０と平面電極４０との対向面積が異なる多層デバイス１Ｇにおいても同様である。

【0119】

図１９は、多層デバイス１Ｇの信号線路２０、平面電極４０およびグランド電極３０を示す図である。この多層デバイス１Ｇでは、ポート１に入力された高速・高周波信号が、信号線路２０ａを伝送してポート２から出力される。また、ポート３に入力された高速・高周波信号が、信号線路２０ｂを伝送してポート４から出力される。

【0120】

図２０Ａは、多層デバイス１Ｇにおけるディファレンシャルモード信号の通過特性を示す図である。同図の縦軸にはＳパラメータ（Ｓｄｄ２１）が示されている。図１９に示すポート１および３のそれぞれには、ディファレンシャルモード信号が入力される。図２０Ａに示すように、多層デバイス１Ｇでは、後述する３ＧＨｚ～５ＧＨｚにおいてディファレンシャルモード信号を通過させることができる。

【0121】

図２０Ｂは、多層デバイス１Ｇにおけるコモンモード信号の通過特性を示す図である。同図の縦軸にはＳパラメータ（Ｓｃｃ２１）が示されている。図２０Ｂには、ポート１およびポート３に同相の高速・高周波信号が入力されたときの特性が示されている。図２０Ｂに示すように、多層デバイス１Ｇでは、３ＧＨｚ～５ＧＨｚの信号の通過を阻止することができる。すなわち、多層デバイス１Ｇでは、コモンモード信号の通過を阻止することが可能となっている。

【0122】

図２０Ｃは、多層デバイス１Ｇのコモン－ディファレンシャル変換信号の通過特性およびディファレンシャル－コモン変換信号の通過特性を示す図である。同図の縦軸には、Ｓパラメータ（Ｓｃｄ２１またはＳｄｃ２１）が示されている。図２０Ｃに示すように、コモン－ディファレンシャル変換信号およびディファレンシャル－コモン変換信号のそれぞれの挿入損失は２０ｄＢよりも大きくなっている。しがたって、多層デバイス１Ｇでは、コモン－ディファレンシャル変換信号およびディファレンシャル－コモン変換信号のそれぞれの信号が通過することを抑制できている。

【0123】

（実施の形態４）
実施の形態４に係る多層デバイス１ｉについて、図２１Ａ～図２２を参照しながら説明する。実施の形態４では、多層デバイス１ｉが、プリント回路基板でなく、プリント回路基板に実装される電子部品である例について説明する。

【0124】

図２１Ａは、実施の形態４に係る多層デバイス１ｉの天面図である。図２１Ｂは、実施の形態４に係る多層デバイス１ｉを図２１Ａに示すＸＸＩＢ－ＸＸＩＢ線から見た断面図である。

【0125】

図２１Ａおよび図２１Ｂに示すように、多層デバイス１ｉは、誘電体１０と、信号線路２０と、グランド電極３０と、複数の平面電極４１、４２および４３と、複数の接続電極５１、５２および５３と、を備えている。なお、これらの図では、複数の信号端子６１、６２、および、複数のグランド端子７１～７４の図示を省略している。

【0126】

実施の形態４の多層デバイス１ｉは、プリント回路基板に実装される表面実装型の電子部品である。同図に示す多層デバイス１ｉのサイズは、例えば長さ３．２ｍｍ×幅１．６ｍｍ×高さ１．０ｍｍである。なお、上記において、長さは第１方向ｄ１の寸法であり、幅は第２方向ｄ２の寸法であり、高さは第３方向ｄ３の寸法である。

【0127】

誘電体１０は、例えば、複数の誘電体層が積層されることで形成される。誘電体１０は、例えば、低温同時焼成セラミックスなどの誘電体材料によって形成されている。例えば、誘電体１０の比誘電率は８．１であり、誘電正接は０．０２である。複数の誘電体層の層数は７層であり、誘電体層の１層の厚みは０．１ｍｍである。

【0128】

信号線路２０は、信号線路２０の一部である両端が誘電体１０の外面に露出するように、誘電体１０の内部に設けられている。例えば、信号線路２０の幅は、０．１ｍｍであり、厚みは０．０１ｍｍである。信号線路２０と誘電体１０の天面１７との間隔は、０．５ｍｍである。

【0129】

グランド電極３０は、一部が誘電体１０の外面に露出するように、誘電体１０の内部に設けられている。また、グランド電極３０は、平面電極４０よりも底面１６側に設けられている。例えば、グランド電極の厚みは、０．０１ｍｍである。

【0130】

平面電極４０は、信号線路２０とグランド電極３０との間に位置するように、誘電体１０の内部に設けられている。例えば、平面電極４０と信号線路２０との間のギャップは、０．０５ｍｍであり、平面電極４０とグランド電極３０との間隔は、０．４３ｍｍである。

【0131】

この例では４つの平面電極４１、４２、４３、４１が、第１方向ｄ１に沿って、すなわち信号線路２０に沿ってこの順で配置されている。各平面電極４１～４３は、信号線路２０の中心線ｃＬに各平面電極４１～４３の中心が重なるように配置されている。

【0132】

平面電極４１～４３の形状は、長方形状である。例えば、平面電極４１のサイズは０．６ｍｍ×１．２ｍｍであり、平面電極４２のサイズは０．５ｍｍ×１．０ｍｍであり、平面電極４３のサイズは０．４ｍｍ×０．８ｍｍである。したがって、信号線路２０に対する平面電極４１～４３のそれぞれの対向面積は異なっている。また、平面電極４１と４２との間隔は０．２５ｍｍであり、平面電極４２と４３との間隔は０．３５ｍｍであり、平面電極４３と４１との間隔は０．３ｍｍである。したがって、平面電極４１、４２、４３、４１の配列ピッチは異なっている。

【0133】

接続電極５０は、複数の平面電極４０およびグランド電極３０を接続するビア導体であり、誘電体１０の内部に設けられている。複数の接続電極５１、５２、５３は、複数の平面電極４１～４３に一対一で対応するように設けられている。接続電極５１～５３は、複数の平面電極４０およびグランド電極３０の間に位置する各誘電体層を貫通するように形成される。例えば、接続電極５０の径は０．１ｍｍである。接続電極５０は、長方形状の平面電極４０の角部に接続されている。複数の誘電体層の境界面には、各誘電体層に設けられた接続電極５０を接続するためのランド電極８１が設けられている。例えば、ランド電極８１の径は０．３ｍｍである。

【0134】

図２２は、実施の形態４に係る多層デバイス１ｉの通過特性を示す図である。同図の縦軸にはＳパラメータ（Ｓ２１）が示されている。なお、図２２では、信号端子およびグランド端子を省略してシミュレーションを行った。

【0135】

図２２に示すように、実施の形態４の多層デバイス１ｉは、複数の減衰極を有し、例えば、平面電極４１を含む電極構造によって１２．７２ＧＨｚに減衰極が形成され、平面電極４２を含む電極構造によって１５．０４ＧＨｚに減衰極が形成され、平面電極４３を含む電極構造によって１９．３５ＧＨｚに減衰極が形成され、この複数の減衰極のそれぞれにおいて挿入損失が大きくなっている。

【0136】

このように、実施の形態４の多層デバイス１ｉは、複数のマッシュルーム構造体を備えることで、各構造に応じた複数の減衰極によって複数の所定周波数の信号の通過を阻止することが可能となっている。それぞれの減衰極を所望の特性に応じて配置することで、例えば広帯域な阻止帯域を有する多層デバイス１ｉを実現することが出来る。

【0137】

（実施の形態５）
実施の形態５に係る多層デバイス１Ｊについて、図２３Ａ～図２４を参照しながら説明する。実施の形態５でも、多層デバイス１Ｊが、プリント回路基板でなく、プリント回路基板に実装される電子部品である例について説明する。

【0138】

図２３Ａは、実施の形態５に係る多層デバイス１Ｊの天面図である。図２３Ｂは、実施の形態５に係る多層デバイス１Ｊを図２３Ａに示すＸＸＩＩＩＢ－ＸＸＩＩＩＢ線から見た断面図である。

【0139】

図２３Ａおよび図２３Ｂに示すように、多層デバイス１Ｊは、誘電体１０と、信号線路２０と、グランド電極３０と、複数の平面電極４０と、複数の接続電極５０と、を備えている。なお、これらの図では、複数の信号端子６１、６２、および、複数のグランド端子７１～７４の図示を省略している。

【0140】

実施の形態５の多層デバイス１Ｊは、プリント回路基板に実装される表面実装型の電子部品である。同図に示す多層デバイス１Ｊのサイズは、例えば長さ３．２ｍｍ×幅１．６ｍｍ×高さ１．０ｍｍである。

【0141】

誘電体１０は、例えば、複数の誘電体層が積層されることで形成される。誘電体１０は、例えば、低温同時焼成セラミックスなどの誘電体材料によって形成されている。例えば、誘電体１０の比誘電率は８．１であり、誘電正接は０．０２である。複数の誘電体層の層数は６層であり、誘電体層の１層の厚みは０．１ｍｍである。

【0142】

【0143】

グランド電極３０は、一部が誘電体１０の外面に露出するように、誘電体１０の内部に設けられている。この例のグランド電極３０は、平面電極４０よりも底面１６側に設けられている。例えば、グランド電極の厚みは、０．０１ｍｍである。

【0144】

【0145】

この例では４つの平面電極４０が、第１方向ｄ１に沿って、すなわち信号線路２０に沿って配置されている。各平面電極４０は、信号線路２０の中心線ｃＬに各平面電極４０の中心が重なるように配置されている。

【0146】

平面電極４０の形状は、長方形状である。例えば、各平面電極４０のサイズは０．６ｍｍ×１．２ｍｍである。また、第１方向ｄ１に隣り合う平面電極４０の間隔は０．２ｍｍである。

【0147】

接続電極５０は、複数の平面電極４０およびグランド電極３０を接続するビア導体であり、誘電体１０の内部に設けられている。複数の接続電極５０は、複数の平面電極４０に一対一で対応するように、第１方向ｄ１に沿って設けられている。接続電極５０は、複数の平面電極４０およびグランド電極３０の間に位置する各誘電体層を貫通するように形成される。例えば、接続電極５０の径は０．１ｍｍである。接続電極５０は、平面電極４０の角部に接続されている。複数の誘電体層の境界面には、各誘電体層に設けられた接続電極５０を接続するためのランド電極が設けられている。例えば、ランド電極の径は０．３ｍｍである。

【0148】

図２４は、実施の形態５に係る多層デバイス１Ｊの通過特性を示す図である。同図の縦軸にはＳパラメータ（Ｓ２１）が示されている。なお、図２４では、信号端子およびグランド端子を省略してシミュレーションを行った。

【0149】

図２４に示すように、実施の形態５の多層デバイス１Ｊでは、１６．３ＧＨｚ付近に減衰帯域を形成できている。このように、多層デバイス１Ｊを表面実装型の電子部品のサイズとして形成した場合であっても、減衰帯域を形成することができる。

【0150】

例えば、信号線路２０、グランド電極３０、平面電極４０および接続電極５０からなる電極構造をプリント回路基板の内部に形成する場合、プリント回路基板を多層構造化する必要がある。それに対し、電極構造をプリント回路基板の内部に形成するのでなく、実施の形態５のように電極構造を含む多層デバイス１Ｊを、プリント回路基板に実装される電子部品とすることで、多層デバイス１Ｊが実装されるプリント回路基板の層数を減らすことができる。これにより、プリント回路基板がコストアップすることを抑制できる。

【0151】

（実施の形態６）
［多層デバイスの構成］
実施の形態６に係る多層デバイス１Ｋの構成について図を参照しながら説明する。

【0152】

図２５は、実施の形態６に係る多層デバイス１Ｋの外観図である。図２６は、多層デバイス１Ｋの信号線路２０、平面電極４１、４２、４３、グランド電極３０および接続電極５１、５２、５３を示す図である。図２７Ａは、多層デバイス１Ｋの信号線路２０等を上から見た平面図である。図２７Ｂは、多層デバイス１Ｋを図２７Ａに示すＸＸＶＩＩＢ－ＸＸＶＩＩＢ線から見た断面図である。図２７Ｃは、多層デバイス１Ｋの底面図である。

【0153】

図２６は、多層デバイス１Ｋから信号端子６１、６２、グランド端子７１、７２、７３、７４および誘電体１０を除いた状態を示している。図２７Ｃでは、信号線路、平面電極、接続電極の図示を省略している。

【0154】

図２５、図２６および図２７Ａ～図２７Ｃに示す多層デバイス１Ｋは、誘電体１０と、信号線路２０と、グランド電極３０と、複数の平面電極４１、４２および４３と、複数の接続電極５１、５２および５３と、を備えている。また、多層デバイス１Ｋは、複数の信号端子６１および６２と、複数のグランド端子７１、７２、７３および７４と、を備えている。

【0155】

【0156】

【0157】

誘電体１０は、例えば、複数の誘電体層が積層されることで形成される。誘電体１０は、例えば、低温同時焼成セラミックスなどの誘電体材料によって形成されている。多層デバイス１Ｋを小型化するためには、誘電体１０として比誘電率が高い材料を使うことが望ましい。誘電体１０は、信号線路２０、グランド電極３０および平面電極４０のそれぞれの間に設けられている。また、誘電体１０は、信号線路２０の両端面を除く外周面、グランド電極３０の両端面を除く外周面、ならびに、平面電極４０および接続電極５０からなる電極構造体を覆うように形成されている。

【0158】

誘電体１０は、直方体状の形状を有しており、底面１６と、底面１６に背向する天面１７と、底面１６と天面１７とを繋ぐ複数の側面１１、１２、１３および１４を有している。複数の側面１１～１４は、互いに背向する側面１１および１２と、側面１１および側面１２の両方の面に直交する側面１３および１４を有している。底面１６および天面１７は互いに平行であり、側面１１および１２は互いに平行であり、側面１３および１４は互いに平行である。誘電体１０の各面が交わるコーナ部分（稜線部分）は、丸みを有していてもよい。

【0159】

【0160】

信号線路２０は、直線状であり、第１方向ｄ１に沿って設けられている。信号線路２０は、信号線路２０の一部である両端が誘電体１０の外面（側面１１、１２）に露出するように、誘電体１０の内部に設けられている。信号線路２０は、帯状であり、平面電極４０およびグランド電極３０に対して平行に配置されている。多層デバイス１Ｋが電子機器に実装された状態において、信号線路２０には、信号端子６０を介して高速・高周波信号が入出力される。

【0161】

【0162】

グランド電極３０は、誘電体１０の側面１１、１２にグランド電極３０の一部が露出するように、誘電体１０の内部に設けられている。グランド電極３０は、信号端子６０に接触しないように、第１方向ｄ１の両端に長方形状の切り欠き３１を有し、信号端子６０に対して所定の間隔を空けて配置されている。また、グランド電極３０は、側面１３、１４に露出しないように、側面１３、１４に対して所定の間隔を空けて配置されている。なお、グランド電極３０は、誘電体１０の内部でなく誘電体１０の底面１６に設けられていてもよい。

【0163】

またグランド電極３０はベタパターンではなく、開口パターンを有する構造、例えばメッシュ構造としてもよい。グランド電極３０をメッシュ構造とすることで誘電体１０同士を接合させて接合強度を強くすることが出来る。

【0164】

多層デバイス１Ｋが電子機器に実装された状態において、グランド電極３０は、グランド端子７０を介してグランド電位に設定される。

【0165】

【0166】

【0167】

平面電極４０は、第３方向ｄ３において、信号線路２０とグランド電極３０との間に位置するように、誘電体１０の内部に設けられている。平面電極４０は、信号線路２０およびグランド電極３０に対して平行に配置されている。平面電極４０と信号線路２０との間のギャップは、グランド電極３０と信号線路２０との間のギャップよりも小さい。本実施の形態における平面電極４０と信号線路２０との間のギャップは、例えば、グランド電極３０と信号線路２０との間のギャップの０．１倍以上０．５倍以下であるが、このギャップの大きさは、多層デバイス１Ｋに必要とされる阻止帯域等に応じて適宜設定される。複数の平面電極４０は、長方形形状を有する平面状の電極である。なお、平面電極４０の形状は、長方形に限られず、正方形、多角形、円形または楕円形であってもよい。複数の平面電極４１、４２、４３は、第１方向ｄ１に沿って、この順で等間隔に配置されている。各平面電極４１、４２、４３は、同じ形状、同じ大きさである。

【0168】

接続電極５０は、複数の平面電極４０およびグランド電極３０を接続するビア導体であり、誘電体１０の内部に設けられている。接続電極５０は、複数の平面電極４０およびグランド電極３０の間に位置する誘電体１０を貫通するように形成される。接続電極５０は柱状であり、接続電極５０の径は、平面電極４０の厚みよりも大きい。接続電極５０の長さは、グランド電極３０と信号線路２０との間のギャップよりも小さい。なお、この多層デバイス１Ｋでは、接続電極５０の長さを変えると、平面電極４０と信号線路２０との間のギャップも変わる。

【0169】

複数の接続電極５１、５２、５３は、第１方向ｄ１に沿って、この順で等間隔に配置されている。各接続電極５１、５２、５３は、同じ形状、同じ大きさである。各接続電極５１～５３は、各平面電極４１～４３に一対一で対応するように、第１方向ｄ１に沿って設けられている。具体的には、接続電極５１は平面電極４１およびグランド電極３０を接続するように、接続電極５２は平面電極４２およびグランド電極３０を接続するように、接続電極５３は平面電極４３およびグランド電極３０を接続するように設けられている。

【0170】

接続電極５１、５２、５３は、平面電極４０に垂直な方向から見た場合に、信号線路２０に重なっておらず、平面電極４０の外周端部およびグランド電極３０に重なっている。各接続電極５１～５３は、各平面電極４１～４３の外周端部の角に接続されている。

【0171】

例えば、信号線路２０、グランド電極３０、平面電極４０および接続電極５０からなる電極構造をプリント回路基板の内部に形成する場合、プリント回路基板を多層構造化する必要がある。

【0172】

それに対し実施の形態６では、電極構造を含む多層デバイス１Ｋを、プリント回路基板に実装される電子部品とすることで、多層デバイス１Ｋが実装されるプリント回路基板の層数を減らすことができる。これにより、プリント回路基板がコストアップすることを抑制できる。

【0173】

また、従来の機能基板では、高速・高周波信号のうち特定の周波数の信号の通過を阻止できるが、多層デバイスに求められる要求仕様に応じて、高速・高周波信号の通過を阻止する阻止帯域を形成することが困難である。

【0174】

それに対し、実施の形態６の多層デバイス１Ｋの接続電極５０は、平面電極４０に垂直な方向から見た場合に、信号線路２０に重なっておらず、平面電極４０およびグランド電極３０に重なっている。これによれば、接続電極５０が平面電極４０の端部に配置されることとなる。そのため、接続電極５０および平面電極４０からなる電極構造体の全長を長くすることができ、電極構造体のインダクタンス値を変えることができる。インダクタンス値を変えることによって誘導性成分Ｌ５０の値を変えることができるので、多層デバイス１Ｋの阻止帯域の周波数を変えることができる。これにより、多層デバイス１Ｋに求められる要求仕様に応じて阻止帯域を形成することが可能となる。

【0175】

（実施の形態７）
実施の形態７に係る多層デバイス１Ｌについて説明する。

【0176】

図２８は、実施の形態７に係る多層デバイス１Ｌの信号線路２０、平面電極４０、グランド電極３０および接続電極５０を示す図である。図２８は、多層デバイス１Ｌから信号端子６１、６２、グランド端子７１、７２、７３、７４および誘電体１０を除いた状態を示している。

【0177】

図２８に示す多層デバイス１Ｌは、誘電体１０と、信号線路２０と、グランド電極３０と、複数の平面電極４１、４２および４３と、複数の接続電極５１、５２および５３と、を備えている。また、多層デバイス１Ｌは、複数の信号端子６１および６２と、複数のグランド端子７１、７２、７３および７４と、を備えている。

【0178】

実施の形態７の誘電体１０、グランド電極３０、平面電極４１、４２および４３、接続電極５１、５２および５３は、実施の形態６と同様である。また、実施の形態７の信号端子６１および６２、グランド端子７１、７２、７３および７４も、実施の形態６と同様である。

【0179】

信号線路２０は、直線状であり、第１方向ｄ１に沿って設けられている。実施の形態７の信号線路２０は、平面電極４０に垂直な方向すなわち第３方向ｄ３から見た場合に、平面電極４０の第２方向ｄ２の長さと同じである。なお、信号線路２０の幅が平面電極４０の第２方向ｄ２の長さと同じであるとは、平面電極４０の第２方向ｄ２の長さを基準としたときの信号線路２０の幅が、０．９倍以上１．１倍未満であることをいう。

【0180】

信号線路２０は、信号線路２０の一部である両端が誘電体１０の外面（側面１１、１２）に露出するように、誘電体１０の内部に設けられている。信号線路２０は、グランド端子７０に接触しないように、第１方向ｄ１の両端の角に切り欠きを有し、グランド端子７０に対して所定の間隔を空けて配置されている。信号線路２０は、端部を除く中央部が帯状であり、平面電極４０およびグランド電極３０に対して平行に配置されている。

【0181】

従来の機能基板では、高速・高周波信号のうち特定の周波数の信号の通過を阻止できるが、多層デバイスに求められる要求仕様に応じて、高速・高周波信号の通過を阻止する阻止帯域を形成することが困難である。

【0182】

それに対し、実施の形態７に係る多層デバイス１Ｌの信号線路２０は、平面電極４０に垂直な方向すなわち第３方向ｄ３から見た場合に、平面電極４０の第２方向ｄ２の長さと同じである。これによれば、信号線路２０と平面電極４０との対向面積を増やすことができる。対向面積を変えることによって容量性成分Ｃ４０の値を変えることができるので、多層デバイス１Ｌの阻止帯域の周波数を変えることができる。これにより、多層デバイス１Ｌに求められる要求仕様に応じて阻止帯域を形成することが可能となる。

【0183】

（まとめ）
本実施の形態に係る多層デバイス１Ａ（または１Ｋ、１Ｌ）は、誘電体１０と、一部が誘電体１０の外面に露出するように、誘電体１０の内部に設けられた信号線路２０と、少なくとも一部が誘電体１０の外面に露出するように、誘電体１０の内部または外面に設けられたグランド電極３０と、誘電体１０の内部に設けられ、グランド電極３０に平行で、かつ、第１方向ｄ１に沿って配置された複数の平面電極４０と、誘電体１０の内部に設けられ、複数の平面電極４０およびグランド電極３０を接続する複数の接続電極５０と、誘電体１０の外面に設けられ、信号線路２０に接続される複数の信号端子６０と、誘電体１０の外面に設けられ、グランド電極３０に接続される複数のグランド端子７０と、を備える。

【0184】

例えば、信号線路２０、グランド電極３０、平面電極４０および接続電極５０からなる電極構造をプリント回路基板の内部に形成する場合、プリント回路基板を多層構造化する必要がある。それに対し、電極構造を含む多層デバイス１Ａ（または１Ｋ、１Ｌ）を、プリント回路基板に実装される電子部品とすることで、多層デバイス１Ａ（または１Ｋ、１Ｌ）が実装されるプリント回路基板の層数を減らすことができる。これにより、プリント回路基板がコストアップすることを抑制できる。

【0185】

また、複数の平面電極４０および複数の接続電極５０の少なくとも一方の電極は、異なる２種以上の電極構造を有していてもよい。

【0186】

このように、多層デバイス１Ａが異なる２種以上の電極構造を有することで、多層デバイス１Ａにおいて、複数種類の容量性成分Ｃ４０、誘導性成分Ｌ５０および容量性成分Ｃ２０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、信号の通過を阻止する阻止帯域を広げることができる。また、多層デバイス１Ａの阻止帯域の周波数を変えることができるので、多層デバイス１Ａに求められる要求仕様に応じて阻止帯域を形成することが可能となる。

【0187】

また、接続電極５０は、ビア導体であり、平面電極４０に垂直な方向から見た場合に、平面電極４０の外周端部に重なっていてもよい。

【0188】

これによれば、接続電極５０が平面電極４０の外周端部に配置されることとなる。そのため、接続電極５０および平面電極４０からなる電極構造体の全長を長くすることができ、電極構造体のインダクタンス値を変えることができる。インダクタンス値を変えることによって誘導性成分Ｌ５０の値を変えることができるので、多層デバイス１Ｋの阻止帯域の周波数を変えることができる。これにより、多層デバイス１Ｋに求められる要求仕様に応じて阻止帯域を形成することが可能となる。

【0189】

また、平面電極４０に垂直な方向から見た場合に、信号線路２０の幅は、平面電極４０の第１方向ｄ１に垂直な第２方向ｄ２の長さと同じであってもよい。

【0190】

これによれば、信号線路２０と平面電極４０との対向面積を増やすことができる。対向面積を変えることによって容量性成分Ｃ４０の値を変えることができるので、多層デバイス１Ｌの阻止帯域の周波数を変えることができる。これにより、多層デバイス１Ｌに求められる要求仕様に応じて阻止帯域を形成することが可能となる。

【0191】

本実施の形態に係る多層デバイス１Ａは、信号を伝送する信号線路２０と、グランド電位に設定されるグランド電極３０と、グランド電極３０に平行で、かつ、第１方向ｄ１に沿って配置された複数の平面電極４０と、信号線路２０、複数の平面電極４０およびグランド電極３０のそれぞれの間に設けられた誘電体１０と、複数の平面電極４０およびグランド電極３０の間に位置し、複数の平面電極４０およびグランド電極３０を接続する複数の接続電極５０と、を備える。複数の平面電極４０および複数の接続電極５０の少なくとも一方の電極は、異なる２種以上の電極構造を有する。

【0192】

【0193】

また、複数の平面電極４０は、信号線路２０と平面電極４０との対向面積、および、第１方向ｄ１に沿って配置された複数の平面電極４０の配列ピッチの少なくとも１つについて、異なる２種以上の構造を有していてもよい。

【0194】

例えば、信号線路２０と平面電極４０との対向面積について異なる２種以上の構造を有することで、信号線路２０および平面電極４０に基づく２種以上の容量性成分Ｃ４０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。また、平面電極４０の配列ピッチについて異なる２種以上の構造を有することで、信号線路２０およびグランド電極３０に基づく２種以上の容量性成分Ｃ２０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。

【0195】

また、複数の接続電極５０は、複数の接続電極５０の断面積、および、複数の接続電極５０の長さの少なくとも１つについて、異なる２種以上の構造を有していてもよい。

【0196】

例えば、複数の接続電極５０の断面積について異なる２種以上の構造を有することで、接続電極５０による２種以上の誘導性成分Ｌ５０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。また、複数の接続電極５０の長さについて異なる２種以上の構造を有することで、接続電極５０による２種以上の誘導性成分Ｌ５０を生成することができる。また、接続電極５０の長さを変えることで、信号線路２０と平面電極４０とのギャップが変わるので、信号線路２０および平面電極４０に基づく２種以上の容量性成分Ｃ４０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。

【0197】

また、多層デバイス１Ｃ、１Ｄ、１Ｅまたは１Ｆは、２種以上の構造を複数組備えていてもよい。

【0198】

これによれば、多層デバイス１Ｃ、１Ｄ、１Ｅまたは１Ｆの共振点の数をさらに増やすことができる。これにより、信号の通過を阻止する阻止帯域を広げることができる。

【0199】

また、多層デバイス１Ｆは、信号線路２０、グランド電極３０、複数の平面電極４０および複数の接続電極５０を１組とする積層体が複数積層された多層構造を有していてもよい。

【0200】

このように上記の積層体を複数積層することで、多層デバイス１Ｆの共振点の数をさらに増やすことができる。これにより、信号の通過を阻止する阻止帯域を広げることができる。また、多層デバイス１Ｆを多層構造とすることで多層デバイス１Ｆの面積を小さくすることができる。

【0201】

また、信号線路２０は、誘電体１０に設けられた２つの平行な線路によって構成されていてもよい。

【0202】

これによれば、多層デバイス１Ｇ、１Ｈをコモンモードフィルタとして使用することが可能となる。

【0203】

また、２つの平行な線路は、差動信号が伝送される差動線路であってもよい。

【0204】

これによれば、コモンモードフィルタの機能を有する多層デバイス１Ｇ、１Ｈを提供することができる。

【0205】

また、複数の平面電極４０のうちの少なくとも１つの平面電極（例えば４１）は、１つの平面電極と異なる他の平面電極（例えば４２）とは、信号線路２０と平面電極４０との対向面積が異なっていてもよい。

【0206】

これによれば、信号線路２０と平面電極４０との対向面積に基づく２種以上の容量性成分Ｃ４０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。

【0207】

また、第１方向ｄ１に沿って隣り合う１組の平面電極（例えば４１、４２）の中心間距離は、１組とは異なる組み合わせである他の１組の平面電極（例えば４２、４３）の中心間距離と異なっていてもよい。

【0208】

これによれば、１組の平面電極４０および接続電極５０に対応する信号線路２０の長さがそれぞれ異なることとなり、信号線路２０およびグランド電極３０に基づく２種以上の容量性成分Ｃ２０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。

【0209】

また、複数の接続電極５０のうちの少なくとも１つの接続電極（例えば５１）は、１つの接続電極と異なる他の接続電極（例えば５２）とは、接続電極５０の断面積が異なっていてもよい。

【0210】

これによれば、接続電極５０による２種以上の誘導性成分Ｌ５０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。

【0211】

また、複数の接続電極５０のうちの少なくとも１つの接続電極（例えば５１）は、１つの接続電極と異なる他の接続電極（例えば５２）とは、接続電極５０の長さが異なっていてもよい。

【0212】

これによれば、接続電極５０による２種以上の誘導性成分Ｌ５０を生成することができる。また、接続電極５０の長さを変えることで、信号線路２０と平面電極４０とのギャップが変わるので、信号線路２０および平面電極４０に基づく２種以上の容量性成分Ｃ４０を生成することができる。これにより、複数の共振点を含む阻止帯域を生成することが可能となり、阻止帯域の帯域幅を広げることができる。

【0213】

また、複数の平面電極４０は、信号線路２０とグランド電極３０との間に配置されていてもよい。

【0214】

これによれば、平面電極４０を信号線路２０から見てグランド電極３０の反対側に配置した場合に比べて、接続電極５０の長さを短くすることができる。そのため、接続電極５０の誘導性成分Ｌ５０を小さくすることができる。これにより、多層デバイス１Ａの共振点の位置を調整し、阻止帯域を広げることが可能となる。

【0215】

また、平面電極４０は、信号線路２０から見てグランド電極３０の反対側に配置されていてもよい。

【0216】

これによれば、平面電極４０を信号線路２０とグランド電極３０との間に配置した場合に比べて、接続電極５０の長さを長くすることができる。そのため、接続電極５０の誘導性成分Ｌ５０を大きくすることができる。これにより、多層デバイス１Ｂの共振点の位置を調整し、阻止帯域を広げることが可能となる。

【0217】

（その他の実施の形態等）
以上、本開示の実施の形態及び各変形例に係る多層デバイス等について説明したが、本開示は、上記実施の形態及び各変形例に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態及び各変形例に施したもの、並びに、実施の形態及び各変形例における一部の構成要素を組み合わせて構築される別の形態も、本開示の範囲に含まれる。

【0218】

例えば、実施の形態１では、複数の平面電極４１、４２、４３がこの順で第１方向ｄ１に沿って配置されている例を示したが、それに限られない。複数の平面電極４１～４３は、平面電極４１、４３、４２の順で配置されていてもよい。つまり、複数の平面電極４１、４２、４３は、順不同であり、例えば６通りの順列から選ばれた順で配置されていてもよい。

【0219】

例えば、実施の形態１のその他の一例では、複数の接続電極５１、５２、５３がこの順で第１方向ｄ１に沿って配置されている例を示したが、それに限られない。複数の接続電極５１～５３は、接続電極５１、５３、５２の順で配置されていてもよい。つまり、複数の接続電極５１、５２、５３は、順不同であり、例えば６通りの順列から選ばれた順で配置されていてもよい。

【0220】

例えば、実施の形態１では、３つの平面電極４１～４３および３つの接続電極５１～５３が第１方向ｄ１に沿って配置されている例を示したが、それに限られない。平面電極および接続電極で構成される電極構造の数は、２つであってもよいし、４以上であってもよい。

【産業上の利用可能性】

【0221】

本開示に係る多層デバイスは、各種の電子機器および通信システムに用いられる多層デバイスとして有用である。

【符号の説明】

【0222】

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｈ、１ｉ、１Ｊ、１Ｋ、１Ｌ多層デバイス
１０誘電体
１１、１２、１３、１４側面
１６底面
１７天面
２０、２０ａ、２０ｂ信号線路
３０グランド電極
４０、４１、４２、４３平面電極
５０、５１、５２、５３接続電極
６０、６１、６２、６３、６４信号端子
７０、７１、７２、７３、７４グランド端子
８１ランド電極
ｃＬ中心線
ｄ１第１方向
ｄ２第２方向
ｄ３第３方向
ｐ１、ｐ２配列ピッチ

【図1】