特開 2023-5139 信号処理回路及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023005139

(43)【公開日】2023-01-18

(54)【発明の名称】信号処理回路及び電子機器

(51)【国際特許分類】

   H04B 1/16 20060101AFI20230111BHJP

【ＦＩ】

H04B1/16 Z

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2021106870

(22)【出願日】2021-06-28

(71)【出願人】

【識別番号】521283960

【氏名又は名称】ＫＳＫＢ株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】日下部 佑

【テーマコード（参考）】

5K061

【Ｆターム（参考）】

5K061CC02

5K061CC08

5K061CD01

5K061JJ24

(57)【要約】

【課題】受信した信号を受信側で適切に増幅できる信号処理回路を提供する。
【解決手段】第１の周波数以下のアナログ信号を通過させるローパスフィルタと、第２の周波数以上の前記アナログ信号を通過させるハイパスフィルタと、前記アナログ信号の電圧を所定の範囲に制限するクランプ回路と、前記アナログ信号を増幅させる低雑音増幅器と、からなるアナログ信号処理回路が直列に複数接続されたアナログ信号処理部を備える、信号処理回路が提供される。
【選択図】図３

【特許請求の範囲】

【請求項1】

第１の周波数以下のアナログ信号を通過させるローパスフィルタと、
第２の周波数以上の前記アナログ信号を通過させるハイパスフィルタと、
前記アナログ信号の電圧を所定の範囲に制限するクランプ回路と、
前記アナログ信号を増幅させる低雑音増幅器と、
からなるアナログ信号処理回路が直列に複数接続されたアナログ信号処理部を備える、信号処理回路。

【請求項2】

前記アナログ信号処理部が出力するアナログ信号の電圧と、所定の電圧とを比較するコンパレータをさらに備える、請求項１に記載の信号処理回路。

【請求項3】

前記所定の電圧は、０ボルトである、請求項２に記載の信号処理回路。

【請求項4】

請求項１～３のいずれか１項に記載の信号処理回路を備える、電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、信号処理回路及び電子機器に関する。

【背景技術】

【0002】

一般に、無線通信は、例えば駅の自動改札システムやキーレスエントリシステムなどの無線通信システムにおいて知られているような、ＩＣ乗車券やリモコンなどと自動改札機や車などとが、近づかなければ無線通信できないように構成されている場合と、他の例としてＣＤＭＡ（Code Division Multiple Access、符号分割多重接続）通信などのように（特許文献１及び特許文献２を参照）、離れていても無線通信できるように構成されている場合などがあり、あらかじめどちらかに限定されたものとしてシステム構成されていた。

【0003】

そこで、無線通信が可能となる範囲を制御でき、また、通信距離が変動しても通信品質を良好に保ち、しかも微弱な電力でも高品質な通信を可能とする無線通信システムが提案されている（特許文献３を参照）。特許文献３には、同一のデータを複数個加算（積分）することで微弱な電力でも高品質な通信を可能とする通信装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許第０４８１１４２１号明細書

【特許文献2】特許第２６５３４２１号公報

【特許文献3】特許第５２４７８８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

微弱な電力でも高品質な通信を可能とするためには、信号の中身を認識するために、受信した信号を受信側で増幅させる必要がある。

【0006】

本発明は、上記の点に鑑みてなされたものであり、受信した信号を受信側で適切に増幅させる信号処理回路及び電子機器を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本発明のある観点に係る信号処理回路は、第１の周波数以下のアナログ信号を通過させるローパスフィルタと、第２の周波数以上の前記アナログ信号を通過させるハイパスフィルタと、前記アナログ信号の電圧を所定の範囲に制限するクランプ回路と、前記アナログ信号を増幅させる低雑音増幅器と、からなるアナログ信号処理回路が直列に複数接続されたアナログ信号処理部を備える。

【0008】

上記信号処理回路は、前記アナログ信号処理部が出力するアナログ信号の電圧と、所定の電圧とを比較するコンパレータをさらに備えてもよい。

【0009】

前記所定の電圧は、０ボルトであってもよい。

【0010】

また、上記目的を達成するために、本発明の別の観点に係る無線通信装置は、上記信号処理回路を備える。

【発明の効果】

【0011】

本発明によれば、アナログ信号処理回路が直列に複数接続されることにより、受信した信号を受信側で適切に増幅できる信号処理回路及び無線通信装置を提供することができる。

【図面の簡単な説明】

【0012】

【図1】開示の技術の実施形態に係る信号処理回路の概略構成を示す図である。

【図2】開示の技術の実施形態に係る信号処理回路の概略構成を示す図である。

【図3】実施形態に係る信号処理回路が用いられる通信装置を示した図である。

【図4】通信装置の機能構成例を示す図である。

【図5】通信装置が通信するパケットの構造を示す図である。

【発明を実施するための形態】

【0013】

以下、本開示の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。

【0014】

図１は、本実施形態に係る信号処理回路の概略構成を示す図である。

【0015】

図１に示した信号処理回路は、アナログ信号処理回路１００と、コンパレータ１１０と、で構成される。

【0016】

アナログ信号処理回路１００は、ハイパスフィルタ（ＨＰＦ）１０１、ローパスフィルタ（ＬＰＦ）１０２、クランプ回路１０３、及び低雑音増幅器（ＬＮＡ）１０４で構成される。なお、図１では、ハイパスフィルタ１０１、ローパスフィルタ１０２、クランプ回路１０３、低雑音増幅器１０４の順に接続されているが、接続順は係る例に限定されない。

【0017】

ハイパスフィルタ１０１は、所定の第１の周波数以下のアナログ信号を通過させ、当該第１の周波数を超えるアナログ信号を逓減させるフィルタである。ハイパスフィルタ１０１は図１に示したように、入力信号に並列する抵抗器と、入力信号と直列するコンデンサとから成り立っている。

【0018】

ローパスフィルタ１０２は、所定の第２の周波数以上のアナログ信号を通過させ、当該第２の周波数を下回るアナログ信号を逓減させるフィルタである。ローパスフィルタ１０２は図１に示したように、入力信号に並列するコンデンサと、入力信号と直列する抵抗器とから成りたっている。

【0019】

クランプ回路１０３は、アナログ信号の電圧を所定の範囲に制限する回路である。クランプ回路１０３は図１に示したように、入力信号と直列する抵抗器と、入力信号に並列するツェナーダイオードとから成り立っている。

【0020】

低雑音増幅器１０４は、アナログ信号を所定量増幅する回路であり、主に微弱なアナログ信号を増幅する回路である。

【0021】

コンパレータ１１０は、アナログ信号処理回路１００から出力されるアナログ信号の電圧と、所定の基準電圧とを比較する回路である。所定の基準電圧は、例えば０ボルトである。

【0022】

微弱なアナログ信号の状態を正確に検出するためには、低雑音増幅器１０４に十分なゲインが必要である。Ｓ／Ｎが－１００ｄｂ～－１６０ｄｂのノイズに対して、アナログ信号が小さすぎると、低雑音増幅器１０４に必要なダイナミックレンジは非常に大きく、最低でも１００ｄｂ～１６０ｄｂ以上必要である。

【0023】

コンパレータ１１０で必要な最小電圧を１μＶとすると、最大のノイズは１００Ｖとなり、通常の低雑音増幅器１０４では、電源電圧が１００Ｖ以上でダイナミックレンジが１６０ｄｂのアンプが必要である。このような所定の条件を満たす低雑音増幅器１０４を実現することは非常に難しい。

【0024】

そこで、本実施形態では、図１に示したアナログ信号処理回路を複数直列に接続した信号処理回路を示す。図１に示したアナログ信号処理回路を複数直列に接続することで、微小信号を検出できるためのゲインを確保することができる。

【0025】

図２は、本発明の実施形態に係る信号処理回路の概略構成を示す図である。

【0026】

図２に示した信号処理回路は、アナログ信号処理部１０と、コンパレータ１１０と、で構成される。

【0027】

アナログ信号処理部１０は、複数のアナログ信号処理回路１００が直列に接続された構成を有する。例えば、コンパレータ１１０に出力するために１６０ｄｂのゲインが必要であり、１つのアナログ信号処理回路１００で２０ｄｂのゲインが得られる場合、アナログ信号処理回路１００を８つ直列に接続することで、アナログ信号処理部１０は所望のゲインを得ることができる。

【0028】

続いて、図２に示した信号処理回路が用いられる通信装置について説明する。

【0029】

図３は、通信装置２００Ａ、２００Ｂを示した図である。図３に示した通信装置２００Ａ、２００Ｂは、それぞれ相互に無線通信を行う。本実施形態に係る通信装置２００Ａ、２００Ｂは、相手に対してデータパケットを送信し、相手からデータパケットを受信した通信装置２００Ａ、２００Ｂは、相手に対して１つの応答パケットを送信する。

【0030】

以下の説明では、通信装置２００Ａ、２００Ｂを総称して単に通信装置２００と称する場合もある。また、以下の説明では、通信装置２００Ａ、２００Ｂを用いる無線通信システムにおいては、データパケット及び応答パケットがマンチェスター符号化方式に基づいて符号化及び復号化されるものとする。もちろん、符号化方式は係る例に限定されるものではない。

【0031】

図４は、通信装置２００の機能構成例を示す図である。

【0032】

通信装置２００は、受信アンテナ２０１、受信回路２０２、ＡＤ変換器２０３、周期積分回路２１０、復号・同期検出回路２０４、誤り検出回路２０５、受信バッファ２０６、周期積分回路２１０、クロックリカバリ回路２２０、送信バッファ２２１、誤り検出符号付加回路２２２、符号化回路２２３、ＤＡ変換器２２４、送信回路２２５、及び送信アンテナ２２６で構成される。

【0033】

受信アンテナ２０１は、無線通信相手から送信された送信パケットを受信する。受信アンテナ２０１が受信した送信パケットは受信回路２０２に送られる。

【0034】

受信回路２０２は、受信アンテナ２０１が受信した送信パケットに対する受信処理、例えば増幅処理、伝送路上で生じたノイズを除去するノイズフィルタリング処理を行う。受信回路２０２は、送信パケットに対する受信処理を行った後の信号をＡＤ変換器２０３に送る。

【0035】

ＡＤ変換器２０３は、受信回路２０２から送られた信号をデジタル信号に変換する。具体的には、ＡＤ変換器２０３は、基準値を超える場合に１を出力し、基準値に満たない場合に０を出力する。

【0036】

周期積分回路２１０は、ＡＤ変換器２０３から送られるデジタル信号、及び、符号化回路２２３から送られるデジタル信号に対する周期積分処理を実行する。周期積分回路２１０は、複数のレジスタ２１１、２１３と、加算器２１２と、セレクタ２１４と、を含んで構成される。

【0037】

レジスタ２１１、２１３は、データパケットを形成するビットのサンプリングに必要な数と対応して設けられる。具体的に説明すると、ＡＤ変換器２０３から送られるデジタル信号は、レジスタ２１１の数に応じてサンプリングされ、各サンプリング点における値が、複数のレジスタ２１１にそれぞれ積分されていく。また、符号化回路２２３から送られたデータは、レジスタ２１３の数に応じてサンプリングされ、各サンプリング点における値が、複数のレジスタ２１３にそれぞれ積分されていく。

【0038】

加算器２１２は、ＡＤ変換器２０３から送られるデジタル信号と、複数のレジスタ２１１の中の最終段のレジスタ２１１から出力される信号とを加算して出力する。

【0039】

復号・同期検出回路２０４は、周期積分回路２１０から出力される信号を復号するとともに、所定のパターンを検出し、同期をとる。

【0040】

誤り検出回路２０５は、復号後の信号に対する誤り検査処理を実行する。具体的には、誤り検出回路２０５は、復号・同期検出回路２０４から出力されたデータがＣＲＣ（Cyclic Redundancy Check、巡回冗長検査）を満足させる場合、正しいデータパケットが受信できたと判定し、満足させない場合は正しいデータパケットが受信できなかったと判定する。

【0041】

受信バッファ２０６は、誤り検出回路２０５から出力されるデータをバッファし、所定のタイミングで、図示しない制御回路に出力する。

【0042】

クロックリカバリ回路２２０は、内部にＰＬＬ（Phase Locked Loop）を備え、復号・同期検出回路２０４、誤り検出回路２０５、受信バッファ２０６、周期積分回路２１０、送信バッファ２２１、誤り検出符号付加回路２２２、及び符号化回路２２３にクロックを供給する。

【0043】

送信バッファ２２１は、図示しない制御回路からのデータをバッファする。

【0044】

誤り検出符号付加回路２２２は、通信相手の通信装置２００において誤り検出を行うための誤り検出符号を付加する。

【0045】

符号化回路２２３は、誤り検出符号付加回路２２２から送られたデータをマンチェスター符号化して、周期積分回路２１０に送る。

【0046】

ＤＡ変換器２２４は、周期積分回路２１０から送られたデータをアナログ信号に変換する。

【0047】

送信回路２２５は、ＤＡ変換器２２４から送られるアナログ信号に対する信号処理を実行する。

【0048】

送信アンテナ２６は、送信回路２２５から送られる信号を送信する。

【0049】

図５は、通信装置２００が通信するパケットの構造を示す図である。

【0050】

図５に示したパケット３００は、プリアンブル部３０１、同期コード部３０２、ペイロード長部３０３、ペイロード部３０４、ＣＲＣ部３０５、及びポストアンブル部３０６からなる。それぞれのブロックの長さは任意の長さに設定され得る。

【0051】

プリアンブル部３０１は、パケット３００の開始を示すコードが格納されるブロックである。

【0052】

同期コード部３０２は、受信側で複数のパケット３００の同期を取るための同期コードが格納されるブロックである。なお、同期コードには、ペイロード部３０４に格納される通常のデータには存在しないバイオレーションコードが使用され得る。バイオレーションコードには、例えば、８ｂ／１０ｂ方式のようなデータ変換方式で使用されないデータが使用され得る。

【0053】

ペイロード長部３０３は、後続のペイロード部３０４の長さの情報が格納されるブロックである。

【0054】

ペイロード部３０４は、送信側から受信側に送信されるデータが格納されるブロックである。

【0055】

ＣＲＣ部３０５は、受信側でのＣＲＣのためのデータが格納されるブロックである。

【0056】

ポストアンブル部３０６は、パケット３００の終了を示すコードが格納されるブロックである。

【0057】

本実施形態に係る送信側の受信側の通信装置２００は、同一のデータがペイロード部３０４に格納されたパケット３００を受信することで、通信距離が変動してもデータを高品質に受信できる。また、本実施形態に係る通信装置２００は、同一のデータを送信する際に、微弱な電力でも高品質な通信を可能とする。

【0058】

また、本実施形態に係る信号処理回路は、図４に示した通信装置２００に使用されることで、微小信号を検出できるためのゲインを確保することができる。

【0059】

本発明は、宇宙通信、軍事通信、カード決済、キーレスエントリシステム等の民生用デジタル通信その他のあらゆる通信システムに応用が可能となる。

【符号の説明】

【0060】

１０ アナログ信号処理部
１００ アナログ信号処理回路
１０１ ハイパスフィルタ
１０２ ローパスフィルタ
１０３ クランプ回路
１０４ 低雑音増幅器
１１０ コンパレータ
２００ 通信装置
２０１ 受信アンテナ
２０２ 受信回路
２０３ ＡＤ変換器
２０４ 復号・同期検出回路
２０５ 誤り検出回路
２０６ 受信バッファ
２１０ 周期積分回路
２２０ クロックリカバリ回路
２２１ 送信バッファ
２２２ 誤り検出符号付加回路
２２３ 符号化回路
２２４ ＤＡ変換器
２２５ 送信回路
２２６ 送信アンテナ

【図1】

【図2】

【図3】

【図4】

【図5】