ホーム > 特許ランキング > ラピステクノロジー株式会社
知財求人 - 知財ポータルサイト「IP Force」
特開2023-51404デジタルアナログ変換器、及びデジタルアナログ変換器回路
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023051404
(43)【公開日】2023-04-11
(54)【発明の名称】デジタルアナログ変換器、及びデジタルアナログ変換器回路
(51)【国際特許分類】
H03M 1/76 20060101AFI20230404BHJP
G05F 3/26 20060101ALI20230404BHJP
【ＦＩ】
H03M1/76
G05F3/26
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2021162038
(22)【出願日】2021-09-30
(71)【出願人】
【識別番号】320012037
【氏名又は名称】ラピステクノロジー株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】菊田 博之
【テーマコード（参考）】
5H420
5J022
【Ｆターム（参考）】
5H420BB13
5H420CC02
5H420DD02
5H420EA12
5H420EA18
5H420NA17
5H420NC02
5H420NC23
5J022AB06
5J022BA07
5J022DD01
(57)【要約】
【課題】デジタルアナログ変換回路の出力における電流供給能力の自由度に優れたデジタルアナログ変換回路を提供する。
【解決手段】デジタルアナログ変換器は、受けた電圧信号に応じた電流を発生する電圧－電流変換回路からの該電流をシフト電流源からのシフト電流に加算した加算電流を受ける第１ミラー電流回路とシフト電流を受ける第２ミラー電流回路とに接続されるデジタルアナログ変換回路を備え、デジタルアナログ変換回路は電流切り替え回路を含む。各電流切り替え回路は、第１ミラー電流回路及び第２ミラー電流回路の一方からのミラー電流を提供する第１ミラー電流源と、第１ミラー電流回路及び第２ミラー電流回路の他方からのミラー電流を提供する第２ミラー電流源と、当該電流切り替え回路の第１ミラー電流源及び第２ミラー電流源がＤ／Ａ出力におけるアナログ信号の値に寄与するか否かをデコード信号値に応答して規定するスイッチ回路を含む。
【選択図】図１
【解決手段】デジタルアナログ変換器は、受けた電圧信号に応じた電流を発生する電圧－電流変換回路からの該電流をシフト電流源からのシフト電流に加算した加算電流を受ける第１ミラー電流回路とシフト電流を受ける第２ミラー電流回路とに接続されるデジタルアナログ変換回路を備え、デジタルアナログ変換回路は電流切り替え回路を含む。各電流切り替え回路は、第１ミラー電流回路及び第２ミラー電流回路の一方からのミラー電流を提供する第１ミラー電流源と、第１ミラー電流回路及び第２ミラー電流回路の他方からのミラー電流を提供する第２ミラー電流源と、当該電流切り替え回路の第１ミラー電流源及び第２ミラー電流源がＤ／Ａ出力におけるアナログ信号の値に寄与するか否かをデコード信号値に応答して規定するスイッチ回路を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
デジタルアナログ変換器であって、
デジタル値を有するデジタル信号を受けて複数のデコード信号を提供するデコーダと、
電圧信号を受けると共に該電圧信号に応じた電流を発生する電圧－電流変換回路と、
シフト電流を生成するシフト電流源と、
前記電圧－電流変換回路からの前記電流を前記シフト電流に総和した加算電流を受ける第１ミラー電流回路と、
前記シフト電流源から前記シフト電流を受ける第２ミラー電流回路と、
前記第１ミラー電流回路及び前記第２ミラー電流回路に接続され、前記デジタル値に対応するアナログ信号を提供するＤ／Ａ出力を有するデジタルアナログ変換回路と、
を備え、
前記デジタルアナログ変換回路は、複数の電流切り替え回路を含み、
前記電流切り替え回路の各々は、
前記Ｄ／Ａ出力に接続された出力と、
当該電流切り替え回路の前記出力に電流を供給するための第１ミラー電流源と、
当該電流切り替え回路の前記出力から電流を放出するための第２ミラー電流源と、
を含み、
前記電流切り替え回路の各々は、更に、当該電流切り替え回路の前記第１ミラー電流源及び前記第２ミラー電流源が前記Ｄ／Ａ出力におけるアナログ信号の値に寄与するか否かを前記デコード信号のうちの１つに応答して規定するスイッチ回路を含み、
前記電流切り替え回路は、一群の前記電流切り替え回路及び別群の前記電流切り替え回路を含み、
前記一群の前記電流切り替え回路のうちの各電流切り替え回路は、前記第１ミラー電流源が前記第１ミラー電流回路からのミラー電流を生成可能であると共に、前記第２ミラー電流源が前記第２ミラー電流回路からのミラー電流を生成可能であり、
前記別群の前記電流切り替え回路のうちの各電流切り替え回路は、前記第１ミラー電流源が前記第２ミラー電流回路からのミラー電流を生成可能であると共に、前記第２ミラー電流源が前記第１ミラー電流回路からのミラー電流を生成可能である、
デジタルアナログ変換器。
デジタル値を有するデジタル信号を受けて複数のデコード信号を提供するデコーダと、
電圧信号を受けると共に該電圧信号に応じた電流を発生する電圧－電流変換回路と、
シフト電流を生成するシフト電流源と、
前記電圧－電流変換回路からの前記電流を前記シフト電流に総和した加算電流を受ける第１ミラー電流回路と、
前記シフト電流源から前記シフト電流を受ける第２ミラー電流回路と、
前記第１ミラー電流回路及び前記第２ミラー電流回路に接続され、前記デジタル値に対応するアナログ信号を提供するＤ／Ａ出力を有するデジタルアナログ変換回路と、
を備え、
前記デジタルアナログ変換回路は、複数の電流切り替え回路を含み、
前記電流切り替え回路の各々は、
前記Ｄ／Ａ出力に接続された出力と、
当該電流切り替え回路の前記出力に電流を供給するための第１ミラー電流源と、
当該電流切り替え回路の前記出力から電流を放出するための第２ミラー電流源と、
を含み、
前記電流切り替え回路の各々は、更に、当該電流切り替え回路の前記第１ミラー電流源及び前記第２ミラー電流源が前記Ｄ／Ａ出力におけるアナログ信号の値に寄与するか否かを前記デコード信号のうちの１つに応答して規定するスイッチ回路を含み、
前記電流切り替え回路は、一群の前記電流切り替え回路及び別群の前記電流切り替え回路を含み、
前記一群の前記電流切り替え回路のうちの各電流切り替え回路は、前記第１ミラー電流源が前記第１ミラー電流回路からのミラー電流を生成可能であると共に、前記第２ミラー電流源が前記第２ミラー電流回路からのミラー電流を生成可能であり、
前記別群の前記電流切り替え回路のうちの各電流切り替え回路は、前記第１ミラー電流源が前記第２ミラー電流回路からのミラー電流を生成可能であると共に、前記第２ミラー電流源が前記第１ミラー電流回路からのミラー電流を生成可能である、
デジタルアナログ変換器。
【請求項2】
前記電流切り替え回路の各々において、前記第１ミラー電流源は、当該電流切り替え回路の前記出力と高電位電源線との間に電気的に接続され、前記第２ミラー電流源は、当該電流切り替え回路の前記出力と低電位電源線との間に電気的に接続される、
請求項１に記載されたデジタルアナログ変換器。
請求項１に記載されたデジタルアナログ変換器。
【請求項3】
前記スイッチ回路は、第１スイッチ素子及び第２スイッチ素子を含み、
前記第１スイッチ素子は、当該電流切り替え回路の前記出力と前記高電位電源線との間に、前記第１ミラー電流源に直列に接続され、
前記第２スイッチ素子は、当該電流切り替え回路の前記出力と前記低電位電源線との間に、前記第２ミラー電流源に直列に接続される、
請求項２に記載されたデジタルアナログ変換器。
前記第１スイッチ素子は、当該電流切り替え回路の前記出力と前記高電位電源線との間に、前記第１ミラー電流源に直列に接続され、
前記第２スイッチ素子は、当該電流切り替え回路の前記出力と前記低電位電源線との間に、前記第２ミラー電流源に直列に接続される、
請求項２に記載されたデジタルアナログ変換器。
【請求項4】
前記Ｄ／Ａ出力に接続された出力回路を更に備え、
前記出力回路は、電流－電圧変換回路を含み、
前記電流－電圧変換回路は、前記デジタルアナログ変換回路の前記Ｄ／Ａ出力に接続された負入力、及び基準電圧源からの基準電圧を提供する基準電圧線に接続される正入力を有する演算増幅器と、前記演算増幅器の前記負入力と前記演算増幅器の出力とを接続する抵抗器とを有する、
請求項１又は請求項２に記載されたデジタルアナログ変換器。
前記出力回路は、電流－電圧変換回路を含み、
前記電流－電圧変換回路は、前記デジタルアナログ変換回路の前記Ｄ／Ａ出力に接続された負入力、及び基準電圧源からの基準電圧を提供する基準電圧線に接続される正入力を有する演算増幅器と、前記演算増幅器の前記負入力と前記演算増幅器の出力とを接続する抵抗器とを有する、
請求項１又は請求項２に記載されたデジタルアナログ変換器。
【請求項5】
前記電流切り替え回路の各々における前記第１ミラー電流源及び前記第２ミラー電流源は、当該電流切り替え回路の前記第１ミラー電流源及び前記第２ミラー電流源が前記Ｄ／Ａ出力におけるアナログ信号の値に寄与しない場合において、前記基準電圧源からの基準電圧を提供する基準電圧線に接続される、
請求項４に記載されたデジタルアナログ変換器。
請求項４に記載されたデジタルアナログ変換器。
【請求項6】
前記スイッチ回路は、第１スイッチ素子、第２スイッチ素子、第３スイッチ素子、第４スイッチ素子、及び前記基準電圧線に接続される参照入力を更に含み、
前記第１スイッチ素子は、当該電流切り替え回路の前記出力と高電位電源線との間に、前記第１ミラー電流源に直列に接続され、
前記第２スイッチ素子は、当該電流切り替え回路の前記出力と低電位電源線との間に、前記第２ミラー電流源に直列に接続され、
前記第３スイッチ素子は、当該電流切り替え回路の前記参照入力と前記高電位電源線との間に、前記第１ミラー電流源に直列に接続され、
前記第４スイッチ素子は、当該電流切り替え回路の前記参照入力と前記低電位電源線との間に、前記第２ミラー電流源に直列に接続され、
前記第１スイッチ素子及び前記第４スイッチ素子は、第１切り替え信号を受け、
前記第２スイッチ素子及び前記第３スイッチ素子は、第２切り替え信号を受け、
前記第１切り替え信号は、前記第２切り替え信号の相補信号である、
請求項５に記載されたデジタルアナログ変換器。
前記第１スイッチ素子は、当該電流切り替え回路の前記出力と高電位電源線との間に、前記第１ミラー電流源に直列に接続され、
前記第２スイッチ素子は、当該電流切り替え回路の前記出力と低電位電源線との間に、前記第２ミラー電流源に直列に接続され、
前記第３スイッチ素子は、当該電流切り替え回路の前記参照入力と前記高電位電源線との間に、前記第１ミラー電流源に直列に接続され、
前記第４スイッチ素子は、当該電流切り替え回路の前記参照入力と前記低電位電源線との間に、前記第２ミラー電流源に直列に接続され、
前記第１スイッチ素子及び前記第４スイッチ素子は、第１切り替え信号を受け、
前記第２スイッチ素子及び前記第３スイッチ素子は、第２切り替え信号を受け、
前記第１切り替え信号は、前記第２切り替え信号の相補信号である、
請求項５に記載されたデジタルアナログ変換器。
【請求項7】
請求項１から請求項３のいずれか一項に記載された第１デジタルアナログ変換器と、
請求項１から請求項３のいずれか一項に記載された第２デジタルアナログ変換器と、
前記第１デジタルアナログ変換器の前記Ｄ／Ａ出力及び前記第２デジタルアナログ変換器の前記Ｄ／Ａ出力に接続された出力回路と、
を備える、
デジタルアナログ変換器回路。
請求項１から請求項３のいずれか一項に記載された第２デジタルアナログ変換器と、
前記第１デジタルアナログ変換器の前記Ｄ／Ａ出力及び前記第２デジタルアナログ変換器の前記Ｄ／Ａ出力に接続された出力回路と、
を備える、
デジタルアナログ変換器回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、デジタルアナログ変換器、及びデジタルアナログ変換器回路に関する。
【背景技術】
【0002】
特許文献１は、デジタルアナログ変換器を開示する。このデジタルアナログ変換器は、固定の電流値を提供する電流源、Ｒ－２Ｒ型の抵抗ラダー、及び抵抗ラダーを切り替える複数のスイッチを含む。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平２－１０４０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１のデジタルアナログ変換回路は、デジタル値に対応する電圧を生成するために抵抗ラダーを用いる。
【0005】
特許文献１のデジタルアナログ変換回路は、デコーダからの信号に応答して抵抗ラダー内の抵抗を切り替えると共に、定電流源からの電流を切り替えられた抵抗ラダーに流す。定電流源は、固定の基準電圧を受ける演算アンプとバイポーラトランジスタとを含む。抵抗ラダーの利用は、デジタルアナログ変換回路の出力における電流駆動能力を制限する。
【0006】
一方、電流型の変換回路は、デコーダからの信号に応答して単位電流を加算すると共に、加算された単位電流を流す抵抗を用いてアナログ電圧を生成する。電流加算型の方式は、デジタルアナログ変換回路の出力における電流駆動能力の自由度の観点で改善されることが求められる。
【0007】
本発明は、デジタルアナログ変換回路の出力における電流供給能力の自由度に優れたデジタルアナログ変換器及びデジタルアナログ変換器回路を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明に係る第１態様に係るデジタルアナログ変換器は、デジタル値を有するデジタル信号を受けて複数のデコード信号を提供するデコーダと、電圧信号を受けると共に該電圧信号に応じた電流を発生する電圧－電流変換回路と、シフト電流を生成するシフト電流源と、前記電圧－電流変換回路からの前記電流を前記シフト電流に加算した加算電流を受ける第１ミラー電流回路と、前記シフト電流源から前記シフト電流を受ける第２ミラー電流回路と、前記第１ミラー電流回路及び前記第２ミラー電流回路に接続され、前記デジタル値に対応するアナログ信号を提供するＤ／Ａ出力を有するデジタルアナログ変換回路と、を備え、前記デジタルアナログ変換回路は、複数の電流切り替え回路を含み、前記電流切り替え回路の各々は、前記Ｄ／Ａ出力に接続された出力と、当該電流切り替え回路の前記出力に電流を供給するための第１ミラー電流源と、当該電流切り替え回路の前記出力から電流を放出するための第２ミラー電流源と、を含み、前記電流切り替え回路の各々は、更に、当該電流切り替え回路の前記第１ミラー電流源及び前記第２ミラー電流源が前記Ｄ／Ａ出力におけるアナログ信号の値に寄与するか否かを前記デコード信号のうちの１つに応答して規定するスイッチ回路を含み、前記電流切り替え回路は、一群の前記電流切り替え回路及び別群の前記電流切り替え回路を含み、前記一群の前記電流切り替え回路のうちの各電流切り替え回路は、前記第１ミラー電流源が前記第１ミラー電流回路からのミラー電流を生成可能であると共に、前記第２ミラー電流源が前記第２ミラー電流回路からのミラー電流を生成可能であり、前記別群の前記電流切り替え回路のうちの各電流切り替え回路は、前記第１ミラー電流源が前記第２ミラー電流回路からのミラー電流を生成可能であると共に、前記第２ミラー電流源が前記第１ミラー電流回路からのミラー電流を生成可能である。
【0009】
このデジタルアナログ変換器によれば、電流切り替え回路の各々では、デコード信号のいずれか１つに応答するスイッチ回路が、当該電流切り替え回路の第１ミラー電流源及び第２ミラー電流
源がＤ／Ａ出力におけるアナログ信号の値に寄与するか否かを特定する。電流切り替え回路において、第１ミラー電流源は、第１ミラー電流回路及び第２ミラー電流回路の一方からのミラー電流を提供すると共に、第２ミラー電流源は、第１ミラー電流回路及び第２ミラー電流回路の他方からのミラー電流を提供する。第１ミラー電流回路は、加算電流を受け、第２ミラー電流回路は、シフト電流を受ける。電流切り替え回路の各々は、当該電流切り替え回路へのデコード信号に応答して、単位電流を放出し又は吸い込むことのいずれかの寄与を為す。Ｄ／Ａ出力は、電流切り替え回路のうちの複数の回路からの寄与を受ける。
源がＤ／Ａ出力におけるアナログ信号の値に寄与するか否かを特定する。電流切り替え回路において、第１ミラー電流源は、第１ミラー電流回路及び第２ミラー電流回路の一方からのミラー電流を提供すると共に、第２ミラー電流源は、第１ミラー電流回路及び第２ミラー電流回路の他方からのミラー電流を提供する。第１ミラー電流回路は、加算電流を受け、第２ミラー電流回路は、シフト電流を受ける。電流切り替え回路の各々は、当該電流切り替え回路へのデコード信号に応答して、単位電流を放出し又は吸い込むことのいずれかの寄与を為す。Ｄ／Ａ出力は、電流切り替え回路のうちの複数の回路からの寄与を受ける。
【0010】
単位電流は、電圧－電流変換回路に与えられる電圧信号が可変又は固定のいずれの場合でも、該電圧信号に応じた電流に関連付けられる。
【0011】
また、このデジタルアナログ変換器は、電流切り替え回路にキャパシタ及び抵抗器を必須のものとして求めない。
【0012】
一群の電流切り替え回路では、各電流切り替え回路の第１ミラー電流源は、加算電流を提供する。第２ミラー電流源は、シフト電流を提供する。第１ミラー電流源と第２ミラー電流回路との電流差によって、該電流切り替え回路は、シフト電流を基準にして、単位電流の加算にとしてＤ／Ａ出力におけるアナログ電圧へ寄与する。
【0013】
別群の電流切り替え回路では、各電流切り替え回路の第１ミラー電流源は、シフト電流を提供する。第２ミラー電流回路は、加算電流を提供する。第１ミラー電流源と第２ミラー電流回路との電流差によって、該電流切り替え回路は、シフト電流を基準にして、単位電流の減算にとしてＤ／Ａ出力におけるアナログ電圧へ寄与する。
【0014】
第１形態に係るデジタルアナログ変換器では、前記スイッチ回路は、第１スイッチ素子及び第２スイッチ素子を含み、前記第１スイッチ素子は、当該電流切り替え回路の前記出力と前記高電位電源線との間に前記第１ミラー電流源と直列に接続され、前記第２スイッチ素子は、当該電流切り替え回路の前記出力と前記低電位電源線との間に前記第２ミラー電流源と直列に接続される。
【0015】
このデジタルアナログ変換器によれば、第１ミラー電流源に直列して接続された第１スイッチ素子は、第１ミラー電流源を基準に出力に近く又は高電位電源線に近くに配置されることができる。また、第２ミラー電流源に直列して接続された第２スイッチ素子は、第２ミラー電流源を基準に出力に近く又は低電位電源線に近くに配置されることができる。
【0016】
第１形態に係るデジタルアナログ変換器は、前記Ｄ／Ａ出力に接続された出力回路を更に備え、前記出力回路は、電流－電圧変換回路を含み、前記電流－電圧変換回路は、前記デジタルアナログ変換回路の前記Ｄ／Ａ出力に接続された負入力、及び基準電圧源からの基準電圧を提供する基準電圧線に接続される正入力を有する演算増幅器と、前記演算増幅器の前記負入力と前記演算増幅器の出力とを接続する抵抗器とを有する。
【0017】
このデジタルアナログ変換器によれば、簡易な構成により電流－電圧変換回路を提供でき、電流－電圧変換回路は、デジタルアナログ変換回路からの電流を出力できる。
【0018】
第１形態に係るデジタルアナログ変換器では、前記電流切り替え回路の各々における前記第１ミラー電流源及び前記第２ミラー電流源は、当該電流切り替え回路の前記第１ミラー電流源及び前記第２ミラー電流源が前記Ｄ／Ａ出力におけるアナログ信号の値に寄与しない場合において、前記基準電圧源からの基準電圧を提供する基準電圧線に接続されることができる。
【0019】
このデジタルアナログ変換器によれば、デジタルアナログ変換回路のＤ／Ａ出力におけるグリッチを低減できる。
【0020】
第１形態に係るデジタルアナログ変換器では、前記スイッチ回路は、第１スイッチ素子、第２スイッチ素子、第３スイッチ素子、第４スイッチ素子、及び前記基準電圧線に接続される参照入力を更に含み、前記第１スイッチ素子は、当該電流切り替え回路の前記出力と前記高電位電源線との間に、前記第１ミラー電流源に直列に接続され、前記第２スイッチ素子は、当該電流切り替え回路の前記出力と前記低電位電源線との間に、前記第２ミラー電流源に直列に接続され、前記第３スイッチ素子は、当該電流切り替え回路の前記参照入力と前記高電位電源線との間に、前記第１ミラー電流源に直列に接続され、前記第４スイッチ素子は、当該電流切り替え回路の前記参照入力と前記低電位電源線との間に、前記第２ミラー電流源に直列に接続され、前記第１スイッチ素子及び前記第４スイッチ素子は、第１切り替え信号を受け、前記第２スイッチ素子及び前記第３スイッチ素子は、第２切り替え信号を受け、前記第１切り替え信号は、前記第２切り替え信号の相補信号である。
【0021】
このデジタルアナログ変換器によれば、２組のスイッチが、２本の切り替え信号により開閉される。
【0022】
本発明の第２態様に係るデジタルアナログ変換器回路は、第１態様のいずれかの一つに記載された第１デジタルアナログ変換器と、第１態様のいずれかの一つに記載された第２デジタルアナログ変換器と、前記第１デジタルアナログ変換器の前記Ｄ／Ａ出力及び前記第２デジタルアナログ変換器の前記Ｄ／Ａ出力に接続された出力回路と、を備える。
【0023】
このデジタルアナログ変換器回路によれば、出力回路の入力において、複数のデジタルアナログ変換器のＤ／Ａ出力が接続される。この接続によれば、複数のデジタルアナログ変換器のうちの第１デジタルアナログ変換器からの電流及び第２デジタルアナログ変換器からの電流の加算又は減算といった演算が可能になる。
【発明の効果】
【0024】
本発明の上記の態様によれば、デジタルアナログ変換回路の出力における電流供給能力の自由度に優れたデジタルアナログ変換回路、及びデジタルアナログ変換器回路を提供できる。
【図面の簡単な説明】
【0025】
【発明を実施するための形態】
【0026】
以下、図面を参照して本発明を実施するための各実施の形態について説明する。
【0027】
図１は、本実施の形態に係るデジタルアナログ変換器を概略的に示す図面である。
【0028】
デジタルアナログ変換器１１は、デジタル値（例えば、ｎビット）を有するデジタル信号Ｓｄｇｔを受けて、該デジタル信号Ｓｄｇｔに対応するアナログ信号Ｓａｎｇを提供する。
【0029】
デジタルアナログ変換器１１は、電圧信号Ｖｓｉｇを受けて該電圧信号Ｖｓｉｇに応じた電流を生成する第１回路１５と、シフト電流Ｉｄｃを生成するシフト電流源１７と、電流源回路２０と、デジタルアナログ変換回路２３を備える。第１回路１５は、電圧信号Ｖｓｉｇ（Ｖ＋、Ｖ－）を受ける入力１５ａと、該電圧信号Ｖｓｉｇに応じた電流Ｉｉｎを提供する出力１５ｂとを有しており、第１回路１５は、例えば電圧－電流変換回路であることができる。
【0030】
デジタルアナログ変換器１１は、デコーダ２５を更に含む。デコーダ２５は、デジタル値（例えば、ｎビット）を有するデジタル信号Ｓｄｇｔを受けて複数のデコード信号Ｓｄｅｃを提供する。
【0031】
電流源回路２０は、第１ミラー電流回路１９及び第２ミラー電流回路２１を含む。デジタルアナログ変換回路２３は、複数の入力２３ｂ、２３ｃ、２３ｄ、２３ｅを含む。これらの入力２３ｂ、２３ｃ、２３ｄ、２３ｅは、第１ミラー電流回路１９及び第２ミラー電流回路２１に接続される。また、デジタルアナログ変換回路２３は、Ｄ／Ａ出力２３ａを有する。Ｄ／Ａ出力２３ａは、デジタル信号Ｓｄｇｔに対応するアナログ信号Ｓａｎｇを生成する。
【0032】
具体的には、第１ミラー電流回路１９は、第１回路１５からの電流Ｉｉｎをシフト電流Ｉｄｃに加算した加算電流Ｉａｄｄ及びシフト電流Ｉｄｃのいずれか一方、本実施例ではシフト電流Ｉｄｃを受ける。第２ミラー電流回路２１は、加算電流Ｉａｄｄ及びシフト電流Ｉｄｃのいずれか他方、本実施例では加算電流Ｉａｄｄを受ける。
【0033】
デジタルアナログ変換回路２３は、複数の電流切り替え回路２９を含む。電流切り替え回路２９の各々は、Ｄ／Ａ出力２３ａに接続された出力２９ａ、第１ミラー電流源２９ｂ、及び第２ミラー電流源２９ｃを含む。第１ミラー電流源２９ｂは、第１ミラー電流回路１９又は第２ミラー電流回路２１のいずれか一方からのミラー電流を提供する。第２ミラー電流源２９ｃは、第１ミラー電流回路１９又は第２ミラー電流回路２１のいずれか他方からのミラー電流を提供する。
【0034】
電流切り替え回路２９の各々は、スイッチ回路３１を更に含む。スイッチ回路３１は、をデコード信号Ｓｄｅｃのうちの１つを受ける。スイッチ回路３１は、受けたデコード信号Ｓｄｅｃに応答して、当該電流切り替え回路２９の第１ミラー電流源２９ｂ及び第２ミラー電流源２９ｃがＤ／Ａ出力２３ａにおけるアナログ信号Ｓａｎｇの値に寄与するか否か、を規定する。
【0035】
電流切り替え回路２９の各々において、第１ミラー電流源２９ｂは、当該電流切り替え回路２９の出力２９ａと高電位電源線ＶＨＬとの間に電気的に接続される。第２ミラー電流源２９ｃは、当該電流切り替え回路２９の出力２９ａと低電位電源線ＶＬＬとの間に電気的に接続される。
【0036】
デジタルアナログ変換器１１は、デジタルアナログ変換回路２３のＤ／Ａ出力２３ａに接続された入力１６ａを有する出力回路１６を更に備える。出力回路１６は、例えば、Ｄ／Ａ出力２３ａにおける電流に応じた電圧信号Ｖｏｕｔを生成することができる。この電圧信号は、出力１２に提供される。
【0037】
電流切り替え回路２９の各々では、第１ミラー電流源２９ｂは、第１ミラー電流回路１９及び第２ミラー電流回路２１の一方からのミラー電流を提供する。また、第２ミラー電流源２９ｃは、第１ミラー電流回路１９及び第２ミラー電流回路２１の他方からのミラー電流を提供する。具体的には、ある電流切り替え回路２９では、第１ミラー電流源２９ｂが第１ミラー電流回路１９からのミラー電流を提供すると共に第２ミラー電流源２９ｃが第２ミラー電流回路２１からのミラー電流を提供する。また、別の電流切り替え回路２９では、第１ミラー電流源２９ｂが第２ミラー電流回路２１からのミラー電流を提供すると共に第２ミラー電流源２９ｃが第１ミラー電流回路１９からのミラー電流を提供する。例えば、第１ミラー電流回路１９は、加算電流Ｉａｄｄを受け、第２ミラー電流回路２１は、シフト電流Ｉｄｃを受ける。
【0038】
電流切り替え回路２９の各々は、当該電流切り替え回路２９へのデコード信号Ｓｄｅｃに応答して、単位電流Ｉ０の供給又は吸い出しのいずれかの寄与を為す。Ｄ／Ａ出力２３ａは、電流切り替え回路２９からの寄与を受ける。
【0039】
また、このデジタルアナログ変換器１１は、デジタル値をアナログ値に変換するための素子として、電流切り替え回路２９にキャパシタ及び抵抗器を求めない。
【0040】
図２は、加算電流Ｉａｄｄ及びシフト電流Ｉｄｃのうちのシフト電流Ｉｄｃを受けるミラー電流回路、つまり第１ミラー電流回路１９の回路図を示す。図３は、加算電流Ｉａｄｄ及びシフト電流Ｉｄｃのうちの加算電流Ｉａｄｄを受けるミラー電流回路、つまり第２ミラー電流回路２１の回路図を示す。引き続いて説明される回路は、ＭＯＳ型トランジスタを用いるけれども、本実施の形態に係る回路は、ＭＯＳ型トランジスタの使用に限定されず、例えばバイポーラ型トランジスタを含むことができ、更には、ＭＯＳ型トランジスタ及びバイポーラ型トランジスタの両方を含むことができる。ＭＯＳ型トランジスタは、ソース電極Ｓ、ドレイン電極Ｄ、ゲート電極Ｇを有する。ミラー電流回路は、ミラー比（例えば、トランジスタのサイズ比）を変更することによって、入力側のミラー電流をミラー比に応じて変更されたミラー電流を生成することができる。限定ではなく例示として、引き続く説明において、第１ミラー電流回路１９及び第２ミラー電流回路２１の各々のミラー比は１として設定される。
【0041】
図２を参照すると、一実施例に係るシフト電流源１７が示される。シフト電流源１７は、シフト電流Ｉｄｃの生成のための電圧源回路１８と、シフト電流Ｉｄｃのミラー電流を生成する第１導電型（例えば、ｐ型）のトランジスタＭＰＣＳ１、ＭＰＣＳ２と、第１電流出力１７ａと、第２電流出力１７ｂとを含む。第１電流出力１７ａは、トランジスタＭＰＣＳ１のドレイン電極Ｄに接続されシフト電流Ｉｄｃを提供する。第２電流出力１７ｂは、トランジスタＭＰＣＳ２のドレイン電極Ｄに接続されシフト電流Ｉｄｃを提供する。
トランジスタＭＰＣ１のゲート電極Ｇ及びトランジスタＭＰＣ２のゲート電極Ｇは、電圧源回路１８の出力１８ａに接続されて、電圧源回路１８内のトランジスタと電流ミラー回路を構成する。
トランジスタＭＰＣ１のゲート電極Ｇ及びトランジスタＭＰＣ２のゲート電極Ｇは、電圧源回路１８の出力１８ａに接続されて、電圧源回路１８内のトランジスタと電流ミラー回路を構成する。
【0042】
第１ミラー電流回路１９は、第１電流出力１７ａからのシフト電流Ｉｄｃを受ける電流入力１９ａ、第１電圧出力１９ｂ、及び第２電圧出力１９ｃを有する。電流入力１９ａからのシフト電流Ｉｄｃは、ミラー電流回路ＭＲ１９ａに入力され、このミラー電流回路ＭＲ１９ａは、トランジスタＭＮＣ１１及びトランジスタＭＮＣ１２を含む。具体的には、ミラー電流回路ＭＲ１９ａでは、第２導電型（例えば、ｎ型。ここで第１導電型は第２導電型と異なる）のトランジスタＭＮＣ１１は、シフト電流Ｉｄｃをドレイン電極Ｄに受ける。トランジスタＭＮＣ１１のドレイン電極Ｄは、トランジスタＭＮＣ１１のゲート電極Ｇに接続される。トランジスタＭＮＣ１１のドレイン電極Ｄ及びゲート電極Ｇは、トランジスタＭＮＣ１２のゲート電極Ｇに接続される。トランジスタＭＮＣ１１のゲート電極Ｇは、第１電圧出力１９ｂに接続される。
【0043】
ミラー電流回路ＭＲ１９ａは、ミラー電流出力回路ＭＲ１９ｂに接続される。ミラー電流出力回路ＭＲ１９ｂでは、トランジスタＭＰＣ１１のドレイン電極Ｄは、トランジスタＭＮＣ１２のドレイン電極Ｄに接続される。トランジスタＭＰＣ１１のドレイン電極Ｄは、トランジスタＭＰＣ１１のゲート電極Ｇに接続される。トランジスタＭＰＣ１１のゲート電極Ｇは、第２電圧出力１９ｃに接続される。
【0044】
ミラー電流回路ＭＲ１９ａ及びミラー電流出力回路ＭＲ１９ｂは、それぞれ、ミラー電流を生成可能な電圧信号を第１電圧出力１９ｂ及び第２電圧出力１９ｃ上に提供する。具体的には、第１ミラー電流回路１９は、第１電圧出力１９ｂ上の電圧信号ＶＭ１Ｎを受けるゲート電極を有するトランジスタが、シフト電流Ｉｄｃを生成する電流源として機能することを可能にする。また、第１ミラー電流回路１９は、第２電圧出力１９ｃ上の電圧信号ＶＭ１Ｐを受けるゲート電極を有するトランジスタが、シフト電流Ｉｄｃを生成する電流源として機能することを可能にする。
【0045】
図３を参照すると、第２ミラー電流回路２１は、第１回路１５の出力及び第２電流出力１７ａからの加算電流Ｉａｄｄを受ける電流入力２１ａ、第１電圧出力２１ｂ、及び第２電圧出力２１ｃを有する。電流入力２１ａからの加算電流Ｉａｄｄは、ミラー電流回路ＭＲ２１ａに入力され、このミラー電流回路ＭＲ２１ａは、トランジスタＭＮＣ２１及びトランジスタＭＮＣ２２を含む。具体的には、ミラー電流回路ＭＲ２１ａでは、トランジスタＭＮＣ２１は、加算電流Ｉａｄｄをドレイン電極Ｄに受ける。トランジスタＭＮＣ２１のドレイン電極Ｄは、トランジスタＭＮＣ２１のゲート電極Ｇ及びトランジスタＭＮＣ２２のゲート電極Ｇに接続される。トランジスタＭＮＣ２１のゲート電極Ｇは、第１電圧出力２１ｂに接続される。
【0046】
ミラー電流回路ＭＲ２１ａは、ミラー電流出力回路ＭＲ２１ｂに接続される。ミラー電流出力回路ＭＲ２１ｂでは、トランジスタＭＰＣ２１のドレイン電極Ｄは、トランジスタＭＮＣ２２のドレイン電極Ｄに接続される。トランジスタＭＰＣ２１のドレイン電極Ｄは、トランジスタＭＰＣ２１のゲート電極Ｇに接続される。トランジスタＭＰＣ２１のゲート電極Ｇは、第２電圧出力２１ｃに接続される。
【0047】
ミラー電流回路ＭＲ２１ａ及びミラー電流出力回路ＭＲ２１ｂは、それぞれ、ミラー電流を生成可能な電圧信号を第１電圧出力２１ｂ及び第２電圧出力２１ｃ上に提供する。具体的には、第２ミラー電流回路２１は、第１電圧出力２１ｂ上の電圧信号ＶＭ２Ｎを受けるゲート電極を有するトランジスタが、加算電流Ｉａｄｄを生成する電流源として機能することを可能にする。また、第２電圧出力２１ｃ上の電圧信号ＶＭ２Ｐを受けるゲート電極を有するトランジスタが、加算電流Ｉａｄｄを生成する電流源として機能することを可能にする。
【0048】
図４は、シフト電流Ｉｄｃのための電圧源回路１８の一例を示す。電圧源回路１８は、定電流Ｉｄｃ０を生成する電流源回路１８ａを有しており、必要な場合には、電流源回路１８ａの電流値を規定する電圧参照値Ｖｒｅｆ０を受ける電圧入力１８ｄを有することができる。
【0049】
電流源回路１８ａからの定電流Ｉｄｃ０は、ミラー電流回路ＭＲ１７ａに入力され、ミラー電流回路ＭＲ１７ａは、トランジスタＭＮＣ３１及びトランジスタＭＮＣ３２を含む。具体的には、ミラー電流回路ＭＲ１７ａでは、トランジスタＭＮＣ３１は、電流Ｉｄｃ０をドレイン電極Ｄに受ける。トランジスタＭＮＣ３１のドレイン電極Ｄは、トランジスタＭＮＣ３１のゲート電極Ｇ及びトランジスタＭＮＣ３１のドレイン電極Ｄは、トランジスタＭＮＣ３２のゲート電極Ｇに接続される。トランジスタＭＮＣ３２のゲート電極Ｇは、シフト電流Ｉｄｃ０を流すトランジスタＭＮＣ３１のゲート電極Ｇ及びドレイン電極Ｄに接続される。
【0050】
ミラー電流回路ＭＲ１７ａは、ミラー電流出力回路ＭＲ１７ｂに接続される。ミラー電流出力回路ＭＲ１７ｂは、トランジスタＭＰＣ３１を含む。具体的には、トランジスタＭＰＣ２１は、電流Ｉｄｃ０をドレイン電極Ｄに受ける。トランジスタＭＰＣ３１のドレイン電極Ｄは、トランジスタＭＰＣ３１のゲート電極Ｇに接続される。トランジスタＭＰＣ３１のゲート電極Ｇは、電圧出力１８ｂに接続される。
【0051】
電圧源回路１８は、電圧出力１８ｂ上にミラー電流を生成可能な電圧信号を提供する。具体的には、電圧源回路１８は、電圧出力１８ｂ上の電圧信号ＶＭ３Ｐを受けるゲート電極を有するトランジスタがシフト電流Ｉｄｃを生成する電流源として機能することを可能にする。
【0052】
シフト電流源１７では、トランジスタＭＰＣＳ１、ＭＰＣＳ２が電圧源回路１８の電圧出力１８ｂに接続されて、電圧信号ＶＭ３Ｐを受ける。
【0053】
再び図１を参照すると、複数の電流切り替え回路２９は、一群の複数の電流切り替え回路２９ｐと別群の複数の電流切り替え回路２９ｎとを含むことができる。
【0054】
【0055】
一群の電流切り替え回路２９ｐでは、第１ミラー電流源２９ｂが加算電流Ｉａｄｄのための電圧信号ＶＭ２Ｐを受けると共に第２ミラー電流源２９ｃがシフト電流Ｉｄｃのための電圧信号ＶＭ１Ｎを受ける。
【0056】
このデジタルアナログ変換器１１では、一群は、複数の電流切り替え回路２９ｐを含む。具体的には、該電流切り替え回路２９ｐの第１ミラー電流源２９ｂは、該電流切り替え回路２９ｐの出力２９ａと高電位電源線ＶＨＬとの間に電気的に接続される。また、第２ミラー電流源２９ｃは、該電流切り替え回路２９ｐの出力２９ａと低電位電源線ＶＬＬとの間に電気的に接続される。第１ミラー電流源２９ｂは、加算電流Ｉａｄｄを生成すると共に、第２ミラー電流源２９ｃは、シフト電流Ｉｄｃを生成する。第１ミラー電流源２９ｂと第２ミラー電流源２９ｃとの電流差によって、該電流切り替え回路２９ｐが、シフト電流Ｉｄｃを基準にして、デジタル信号の１／２ビット分の単位電流Ｉ０の加算にとしてＤ／Ａ出力２３ａにおけるアナログ信号へ寄与する。
【0057】
別群の電流切り替え回路２９ｎでは、第１ミラー電流源２９ｂがシフト電流Ｉｄｃのための電圧信号ＶＭ１Ｐを受けると共に第２ミラー電流源２９ｃが加算電流Ｉａｄｄのための電圧信号ＶＭ２Ｎを受ける。
【0058】
このデジタルアナログ変換器１１によれば、別群は、複数の電流切り替え回路２９ｎを含む。具体的には、該電流切り替え回路２９ｎの第１ミラー電流源２９ｂは、該電流切り替え回路２９ｎの出力２９ａと高電位電源線ＶＨＬとの間に電気的に接続される。また、第２ミラー電流源２９ｃは、該電流切り替え回路２９ｎの出力２９ａと低電位電源線ＶＬＬとの間に電気的に接続される。第１ミラー電流源２９ｂは、シフト電流Ｉｄｃを提供すると共に、第２ミラー電流源２９ｃは、加算電流Ｉａｄｄを提供する。第１ミラー電流源２９ｂと第２ミラー電流源２９ｃとの電流差によって、該電流切り替え回路２９ｎは、シフト電流Ｉｄｃを基準にして、デジタル信号の１／２ビット分の単位電流Ｉ０の減算にとしてＤ／Ａ出力２３ａにおけるアナログ信号へ寄与する。
【0059】
電流切り替え回路２９ｐ及び電流切り替え回路２９ｎの各々において、スイッチ回路３１は、電流切り替え回路２９ｐ及び電流切り替え回路２９ｎにおいて、第１状態、及び第２状態を生成するように構成される。第１状態では、第１ミラー電流源２９ｂ及び第２ミラー電流源２９ｃの両方からの電流差分が出力２９ａに現れる。第２状態では、第１ミラー電流源２９ｂ及び第２ミラー電流源２９ｃの両方からの電流が出力２９ａに現れない。
【0060】
図５（ａ）及び図５（ｂ）の例示は、スイッチ回路３１が、高電位電源線ＶＨＬ及び低電位電源線ＶＬＬを基準にして第１ミラー電流源２９ｂ及び第２ミラー電流源２９ｃより内側に（出力２９ａの近くに）接続される。しかしながら、スイッチ回路３１は、第１ミラー電流源２９ｂ及び第２ミラー電流源２９ｃを基準して外側に（高電位電源線ＶＨＬ及び低電位電源線ＶＬＬの近くに）接続されることができる。
【0061】
【0062】
図５（ａ）に示される電流切り替え回路２９ｐでは、第１ミラー電流源２９ｂは、ゲート電極Ｇに電圧信号ＶＭ２Ｐ（ミラー電流電圧）を受けるｐ型トランジスタＭＳＰＰ１を含む。スイッチ回路３１は、ｐ型トランジスタＭＳＰＰ１に直列して接続されるｐ型トランジスタＭＳＰＰ２を含む。例えば、ｐ型トランジスタＭＳＰＰ２は、ｐ型トランジスタＭＳＰＰ１を基準に外側（高電位電源線ＶＨＬに近く）に、或いは内側（出力２９ａに近く）に配置されることができる。
【0063】
また、第２ミラー電流源２９ｃは、ゲート電極Ｇに電圧ＶＭ１Ｎ（ミラー電流電圧）を受けるｎ型トランジスタＭＳＰＮ１を含む。スイッチ回路３１は、ｎ型トランジスタＭＳＰＮ１に直列して接続されるｎ型トランジスタＭＳＰＮ２を含む。例えば、ｎ型トランジスタＭＳＰＮ２は、ｎ型トランジスタＭＳＰＮ１を基準に外側（低電位電源線ＶＬＬに近く）に、或いは内側（出力２９ａの近く）に配置されることができる。
【0064】
電流切り替え回路２９ｐにおいて、スイッチ回路３１の第１状態では、スイッチ回路３１内のトランジスタＭＳＰＰ２、ＭＳＰＮ２のゲート電極Ｇには、トランジスタＭＳＰＰ２及びトランジスタＭＳＰＮ２を共に導通させるそれぞれの信号が与えられる。また、スイッチ回路３１の第２状態では、トランジスタＭＳＰＰ２、ＭＳＰＮ２のゲート電極Ｇには、トランジスタＭＳＰＰ２及びトランジスタＭＳＰＮ２を共に非導通にさせるそれぞれの信号が与えられる。
【0065】
図５（ｂ）に示される電流切り替え回路２９ｎでは、第１ミラー電流源２９ｂは、ゲート電極Ｇに電圧信号ＶＭ１Ｐ（ミラー電流電圧）を受けるｐ型トランジスタＭＳＮＰ１を含む。スイッチ回路３１は、ｐ型トランジスタＭＳＮＰ１に直列して接続されるｐ型トランジスタＭＳＮＰ２を含む。例えば、ｐ型トランジスタＭＳＮＰ２は、ｐ型トランジスタＭＳＮＰ１を基準に外側（高電位電源線ＶＨＬに近く）に、或いは内側（出力２９ａに近く）に配置されることができる。
【0066】
また、第２ミラー電流源２９ｃは、ゲート電極Ｇに電圧信号ＶＭ２Ｎ（ミラー電流電圧）を受けるｎ型トランジスタＭＳＮＮ１を含む。スイッチ回路３１は、ｎ型トランジスタＭＳＮＮ１に直列して接続されるｎ型トランジスタＭＳＮＮ２を含む。例えば、ｎ型トランジスタＭＳＮＮ２は、ｎ型トランジスタＭＳＮＮ１を基準にして外側（低電位電源線ＶＬＬの近く）に、或いは内側（出力２９ａの近く）に配置されることができる。
【0067】
電流切り替え回路２９ｎにおいて、スイッチ回路３１の第１状態では、これらのトランジスタＭＳＮＰ２及びトランジスタＭＳＮＮ２のゲート電極Ｇに、トランジスタＭＳＰＮ２及びトランジスタＭＳＮＮ２を共に導通させるそれぞれの信号が与えられる。スイッチ回路３１の第２状態では、これらのトランジスタＭＳＮＰ２及びトランジスタＭＳＮＮ２のゲート電極Ｇに、トランジスタＭＳＮＰ２及びトランジスタＭＳＮＮ２を共に非導通にさせるそれぞれの信号が与えられる。
【0068】
デジタルアナログ変換回路２３には、デジタル信号Ｓｄｇｔがｎビットを有するとき、２ｎ＋１個の電流切り替え回路２９が提供される。具体的には、電流切り替え回路２９ｐの数が２ｎ個であり、電流切り替え回路２９ｎの数が２ｎ個である。デコーダ２５は、２ｎ本のデコード信号（デコード信号の値及びデコード信号の反転値）Ｓｄｅｃを生成する。
【0069】
デジタルアナログ変換回路２３の変換動作を説明する。
【0070】
デジタル信号Ｓｄｇｔが２ビット（ｎ＝２）であるとき、電流切り替え回路２９ｐの数が４個であり、電流切り替え回路２９ｎの数が４個である。電流切り替え回路２９ｐが活性化されるとき、出力２９ａに単位電流Ｉ０が流れ込む。電流切り替え回路２９ｎが活性化されるとき、出力２９ａから単位電流Ｉ０が吸い出される。
【0071】
２ビットのデジタル信号Ｓｄｇｔの値は、例えば（００）、（１０）、（０１）及び（１１）として記載される。アナログ値は、単位電流Ｉ０を用いて電流総和として記載される。
デジタル入力 活性化数（２９ｎ） 活性化数（２９ｐ） アナログ値（電流の総和）
（００） ４ １ －３×Ｉ０
（１０） ３ ２ －１×Ｉ０
（０１） ２ ２ ＋１×Ｉ０
（１１） １ ４ ＋３×Ｉ０
デジタル入力 活性化数（２９ｎ） 活性化数（２９ｐ） アナログ値（電流の総和）
（００） ４ １ －３×Ｉ０
（１０） ３ ２ －１×Ｉ０
（０１） ２ ２ ＋１×Ｉ０
（１１） １ ４ ＋３×Ｉ０
【0072】
デコーダ２５は、デジタル入力値（００）において４個の電流切り替え回路２９ｎを活性化させると共に、１個の電流切り替え回路２９ｐを活性化させる。デコーダ２５は、デジタル入力値が（１０）であるとき、３個の電流切り替え回路２９ｎを活性化させると共に、２個の電流切り替え回路２９ｐを活性化させる。デコーダ２５は、デジタル入力値が（０１）であるとき、２個の電流切り替え回路２９ｎを活性化させると共に、３個の電流切り替え回路２９ｐを活性化させる。デコーダ２５は、デジタル入力値が（１１）であるとき、１個の電流切り替え回路２９ｎを活性化させると共に、４個の電流切り替え回路２９ｐを活性化させる。
【0073】
デコーダ２５の出力は、入力デジタル信号Ｓｄｇｔの入力に応じて、４つの電流切り替え回路２９ｎ（具体的にはｎ１、ｎ２、ｎ３、ｎ４）及び４つの電流切り替え回路２９ｐ（具体的にはｐ１、ｐ２、ｐ３、ｐ４）の活性化（「ＯＮ」と記す）及び不活性化（「ＯＦ」と記す）を切り替えるように、例えば、以下のように生成される。
【0074】
デコーダ入力 電流切り替え回路２９ｎ 電流切り替え回路２９ｐ 電流総和
ｎ１ ｎ２ ｎ３ ｎ４ ｐ１ ｐ２ ｐ３ ｐ４
（００） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＦ ＯＦ ＯＦ －３×Ｉ０
（１０） ＯＮ ＯＮ ＯＮ ＯＦ ＯＮ ＯＮ ＯＦ ＯＦ －１×Ｉ０
（０１） ＯＮ ＯＮ ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ ＯＦ ＋１×Ｉ０
（１１） ＯＮ ＯＦ ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ ＯＮ ＋３×Ｉ０
ｎ１ ｎ２ ｎ３ ｎ４ ｐ１ ｐ２ ｐ３ ｐ４
（００） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＦ ＯＦ ＯＦ －３×Ｉ０
（１０） ＯＮ ＯＮ ＯＮ ＯＦ ＯＮ ＯＮ ＯＦ ＯＦ －１×Ｉ０
（０１） ＯＮ ＯＮ ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ ＯＦ ＋１×Ｉ０
（１１） ＯＮ ＯＦ ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ ＯＮ ＋３×Ｉ０
【0075】
デジタル信号Ｓｄｇｔが３ビット（ｎ＝３）であるとき、電流切り替え回路２９ｐの数が８個であり、電流切り替え回路２９ｎの数が８個である。電流切り替え回路２９ｐが活性化されるとき、Ｄ／Ａ出力２３ａに単位電流Ｉ０が流れ込む。電流切り替え回路２９ｎが活性化されるとき、Ｄ／Ａ出力２３ａから単位電流Ｉ０が吸い出される。
【0076】
３ビットのデジタル信号Ｓｄｇｔの値は、２ビットのデジタル信号Ｓｄｇｔの類似の記載法に従って例えば（０００）、（１００）、（１０１）・・・及び（１１１）として記載される。
デジタル入力 活性化数（２９ｎ） 活性化数（２９ｐ） アナログ値（電流の総和）
（０００） ８ １ －７×Ｉ０
（１００） ７ ２ －５×Ｉ０
（０１０） ６ ３ －３×Ｉ０
（１１０） ５ ４ －１×Ｉ０
（００１） ４ ５ ＋１×Ｉ０
（１０１） ３ ６ ＋３×Ｉ０
（０１１） ２ ７ ＋５×Ｉ０
（１１１） １ ８ ＋７×Ｉ０
デジタル入力 活性化数（２９ｎ） 活性化数（２９ｐ） アナログ値（電流の総和）
（０００） ８ １ －７×Ｉ０
（１００） ７ ２ －５×Ｉ０
（０１０） ６ ３ －３×Ｉ０
（１１０） ５ ４ －１×Ｉ０
（００１） ４ ５ ＋１×Ｉ０
（１０１） ３ ６ ＋３×Ｉ０
（０１１） ２ ７ ＋５×Ｉ０
（１１１） １ ８ ＋７×Ｉ０
【0077】
デコーダ入力と８個の電流切り替え回路２９ｐ（ｐ１～ｐ８）の活性化との関係を示す。
デコーダ入力 電流切り替え回路２９ｐ 電流総和
ｐ１ ｐ２ ｐ３ ｐ４ ｐ５ ｐ６ ｐ７ ｐ８
（０００） ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＮ －７×Ｉ０
（１００） ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＮ ＯＮ －５×Ｉ０
（０１０） ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ －３×Ｉ０
（１１０） ＯＦ ＯＦ ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ ＯＮ －１×Ｉ０
（００１） ＯＦ ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＋１×Ｉ０
（１０１） ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＋３×Ｉ０
（０１１） ＯＦ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＋５×Ｉ０
（１１１） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＋７×Ｉ０
デコーダ入力 電流切り替え回路２９ｐ 電流総和
ｐ１ ｐ２ ｐ３ ｐ４ ｐ５ ｐ６ ｐ７ ｐ８
（０００） ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＮ －７×Ｉ０
（１００） ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＮ ＯＮ －５×Ｉ０
（０１０） ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ －３×Ｉ０
（１１０） ＯＦ ＯＦ ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ ＯＮ －１×Ｉ０
（００１） ＯＦ ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＋１×Ｉ０
（１０１） ＯＦ ＯＦ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＋３×Ｉ０
（０１１） ＯＦ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＋５×Ｉ０
（１１１） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＋７×Ｉ０
【0078】
デコーダ入力と８個の電流切り替え回路２９ｎ（ｎ１～ｎ８）の活性化との関係を示す。
デコーダ入力 電流切り替え回路２９ｎ 電流総和
ｎ１ ｎ２ ｎ３ ｎ４ ｎ５ ｎ６ ｎ７ ｎ８
（０００） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ －７×Ｉ０
（１００） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＦ －５×Ｉ０
（０１０） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＦ ＯＦ －３×Ｉ０
（１１０） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＦ ＯＦ ＯＦ －１×Ｉ０
（００１） ＯＮ ＯＮ ＯＮ ＯＮ ＯＦ ＯＦ ＯＦ ＯＦ ＋１×Ｉ０
（１０１） ＯＮ ＯＮ ＯＮ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＋３×Ｉ０
（０１１） ＯＮ ＯＮ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＋５×Ｉ０
（１１１） ＯＮ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＋７×Ｉ０
デコーダ入力 電流切り替え回路２９ｎ 電流総和
ｎ１ ｎ２ ｎ３ ｎ４ ｎ５ ｎ６ ｎ７ ｎ８
（０００） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ －７×Ｉ０
（１００） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＦ －５×Ｉ０
（０１０） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＦ ＯＦ －３×Ｉ０
（１１０） ＯＮ ＯＮ ＯＮ ＯＮ ＯＮ ＯＦ ＯＦ ＯＦ －１×Ｉ０
（００１） ＯＮ ＯＮ ＯＮ ＯＮ ＯＦ ＯＦ ＯＦ ＯＦ ＋１×Ｉ０
（１０１） ＯＮ ＯＮ ＯＮ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＋３×Ｉ０
（０１１） ＯＮ ＯＮ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＋５×Ｉ０
（１１１） ＯＮ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＯＦ ＋７×Ｉ０
【0079】
上記の説明から、デジタル入力値の任意の変化に対して、活性化させる電流切り替え回路２９ｐの数、及び活性化させる電流切り替え回路２９ｎの数が理解される。
【0080】
上記の説明から、デジタル信号Ｓｄｇｔがｎビットであるとき、電流切り替え回路２９ｐの数が２ｎ個であり、電流切り替え回路２９ｎの数が２ｎ個である。デコーダ２５は、活性化される電流切り替え回路２９ｐの数と活性化される電流切り替え回路２９ｎの数の和が２ｎ個であるように、現在のデジタル入力に応じて、活性化される電流切り替え回路２９ｐの数及び活性化される電流切り替え回路２９ｎの数を変更する。いずれのデジタル入力においても、少なくとも１つの電流切り替え回路２９ｎが活性化されており、また少なくとも１つの電流切り替え回路２９ｎが活性化されている。これにより、ＬＳＢビットの生成が容易になる。また、Ｄ／Ａ出力２３ａが高いインピーダンス状態にならない。
【0081】
図６は、本実施の形態に係るデジタルアナログ変換器１１の電圧－電流変換回路の例示を示す回路図である。第１回路１５は、例えば電圧－電流変換回路３５を含むことができる。電圧－電流変換回路３５は、出力１５ｂに接続された出力３５ａ、並びに入力１５ａに接続された正入力３５ｂ及び負入力３５ｃを有する。
【0082】
電圧－電流変換回路３５は、電圧信号Ｖ＋、Ｖ－（Ｖｓｉｇ）を受けると共に該電圧信号の差（Ｖ＋、Ｖ－）に応じた電流Ｉｉｎを発生する。電圧－電流変換回路３５の正入力３５ｂ及び負入力３５ｃに、それぞれ、Ｖ＋、Ｖ－が与えられると、電圧－電流変換回路３５は、電流Ｉｉｎを生成して、この電流Ｉｉｎは、シフト電流Ｉｄｃにワイヤード回路（導電線の接続）において加算されて、加算電流Ｉａｄｄを生成する。例えば、電圧－電流変換回路３５の正入力３５ｂ及び負入力３５ｃに、それぞれ、Ｖ－、Ｖ＋が与えられると、電圧－電流変換回路３５は、電流－Ｉｉｎを生成して、この電流－Ｉｉｎは、シフト電流Ｉｄｃにワイヤード回路（導電線の接続）において加算される。電流「＋Ｉｉｎ」及び「－Ｉｉｎ」のいずれにおいても、ワイヤード回路（加算回路）の出力を加算電流Ｉａｄｄとして参照する。シフト電流Ｉｄｃの電流値は、電圧－電流変換回路３５（第１回路１５）の電流Ｉｉｎの絶対値より大きい。
【0083】
電圧－電流変換回路３５は、演算増幅器３７、第１抵抗器３９、第２抵抗器４１、第３抵抗器４３、第４抵抗器４５、及び第５抵抗器４７を有する。演算増幅器３７は、出力３７ａ、正入力３７ｂ及び負入力３７ｃを有する。演算増幅器３７の正入力３７ｂ及び負入力３７ｃは、それぞれ、第２抵抗器４１及び第３抵抗器４３を介して正入力３５ｂ及び負入力３５ｃに接続される。第４抵抗器４５が、出力３７ａと正入力３７ｂとの間に接続される。出力３７ａは、第５抵抗器４７を介して出力３５ａに接続される。第１抵抗器３９が、出力３５ａと正入力３７ｂとの間に接続される。
【0084】
図７は、本実施の形態に係るデジタルアナログ変換回路のＤ／Ａ出力に接続される電流－電圧変換回路を示す回路図である。
【0085】
出力回路１６は、電流－電圧変換回路５１を含むことができる。電流－電圧変換回路５１は、入力に受けた電流に応じた電圧を生成する。電流－電圧変換回路５１は、第１入力５１ａ、第２入力５１ｂ、及び出力５１ｃ、並びに演算増幅器５３及び抵抗器５５を有する。演算増幅器５３は、出力５３ａ、正入力５３ｂ及び負入力５３ｃを有する。演算増幅器５３の正入力５３ｂは、第１入力５１ａを介して基準電圧源５７に接続されて、基準電位ＶＲを受ける。抵抗器５５が、演算増幅器５３の出力５３ａと負入力５３ｃとの間に接続される。演算増幅器５３の負入力５３ｃは、第２入力５１ｂを介してＤ／Ａ出力２３ａに接続される。Ｄ／Ａ出力２３ａは、抵抗器５５を介して演算増幅器５３の出力５３ａに接続される。演算増幅器５３の出力５３ａは、出力５１ａに接続される。この実施例では、負入力５３ｃ（Ｄ／Ａ出力２３ａ）の電位は、帰還された演算増幅器５３の働きにより、安定状態では基準電位ＶＲになる。
【0086】
このデジタルアナログ変換器１１によれば、簡易な構成により電流－電圧変換回路５１を提供でき、電流－電圧変換回路５１は、デジタルアナログ変換回路２３に係る電流を出力できる。演算増幅器５３は、出力５１ｃに電圧信号Ｖｏｕｔを生成する。
【0087】
図８（ａ）及び図８（ｂ）は、それぞれ、本実施の形態に係る別の電流切り替え回路、具体的には、電流切り替え回路２９ｐｐ及び電流切り替え回路２９ｎｎの例示を示す。一群の電流切り替え回路２９ｐｐでは、電流切り替え回路２９ｐと同じく、第１ミラー電流源２９ｂが加算電流Ｉａｄｄを受けると共に第２ミラー電流源２９ｃがシフト電流Ｉｄｃを受ける。また、別群の電流切り替え回路２９では、電流切り替え回路２９ｎと同じく、第１ミラー電流源２９ｂがシフト電流Ｉｄｃを受けると共に第２ミラー電流源２９ｃが加算電流Ｉａｄｄを受ける。
【0088】
電流切り替え回路２９ｐｐ及び電流切り替え回路２９ｎｎの各々は、単一の出力を有するスイッチ回路３１に替えて、スイッチ回路３２を有する。スイッチ回路３２は、スイッチ回路３１と、追加の出力を提供する別のスイッチ回路（追加のトランジスタ）とを含む。別のスイッチ回路は、スイッチ回路３１が導通するときに非導通になり、スイッチ回路３１が非導通になるときに導通になる。
【0089】
図８（ａ）を参照すると、電流切り替え回路２９ｐｐでは、スイッチ回路３２は、電流切り替え回路２９ｐのスイッチ回路３１のスイッチ素子に加えて、別のスイッチ回路のためにｐ型トランジスタＭＳＰＰ３及びｎ型トランジスタＭＳＰＮ３を更に含む。
【0090】
図８（ｂ）を参照すると、電流切り替え回路２９ｎｎでは、スイッチ回路３２は、電流切り替え回路２９ｎのスイッチ回路３１に加えて、別のスイッチ回路のためにｐ型トランジスタＭＳＮＰ３及びｎ型トランジスタＭＳＮＮ３を更に含む。
【0091】
電流切り替え回路２９ｐｐ及び電流切り替え回路２９ｎｎの各々において、スイッチ回路３２は、第１状態及び第２状態を生成するように構成される。第１状態では、第１ミラー電流源２９ｂ及び第２ミラー電流源２９ｃの両方が出力２９ａに接続されると共に基準電位ＶＲ（基準電圧源５７）から切り離される。第２状態では、第１ミラー電流源２９ｂ及び第２ミラー電流源２９ｃの両方が出力２９ａから切り離されて基準電位ＶＲ（基準電圧源５７）に接続される
【0092】
スイッチ回路３２は、スイッチ回路３１と同じく、２本のデコード信号を受ける。電流切り替え回路２９ｐｐでは、ｐ型トランジスタＭＳＰＰ３及びｎ型トランジスタＭＳＰＮ２は、それぞれのゲート電極Ｇに２本のデコード信号のうちの一方を受ける。また、ｐ型トランジスタＭＳＰＰ２及びｎ型トランジスタＭＳＰＮ３は、それぞれのゲート電極Ｇに２本のデコード信号のうちの他方を受ける。電流切り替え回路２９ｎｎでは、電流切り替え回路２９ｐｐでは、ｐ型トランジスタＭＳＮＰ３及びｎ型トランジスタＭＳＮＮ２は、それぞれのゲート電極Ｇに２本のデコード信号のうちの一方を受ける。また、ｐ型トランジスタＭＳＮＰ２及びｎ型トランジスタＭＳＮＮ３は、それぞれのゲート電極Ｇに２本のデコード信号のうちの他方を受ける。一方のデコード信号は、他方のデコード信号の相補信号である。
【0093】
電流切り替え回路２９ｐｐ、２９ｎｎの各々では、当該電流切り替え回路のミラー電流源２９ｂ、２９ｃがＤ／Ａ出力２３ａにおけるアナログ信号の値に寄与しない場合、第１ミラー電流源２９ｂ及び第２ミラー電流源２９ｃが、基準電圧源５７に接続される。このデジタルアナログ変換器１１によれば、デジタルアナログ変換回路２３のＤ／Ａ出力２３ａにおけるグリッチを低減できる。
【0094】
図９は、本発明の実施の形態に係るデジタルアナログ変換器回路の一例を示す回路図である。
【0095】
デジタルアナログ変換器回路３６は、本発明の実施の形態に係るデジタルアナログ変換器（例えば、デジタルアナログ変換器１１ａ、デジタルアナログ変換器１１ｂ、デジタルアナログ変換器１１ｃ）を含む。デジタルアナログ変換器回路３６は、これらのデジタルアナログ変換器１１ａ、１１ｂ、１１ｃの各デジタルアナログ変換回路２３のＤ／Ａ出力２３ａに接続された出力回路１６を含む。デジタルアナログ変換器１１ａ、１１ｂ、１１ｃは、それぞれ、デジタル信号Ｓｄｇｔ１、Ｓｄｇｔ２、Ｓｄｇｔ３を受ける。
【0096】
この接続によれば、第１デジタルアナログ変換器１１ａから電流、第２デジタルアナログ変換器１１ｂの電流、及び第３デジタルアナログ変換器１１ｃの電流の加算及び／又は減算といった演算が可能になる。
【0097】
デジタルアナログ変換器１１の説明から理解されるように、デジタルアナログ変換器１１ａ、１１ｂ、１１ｃの各々には、電圧－電流変換回路３５が設けられる。この電圧－電流変換回路３５は、電圧信号Ｖ＋、Ｖ－（Ｖｓｉｇ）を受けると共に該電圧信号の差（Ｖ＋、Ｖ－）に応じた電流Ｉｉｎを発生する。電圧－電流変換回路３５の正入力３５ｂ及び負入力３５ｃに、それぞれ、Ｖ＋、Ｖ－が与えられると、電圧－電流変換回路３５は、電流Ｉｉｎを生成して、この電流Ｉｉｎは、シフト電流Ｉｄｃにワイヤード回路（導電線の接続）において加算される。例えば、電圧－電流変換回路３５の正入力３５ｂ及び負入力３５ｃに、それぞれ、Ｖ－、Ｖ＋が与えられると、電圧－電流変換回路３５は、電流－Ｉｉｎを生成する。
【0098】
具体的には、デジタルアナログ変換器１１ａ、１１ｂ、１１ｃは、それぞれの電圧信号Ｖｓｉｇ１１ａ、Ｖｓｉｇ１１ｂ、Ｖｓｉｇ１１ｃを受ける。これに従って、デジタルアナログ変換器１１ａ、１１ｂ、１１ｃは、それぞれ、電流Ｉｉｎ１１ａ、Ｉｉｎ１１ｂ、Ｉｉｎ１１ｃを生成する。電圧信号Ｖｓｉｇ１、Ｖｓｉｇ２、Ｖｓｉｇ３が互いに異なるとき、生成電流Ｉｉｎ１、Ｉｉｎ２、Ｉｉｎ３も互いに異なる。デジタルアナログ変換器１１ａ、１１ｂ、１１ｃは、それぞれのＤ／Ａ出力に、電流Ｉｉｎ１、Ｉｉｎ２、Ｉｉｎ３に応じた加算電流を生成する。これらの電流は、出力回路１６の入力においてワイヤード回路（導電線の接続）において演算される。
【0099】
出力回路１６は、例えば、電流－電圧変換回路５１を含むことができる。電流－電圧変換回路５１は、演算された総和電流を電圧信号に変換する。
【0100】
本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。そして、それらはすべて、本発明の技術思想に含まれるものである。
【符号の説明】
【0101】
１１、１１ａ、１１ｂ、１１ｃ・・・デジタルアナログ変換器、１５・・・第１回路、
１５ａ・・・入力、１５ｂ・・・出力、１６・・・出力回路、１７・・・シフト電流源、１７ａ・・・電流出力、１７ｂ・・・電流出力、１８・・・電圧源回路、１８ａ・・・電流源回路、１８ｂ・・・電圧出力、１８ｄ・・・電圧入力、１９・・・ミラー電流回路、１９ａ・・・電流入力、１９ｂ、１９ｃ・・・電圧出力、２０・・・電流源回路、２１・・・ミラー電流回路、２１ａ・・・電流入力、２１ｂ、２１ｃ・・・電圧出力、２３・・・デジタルアナログ変換回路、２３ａ・・・Ｄ／Ａ出力、２５・・・デコーダ、２９、２９ｎ、２９ｎｎ、２９ｐ、２９ｐｐ・・・切り替え回路、２９ａ・・・出力、２９ｂ、２９ｃ・・・ミラー電流源、３１、３２・・・スイッチ回路、３５・・・電圧－電流変換回路、３５ａ・・・出力、３５ｂ・・・正入力、３５ｃ・・・負入力、３６・・・デジタルアナログ変換器回路、３７・・・演算増幅器、３７ａ・・・出力、３７ｂ・・・正入力、３７ｃ・・・負入力、３９、４１、４３、４５、４７・・・抵抗器、５１・・・電流－電圧変換回路、５１ａ、５１ｂ・・・入力、５１ｃ・・・出力、５３・・・演算増幅器、５３ａ・・・出力、５３ｂ・・・正入力、５３ｃ・・・負入力、５５・・・抵抗器、５７・・・基準電圧源、Ｄ・・・ドレイン電極、Ｇ・・・ゲート電極、Ｓ・・・ソース電極、Ｉ０・・・単位電流、Ｉａｄｄ・・・加算電流、Ｉｄｃ０・・・定電流、Ｉｄｃ・・・シフト電流、Ｉｉｎ・・・電流、ＭＮＣ１１、ＭＮＣ１２、ＭＮＣ２１、ＭＮＣ２２、ＭＮＣ３１、ＭＮＣ３２、ＭＰＣ１１、ＭＰＣ２１、ＭＰＣ３１、ＭＰＣＳ１、ＭＰＣＳ２、ＭＳＮＮ１、ＭＳＮＮ２、ＭＳＮＰ１、ＭＳＮＰ２、ＭＳＮＰ３、ＭＳＰＮ１、ＭＳＰＮ２、ＭＳＰＮ２、ＭＳＰＮ３、ＭＳＰＰ１、ＭＳＰＰ２、ＭＳＰＰ２、ＭＳＰＰ３・・・トランジスタ、ＭＲ１７ａ、ＭＲ１７ｂ、ＭＲ１９ａ、ＭＲ２１ａ・・・ミラー電流回路、ＭＲ１９ｂ、ＭＲ２１ｂ・・・ミラー電流出力回路、Ｓａｎｇ・・・アナログ信号、Ｓｄｅｃ・・・デコード信号、Ｓｄｇｔ・・・デジタル信号、Ｖｏｕｔ・・・電圧信号、ＶＨＬ・・・高電位電源線、ＶＬＬ・・・低電位電源線、ＶＭ１Ｎ、ＶＭ１Ｐ、ＶＭ２Ｎ、ＶＭ２Ｐ、ＶＭ３Ｐ・・・電圧信号、ＶＲ・・・基準電位、Ｖｒｅｆ０・・・電圧参照値、Ｖｓｉｇ・・・電圧信号、Ｖｓｉｇ１、Ｖｓｉｇ２、Ｖｓｉｇ３・・・電圧信号。
１５ａ・・・入力、１５ｂ・・・出力、１６・・・出力回路、１７・・・シフト電流源、１７ａ・・・電流出力、１７ｂ・・・電流出力、１８・・・電圧源回路、１８ａ・・・電流源回路、１８ｂ・・・電圧出力、１８ｄ・・・電圧入力、１９・・・ミラー電流回路、１９ａ・・・電流入力、１９ｂ、１９ｃ・・・電圧出力、２０・・・電流源回路、２１・・・ミラー電流回路、２１ａ・・・電流入力、２１ｂ、２１ｃ・・・電圧出力、２３・・・デジタルアナログ変換回路、２３ａ・・・Ｄ／Ａ出力、２５・・・デコーダ、２９、２９ｎ、２９ｎｎ、２９ｐ、２９ｐｐ・・・切り替え回路、２９ａ・・・出力、２９ｂ、２９ｃ・・・ミラー電流源、３１、３２・・・スイッチ回路、３５・・・電圧－電流変換回路、３５ａ・・・出力、３５ｂ・・・正入力、３５ｃ・・・負入力、３６・・・デジタルアナログ変換器回路、３７・・・演算増幅器、３７ａ・・・出力、３７ｂ・・・正入力、３７ｃ・・・負入力、３９、４１、４３、４５、４７・・・抵抗器、５１・・・電流－電圧変換回路、５１ａ、５１ｂ・・・入力、５１ｃ・・・出力、５３・・・演算増幅器、５３ａ・・・出力、５３ｂ・・・正入力、５３ｃ・・・負入力、５５・・・抵抗器、５７・・・基準電圧源、Ｄ・・・ドレイン電極、Ｇ・・・ゲート電極、Ｓ・・・ソース電極、Ｉ０・・・単位電流、Ｉａｄｄ・・・加算電流、Ｉｄｃ０・・・定電流、Ｉｄｃ・・・シフト電流、Ｉｉｎ・・・電流、ＭＮＣ１１、ＭＮＣ１２、ＭＮＣ２１、ＭＮＣ２２、ＭＮＣ３１、ＭＮＣ３２、ＭＰＣ１１、ＭＰＣ２１、ＭＰＣ３１、ＭＰＣＳ１、ＭＰＣＳ２、ＭＳＮＮ１、ＭＳＮＮ２、ＭＳＮＰ１、ＭＳＮＰ２、ＭＳＮＰ３、ＭＳＰＮ１、ＭＳＰＮ２、ＭＳＰＮ２、ＭＳＰＮ３、ＭＳＰＰ１、ＭＳＰＰ２、ＭＳＰＰ２、ＭＳＰＰ３・・・トランジスタ、ＭＲ１７ａ、ＭＲ１７ｂ、ＭＲ１９ａ、ＭＲ２１ａ・・・ミラー電流回路、ＭＲ１９ｂ、ＭＲ２１ｂ・・・ミラー電流出力回路、Ｓａｎｇ・・・アナログ信号、Ｓｄｅｃ・・・デコード信号、Ｓｄｇｔ・・・デジタル信号、Ｖｏｕｔ・・・電圧信号、ＶＨＬ・・・高電位電源線、ＶＬＬ・・・低電位電源線、ＶＭ１Ｎ、ＶＭ１Ｐ、ＶＭ２Ｎ、ＶＭ２Ｐ、ＶＭ３Ｐ・・・電圧信号、ＶＲ・・・基準電位、Ｖｒｅｆ０・・・電圧参照値、Ｖｓｉｇ・・・電圧信号、Ｖｓｉｇ１、Ｖｓｉｇ２、Ｖｓｉｇ３・・・電圧信号。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
