知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023059252
(43)【公開日】2023-04-26
(54)【発明の名称】半導体素子及びその製造方法
(51)【国際特許分類】
H01L 33/62 20100101AFI20230419BHJP
H01L 33/38 20100101ALI20230419BHJP
H01L 21/60 20060101ALI20230419BHJP
【ＦＩ】
H01L33/62
H01L33/38
H01L21/92 602G
H01L21/92 603A
H01L21/92 604A
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2022163655
(22)【出願日】2022-10-12
(31)【優先権主張番号】63/262524
(32)【優先日】2021-10-14
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】111116290
(32)【優先日】2022-04-28
(33)【優先権主張国・地域又は機関】TW
(31)【優先権主張番号】111123680
(32)【優先日】2022-06-24
(33)【優先権主張国・地域又は機関】TW
(71)【出願人】
【識別番号】598061302
【氏名又は名称】晶元光電股▲ふん▼有限公司
【氏名又は名称原語表記】Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ
【住所又は居所原語表記】２１，Ｌｉ－ｈｓｉｎ Ｒｄ．，Ｓｃｉｅｎｃｅ－ｂａｓｅｄ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ，Ｈｓｉｎｃｈｕ ３００，ＴＡＩＷＡＮ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】シエ，ミン－シュン
(72)【発明者】
【氏名】リャオ，シィ－アン
【テーマコード（参考）】
5F142
5F241
【Ｆターム（参考）】
5F142AA54
5F142BA02
5F142CA11
5F142CA13
5F142CB03
5F142FA30
5F142FA32
5F142FA34
5F142GA02
5F241AA36
5F241AA43
5F241CA12
5F241CA93
(57)【要約】
【課題】本発明は、半導体素子及びその製造方法を提供する。
【解決手段】かかる半導体素子は、半導体スタック層；前記半導体スタック層上に位置し、かつ最上表面を有する保護層；前記半導体スタック層上に位置し、かつ前記半導体スタック層に電気接続される電極；及び、前記電極上に位置し、かつ外へ突起した最外表面、頂部、及び最大幅を有する導電性バンプを含み、前記頂部から前記最上表面までは前記導電性バンプの厚さと定義され、前記厚さと前記幅との比は0.1～0.4である。
【選択図】図2B
【解決手段】かかる半導体素子は、半導体スタック層；前記半導体スタック層上に位置し、かつ最上表面を有する保護層；前記半導体スタック層上に位置し、かつ前記半導体スタック層に電気接続される電極；及び、前記電極上に位置し、かつ外へ突起した最外表面、頂部、及び最大幅を有する導電性バンプを含み、前記頂部から前記最上表面までは前記導電性バンプの厚さと定義され、前記厚さと前記幅との比は0.1～0.4である。
【選択図】図2B
【特許請求の範囲】
【請求項1】
半導体素子であって、
半導体スタック層；
前記半導体スタック層上に位置し、かつ最上表面を有する保護層；
前記半導体スタック層上に位置し、かつ前記半導体スタック層に電気接続される電極；及び
前記電極上に位置し、かつ外へ突起した最外表面、頂部、及び最大幅を有する導電性バンプを含み、
前記頂部から前記最上表面までは前記導電性バンプの厚さと定義され、前記厚さと前記幅との比は0.1～0.4である、半導体素子。
半導体スタック層；
前記半導体スタック層上に位置し、かつ最上表面を有する保護層；
前記半導体スタック層上に位置し、かつ前記半導体スタック層に電気接続される電極；及び
前記電極上に位置し、かつ外へ突起した最外表面、頂部、及び最大幅を有する導電性バンプを含み、
前記頂部から前記最上表面までは前記導電性バンプの厚さと定義され、前記厚さと前記幅との比は0.1～0.4である、半導体素子。
【請求項2】
請求項1に記載の半導体素子であって、
前記導電性バンプ内に離散的に分布している複数の粒子をさらに含む、半導体素子。
前記導電性バンプ内に離散的に分布している複数の粒子をさらに含む、半導体素子。
【請求項3】
請求項2に記載の半導体素子であって、
前記複数の粒子の材料は電極の材料の一部と同じであり、かつ前記導電性バンプの材料とは異なる、半導体素子。
前記複数の粒子の材料は電極の材料の一部と同じであり、かつ前記導電性バンプの材料とは異なる、半導体素子。
【請求項4】
請求項1に記載の半導体素子であって、
前記電極は凹部を有し、前記導電性バンプは前記凹部を満たす、半導体素子。
前記電極は凹部を有し、前記導電性バンプは前記凹部を満たす、半導体素子。
【請求項5】
請求項1に記載の半導体素子であって、
上面図において前記導電性バンプはほぼ矩形状を有する、半導体素子。
上面図において前記導電性バンプはほぼ矩形状を有する、半導体素子。
【請求項6】
半導体素子を製造する方法であって、
基板を提供し；
半導体スタック層を前記基板上に形成し；
電極を前記半導体スタック層上に形成し；
接合パッドを前記電極上に形成し；
粘着剤を前記接合パッド上に形成し；
レーザーエネルギーを提供して前記接合パッド及び前記粘着剤に照射し、前記接合パッドは熔融後に導電性バンプを前記電極上に形成し、前記粘着剤は前記導電性バンプを覆い；及び
前記粘着剤を洗浄することを含む、方法。
基板を提供し；
半導体スタック層を前記基板上に形成し；
電極を前記半導体スタック層上に形成し；
接合パッドを前記電極上に形成し；
粘着剤を前記接合パッド上に形成し；
レーザーエネルギーを提供して前記接合パッド及び前記粘着剤に照射し、前記接合パッドは熔融後に導電性バンプを前記電極上に形成し、前記粘着剤は前記導電性バンプを覆い；及び
前記粘着剤を洗浄することを含む、方法。
【請求項7】
請求項6に記載の方法であって、
前記導電性バンプは最外表面を有し、前記最外表面は前記電極に平行ではなく、かつ外へ突起した円弧状を有する、方法
前記導電性バンプは最外表面を有し、前記最外表面は前記電極に平行ではなく、かつ外へ突起した円弧状を有する、方法
【請求項8】
請求項6に記載の方法であって、
前記電極の材料は前記接合パッドの材料とは異なる、方法。
前記電極の材料は前記接合パッドの材料とは異なる、方法。
【請求項9】
請求項6に記載の方法であって、
前記導電性バンプ内には離散的に分布している複数の粒子があり、前記複数の粒子の材料は前記電極の材料の一部と同じであり、かつ前記導電性バンプの材料とは異なる、方法。
前記導電性バンプ内には離散的に分布している複数の粒子があり、前記複数の粒子の材料は前記電極の材料の一部と同じであり、かつ前記導電性バンプの材料とは異なる、方法。
【請求項10】
請求項6に記載の方法であって、
前記導電性バンプの、前記電極の辺長に平行な方向上の断面形状は、前記電極の対角線方向上の断面形状とは異なる、方法。
前記導電性バンプの、前記電極の辺長に平行な方向上の断面形状は、前記電極の対角線方向上の断面形状とは異なる、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光素子に関し、特に、導電性バンプを有する発光素子の構造及びその製造方法に関する。
【背景技術】
【0002】
発光ダイオード（Light-emitting diode；LED）は、エネルギー消費が少なく、寿命が長く、体積が小さく、応答が速く、及び、光出力が安定しているという特徴を有するため、照明及びディスプレイの分野で広く使用されている。
【0003】
LED技術の継続的な進化に伴い、LEDダイの輝度は継続的に改善され、LEDダイのサイズも徐々に縮小され、例えば、100μm、50μm、又は30μmよりも小さくなる。LEDダイの用途は一般的な照明やLCDスクリーンのバックライトに限定されない。LEDダイが直接、LED表示器の画素とされることは、次世代ディスプレイのトレンドになる可能性がある。
【0004】
１つのLEDディスプレイが数百万乃至数千万のLEDダイを必要とする。このような膨大なLEDダイを扱うには、高速で正確な配列及び信頼性の高いダイアタッチ技術が要される。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本開示の目的は、導電性バンプを有する発光素子の構造及びその製造方法を提供することにある。
【課題を解決するための手段】
【0006】
半導体素子が提供され、それは半導体スタック層、半導体スタック層上に位置する保護層、半導体スタック層上に位置しかつ半導体スタック層と電気接続される電極、及び電極上に位置する導電性バンプを含む。導電性バンプの頂部から保護層の最上表面までは導電性バンプの厚さと定義され、導電性バンプの厚さと導電性バンプの最大幅との比は0.1～0.4である。
【0007】
半導体素子を製造する方法が提供され、それは基板を提供し；基板上に半導体スタック層を形成し；電極を半導体スタック層上に形成し；接合パッドを電極上に形成し；粘着剤を接合パッド上に形成し；レーザーエネルギーを提供して接合パッド及び粘着剤に照射し、接合パッドは熔融後に導電性バンプを形成し、導電性バンプは電極上に位置し、該粘着剤は導電性バンプを覆い；及び、粘着剤を洗浄することを含む。
【図面の簡単な説明】
【0008】
【図1A】本発明の一実施例における半導体素子アレイの上面図である。
【図1C】本発明のもう1つの実施例における半導体素子アレイの上面図である。
【図1E】本発明のもう1つの実施例における半導体素子アレイの断面図である。
【図2A】本発明の一実施例における半導体素子の立体図である。
【図2C】本発明のもう1つの実施例における半導体素子の断面図である。
【図2D】本発明のもう1つの実施例における半導体素子の立体図である。
【図3A】本発明の一実施例における半導体素子の上面図である。
【図4A】本発明の一実施例における半導体素子アレイ2000の断面図である。
【図4D】本発明のもう1つの実施例における半導体素子アレイ3000の断面図である。
【図4E】本発明のもう1つの実施例における半導体素子アレイ3001の断面図である。
【図5A】本発明の一実施例において半導体素子をトランスファーするフローチャートである。
【図5B】本発明の一実施例において半導体素子をトランスファーするフローチャートである。
【図5C】本発明の一実施例において半導体素子をトランスファーするフローチャートである。
【図5D】本発明の一実施例において半導体素子をトランスファーするフローチャートである。
【図6A】本発明のもう1つの実施例において半導体素子をトランスファーするフローチャートである。
【図6B】本発明のもう1つの実施例において半導体素子をトランスファーするフローチャートである。
【図6C】本発明のもう1つの実施例において半導体素子をトランスファーするフローチャートである。
【図7A】本発明の一実施例において半導体素子を製造するフローチャートである。
【図7B】本発明の一実施例において半導体素子を製造するフローチャートである。
【図7C】本発明の一実施例において半導体素子を製造するフローチャートである。
【図7D】本発明の一実施例において半導体素子を製造するフローチャートである。
【図8A】本発明のもう1つの実施例において半導体素子を製造するフローチャートである。
【図8B】本発明のもう1つの実施例において半導体素子を製造するフローチャートである。
【図8C】本発明のもう1つの実施例において半導体素子を製造するフローチャートである。
【図8D】本発明のもう1つの実施例において半導体素子を製造するフローチャートである。
【図9A】本発明のもう1つの実施例における半導体素子の立体図である。
【図10A】本発明の一実施例において半導体素子が目標基板に固定されることを示す図である。
【図10B】本発明のもう1つの実施例において半導体素子が目標基板に固定されることを示す図である。
【発明を実施するための形態】
【0009】
以下、図面を参照しながら本発明を実施するための形態を詳細に説明する。
【0010】
図1Aは本発明の一実施例における半導体素子アレイ1000の上面図である。半導体素子アレイ1000はアレイの方式で基板上に配列される複数の半導体素子1を含む。半導体素子1は発光ダイオード（Light-Emitting Diode；LED）、レーザーダイオード（Laser Diode；LD）、トランジスター（Transistor）などの半導体素子であっても良い。半導体素子アレイ1000は同じ種類又は異なる種類の半導体素子1からなっても良い。基板10は半導体素子1の成長用基板であっても、又は、成長用基板除去後に半導体素子1のキャリア（載置体）とされても良い。基板10の材料（材質）はGe、GaAs、InP、Sapphire、SiC、Si、LiAlO2、ZnO、GaN、AlN、金属、ガラス、サーマルリリーステープ（Thermal Release Tape）、UVリリーステープ（UV release tape）、ケミカルリリーステープ（Chemical Release Tape）、耐熱テープ、ブルーテープ（Blue Tape）、又は動的リリース層（Dynamic Release Layer；DRL）を有するテープであっても良い。各々の半導体素子1が基板10から離れる一方側に1対の導電性バンプ2a、2bを有し、1対の導電性バンプ2a、2bは外部回路（例えば、回路板、バックプレーンなど）への電気的及び物理的な接続のために用いられる。上面図において、導電性バンプの投影形状はほぼ矩形状であり、図1A及び図3Aに示すとおりである。
【0011】
図1Bは図1AにおけるA-A’線分に沿った断面図である。半導体素子1は基板10を離れる一方側に1対の電極3a、3bを有する。導電性バンプ2a、2bはそれぞれ、電極3a、3b上に直接設置される。導電性バンプ2a、2bの上表面は円弧状であり、かつ電極3a、3bの上表面に平行ではない。
【0012】
導電性バンプ2a、2b及び電極3a、3bは、好ましくは、異なる材料を採用する。電極の材料は金属、例えば、Au、Ag、Cu、Cr、Al、Pt、Ni、Ti又はその合金、又はそのスタック層の組み合わせを含む。導電性バンプ2a、2bの材料は低融点の金属又は低液化融点（Liquidus Melting Point）の合金を含んでも良く、その融点又は液化温度は210℃よりも低く、例えば、Bi、Sn、In又はその合金が採用されても良い。一実施例において、低融点の金属の融点又は低液化融点の合金の液化温度は170℃よりも低い。低液化融点の合金の材料はSnIn合金又はSnBi合金であっても良い。
【0013】
図1Cは本発明のもう1つの実施例における半導体素子アレイ1001の上面図である。半導体素子アレイ1001は所定のパターンで基板10上に配列される複数の半導体素子1を含む。基板10はほぼ円状の外形を有する。基板の材料については前述の関連段落の説明を参照できる。図1Dは図1CにおけるA-A’線分に沿った断面図である。半導体素子1と基板10との間には粘着構造4がある。半導体素子1は粘着構造4を介して基板10上に一時的に固定される。半導体素子1は基板10を離れる一方側に1対の電極3a、3bを有する。導電性バンプ2a、2bはそれぞれ、電極3a、3b上に直接設置される。導電性バンプ2a、2bの上表面は円弧状であり、かつ電極3a、3bの上表面に完全に平行ではない。粘着構造4はポリマー、例えば、Polyimide又はBenzocyclobutane（BCB）を含んでも良い。導電性バンプ2a、2b及び電極3a、3bの材料については前述の関連段落の説明を参照できる。図1Dに示すように、粘着構造4の外側の辺（外側辺という）42はほぼ、半導体素子1の最外側の辺（最外側辺という）19とアライメントする。粘着部4は厚さH4を有し、それは約2～3μm又は1～10μmである。もう1つの実施例において、外側辺42は半導体素子1の最外側辺19とはアライメントせず、粘着構造4は半導体素子1の最外側辺19の内へくぼみ（内縮し）又はその外へ突起しても良い。粘着構造4は最大幅W5を有し、半導体素子1は最大幅W6を有する。W5はW6とほぼ同じである。もう1つの実施例において、W5はW6よりも小さく又は大きくても良い。
【0014】
図1Eは本発明のもう1つの実施例における半導体素子アレイ1001’の断面図である。半導体素子アレイ1001’は所定のパターンで基板10上に配列される複数の半導体素子1を含む。基板の材料については前述の関連段落の説明を参照できる。半導体素子1と基板10との間には粘着構造4がある。半導体素子1は粘着構造4を介して基板10上に一時的に固定される。半導体素子1は基板10を離れる一方側に1対の電極3a、3bを有する。導電性バンプ2a、2bはそれぞれ、電極3a、3b上に直接設置される。粘着構造4の材料、導電性バンプ2a、2b及び電極3a、3bの構造及び材料については、前述の関連段落の説明を参照できる。図1Eに示すように、粘着構造4は高台部43及び連続部44を含む。連続部44は連続した（途切れのない）構造であり、かつ、すべての半導体素子1の下方及び隣接する2つの半導体素子1の間の領域を通過するように基板10上で連続的に分布している。各々の高台部43は半導体素子1と連続部44との間に位置し、また、連続部44から上へ突起し、かつ1つの半導体素子1に対応する。高台部43の外側辺42は半導体素子1の最外側辺19とアライメントし、又はそれに接近する（近い）。粘着部4は厚さH4を有し、それは約2～3μmである。連続部44は厚さH5を有し、それは0μmよりも大きくかつ1μmよりも小さい。もう1つの実施例において、外側辺42は半導体素子1の最外側辺19とはアライメントせず、高台部43は半導体素子1の最外側辺19の内へくぼみ又はその外へ突起しても良い。高台部43は最大幅W5を有し、半導体素子1は最大幅W6を有する。W5はW6とほぼ等しい。もう1つの実施例において、W5はW6よりも小さく又は大きくても良い。
【0015】
図2Aは本発明の一実施例における半導体素子1の立体図である。半導体素子1の最大辺長は100μm又は50μm以下である。例えば、半導体素子の最大辺長は約40μmであり、幅は約20μmである。導電性バンプ2aと導電性バンプ2bは相反する極性（正極、負極）を有し、かつ両者の間の最小水平距離Dは40μm未満であり、例えば、半導体素子の最大辺長は約40μmであり、Dは約15μmである。導電性バンプ2a、2bは電極（例えば、図1Bにおける電極3a/3b）を完全に覆い、かつ外へ突起する円弧状及び頂部21a、21bを有する。図1Aに示すように、頂部21a、21bはほぼ、導電性バンプ2a、2b及び/又は電極の幾何中心に位置する。
【0016】
図2Bは図2Aの中の半導体素子のBB’線分に沿った断面図である。半導体素子1は基板10上に置かれ、かつ半導体スタック層14、保護層15、第一電極3a、第二電極3b、第一導電性バンプ2a及び第二導電性バンプ2bを有する。半導体スタック層14の最外側辺19は傾斜面であり、基板10に対して傾斜する。半導体スタック層14は第一半導体層11、活性層12及び第二半導体層13を含む。第一半導体層11及び第二半導体層13はそれぞれ、電子及び正孔を提供して、電子及び正孔が活性層12において再結合（Recombination）して光線を発するようにさせることができる。第一半導体層11、活性層13及び第二半導体層13はIII-V族半導体材料、例えば、AlxInyGa（1-x-y）N又はAlxInyGa（1-x-y）Pを含んでも良く、そのうち、0≦x、y≦1、（x+y）≦1である。活性層の材料により、LEDダイはピーク値が610nmから650nmの間にある赤色光、ピーク値が530nmから570nmの間にある緑色光、ピーク値が500nmから485nmの間にあるシアン光（Cyan）、ピーク値が450nmから490nmの間にある青色光、ピーク値が400nmから450nmの間にある紫色光、又はピーク値が280nmから400nmの間にある紫外線を発することができる。半導体スタック層14の最大厚さは約10μm以下である。一実施例において、第一半導体層11の下表面17は基板10に接触し、かつ粗化表面である。もう1つの実施例において、第一半導体層11の下表面17はほぼ平坦な表面（図示せず）である。またもう1つの実施例において、基板10は半導体スタック層14のエピタキシャル成長（Epitaxially Grow）のための成長用基板（Growth Substrate）であり、基板10は、半導体スタック層14に面する上表面全体が粗化表面（図示せず）であり、例えば、パターン化サファイア基板（Patterned Sapphire Substrate；PSS）である。一実施例において、半導体素子1はキャリア（図示せず）を含み、キャリアは半導体スタック層14の下に位置し、かつ半導体スタック層14を支持するために用いられ、キャリアは半導体スタック層14のエピタキシャル成長用基板又は非エピタキシャル成長用基板であっても良く、キャリアの材料については前述の基板10の関連段落の説明を参照できる。なお、材料の選択は、理論的及び実際的な実現可能性に適合する必要がある。
【0017】
半導体スタック層14は平台16を有し、それは第一半導体層11を活性層12及び第二半導体層13の外へ露出させるために用いられる。保護層15は第二半導体層13の上表面、第一半導体層11の側壁、活性層12の側壁、第二半導体層13の側壁、及び平台16の内に位置する第一半導体層11の上表面を覆う。保護層15は基板10に直接接触しても良い。もう1つの実施例において、保護層15は基板10に接触しない。保護層15は平台16の内において第一開孔5aを、一部の第一半導体スタック層11を露出させるために有する。保護層15は第二半導体層13において第二開孔5bを、一部の第二半導体層13を露出させるために有する。第一電極3aは平台16の内に位置し、保護層15の上に形成される一部を有し、この一部は平台16の内に位置する保護層15及び平台16の外に位置する一部の保護層15を覆う。第一電極3aは、第一開孔5aの中に形成され、かつ第一半導体層11と電気接続される第一凹部6aを有する。第一電極3aは平台16に位置するところに階段状の外形を有する。第二電極3bは、第二開孔5b以外の保護層15上に位置する一部、及び第二開孔5bの中に形成され、かつ第二半導体層13と電気接続される第二凹部6bを有する。
【0018】
保護層15は単層又は多層構造であっても良く、かつ電気絶縁の特性を有する。単層構造の材料は酸化物、窒化物、又はポリマー（Polymer）を含み得る。酸化物はAl2O3、SiO2、TiO2、Ta2O5（Tantalum Pentoxide）又はAlOxを含んでも良い。窒化物はAlN、SiNxを含んでも良い。ポリマーはPolyimide又はBenzocyclobutane(BCB）を含んでも良い。多層構造の材料はAl2O3、SiO2、TiO2、Nb2O5、SiNx、これらの材料の組み合わせを含んでも良い。多層構造はDBR（Distributed Bragg Reflector）を形成しても良い。
【0019】
図2Bに示すように、第一導電性バンプ2aは第一電極3aの上方に直接形成される。第一導電性バンプ2aは第一電極3aの第一凹部6aを完全又は部分的に充填でき、かつその最外表面22aは巨視的に滑らかな、外へ突起した円弧形状を有する。第一導電性バンプ2aは頂部21aを有し、それは第一導電性バンプ2aが基板10から一番離れる領域である。図2Bに示すように、第一導電性バンプ2aの最外表面22aは第一導電性バンプ2aの最下表面に平行ではなく、第一電極3aの上表面にも平行ではない。第一半導体層11の下表面17は粗化表面であり、第一導電性バンプ2aの最外表面22aの粗度は第一半導体層11の下表面17の粗度よりも小さく、また、第一電極3aの上表面の粗度よりも小さい。
【0020】
図2Bに示すように、第二導電性バンプ2bは第二電極3bの上方を直接覆う。第二導電性バンプ2bは第二電極3bの第二凹部6bを完全又は部分的に埋めることができ、かつその最外表面22bは巨視的に滑らかな、外へ突起した円弧形状を有する。第二導電性バンプ2bは頂部21bを有し、それは第二導電性バンプ2bが基板10距離を最も離れる領域である。図2Bに示すように、第二導電性バンプ2bの最外表面22bは第二導電性バンプ2bの最下表面に平行ではなく、第二電極3bの上表面にも平行ではない。第二導電性バンプ2bの最外表面22bの粗度は第一半導体層11の下表面17の粗度よりも小さく、また、第二電極3bの上表面の粗度よりも小さい。好ましくは、第一導電性バンプ2aの頂部21aと第二導電性バンプ2bの頂部21bはほぼ同一の高度(高さ)に位置し、これは、半導体素子1がその後、基板上に安定して固定されることに有利である。ただし、実際には製造工程上許容される程度の高低差が生じる場合がある。第一導電性バンプ2a及び第二導電性バンプ2bの最下表面は通常、共形で（Conformally）第一電極3a及び第二電極3b上にそれぞれ形成され、両者の最低点は往々にして同じ高さに位置しない。図2Bに示すように、第一導電性バンプ2aは、頂部21aから保護層15の最上表面151までの垂直距離を有し、この垂直距離は第一厚さH1とされ、また、第一導電性バンプ2aは第一（最大）幅W1を有し、H1／W1は0.1～0.4の間であり、好ましくは0.1～0.25である。第二導電性バンプ2bは、頂部21bから保護層15の最上表面151までの垂直距離を有し、この垂直距離は第二厚さH2とされ、また、第二導電性バンプ2bは第二（最大）幅W2を有し、H2／W2は0.1～0.4の間であり、好ましくは0.1～0.25である。H1／W1とH2／W2は同じであっても良く、異なっても良い。第二導電性バンプ2bの第二厚さH2は4～6μmである。
【0021】
第一電極3aの第一凹部6aに第一導電性バンプ2aをより密に充填し、第二電極3bの第二凹部6bに第二導電性バンプ2bをより密に充填すれば、半導体素子1と回路基板（図示せず）との間の物理的及び電気的な接続の信頼性を向上させ、失効（例えば、故障）の発生確率を減少させることができる。詳しく言えば、半導体素子1の構造が図2Bに示すようであるが、導電性バンプ2a/2bを有しない場合、半導体素子1がはんだで回路基板に固定接続されるときに、第一電極3aと回路基板（図示せず）との間に位置するはんだは第一凹部6aの近傍で孔を生じることがあり、第二電極3bと回路基板（図示せず）との間に位置するはんだは第二凹部6bの近傍で孔を形成することもある。これらの孔は半導体素子1と回路基板との固定接続強度を低下させることができる。
【0022】
導電性バンプの形成プロセスに熱処理ステップがある場合、特定（所定）の導電性バンプと電極の材料の組み合わせの下で、導電性バンプは熱処理ステップ後にその内部において離散的に分布した金属粒子を、図2Cに示すように形成できる。図2Cは本発明のもう1つの実施例における半導体素子1の断面図である。図2Cの構造については図2B及びその関連段落の記載を参照できる。第一導電性バンプ2a及び第二導電性バンプ2bの内部には、離散的に分布した、不規則なサイズ及び不規則な外形の粒子7があり、粒子7の材料は導電性バンプ2a、2bとは異なるが、電極3a、3bの一部の材料と同じであり、例えば、金、白金又は前述の材料の合金である。粒子7の外形は細長い形状、多辺形、葉状、水滴状であり得る。
【0023】
図2D～図2Eは本発明のもう1つの実施例における半導体素子1’を示す図である。その構造については図2A～図2B及びその関連段落の記載を参照できる。図2Dに示すように、導電性バンプ2a、2bは外へ突起した円弧状を有し、かつ頂部21a、21bを有する。頂部21aと頂部21bは同一の高さに位置しない。頂部21aは頂部21bよりも少し低い。図2Eは図2Dにおける半導体素子1’のBB’線分に沿った断面図である。導電性バンプ2aは平台16の上方に位置し、導電性バンプ2aが導電性バンプ2bの体積に近いときに、一部の導電性バンプ2aが平台16を填補する必要があるので、導電性バンプ2aの頂部21aは導電性バンプ2bの頂部21bよりも少し低い。一実施例において、第一導電性バンプ2aの第一厚さH1は第一導電性バンプ2aの第一厚さH1よりも0.4～1μm小さい。
【0024】
図3Aは本発明の一実施例における半導体素子1の上面図である。図3Bは図3Aにおける半導体素子1のCC’線分に沿った断面図である。図3Cは図3Aにおける半導体素子1のDD’線分に沿った断面図である。半導体素子1は半導体スタック層14、及び半導体スタック層14上に位置する電極3と導電性バンプ2を含む。導電性バンプ2及び電極3は図3Aにおいて投影形状がほぼ矩形状である。導電性バンプ2は断面図において最外表面22が巨視的に滑らかな、外へ突起した円弧形状を有する。図3Bに示すように、最外表面22は電極3の上表面に接触し、導電性バンプ2の接触点での接線と、電極3の上表面とは夾角θ1を形成する。夾角θ1は90度に近く、好ましくは、70度＜θ1＜90度である。図3Cに示すように、最外表面22は電極3の上表面に接触し、導電性バンプ2の接触点での接線と、電極3の上表面とは夾角θ2を形成する。夾角θ2＜夾角θ1であり、好ましくは、30度＜θ2＜70度である。換言すれば、図3Aに示すように、導電性バンプ2の、電極3の辺長に平行な方向上の断面形状は、電極3の対角線方向上の断面形状とは異なる。
【0025】
図4Aは本発明の一実施例における半導体素子アレイ2000を示す図である。半導体素子アレイ2000は複数の半導体素子1（便宜のため、図中では1つの次元上の3つの半導体素子1のみが示されているが、半導体素子アレイ2000はm*n個の半導体素子1を含んでも良く、m、nは0以上の正の整数であり、かつm、nは同時に0ではない）及びキャリア30を含む。半導体素子1は、導電性バンプ2がキャリア30に面する方式（フリップチップともいう）でキャリア30上に配置される。キャリア30は半導体素子1を支持及び固定できる。キャリア30は載置板31及び粘着層32を含み、載置板31の材料はガラス、サファイア、高分子材料などの、発光ダイオード又はレーザーダイオードが発する特定の波長の光線が透過し得る透光性材料であり得る。粘着層32は熱除去粘着剤、光解離性粘着剤、化学除去粘着剤、耐熱粘着剤、ブルーテープ、又は動的リリース層を有するテープを含み得る。もう1つの実施例において、粘着層はポリマー、例えば、Polyimide又はBenzocyclobutane（BCB）を含んでも良い。前述の半導体素子1がフリップチップ方式でキャリア30上に配列されるときに、その導電性バンプ2の滑らかな、外へ突起した最外表面22は粘着層32に直接接触する。図4Aに示すように、導電性バンプ2は粘着層32に部分的に陥入でき、陥入した部分は粘着層32の表面に平行な最大幅W3を有し、導電性バンプ2自体は最大幅W4を有し、W4＞W3である。また、導電性バンプ2の最外表面22は滑らかな円弧状であり、所定の投影方向上で導電性バンプ2が粘着層に陥入した部分の投影面積（例えば、図4Cにおける圧痕34の面積）は電極の面積よりも小さく、かつ粘着力も比較的低く、これは、その後、半導体素子1をキャリア30から他のところにトランスファーするトランスファープロセスに有利である。なお、半導体素子1のトランスファープロセスについては後述する。
【0026】
図4B及び図4Cは図4Aにおける半導体素子アレイ2000から1つの半導体素子1が除去された後の側面図及び上面図である。図4Cに示すように、上面図から見ると、キャリア30の上表面には除去領域33（点線のところのように）が定義されており、それは、半導体素子1が除去された後にキャリア30上において露出した領域、即ち、半導体素子1の上面図における投影面積を表す。除去領域33には圧痕34が含まれる。圧痕34は導電性バンプ2が粘着層32に圧入した領域であり、圧痕34は上面図において投影面積を有する。実験の結果によれば、導電性バンプの圧痕34の投影面積と半導体素子1の投影面積との比が0.2よりも小さいときに、半導体素子1はキャリア30から容易にピックアップされ、他の位置にトランスファーすることができる。
【0027】
図4D～図4Eは本発明のもう1つの実施例における半導体素子アレイを示す図である。図4Dは半導体素子アレイ3000を示しており、これについては図4A及び関連段落の説明を参照できる。半導体素子アレイ3000は複数の半導体素子1及びキャリア30を含む。キャリア30は載置板31及び1つの粘着層32を含む。半導体素子1は導電性バンプ2がキャリア30に面する方式でキャリア30上に配置される。導電性バンプ2及び電極3は粘着層32に完全に陥入し、粘着層32によって完全に覆われ得る。また、粘着層32は、半導体素子1が電極3によって覆われない下表面をも覆う。粘着層32上に一時的に固定されることで、複数の半導体素子1の間の相対位置は維持され、後続のプロセスにより変化しない。図4Eは半導体素子アレイ3001を示しており、それについては図4D及び関連段落の説明を参照できる。半導体素子アレイ3001は複数の半導体素子1及びキャリア30を含む。キャリア30は載置板31及び複数の互いに分離した粘着層32を含み、1つの粘着層32が水平位置及び幅で1つの半導体素子1に対応する。2つの隣接する粘着層32の間には0よりも大きい間隔（スペース）33がある。複数の半導体素子1は導電性バンプ2がキャリア30に面する方式でキャリア30上に配置される。導電性バンプ2及び電極3は粘着層32に完全に陥入し、粘着層32によって完全に覆われ得る。また、粘着層32は、半導体素子1が電極3によって覆われない下表面をも覆う。
【0028】
図5A～図5Dは本発明の一実施例において半導体素子1をトランスファーするステップを示す図である。図5Aに示すように、複数の半導体素子1はアレイの形式でキャリア30上に配列される。各々の半導体素子1は導電性バンプ2の一部の表面によりキャリア30の粘着層32と接触し、かつキャリア30上に一時的に固定される。ピックアップツール40を提供して半導体素子1をキャリア30から他の場所に移動する。ピックアップツール40は複数のピックアップ部41を有し、各々のピックアップ部41はピックアップ待ちの半導体素子1の位置に対応する。図5Bに示すように、ピックアップツール40は移動して複数の半導体素子1に接近し、ピックアップ部41が半導体素子1に接触するようにさせた後に、上へ移動して、ピックアップ部41によってピックアップされた半導体素子1がキャリア30を離れるようにさせる。なお、ピックアップ部41と半導体素子1との間の粘性がピックアップステップ実行中（ピックアップ時）、半導体素子1とキャリア30との間の粘性よりも大きくなる必要がある。ピックアップ部41が接触しない半導体素子1が依然としてキャリア30上に残る。図5Cに示すように、ピックアップツール40はピックアップ部41上に一時的に固定される半導体素子1と一緒に目標基板50の所定位置の上方に移動する。この所定位置で、半導体素子1は目標基板50に直接又は間接的に接触し、かつ最終的に目標基板50上に直接置く又は固定することができる。図5Dに示すように、半導体素子1はピックアップツール40から離れて目標基板50上に留まり、ピックアップツール40は同じ又は異なるキャリア30に移動して他の半導体素子1をピックアップできる。トランスファー後の半導体素子1は導電性バンプ2が目標基板50に面する方式で目標基板50上に配置される。目標基板50は表示器に適用される回路板、TFT基板、RDL（Redistribution Layer）を有する基板、又はパッケージのサブ基板（Sub-mount）であっても良い。もう1つの実施例において、目標基板50は前述のキャリア30と同様の一時キャリアであっても良い。そのうち、図5A～図5Dでは、半導体素子1とキャリア30との接触方式は図4Aに示す態様に限られず、図4Dや図4E図に示す態様であっても良い。
【0029】
図6A～図6Cは本発明のもう1つの実施例において半導体素子1をトランスファーするステップを示す図である。図6Aは複数の半導体素子1がアレイの形式でキャリア30上に置かれることを示す図である。各々の半導体素子1は導電性バンプ2の一部の表面によりキャリア30の粘着層32と接触し、かつキャリア30上に一時的に固定される。続いて、図6Aの構造を反転して又は目標基板50を移動して、半導体素子1がキャリア30と目標基板50との間に位置するが、半導体素子1が目標基板50に直接接触せず、例えば、図6B図に示すように、半導体素子1が目標基板50の上方でサスペンション（懸置）するようにさせる。レーザーエネルギーL1を提供して載置板31の側から粘着層32の特定（所定）位置を照射し、この特定位置はトランスファーされる必要のある1つの半導体素子1に対応する。レーザーエネルギーL1はシングルショットレーザー（Single-Shot Laser）又はマルチショットレーザー（Multi-Shot Laser）であり得る。1つの実施例において、1つの半導体素子1又は1つの粘着層32の1つの位置に対して、1つの照射過程でシングルショットレーザー又はマルチショットレーザーを照射しても良い。もう1つの実施例において、1つの半導体素子1又は1つの粘着層32の複数の位置に対して、1つの照射過程でそれぞれシングルショットレーザー又はマルチショットレーザーを照射しても良い。図6Cに示すように、レーザーエネルギーL1照射後の粘着層32は、半導体素子1と粘着層32との間の粘性の低下を来し、又は、半導体素子1が下へ移動する力を、粘着層3の半導体素子1に対する粘性よりも大きくすることができ、これによって、半導体素子1はキャリア30から目標基板50に落下するようになる。トランスファー後の半導体素子1は、導電性バンプ2が目標基板50を離れる方式で目標基板50上に配置される。もう1つの実施例において、図6Bのステップでは、半導体素子1は先に目標基板50と直接接触し、次にレーザーエネルギーL1が照射されても良く、このようにして、半導体素子1はより正確に目標基板50と位置合わせすることができる。図6Cのステップの後に、除去ステップを選択的に半導体素子1に施すことで、導体素子1上に残る粘着層32を除去できる。除去ステップはドライエッチング又はウェットエッチングを含んでも良く、ドライエッチングは酸素プラズマエッチングプロセスであり得る。そのうち、図6A～図6Cでは、半導体素子1とキャリア30との接触方式は図4Aに示す態様に限定されず、図4Dや図4Eに示す態様であっても良い。
【0030】
図7A～図7Dは本発明の一実施例において半導体素子1を製造するステップを示す図である。図7Aに示すように、複数の半導体ユニット100を基板10の上に設置する。半導体ユニット100は半導体スタック層14、保護層15、第一電極3a及び第二電極3bを含む。半導体ユニット100は、第一電極3a及び第二電極3bが基板10を離れる方式で基板10の上に設置される。第一電極3a及び第二電極3bはそれぞれ、凹部を有し、関連する構造の説明については前述の関連段落の説明を参照できる。続いて、第一電極3a及び第二電極3bの上において互いに分離した2つの箇所で粘着剤80（2つの塊）をそれぞれ形成する。粘着剤80は樹脂81、及び樹脂81に分散している複数の導電性粒子82を含む。一実施例において、粘着剤80を形成する方式はプリント（Printing）、塗布（Coating）、スプレー（Spraying）、分注（Dispensing）によるものであり得る。そのうち、プリントの方式はエアロゾルジェットプリント（Aerosol Jet Printing）、又は、インクジェットプリント（Ink-Jet Printing）を含み得る。樹脂81の材料は熱硬化性プラスチック及びフラックス（flux）を含む。熱硬化性プラスチックはエポキシ樹脂（Epoxy）、シリコーン樹脂（Silicone）、PMMA（polymethyl methacrylate）、及びエピスルフィド（Episulfide）であっても良い。導電性粒子82の融点は樹脂81の硬化温度よりも低い。一実施例において、導電性粒子82の材料は金、銀及び銅であっても良い。もう1つの実施例において、導電性粒子82の材料は低融点の金属又は低液化融点（Liquidus Melting Point）の合金であり得る。一実施例において、低融点の金属又は低液化融点の合金の融点又は液化温度は210℃よりも低い。もう1つの実施例において、低融点の金属又は低液化融点の合金の融点又は液化温度は170℃よりも低い。低液化融点の合金の材料はスズ合金、例えば、スズインジウム合金、スズビスマス合金であっても良い。
【0031】
図7Bに示すように、レーザーエネルギーL2を利用して粘着剤80又はその近傍の領域に照射して粘着剤80を加熱する。レーザーエネルギーL2は紫外線（UV）レーザー光束、可視光レーザー光束又は赤外線（IR）レーザー光束を含み得る。一実施例において、レーザーエネルギーL2は赤外線のパルスモード（Pulse Mode）レーザー光束であり、その波長は750nm～2,000nmの範囲内にあり、光スポットのサイズ（Spot Size）は0.004～0.002cm2であり、光束の直径（Beam Diameter）は100～500μmであり、パルス幅（Duration）は20ミリ秒（ms）未満であり、重複（繰り返し）周波数（Frequency）は500～4000Hzであり、デューティサイクル（Duty Cycle）は1%～10%であり、パワー（Laser Power）は100Wであり、レーザーエネルギー（Laser Energy）は595～850J／cm2である。図7Cに示すように、加熱過程では、導電性粒子82は第一電極3a及び第二電極3bの上に集まって、外へ突起した円弧状外表面を有する第一導電性バンプ2a及び第二導電性バンプ2bを形成できる。樹脂81は第一導電性バンプ2a、第二導電性バンプ2b、及び、第一電極3aと第二電極3bとの間の領域18の上に移動し得る。加熱後、第一導電性バンプ2a及び第二導電性バンプ2bは硬化し、それらを覆う樹脂81は昇温するが完全に硬化せず（Uncured）、液体又は半液体の状態である。続いて、図7Dに示すように、洗浄ステップを行って未硬化の樹脂81を除去し、これによって、第一導電性バンプ2a及び第二導電性バンプ2bは外部環境に露出し、その後のトランスファーのときにキャリアとの接触のために用いられる。洗浄ステップは溶媒（溶剤）を用いて洗浄を行うことができ、溶剤はNMP（N-Methylpyrrolidinone）、MEK（Methyl Ethyl Ketone、ACE（Acetone）又はACE（Isopropyl Alcohol）を含んでも良い。
【0032】
図8A～図8Dは本発明のもう1つの実施例において半導体素子1を製造するステップを示す図である。図8Aに示すように、複数の半導体ユニット100を基板10の上に設置する。半導体ユニット100は半導体スタック層14、保護層15、第一電極3a及び第二電極3bを含む。半導体ユニット100は、第一電極3a及び第二電極3bが基板10を離れる方式で基板10の上に設置される。第一電極3a及び第二電極3bはそれぞれ凹部を有し、関連する構造の説明については前述の関連段落の記載を参照できる。電気メッキ、化学メッキ又は蒸着の方式で第一接合（ボンディング）パッド23a及び第二接合パッド23bを第一電極3a及び第二電極3b上にそれぞれ形成する。第一接合パッド23aの上表面24a及び第二接合パッド23bの上表面24bはほぼ、第一電極3a及び第二電極3bの上表面と共形（Conformal）であり、即ち、両者の輪郭は相似であり、かつ凹部及び/又は粗い（粗化）テクスチャーを有する。一塊の粘着剤83を半導体ユニット100、第一接合パッド23a及び第二接合パッド23bの上に形成する。粘着剤83はこの例において樹脂のみを含む。もう1つの実施例において、粘着剤83は樹脂及び（図7Aにおける導電性粒子と比較して）濃度が比較的低い導電性粒子を含む。一実施例において、粘着剤80を形成する方式はプリント、塗布、スプレー及び分注によるものであっても良い。そのうち、プリントの方式はエアロゾルジェットプリント又はインクジェットプリントを含み得る。第一接合パッド23a及び第二接合パッド23bの材料については前述の導電性バンプ2a、2bに関連する段落の説明を参照できる。また、樹脂の材料についても前述の関連段落の説明を参照できる。
【0033】
図8Bに示すように、レーザーエネルギーL3を利用して第一接合パッド23a及び第二接合パッド23bの位置に照射することで、粘着剤83、第一接合パッド23a及び第二接合パッド23bを加熱する。レーザーエネルギーL3は紫外線（UV）レーザー光束、可視光レーザー光束又は赤外線（IR）レーザー光束を含み得る。一実施例において、レーザーエネルギーL3は赤外線レーザー光束であり、その波長は750nm～2,000nmの範囲内にある。図8Cに示すように、加熱過程では、第一接合パッド23a及び第二接合パッド23bは熱を受けて粘着剤83中に熔融し、かつ第一電極3a及び第二電極3bの上に集まって（樹脂が導電性粒子を含有すれば、導電性粒子は熱を受けた後に部分的又は全部的に第一電極3a及び第二電極3bに向かって移動することもできる）、外へ突起した円弧状外表面を有する第一導電性バンプ2a及び第二導電性バンプ2bを形成する。粘着剤83は第一導電性バンプ2a、第二導電性バンプ2b、及び、第一電極3aと第二電極3bとの間の領域18の上に移動し得る。加熱後、第一導電性バンプ2a及び第二導電性バンプ2bは硬化し、それらを覆う粘着剤83（又は樹脂）は昇温するが完全に硬化せず、液体又は半液体の状態である。続いて、図8Dに示すように、洗浄ステップを行って未硬化の粘着剤83（又は樹脂）を除去し、これによって、第一導電性バンプ2a及び第二導電性バンプ2bは外部環境に露出し、その後のトランスファーのときにキャリアと接触するために用いられる。なお、洗浄ステップについては前述の図7Dの関連段落の説明を参照できる。
【0034】
もう1つの実施例において、前述の図7D及び図8Dの洗浄ステップでは、導電性バンプ2a、2bの間の粘着剤は完全に除去されず、半導体素子100上に残る場合がある。後続のトランスファー及びダイアタッチのプロセスに影響しないために、残り（残留）の粘着剤の最大高さは好ましくは導電性バンプ2a、2bよりも高くない。図9Aは本発明のもう1つの実施例における半導体素子20の立体図である。図9Bは図9Aにおける半導体素子20のBB’線分に沿った断面図である。図9Aに示すように、半導体素子20の上側には2つの互いに分離した第一導電性バンプ2a及び第二導電性バンプ2bがある。第一導電性バンプ2aと第二導電性バンプ2bとの間には半導体素子20を覆う少なくとも一塊の残りの粘着剤84がある。上面図において、残りの粘着剤84は不規則な形状を有し、かつ固定されていない面積を有する。図9Bに示すように、半導体素子20は半導体スタック層14、保護層15、第一電極3a、第二電極3b、第一導電性バンプ2a及び第二導電性バンプ2bを有する。半導体スタック層14の最外側辺19は傾斜面であり、基板10に対して傾斜する。半導体スタック層14は第一半導体層11、活性層12及び第二半導体層13を含む。残った粘着剤84は第一導電性バンプ2aと第二導電性バンプ2bとの間の保護層15の上に位置する。残留の粘着剤84の最上表面は第一導電性バンプ2a及び第二導電性バンプ2bの最大高さよりも高くなく、かつ粗い外表面を有する。残りの粘着剤84の高さが導電性バンプ2a、2bを超えないので、後続のトランスファー及びダイアタッチプロセスに影響を与えることはない。
【0035】
図10Aは本発明の一実施例において半導体素子1が目標基板51にダイアタッチされることを示す図である。目標基板51は表示器に適用される、導電回路を有する回路板、TFT基板、RDL（Redistribution Layer）を有する基板、又はパッケージのサブ基板であっても良い。目標基板51上には複数の導電性接続パッド52がある。半導体素子1は前述の任意の1つの構造であっても良い。導電性バンプは加熱され、熔融して硬化することで、接合層53を形成し、これによって、半導体素子1と導電性接続パッド52とを接続する。半導体素子1は導電性接続パッド52及び接合層53を介して電力及び/又は駆動信号を受け取ることができる。接合層53は選択的に導電性接続パッド52の側表面521を覆うことができる。導電性バンプを加熱して接合層53を形成する過程では、加熱温度、加熱時間などのプロセスパラメータの調整が原因で、接合層53内には分散した金属粒子が出現する可能性がある。図10Bは本発明のもう1つの実施例における半導体素子1が目標基板51にダイアタッチされることを示す図である。接合層53が硬化した後に、接合層53には不規則な粒子8が現れる。換言すれば、接合層53には離散的に分布しており、かつ外形が不規則な粒子8が散布しており、粒子8の材料は接合層53とは異なるが、半導体素子1の電極3a、3b及び／又は導電性接続パッド52の一部の材料と同じであり、例えば、金、白金又は前述の材料の合金である。一実施例において、加熱・硬化の方式はレーザーエネルギーを施しても良く、レーザーエネルギーは紫外線（UV）レーザー光束、可視光レーザー光束又は赤外線（IR）レーザー光束を含み得る。一実施例において、赤外線レーザー光束の波長は750nm～2,000nmの範囲内にある。
【0036】
以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変さらには本発明の技術的範囲に属する。
【符号の説明】
【0037】
1、20 半導体素子
2、2a、2b 導電性バンプ
3、3a、3b 電極
4 粘着構造
5a 第一開孔
5b 第二開孔
6a 第一凹部
6b 第二凹部
7、8 粒子
10 基板
11 第一半導体層
12 活性層
13 第二半導体層
14 半導体スタック層
15 保護層
16 平台
17 下表面
18 領域
19 最外側辺
21、21a、21b 頂部
22、22a、22b 最外表面
23a 第一接合パッド
23b 第二接合パッド
24a、24b 上表面
30 キャリア（載置体）
31 載置板
32 粘着層
33 領域
34 圧痕
40 ピックアップツール
41 ピックアップ部
50、51 目標（ターゲット）基板
52 導電性接続パッド
53 接合層
80、84 粘着剤
81、83 樹脂
82 導電性粒子
151 最上表面
521 側表面
1000、1001、1001’、2000 半導体素子アレイ
θ1、θ2 夾角
D 距離
H1、H2、H3、H4、H5 厚さ
L1、L2、L3 レーザーエネルギー
W1、W2、W3、W4 幅
2、2a、2b 導電性バンプ
3、3a、3b 電極
4 粘着構造
5a 第一開孔
5b 第二開孔
6a 第一凹部
6b 第二凹部
7、8 粒子
10 基板
11 第一半導体層
12 活性層
13 第二半導体層
14 半導体スタック層
15 保護層
16 平台
17 下表面
18 領域
19 最外側辺
21、21a、21b 頂部
22、22a、22b 最外表面
23a 第一接合パッド
23b 第二接合パッド
24a、24b 上表面
30 キャリア（載置体）
31 載置板
32 粘着層
33 領域
34 圧痕
40 ピックアップツール
41 ピックアップ部
50、51 目標（ターゲット）基板
52 導電性接続パッド
53 接合層
80、84 粘着剤
81、83 樹脂
82 導電性粒子
151 最上表面
521 側表面
1000、1001、1001’、2000 半導体素子アレイ
θ1、θ2 夾角
D 距離
H1、H2、H3、H4、H5 厚さ
L1、L2、L3 レーザーエネルギー
W1、W2、W3、W4 幅
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図7D】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図10A】
【図10B】
【外国語明細書】