特開 2023-62363 パルス電圧変換回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023062363

(43)【公開日】2023-05-08

(54)【発明の名称】パルス電圧変換回路

(51)【国際特許分類】

   H03K 5/00 20060101AFI20230426BHJP

   H02M 1/08 20060101ALI20230426BHJP

【ＦＩ】

H03K5/00 T

H02M1/08 A

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2021172283

(22)【出願日】2021-10-21

(71)【出願人】

【識別番号】000219004

【氏名又は名称】島田理化工業株式会社

(74)【代理人】

【識別番号】100087000

【弁理士】

【氏名又は名称】上島 淳一

(72)【発明者】

【氏名】宮▲崎▼ 慎也

【テーマコード（参考）】

5H740

【Ｆターム（参考）】

5H740BA12

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740KK01

(57)【要約】

【課題】出力パルス電圧のパルス特性を調整する機能（パルス特性調整機能）を有するパルス電圧変換回路を提供する。
【解決手段】入力パルス電源と、入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、ハイサイドスイッチに接続されたハイサイド電源とを有し、入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、入力パルス電源とＮチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗と第２の抵抗とにより構成される抵抗分割回路よりなるパルス幅調整回路を接続した。
【選択図】 図５

【特許請求の範囲】

【請求項1】

入力パルス電源と、前記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、前記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、前記ハイサイドスイッチに接続されたハイサイド電源とを有し、前記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、
前記入力パルス電源と前記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗と第２の抵抗とにより構成される抵抗分割回路よりなるパルス幅調整回路を接続した
ことを特徴とするパルス電圧変換回路。

【請求項2】

入力パルス電源と、前記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、前記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、前記ハイサイドスイッチに接続されたハイサイド電源とを有し、前記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、
前記入力パルス電源と前記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗とコンデンサとにより構成されるＲＣ回路よりなるパルス立ち上がり時間調整回路を接続した
ことを特徴とするパルス電圧変換回路。

【請求項3】

入力パルス電源と、前記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、前記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、前記ハイサイドスイッチに接続されたハイサイド電源とを有し、前記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、
前記入力パルス電源と前記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗と第２の抵抗とにより構成される抵抗分割回路よりなるパルス幅調整回路を接続し、かつ、前記第１の抵抗とコンデンサとにより構成されるＲＣ回路よりなるパルス立ち上がり時間調整回路を接続した
ことを特徴とするパルス電圧変換回路。

【請求項4】

入力パルス電源と、前記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、前記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、前記ハイサイドスイッチに接続されたハイサイド電源とを有し、前記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、
前記Ｎチャネル型ＭＯＳＦＥＴのドレインに、第３の抵抗とチャージ電源とより構成されるパルス立ち下がり時間調整回路を、前記第３の抵抗を前記チャージ電源と前記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に直列に接続するようにして接続した
ことを特徴とするパルス電圧変換回路。

【請求項5】

入力パルス電源と、前記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、前記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、前記ハイサイドスイッチに接続されたハイサイド電源とを有し、前記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、
前記入力パルス電源と前記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗と第２の抵抗とにより構成される抵抗分割回路よりなるパルス幅調整回路を接続し、
前記Ｎチャネル型ＭＯＳＦＥＴのドレインに、第３の抵抗とチャージ電源とより構成されるパルス立ち下がり時間調整回路を、前記第３の抵抗を前記チャージ電源と前記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に直列に接続するようにして接続した
ことを特徴とするパルス電圧変換回路。

【請求項6】

入力パルス電源と、前記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、前記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、前記ハイサイドスイッチに接続されたハイサイド電源とを有し、前記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、
前記入力パルス電源と前記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗とコンデンサとにより構成されるＲＣ回路よりなるパルス立ち上がり時間調整回路を接続し、
前記Ｎチャネル型ＭＯＳＦＥＴのドレインに、第３の抵抗とチャージ電源とより構成されるパルス立ち下がり時間調整回路を、前記第３の抵抗を前記チャージ電源と前記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に直列に接続するようにして接続した
ことを特徴とするパルス電圧変換回路。

【請求項7】

入力パルス電源と、前記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、前記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、前記ハイサイドスイッチに接続されたハイサイド電源とを有し、前記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、
前記入力パルス電源と前記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗と第２の抵抗とにより構成される抵抗分割回路よりなるパルス幅調整回路を接続し、かつ、前記第１の抵抗とコンデンサとにより構成されるＲＣ回路よりなるパルス立ち上がり時間調整回路を接続し、
前記Ｎチャネル型ＭＯＳＦＥＴのドレインに、第３の抵抗とチャージ電源とより構成されるパルス立ち下がり時間調整回路を、前記第３の抵抗を前記チャージ電源と前記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に直列に接続するようにして接続した
ことを特徴とするパルス電圧変換回路。

【請求項8】

請求項４、５、６または７のいずれか１項に記載のパルス電圧変換回路において、さらに、
前記第３の抵抗と前記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に第１のダイオードを接続し、
前記ハイサイド電源と前記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に第２のダイオードを接続した
ことを特徴とするパルス電圧変換回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、パルス電圧変換回路に関する。さらに詳細には、本発明は、例えば、ＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ－ｔｒａｎｓｉｓｔｏｒ ｌｏｇｉｃ）やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）の出力のレベルのような低電圧パルス電圧（入力パルス電圧）を所望の波高値の高電圧のパルス電圧（出力パルス電圧）に変換する際などのように、入力パルス電圧を所望の波高値のパルス電圧（出力パルス電圧）に変換する際に用いて好適なパルス電圧変換回路に関する。

【背景技術】

【0002】

従来より、ＴＴＬやＣＭＯＳの出力のレベルのような低電圧パルス電圧（入力パルス電圧）を所望の波高値の高電圧のパルス電圧（出力パルス電圧）に変換するなどのように、入力パルス電圧を所望の波高値のパルス電圧（出力パルス電圧）に変換するパルス電圧変換回路が知られている。

【0003】

ここで、図１には、上記したような従来のパルス電圧変換回路の回路構成図が示されている。

【0004】

この図１に示す従来のパルス電圧変換回路１００においては、電流出力端１０２における出力パルス電圧Ｖｏｕｔの波高値は、ハイサイド電源（Ｖ１）１０４の電圧値およびハイサイドスイッチ（Ｑ２）１０６を介して当該ハイサイド電源（Ｖ１）１０４に接続された抵抗分割回路１０８を構成する直列接続された抵抗（Ｒ４）１１０と抵抗（Ｒ５）１１２との分圧比に応じて、所望の値に設定することが可能である。

【0005】

なお、このパルス電圧変換回路１００においては、ハイサイドスイッチ（Ｑ２）１０６としてＰＮＰトランジスタを用いた例を示している。

【0006】

より詳細には、ハイサイド電源（Ｖ１）１０４は、接続線１１４によりハイサイドスイッチ（Ｑ２）１０６のエミッタ（Ｅ）に接続されている。

【0007】

また、抵抗分割回路１０８を構成する抵抗（Ｒ４）１１０は、ハイサイドスイッチ（Ｑ２）１０６のコレクタ（Ｃ）と電流出力端１０２とに接続されていて、ハイサイドスイッチ（Ｑ２）１０６を介してハイサイド電源（Ｖ１）１０４と電流出力端１０２とを接続している。

【0008】

一方、抵抗分割回路１０８を構成する抵抗（Ｒ５）１１２は、電流出力端１０２とグランドとを接続している。

【0009】

そして、このパルス電圧変換回路１００においては、ハイサイドスイッチ（Ｑ２）１０６のベース（Ｂ）と接続されている入力パルス電源１１６の入力パルス電圧Ｖｉｎに応じて、ハイサイドスイッチ（Ｑ２）１０４をＯＮ（オン）／ＯＦＦ（オフ）制御することにより、出力パルス電圧Ｖｏｕｔを生成する。

【0010】

また、パルス電圧変換回路１００は、入力パルス電源１１６とハイサイドスイッチ（Ｑ２）１０６のベース（Ｂ）との間にＮチャネル型ＭＯＳＦＥＴ（Ｎ－ｃｈａｎｅｌ ＭＯＳＦＥＴ（Ｑ１）１１８を接続しており、このＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８により、入力パルス電源１１６により発生される入力パルス電圧Ｖｉｎに応じて、ハイサイドスイッチ（Ｑ２）１０６のベース電圧を制御している。

【0011】

なお、パルス電圧変換回路１００においては、入力パルス電源１１６とＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート（Ｇ）とを接続する接続線１２０に、グラウンドに接地するプルダウン抵抗（Ｒ１）１２２が接続されている。

【0012】

また、パルス電圧変換回路１００においては、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレイン（Ｄ）とハイサイドスイッチ（Ｑ２）１０６のベース（Ｂ）との間に、抵抗（Ｒ２）１２４とコンデンサ（Ｃ１）１２６とを並列接続して構成されるＲＣ並列回路が接続されている。

【0013】

さらに、パルス電圧変換回路１００においては、ハイサイド電源（Ｖ１）１０４とハイサイドスイッチ（Ｑ２）１０６のエミッタ（Ｅ）とを接続する接続線１１４と、上記したＲＣ並列回路とハイサイドスイッチ（Ｑ２）１０６のベース（Ｂ）とを接続する接続線１２８との間に、当該接続線１１４と当該接続線１２８とを接続する抵抗（Ｒ３）１３０が接続されている。

【0014】

以上の構成において、まず、上記したパルス電圧変換回路１００におけるパルス電圧変換の際のパルス立ち上がり時の動作について説明する。

【0015】

即ち、このパルス電圧変換回路１００においては、入力パルス電源１１６により発生される入力パルス電圧Ｖｉｎが立ち上がることにより、入力パルス電源１１６によりＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート（Ｇ）が駆動されて、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓが立ち上がる。

【0016】

そして、ゲート－ソース電圧Ｖｇｓの電位がＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧を超えると、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレイン－ソース間が導通される。

【0017】

そうすると、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８によりハイサイドスイッチ（Ｑ２）１０６のベース（Ｂ）が駆動され、ハイサイドスイッチ（Ｑ２）１０６のベース電位が、ハイサイド電源（Ｖ１）１０４の電位から、ハイサイド電源（Ｖ１）１０４の電位を抵抗（Ｒ２）１２４と抵抗（Ｒ３）１３０とで分圧した値にまで低下する。

【0018】

そして、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅがハイサイドスイッチ（Ｑ２）１０６の閾値電圧（このパルス電圧変換回路１００においては負電圧である。）を超えると、ハイサイドスイッチ（Ｑ２）１０６のコレクタ－エミッタ間が導通され、上記したベース－エミッタ電圧Ｖｂｅに応じた電流が、抵抗（Ｒ４）１１０と抵抗（Ｒ５）１１２とより構成される抵抗分割回路に供給される。

【0019】

これにより、ハイサイド電源（Ｖ１）１０４の電位を抵抗（Ｒ４）１１０と抵抗（Ｒ５）１１２とより分圧した電位が、電流出力端１０２において出力パルス電圧Ｖｏｕｔとして立ち上がることになる。

【0020】

ここで、抵抗（Ｒ２）１２４に並列に接続されているコンデンサ（Ｃ１）１２６は、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレイン－ソース間導通に対する、ハイサイドスイッチ（Ｑ２）１０６のコレクタ－エミッタ間の導通応答を改善（高速化）している。

【0021】

次に、上記したパルス電圧変換回路１００におけるパルス電圧変換の際のパルス立ち下がり時の動作について説明する。

【0022】

即ち、このパルス電圧変換回路１００においては、入力パルス電源１１６により発生される入力パルス電圧Ｖｉｎが立ち下がることにより、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓが立ち下がる。

【0023】

そして、ゲート－ソース電圧Ｖｇｓの電位がＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧を下回ると、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレイン－ソース間の導通が切断される。

【0024】

そうすると、ハイサイドスイッチ（Ｑ２）１０６のベース電位が、ハイサイド電源（Ｖ１）１０４の電位を抵抗（Ｒ２）１２４と抵抗（Ｒ３）１３０とで分圧した値から、ハイサイド電源（Ｖ１）１０４の電位にまで上昇する。

【0025】

そして、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅがハイサイドスイッチ（Ｑ２）１０６の閾値電圧（このパルス電圧変換回路１００においては負電圧である。）を下回ると、ハイサイドスイッチ（Ｑ２）１０６のコレクタ－エミッタ間の導通が切断され、抵抗（Ｒ４）１１０と抵抗（Ｒ５）１１２とより構成される抵抗分割回路への電流の供給が停止される。

【0026】

これにより、電流出力端１０２において出力パルス電圧Ｖｏｕｔが立ち下がることになる。

【0027】

以上において説明した動作により、上記したパルス電圧変換回路１００においては、入力パルス電源１１６により発生される入力パルス電圧Ｖｉｎに応じて、所望の波高値の出力パルス電圧Ｖｏｕｔへの変換が行われる。

【0028】

ところで、上記したような従来のパルス電圧変換回路１００においては、出力パルス電圧Ｖｏｕｔのパルス特性（波高値、パルス幅、立ち上がり時間ならびに立ち下がり時間である。）は、ハイサイドスイッチ（Ｑ２）１０６の特性（閾値電圧やベース端子容量などである。）、ハイサイドスイッチ（Ｑ２）１０６のベース電圧を制御するための素子であるＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の特性（閾値電圧やゲート端子容量などである。）ならびに周辺回路（プルダウン抵抗（Ｒ１）１２２、抵抗（Ｒ２）１２４、抵抗（Ｒ３）１３０、抵抗（Ｒ４）１１０、抵抗（Ｒ５）１１２ならびにコンデンサ（Ｃ１）１２６である。）の定数に依存している。

【0029】

ここで、図２（ａ）（ｂ）（ｃ）（ｄ）、図３（ａ’）（ｂ’）（ｃ’）（ｄ’）ならびに図４（ａ’’）（ｂ’’）（ｃ’’）（ｄ’’）には、上記した従来のパルス電圧変換回路１００において、入力パルス電圧Ｖｉｎが出力パルス電圧Ｖｏｕｔに変換されるまでの入力パルス電圧Ｖｉｎ、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓ、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅならびに出力パルス電圧Ｖｏｕｔの変移の様子が示されている。

【0030】

より詳細には、図２（ａ）、図３（ａ’）ならびに図４（ａ’’）には、入力パルス電圧Ｖｉｎが出力パルス電圧Ｖｏｕｔに変換されるまでにおける、入力パルス電圧Ｖｉｎの電圧波形の変位が示されている。

【0031】

また、図２（ｂ）、図３（ｂ’）ならびに図４（ｂ’’）には、入力パルス電圧Ｖｉｎが出力パルス電圧Ｖｏｕｔに変換されるまでにおける、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓの電圧波形の変位が示されている。

【0032】

さらに、図２（ｃ）、図３（ｃ’）ならびに図４（ｃ’’）には、入力パルス電圧Ｖｉｎが出力パルス電圧Ｖｏｕｔに変換されるまでにおける、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの電圧波形の変位が示されている。

【0033】

さらにまた、図２（ｄ）、図３（ｄ’）ならびに図４（ｄ’’）には、入力パルス電圧Ｖｉｎが出力パルス電圧Ｖｏｕｔに変換されるまでにおける、出力パルス電圧Ｖｏｕｔの電圧波形の変移の様子が示されている。

【0034】

まず、図２（ａ）（ｂ）（ｃ）（ｄ）を参照しながら説明するが、この図２（ａ）（ｂ）（ｃ）（ｄ）は、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート端子容量、ハイサイドスイッチ（Ｑ２）１０６の閾値電圧ならびにハイサイドスイッチ（Ｑ２）１０６のベース端子容量が基準値である場合のパルス電圧変換の様子の一例を示している。

【0035】

なお、上記したように、図２（ａ）は入力パルス電圧Ｖｉｎの電圧波形の変移を示し、図２（ｂ）はＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓの電圧波形の変位を示し、図２（ｃ）はハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの電圧波形の変位を示し、図２（ｄ）は出力パルス電圧Ｖｏｕｔの電圧波形の変移を示している。

【0036】

ここで、図２（ａ）に示す電圧波形の入力パルス電圧Ｖｉｎが入力された際において、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓについては、図２（ｂ）に示すように、入力パルス電圧Ｖｉｎの信号源である入力パルス電源１１６の出力インピーダンスとＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート端子容量とにより立ち上がり時間が鈍り（図２（ｂ）の（イ）部を参照する。）、プルダウン抵抗（Ｒ１）１２２とＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート端子容量とにより立ち下がり時間が鈍る（図２（ｂ）の（ロ）部を参照する。）。

【0037】

また、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅについては、図２（ｃ）に示すように、立ち上がり（０Ｖ→負電圧）時間は、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓの立ち上がり時間の鈍りに加え、抵抗（Ｒ２）１２４とハイサイドスイッチ（Ｑ２）１０６のベース端子容量とによりさらに立ち上がり時間が鈍り（図２（ｃ）の（ハ）部を参照する。）、立ち下がり（負電圧→０Ｖ）時間は、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓの立ち下がり時間の鈍りに加え、抵抗（Ｒ３）１３０とハイサイドスイッチ（Ｑ２）１０６のベース端子容量とによりさらに立ち下がり時間が鈍る（図２の（ニ）部を参照する。）。

【0038】

また、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓの立ち上がり時間が鈍ったことにより、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓが立ち上がり始めてから、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧を超えるまでの時間だけ、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの立ち上がり（０Ｖ→負電圧）始めが遅延し（図２の（ホ）部を参照する。）、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓの立ち下がり時間が鈍ったことにより、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓが立ち下がり始めてから、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧を下回るまでの時間だけ、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの立ち下がり（負電圧→０Ｖ）始めが遅延する（図２（ｃ）の（へ）部を参照する。）。

【0039】

そして、出力パルス電圧Ｖｏｕｔについては、図２（ｄ）に示すように、立ち上がり時間Ｔｏｎは、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの立ち上がり（０Ｖ→負電圧）時間の鈍りに加え、抵抗（Ｒ４）１１０と出力パルス電圧Ｖｏｕｔに接続される負荷の入力容量とによりさらに鈍り（図２（ｄ）の（ト）部を参照する。）、立ち下がり時間Ｔｏｆｆは、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの立ち下がり（負電圧→０Ｖ）時間の鈍りに加え、抵抗（Ｒ５）１１２と出力パルス電圧Ｖｏｕｔに接続される負荷の入力容量とによりさらに鈍る（図２（ｄ）の（チ）部を参照する。）。

【0040】

また、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの立ち上がり（０Ｖ→負電圧）時間が鈍ったことにより、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅが立ち上がり始めてから、ハイサイドスイッチ（Ｑ２）１０６の閾値電圧を超えるまでの時間だけ、出力パルス電圧Ｖｏｕｔの立ち上がり始めが遅延し（図２（ｄ）の（リ）部を参照する。）、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの立ち下がり（負電圧→０Ｖ）時間が鈍ったことにより、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅが立ち下がり始めてから、ハイサイドスイッチ（Ｑ２）１０６の閾値電圧を下回るまでの時間だけ、出力パルス電圧Ｖｏｕｔの立ち下がり始めが遅延する（図２（ｄ）の（ヌ）部を参照する。）。

【0041】

以上において説明したように、出力パルス電圧Ｖｏｕｔは図２（ｄ）に示すようなパルス特性となる。

【0042】

これに対して、図３（ａ’）（ｂ’）（ｃ’）（ｄ’）には、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧が基準値よりも高く、かつ、ハイサイドスイッチ（Ｑ２）１０６の閾値電圧が基準値よりも低い場合のパルス電圧変換の様子の一例を示している。

【0043】

なお、上記したように、図３（ａ’）は入力パルス電圧Ｖｉｎの電圧波形の変移を示し、図３（ｂ’）はＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓの電圧波形の変位を示し、図３（ｃ’）はハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの電圧波形の変位を示し、図３（ｄ’）は出力パルス電圧Ｖｏｕｔの電圧波形の変移を示している。

【0044】

また、図３（ａ’）（ｂ’）（ｃ’）（ｄ’）においては、上記において図２（ａ）（ｂ）（ｃ）（ｄ）を参照しながら説明した（イ）部、（ロ）部、（ハ）部、（ニ）部、（ホ）部、（ヘ）部、（ト）部、（チ）部、（リ）部ならびに（ヌ）部に相当する部位には、それぞれ「’」を付加して（イ’）部、（ロ’）部、（ハ’）部、（ニ’）部、（ホ’）部、（ヘ’）部、（ト’）部、（チ’）部、（リ’）部ならびに（ヌ’）部により示している。

【0045】

一方、図４（ａ’’）（ｂ’’）（ｃ’’）（ｄ’’）には、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧が基準値よりも低く、かつ、ハイサイドスイッチ（Ｑ２）１０６の閾値電圧が基準値よりも高い場合のパルス電圧変換の様子の一例を示している。

【0046】

なお、上記したように、図４（ａ’’）は入力パルス電圧Ｖｉｎの電圧波形の変移を示し、図４（ｂ’’）はＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓの電圧波形の変位を示し、図４（ｃ’’）はハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの電圧波形の変位を示し、図４（ｄ’’）は出力パルス電圧Ｖｏｕｔの電圧波形の変移を示している。

【0047】

また、図４（ａ’’）（ｂ’’）（ｃ’’）（ｄ’’）においては、上記において図２（ａ）（ｂ）（ｃ）（ｄ）を参照しながら説明した（イ）部、（ロ）部、（ハ）部、（ニ）部、（ホ）部、（ヘ）部、（ト）部、（チ）部、（リ）部ならびに（ヌ）部に相当する部位には、それぞれ「’’」を付加して（イ’’）部、（ロ’’）部、（ハ’’）部、（ニ’’）部、（ホ’’）部、（ヘ’’）部、（ト’’）部、（チ’’）部、（リ’’）部ならびに（ヌ’’）部により示している。

【0048】

ここで、図３（ａ’）（ｂ’）（ｃ’）（ｄ’）に示すＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧が基準値よりも高く、かつ、ハイサイドスイッチ（Ｑ２）１０６の閾値電圧が基準値よりも低い場合には、図２（ａ）（ｂ）（ｃ）（ｄ）に示すＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート端子容量、ハイサイドスイッチ（Ｑ２）１０６の閾値電圧ならびにハイサイドスイッチ（Ｑ２）１０６のベース端子容量が基準値である場合と比較すると、立ち上がり時間Ｔｏｎおよび立ち下がり時間Ｔｏｆｆに変化はないが、パルス幅Ｔｐｗが短くなっている。

【0049】

一方、図４（ａ’’）（ｂ’’）（ｃ’’）（ｄ’’）に示すＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧が基準値よりも低く、かつ、ハイサイドスイッチ（Ｑ２）１０６の閾値電圧が基準値よりも高い場合には、図２（ａ）（ｂ）（ｃ）（ｄ）に示すＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート端子容量、ハイサイドスイッチ（Ｑ２）１０６の閾値電圧ならびにハイサイドスイッチ（Ｑ２）１０６のベース端子容量が基準値である場合と比較すると、立ち上がり時間Ｔｏｎおよび立ち下がり時間Ｔｏｆｆに変化はないが、パルス幅Ｔｐｗが長くなっている。

【0050】

即ち、上記において説明したことから明らかなように、上記した従来のパルス電圧変換回路１００によれば、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８やハイサイドスイッチ（Ｑ２）１０６の特性の個体間のばらつきによって、出力パルス電圧Ｖｏｕｔのパルス特性が変化してしまうという問題点があった。

【0051】

同様に，上記において説明したことから明らかなように、上記した従来のパルス電圧変換回路１００によれば、周辺回路（プルダウン抵抗（Ｒ１）１２２、抵抗（Ｒ２）１２４、抵抗（Ｒ３）１３０、抵抗（Ｒ４）１１０、抵抗（Ｒ５）１１２ならびにコンデンサ（Ｃ１）１２６である。）の定数の個体間のばらつきによっても、出力パルス電圧Ｖｏｕｔのパルス特性が変化してしまうという問題点があった。

【0052】

なお、周辺回路の定数の個体間のばらつきに起因する出力パルス電圧Ｖｏｕｔのパルス特性の変化は、当該周辺回路定数の変更（調整）により、概ね相殺することが可能であることが知られている。

【0053】

しかしながら、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８やハイサイドスイッチ（Ｑ２）１０６の特性の個体間のばらつきに起因する出力パルス電圧Ｖｏｕｔのパルス特性の変化は、単にＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８やハイサイドスイッチ（Ｑ２）１０６を交換すれば解決できるという簡単なものでもない。

【0054】

即ち、同一のロット内の製品（部品）は同じような特性である場合が多いため、同一のロット内における所定の基準値の特性をもった製品（部品）を実装する際には、当該ロット内の製品（部品）を相互に交換したとしても、所望のパルス特性を得られる可能性は低い。

【0055】

そして、複数ロットにわたって部品を購入して交換作業を繰り返せば、所望のパルス特性を得られる可能性はあるが、部品費や交換にかかる作業工数増による製造コスト増加を引き起こすという新たな問題点を招来するものであった。

【0056】

なお、本願出願人が特許出願のときに知っている先行技術は、文献公知発明に係る発明ではないため、本願明細書に記載すべき先行技術文献情報はない。

【発明の概要】

【発明が解決しようとする課題】

【0057】

本発明は、上記したような従来の技術における種々の不具合や問題点に鑑みてなされたものであり、その目的とするところは、出力パルス電圧のパルス特性を調整する機能（パルス特性調整機能）を有するパルス電圧変換回路を提供しようとするものである。

【課題を解決するための手段】

【0058】

上記目的を達成するために、本発明によるパルス電圧変換回路は、従来のパルス電圧変換回路の回路構成に加えて、出力パルス電圧のパルス特性を調整するためのパルス特性調整回路を有するようにしたものである。

【0059】

即ち、本発明によるパルス電圧変換回路は、パルス特性調整回路たるパルス幅調整回路として、Ｎチャネル型ＭＯＳＦＥＴの閾値電圧変化時の出力パルス電圧のパルス幅を調整するための抵抗分割回路（パルス幅調整回路）を、入力パルス電圧の信号源である入力パルス電源とＮチャネル型ＭＯＳＦＥＴと間に設けるようにしたものである。

【0060】

また、本発明によるパルス電圧変換回路は、パルス特性調整回路たるパルス立ち上がり時間調整回路として、Ｎチャネル型ＭＯＳＦＥＴのゲート端子容量変化時の出力パルス電圧のパルス立ち上がり時間を調整するための抵抗―コンデンサ回路（ＲＣ回路）（パルス立ち上がり時間調整回路）を、入力パルス電圧の信号源である入力パルス電源とＮチャネル型ＭＯＳＦＥＴと間に設けるようにしたものである。

【0061】

また、本発明によるパルス電圧変換回路は、パルス特性調整回路たるパルス立ち下がり時間調整回路として、ハイサイドスイッチのベース端子容量変化時の出力パルス電圧のパルス立ち下がり時間を調整するための抵抗およびチャージ電源（パルス立ち下がり時間調整回路）を、Ｎチャネル型ＭＯＳＦＥＴのドレインに設けるようにしたものである。

【0062】

また、本発明によるパルス電圧変換回路は、本発明によるパルス電圧変換回路がパルス立ち下がり時間調整回路を備える場合において、チャージ電源とハイサイド電源との電位が異なる場合でも使用できるように、各々の電源への電流の逆流を阻止するためのダイオード（逆流防止ダイオード）を設けるようにしたものである。

【0063】

従って、本発明によるパルス電圧変換回路によれば、従来のパルス電圧変換回路に上記したパルス幅調整回路を組み込んだり、あるいは、従来のパルス電圧変換回路に上記したパルス立ち上がり時間調整回路を組み込んだり、あるいは、従来のパルス電圧変換回路に上記したパルス立ち下がり時間調整回路を組み込んだりすることにより、出力パルス電圧のパルス特性を調整することが可能となる。

【0064】

また、本発明によるパルス電圧変換回路によれば、従来のパルス電圧変換回路に上記したパルス立ち下がり時間調整回路を組み込んだ際に、従来のパルス電圧変換回路に逆流防止ダイオードを組み込むことにより、チャージ電源とハイサイド電源との電位が異なる場合でも各々の電源への電流の逆流を阻止することが可能となる。

【0065】

こうした本発明によるパルス電圧変換回路は、Ｎチャネル型ＭＯＳＦＥＴやハイサイドスイッチの製造中止などの理由により代替部品に置き換えて設計変更を実施する際において、設計変更前の回路における出力パルス電圧のパルス特性と同等のパルス特性を得たいときや、量産時に各部品の特性のばらつきにより出力パルス電圧のパルス特性が変化してしまうのを周辺回路の定数変更で調整したいときなどに有効である。

【0066】

即ち、本発明は、入力パルス電源と、上記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、上記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、上記ハイサイドスイッチに接続されたハイサイド電源とを有し、上記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、上記入力パルス電源と上記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗と第２の抵抗とにより構成される抵抗分割回路よりなるパルス幅調整回路を接続するようにしたものである。

【0067】

また、本発明は、入力パルス電源と、上記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、上記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、上記ハイサイドスイッチに接続されたハイサイド電源とを有し、上記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、上記入力パルス電源と上記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗とコンデンサとにより構成されるＲＣ回路よりなるパルス立ち上がり時間調整回路を接続するようにしたものである。

【0068】

また、本発明は、入力パルス電源と、上記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、上記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、上記ハイサイドスイッチに接続されたハイサイド電源とを有し、上記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、上記入力パルス電源と上記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗と第２の抵抗とにより構成される抵抗分割回路よりなるパルス幅調整回路を接続し、かつ、上記第１の抵抗とコンデンサとにより構成されるＲＣ回路よりなるパルス立ち上がり時間調整回路を接続するようにしたものである。

【0069】

また、本発明は、入力パルス電源と、上記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、上記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、上記ハイサイドスイッチに接続されたハイサイド電源とを有し、上記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、上記Ｎチャネル型ＭＯＳＦＥＴのドレインに、第３の抵抗とチャージ電源とより構成されるパルス立ち下がり時間調整回路を、上記第３の抵抗を上記チャージ電源と上記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に直列に接続するようにして接続するようにしたものである。

【0070】

また、本発明は、入力パルス電源と、上記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、上記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、上記ハイサイドスイッチに接続されたハイサイド電源とを有し、上記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、上記入力パルス電源と上記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗と第２の抵抗とにより構成される抵抗分割回路よりなるパルス幅調整回路を接続し、上記Ｎチャネル型ＭＯＳＦＥＴのドレインに、第３の抵抗とチャージ電源とより構成されるパルス立ち下がり時間調整回路を、上記第３の抵抗を上記チャージ電源と上記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に直列に接続するようにして接続するようにしたものである。

【0071】

また、本発明は、入力パルス電源と、上記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、上記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、上記ハイサイドスイッチに接続されたハイサイド電源とを有し、上記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、上記入力パルス電源と上記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗とコンデンサとにより構成されるＲＣ回路よりなるパルス立ち上がり時間調整回路を接続し、上記Ｎチャネル型ＭＯＳＦＥＴのドレインに、第３の抵抗とチャージ電源とより構成されるパルス立ち下がり時間調整回路を、上記第３の抵抗を上記チャージ電源と上記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に直列に接続するようにして接続するようにしたものである。

【0072】

また、本発明は、入力パルス電源と、上記入力パルス電源により駆動されるＮチャネル型ＭＯＳＦＥＴと、上記Ｎチャネル型ＭＯＳＦＥＴにより駆動されるハイサイドスイッチと、上記ハイサイドスイッチに接続されたハイサイド電源とを有し、上記入力パルス電源より入力される入力パルス電圧に応じて出力パルス電圧を生成するパルス電圧変換回路において、上記入力パルス電源と上記Ｎチャネル型ＭＯＳＦＥＴとの間に、第１の抵抗と第２の抵抗とにより構成される抵抗分割回路よりなるパルス幅調整回路を接続し、かつ、上記第１の抵抗とコンデンサとにより構成されるＲＣ回路よりなるパルス立ち上がり時間調整回路を接続し、上記Ｎチャネル型ＭＯＳＦＥＴのドレインに、第３の抵抗とチャージ電源とより構成されるパルス立ち下がり時間調整回路を、上記第３の抵抗を上記チャージ電源と上記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に直列に接続するようにして接続するようにしたものである。

【0073】

また、本発明は、上記した本発明において、さらに、上記第３の抵抗と上記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に第１のダイオードを接続し、上記ハイサイド電源と上記Ｎチャネル型ＭＯＳＦＥＴのドレインとの間に第２のダイオードを接続するようにしたものである。

【発明の効果】

【0074】

本発明は、以上説明したように構成されているので、出力パルス電圧のパルス特性を調整する機能（パルス特性調整機能）を有するパルス電圧変換回路を提供することが可能になるという優れた効果を奏するものである。

【図面の簡単な説明】

【0075】

【図1】図１は、従来のパルス電圧変換回路の回路構成図である。

【図2】図２（ａ）（ｂ）（ｃ）（ｄ）は、図１に示す従来のパルス電圧変換回路において、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）の閾値電圧が基準値であり、かつ、ハイサイドスイッチ（Ｑ２）の閾値電圧が基準値である場合のパルス電圧変換の動作を示すタイミングチャート図である。

【図3】図３（ａ’）（ｂ’）（ｃ’）（ｄ’）は、図１に示す従来のパルス電圧変換回路において、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）の閾値電圧が基準値よりも高く、かつ、ハイサイドスイッチ（Ｑ２）の閾値電圧が基準値よりも低い場合のパルス電圧変換の動作を示すタイミングチャート図である。

【図4】図４（ａ’’）（ｂ’’）（ｃ’’）（ｄ’’）は、図１に示す従来のパルス電圧変換回路において、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）の閾値電圧が基準値よりも低く、かつ、ハイサイドスイッチ（Ｑ２）の閾値電圧が基準値よりも高い場合のパルス電圧変換の動作を示すタイミングチャート図である。

【図5】図５は、本発明の実施の形態の一例によるパルス電圧変換回路の回路構成図である。

【発明を実施するための形態】

【0076】

以下、添付の図面を参照しながら、本発明によるパルス電圧変換回路の実施の形態の一例について詳細に説明するものとする。

【0077】

なお、以下の「発明を実施するための形態」の項の説明においては、図１乃至図４の各図を参照しながら説明した構成ならびに作用と同一あるいは相当する構成ならびに作用については、図１乃至図４の各図において用いた符号と同一の符号をそれぞれ付して示すことにより、その詳細な構成ならびに作用の説明は省略する。

【0078】

ここで、図５には、本発明の実施の形態の一例によるパルス電圧変換回路の回路構成図があらわされている。

【0079】

この図５に示す本発明の実施の形態の一例によるパルス電圧変換回路１０と従来のパルス電圧変換回路１００とを比較すると、パルス電圧変換回路１０において、入力パルス電圧Ｖｉｎの信号源たる入力パルス電源１１６とＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート（Ｇ）との間にパルス特性調整回路としてパルス幅調整回路が組み込まれている点で、両者は相違する。

【0080】

このパルス幅調整回路は、抵抗（Ｒａ）１２と抵抗（Ｒ１）１２２とからなる抵抗分割回路により構成される。

【0081】

ここで、抵抗（Ｒａ）１２は、入力パルス電源１１６とＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート（Ｇ）とを接続する接続線１２０上に、入力パルス電源１１６とＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート（Ｇ）とに直列に接続されている。

【0082】

このパルス電圧変換回路１０においても、入力パルス電圧Ｖｉｎに応じてＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８にゲート－ソース電圧Ｖｇｓが印加されるが、入力パルス電圧Ｖｉｎの信号源たる入力パルス電源１１６には出力インピーダンスが存在し、また、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲートにはゲート端子容量が存在するため、ゲート－ソース電圧Ｖｇｓは立ち上がり時間および立ち下がり時間に傾斜をもった波形となる。

【0083】

そのため、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧が変動すると、出力パルス電圧Ｖｏｕｔのパルス幅Ｔｐｗが変化してしまうことになるが、パルス電圧変換回路１０においては、抵抗（Ｒａ）１２と抵抗（Ｒ１）１２２とからなる抵抗分割回路により構成されるパルス幅調整回路を組み込まれているので、パルス幅調整回路を構成する抵抗分割回路の抵抗（Ｒａ）１２および／または抵抗（Ｒ１）１２２の定数を変更（調整）することにより、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓの波高値を調整でき、それにより、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８の閾値電圧を超える時間および下回る時間を制御することによって，出力パルス電圧Ｖｏｕｔのパルス幅Ｔｐｗを調整することができる。

【0084】

また、パルス電圧変換回路１０とパルス電圧変換回路１００とを比較すると、パルス電圧変換回路１０において、入力パルス電圧Ｖｉｎの信号源たる入力パルス電源１１６とＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート（Ｇ）との間にパルス特性調整回路としてパルス立ち上がり時間調整回路が組み込まれている点で、両者は相違する。

【0085】

このパルス立ち上がり時間調整回路は、抵抗（Ｒａ）１２とコンデンサ（Ｃａ）１４とからなる抵抗―コンデンサ回路（ＲＣ回路）により構成される。

【0086】

ここで、コンデンサ（Ｃａ）１４は、抵抗（Ｒａ）１２と抵抗（Ｒ１）１２２との間における接続線１２０に、グラウンドに接地させて接続されている。

【0087】

なお、抵抗（Ｒａ）１２は、パルス立ち上がり時間調整回路と上記したパルス幅調整回路とに共用される。

【0088】

上記において説明したように、ゲート－ソース電圧Ｖｇｓは立ち上がり時間に傾斜をもつため、これに応じて出力パルス電圧Ｖｏｕｔに立ち上がり時間Ｔｏｎが生じる。

【0089】

この立ち上がり時間Ｔｏｎは、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート端子容量の変動に伴い変化してしまうが、パルス電圧変換回路１０においては、抵抗（Ｒａ）１２とコンデンサ（Ｃａ）１４とからなる抵抗―コンデンサ回路（ＲＣ回路）により構成されるパルス立ち上がり時間調整回路が組み込まれているので、パルス立ち上がり時間調整回路を構成する抵抗―コンデンサ回路（ＲＣ回路）の抵抗（Ｒａ）１２および／またはコンデンサ（Ｃａ）１４の定数を変更（調整）することにより、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓの立ち上がり時間を調整して制御することができ、それにより、出力パルス電圧Ｖｏｕｔのパルス立ち上がり時間Ｔｏｎを調整することができる。

【0090】

さらに、パルス電圧変換回路１０とパルス電圧変換回路１００とを比較すると、パルス電圧変換回路１０において、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレイン（Ｄ）にパルス特性調整回路としてパルス立ち下がり時間調整回路を設けている点で、両者は相違する。

【0091】

このパルス立下り時間調整回路は、抵抗（Ｒｂ）１６およびチャージ電源（Ｖａ）１８により構成されるものである。

【0092】

ここで、抵抗（Ｒｂ）１６は、チャージ電源（Ｖａ）１８とＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレイン（Ｄ）との間に直列に接続されている。

【0093】

パルス電圧変換回路１０において、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレイン－ソース間の導通および切断を瞬時に行うことができたとしても、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅを、ハイサイド電源（Ｖ１）１０４と抵抗（Ｒ２）１２４および抵抗（Ｒ３）１３０で構成される抵抗分割回路にて生成する以上は、ベース端子容量が存在するため、ハイサイドスイッチ（Ｑ２）１０４のベース－エミッタ電圧Ｖｂｅの立ち下がり（負電圧→０Ｖ）時間は傾斜をもつことになり、これに応じて出力パルス電圧Ｖｏｕｔに立ち下がり時間Ｔｏｆｆが生じる。

【0094】

この立ち下がり時間Ｔｏｆｆは、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレイン－ソース間導通速度（Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のゲート－ソース電圧Ｖｇｓに依存する。）や、ハイサイドスイッチ（Ｑ２）１０６のベース端子容量の変動に伴い変化してしまうが、パルス電圧変換回路１０においては、抵抗（Ｒｂ）１６およびチャージ電源（Ｖａ）１８により構成されるパルス立下り時間調整回路が組み込まれているので、パルス立下り時間調整回路を構成する抵抗（Ｒｂ）１６の定数および／またはチャージ電源（Ｖａ）１８の回路定数を変更（調整）することにより、ハイサイドスイッチ（Ｑ２）１０６のベース－エミッタ電圧Ｖｂｅの立ち下がり（負電圧→０Ｖ）時間を調整して制御することができ、それにより、出力パルス電圧Ｖｏｕｔのパルス立ち下がり時間Ｔｏｆｆを調整することができる。

【0095】

さらにまた、パルス電圧変換回路１０とパルス電圧変換回路１００とを比較すると、パルス電圧変換回路１０において、ハイサイド電源（Ｖ１）１０４の電位とチャージ電源（Ｖａ）１８の電位とが等しくない場合でも、ハイサイド電源（Ｖ１）１０４やチャージ電源（Ｖａ）１８への電流の逆流を防ぐため、逆流防止ダイオードとしてダイオード（Ｄａ）２０が抵抗（Ｒｂ）１６とＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレインとの間に挿入されて直列接続されるとともに、逆流防止ダイオードとしてダイオード（Ｄｂ）２２が抵抗（Ｒ２）とＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレインとの間、即ち、ハイサイド電源（Ｖ１）１０４とＮチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレインとの間に挿入されて直列接続されている点で、両者は相違する。

【0096】

パルス電圧変換回路１０において、出力パルス電圧Ｖｏｕｔを所望の波高値に設定する際に、当該所望の波高値に応じてハイサイド電源（Ｖ１）１０４の電位は決定されるが、上記したチャージ電源（Ｖａ）１８の電位が必ずしもハイサイド電源（Ｖ１）と同じ電位に設定できるとは限らない。

【0097】

従って、ハイサイド電源（Ｖ１）１０４の電位とチャージ電源（Ｖａ）１８の電位とが異なる場合には、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ１）１１８のドレイン－ソース間が非導通時に電位の高い方から電位の低い方へ電流が逆流してしまうが、パルス電圧変換回路１０においては、ダイオード（Ｄａ）２０およびダイオード（Ｄｂ）２２が挿入されているので、こうした電流の逆流を防ぐことができるため、ハイサイド電源（Ｖ１）１０４の電位とチャージ電源（Ｖａ）１８の電位とをそれぞれ独立して設定することが可能となる。

【0098】

以上において説明したように、本発明によるパルス電圧変換回路１０は、従来のパルス電圧変換回路１００に上記したパルス幅調整回路を組み込んだり、あるいは、従来のパルス電圧変換回路１００に上記したパルス立ち上がり時間調整回路を組み込んだり、あるいは、従来のパルス電圧変換回路１００に上記したパルス立ち下がり時間調整回路を組み込んだりすることにより、出力パルス電圧のパルス特性を調整することが可能となる。

【0099】

また、本発明によるパルス電圧変換回路１０は、従来のパルス電圧変換回路１００に上記したパルス立ち下がり時間調整回路を組み込んだ際に、従来のパルス電圧変換回路１００に逆流防止ダイオードを組み込むことにより、チャージ電源とハイサイド電源との電位が異なる場合でも各々の電源への電流の逆流を阻止することが可能となる。

【0100】

また、こうした本発明によるパルス電圧変換回路１０は、Ｎチャネル型ＭＯＳＦＥＴやハイサイドスイッチの製造中止などの理由により代替部品に置き換えて設計変更を実施する際において、設計変更前の回路における出力パルス電圧のパルス特性と同等のパルス特性を得たいときや、量産時に各部品の特性のばらつきにより出力パルス電圧のパルス特性が変化してしまうのを周辺回路の定数変更で調整したいときなどに有効である。

【0101】

なお、上記した実施の形態は例示に過ぎないものであり、本発明は他の種々の形態で実施することができるものである。即ち、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の省略、置き換えあるいは変更などを適宜に行うことができる。

【0102】

例えば、上記した実施の形態は、以下の（１）乃至（４）に説明するように変形してもよい。

【0103】

（１） 上記した実施の形態においては、本発明によるパルス電圧変換回路が、パルス幅調整回路とパルス立ち上がり時間調整回路とパルス立ち下がり時間調整回路と逆流防止ダイオードとを全て備えた場合について説明したが、これに限られるものではないことは勿論である。

【0104】

即ち、本発明によるパルス電圧変換回路は、設計条件などに応じて、パルス幅調整回路のみを備えていたり、あるいは、パルス立ち上がり時間調整回路のみを備えていたり、あるいは、パルス立ち下がり時間調整回路のみを備えているようにしてもよい。

【0105】

あるいは、本発明によるパルス電圧変換回路は、パルス幅調整回路とパルス立ち上がり時間調整回路とパルス立ち下がり時間調整回路との３個の回路の中から、設計条件などに応じて適宜に選択したいずれか２個の回路のみを備えるようにしてもよい。

【0106】

具体的には、本発明によるパルス電圧変換回路は、パルス幅調整回路とパルス立ち上がり時間調整回路との２個の回路のみを備えるようにしてもよいし、あるいは、パルス幅調整回路とパルス立ち下がり時間調整回路との２個の回路のみを備えるようにしてもよいし、あるいは、パルス立ち上がり時間調整回路とパルス立ち下がり時間調整回路との２個の回路のみを備えるようにしてもよい。

【0107】

（２） 上記した実施の形態においては、本発明によるパルス電圧変換回路が、逆流防止ダイオードを備えた場合について説明したが、これに限られるものではないことは勿論である。

【0108】

即ち、本発明によるパルス電圧変換回路は、設計条件などに応じて、逆流防止ダイオードを設けなくてもよい。

【0109】

特に、本発明によるパルス電圧変換回路がパルス立下り時間調整回路を備えていない場合には、逆流防止ダイオードを設ける必要はない。

【0110】

（３） 上記した実施の形態においては、パルス幅調整回路、パルス立ち上がり時間調整回路、パルス立ち下がり時間調整回路ならびに逆流防止ダイオードを含む各構成素子の定数などの詳細な説明は省略したが、こうした定数などは設計条件などに応じて適宜に設定すればよい。

【0111】

（４） 上記した実施の形態ならびに上記した（１）乃至（３）に示す各実施の形態や変形例は、適宜に組み合わせるようにしてもよいことは勿論である。

【産業上の利用可能性】

【0112】

本発明は、ＴＴＬやＣＭＯＳの出力のレベルのような低電圧パルス電圧（入力パルス電圧）を所望の波高値の高電圧のパルス電圧（出力パルス電圧）に変換する際などのように、入力パルス電圧を所望の波高値のパルス電圧（出力パルス電圧）に変換する際に用いると極めて有用である。

【符号の説明】

【0113】

１０ パルス電圧変換回路
１２ 抵抗（Ｒａ）（第１の抵抗）
１４ コンデンサ（Ｃａ）
１６ 抵抗（Ｒｂ）（第３の抵抗）
１８ チャージ電源（Ｖａ）
２０ ダイオード（Ｄａ）（第１のダイオード）
２２ ダイオード（Ｄｂ）（第２のダイオード）
１００ パルス電圧変換回路
１０２ 電流出力端
１０４ ハイサイド電源（Ｖ１）
１０６ ハイサイドスイッチ（Ｑ２）
１０８ 抵抗分割回路
１１０ 抵抗（Ｒ４）
１１２ 抵抗（Ｒ５）
１１４ 接続線
１１６ 入力パルス電源
１１８ Ｎチャネル型ＭＯＳＦＥＴ（Ｎ－ｃｈａｎｅｌ ＭＯＳＦＥＴ（Ｑ１）
１２０ 接続線
１２２ プルダウン抵抗（Ｒ１）（第２の抵抗）
１２４ 抵抗（Ｒ２）
１２６ コンデンサ（Ｃ１）
１２８ 接続線
１３０ 抵抗（Ｒ３）

【図1】

【図2】

【図3】

【図4】

【図5】