特開 2023-68486 サーマルプリントヘッド

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023068486

(43)【公開日】2023-05-17

(54)【発明の名称】サーマルプリントヘッド

(51)【国際特許分類】

   B41J 2/345 20060101AFI20230510BHJP

【ＦＩ】

B41J2/345 B

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021179637

(22)【出願日】2021-11-02

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100133514

【弁理士】

【氏名又は名称】寺山 啓進

(72)【発明者】

【氏名】有瀧 康之

【テーマコード（参考）】

2C065

【Ｆターム（参考）】

2C065GA01

2C065GB01

2C065KB04

2C065KB13

(57)【要約】

【課題】素子を保護することのできるサーマルプリントヘッドを提供する。
【解決手段】本実施形態のサーマルプリントヘッドは、発熱抵抗体と、発熱抵抗体の通電を制御する駆動回路と、駆動回路に接続された入力信号配線及び電源配線と、駆動回路と入力信号配線を介して電気的に接続された入力信号電極と、駆動回路と電気的に接続された出力信号電極と、駆動回路と電源配線を介して電気的に接続された電源電極と、駆動回路と電気的に接続された接地電極と、出力信号電極または接地電極と電気的に接続されたシールド配線とを備える。シールド配線は、電源電極または入力信号電極に印加された静電気放電による電流を導通可能なように電源配線または入力信号配線と離隔して配置される。
【選択図】図３

【特許請求の範囲】

【請求項1】

発熱抵抗体と、
前記発熱抵抗体の通電を制御する駆動回路と、
前記駆動回路に接続された入力信号配線及び電源配線と、
前記駆動回路と前記入力信号配線を介して電気的に接続された入力信号電極と、
前記駆動回路と電気的に接続された出力信号電極と、
前記駆動回路と前記電源配線を介して電気的に接続された電源電極と、
前記駆動回路と電気的に接続された接地電極と、
前記出力信号電極または前記接地電極と電気的に接続されたシールド配線と、
を備え、
前記シールド配線は、
前記電源電極または前記入力信号電極に印加された静電気放電による電流を導通可能なように前記電源配線または前記入力信号配線と離隔して配置される、サーマルプリントヘッド。

【請求項2】

前記入力信号電極は、
第１のストローブ信号電極、第２のストローブ信号電極、データラッチ信号電極、シリアルデータ入力信号電極、クロック入力信号電極、及び位相信号電極を有する、請求項１に記載のサーマルプリントヘッド。

【請求項3】

前記出力信号電極は、
第１の共通電極である、請求項１または請求項２に記載のサーマルプリントヘッド。

【請求項4】

前記出力信号電極は、
第２の共通電極である、請求項１または請求項２に記載のサーマルプリントヘッド。

【請求項5】

前記接地電極は、
第１の接地電極である、請求項１または請求項２に記載のサーマルプリントヘッド。

【請求項6】

前記接地電極は、
第２の接地電極である、請求項１または請求項２に記載のサーマルプリントヘッド。

【請求項7】

前記シールド配線は、
前記出力信号電極または前記接地電極と電気的に接続された一端と対向する他端が未接続である、請求項１～請求項６のいずれか１項に記載のサーマルプリントヘッド。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、サーマルプリントヘッドに関する。

【背景技術】

【0002】

半導体装置及び半導体大規模集積回路（Large Scale Integration、以下、ＬＳＩと称する）にダメージを与える現象として静電気放電（Electro Static Discharge、以下、ＥＳＤと称する）が知られている。また、半導体装置及びＬＳＩに対するＥＳＤは、静電気を帯びた導電体や人間等が、半導体装置の外部端子に接近・接触した場合に発生することが多く、ＥＳＤによる電流がＬＳＩ内部に導通することにより、ＬＳＩ内部の素子の特性変動や配線の破壊等を引き起こすことが知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開2004-154870号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

そのため、保護されていない入力端子からＥＳＤによる電流がＬＳＩ内部に流れるとＬＳＩ内部の配線を経由して素子を破壊する可能性がある。

【0005】

本開示は、素子を保護することのできるサーマルプリントヘッドを提供する。

【0006】

本実施形態の一態様によれば、発熱抵抗体と、発熱抵抗体の通電を制御する駆動回路と、駆動回路に接続された入力信号配線及び電源配線と、駆動回路と入力信号配線を介して電気的に接続された入力信号電極と、駆動回路と電気的に接続された出力信号電極と、駆動回路と電源配線を介して電気的に接続された電源電極と、駆動回路と電気的に接続された接地電極と、出力信号電極または接地電極と電気的に接続されたシールド配線とを備える。シールド配線は、電源電極または入力信号電極に印加された静電気放電による電流を導通可能なように電源配線または入力信号配線と離隔して配置される、サーマルプリントヘッドが提供される。

【発明の効果】

【0007】

本実施形態によれば、素子を保護することのできるサーマルプリントヘッドを提供することができる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１の実施形態に係るサーマルプリントヘッドを示す模式的な構成図である。

【図2】図２は、第１の実施形態に係るサーマルプリントヘッドを示す全体の等価回路図である。

【図3】図３は、図２で示す駆動IC周辺の拡大図である。

【図4】図４は、第２の実施形態に係るサーマルプリントヘッドを示す全体の等価回路図である。

【図5】図５は、図４で示す駆動IC周辺の拡大図である。

【図6】図６は、第３の実施形態に係るサーマルプリントヘッドを示す全体の等価回路図である。

【図7】図７は、図６で示す駆動IC周辺の拡大図である。

【図8】図８は、第４の実施形態に係るサーマルプリントヘッドを示す全体の等価回路図である。

【図9】図９は、図８で示す駆動IC周辺の拡大図である。

【発明を実施するための形態】

【0009】

次に、図面を参照して、本実施形態について説明する。以下に説明する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

【0010】

また、以下に示す実施形態は、技術的思想を具体化するための装置や方法を例示するものであって、各構成部品の材質、形状、構造、配置等を特定するものではない。本実施形態は、特許請求の範囲において、種々の変更を加えることができる。

【0011】

［第１の実施形態］
図１は、第１の実施形態に係るサーマルプリントヘッド１０を示す模式的な構成図の一例である。

【0012】

第１の実施形態に係るサーマルプリントヘッド１０は、図１に示すように、絶縁基板１と、絶縁基板１上に形成された第１の共通配線２と、発熱抵抗体３と、駆動回路４と、コネクタ５とを備える。発熱抵抗体３は、第１の共通配線２と電気的に接続されている。駆動回路４は、第１の共通配線２と電気的に接続され、発熱抵抗体３に導通する電流を制御している。
コネクタ５は、外部からの各端子とサーマルプリントヘッド１０の各電極とを介して、駆動回路４と電気的に接続されている。以下の説明において、ＥＳＤによる電流をＥＳＤ電流とも称する。

【0013】

コネクタ５は、第１の共通ＶＨ１電極、電源ＶＤＤ電極、第１のストローブ信号ＳＴＢ１電極、第２のストローブ信号ＳＴＢ２電極、データラッチ信号ＬＡＴ電極、第２の共通ＶＨ２電極、シリアルデータ入力信号ＤＩ電極、クロック入力信号ＣＬＫ電極、位相信号Ｍ電極、第１の接地ＧＮＤ＿ＩＣ電極、第２の接地ＧＮＤ電極を有する。ここで、第１の接地ＧＮＤ＿ＩＣ電極とは、駆動回路４用の接地電極（ローカル接地電極）である。第２の接地ＧＮＤ電極とは、汎用な接地電極（グローバル接地電極）である。なお、第２の接地ＧＮＤ電極は、駆動回路４に電気的に接続されていてもよい。

【0014】

図２は、第１実施形態に係るサーマルプリントヘッド１０を示す全体の等価回路である。図３は、図１に示す駆動ＩＣ４周辺の拡大図である。

【0015】

第１実施形態に係るサーマルプリントヘッド１０の基板内の構成及び配線について、図２及び図３を用いて説明する。

【0016】

サーマルプリントヘッド１０は、図２及び図３に示すように、発熱抵抗体３の一例である抵抗体Ｒ１～Ｒ１２８と、抵抗体Ｒ１～Ｒ１２８の通電を制御する駆動回路４と、駆動回路４に接続された入力信号配線（１３～１５、１７～１９）及び電源配線（１１Ａ、１１Ｂ）と、駆動回路４と入力信号配線（１３～１５、１７～１９）を介して電気的に接続された入力信号電極（ＳＴＢ１、ＳＴＢ２、ＬＡＴ、ＤＩ、ＣＬＫ、Ｍ）と、駆動回路４と電気的に接続された出力信号電極の一例である第１の共通ＶＨ１電極と、駆動回路４と電源配線（１１Ａ、１１Ｂ）を介して電気的に接続された電源ＶＤＤ電極と、駆動回路４と電気的に接続された接地電極の一例である第１の接地ＧＮＤ＿ＩＣ電極と、第１の共通ＶＨ１電極と電気的に接続されたシールド配線（２０Ａ、２０Ｂ）と、を備える。なお、第１の共通ＶＨ１電極は、図２及び図３に示すように、出力信号配線の一例である第１の共通配線２と電気的に接続されていてもよい。出力信号電極の一例である第２の共通ＶＨ２電極は、出力信号配線の一例である第２の共通配線１６を介して電気的に接続されていてもよい。また、第１の接地ＧＮＤ＿ＩＣ電極は、接地配線１２を介して電気的に接続されていてもよい。以下の説明において、抵抗体Ｒ１～Ｒ１２８の総称を発熱抵抗体３と称する。また、駆動回路４を駆動ＩＣ（駆動集積回路：駆動 Integrated Circuit）４とも称する。ここで、一例として発熱抵抗体３である抵抗体Ｒ１～Ｒ１２８を１２８個で説明したが、抵抗体の数量は、１２８個等の複数に限定するもではなく、例えば、１個でもよい。

【0017】

図２及び図３に示すように、抵抗体Ｒ１～Ｒ１２８の一端は、第１の共通配線２を介して、サーマルプリントヘッド１０の第１の共通ＶＨ１電極に電気的に接続されている。また、抵抗体Ｒ１～Ｒ１２８の他端は、駆動ＩＣ４の各ドライバ出力ＤＯ１～ＤＯ１２８端子に電気的に接続されている。

【0018】

駆動ＩＣ４の電源ＶＤＤ端子は、電源配線（１１Ａ、１１Ｂ）を介してサーマルプリントヘッド１０の電源ＶＤＤ電極に電気的に接続されている。なお、電源配線（１１Ａ、１１Ｂ）は、どちらか片方を配置してもよい。

【0019】

駆動ＩＣ４の第１の接地ＧＮＤ＿ＩＣ端子は、接地配線１２を介してサーマルプリントヘッド１０の第１の接地ＧＮＤ＿ＩＣ電極に電気的に接続されている。

【0020】

駆動ＩＣ４の第１のストローブ信号ＳＴＢ１端子は、入力信号配線１３を介してサーマルプリントヘッド１０の第１のストローブ信号ＳＴＢ１電極に電気的に接続されている。第１のストローブ信号ＳＴＢ１とは、例えば、Ｒ１～Ｒ６４までの抵抗体を発熱する時間を制御する信号である。

【0021】

駆動ＩＣ４の第２のストローブ信号ＳＴＢ２端子は、入力信号配線１４を介してサーマルプリントヘッド１０の第２のストローブ信号ＳＴＢ２電極に電気的に接続されている。第２のストローブ信号ＳＴＢ２とは、例えば、Ｒ６５～Ｒ１２８までの抵抗体を発熱する時間を制御する信号である。

【0022】

駆動ＩＣ４のデータラッチ信号ＬＡＴ端子は、入力信号配線１５を介してサーマルプリントヘッド１０のデータラッチ信号ＬＡＴ電極に電気的に接続されている。データラッチ信号ＬＡＴとは、例えば、シフトレジスタのデータ読み込みまたは直前のデータの保持を制御する入力信号である。

【0023】

駆動ＩＣ４の複数の第２の共通電極ＶＨ２＿Ａ～ＶＨ２＿Ｈ端子は、出力信号配線の一例である第２の共通配線１６を介してサーマルプリントヘッド１０の第２の共通ＶＨ２電極に電気的に接続されている。駆動ＩＣ４の第２の共通電極ＶＨ２＿Ａ～ＶＨ２＿Ｈ端子は、駆動ＩＣ４内部の配線抵抗の影響を最小にするため、各ドライバ出力ＤＯ１～ＤＯ１２８端子に対面して複数個配置されていてもよい。

【0024】

駆動ＩＣ４のシリアルデータ入力信号ＤＩ端子は、入力信号配線１７を介してサーマルプリントヘッド１０のシリアルデータ入力信号ＤＩ電極に電気的に接続されている。シリアルデータ入力信号とは、駆動ＩＣ４へ入力するシフトレジスタのシリアルデータ信号である。

【0025】

駆動ＩＣ４のクロック入力信号ＣＬＫ端子は、入力信号配線１８を介してサーマルプリントヘッド１０のクロック入力信号ＣＬＫ電極に電気的に接続されている。

【0026】

駆動ＩＣ４の位相信号Ｍ端子は、入力信号配線１９を介してサーマルプリントヘッド１０の位相信号Ｍ電極に電気的に接続されている。位相信号Ｍとは、第１の共通ＶＨ１電極と第２の共通ＶＨ２電極の間の電圧の位相を示す信号である。

【0027】

入力信号電極（ＳＴＢ１、ＳＴＢ２、ＬＡＴ、ＤＩ、ＣＬＫ、Ｍ）は、第１のストローブ信号ＳＴＢ１電極、第２のストローブ信号ＳＴＢ２電極、データラッチ信号ＬＡＴ電極、シリアルデータ入力信号ＤＩ電極、クロック入力信号ＣＬＫ電極、及び位相信号Ｍ電極を有する。

【0028】

シールド配線（２０Ａ、２０Ｂ）の一方は、第１の共通ＶＨ１電極に出力信号配線の一例である第１の共通配線２を介して電気的に接続されている。また、シールド配線（２０Ａ、２０Ｂ）の他方は、未接続にしている。つまり、シールド配線（２０Ａ、２０Ｂ）の他方は、ＥＳＤ電流を誘導するための配線であり、一方の第１の共通ＶＨ１電極にＥＳＤ電流を流すため、終端には素子を接続しない。すなわち、シールド配線（２０Ａ、２０Ｂ）は、コネクタ５の電源VDD電極または各信号入力電極（ＳＴＢ１、ＳＴＢ２、ＬＡＴ、ＤＩ、ＣＬＫ、Ｍ）から電源配線（１１Ａ、１１Ｂ）または入力信号配線（１３～１５、１７～１９）を介してＥＳＤ電流（３０Ａ、３０Ｂ）を導通することで他の素子へのダメージを防ぐことができる。

【0029】

シールド配線（２０Ａ、２０Ｂ）は、図３に示すように、電源VDD電極に印加されたＥＳＤ電流を導通可能なように電源配線（１１Ａ、１１Ｂ）と離隔して配置されている。なお、シールド配線（２０Ａ、２０Ｂ）は、各信号入力電極（ＳＴＢ１、ＳＴＢ２、ＬＡＴ、ＤＩ、ＣＬＫ、Ｍ）に印加されたＥＳＤ電流を導通可能なように入力信号配線（１３～１５、１７～１９）と離隔して配置されていてもよい。

【0030】

なお、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に限定されない。例えば、「何らかの電気的作用を有するもの」には、電極、配線、スイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。

【0031】

（ＥＳＤ電流経路）
図３に示すように、駆動ＩＣ４周辺には、駆動ＩＣ４の各ドライバ出力ＤＯ１～ＤＯ１２８端子、各第２の共通電極ＶＨ２＿Ａ～ＶＨ２＿Ｈ端子、第１の接地電極ＧＮＤ＿ＩＣ端子、電源ＶＤＤ端子の各配線が密集して配置されている。

【0032】

また、駆動ＩＣ４周辺には、駆動ＩＣ４の第１のストローブ信号ＳＴＢ１端子、第２のストローブ信号ＳＴＢ２端子、データラッチ信号ＬＡＴ端子、シリアルデータ入力信号ＤＩ端子、クロック信号ＣＬＫ端子、及び位相信号Ｍ端子の各配線が密集して配置されている。

【0033】

一般的に、サーマルプリントヘッド１０の各抵抗体及び各抵抗体周辺は、配線がオーバーコート用ガラス層で覆われているため、外部からのＥＳＤ電流が配線に達することはない。しかし、駆動ＩＣ４周および駆動ＩＣ４直下は、ガラス層が設けられていない。また、サーマルプリントヘッド１０のコネクタ５は、ガラス層が設けられていない。そのため、保護されていない電極から印加されるＥＳＤ電流は、サーマルプリントヘッド１０の内部である駆動IC４周辺で配線間を介して流れやすい。

【0034】

具体的には、図３に示すように、例えば、サーマルプリントヘッド１０の電源ＶＤＤ電極にＥＳＤ電流（３０Ａ、３０Ｂ）が流れた場合、ＥＳＤ電流（３０Ａ、３０Ｂ）は、電源ＶＤＤ電極から電源配線（１１Ａ、１１Ｂ）、シールド配線（２０Ａ、２０Ｂ）、及び第１の共通配線２を介して第１の共通ＶＨ１電極に流れていく。なお、駆動ＩＣの端子配置は、限定するものではなく、電源ＶＤＤ端子と各信号入力電極の配置が異なっていてもよい。また、各信号入力電極にＥＳＤ電流が流れた場合も、各信号入力電極からＥＳＤ電流が流れやすい位置にシールド配線を配置されていてもよい。

【0035】

以上説明したように、第１の実施の形態によれば、ＥＳＤ電流がコネクタの電極に導通しても、シールド配線によって、素子を保護することができる。

【0036】

［第２の実施形態］
第２の実施形態に係るサーマルプリントヘッド１０Ａについて図面を用いて説明する。ここで、図４は、第２の実施形態に係るサーマルプリントヘッド１０Ａを示す全体の等価回路図である。図５は、図４で示す駆動ＩＣ４周辺の拡大図である。

【0037】

第２の実施形態に係るサーマルプリントヘッド１０Ａは、図４及び図５に示すように、シールド配線（２１Ａ、２１Ｂ）の接続先が異なる。第１の実施形態に係るサーマルプリントヘッド１０は、シールド配線（２０Ａ、２０Ｂ）が、第１の共通ＶＨ１電極に電気的に接続されているのに対し、第２の実施形態に係るサーマルプリントヘッド１０Ａは、シールド配線（２１Ａ、２１Ｂ）が、接地電極の一例である第１の接地ＧＮＤ＿ＩＣ電極に電気的に接続されている。

【0038】

第２の実施形態において、第１の実施形態と共通する点（例えば、第１の共通配線２、発熱抵抗体３、駆動ＩＣ４、電源ＶＤＤ電極、第１の接地ＧＮＤ＿ＩＣ電極、各入力信号電極、第１の共通ＶＨ１電極、第２の共通ＶＨ２電極）は、第１の実施形態を援用し、以下、異なる点について説明する。

【0039】

図４及び図５に示すように、シールド配線（２１Ａ、２１Ｂ）の一方は、第１の接地ＧＮＤ＿ＩＣ電極に電気的に接続されている。また、シールド配線（２１Ａ、２１Ｂ）の他方は、未接続にしている。つまり、シールド配線（２１Ａ、２１Ｂ）の他方は、ＥＳＤ電流を誘導するための配線であり、一方の第１の接地ＧＮＤ＿ＩＣ電極にＥＳＤ電流を流すため、終端には素子を接続しない。すなわち、シールド配線（２１Ａ、２１Ｂ）は、コネクタ５の電源ＶＤＤ電極または各信号入力電極（ＳＴＢ１、ＳＴＢ２、ＬＡＴ、ＤＩ、ＣＬＫ、Ｍ）から電源配線（１１Ａ、１１Ｂ）または入力信号配線（１３～１５、１７～１９）を介してＥＳＤ電流（３１Ａ、３１Ｂ）を導通させることで他の素子へのダメージを防ぐことができる。

【0040】

（ＥＳＤ電流経路）
具体的には、図５に示すように、例えば、サーマルプリントヘッド１０Ａの電源ＶＤＤ電極にＥＳＤ電流（３１Ａ、３１Ｂ）が導通した場合、ＥＳＤ電流（３１Ａ、３１Ｂ）は、電源ＶＤＤ電極から電源配線（１１Ａ、１１Ｂ）、シールド配線（２１Ａ、２１Ｂ）、及び第１の接地ＧＮＤ＿ＩＣ電極に流れていく。なお、駆動ＩＣ４の端子配置は、限定するものではなく、電源ＶＤＤ端子と各信号入力電極の配置が異なっていてもよい。また、各信号入力電極にＥＳＤ電流が流れた場合も、各信号入力電極からＥＳＤ電流が流れやすい位置にシールド配線を配置してもよい。

【0041】

以上説明したように、第２の実施の形態によれば、ＥＳＤ電流がコネクタの電極に印加しても、シールド配線によって、素子を保護することができる。

【0042】

［第３の実施形態］
第３の実施形態に係るサーマルプリントヘッド１０Ｂについて図面を用いて説明する。ここで、図６は、第３の実施形態に係るサーマルプリントヘッド１０Ｂを示す全体の等価回路図である。図７は、図６で示す駆動ＩＣ４周辺の拡大図である。

【0043】

第３の実施形態に係るサーマルプリントヘッド１０Ｂは、図６及び図７に示すように、シールド配線（２２Ａ、２２Ｂ）の接続先が異なる。第２の実施形態に係るサーマルプリントヘッド１０Ａでは、シールド配線（２１Ａ、２１Ｂ）が、第１の接地ＧＮＤ＿ＩＣ電極に電気的に接続されているのに対し、第３の実施形態に係るサーマルプリントヘッド１０Ｂでは、シールド配線（２２Ａ、２２Ｂ）が、出力信号電極の一例である第２の共通ＶＨ２電極に電気的に接続されている。

【0044】

第３の実施形態において、第２の実施形態と共通する点（例えば、第１の共通配線２、発熱抵抗体３、駆動ＩＣ４、電源ＶＤＤ電極、第１の接地ＧＮＤ＿ＩＣ電極、各入力信号電極、第１の共通ＶＨ１電極、第２の共通ＶＨ２電極）は、第２の実施形態を援用し、以下、異なる点について説明する。

【0045】

図６及び図７に示すように、シールド配線（２２Ａ、２２Ｂ）の一方は、第２の共通ＶＨ２電極に電気的に接続されている。また、シールド配線（２２Ａ、２２Ｂ）の他方は、未接続にしている。つまり、シールド配線（２２Ａ、２２Ｂ）の他方は、ＥＳＤ電流を誘導するための配線であり、一方の第２の共通ＶＨ２電極にＥＳＤ電流を流すため、終端には素子を接続しない。すなわち、シールド配線（２２Ａ、２２Ｂ）は、コネクタ５の電源ＶＤＤ電極または各信号入力電極（ＳＴＢ１、ＳＴＢ２、ＬＡＴ、ＤＩ、ＣＬＫ、Ｍ）から電源配線（１１Ａ、１１Ｂ）または入力信号配線（１３～１５、１７～１９）を介して流れるＥＳＤ電流（３２Ａ、３２Ｂ）を導通することで他の素子へのダメージを防ぐことができる。

【0046】

（ＥＳＤ電流経路）
具体的には、図７に示すように、例えば、サーマルプリントヘッド１０Ｂの電源ＶＤＤ電極にＥＳＤ電流（３２Ａ、３２Ｂ）が流れた場合、ＥＳＤ電流（３２Ａ、３２Ｂ）は、電源ＶＤＤ電極から電源配線（１１Ａ、１１Ｂ）、シールド配線（２２Ａ、２２Ｂ）、及び第２の共通ＶＨ２電極に導通する。なお、駆動ＩＣ４の端子配置は、限定するものではなく、電源ＶＤＤ端子と各信号入力電極の配置が異なっていてもよい。また、各信号入力電極にＥＳＤ電流が流れた場合も、各信号入力電極からＥＳＤ電流が導通しやすい位置にシールド配線を配置してもよい。

【0047】

以上説明したように、第３の実施の形態によれば、ＥＳＤ電流がコネクタの電極に印加しても、シールド配線によって、素子を保護することができる。

【0048】

［第４の実施形態］
第４の実施形態に係るサーマルプリントヘッド１０Ｃについて図面を用いて説明する。ここで、図８は、第４の実施形態に係るサーマルプリントヘッド１０Ｃを示す全体の等価回路図である。図９は、図８で示す駆動ＩＣ４周辺の拡大図である。

【0049】

第４の実施形態に係るサーマルプリントヘッド１０Ｃは、図８及び図９に示すように、シールド配線（２３Ａ、２３Ｂ）の接続先が異なる。第３の実施形態に係るサーマルプリントヘッド１０Ｂは、シールド配線（２２Ａ、２２Ｂ）が、第２の共通ＶＨ２電極に電気的に接続されているのに対し、第４の実施形態に係るサーマルプリントヘッド１０Ｃは、シールド配線（２３Ａ、２３Ｂ）が、接地電極の一例である第２の接地ＧＮＤ電極に電気的に接続されている。

【0050】

第４の実施形態において、第３の実施形態と共通する点（例えば、第１の共通配線２、発熱抵抗体３、駆動ＩＣ４、電源ＶＤＤ電極、第１の接地ＧＮＤ＿ＩＣ電極、各入力信号電極、第１の共通ＶＨ１電極、第２の共通ＶＨ２電極）は、第３の実施形態を援用し、以下、異なる点について説明する。

【0051】

図８及び図９に示すように、シールド配線（２３Ａ、２３Ｂ）の一方を接地電極の一例である第２の接地ＧＮＤ電極に電気的に接続されている。また、シールド配線（２３Ａ、２３Ｂ）の他方は、未接続にしている。つまり、シールド配線（２３Ａ、２３Ｂ）の他方は、ＥＳＤ電流を誘導するための配線であり、一方の第２の接地ＧＮＤ電極にＥＳＤ電流を流すため、終端には素子を接続しない。すなわち、シールド配線（２３Ａ、２３Ｂ）は、コネクタ５の電源ＶＤＤ電極または各信号入力電極（ＳＴＢ１、ＳＴＢ２、ＬＡＴ、ＤＩ、ＣＬＫ、Ｍ）から電源配線（１１Ａ、１１Ｂ）または入力信号配線（１３～１５、１７～１９）を介してＥＳＤ電流（３３Ａ、３３Ｂ）を導通させることで他の素子へのダメージを防ぐことができる。

【0052】

（ＥＳＤ電流経路）
具体的には、図９に示すように、例えば、サーマルプリントヘッド１０Ｃの電源ＶＤＤ電極にＥＳＤ電流（３３Ａ、３３Ｂ）が流れた場合、ＥＳＤ電流（３３Ａ、３３Ｂ）は、電源ＶＤＤ電極から電源配線（１１Ａ、１１Ｂ）、シールド配線（２３Ａ、２３Ｂ）、及び第２の接地ＧＮＤ電極に流れていく。なお、駆動ＩＣ４の端子配置は、限定するものではなく、電源ＶＤＤ端子と各信号入力電極の配置が異なっていてもよい。また、各信号入力電極にＥＳＤ電流が流れた場合も、各信号入力電極からＥＳＤ電流が流れやすい位置にシールド配線を配置してもよい。

【0053】

以上説明したように、第４の実施の形態によれば、ＥＳＤ電流がコネクタの電極に印加しても、シールド配線によって、素子を保護することができる。

【0054】

（その他の実施形態）
上述のように、一実施形態について記載したが、開示の一部をなす論述及び図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替の実施形態、実施例及び運用技術が明らかとなろう。このように、本実施形態は、ここでは記載しない様々な実施形態等を含む。

【符号の説明】

【0055】

２ 第１の共通配線
３ 発熱抵抗体
４ 駆動回路
１０ サーマルプリントヘッド
１１Ａ、１１Ｂ 電源配線
１２ 接地配線
１３、１４、１５、１７、１８、１９ 入力信号配線
１６ 第２の共通配線
２０Ａ、２０Ｂ、２１Ａ、２１Ｂ、２２Ａ、２２Ｂ、２３Ａ、２３Ｂ シールド配線
３０Ａ、３０Ｂ、３１Ａ、３１Ｂ、３２Ａ、３２Ｂ、３３Ａ、３３Ｂ ＥＳＤ電流
Ｒ１～Ｒ１２８ 抵抗体
ＳＴＢ１ 第１ストローブ信号
ＳＴＢ２ 第２ストローブ信号
ＬＡＴ データラッチ信号
ＤＩ シリアルデータ入力信号
ＣＬＫ クロック入力信号
Ｍ 位相信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】