特開 2023-70102 データケーブル用のプラグコネクタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023070102

(43)【公開日】2023-05-18

(54)【発明の名称】データケーブル用のプラグコネクタ

(51)【国際特許分類】

   H04B 3/56 20060101AFI20230511BHJP

   H01R 13/66 20060101ALI20230511BHJP

   H01R 24/64 20110101ALI20230511BHJP

   H05K 1/02 20060101ALI20230511BHJP

【ＦＩ】

H04B3/56

H01R13/66

H01R24/64

H05K1/02 J

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022170969

(22)【出願日】2022-10-25

(31)【優先権主張番号】A 50883/2021

(32)【優先日】2021-11-08

(33)【優先権主張国・地域又は機関】AT

(71)【出願人】

【識別番号】501016102

【氏名又は名称】ノイトリーク・アクティエンゲゼルシャフト

(74)【代理人】

【識別番号】110000800

【氏名又は名称】弁理士法人創成国際特許事務所

(72)【発明者】

【氏名】パトリック レツオ

【テーマコード（参考）】

5E021

5E223

5E338

5K046

【Ｆターム（参考）】

5E021FA05

5E021FA16

5E021FB02

5E021FB08

5E021FB14

5E021FC19

5E021FC23

5E021MA02

5E021MA08

5E021MA09

5E021MA14

5E021MA18

5E021MA31

5E223AA01

5E223AB01

5E223AB59

5E223AB60

5E223AB63

5E223AB65

5E223BA01

5E223BA07

5E223BB01

5E223CD01

5E223CD15

5E223DB11

5E223DB13

5E223EA02

5E223FA01

5E223FA14

5E338AA03

5E338BB13

5E338BB75

5E338CC06

5E338EE60

5K046AA03

5K046CC05

(57)【要約】      （修正有）

【課題】コンパクトな構造および最適な信号品質で、デバイス回路のＰＨＹチップへの直接的な接続を可能にするフラッシュ型のプラグコネクタを提供する。
【解決手段】データケーブルのケーブルプラグに接続するためのプラグコネクタは、少なくとも１つのプラグイン開口部を有するハウジング（２）を備えている。複数の電気コンタクト要素がプラグイン開口部に突出し、ハウジング（２）の後方でその外側でガイドされ、ハウジング（２）の外側で固定されたプリント回路基板（６）に接続される。プリント回路基板（６）は、さらなる電子アセンブリのための電子回路とコネクション要素（７）を担いる。プリント回路基板（６）の電子回路は、ネットワーク信号のガルバニック絶縁のためのアセンブリを含み、プリント回路基板（６）に取り付けられた少なくとも１つのチップ－ＬＡＮ変圧器（１３）が各データラインに対して提供される。
【選択図】図４

【特許請求の範囲】

【請求項1】

データケーブルのケーブルプラグに機械的および電気的に接続するためのプラグコネクタであって、
ａ） コンプリメンタリなプラグコネクタのための少なくとも１つのプラグイン開口部（１）を有するハウジング（２）と、
ｂ） 前記ハウジング（２）の内部に保持され、前記プラグイン開口部（１）に突出し、その外側で前記ハウジング（２）の後側に導かれる複数の電気コンタクト要素（５）と、
ｃ） 前記ハウジング（２）の外側において、機械的に接続されたプリント回路基板（６）と、を備え、当該プリント回路基板（６）が、
ｄ） 電子回路と、さらなる電子機器のためのコネクション要素（７）と、を有し、
ｅ） 前記コンタクト要素（５）が、前記電子回路に電気的に接続され、
ｆ） 前記プリント回路基板（６）の前記電子回路が、ネットワーク信号のガルバニック絶縁のためのアセンブリを有し、
ｇ） 前記アセンブリが、各データラインに対して前記プリント回路基板（６）上に実装されている少なくとも１つのチップ－ＬＡＮ変圧器（１３）を有している
プラグコネクタ。

【請求項2】

請求項１に記載のプラグコネクタにおいて、
前記プリント回路基板（６）に実装されたコモンモードチョーク（１４）が、前記チップ－ＬＡＮ変圧器（１３）のそれぞれに割り当てられている
プラグコネクタ。

【請求項3】

請求項１に記載のプラグコネクタにおいて、
前記電子回路が前記プリント回路基板（６）に搭載された電流制限用アセンブリを有している
プラグコネクタ。

【請求項4】

請求項１に記載のプラグコネクタにおいて、
前記プリント回路基板（６）に搭載されている前記電子回路がネットワーク終端またはボブ・スミス終端（１５）を有している
プラグコネクタ。

【請求項5】

請求項１に記載のプラグコネクタにおいて、
前記プリント回路基板（６）が多層ＰＣＢプリント回路基板である
プラグコネクタ。

【請求項6】

請求項５に記載のプラグコネクタにおいて、
前記多層ＰＣＢプリント回路基板が、最上位カッパーレイヤー（２２）と、第１誘電性材料レイヤー（２３）と、第１内側カッパーレイヤー（２４）と、コア誘電体マテリアル（２５）と、第２内側カッパーレイヤー（２６）と、第２誘電性材料レイヤー（２７）と、最下位カッパーレイヤー（２８）と、が順に積層された構造を有している
プラグコネクタ。

【請求項7】

請求項６に記載のプラグコネクタにおいて、
前記コア誘電性材料レイヤー（２５）が、前記第１誘電性材料レイヤー（２３）および前記第２誘電性材料レイヤー（２７）のうち少なくとも一方よりも厚く形成されている
プラグコネクタ。

【請求項8】

請求項６または７に記載のプラグコネクタにおいて、
前記第１内側カッパーレイヤー（２４）および前記第２内側カッパーレイヤー（２６）が、前記最上位カッパーレイヤー（２２）および前記最下位カッパーレイヤー（２８）のうち少なくとも一方より厚く形成されている
プラグコネクタ。

【請求項9】

請求項１に記載のプラグコネクタにおいて、
前記コネクション要素（７）の１つまたは前記コンタクト要素（５）の１つと、前記第１内側カッパーレイヤー（２４）および前記第２内側カッパーレイヤー（２６）および前記最下位カッパーレイヤー（２８）と、を介して接地されている
プラグコネクタ。

【請求項10】

請求項１に記載のプラグコネクタにおいて、
前記コンタクト要素（５）の１つを介した接地と前記コネクション要素（７）の１つを介した接地とは、キャパシタ（１８）を介して相互に接続されている
プラグコネクタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データケーブルのケーブルプラグ、特にＲＪ４５ケーブルプラグに機械的および電気的に接続するためのプラグコネクタ、特にシャーシソケットに関する。

【0002】

本発明は、電子データを転送するためのコンパチブルケーブルプラグのためのプラグイン開口部を有するＲＪ４５シャーシソケットとしての実施形態が好ましい。したがって、本発明は、当該好ましい実施形態に基づいて説明されるが、基本概念はプラグコネクタタイプの他のすべてのモデルに適用可能である。

【0003】

プラグイン開口部に突出するＲＪ４５ピン等の電気コンタクト要素は、ハウジングの後方に導出され、プリント回路基板における電子回路が使用されてそこに電力が供給される。これは、ハウジングに対して機械的に接続されている。プリント回路基板に実装されているは、フラッシュ型のプラグコネクタが設置された装置のさらなる電子アセンブリのためのコネクション要素を備えている。

【背景技術】

【0004】

従来、ＲＪ４５シャーシソケットは、メインＰＣＢボードに信号を渡すだけで、メインＰＣＢボードの他の部分が高電圧絶縁および信号調整を担っていた。近年、高電圧絶縁のために手巻きのフェライトリングがＲＪ４５シャーシソケットのハウジングに搭載されているが、さらなる信号調整はメインＰＣＢボードにより担われている。完全に調整されたデータ信号だけが、メインＰＣＢボードの低電圧領域でイーサネットＰＨＹチップに渡され、そこで処理されうる。

【0005】

当該技術分野における先行技術は、手巻きのフェライトコアリングを一体化したモジュールで、メインＰＣＢメインボードに個別に搭載され、通常はフラッシュ型のプラグコネクタから離間して搭載され、または、装置の電子回路に電気的に接続される前にフラッシュ型のプラグコネクタのプリント回路基板に設けられることもある。変圧器の振動をなくすため、別個のチャンバにポリマーを用いて埋設されることが好ましい。手巻きのフェライトリングのため、品質の均一性が確保できないので、ネットワーク信号の電圧品質に大きなばらつきがある。このようなフェライトコアリングの一例が提案されている（例えば、特許文献１参照）。

【0006】

さらに、チップ型変圧器が使用された、ネットワークデータ転送用の電気プラグコネクタが提案されている（例えば、特許文献２および３参照）。

【0007】

特許文献１には、信号経路におけるガルバニック絶縁のためにＳＭＤ変圧器またはチップ変圧器およびチョークコイルが使用されたネットワーク通信アセンブリが開示されている。特許文献１には、さらに、変圧器と関連するチョークコイルとの間、またはｍ電子回路の異なる構成要素の間の電気的接続長さを、既存の要件および空間的な制約に適合させることが開示されている。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】米国特許公開公報 ＵＳ２０１４／０１６２８９Ａ１

【特許文献2】中国特許公開公報 ＣＮ１０５３３７０８６Ａ

【特許文献3】中国特許公開公報 ＣＮ１０５６８０２３０Ａ

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明の目的は、先行技術の欠点を克服し、コンパクトな構造および最適な信号品質で、デバイス回路のＰＨＹチップへの直接的な接続を可能にするフラッシュ型のプラグコネクタを提供することである。

【課題を解決するための手段】

【0010】

この目的は、特許請求の範囲に記載された装置および方法によって達成される。

【0011】

この目的を達成するために、高電圧絶縁、インピーダンス調整、ノイズ抑制および／または信号伝送などの重要な機能を確保するために、各チャネルの信号経路における入力とデバイスの電子回路との間に少なくとも１つのイーサネットトランスミッタが設けられている、前述のフラッシュ型のプラグコネクタは、電子回路がプリント回路基板にネットワーク信号のガルバニック絶縁のためのアセンブリを有し、当該アセンブリが各データラインに対してプリント回路基板に搭載されている少なくとも１つのチップＬＡＮ変圧器を備えている、ことを特徴としている。当該特徴は、単一のコンパクトなコンポーネントでネットワーク信号のガルバニック絶縁機構を有する直接的に集積されたイーサネットトランスミッタを有するフラッシュ型のプラグコネクタを特徴付けている。この目的のため、専ら自動ＳＭＴ技術により組み立てられた自動生産のチップＬＡＮ変圧器およびチップチョークを使用することが望ましいとされている。これにより、ネットワーク信号の品質がより均一になり、かつ、コンパクトな構造および集積が可能になる。

【0012】

プリント回路基板に実装されたコモンモードチョークが、各チップ－ＬＡＮ変圧器に割り当てられていることが好ましい。

【0013】

電子回路が、プリント回路基板に実装された電流制限用アセンブリを有していることが好ましい。

【0014】

本発明に係るプラグコネクタの１つの有利な実施形態は、プリント回路基板に実装されている電子回路が、ネットワーク終端、好ましくはボブ・スミス終端を有しているという事実によって特徴付けられている。したがって、適当なネットワーク終端は、デバイスまたはその電子回路の構造とは無関係に、本発明に係るシャーシソケットの設置によって確保される。もちろん、抵抗値が標準的な７５Ωから他の最適化された値に調整されてもよい。

【0015】

本発明に係るフラッシュ型のプラグコネクタの電子回路は、イーサネットネットワークプラグ接続に必要な機能性を保証し、またボブ・スミス終端および電流制限を、好ましくは標準的なサイズの単一コンポーネントにおける共通機能として有している。本発明によれば、ネットワーク信号が、ＲＪ４５シャーシの後部において小型ＰＣＢボードを介してイーサネットＰＨＹチップに対して伝送される。この際、例えば、メインＰＣＢメインボードにおける付加的かつ個別に封止された高電圧領域を伴わないフラットバンドケーブルが使用される。フラットバンドケーブルは、メインＰＣＢメインボードは直接的な信号伝送機能を有し、または、ピンコネクタを用いてメインＰＣＢメインボードに直接的に接続される。

【0016】

プリント回路基板として多層、特に４層のＰＣＢプリントが好ましくはここで使用され、好ましくは専らＳＭＴを備えている機械を有し、プリント回路基板のサイズは一辺が２５ｍｍの長さを有する正方形状に維持される。これにより、規格ＩＥＥＥ８０２．３ａｆへの準拠も保証され、本発明に係るフラッシュ型のプラグコネクタは、その標準構造において、市場にあるイーサネットＰＨＹの約８０％に対して適用可能である。

【0017】

抵抗器、キャパシタおよびダイオードは、電子信号の電圧の整合性と電子回路の電流制限を確保するために、小型ＰＣＢ基板に付加的に実装されている。イーサネットＰＨＹチップの選択およびその内部構造に応じて、電子回路もそれに合わせて別途対応する必要がある。これは、前記電子コンポーネントが搭載されているより集積度が高いチップ、または、初めて市場に投入される新たなコンポーネントによって実現可能である。

【0018】

ネットワーク信号の２つ（１００ＭＢ／ｓ）または４つ（１ＧＢ／ｓ）の信号対は、信号長および信号伝送時間を一定に維持するために、新規の小型ＰＣＢボードにおいて異なる設計および実装が実行される。

【0019】

ＰＣＢプリント回路基板の導電層は、本発明によれば、順に積層された最上位カッパーレイヤー（銅層）、第１誘電性材料レイヤー、第１内側カッパーレイヤー、コア誘電性材料レイヤー、第２内側カッパーレイヤー、第２誘電性材料レイヤーおよび最下位カッパーレイヤーを備えている。

【0020】

ここで、コア誘電性材料レイヤーが、第１誘電性材料レイヤーおよび／または第２誘電性材料レイヤーよりも厚く形成され、好ましくは１０倍だけ厚く形成されている。

【0021】

付加的または代替的に、第１内側カッパーレイヤーおよび第２内側カッパーレイヤーが、最上位カッパーレイヤーおよび／または最下位カッパーレイヤーよりも厚く形成され、好ましくは２倍だけ厚く形成されている。

【0022】

本発明のさらなる有利な実施形態は、複数のコネクション要素の１つと、第１内側カッパーレイヤーおよび第２内側カッパーレイヤーと、最下位カッパーレイヤーと、を介して接地されるという事実によって区別される。

【0023】

代替案として、特に高帯域幅用のフラッシュ型のプラグコネクタの場合、コンタクト要素の１つ、第１内側カッパーレイヤーおよび第２内側カッパーレイヤー、ならびに、最下位カッパーレイヤーを介した接地も可能である。

【0024】

コンタクト要素の１つを介した接地線およびコネクション要素の１つを介した接地線は、本発明の代替実施形態において、キャパシタを介して相互に接続されうる。

【0025】

本発明のさらなる理解のために、次の図面に基づいて本発明がより詳細に説明される。

【図面の簡単な説明】

【0026】

【図1】１ＧＢ／ｓの応用実施例における本発明に係るフラッシュ型のプラグコネクタの１つの実施形態の正面図。

【図2】図１のフラッシュ型のプラグコネクタの側面図。

【図3】図１のフラッシュ型のプラグコネクタの背面図。

【図4】１００ＭＢ／ｓの応用実施例における本発明に係るフラッシュ型のプラグコネクタのさらなる実施形態の背面透視図。

【図5】１００ＭＢ／ｓの応用実施例における本発明に係るフラッシュ型のプラグコネクタの例示的な回路図である。

【図6】１ＧＢ／ｓの応用実施例における本発明に係るフラッシュ型のプラグコネクタのプリント回路基板の後方に対向する側面図。

【図7】１ＧＢ／ｓの応用実施例における本発明に係るフラッシュ型のプラグコネクタのプリント回路基板のハウジングに対向する側面図。

【図8】１ＧＢ／ｓの応用実施例における本発明に係るフラッシュ型のプラグコネクタの例示的な回路図。

【図9】プリント回路基板の好ましい例示的な実施形態の分解図。

【図10】図９のプリント回路基板を通る垂直断面図。

【図11】１００ＭＢ／ｓの応用実施例における本発明に係るフラッシュ型のプラグコネクタのプリント回路基板の好ましいＰＣＢレイアウトのためのガーバーファイルの表現図。

【図12】１ＧＢ／ｓの応用実施例における本発明に係るフラッシュ型のプラグコネクタのプリント回路基板の好ましいＰＣＢレイアウトのためのガーバーファイルの表現図。

【発明を実施するための形態】

【0027】

異なる実施形態の説明において、同一のコンポーネントは、同一の参照符号または同一の名称が付与され、発明の詳細な説明に含まれる開示事項は、同一の参照符号または同一の名称を有する同一のコンポーネントに適宜援用される。発明の詳細な説明において選択された、上方、下方、横方向などの位置の指定は、該当説明箇所および該当図面に関連付けられ、当該位置の指定は、変位に応じた新たな位置に適宜変更される。そして、構造の理解のために、構成要素は部分的に縮尺を変えることなく、かつ／または、拡大および／または縮小されずに開示されていることに留意されたい。

【0028】

図１は、コンプリメンタリケーブルプラグコネクタ用のプラグイン開口部１を臨んだ際の、本発明に係るフラッシュ型のプラグコネクタの第１実施形態の正面図である。当該プラグコネクタは、好ましい実施形態では、ネットワーク対応装置、配電盤または同等機器に設けられるＲＪ４５シャーシソケットである。フラッシュ型のプラグコネクタのハウジング２は、好ましくは、ケーブルプラグ用のプラグイン開口部１と同心の環状レセプタクル３であって、当該ケーブルプラグの保護ハウジングの円筒ソケット形状のプラグイン延長部のための環状レセプタクル３を有する。ハウジング２は、好ましくは、ケーブルプラグまたはそのプラグイン延長部のための固定アセンブリを備え、当該固定は、前方に突出した駆動要素４により手動で解除されうる。

【0029】

プラグイン開口部１に突出する電気的なコンタクト要素５、例えばＲＪ４５ピンは、ハウジング２の後方に導出され、そこでハウジング２の後側に縦向きに取り付けられたプリント回路基板６の電子回路または電気回路に電気的に接続されている。プリント回路基板６の電子回路は、以下に詳細に説明されるように、他の電子回路に接続するためのコンタクトピンの形態のコネクション要素７を備え、当該コネクション要素７はピンヘッダ８に組み付けられている。低帯域幅の実施形態における９個の標準コンタクト要素５のうち、１００Ｍｂｉｔ／ｓの応用実施例のように、２対のデータラインのみが使用され、コンタクト要素５のうち１つが接地のために使用されるので、５個のコネクション要素７が設けられている。ケーブルプラグのネットワーク信号は、通常、コンタクト要素５、プリント回路基板６の電子回路およびコネクション要素７を介して、イーサネットＰＨＹチップを有するネットワーク対応機器の電子回路に導通される。

【0030】

ハウジング２に対するプリント回路基板６の取り付け手段は、ハウジング２の取り付けピン９の配列からなり、対応する取り付け穴１０がプリント回路基板６に設けられている。プリント回路基板６は、ハウジング２が金属からなる場合、ハウジング２の背面にはんだ付けされ、ハウジング２がプラスチックからなる場合、ハウジング２に接着剤で接合されまたは超音波で溶着される。

【0031】

ハウジング２それ自体は、装置、配電盤または同等物に取り付けるための取り付け穴１２を有する取り付けタブ１１を有している。他の実施形態において、ハウジング２の前方に突出した矩形状または正方形状の取り付けフランジが設けられ、その中に取り付け穴１２が形成されている。プリント回路基板６のサイズは、実質的に、その縦軸線に対して横方向におけるハウジング２のサイズに対応し、典型的には２５ｍｍ×２５ｍｍの範囲であるため、装置または配電盤の標準的な開口部に前方から簡単に取り付け可能であり、その後、フラッシュ型のプラグコネクタが当該装置の前プレートと同一高さまたは配電盤にネジ止めされうる。

【0032】

プリント回路基板６に搭載されている電子回路は、通常の構成要素に加えて、入力電子回路およびＰＨＹチップなどの下流への通過電子回路の間のネットワーク信号のガルバニ絶縁のためにプリント回路基板６に直接的に搭載されているアセンブリを備えている。当該アセンブリは、２対のデータラインのそれぞれについてプリント回路基板６に直接的に搭載されている少なくとも１つのチップ－ＬＡＮ変圧器１３を有している。好ましくはチップチョークの形態のコモンモードチョーク１４が、当該ＬＡＮ変圧器のそれぞれに対して割り当てられている。両方の変圧器、両方のチップ－ＬＡＮ変圧器１３および両方のコモンモードチョーク１４は、専ら自動ＳＭＴ技術により組み立てられる自動生産コンポーネントである。プリント回路基板６における電子回路は、好ましくは、電流制限用アセンブリを備えていてもよい。コンパクトな構造および最適な信号品質を有する、前述のように設計されたプリント回路基板を有する本発明に係るフラッシュ型のプラグコネクタは、例えばデバイス回路のＰＨＹチップへの直接的な接続が可能である。

【0033】

ネットワーク終端は、そこで実装される電子回路においてプリント回路基板６に集積され、好ましくは、その７５Ωの抵抗器１５および好ましくはそれに直列接続されたキャパシタ１６を有するボブ・スミス終端である。７５Ωを有する標準的な抵抗の代わりに、それぞれの条件に適合した電子回路の最適な設計のために、他の抵抗値が選択可能である。コンタクト要素５の１つを介したフラッシュ型のプラグコネクタの入力は、ボブ・スミス終端１５、１６および干渉抑制キャパシタ１７を介して接地されている。所望により、入力の接地線は、さらなるキャパシタ１８を介してプリント回路基板６の接地線に接続されてもよい。付加的なキャパシタ１８は、プリント回路基板６またはその電子回路の基本的な応用実施例において、対応して準備されたはんだパッドだけが設けられ、付加的なの過電圧保護が実現される。プリント回路基板６の接地線には、干渉抑制キャパシタ１９も接続されている。

【0034】

図５は、図１～図４に示されている、本発明に係るフラッシュ型のプラグコネクタのプリント回路基板６の電子回路の１００ＭＢ／ｓの応用実施例の電子回路図であり、前述した機器の特定の相互接続を有するものである。

【0035】

図６は、より高い帯域幅（例えば１ＧＢ／ｓの応用実施例）のための本発明に係るフラッシュ型のプラグコネクタのプリント回路基板６の側面図であって、フラッシュ型のプラグコネクタの（ハウジング２の反対側にある）後方に対向する側面図を示している。この場合、フラッシュ型のプラグコネクタの８個のコンタクト要素５が４対のデータラインに対して使用され、コンタクト要素５の１つが接地のために使用されている。４対のデータラインのためにプリント回路基板６に必要とされるより多数の構成コンポーネントが、ここではプリント回路基板６の両側に分散配置されている。適応して設計された構成コンポーネントを使用して、さらに高い帯域幅にも対応可能であり、その場合、フラッシュ型のプラグコネクタは、２．５ＧＢ／ｓ、５ＧＢ／ｓ、さらには１０ＧＢ／ｓの応用実施例において実装可能である。

【0036】

ハウジング２におけるプリント回路基板６の適当な位置合わせおよび固定のために、取り付け穴２０が使用される。ピンヘッダ８は、９個のコネクション要素７を備えている。入力電子回路および下流への通過電子回路の間のネットワーク信号のガルバニ絶縁のための、ここでもプリント回路基板６に集積されているアセンブリが、プリント回路基板６に直接的に搭載された４つのチップ－ＬＡＮ変圧器１３を備えている。それぞれのチップ－ＬＡＮ変圧器１３が、好ましくはチップチョークの形態で割り当てられたコモンモードチョーク１４を有している。当該構成要素はすべて、専ら自動ＳＭＴ技術により組み立てられる自動生産品からなることが好ましい。当該構成要素には、電流制限用アセンブリが含まれていてもよい。

【0037】

図７に示されている、ハウジング２に対向するプリント回路基板６の他方の側面には、ネットワーク終端用の構成要素が、その７５Ωの抵抗器１５および好ましくはそれに直列接続されたキャパシタ１６を有するボブ・スミス終端が集積されている。ボブ・スミス終端１５、１６およびフラッシュ型のプラグコネクタの入力の接地線との間に相互接続された干渉抑制キャパシタ１７は、ハウジング２およびプリント回路基板６の間の空間的な制約のために、ハウジング２の反対側に、はんだパッドおよび必要に応じて過電圧保護およびフラッシュ型のプラグコネクタの入力の接地線をプリント回路基板６の接地線に接続するための任意のキャパシタ１８が設けられている。付加的な干渉抑制キャパシタ１９が配置されていることが好ましい。

【0038】

高帯域化のためにフラッシュ型のプラグコネクタにはより多くの電子コンポーネントが設けられているので、それに応じてより集中的な接地が必要であり、図６および図７においてはプリント回路基板６の両側の銅領域２１を備えている。一方の銅領域２１はプリント回路基板６の電子回路のグラウンドであり、他方の銅領域２１はフラッシュ型のプラグコネクタの入力のグラウンドである。

【0039】

プリント回路基板６は、電子回路全体のインピーダンスが調和するように、誘電性材料レイヤーおよびカッパーレイヤーが積層された構造を有するＰＣＢプリント回路基板として設計・構成されている。プリント回路基板６には、好ましくはＳＭＴによる機械的装備のみを有する４層のＰＣＢプリント回路基板が使用されている。プリント回路基板６のサイズは、機器および配電盤のレセプタクル開口部への容易な設置を可能にするため、約２５ｍｍの辺長を有する正方形状であることが好ましい。したがって、規格ＩＥＥＥ ８０２．３ａｆに準拠することが保証され、本発明に係るフラッシュ型のプラグコネクタは、その標準構造において、市販のイーサネットＰＨＹの約８０％に対して適用可能である。

【0040】

図９および図１０に示されているように、好ましい例示的な実施形態は、最上位カッパーレイヤー２２、第１誘電性材料レイヤー２３、第１内側カッパーレイヤー２４、コア誘電性材料レイヤー２５、第２内側カッパーレイヤー２６、第２誘電性材料レイヤー２７および最下位カッパーレイヤー２８の順で積層された構造に関する。コア誘電性材料レイヤー２５が、第１誘電性材料レイヤー２３および／または第２誘電性材料レイヤー２７よりも厚く形成されていることが好ましい。第１誘電性材料レイヤー２３および／または第２誘電性材料レイヤー２７と比較してコア誘電性材料レイヤー２５が１０倍の厚さであることが特に有利であることが証明されている。また、第１内側カッパーレイヤー２４および第２内側カッパーレイヤー２６が、最上位カッパーレイヤー２２および／または最下位カッパーレイヤー２８よりも厚く形成されていることが好ましい。ここでは、第１内側カッパーレイヤー２４および第２内側カッパーレイヤー２６が、最上位カッパーレイヤー２２および／または最下位カッパーレイヤー２８よりも２倍で毛厚く形成されていることが要求される。

【0041】

図１１および図１２におけるプリント構造に示されている特定の例示的な実施形態では、各サイズは以下のとおりである。最上位カッパーレイヤー２２の厚さは０．０１８ｍｍであり、これに０．１２ｍｍの厚さを有する誘電性材料レイヤー２３が続いている。０．０３５ｍｍの厚さを有する第１内側カッパーレイヤー２４の後に、１．２ｍｍのコア誘電性材料レイヤー２５が続き、さらに０．０３５ｍｍの厚さを有する第２内側カッパーレイヤー２６が続いている。０．１２ｍｍの誘電性材料レイヤー２７の後、０．０１８ｍｍの厚さを有する最下位カッパーレイヤー２８が続いている。

【0042】

さらに、図９および図１０には、スルーコンタクト２９（またはビア）が例示されている。スルーコンタクト２９は、プリント回路基板６の導体トラックレベルまたはカッパーレイヤー２２、２４、２６、２８の間の垂直方向の導通を実現し、プリント回路基板６の導電性材料における内側のメタライズされた穴によってそれぞれの状況に適応的に実装されている。ここに開示されている連続的なスルーコンタクト２９に加えて、ブラインドビア（ポケットホール）または埋設ビア（内部コンタクト）が、必要に応じて付加的に設けられていてもよい。

【0043】

図１１の複数の画像は、本発明に係るフラッシュ型のプラグコネクタの本発明に係るプリント回路基板６のための予め定められたＰＣＢレイアウトのためのガーバーファイル（Ｇｅｒｂｅｒ ｆｉｌｅｓ）を表現している。ＰＣＢ設計プログラムによって作成されるガーバーファイルは、ＰＣＢ基板を自動的に製造するために必要なすべての情報項目を含んでいる。図１１の黒色領域としての画像１１．５～１１．８は導電性カッパーレイヤーを表わしている。白色領域は銅が存在しないため、絶縁体または誘電体を表わしている。

【0044】

さらに、ＰＣＢ回路基板に搭載されている個々の電子コンポーネントの位置は、送信信号の形態に影響を及ぼす可能性があるため、電子回路全体の機能に関して決定的な重要性を有している。

【0045】

図１１および図１２の画像により表わされている異なる層は積層され、層における電子コンポーネントの配置および各層の配置／積層が決定的な役割を果たす。図１１の低帯域用（１００ＭＢ／ｓ）と図１２の高帯域用（１ＧＢ／ｓ）の２つの実施例は、各層における電子コンポーネントが的確に配置され、かつ、各層が的確に積層されることにより、最適態様で機能するように構成されている。

【0046】

図１１の基板レイアウトでは、信号伝送および接地に使用される個々のＰＣＢ層が示されている。この特別な設計レイアウトは、ＥＭＣ互換性を確保するためにも使用される。これは、電磁波の放射が別途導入された接地層（図１１と図１２の１１．６と１１．７参照）によって著しく低減され、周囲の電子機器の機能が損なわれないためである。

【0047】

複数の層の積層順序に関して、多数の連続した描写のそれぞれにおいて、各層を背面／裏面から臨む図が示されている。最上位の画像は積層構造の最上位の層に対応し、最下位の画像は積層構造の最下位の層に対応している。単一層の厚さが当該２つの実施例において等しいのと同様に、複数の層の全体のサイズ／全体の面積は等しい。

【0048】

画像１１．１は、サイズ、切り欠き（カットアウト）および穴（ボア）に関するＰＣＢプリント回路基板の全サイズを示している。ＰＣＢプリント回路基板の全体サイズは２５ｍｍ×２５ｍｍであり、ＰＣＢプリント回路基板の総厚さは、一方側の銅最外層導体トラックからＰＣＢプリント回路基板の他方側の銅最外層導体トラックまで１．５５ｍｍである。

【0049】

画像１１．２は、ＲＪ４５コンタクト用のスルーホール、ピンヘッダ用のスルーホール、ＲＪ４５シャーシの独立した接地ライン用のスルーホール、および、ＰＣＢプリント回路基板の上部の端にあるプッシュボタン用の切り欠きを示している。

【0050】

画像１１．３は、変圧器、キャパシタ、抵抗器およびコモンモードチョークなど、すべての電子コンポーネントの位置が定義されたボトムアセンブリを示している。

【0051】

画像１１．４は、すべてのスルーホールの直径および位置を示している。スルーホールの直径は０．２５、０．８０、１．００、１．２０～１．７０ｍｍである。

【0052】

画像１１．５において、最上位層の銅導電トラックが、ＲＪ４５シャーシ接点、ピンヘッダコンタクト、ＲＪ４５シャーシ用接地線のスルーホールにおける銅境界線とともに示されている。

【0053】

画像１１．６は、ＲＪ４５コンタクト、ピンヘッダのコンタクトおよびビアの間の遮断構造を有する内側カッパーレイヤー２を示している。さらに、ピンヘッダの上方で横方向および鉛直方向に延在するカッパーレイヤーにおける凹部を有する領域が存在している。

【0054】

画像１１．７は、ＲＪ４５コンタクト、ピンヘッダのコンタクトおよびビアの間の遮断構造を有する内側カッパーレイヤー３を示している。さらに、ピンヘッダの上方で横方向および鉛直方向に延在するカッパーレイヤーにおける凹部を有する領域が存在している。

【0055】

画像１１．８には、最下位層の銅電電トラック、キャパシタ搭載用の銅領域、はんだデポの塗布、および、取り付けボルト用のスルーホールが示されている。

【0056】

図１１．５に示されている最上位層はフラッシュ型のプラグコネクタのハウジングに対向し、最下位層は反対側、つまりピンヘッダが搭載されている後側に対向している。

【0057】

図１２は、１ＧＢ／ｓの応用実施例における本発明に係るＰＣＢレイアウトのための信号伝送および接地のための個々の層のガーバーファイルに基づくグラフィック表現を個々の画像により示している。この特別な設計レイアウトは、ＥＭＣ互換性を確保するためにも使用される。これは、電磁波の放射が著しく低減され、別途導入された接地層によって周囲の電子機器の機能が損なわれないためである（画像１２．５、１２．６、１２．７および１２．８参照）。

【0058】

ＰＣＢプリント回路基板のサイズ、実装用の切り欠きおよび穴に関するすべてのサイズが、画像１２．１に示されている。ＰＣＢプリント回路基板の全体的なサイズは、図１１の実施形態と同様に２５ｍｍ×２５ｍｍであり、ＲＪ４５シャーシにおいて後部からボルトに鉛直に挿入されてはんだ付けされている。このようにＰＣＢプリント回路基板は、当該位置に機械的に固定されているので、ハウジングにおいて該当する開口部への容易な設置が保証され、ハウジングの前プレートと同一高さの装置において前方から挿入されてねじ止めされうる。

【0059】

画像１２．２は、計１２個のキャパシタを有するＰＣＢプリント回路基板の外側におけるいわゆるトップアセンブリの電子構造、ならびに、ＰＣＢプリント回路基板の最上部における押しボタン用の切り欠き、ＲＪ４５コンタクト用のスルーホールおよびピンヘッダコンタクト用のスルーホールを示している。

【0060】

図１２．３は、変圧器、キャパシタ、抵抗器およびコモンモードチョークなど、すべての電子コンポーネントの位置が定義された、いわゆるボトムアセンブリの電子構造を示している。

【0061】

画像１２．４は、直径０．２５、０．６０、０．８０、１．２０および１．７０ｍｍを有するスルーホールのすべての定義された位置を示している。

【0062】

図１２の画像１２．５～１２．８は、図６および図７において符号２１が付され、ここでは黒色領域により示されている導電性カッパーレイヤーを含んでいる。白色領域は、銅が存在しない絶縁体または誘電性材料レイヤーを表わしている。

【0063】

画像１２．５では、導電性カッパーレイヤーおよび銅導体トラックを有し、ＲＪ４５シャーシの通過コンタクト穴に銅ボーダーを有する最上位層が示されている。さらに、ピンヘッダ用の通過コンタクト穴およびＲＪ４５シャーシの接地線用の通過穴がＰＣＢプリント回路基板の方向に示されている。

【0064】

画像１２．６は、ＲＪ４５コンタクト、ピンヘッダにおける複数のコンタクトおよびビアの間の遮断構造を有する第１内側カッパーレイヤーを示している。さらに、ピンヘッダの上方で横方向および鉛直方向に延在するカッパーレイヤーの凹部を有する領域が存在している。

【0065】

画像１２．７は、ＲＪ４５コンタクト、ピンヘッダにおける福栖のコンタクトおよびビアの間の遮断構造を有する第２内側カッパーレイヤーを示している。さらに、ピンヘッダの上方で横方向および鉛直方向に延在しているカッパーレイヤーの凹部を有する領域が存在している。

【0066】

画像１２．８には、銅導体トラック、キャパシタの実装およびはんだデポの塗布のための銅領域、および実装ピンのためのスルーホールが示されている。

【0067】

高帯域幅用のフラッシュ型のプラグコネクタ用のプリント回路基板６には多数の電子コンポーネントが設けられているので、それに応じてより集中的な接地が実現される必要があり、これは図１１および図１２の画像において個々の層における黒色領域により表わされている。図１１の１００ＭＢ／ｓの実施例では、接地のためには２枚のプレートで足りるものの、図１２の１ＧＢ／ｓの実施例では、接地には４枚のプレートが使用されていることが好ましい。ＰＣＢプリント回路基板それ自体の総厚さは、ＰＣＢプリント回路基板の一方側の第１銅最外層から他方側の第２銅最外層まで正確には１．５５ｍｍである。

【符号の説明】

【0068】

１‥プラグイン開口部
２‥ハウジング
３‥レセプタクル
４‥駆動要素
５‥コンタクト要素
６‥プリント回路基板
７‥コネクション要素
８‥ピンヘッダ
９‥取り付けピン
１０‥取り付け穴
１１‥取り付けタブ
１２‥取り付け穴
１３‥チップ－ＬＡＮ変圧器
１４‥コモンモードチョーク
１５‥抵抗器
１６‥キャパシタ
１７‥干渉抑制キャパシタ
１８‥キャパシタ
１９‥干渉抑圧キャパシタ
２０‥取り付け穴
２１‥カッパーレイヤー
２２‥カッパーレイヤー
２３‥誘電性材料レイヤー
２４‥カッパーレイヤー
２５‥コア誘電性材料レイヤー
２６‥カッパーレイヤー
２７‥誘電性材料レイヤー
２８‥カッパーレイヤー
２９‥スルーコンタクト。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】