特開2023-70157 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ エルジー　ディスプレイ　カンパニー　リミテッドの特許一覧

特開2023-70157ゲート駆動回路及び表示装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2a
2b
3
4
5a
5b
6
7
8
9
10
11
12

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023070157

(43)【公開日】2023-05-18

(54)【発明の名称】ゲート駆動回路及び表示装置

(51)【国際特許分類】

G09G 3/20 20060101AFI20230511BHJP

G09G 3/3233 20160101ALI20230511BHJP

【ＦＩ】

G09G3/20 622A

G09G3/20 680G

G09G3/20 670E

G09G3/20 642P

G09G3/20 622B

G09G3/20 612T

G09G3/3233

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2022176697

(22)【出願日】2022-11-02

(31)【優先権主張番号】10-2021-0150885

(32)【優先日】2021-11-04

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】501426046

【氏名又は名称】エルジーディスプレイカンパニーリミテッド

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】キム，ヨンホ

【テーマコード（参考）】

5C080

5C380

【Ｆターム（参考）】

5C080AA06

5C080AA07

5C080AA10

5C080BB05

5C080DD09

5C080FF11

5C080JJ02

5C080JJ03

5C080JJ04

5C080JJ05

5C380AA01

5C380AA03

5C380AB06

5C380AB18

5C380BA37

5C380BA38

5C380BA39

5C380BA50

5C380CA08

5C380CB01

5C380CB11

5C380CB14

5C380CC03

5C380CC09

5C380CC26

5C380CC33

5C380CC62

5C380CC63

5C380CD012

5C380CD013

5C380CE19

5C380CF06

5C380CF07

5C380CF09

5C380CF22

5C380CF24

5C380CF48

5C380CF49

5C380CF51

5C380CF62

5C380DA49

5C380DA58

5C380FA03

5C380GA05

(57)【要約】（修正有）

【課題】正常な信号の波形を有するゲート信号を出力するゲート駆動回路及び表示装置を提供する。
【解決手段】ゲート駆動回路、及び、これを含む表示装置に関し、制御回路は、第１の駆動電圧ノードとＱＢノードとの間に接続された第１のトランジスタと、ＱＢノードと第２のローレベル電圧ノードとの間に、直列に接続された２つの第２のトランジスタと、２つの第２のトランジスタの接続ノードと第１の駆動電圧ノードとの間に接続された第３のトランジスタと、第１のトランジスタのゲートノードと第１の駆動電圧ノードとの間に接続された第４のトランジスタと、第１のトランジスタのゲートノードと第２のローレベル電圧ノードとの間に、直列に接続された２つの第５のトランジスタとを含み、２つの第５のトランジスタの接続ノードは、第３のトランジスタのソースノード、又は、ドレインノードと電気的に接続することができる。
【選択図】図８

【特許請求の範囲】

【請求項1】

第１のプルアップトランジスタと、第１のプルダウントランジスタとを含む第１のゲート出力バッファ回路；及び
前記第１のプルアップトランジスタのゲートノードと接続されたＱノードの電圧と、前記第１のプルダウントランジスタのゲートノードと接続されたＱＢノードの電圧とを制御する制御回路を含み、
前記第１のプルアップトランジスタは、第１のクロック信号入力ノードと、第１のゲート出力ノードとの間に接続され、前記第１のプルダウントランジスタは、前記第１のゲート出力ノードと、第１のローレベル電圧ノードとの間に接続され、
前記制御回路は、
第１の駆動電圧ノードと、前記ＱＢノードとの間に接続された第１のトランジスタ；
前記ＱＢノードと第２のローレベル電圧ノードとの間に、直列に接続された２つの第２のトランジスタ；
前記２つの第２のトランジスタの接続ノードと、前記第１の駆動電圧ノードとの間に接続された第３のトランジスタ；
前記第１のトランジスタのゲートノードと、前記第１の駆動電圧ノードとの間に接続された第４のトランジスタ；及び
前記第１のトランジスタのゲートノードと、前記第２のローレベル電圧ノードとの間に、直列に接続された２つの第５のトランジスタを含み、
前記２つの第５のトランジスタの接続ノードは、前記第３のトランジスタのソースノード、又は、ドレインノードと電気的に接続されるゲート駆動回路。

【請求項2】

前記第３のトランジスタのドレインノード、又は、ソースノードは、前記第１の駆動電圧ノードと接続され、
前記第３のトランジスタのソースノード、又は、ドレインノードは、前記２つの第２のトランジスタの接続ノードと、前記２つの第５のトランジスタの接続ノードとに接続される、請求項１に記載のゲート駆動回路。

【請求項3】

前記２つの第２のトランジスタのそれぞれのゲートノードは、前記Ｑノードと接続される、請求項１に記載のゲート駆動回路。

【請求項4】

前記第３のトランジスタのゲートノードは、前記ＱＢノードと接続される、請求項１に記載のゲート駆動回路。

【請求項5】

前記２つの第５のトランジスタのそれぞれのゲートノードは、前記Ｑノードと接続される、請求項１に記載のゲート駆動回路。

【請求項6】

前記第３のトランジスタは、前記２つの第２のトランジスタの接続ノードと、前記第１の駆動電圧ノードとの間に、直列に接続された２つのトランジスタを含む、請求項１に記載のゲート駆動回路。

【請求項7】

前記第２のローレベル電圧ノードに印加される第２のローレベル電圧は、前記第１のローレベル電圧ノードに印加される第１のローレベル電圧よりも低い、請求項１に記載のゲート駆動回路。

【請求項8】

第２のプルアップトランジスタと、第２のプルダウントランジスタとを含む第２のゲート出力バッファ回路をさらに含み、
前記第２のプルアップトランジスタは、第２のクロック信号入力ノードと、第２のゲート出力ノードとの間に接続され、前記第２のプルダウントランジスタは、前記第２のゲート出力ノードと、前記第１のローレベル電圧ノードとの間に接続され、
前記第２のプルアップトランジスタのゲートノードは、前記Ｑノードに接続され、前記第２のプルダウントランジスタのゲートノードは、前記ＱＢノードに接続される、請求項１に記載のゲート駆動回路。

【請求項9】

キャリープルアップトランジスタと、キャリープルダウントランジスタとを含むキャリー出力バッファ回路をさらに含み、
前記キャリープルアップトランジスタは、キャリークロック信号入力ノードと、キャリー出力ノードとの間に接続され、前記キャリープルダウントランジスタは、前記キャリー出力ノードと、前記第２のローレベル電圧ノードとの間に接続され、
前記キャリープルアップトランジスタのゲートノードは、前記Ｑノードに接続され、前記キャリープルダウントランジスタのゲートノードは、前記ＱＢノードに接続される、請求項１に記載のゲート駆動回路。

【請求項10】

前記制御回路は、
第２の駆動電圧ノードと、前記Ｑノードとの間に接続され、アクティブ期間中に、第２の駆動電圧を、前記Ｑノードに供給するように構成される第１のＱ充電回路；及び
前記Ｑノードと、前記第２のローレベル電圧ノードとの間に接続され、前記アクティブ期間中に、第２のローレベル電圧を、前記Ｑノードに供給するように構成される第１のＱ放電回路をさらに含む、請求項１に記載のゲート駆動回路。

【請求項11】

前記制御回路は、
第２の駆動電圧ノードと、前記Ｑノードとの間に接続され、ブランク期間中に、第２の駆動電圧を、前記Ｑノードに供給するように構成される第２のＱ充電回路；及び
前記Ｑノードと、前記第２のローレベル電圧ノードとの間に接続され、前記ブランク期間中に、第２のローレベル電圧を、前記Ｑノードに供給するように構成される第２のＱ放電回路をさらに含む、請求項１に記載のゲート駆動回路。

【請求項12】

前記制御回路は、
前記第１の駆動電圧ノードと、前記ＱＢノードとの間に接続され、前記ＱＢノードに、第１の駆動電圧を供給するように構成されるＱＢ充電回路；及び
前記ＱＢノードと、前記第２のローレベル電圧ノードとの間に接続され、アクティブ期間中に、第２のローレベル電圧を、前記ＱＢノードに供給するように構成される第１のＱＢ放電回路をさらに含み、
前記ＱＢ充電回路は、前記第１のトランジスタを含み、
前記第１のＱＢ放電回路は、前記２つの第２のトランジスタを含む、請求項１に記載のゲート駆動回路。

【請求項13】

前記制御回路は、前記ＱＢノードと、前記第２のローレベル電圧ノードとの間に接続され、ブランク期間中に、第２のローレベル電圧を、前記ＱＢノードに供給するように構成される第２のＱＢ放電回路をさらに含む、請求項１２に記載のゲート駆動回路。

【請求項14】

複数のゲートラインを含む表示パネル；及び
前記複数のゲートラインを駆動するゲート駆動回路を含み、
前記ゲート駆動回路は、
第１のプルアップトランジスタと、第１のプルダウントランジスタとを含む第１のゲート出力バッファ回路；及び
前記第１のプルアップトランジスタのゲートノードに接続されたＱノードの電圧と、前記第１のプルダウントランジスタのゲートノードに接続されたＱＢノードの電圧とを制御する制御回路を含み、
前記第１のプルアップトランジスタは、第１のクロック信号入力ノードと、第１のゲート出力ノードとの間に接続され、前記第１のプルダウントランジスタは、前記第１のゲート出力ノードと、第１のローレベル電圧ノードとの間に接続され、
前記制御回路は、
第１の駆動電圧ノードと、前記ＱＢノードとの間に接続された第１のトランジスタ；
前記ＱＢノードと、第２のローレベル電圧ノードとの間に、直列に接続された２つの第２のトランジスタ；
前記２つの第２のトランジスタの接続ノードと、前記第１の駆動電圧ノードとの間に接続された第３のトランジスタ；
前記第１のトランジスタのゲートノードと、前記第１の駆動電圧ノードとの間に接続された第４のトランジスタ；及び
前記第１のトランジスタのゲートノードと、前記第２のローレベル電圧ノードとの間に、直列に接続された２つの第５のトランジスタを含む表示装置。

【請求項15】

前記第３のトランジスタのドレインノード、又は、ソースノードは、前記第１の駆動電圧ノードと接続され、
前記第３のトランジスタのソースノード、又は、ドレインノードは、前記２つの第２のトランジスタの接続ノードと、前記２つの第５のトランジスタの接続ノードとに接続される、請求項１４に記載の表示装置。

【請求項16】

前記２つの第２のトランジスタのそれぞれのゲートノードは、前記Ｑノードに接続される、請求項１４に記載の表示装置。

【請求項17】

前記第３のトランジスタのゲートノードは、前記ＱＢノードと接続される、請求項１４に記載の表示装置。

【請求項18】

前記２つの第５のトランジスタのそれぞれのゲートノードは、前記Ｑノードに接続される、請求項１４に記載の表示装置。

【請求項19】

前記第３のトランジスタは、前記２つの第２のトランジスタの接続ノードと、前記第１の駆動電圧ノードとの間に、直列に接続された２つのトランジスタを含む、請求項１４に記載の表示装置。

【請求項20】

前記第２のローレベル電圧ノードに印加される第２のローレベル電圧は、前記第１のローレベル電圧ノードに印加される第１のローレベル電圧よりも低い、請求項１４に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、ゲート駆動回路及び表示装置に関する。

【背景技術】

【0002】

情報化社会が発展するにつれて、映像を表示するための表示装置への要求が様々な形態で増加しており、近年、液晶表示装置、有機発光表示装置など、様々な表示装置が活用されている。

【0003】

映像の表示のために、表示装置は、複数のデータライン及び複数のゲートラインが配置された表示パネルと、複数のデータラインにデータ信号を出力するデータ駆動回路と、複数のゲートラインにゲート信号を出力するゲート駆動回路などを含むことができる。

【0004】

従来の表示装置において、ゲート駆動回路を用いて、複数のゲートラインを駆動する場合、ゲートラインに出力されるゲート信号は、ゲート駆動タイミングに合わせて、ハイレベル電圧とローレベル電圧とを有する必要がある。

【0005】

しかしながら、従来のゲート駆動回路の場合、非正常的な信号の波形を有するゲート信号が、ゲート駆動回路から出力される現象が発生している。このような現象は、ゲート駆動性能はもちろん、画質を低下させる要因となり得る。ここで、非正常的な信号の波形とは、正常的な信号の波形とは異なる全ての場合を意味することができ、例えば、ゲート信号において、電圧レベルが、所望のレベルに達しない場合、又は、ゲート信号において、電圧レベルの変動タイミングが合わない場合が発生すると、当該ゲート信号は、非正常的な信号の波形を有すると言える。

【0006】

また、表示装置が、サブピクセルの各々に含まれるトランジスタ間の特性値の偏差を補償するために、トランジスタの特性値をセンシングするためのセンシング駆動を行う場合、ゲート駆動回路から非正常的な信号の波形を有するゲート信号が出力される現象が目立つことがある。

【発明の概要】

【発明が解決しようとする課題】

【0007】

ディスプレイ分野においては、表示パネルに配置されたゲートラインを駆動するためのゲート駆動回路を用いるが、ゲート駆動回路から非正常的な信号の波形を有するゲート信号が出力されるという問題があった。そこで、本明細書の発明者は、ゲート駆動回路において、非正常的な信号の波形を有するゲート信号が出力される問題の原因を、長年の研究と実験を通じて確認し、問題を解決するためのゲート駆動回路及び表示装置を発明した。

【0008】

本開示の実施形態は、正常な信号の波形を有するゲート信号を出力するゲート駆動回路及び表示装置を提供することができる。

【0009】

本開示の実施形態は、サブピクセル内の駆動トランジスタの移動度を、センシングするためのセンシング駆動のためのゲート駆動を行いながら、正常な信号の波形を有するゲート信号を出力するゲート駆動回路及び表示装置を提供することができる。

【課題を解決するための手段】

【0010】

本開示の実施形態は、第１のプルアップトランジスタと、第１のプルダウントランジスタとを含む第１のゲート出力バッファ回路、及び第１のプルアップトランジスタのゲートノードと接続されたＱノードの電圧と、第１のプルダウントランジスタのゲートノードと接続されたＱＢノードの電圧とを制御する制御回路を含むゲート駆動回路を提供することができる。

【0011】

第１のプルアップトランジスタは、第１のクロック信号入力ノードと、第１のゲート出力ノードとの間に接続され、第１のプルダウントランジスタは、第１のゲート出力ノードと、第１のローレベル電圧ノードとの間に接続され得る。

【0012】

制御回路は、第１の駆動電圧ノードとＱＢノードとの間に接続された第１のトランジスタと、ＱＢノードと第２のローレベル電圧ノードとの間に、直列に接続された２つの第２のトランジスタと、２つの第２のトランジスタの接続ノードと第１の駆動電圧ノードとの間に接続された第３のトランジスタと、第１のトランジスタのゲートノードと第１の駆動電圧ノードとの間に接続された第４のトランジスタと、第１のトランジスタのゲートノードと第２のローレベル電圧ノードとの間に、直列に接続された２つの第５のトランジスタとを含むことができる。

【0013】

２つの第５のトランジスタの接続ノードは、第３のトランジスタのソースノード、又は、ドレインノードと電気的に接続することができる。

【0014】

第３のトランジスタのドレインノード、又は、ソースノードは、第１の駆動電圧ノードと接続され、第３のトランジスタのソースノード、又は、ドレインノードは、２つの第２のトランジスタの接続ノード、及び、２つの第５のトランジスタの接続ノードと接続することができる。

【0015】

２つの第２のトランジスタのそれぞれのゲートノードは、Ｑノードに接続されてもよい。

【0016】

第３のトランジスタのゲートノードは、ＱＢノードに接続されてもよい。

【0017】

２つの第５のトランジスタのそれぞれのゲートノードは、Ｑノードに接続されてもよい。

【0018】

第３のトランジスタは、２つの第２のトランジスタの接続ノードと、第１の駆動電圧ノードとの間に、直列に接続された２つのトランジスタを含むことができる。

【0019】

第２のローレベル電圧ノードに印加される第２のローレベル電圧は、第１のローレベル電圧ノードに印加される第１のローレベル電圧より低くてもよい。

【0020】

本開示の実施形態は、複数のゲートラインを含む表示パネルと、複数のゲートラインを駆動するゲート駆動回路とを含む表示装置を提供することができる。

【0021】

ゲート駆動回路は、第１のプルアップトランジスタと、第１のプルダウントランジスタとを含む第１のゲート出力バッファ回路、及び第１のプルアップトランジスタのゲートノードと接続されたＱノードの電圧と、第１のプルダウントランジスタのゲートノードと接続されたＱＢノードの電圧とを制御する制御回路を含むことができる。

【0022】

【0023】

制御回路は、第１の駆動電圧ノードとＱＢノードとの間に接続された第１のトランジスタと、ＱＢノードと第２のローレベル電圧ノードとの間に、直列に接続された２つの第２のトランジスタと、２つの第２のトランジスタの接続ノードと第１の駆動電圧ノードとの間に接続された第３のトランジスタと、第１のトランジスタのゲートノードと第１の駆動電圧ノードとの間に接続された第４のトランジスタと、第１のトランジスタのゲートノードと第２のローレベル電圧ノードとの間に直列に接続された２つの第５のトランジスタとを含むことができる。

【0024】

２つの第５のトランジスタの接続ノードは、第３のトランジスタのソースノード又はドレインノードと電気的に接続することができる。

【0025】

第３のトランジスタのドレインノード、又は、ソースノードは、第１の駆動電圧ノードに接続され、第３のトランジスタのソースノード、又は、ドレインノードは、２つの第２のトランジスタの接続ノード、及び、２つの第５のトランジスタの接続ノードに接続することができる。

【0026】

２つの第２のトランジスタのそれぞれのゲートノードは、Ｑノードに接続されてもよい。

【0027】

第３のトランジスタのゲートノードは、ＱＢノードに接続されてもよい。

【0028】

２つの第５のトランジスタのそれぞれのゲートノードは、Ｑノードに接続されてもよい。

【0029】

【0030】

【発明の効果】

【0031】

本開示の実施形態によれば、正常な信号の波形を有するゲート信号を出力するゲート駆動回路及び表示装置を提供することができる。

【0032】

本開示の実施形態によれば、サブピクセル内の駆動トランジスタの移動度をセンシングするためのセンシング駆動のためのゲート駆動を行いながらも、正常な信号の波形を有するゲート信号を出力するゲート駆動回路及び表示装置を提供することができる。

【図面の簡単な説明】

【0033】

【図1】本開示の実施形態による表示装置の構成図である。

【図2a】本開示の実施形態による表示装置のサブピクセルの等価回路である。

【図2b】本開示の実施形態による表示装置のサブピクセルの等価回路である。

【図3】本開示の実施形態による表示装置のシステムを示す。

【図4】本開示の実施形態による表示装置の補償回路を示す。

【図5a】本開示の実施形態による表示装置の第１のセンシングモードのダイアグラムである。

【図5b】本開示の実施形態による表示装置の第２のセンシングモードのダイアグラムである。

【図6】本開示の実施形態による表示装置の様々なセンシングタイミングを示す図である。

【図7】本開示の実施形態による表示装置のゲート駆動回路を簡単に示すダイアグラムである。

【図8】本開示の実施形態による表示装置が、センシング機能を有する場合、表示装置に含まれるゲート駆動回路を示す。

【図9】図８のゲート駆動回路内の主要ノードにおける電圧波形を示す。

【図10】本開示の実施形態による表示装置が、センシング機能を有する場合、表示装置に含まれる改善されたゲート駆動回路を示す。

【図11】図１０の改善されたゲート駆動回路内の主要ノードにおける電圧波形を示す。

【図12】図１０の改善されたゲート駆動回路内の主要ノードにおける電圧波形を示す。

【発明を実施するための形態】

【0034】

以下、本開示の一部の実施形態を、例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付け加えるにおいて、同一の構成要素については、たとえ他の図面上に表示されていても、可能な限り同一の符号を付することがある。なお、本開示を説明するに当たって、関連する公知の構成又は機能の具体的な説明が、本開示の要旨を曖昧にすることがあると判断される場合、その詳細な説明は省略する。本明細書上で言及した「含む」、「有する」、「行われる」などが使用される場合、「～のみ」が使用されない限り、他の部分が追加されてもよい。構成要素を単数として表現した場合に、特に明示的な記載事項のない限り、複数を含む場合を含むことができる。

【0035】

また、本開示の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。これらの用語は、その構成要素を、他の構成要素と区別するためのものであるだけで、その用語によって当該構成要素の本質、順番、順序又は数などが限定されない。

【0036】

構成要素の位置関係についての説明において、２つ以上の構成要素が、「連結」、「結合」又は「接続」されると記載されている場合、２つ以上の構成要素が、直接「連結」、「結合」又は「接続」され得るが、２つ以上の構成要素と他の構成要素とが、さらに「介在」され、「連結」、「結合」又は「接続」されることも可能であることを理解されたい。ここで、他の構成要素は、互いに「連結」、「結合」又は「接続」される２つ以上の構成要素のうち１つ以上に含まれてもよい。

【0037】

構成要素や、動作方法や作製方法などに関する時間的流れの関係の説明において、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで、時間的先後関係又は流れ的前後関係が説明される場合、「直ちに」又は「直接」が使用されていない限り、連続的でない場合も含み得る。

【0038】

一方、構成要素に関する数値又はその対応情報（例えば、レベルなど）が言及されている場合、別途の明示的な記載がなくても、数値又はその対応情報は、各種要因（例えば、工程上の要因、内部又は外部の衝撃、ノイズなど）によって発生できる誤差の範囲を含むと解釈され得る。

【0039】

以下、添付の図面を参照して、本開示の様々な実施形態を詳細に説明する。

【0040】

図１は、本開示の実施形態による表示装置１００の構成図である。

【0041】

図１を参照すると、本開示の実施形態による表示装置１００は、表示パネル１１０と、表示パネル１１０を駆動するための駆動回路とを含むことができる。

【0042】

駆動回路は、データ駆動回路１２０及びゲート駆動回路１３０などを含むことができ、データ駆動回路１２０及びゲート駆動回路１３０を制御するコントローラ１４０をさらに含むことができる。

【0043】

表示パネル１１０は、基板ＳＵＢと、基板ＳＵＢ上に配置された複数のデータラインＤＬ、及び、複数のゲートラインＧＬ等の信号配線とを含むことができる。表示パネル１１０は、複数のデータラインＤＬと、複数のゲートラインＧＬに接続された複数のサブピクセルＳＰとを含むことができる。

【0044】

表示パネル１１０は、映像が表示される表示領域ＤＡと、映像が表示されない非表示領域ＮＤＡとを含むことができる。表示パネル１１０において、表示領域ＤＡには、画像を表示するための複数のサブピクセルＳＰが配置され、非表示領域ＮＤＡには、駆動回路１２０、１３０、コントローラ１４０が電気的に接続されるか、駆動回路１２０、１３０、コントローラ１４０が実装されてもよく、集積回路又は印刷回路などが接続されるパッド部が配置され得る。

【0045】

データ駆動回路１２０は、複数のデータラインＤＬを駆動するための回路であり、複数のデータラインＤＬに、データ信号を供給することができる。ゲート駆動回路１３０は、複数のゲートラインＧＬを駆動するための回路であり、複数のゲートラインＧＬに、ゲート信号を供給することができる。コントローラ１４０は、データ駆動回路１２０の動作タイミングを制御するために、データ制御信号ＤＣＳをデータ駆動回路１２０に供給することができる。コントローラ１４０は、ゲート駆動回路１３０の動作タイミングを制御するためのゲート制御信号ＧＣＳを、ゲート駆動回路１３０に供給することができる。

【0046】

コントローラ１４０は、各フレームで実現するタイミングに合わせてスキャンを開始し、外部から入力される入力映像データを、データ駆動回路１２０で使用するデータ信号の形式に合わせて切り替え、切り替えられた映像データを、データ駆動回路１２０に供給し、スキャンに合わせて適切な時間に、データ駆動を制御することができる。

【0047】

コントローラ１４０は、入力映像データとともに、垂直同期信号（ＶＳＹＮＣ）、水平同期信号（ＨＳＹＮＣ）、入力データイネーブル信号（ＤＥ：ＤａｔａＥｎａｂｌｅ）、クロック信号（ＣＬＫ）などを含む各種タイミング信号を、外部（例えば、ホストシステム１５０）から受信する。

【0048】

コントローラ１４０は、データ駆動回路１２０及びゲート駆動回路１３０を制御するために、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、入力データイネーブル信号ＤＥ、クロック信号ＣＬＫ等のタイミング信号の入力を受け、各種制御信号ＤＣＳ、ＧＣＳを生成して、データ駆動回路１２０及びゲート駆動回路１３０に出力する。

【0049】

例えば、コントローラ１４０は、ゲート駆動回路１３０を制御するために、ゲートスタートパルス（ＧＳＰ：ＧａｔｅＳｔａｒｔＰｕｌｓｅ）、ゲートシフトクロック（ＧＳＣ：ＧａｔｅＳｈｉｆｔＣｌｏｃｋ）、ゲート出力イネーブル信号（ＧＯＥ：ＧａｔｅＯｕｔｐｕｔＥｎａｂｌｅ）などを含む各種ゲート制御信号（ＧＣＳ：ＧａｔｅＣｏｎｔｒｏｌＳｉｇｎａｌ）を出力する。

【0050】

また、コントローラ１４０は、データ駆動回路１２０を制御するために、ソーススタートパルス（ＳＳＰ：ＳｏｕｒｃｅＳｔａｒｔＰｕｌｓｅ）、ソースサンプリングクロック（ＳＳＣ：ＳｏｕｒｃｅＳａｍｐｌｉｎｇＣｌｏｃｋ）、ソース出力イネーブル信号（ＳＯＥ：ＳｏｕｒｃｅＯｕｔｐｕｔＥｎａｂｌｅ）などを含む各種データ制御信号（ＤＣＳ：ＤａｔａＣｏｎｔｒｏｌＳｉｇｎａｌ）を出力する。

【0051】

コントローラ１４０は、データ駆動回路１２０とは別個の部品として実現されてもよく、データ駆動回路１２０と一体化して、集積回路として実現されてもよい。

【0052】

データ駆動回路１２０は、コントローラ１４０から映像データＤａｔａの入力を受け、複数のデータラインＤＬに、データ電圧を供給することにより、複数のデータラインＤＬを駆動する。ここで、データ駆動回路１２０は、ソース駆動回路ともいう。

【0053】

このようなデータ駆動回路１２０は、１つ以上のソースドライバ集積回路（ＳＤＩＣ：ＳｏｕｒｃｅＤｒｉｖｅｒＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）を含むことができる。

【0054】

各ソースドライバ集積回路（ＳＤＩＣ）は、シフトレジスタ（ＳｈｉｆｔＲｅｇｉｓｔｅｒ）、ラッチ回路（ＬａｔｃｈＣｉｒｃｕｉｔ）、デジタルアナログコンバータ（ＤＡＣ：ＤｉｇｉｔａｌｔｏＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）、出力バッファ（ＯｕｔｐｕｔＢｕｆｆｅｒ）などを含むことができる。各ソースドライバ集積回路（ＳＤＩＣ）は、場合によっては、アナログデジタルコンバータ（ＡＤＣ：ＡｎａｌｏｇｔｏＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ）をさらに含むことができる。

【0055】

例えば、各ソースドライバ集積回路（ＳＤＩＣ）は、テープオートメイテッドボンディング（ＴＡＢ：ＴａｐｅＡｔｏｍａｔｅｄＢｏｎｄｉｎｇ）方式で表示パネル１１０と接続されるか、チップオンガラス（ＣＯＧ：ＣｈｉｐＯｎＧｌａｓｓ）、又は、チップオンパネル（ＣＯＰ：ＣｉｐＯｎＰａｎｅｌ）方式で表示パネル１１０のボンディングパッドに接続されるか、チップオンフィルム（ＣＯＦ：ＣｈｉｐＯｎＦｉｌｍ）方式で実現することで、表示パネル１１０と接続することができる。

【0056】

ゲート駆動回路１３０は、コントローラ１４０の制御に応じて、ターンオンレベル電圧のゲート信号を出力するか、ターンオフレベル電圧のゲート信号を出力することができる。ゲート駆動回路１３０は、複数のゲートラインＧＬに、ターンオンレベル電圧のゲート信号を順次に供給することにより、複数のゲートラインＧＬを順次に駆動することができる。

【0057】

ゲート駆動回路１３０は、テープオートメイテッドボンディング（ＴＡＢ）方式で、表示パネル１１０と接続されるか、チップオンガラス（ＣＯＧ）又はチップオンパネル（ＣＯＰ）方式で、表示パネル１１０のボンディングパッド（ＢｏｎｄｉｎｇＰａｄ）に接続されるか、チップオンフィルム（ＣＯＦ）方式に応じて、表示パネル１１０に接続され得る。又は、ゲート駆動回路１３０は、ゲートインパネル（ＧＩＰ：ＧａｔｅＩｎＰａｎｅｌ）タイプとして、表示パネル１１０の非表示領域ＮＤＡに形成されてもよい。ゲート駆動回路１３０は、基板ＳＵＢ上に配置されてもよく、基板ＳＵＢに接続されてもよい。すなわち、ゲート駆動回路１３０は、ＧＩＰタイプの場合、基板ＳＵＢの非表示領域ＮＤＡに配置することができる。ゲート駆動回路１３０は、チップオンガラス（ＣＯＧ）タイプ、チップオンフィルム（ＣＯＦ）タイプなどであれば、基板ＳＵＢに接続され得る。

【0058】

一方、データ駆動回路１２０及びゲート駆動回路１３０のうち少なくとも１つの駆動回路は、表示領域ＤＡに配置することができる。例えば、データ駆動回路１２０及びゲート駆動回路１３０のうち少なくとも１つの駆動回路は、サブピクセルＳＰと重ならないように配置されてもよく、サブピクセルＳＰと一部又は全部が、重なるように配置されてもよい。

【0059】

データ駆動回路１２０は、ゲート駆動回路１３０によって、特定のゲートラインＧＬが開いたら、コントローラ１４０から受信した映像データＤａｔａを、アナログ形式のデータ電圧に変換して、複数のデータラインＤＬに供給することができる。

【0060】

データ駆動回路１２０は、表示パネル１１０の一側（例えば、上側又は下側）に接続されてもよい。駆動方式、パネル設計方式等に応じて、データ駆動回路１２０は、表示パネル１１０の両側（例えば、上側と下側）に全て接続されるか、表示パネル１１０の４側面のうち２以上の側面に接続され得る。

【0061】

ゲート駆動回路１３０は、表示パネル１１０の一側（例えば、左側又は右側）に接続されてもよい。駆動方式、パネル設計方式等に応じて、ゲート駆動回路１３０は、表示パネル１１０の両側（例えば、左側及び右側）に全て接続されるか、表示パネル１１０の４側面のうち２つ以上の側面に接続され得る。

【0062】

コントローラ１４０は、通常の表示技術で利用されるタイミングコントローラ（ＴｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ）であってもよく、タイミングコントローラ（ＴｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ）を含んで、他の制御機能もさらに実行できる制御装置であってもよく、タイミングコントローラとは異なる制御装置であってもよく、制御装置内の回路であってもよい。コントローラ１４０は、ＩＣ（ＩｎｔｅｇｒａｔｅＣｉｒｃｕｉｔ）、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）、又はプロセッサ（Ｐｒｏｃｅｓｓｏｒ）などの様々な回路や電子部品として実現することができる。

【0063】

コントローラ１４０は、プリント回路基板、フレキシブルプリント回路などに実装され、プリント回路基板、フレキシブルプリント回路などを介して、データ駆動回路１２０及びゲート駆動回路１３０と電気的に接続することができる。

【0064】

コントローラ１４０は、所定の１つ以上のインタフェースに従って、データ駆動回路１２０と信号を送受信することができる。ここで、例えば、インタフェースは、ＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）インタフェース、ＥＰＩインタフェース、ＳＰＩ（ＳｅｒｉａｌＰｅｒｉｐｈｅｒａｌＩｎｔｅｒｆａｃｅ）などを含むことができる。

【0065】

コントローラ１４０は、１つ以上のレジスタなどの記憶媒体を含むことができる。

【0066】

本実施形態による表示装置１００は、液晶表示装置などのバックライトユニットを含むディスプレイであってもよく、ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）ディスプレイ、クォンタムドット（ＱｕａｎｔｕｍＤｏｔ）ディスプレイ、マイクロＬＥＤ（ＭｉｃｒｏＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）ディスプレイなどの自発光ディスプレイであってもよい。

【0067】

本実施形態による表示装置１００が、ＯＬＥＤディスプレイの場合、各サブピクセルＳＰは、自ら光を出す有機発光ダイオード（ＯＬＥＤ）を発光素子として含むことができる。本実施形態による表示装置１００が、クォンタムドットディスプレイである場合、各サブピクセルＳＰは、自ら光を出す半導体結晶であるクォンタムドットで作られた発光素子を含むことができる。本実施形態による表示装置１００が、マイクロＬＥＤディスプレイである場合、各サブピクセルＳＰは、自ら光を出し、無機物ベースで作られたマイクロＬＥＤ（ＭｉｃｒｏＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）を発光素子として含むことができる。

【0068】

図２ａ及び図２ｂは、本開示の実施形態による表示装置１００のサブピクセルＳＰの等価回路である。

【0069】

図２ａを参照すると、本開示の実施形態による表示装置１００の表示パネル１１０に配置された複数のサブピクセルＳＰの各々は、発光素子ＥＤ、駆動トランジスタＤＲＴ、スキャントランジスタＳＣＴ及びストレージキャパシタＣｓｔを含むことができる。

【0070】

図２ａを参照すると、発光素子ＥＤは、ピクセル電極ＰＥと共通電極ＣＥとを含み、ピクセル電極ＰＥと共通電極ＣＥとの間に位置する発光層ＥＬを含むことができる。

【0071】

発光素子ＥＤのピクセル電極ＰＥは、各サブピクセルＳＰ毎に配置される電極であり、共通電極ＣＥは、全てのサブピクセルＳＰに共通に配置される電極であり得る。ここで、ピクセル電極ＰＥは、アノード電極であり、共通電極ＣＥは、カソード電極であり得る。逆に、ピクセル電極ＰＥは、カソード電極であり、共通電極ＣＥは、アノード電極であり得る。

【0072】

例えば、発光素子ＥＤは、有機発光ダイオードＯＬＥＤ、発光ダイオードＬＥＤ、又はクォンタムドット発光素子などであってもよい。

【0073】

駆動トランジスタＤＲＴは、発光素子ＥＤを駆動するためのトランジスタであり、第１のノードＮ１、第２のノードＮ２、第３のノードＮ３などを含むことができる。

【0074】

駆動トランジスタＤＲＴの第１のノードＮ１は、駆動トランジスタＤＲＴのゲートノードであってもよく、スキャントランジスタＳＣＴのソースノード又はドレインノードと電気的に接続することができる。駆動トランジスタＤＲＴの第２のノードＮ２は、駆動トランジスタＤＲＴのソースノード又はドレインノードであり得、センシングトランジスタＳＥＮＴのソースノード又はドレインノードに電気的に接続され、発光素子ＥＤのピクセル電極ＰＥにも電気的に接続され得る。駆動トランジスタＤＲＴの第３のノードＮ３は、駆動電圧ＥＶＤＤを供給する駆動電圧ラインＤＶＬと電気的に接続することができる。

【0075】

スキャントランジスタＳＣＴは、ゲート信号の一種であるスキャン信号ＳＣＡＮによって制御され、駆動トランジスタＤＲＴの第１のノードＮ１と、データラインＤＬとの間に接続されることができる。すなわち、スキャントランジスタＳＣＴは、ゲートラインＧＬの一種であるスキャン信号ラインＳＣＬから供給されるスキャン信号ＳＣＡＮに応じて、ターンオン又はターンオフされ、データラインＤＬと、駆動トランジスタＤＲＴの第１のノードＮ１との間の接続を制御することができる。

【0076】

スキャントランジスタＳＣＴは、ターンオンレベル電圧を有するスキャン信号ＳＣＡＮによってターンオンされ、データラインＤＬから供給されたデータ電圧Ｖｄａｔａを、駆動トランジスタＤＲＴの第１のノードＮ１に伝達することができる。

【0077】

ここで、スキャントランジスタＳＣＴが、ｎ型トランジスタの場合、スキャン信号ＳＣＡＮのターンオンレベル電圧は、ハイレベル電圧であり得る。スキャントランジスタＳＣＴが、ｐ型トランジスタの場合、スキャン信号ＳＣＡＮのターンオンレベル電圧は、ローレベル電圧であり得る。

【0078】

ストレージキャパシタＣｓｔは、駆動トランジスタＤＲＴの第１のノードＮ１と、第２のノードＮ２との間に接続され得る。ストレージキャパシタＣｓｔは、両段の電圧差に対応する電荷量が充電され、所定のフレーム時間の間、両段の電圧差を保持する役割を果たす。したがって、所定のフレーム時間の間、当該サブピクセルＳＰは、発光できる。

【0079】

図２ｂを参照すると、本開示の実施形態による表示装置１００の表示パネル１１０に配置された複数のサブピクセルＳＰのそれぞれは、センシングトランジスタＳＥＮＴをさらに含むことができる。

【0080】

センシングトランジスタＳＥＮＴは、ゲート信号の一種であるセンス信号ＳＥＮＳＥによって制御され、駆動トランジスタＤＲＴの第２のノードＮ２と、基準電圧ラインＲＶＬとの間に接続され得る。すなわち、センシングトランジスタＳＥＮＴは、ゲートラインＧＬの他の一種であるセンス信号ラインＳＥＮＬから供給されるセンス信号ＳＥＮＳＥに応じて、ターンオン又はターンオフされ、基準電圧ラインＲＶＬと、駆動トランジスタＤＲＴの第２のノードＮ２との間の接続を制御することができる。

【0081】

センシングトランジスタＳＥＮＴは、ターンオンレベル電圧を有するセンス信号ＳＥＮＳＥによってターンオンされ、基準電圧ラインＲＶＬから供給された基準電圧Ｖｒｅｆを、駆動トランジスタＤＲＴの第２のノードＮ２に伝達することができる。

【0082】

また、センシングトランジスタＳＥＮＴは、ターンオンレベル電圧を有するセンス信号ＳＥＮＳＥによってターンオンされ、駆動トランジスタＤＲＴの第２のノードＮ２の電圧を、基準電圧ラインＲＶＬに伝達することができる。

【0083】

ここで、センシングトランジスタＳＥＮＴが、ｎ型トランジスタの場合、センス信号ＳＥＮＳＥのターンオンレベル電圧は、ハイレベル電圧であり得る。センシングトランジスタＳＥＮＴが、ｐ型トランジスタの場合、センス信号ＳＥＮＳＥのターンオンレベル電圧は、ローレベル電圧であり得る。

【0084】

センシングトランジスタＳＥＮＴが、駆動トランジスタＤＲＴの第２のノードＮ２の電圧を、基準電圧ラインＲＶＬに伝達する機能は、サブピクセルＳＰの特性値をセンシングするための駆動時に用いられる。この場合、基準電圧ラインＲＶＬに伝達される電圧は、サブピクセルＳＰの特性値を算出するための電圧であるか、サブピクセルＳＰの特性値が反映された電圧であり得る。

【0085】

本開示において、サブピクセルＳＰの特性値は、駆動トランジスタＤＲＴ又は発光素子ＥＤの特性値であってもよい。駆動トランジスタＤＲＴの特性値は、駆動トランジスタＤＲＴの閾値電圧及び移動度等を含むことができる。発光素子ＥＤの特性値は、発光素子ＥＤの閾値電圧を含むことができる。

【0086】

駆動トランジスタＤＲＴ、スキャントランジスタＳＣＴ、及びセンシングトランジスタＳＥＮＴのそれぞれは、ｎ型トランジスタでも、ｐ型トランジスタでもよい。本開示では、説明の便宜のために、駆動トランジスタＤＲＴ、スキャントランジスタＳＣＴ、及びセンシングトランジスタＳＥＮＴのそれぞれが、ｎ型であることを例に挙げる。

【0087】

ストレージキャパシタＣｓｔは、駆動トランジスタＤＲＴのゲートノードと、ソースノード（又はドレインノード）との間に存在する内部キャパシタ（ＩｎｔｅｒｎａｌＣａｐａｃｉｔｏｒ）である寄生キャパシタ（例えば、Ｃｇｓ、Ｃｇｄ）ではなく、駆動トランジスタＤＲＴの外部に、意図的に設計した外部キャパシタ（ＥｘｔｅｒｎａｌＣａｐａｃｉｔｏｒ）であり得る。

【0088】

スキャン信号ラインＳＣＬと、センス信号ラインＳＥＮＬとは、互いに異なるゲートラインＧＬであり得る。この場合、スキャン信号ＳＣＡＮ及びセンス信号ＳＥＮＳＥは、互いに別個のゲート信号であってもよく、１つのサブピクセルＳＰ内のスキャントランジスタＳＣＴのオンオフタイミングと、センシングトランジスタＳＥＮＴのオンオフタイミングとは、独立してもよい。すなわち、１つのサブピクセルＳＰ内のスキャントランジスタＳＣＴのオンオフタイミングと、センシングトランジスタＳＥＮＴのオンオフタイミングとは、同じでも異なっていてもよい。

【0089】

これと異なって、スキャン信号ラインＳＣＬと、センス信号ラインＳＥＮＬとは、同じゲートラインＧＬであり得る。すなわち、１つのサブピクセルＳＰ内のスキャントランジスタＳＣＴのゲートノードと、センシングトランジスタＳＥＮＴのゲートノードとは、１つのゲートラインＧＬに接続することができる。この場合、スキャン信号ＳＣＡＮと、センス信号ＳＥＮＳＥとは、同じゲート信号であってもよく、１つのサブピクセルＳＰ内のスキャントランジスタＳＣＴのオンオフタイミングと、センシングトランジスタＳＥＮＴのオンオフタイミングとは、同じである場合もある。

【0090】

図２ａ及び図２ｂに示されたサブピクセルＳＰの構造は、一例であり、１つ以上のトランジスタをさらに含むか、１つ以上のキャパシタをさらに含むように多様に変形することができる。

【0091】

さらに、図２ａ及び図２ｂでは、表示装置１００が、自発光表示装置である場合を想定して、サブピクセル構造を説明したが、表示装置１００が、液晶表示装置である場合、各サブピクセルＳＰは、トランジスタ及びピクセル電極などを含むことができる。

【0092】

図３は、本開示の実施形態による表示装置１００のシステムを示す。

【0093】

図３を参照すると、表示パネル１１０は、映像が表示される表示領域ＤＡと、映像が表示されない非表示領域ＮＤＡとを含むことができる。

【0094】

図３を参照すると、データ駆動回路１２０が、１つ以上のソースドライバ集積回路ＳＤＩＣを含み、チップオンフィルム（ＣＯＦ）方式で実施される場合、各ソースドライバ集積回路ＳＤＩＣは、表示パネル１１０の非表示領域ＮＤＡに接続された回路フィルムＳＦ上に実装することができる。

【0095】

図３を参照すると、ゲート駆動回路１３０は、ゲートインパネル（ＧＩＰ）タイプで実現することができる。この場合、ゲート駆動回路１３０は、表示パネル１１０の非表示領域ＮＤＡに設けられる。ゲート駆動回路１３０は、図３と異なり、ＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）タイプで実現されてもよい。

【0096】

表示装置１００は、１つ以上のソースドライバ集積回路ＳＤＩＣと、他の装置との間の回路接続のために、少なくとも１つのソースプリント回路基板（ＳＰＣＢ：ＳｏｕｒｃｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄ）と、制御部品と各種電気装置とを実装するためのコントロールプリント回路基板（ＣＰＣＢ：ＣｏｎｔｒｏｌＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄ）を含むことができる。

【0097】

少なくとも１つのソースプリント回路基板ＳＰＣＢには、ソースドライバ集積回路ＳＤＩＣが実装されたフィルムＳＦが接続され得る。すなわち、ソースドライバ集積回路ＳＤＩＣが実装されたフィルムＳＦは、一側が、表示パネル１１０と電気的に接続され、他側が、ソースプリント回路基板ＳＰＣＢと電気的に接続され得る。

【0098】

コントロールプリント回路基板ＣＰＣＢには、コントローラ１４０やパワー管理集積回路（ＰＭＩＣ：ＰｏｗｅｒＭａｎａｇｅｍｅｎｔＩＣ、３１０）などが実装され得る。コントローラ１４０は、表示パネル１１０の駆動に関連する全体的な制御機能を実行することができ、データ駆動回路１２０及びゲート駆動回路１３０の動作を制御することができる。パワー管理集積回路３１０は、データ駆動回路１２０及びゲート駆動回路１３０等に各種電圧又は電流を供給するか、又は供給する各種電圧又は電流を制御することができる。

【0099】

少なくとも１つのソースプリント回路基板ＳＰＣＢと、コントロールプリント回路基板ＣＰＣＢとは、少なくとも１つの接続ケーブルＣＢＬを介して、回路的に接続されてもよい。ここで、接続ケーブルＣＢＬは、一例として、フレキシブルプリント回路（ＦＰＣ：ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）、フレキシブルフラットケーブル（ＦＦＣ：ＦｌｅｘｉｂｌｅＦｌａｔＣａｂｌｅ）などであってもよい。

【0100】

少なくとも１つのソースプリント回路基板（ＳＰＣＢ）と、コントロールプリント回路基板ＣＰＣＢとは、１つのプリント回路基板に統合して実現されてもよい。

【0101】

本開示の実施形態による表示装置１００は、電圧レベルを調整するためのレベルシフタ（ＬｅｖｅｌＳｈｉｆｔｅｒ、３００）をさらに含むことができる。例えば、レベルシフタ３００は、コントロールプリント回路基板ＣＰＣＢ、又は、ソースプリント回路基板ＳＰＣＢに配置することができる。

【0102】

特に、本開示の実施形態による表示装置１００において、レベルシフタ３００は、ゲート駆動に必要な信号を、ゲート駆動回路１３０に供給することができる。例えば、レベルシフタ３００は、複数のクロック信号を、ゲート駆動回路１３０に供給することができる。これにより、ゲート駆動回路１３０は、レベルシフタ３００から入力された複数のクロック信号に基づいて、複数のゲート信号を複数のゲートラインＧＬに出力することができる。ここで、複数のゲートラインＧＬは、基板ＳＵＢの表示領域ＤＡに配置されたサブピクセルＳＰに、複数のゲート信号を伝達することができる。

【0103】

図４は、本開示の実施形態による表示装置１００の補償回路を示す。

【0104】

図４を参照すると、補償回路は、サブピクセルＳＰ内の回路素子の特性値のセンシング及び補償処理を実行できる回路である。

【0105】

補償回路は、サブピクセルＳＰと接続され、電源スイッチＳＰＲＥ、サンプリングスイッチＳＡＭ、アナログデジタルコンバータＡＤＣ、補償器４００などを含むことができる。

【0106】

電源スイッチＳＰＲＥは、基準電圧ラインＲＶＬと、基準電圧供給ノードＮｒｅｆとの間の接続を制御することができる。電源供給装置から出力された基準電圧Ｖｒｅｆが、基準電圧供給ノードＮｒｅｆに供給され、基準電圧印加ノードＮｒｅｆに供給された基準電圧Ｖｒｅｆは、電源スイッチＳＰＲＥを介して、基準電圧ラインＲＶＬに印加され得る。

【0107】

サンプリングスイッチＳＡＭは、アナログデジタルコンバータＡＤＣと、基準電圧ラインＲＶＬとの間の接続を制御することができる。アナログデジタルコンバータＡＤＣは、サンプリングスイッチＳＡＭによって、基準電圧ラインＲＶＬと接続されると、接続された基準電圧ラインＲＶＬの電圧（アナログ電圧）を、デジタル値に対応するセンシング値に変換することができる。

【0108】

基準電圧ラインＲＬＶとグランドＧＮＤとの間に、ラインキャパシタＣｒｖｌが形成されてもよい。基準電圧ラインＲＶＬの電圧は、ラインキャパシタＣｒｖｌの充電量に対応することができる。

【0109】

アナログデジタルコンバータＡＤＣは、センシング値を含むセンシングデータを、補償器４００に提供することができる。

【0110】

補償器４００は、センシングデータに基づいて、当該サブピクセルＳＰに含まれる発光素子ＥＤ、又は、駆動トランジスタＤＲＴの特性値を把握し、補償値を算出して、メモリ４１０に記憶することができる。

【0111】

例えば、補償値は、発光素子ＥＤ間の特性値の偏差、又は、駆動トランジスタＤＲＴ間の特性値の偏差を低減するための情報であって、データの変更のためのオフセット及びゲイン値を含むことができる。

【0112】

ディスプレイコントローラ１４０は、メモリ４１０に記憶された補償値を用いて、映像データを変更し、変更された映像データを、データ駆動回路１２０に供給することができる。

【0113】

データ駆動回路１２０は、デジタルアナログコンバータＤＡＣを用いて、変更された映像データを、アナログ電圧に対応するデータ電圧Ｖｄａｔａに変換して出力することができる。これにより、補償を実現することができる。

【0114】

図４を参照すると、アナログデジタルコンバータＡＤＣ、電源スイッチＳＰＲＥ及びサンプリングスイッチＳＡＭは、データ駆動回路１２０に含まれるソースドライバ集積回路ＳＤＩＣに含まれてもよい。補償器４００は、ディスプレイコントローラ１４０に含まれてもよい。

【0115】

前述のように、本開示の実施形態による表示装置１００は、駆動トランジスタＤＲＴ間の特性値の偏差を低減するための補償処理を実行することができる。そして、表示装置１００は、補償処理を行うために、駆動トランジスタＤＲＴ間の特性値の偏差を把握するためのセンシング駆動を行うことができる。

【0116】

本開示の実施形態による表示装置１００は、２つのモード（ファストモード、スローモード）でセンシング駆動を行うことができる。以下では、図５ａ及び図５ｂを参照して、２つのモード（ファストモード、スローモード）のセンシング駆動について説明する。

【0117】

図５ａは、本開示の実施形態による表示装置１００の第１のセンシングモード（Ｓ－Ｍｏｄｅ）のダイアグラムである。図５ｂは、本開示の実施形態による表示装置１００の第２のセンシングモード（Ｆ－Ｍｏｄｅ）のダイアグラムである。

【0118】

図５ａを参照すると、第１のセンシングモードＳ－Ｍｏｄｅは、駆動トランジスタＤＲＴの特性値（例えば、閾値電圧、移動度）のうち相対的に長い駆動時間が必要な特性値（例えば、閾値電圧）を、ゆっくりとセンシングするためのセンシング駆動モードである。第１のセンシングモードＳ－Ｍｏｄｅは、スローモード（ＳｌｏｗＭｏｄｅ）又は閾値電圧センシングモードとも言える。

【0119】

図５ｂを参照すると、第２のセンシングモードＦ－Ｍｏｄｅは、駆動トランジスタＤＲＴの特性値（例えば、閾値電圧、移動度）のうち相対的に短い駆動時間が必要な特性値（例えば、移動度）を迅速にセンシングするためのセンシング駆動モードである。第２のセンシングモードＦ－Ｍｏｄｅは、ファストモード（ＦａｓｔＭｏｄｅ）又は移動度センシングモードとも言える。

【0120】

図５ａ及び図５ｂを参照すると、第１のセンシングモードＳ－Ｍｏｄｅのセンシング駆動期間、及び、第２のセンシングモードＦ－Ｍｏｄｅのセンシング駆動期間のそれぞれは、初期化期間（Ｔｉｎｉｔ）、トラッキング期間（Ｔｔｒａｃｋ）及びサンプリング期間（Ｔｓａｍ）を含むことができる。以下では、第１のセンシングモードＳ－Ｍｏｄｅ、及び、第２のセンシングモードＦ－Ｍｏｄｅのそれぞれについて説明する。

【0121】

まず、図５ａを参照して、表示装置１００の第１のセンシングモードＳ－Ｍｏｄｅのセンシング駆動期間について説明する。

【0122】

図５ａを参照すると、第１のセンシングモードＳ－Ｍｏｄｅのセンシング駆動期間のうち初期化期間Ｔｉｎｉｔは、駆動トランジスタＤＲＴの第１のノードＮ１及び第２のノードＮ２を初期化する期間である。

【0123】

初期化期間Ｔｉｎｉｔの間、駆動トランジスタＤＲＴの第１のノードＮ１の電圧Ｖ１は、センシング駆動のためのデータ電圧Ｖｄａｔａ＿ＳＥＮに初期化され、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２は、センシング駆動のための基準電圧Ｖｒｅｆに初期化され得る。

【0124】

初期化期間Ｔｉｎｉｔの間、スキャントランジスタＳＣＴ及びセンストランジスタＳＥＮＴが、ターンオンされ、電源スイッチＳＰＲＥが、ターンオンされ得る。

【0125】

図５ａを参照すると、第１のセンシングモードＳ－Ｍｏｄｅのセンシング駆動期間のうちトラッキング期間Ｔｔｒａｃｋは、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈ、又は、その変化を反映する駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２をトラッキングする期間である。

【0126】

トラッキング期間Ｔｔｒａｃｋ中、電源スイッチＳＰＲＥが、ターンオフされてもよく、センストランジスタＳＥＮＴが、ターンオフされてもよい。

【0127】

これにより、トラッキング期間Ｔｔｒａｃｋの間、駆動トランジスタＤＲＴの第１のノードＮ１は、センシング駆動のためのデータ電圧Ｖｄａｔａ＿ＳＥＮを有する正電圧状態であるが、駆動トランジスタＤＲＴの第２のノードＮ２は、電気的にフローティング状態であり得る。したがって、トラッキング期間Ｔｔｒａｃｋ中に、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２は、変動することができる。

【0128】

トラッキング期間Ｔｔｒａｃｋの間、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２が、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈを反映するまで、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２は、上昇することができる。

【0129】

初期化期間Ｔｉｎｉｔの間、初期化された駆動トランジスタＤＲＴの第１のノードＮ１と、第２のノードＮ２との電圧差は、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈ以上であり得る。したがって、トラッキング期間Ｔｔｒａｃｋが始まると、駆動トランジスタＤＲＴは、ターンオン状態で電流を導通させる。これにより、トラッキング期間Ｔｔｒａｃｋが開始されると、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２が、上昇できる。

【0130】

トラッキング期間Ｔｔｒａｃｋの間、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２は、絶えず上昇しない。

【0131】

トラッキング期間Ｔｔｒａｃｋの後半に向かうにつれて、駆動トランジスタＤＲＴの第２のノードＮ２の電圧の上昇幅が減少し、最終的には、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２が飽和することができる。

【0132】

駆動トランジスタＤＲＴの第２のノードＮ２の飽和電圧Ｖ２は、データ電圧Ｖｄａｔａ＿ＳＥＮと、閾値電圧Ｖｔｈとの差（Ｖｄａｔａ＿ＳＥＮ－Ｖｔｈ）、又は、データ電圧Ｖｄａｔａ＿ＳＥＮと、閾値電圧の偏差ΔＶｔｈとの差（Ｖｄａｔａ＿ＳＥＮ－ΔＶｔｈ）に対応することができる。ここで、閾値電圧Ｖｔｈは、負の閾値電圧（ＮｅｇａｔｉｖｅＶｔｈ）又は正の閾値電圧（ＰｏｓｉｔｉｖｅＶｔｈ）であってもよい。

【0133】

駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２が飽和すると、サンプリング期間Ｔｓａｍが開始されることがある。

【0134】

図５ａを参照すると、第１のセンシングモードＳ－Ｍｏｄｅのセンシング駆動期間のうちサンプリング期間Ｔｓａｍは、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈ、又は、その変化を反映する電圧Ｖｄａｔａ＿ＳＥＮ－Ｖｔｈ、Ｖｄａｔａ＿ＳＥＮ－ΔＶｔｈを測定する期間である。

【0135】

第１のセンシングモードＳ－Ｍｏｄｅのセンシング駆動期間のうちサンプリング期間Ｔｓａｍは、アナログデジタルコンバータＡＤＣが、基準電圧ラインＲＶＬの電圧をセンシングするステップである。ここで、基準電圧ラインＲＶＬの電圧は、駆動トランジスタＤＲＴの第２のノードＮ２の電圧に対応し、基準電圧ラインＲＶＬに形成されたラインキャパシタＣｒｖｌの充電電圧に対応することができる。

【0136】

サンプリング期間Ｔｓａｍの間、アナログデジタルコンバータＡＤＣによって感知された電圧Ｖｓｅｎは、データ電圧Ｖｄａｔａ＿ＳＥＮから閾値電圧Ｖｔｈを引いた電圧（Ｖｄａｔａ＿ＳＥＮ－Ｖｔｈ）、又は、データ電圧Ｖｄａｔａ＿ＳＥＮから閾値電圧の偏差ΔＶｔｈを引いた電圧（Ｖｄａｔａ＿ＳＥＮ－ΔＶｔｈ）であり得る。ここで、Ｖｔｈは、正の閾値電圧でも負の閾値電圧でもよい。

【0137】

図５ａを参照すると、第１のセンシングモードＳ－Ｍｏｄｅのセンシング駆動期間のうちトラッキング期間Ｔｔｒａｃｋの間、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２が、上昇して飽和するのに要する飽和時間Ｔｓａｔは、第１のセンシングモードＳ－Ｍｏｄｅのセンシング駆動期間のうちトラッキング期間Ｔｔｒａｃｋの時間的な長さであり、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈ又はその変化が、駆動トランジスタＤＲＴの第２のノードＮ２の電圧（Ｖ２＝Ｖｄａｔａ＿ＳＥＮ－Ｖｔｈ）に反映されるのにかかる時間であり得る。

【0138】

このような飽和時間Ｔｓａｔは、第１のセンシングモードＳ－Ｍｏｄｅのセンシング駆動期間の全体的な時間長の大部分を占めることができる。第１のセンシングモードＳ－Ｍｏｄｅの場合、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２が、上昇して飽和するのにかなり長い時間（飽和時間：Ｔｓａｔ）がかかることがある。

【0139】

前述のように、駆動トランジスタＤＲＴの閾値電圧をセンシングするためのセンシング駆動方式は、駆動トランジスタＤＲＴの第２のノードＮ２の電圧状態が、駆動トランジスタＤＲＴの閾値電圧を示すまでの長い飽和時間Ｔｓａｔが必要であるため、スローモード（第１のセンシングモードＳ－Ｍｏｄｅ）という。

【0140】

図５ｂを参照して、表示装置１００の第２のセンシングモードＦ－Ｍｏｄｅのセンシング駆動期間について説明する。

【0141】

図５ｂを参照すると、第２のセンシングモードＦ－Ｍｏｄｅのセンシング駆動期間のうち初期化期間Ｔｉｎｉｔは、駆動トランジスタＤＲＴの第１のノードＮ１及び第２のノードＮ２を初期化する期間である。

【0142】

【0143】

【0144】

図５ｂを参照すると、第２のセンシングモードＦ－Ｍｏｄｅのセンシング駆動期間のうちトラッキング期間Ｔｔｒａｃｋは、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２が、駆動トランジスタＤＲＴの移動度、又は、移動度の変化を反映する電圧状態になるまで、予め設定されたトラッキング時間Δｔの間に駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２を変化させる期間である。

【0145】

トラッキング期間Ｔｔｒａｃｋ中に、予め設定されたトラッキング時間Δｔは、短く設定することができる。したがって、短いトラッキング時間Δｔの間、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２が、閾値電圧Ｖｔｈを反映することは困難である。しかしながら、短いトラッキング時間Δｔの間、駆動トランジスタＤＲＴの移動度を把握できるほどに、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２を変動させることができる。

【0146】

これにより、第２のセンシングモードＦ－Ｍｏｄｅは、駆動トランジスタＤＲＴの移動度をセンシングするためのセンシング駆動方式である。

【0147】

トラッキング期間Ｔｔｒａｃｋでは、電源スイッチＳＰＲＥが、ターンオフされるか、又はセンストランジスタＳＥＮＴが、ターンオフされるに応じて、駆動トランジスタＤＲＴの第２のノードＮ２が、電気的にフローティング状態になり得る。

【0148】

トラッキング期間Ｔｔｒａｃｋの間、ターンオフレベル電圧のスキャン信号ＳＣＡＮにより、スキャントランジスタＳＣＴが、ターンオフされた状態であり、駆動トランジスタＤＲＴの第１のノードＮ１も、フローティングの状態であり得る。

【0149】

初期化期間Ｔｉｎｉｔの間、初期化された駆動トランジスタＤＲＴの第１のノードＮ１と、第２のノードＮ２との電圧差は、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈ以上であり得る。したがって、トラッキング期間Ｔｔｒａｃｋが開始されると、駆動トランジスタＤＲＴは、ターンオン状態で電流を導通させる。

【0150】

ここで、駆動トランジスタＤＲＴの第１のノードＮ１及び第２のノードＮ２のそれぞれが、ゲートノード及びソースノードである場合、駆動トランジスタＤＲＴの第１のノードＮ１及び第２のノードＮ２の電圧差は、Ｖｇｓになる。

【0151】

したがって、トラッキング期間Ｔｔｒａｃｋの間、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２は、上昇することができる。このとき、駆動トランジスタＤＲＴの第１のノードＮ２の電圧Ｖ１も、共に上昇することができる。

【0152】

トラッキング期間Ｔｔｒａｃｋの間、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２の上昇速度は、駆動トランジスタＤＲＴの電流能力（すなわち、移動度）に依存する。駆動トランジスタＤＲＴの電流能力（移動度）が大きいほど、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２が、より急峻に上昇することができる。

【0153】

トラッキング期間Ｔｔｒａｃｋが、予め設定されたトラッキング時間Δｔの間、進行した後、すなわち、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２が、予め設定されたトラッキング時間Δｔの間、上昇した後、サンプリング期間Ｔｓａｍが、進行され得る。

【0154】

トラッキング期間Ｔｔｒａｃｋ中、駆動トランジスタＤＲＴの第２のノードＮ２の電圧Ｖ２の上昇速度は、予め設定されたトラッキング時間Δｔの間の駆動トランジスタＤＲＴの第２のノードＮ２の電圧変化量ΔＶに対応する。ここで、駆動トランジスタＤＲＴの第２のノードＮ２の電圧変化量ΔＶは、基準電圧ラインＲＶＬの電圧変化量に対応することができる。

【0155】

図５ｂを参照すると、トラッキング期間Ｔｔｒａｃｋが、予め設定されたトラッキング時間Δｔの間、進行した後、サンプリング期間Ｔｓａｍが、開始され得る。サンプリング期間Ｔｓａｍの間、サンプリングスイッチＳＡＭが、ターンオンされ、基準電圧ラインＲＶＬとアナログデジタルコンバータＡＤＣが、電気的に接続され得る。

【0156】

アナログデジタルコンバータＡＤＣは、基準電圧ラインＲＶＬの電圧をセンシングすることができる。アナログデジタルコンバータＡＤＣによってセンシングされた電圧Ｖｓｅｎは、基準電圧Ｖｒｅｆで一定のトラッキング時間Δｔの間に、電圧変化量ΔＶだけ上昇した電圧（Ｖｒｅｆ＋ΔＶ）であり得る。

【0157】

アナログデジタルコンバータＡＤＣによってセンシングされた電圧Ｖｓｅｎは、基準電圧ラインＲＶＬの電圧であり、センストランジスタＳＥＮＴを介して、基準電圧ラインＲＶＬと電気的に接続された第２のノードＮ２の電圧であり得る。

【0158】

図５ｂを参照すると、第２のセンシングモードＦ－Ｍｏｄｅのセンシング駆動期間のうちサンプリング期間Ｔｓａｍにおいて、アナログデジタルコンバータＡＤＣによってセンシングされた電圧Ｖｓｅｎは、駆動トランジスタＤＲＴの移動度に応じて変わり得る。駆動トランジスタＤＲＴが、高い移動度を有するほど、センシング電圧Ｖｓｅｎは、高くなる。駆動トランジスタＤＲＴが、低い移動度を有するほど、センシング電圧Ｖｓｅｎは、低くなる。

【0159】

前述のように、駆動トランジスタＤＲＴの移動度をセンシングするためのセンシング駆動方式は、駆動トランジスタＤＲＴの第２のノードＮ２の電圧を、短時間Δｔだけ変更すればよいので、ファストモード（第２のセンシングモードＦ－Ｍｏｄｅ）と呼ばれる。

【0160】

図５ａを参照すると、本開示の実施形態による表示装置１００は、第１のセンシングモードＳ－Ｍｏｄｅを介してセンシングされた電圧Ｖｓｅｎに基づいて、当該サブピクセルＳＰ内の駆動トランジスタＤＲＴの閾値電圧Ｖｔｈ又はその変化を把握して、駆動トランジスタＤＲＴ間の閾値電圧の偏差を、低減又は除去する閾値電圧の補償値を算出し、算出された閾値電圧の補償値を、メモリ４１０に格納することができる。

【0161】

図５ｂを参照すると、本開示の実施形態による表示装置１００は、第２のセンシングモードＦ－Ｍｏｄｅを介してセンシングされた電圧Ｖｓｅｎに基づいて、当該サブピクセルＳＰ内の駆動トランジスタＤＲＴの移動度又はその変化を把握し、駆動トランジスタＤＲＴ間の移動度の偏差を、低減又は除去する移動度の補償値を算出し、算出された移動度の補償値を、メモリ４１０に格納することができる。

【0162】

表示装置１００は、ディスプレイ駆動のためのデータ電圧Ｖｄａｔａを、当該サブピクセルＳＰに供給するとき、閾値電圧の補償値と移動度の補償値とに基づいて、変更されたデータ電圧Ｖａｔａを供給することができる。

【0163】

前述したように、閾値電圧センシングは、長いセンシング時間を必要とする特性により、第１のセンシングモードＳ－Ｍｏｄｅに進み、移動度センシングは、短いセンシング時間で十分な特性により、第２のセンシングモードＦ－Ｍｏｄｅを進めることができる。

【0164】

図６は、本開示の実施形態による表示装置１００の様々なセンシングタイミングを示す図である。

【0165】

図６を参照すると、本開示の実施形態による表示装置１００は、パワーオン信号（ＰｏｗｅｒＯｎＳｉｇｎａｌ）が発生すると、表示パネル１１０に配置された各サブピクセルＳＰ内の駆動トランジスタＤＲＴの特性値をセンシングすることができる。このようなセンシングプロセスを、「オンセンシングプロセス（Ｏｎ－ＳｅｎｓｉｎｇＰｒｏｃｅｓｓ）」という。

【0166】

図６を参照すると、本開示の実施形態による表示装置１００は、パワーオフ信号（ＰｏｗｅｒＯｆｆＳｉｇｎａｌ）が発生すると、電源遮断などのオフシーケンス（Ｏｆｆ－Ｓｅｑｕｅｎｃｅ）が進む前に、表示パネル１１０に配置される各サブピクセルＳＰ内の駆動トランジスタＤＲＴの特性値をセンシングすることができる。このようなセンシングプロセスを、「オフセンシングプロセス（Ｏｆｆ－ＳｅｎｓｉｎｇＰｒｏｃｅｓｓ）」という。

【0167】

図６を参照すると、本開示の実施形態による表示装置１００は、パワーオン信号が発生してから、パワーオフ信号が発生するまで、ディスプレイ駆動中に各サブピクセルＳＰ内の駆動トランジスタＤＲＴの特性値をセンシングすることもできる。このようなセンシングプロセスを、「リアルタイムセンシングプロセス（Ｒｅａｌ－ｔｉｍｅＳｅｎｓｉｎｇＰｒｏｃｅｓｓ）」という。

【0168】

このようなリアルタイムセンシングプロセス（Ｒｅａｌ－ｔｉｍｅＳｅｎｓｉｎｇＰｒｏｃｅｓｓ）は、垂直同期信号Ｖｓｙｎｃに基づいて、アクティブ時間ＡＣＴ間のブランク時間ＢＬＡＮＫ毎に進行することができる。

【0169】

駆動トランジスタＤＲＴの移動度センシングは、短時間しか必要としないので、移動度センシングは、センシング駆動方式のうち第２のセンシングモードＦ－Ｍｏｄｅに進行することができる。

【0170】

ファストモードである第２のセンシングモードＦ－Ｍｏｄｅに進行できる移動度センシングは、短時間だけ必要であるため、移動度センシングは、オンセンシングプロセス、オフセンシングプロセス及びリアルタイムセンシングプロセスのいずれかに進んでも構わない。

【0171】

例えば、ファストモードである第２のセンシングモードＦ－Ｍｏｄｅに進行できる移動度センシングは、移動度変化を、ディスプレイ駆動中にリアルタイムで反映できるリアルタイムセンシングプロセスに進行することができる。すなわち、移動度センシングは、表示駆動中にブランク期間毎に進行することができる。

【0172】

これに比べて、駆動トランジスタＤＲＴの閾値電圧センシングには、長い飽和時間Ｖｓａｔが必要である。したがって、閾値電圧センシングは、センシング駆動方式のうち、第１のセンシングモードＳ－Ｍｏｄｅに進行することができる。

【0173】

閾値電圧センシングは、ユーザの視聴に邪魔にならないタイミングを活用して行わなければならない。したがって、駆動トランジスタＤＲＴの閾値電圧センシングは、ユーザ入力などに応じて、パワーオフ信号（ＰｏｗｅｒＯｆｆＳｉｇｎａｌ）が発生した後、ディスプレイ駆動にならない間（すなわち、ユーザが、視聴意思のない状況）に進行することができる。即ち、閾値電圧センシングは、オフセンシングプロセス（Ｏｆｆ－ＳｅｎｓｉｎｇＰｒｏｃｅｓｓ）に進むことができる。

【0174】

図７は、本開示の実施形態による表示装置１００のゲート駆動回路１３０を簡単に示すダイアグラムである。

【0175】

図７を参照すると、本開示の実施形態によるゲート駆動回路１３０は、複数のゲート信号Ｇｏｕｔを出力するための複数のゲート出力回路Ｇ－ＢＵＦ、及び、複数のゲート出力回路Ｇ－ＢＵＦを制御するための制御回路（ＣｏｎｔｒｏｌＣｉｒｃｕｉｔ）７００を含むことができる。ここで、複数のゲート信号Ｇｏｕｔのそれぞれは、スキャン信号ＳＣＡＮ、又は、センス信号ＳＥＮＳＥであってもよい。

【0176】

複数のゲート出力回路Ｇ－ＢＵＦの各々は、クロック信号ＣＬＫ及びローレベル電圧ＶＧＬを入力されて、ゲート信号Ｇｏｕｔを、ゲート出力ノードＮｏｕｔに出力することができる。

【0177】

ゲート出力回路Ｇ－ＢＵＦは、クロック信号ＣＬＫが入力されるプルアップトランジスタＴｕと、ローレベル電圧ＶＧＬが入力されるプルダウントランジスタＴｄとを含むことができる。

【0178】

ゲート出力回路Ｇ－ＢＵＦは、プルアップトランジスタＴｕと、プルダウントランジスタＴｄとが接続されたゲート出力ノードＮｏｕｔに、ゲート信号Ｇｏｕｔを出力することができる。

【0179】

プルアップトランジスタＴｕは、クロック信号入力ノードＮｃｌｋと、ゲート出力ノードＮｏｕｔとの間に接続することができ、クロック信号入力ノードＮｃｌｋと、ゲート出力ノードＮｏｕｔとの間の接続を切り替えることができる。

【0180】

プルダウントランジスタＴｄは、ローレベル電圧ノードＮｖｓｓと、ゲート出力ノードＮｏｕｔとの間に接続することができ、ローレベル電圧ノードＮｖｓｓと、ゲート出力ノードＮｏｕｔとの間の接続を切り替えることができる。

【0181】

プルアップトランジスタＴｕにおいて、ゲートノードであるＱノードと、ゲート出力ノードＮｏｕｔとの間には、キャパシタＣが電気的に接続され得る。このようなキャパシタＣは、ゲート出力ノードＮｏｕｔの電圧変動に応じて、Ｑノードの電圧をブーストさせる役割を果たすことができる。

【0182】

制御回路７００は、プルアップトランジスタＴｕのゲートノードと電気的に接続されたＱノードの電圧を制御し、プルダウントランジスタＴｄのゲートノードと電気的に接続されたＱＢノードの電圧を制御することができる。ここで、ＱＢノードは、トランジスタを介して、ＤＣ電圧を印加されてもよく、ＡＣ信号を印加されてもよい。

【0183】

制御回路７００は、Ｑノード及びＱＢノードのそれぞれの電圧を制御するために、複数のトランジスタを含むことができる。例えば、制御回路７００は、Ｑノードの充電のための１つ以上のトランジスタ、Ｑノードの放電のための１つ以上のトランジスタ、ＱＢノードの充電のための１つ以上のトランジスタ、ＱＢノードの放電のための１つ以上のトランジスタを含むことができる。

【0184】

制御回路７００は、Ｑノード及びＱＢノードのそれぞれの電圧を制御するために、スタート信号、リセット信号などを入力されることができ、ゲート駆動方式に応じて、キャリー信号をさらに入力されることができる。

【0185】

図８は、本開示の実施形態による表示装置１００が、センシング機能を有する場合、表示装置１００に含まれるゲート駆動回路１３０を示し、図９は、図８のゲート駆動回路１３０内の主要ノード（Ｑノード、ＱＢノード、Ｔ４ゲート）における電圧波形を示す。ただし、図８に示すゲート駆動回路１３０は、全ゲート駆動回路１３０の一部ステージの回路である。

【0186】

図８を参照すると、本開示の実施形態によるゲート駆動回路１３０は、第１のゲート出力バッファ回路ＧＢＵＦ１、及び、制御回路７００を含むことができる。

【0187】

図８を参照すると、第１のゲート出力バッファ回路ＧＢＵＦ１は、第１のプルアップトランジスタＴｕ１、及び、第１のプルダウントランジスタＴｄ１を含むことができる。

【0188】

制御回路７００は、第１のプルアップトランジスタＴｕ１のゲートノードと電気的に接続されたＱノードの電圧と、第１のプルダウントランジスタＴｄ１のゲートノードと電気的に接続されたＱＢノードの電圧とを制御することができる。

【0189】

第１のプルアップトランジスタＴｕ１は、第１のクロック信号入力ノードＮｃｌｋ１と、第１のゲート出力ノードＮｏｕｔ１との間に接続され得る。第１のプルダウントランジスタＴｄ１は、第１のゲート出力ノードＮｏｕｔ１と、第１のローレベル電圧ノードＮｖｓｓ１との間に接続され得る。

【0190】

ここで、第１のクロック信号入力ノードＮｃｌｋ１には、第１のクロック信号ＳＣＣＬＫ（ｎ）が入力され得る。第１のローレベル電圧ノードＮｖｓｓ１には、第１のローレベル電圧ＧＶＳＳ０が印加され得る。

【0191】

第１のゲート出力バッファ回路ＧＢＵＦ１は、第１のゲート出力ノードＮｏｕｔ１を介して、第１のゲートラインＧＬに、第１のゲート信号ＳＣＯＵＴ（ｎ）を出力することができる。

【0192】

第１のプルアップトランジスタＴｕ１のゲートノードと、第１のゲート出力ノードＮｏｕｔ１との間には、キャパシタＣ１が接続され得る。

【0193】

図８を参照すると、本開示の実施形態による表示装置１００が、センシング機能（例えば、移動度センシング機能）を有する場合、本開示の実施形態によるゲート駆動回路１３０に含まれる制御回路７００は、ライン選択回路（ＬＳＣ）、Ｑノードの充電のためのＱ充電回路（ＱＣＣ１、ＱＣＣ２）、Ｑノードの放電のためのＱ放電回路（ＱＤＣ１、ＱＤＣ２）、Ｑノードの電圧状態を安定的に保持（ホールディング）するための保持回路（ＱＨＭ、ＱＬＭ）、ＱＢノードの充電のためのＱＢ充電回路（ＱＢＣＣ）、ＱＢノードの放電のためのＱＢ放電回路（ＱＢＤＣ１、ＱＢＤＣ２）、ＱＢ制御回路（ＱＢＣ）などを含むことができる。

【0194】

図８を参照すると、ライン選択回路ＬＳＣは、２つのメイン選択トランジスタ（Ｔａ、Ｔｂ）、１つのサブ選択トランジスタＴｃ、及び１つの選択キャパシタＣｌｓを含むことができる。ライン選択回路ＬＳＣは、当該サブピクセルラインを、センシング駆動が進められるラインとして選択するための回路であり得る。

【0195】

２つのメイン選択トランジスタＴａ、Ｔｂの各ゲートノードには、ライン選択信号ＬＳＰが、共通に印加されてもよい。ライン選択信号ＬＳＰは、パルス状の信号として、フレームの中央に２つのメイン選択トランジスタＴａ、Ｔｂのそれぞれのゲートノードに共通に印加され得る。

【0196】

２つのメイン選択トランジスタＴａ、Ｔｂのうち１つのメイン選択トランジスタＴａのソースノード（又はドレインノード）と、他の１つのメイン選択トランジスタＴｂのドレインノード（又はソースノード）とは、電気的に接続され得る。

【0197】

２つのメイン選択トランジスタＴａ、Ｔｂのうち１つのメイン選択トランジスタＴａのドレインノード（又はソースノード）には、前のキャリー信号Ｃ（ｎ－２）が印加され得る。

【0198】

１つのサブ選択トランジスタＴｃは、２つのメイン選択トランジスタＴａ、Ｔｂの接続ノードと、第２の駆動電圧ノードＮｖｄｄとの間に接続されてもよい。ここで、第２の駆動電圧ノードＮｖｄｄには、第２の駆動電圧ＧＶＤＤが印加され得る。

【0199】

２つのメイン選択トランジスタＴａ、Ｔｂのうち他の１つのメイン選択トランジスタＴｂのソースノード（又はドレインノード）は、１つのサブ選択トランジスタＴｃのゲートノードに電気的に接続されてもよい。

【0200】

１つの選択キャパシタＣｌｃは、１つのサブ選択トランジスタＴｃのドレインノード（又はソースノード）と、ゲートノードとの間に接続されてもよい。

【0201】

図８を参照すると、Ｑノードを充電するためのＱ充電回路ＱＣＣ１、ＱＣＣ２は、第１のＱ充電回路ＱＣＣ１、及び、第２のＱ充電回路ＱＣＣ２を含むことができる。

【0202】

図８を参照すると、第１のＱ充電回路ＱＣＣ１は、第２の駆動電圧ノードＮｖｄｄと、Ｑノードとの間に接続され得る。第１のＱ充電回路ＱＣＣ１は、アクティブ期間中、映像表示のためのノーマルディスプレイ駆動時に動作するＱノードに対する充電回路であってもよい。第１のＱ充電回路ＱＣＣ１は、アクティブ期間中に、第２駆動電圧ＧＶＤＤを、Ｑノードに供給するように構成されてもよい。

【0203】

図８を参照すると、第２のＱ充電回路ＱＣＣ２は、第２の駆動電圧ノードＮｖｄｄと、Ｑノードとの間に接続され得る。第２のＱ充電回路ＱＣＣ２は、ブランク期間中、センシング駆動時に動作するＱノードに対する充電回路であってもよい。第２のＱ充電回路ＱＣＣ２は、ブランク期間中に、第２駆動電圧ＧＶＤＤを、Ｑノードに供給するように構成することができる。

【0204】

図８を参照すると、第１のＱ充電回路ＱＣＣ１は、第２の駆動電圧ノードＮｖｄｄと、Ｑノードとの間に接続された２つの第１のＱ充電トランジスタＴ１、Ｔ１ａを含むことができる。ここで、第２の駆動電圧ノードＮｖｄｄには、第２の駆動電圧ＧＶＤＤが印加され得る。

【0205】

２つの第１のＱ充電トランジスタＴ１、Ｔ１ａの各ゲートノードは、互いに電気的に接続されてもよい。２つの第１のＱ充電トランジスタＴ１、Ｔ１ａのそれぞれのゲートノードには、前のキャリー信号Ｃ（ｎ－２）が入力されてもよい。

【0206】

２つの第１のＱ充電トランジスタＴ１、Ｔ１ａにおいて、一つの第１のＱ充電トランジスタＴ１のソースノード（又はドレインノード）と、他の一つの第１のＱ充電トランジスタＴ１ａのドレインノード（又はソースノード）とは、電気的に接続され得る。第１のＱ充電トランジスタＴ１のドレインノード（又はソースノード）は、第２の駆動電圧ノードＮｖｄｄと電気的に接続されてもよい。第１のＱ充電トランジスタＴ１ａのソースノード（又はドレインノード）は、Ｑノードと電気的に接続されてもよい。

【0207】

第１のＱ充電回路ＱＣＣ１は、２つの第１のＱ充電トランジスタＴ１、Ｔ１ａの接続ノードと、第３の駆動電圧ノードＮｖｄｄ２との間に接続された２つの第１の追加充電トランジスタＴ１１、Ｔ１２をさらに含むことができる。

【0208】

２つの第１の追加充電トランジスタＴ１１、Ｔ１２の各ゲートノードは、第３の駆動電圧ノードＮｖｄｄ２に共通に接続され得る。ここで、第３の駆動電圧ノードＮｖｄｄ２には、第３の駆動電圧ＧＶＤＤ２が印加され得る。

【0209】

２つの第１の追加充電トランジスタＴ１１、Ｔ１２において、第１の追加充電トランジスタＴ１１のソースノード（又はドレインノード）と、第１の追加充電トランジスタＴ１２のドレインノード（又はソースノード）とは、電気的に接続され得る。

【0210】

第１の追加充電トランジスタＴ１２のドレインノード（又はソースノード）は、２つの第１のＱ充電トランジスタＴ１、Ｔ１ａの接続ノードに電気的に接続されてもよい。

【0211】

第１の追加充電トランジスタＴ１１は、ゲートノードとドレインノードとが、電気的に接続されたダイオード接続（ＤｉｏｄｅＣｏｎｎｅｃｔｉｏｎ）状態であり得る。

【0212】

図８を参照すると、第２のＱ充電回路ＱＣＣ２は、第２の駆動電圧ノードＮｖｄｄと、Ｑノードとの間に接続された２つの第２のＱ充電トランジスタＴ１ｂ、Ｔ１ｃを含むことができる。

【0213】

第２のＱ充電回路ＱＣＣ２において、２つの第２のＱ充電トランジスタＴ１ｂ、Ｔ１ｃのうち１つの第２のＱ充電トランジスタＴ１ｂのソースノード（又はドレインノード）と、他の一つの第２のＱ充電トランジスタＴ１ｃのドレインノード（又はソースノード）とは、電気的に接続され得る。

【0214】

第２のＱ充電トランジスタＴ１ｂのドレインノード（又はソースノード）は、第２の駆動電圧ノードＮｖｄｄと電気的に接続することができる。第２のＱ充電トランジスタＴ１ｂのドレインノード（又はソースノード）と、ゲートノードとの間には、ライン選択回路ＬＳＣの選択キャパシタＣｌｃが接続され得る。

【0215】

第２のＱ充電トランジスタＴ１ｃのゲートノードには、リセット信号ＲＥＳＥＴが印加され得る。第２のＱ充電トランジスタＴ１ｃのソースノード（又はドレインノード）は、Ｑノードと電気的に接続することができる。

【0216】

図８を参照すると、Ｑノードを放電するためのＱ放電回路ＱＤＣ１、ＱＤＣ２は、第１のＱ放電回路ＱＤＣ１、及び、第２のＱ放電回路ＱＤＣ２を含むことができる。

【0217】

図８を参照すると、第１のＱ放電回路ＱＤＣ１は、Ｑノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に接続され得る。第１のＱ放電回路ＱＤＣ１は、アクティブ期間中、映像表示のためのノーマルディスプレイ駆動時に動作するＱノードに対する放電回路であってもよい。第１のＱ放電回路ＱＤＣ１は、アクティブ期間中に、第２のローレベル電圧ＧＶＳＳ２を、Ｑノードに供給するように構成することができる。

【0218】

図８を参照すると、第２のＱ放電回路ＱＤＣ２は、Ｑノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に接続され得る。第２のＱ放電回路ＱＤＣ２は、ブランク期間中、センシング駆動時に動作するＱノードに対する放電回路であってもよい。第２のＱ放電回路ＱＤＣ２は、ブランク期間中に、第２のローレベル電圧ＧＶＳＳ２を、Ｑノードに供給するように構成することができる。

【0219】

図８を参照すると、第１のＱ放電回路ＱＤＣ１は、Ｑノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に接続された２つの第１のＱ放電トランジスタＴ３ｎ、Ｔ３ｎａを含むことができる。

【0220】

２つの第１のＱ放電トランジスタＴ３ｎ、Ｔ３ｎａのうち１つの第１のＱ放電トランジスタＴ３ｎのソースノード（又はドレインノード）と、他の一つの第１のＱ放電トランジスタＴ３ｎａのドレインノード（又はソースノード）は、電気的に接続することができる。

【0221】

２つの第１のＱ放電トランジスタＴ３ｎ、Ｔ３ｎａの各ゲートノードには、次のキャリー信号Ｃ（ｎ＋２）が共通に印加される。

【0222】

２つの第１のＱ放電トランジスタＴ３ｎ、Ｔ３ｎａのうち１つの第１のＱ放電トランジスタＴ３ｎのドレインノード（又はソースノード）は、Ｑノードと電気的に接続され得、他の一つの第１のＱ放電トランジスタＴ３ｎａのソースノード（又はドレインノード）は、第２のローレベル電圧ノードＮｖｓｓ２と電気的に接続することができる。ここで、第２のローレベル電圧ノードＮｖｓｓ２には、第２のローレベル電圧ＶＧＳＳ２が印加され得る。

【0223】

図８を参照すると、第２のＱ放電回路ＱＤＣ２は、Ｑノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に接続された２つの第２のＱ放電トランジスタＴ３ｎｂ、Ｔ３ｎｃを含むことができる。

【0224】

２つの第２のＱ放電トランジスタＴ３ｎｂ、Ｔ３ｎｃのうち１つの第２のＱ放電トランジスタＴ３ｎｂのソースノード（又はドレインノード）と、他の一つの第２のＱ放電トランジスタＴ３ｎｃのドレインノード（又はソースノード）とは、電気的に接続され得る。

【0225】

２つの第２のＱ放電トランジスタＴ３ｎｂ、Ｔ３ｎｃの各ゲートノードには、スタート信号ＶＳＴが共通に印加され得る。

【0226】

２つの第２のＱ放電トランジスタＴ３ｎｂ、Ｔ３ｎｃのうち１つの第２のＱ放電トランジスタＴ３ｎｂのドレインノード（又はソースノード）は、Ｑノードと電気的に接続され得、他の一つの第２のＱ放電トランジスタＴ３ｎｃのソースノード（又はドレインノード）は、第２のローレベル電圧ノードＮｖｓｓ２と電気的に接続され得る。

【0227】

２つの第２のＱ放電トランジスタＴ３ｎｂ、Ｔ３ｎｃの接続ノードは、２つの第１のＱ放電トランジスタＴ３ｎ、Ｔ３ｎａの接続ノードと電気的に接続され得る。

【0228】

図８を参照すると、保持回路ＱＨＭ、ＱＬＭは、Ｑノードの電圧状態を、安定的に保持（ホールディング）するための回路であり、第１の保持回路ＱＨＭと、第２の保持回路ＱＬＭとを含むことができる。

【0229】

図８を参照すると、第１の保持回路ＱＨＭは、Ｑノードの電圧を、ハイレベル電圧状態に安定的に保持するための回路であり、第２の保持回路ＱＬＭは、Ｑノードの電圧を、ローレベル電圧状態に安定的に保持するための回路である。

【0230】

第２の保持回路ＱＬＭは、Ｑノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に接続された２つの第２の保持トランジスタＴ３、Ｔ３ａを含むことができる。

【0231】

２つの第２の保持トランジスタＴ３、Ｔ３ａの各ゲートノードは、ＱＢノードと共通に接続され得る。

【0232】

２つの第２の保持トランジスタＴ３、Ｔ３ａのうち１つの第２の保持トランジスタＴ３のソースノード（又はドレインノード）と、他の一つの第２の保持トランジスタＴ３ａのドレインノード（又はソースノード）とは、電気的に接続されることができる。

【0233】

２つの第２の保持トランジスタＴ３、Ｔ３ａでは、１つの第２の保持トランジスタＴ３のドレインノード（又はソースノード）は、Ｑノードに電気的に接続することができ、残りの一つの第２の保持トランジスタＴ３ａのソースノード（又はドレインノード）は、第２のローレベル電圧ノードＮｖｓｓ２に電気的に接続することができる。

【0234】

２つの第２の保持トランジスタＴ３、Ｔ３ａの接続ノードは、２つの第２のＱ放電トランジスタＴ３ｎｂ、Ｔ３ｎｃの接続ノードと、２つの第１のＱ放電トランジスタＴ３ｎ、Ｔ３ｎａの接続ノードと電気的に接続され得る。

【0235】

第１の保持回路ＱＨＭは、２つの第２の保持トランジスタＴ３、Ｔ３ａの接続ノードと、第２の駆動電圧ノードＮｖｄｄとの間に接続された２つの第１の保持トランジスタＴ３ｑ、Ｔ３ｑａを含むことができる。

【0236】

２つの第１の保持トランジスタＴ３ｑ、Ｔ３ｑａの各ゲートノードは、Ｑノードに共通に接続され得る。

【0237】

２つの第１の保持トランジスタＴ３ｑ、Ｔ３ｑａのうち１つの第１の保持トランジスタＴ３ｑのソースノード（又はドレインノード）と、残りの一つの第１の保持トランジスタＴ３ｑａのドレインノード（又はソースノード）とは、電気的に接続され得る。

【0238】

２つの第１の保持トランジスタＴ３ｑ、Ｔ３ｑａにおいて、１つの第１の保持トランジスタＴ３ｑのドレインノード（又はソースノード）は、第２の駆動電圧ノードＮｖｄｄに電気的に接続することができ、残りの１つの第１の保持トランジスタＴ３ｑａのソースノード（又はドレインノード）は、２つの第２の保持トランジスタＴ３、Ｔ３ａの接続ノードに電気的に接続することができる。

【0239】

図８を参照すると、ＱＢノードを充電するためのＱＢ充電回路ＱＢＣＣは、第１の駆動電圧ノードＮｖｄｄ１と、ＱＢノードとの間に接続され得る。ここで、第１の駆動電圧ノードＮｖｄｄ１には、第１の駆動電圧ＧＶＤＤ＿ｏが印加され得る。

【0240】

図８を参照すると、ＱＢ充電回路ＱＢＣＣは、第１の駆動電圧ＰＧＶＤＤを、ＱＢノードに供給するように構成することができる。ＱＢ充電回路ＱＢＣＣは、第１の駆動電圧ノードＮｖｄｄ１と、ＱＢノードとの間に、ＱＢ充電トランジスタＴ４を含むことができる。

【0241】

ＱＢ充電トランジスタＴ４のゲートノードは、ＱＢ制御回路ＱＢＣに接続され得る。ＱＢ充電トランジスタＴ４のドレインノード（又はソースノード）は、第１の駆動電圧ノードＮｖｄｄ１と電気的に接続され得る。ＱＢ充電トランジスタＴ４のソースノード（又はドレインノード）は、ＱＢノードと電気的に接続され得る。

【0242】

ＱＢ充電トランジスタＴ４のドレインノード（又はソースノード）は、ＱＢ制御回路ＱＢＣと接続されてもよい。

【0243】

図８を参照すると、ＱＢノードを放電するためのＱＢ放電回路ＱＢＤＣ１、ＱＢＤＣ２は、第１のＱＢ放電回路ＱＢＤＣ１、及び、第２のＱＢ放電回路ＱＢＤＣ２を含むことができる。

【0244】

図８を参照すると、第１のＱＢ放電回路ＱＢＤＣ１は、ＱＢノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に接続され得る。第１のＱＢ放電回路ＱＢＤＣ１は、アクティブ期間中、映像表示のためのノーマルディスプレイ駆動時に動作するＱＢノードに対する放電回路であってもよい。第１のＱＢ放電回路ＱＢＤＣ１は、アクティブ期間中に、第２のローレベル電圧ＧＶＳＳ２を、ＱＢノードに供給するように構成することができる。

【0245】

図８を参照すると、第２のＱＢ放電回路ＱＢＤＣ２は、ＱＢノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に接続され得る。第２のＱＢ放電回路ＱＢＤＣ２は、ブランク期間中、センシング駆動時に動作するＱＢノードに対する放電回路であってもよい。第２のＱＢ放電回路ＱＢＤＣ２は、ブランク期間中に、第２のローレベル電圧ＧＶＳＳ２を、ＱＢノードに供給するように構成することができる。

【0246】

第２のＱＢ放電回路ＱＢＤＣ２は、ＱＢノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に接続された２つの第２のＱ放電トランジスタＴ５ａ、Ｔ５ｂを含むことができる。

【0247】

２つの第２のＱ放電トランジスタＴ５ａ、Ｔ５ｂのうち１つの第２のＱ放電トランジスタＴ５ａのソースノード（又はドレインノード）と、残りの１つの第２のＱ放電トランジスタＴ５ｂのドレインノード（又はソースノード）とは、電気的に接続することができる。

【0248】

２つの第２のＱ放電トランジスタＴ５ａ、Ｔ５ｂのうち１つの第２のＱ放電トランジスタＴ５ａのドレインノード（又はソースノード）は、ＱＢノードに電気的に接続することができ、他の一つの第２のＱ放電トランジスタＴ５ｂのソースノード（又はドレインノード）は、第２のローレベル電圧ノードＮｖｓｓ２に電気的に接続することができる。

【0249】

２つの第２のＱ放電トランジスタＴ５ａ、Ｔ５ｂのうち１つの第２のＱ放電トランジスタＴ５ａのゲートノードには、リセット信号ＲＥＳＥＴが印加され、他の一つの第２のＱ放電トランジスタＴ５ｂのゲートノードには、放電制御信号Ｍ＿ｏが印加され得る。

【0250】

図８を参照すると、第１のＱＢ放電回路ＱＢＤＣ１は、ＱＢノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に、並列に接続された２つの第１のＱ放電トランジスタＴ５、Ｔ５ｑを含むことができる。

【0251】

２つの第１のＱ放電トランジスタＴ５、Ｔ５ｑのうち１つの第１のＱ放電トランジスタＴ５において、ソースノード（又はドレインノード）は、第２のローレベル電圧ノードＮｖｓｓ２に接続され、ドレインノード（又はソースノード）は、ＱＢノードに接続され、ゲートノードには、前のキャリー信号Ｃ（ｎ－２）が入力され得る。

【0252】

２つの第１のＱ放電トランジスタＴ５、Ｔ５ｑのうち他の一つの第１のＱ放電トランジスタＴ５ｑにおいて、ソースノード（又はドレインノード）は、第２のローレベル電圧ノードＮｖｓｓ２に接続され、ドレインノード（又はソースノード）は、ＱＢノードに接続され、ゲートノードは、Ｑノードと電気的に接続され得る。

【0253】

図８を参照すると、ＱＢ制御回路ＱＢＣは、ＱＢノードの充電のためのＱＢ充電回路ＱＢＣＣに含まれるＱＢ充電回路ＱＢＣＣを制御する回路である。

【0254】

図８を参照すると、ＱＢ制御回路ＱＢＣは、ＱＢ充電回路ＱＢＣＣに含まれるＱＢ充電トランジスタＴ４のゲートノードを制御することができる。

【0255】

ＱＢ制御回路ＱＢＣは、第１の駆動電圧ノードＮｖｄｄ１と、ＱＢ充電トランジスタＴ４のゲートノードとの間に接続された第１の制御トランジスタＴ４１、Ｔ４１ａと、ＱＢ充電トランジスタＴ４のゲートノードと第３のローレベル電圧ノードＮｖｓｓ３との間に接続された第２の制御トランジスタＴ４ｑとを含むことができる。ここで、第３のローレベル電圧ノードＮｖｓｓ３には、第３のローレベル電圧ＧＶＳＳ１が印加され得る。

【0256】

ＱＢ制御回路ＱＢＣにおいて、第１の制御トランジスタＴ４１、Ｔ４１ａのゲートノードは、第１の駆動電圧ノードＮｖｄｄ１に電気的に接続され、第２の制御トランジスタＴ４ｑのゲートノードは、Ｑノードに電気的に接続され得る。

【0257】

図８を参照すると、ゲート駆動回路１３０は、キャリープルアップトランジスタＴｕ＿ＣＲと、キャリープルダウントランジスタＴｄ＿ＣＲとを含むキャリー出力バッファ回路ＣＢＵＦをさらに含むことができる。

【0258】

キャリープルアップトランジスタＴｕ＿ＣＲは、キャリークロック信号入力ノードＮｃｒｃｌｋと、キャリー出力ノードＮｃｒｏｕｔとの間に接続されてもよい。キャリープルダウントランジスタＴｄ＿ＣＲは、キャリー出力ノードＮｃｒｏｕｔと、第２のローレベル電圧ノードＮｖｓｓ２との間に接続されてもよい。

【0259】

キャリープルアップトランジスタＴｕ＿ＣＲのゲートノードは、Ｑノードに接続することができる。キャリープルダウントランジスタＴｄ＿ＣＲのゲートノードは、ＱＢノードに接続することができる。

【0260】

キャリープルアップトランジスタＴｕ＿ＣＲのソースノード（又はドレインノード）と、ゲートノードとの間には、キャパシタＣｃｒが接続されてもよい。

【0261】

キャリー出力バッファ回路ＣＢＵＦは、キャリー出力ノードＮｃｒｏｕｔを介して、前のステージの回路及び／又は次のステージの回路に、キャリー信号Ｃ（ｎ）を出力することができる。

【0262】

図８を参照すると、本開示の実施形態によるゲート駆動回路１３０は、第２のゲート出力バッファ回路ＧＢＵＦ２をさらに含むことができる。

【0263】

第２のゲート出力バッファ回路ＧＢＵＦ２は、第２のプルアップトランジスタＴｕ２と、第２のプルダウントランジスタＴｄ２とを含むことができる。

【0264】

第２のプルアップトランジスタＴｕ２は、第２のクロック信号入力ノードＮｃｌｋ２と、第２のゲート出力ノードＮｏｕｔ２との間に接続されてもよい。第２のプルダウントランジスタＴｄ２は、第２のゲート出力ノードＮｏｕｔ２と、第１のローレベル電圧ノードＮｖｓｓ１との間に接続されてもよい。

【0265】

ここで、第２のクロック信号入力ノードＮｃｌｋ２には、第２のクロック信号ＳＣＣＬＫ（ｎ＋１）が入力され得る。第２のゲート出力ノードＮｏｕｔ２には、第２のゲートラインＧＬが電気的に接続され得る。

【0266】

第２のプルアップトランジスタＴｕ２のゲートノードと、第２のゲート出力ノードＮｏｕｔ２との間には、キャパシタＣ２が接続されてもよい。

【0267】

第２のゲート出力バッファ回路ＧＢＵＦ２は、第２のゲート出力ノードＮｏｕｔ２を介して、第２のゲートラインＧＬに、第２のゲート信号ＳＣＯＵＴ（ｎ＋１）を出力することができる。

【0268】

図８を参照すると、本開示の実施形態によるゲート駆動回路１３０は、第３のゲート出力バッファ回路ＧＢＵＦ３をさらに含むことができる。

【0269】

第３のゲート出力バッファ回路ＧＢＵＦ３は、第３のプルアップトランジスタＴｕ３と、第３のプルダウントランジスタＴｄ３とを含むことができる。

【0270】

第３のプルアップトランジスタＴｕ３は、第３のクロック信号入力ノードＮｃｌｋ３と、第３のゲート出力ノードＮｏｕｔ３との間に接続され得る。第３のプルダウントランジスタＴｄ３は、第３のゲート出力ノードＮｏｕｔ３と、第１のローレベル電圧ノードＮｖｓｓ１との間に接続され得る。

【0271】

ここで、第３のクロック信号入力ノードＮｃｌｋ３には、第３のクロック信号ＳＣＣＬＫ（ｎ＋２）が入力され得る。第３のゲート出力ノードＮｏｕｔ３には、第３のゲートラインＧＬが電気的に接続され得る。

【0272】

第３のプルアップトランジスタＴｕ３のゲートノードと、第３のゲート出力ノードＮｏｕｔ３との間には、キャパシタＣ３が接続されてもよい。

【0273】

第３のゲート出力バッファ回路ＧＢＵＦ３は、第３のゲート出力ノードＮｏｕｔ３を介して、第３のゲートラインＧＬに、第３のゲート信号ＳＣＯＵＴ（ｎ＋２）を出力することができる。

【0274】

図８を参照すると、本開示の実施形態によるゲート駆動回路１３０は、第４のゲート出力バッファ回路ＧＢＵＦ４をさらに含むことができる。

【0275】

第４のゲート出力バッファ回路ＧＢＵＦ４は、第４のプルアップトランジスタＴｕ４と、第４のプルダウントランジスタＴｄ４とを含むことができる。

【0276】

第４のプルアップトランジスタＴｕ４は、第４のクロック信号入力ノードＮｃｌｋ４と、第４のゲート出力ノードＮｏｕｔ４との間に接続されてもよい。第４のプルダウントランジスタＴｄ４は、第４のゲート出力ノードＮｏｕｔ４と、第１のローレベル電圧ノードＮｖｓｓ１との間に接続されてもよい。

【0277】

ここで、第４のクロック信号入力ノードＮｃｌｋ４には、第４のクロック信号ＳＣＣＬＫ（ｎ＋３）が入力され得る。第４のゲート出力ノードＮｏｕｔ４には、第４のゲートラインＧＬが電気的に接続され得る。

【0278】

第４のプルアップトランジスタＴｕ４のゲートノードと、第４のゲート出力ノードＮｏｕｔ４との間には、キャパシタＣ３が接続されてもよい。

【0279】

第４のゲート出力バッファ回路ＧＢＵＦ４は、第４のゲート出力ノードＮｏｕｔ４を介して、第４のゲートラインＧＬに、第４のゲート信号ＳＣＯＵＴ（ｎ＋３）を出力することができる。

【0280】

図９を参照すると、ゲート駆動回路１３０において、Ｑノードの電圧レベルと、ＱＢノードの電圧レベルとは逆である。Ｑノードの電圧が、ハイレベル電圧状態である場合、ＱＢノードの電圧は、ローレベル電圧状態である。Ｑノードの電圧が、ローレベル電圧状態である場合、ＱＢノードの電圧は、ハイレベル電圧状態である。

【0281】

図９を参照すると、ＱＢノードの電圧変化は、ＱＢ充電回路ＱＢＣＣに含まれるＱＢ充電トランジスタＴ４のゲートノード（Ｔ４Ｇａｔｅ）の電圧変化に対応することができる。

【0282】

ＱＢノードの電圧が減少すると、ＱＢ充電トランジスタＴ４のゲートノード（Ｔ４Ｇａｔｅ）の電圧も減少し、ＱＢノードの電圧が増加すると、ＱＢ充電トランジスタＴ４のゲートノード（Ｔ４Ｇａｔｅ）の電圧も増加することができる。

【0283】

ＱＢノードの電圧がハイレベル電圧状態の場合、ＱＢ充電トランジスタＴ４のゲートノード（Ｔ４Ｇａｔｅ）の電圧も、ハイレベル電圧状態であり、ＱＢノードの電圧がローレベル電圧状態の場合、ＱＢ充電トランジスタＴ４のゲートノード（Ｔ４Ｇａｔｅ）の電圧も、ローレベル電圧状態であり得る。

【0284】

図９を参照すると、ＱＢ制御回路ＱＢＣに含まれる第２の制御トランジスタＴ４ｑの閾値電圧が、負方向にシフトする場合、ＱＢ充電トランジスタＴ４のゲートノードの電圧降下によるＱＢノードの電圧降下を防止するために、第３のローレベル電圧ＧＶＳＳ１は、第２のローレベル電圧ＧＶＳＳ２より高く設定することができる。

【0285】

Ｑノードがハイレベル電圧状態であり、ＱＢノードがローレベル電圧状態である区間において、ゲートノードが、Ｑノードに接続された第２の制御トランジスタＴ４ｑは、ターンオン状態であり、ＱＢノードを充電するためのＱＢ充電トランジスタＴ４は、ターンオフ状態であり得る。

【0286】

したがって、Ｑノードがハイレベル電圧状態であり、ＱＢノードがローレベル電圧状態である区間において、第２の制御トランジスタＴ４ｑを介して、第２のローレベル電圧ＧＶＳＳ２より高い第３のローレベル電圧ＧＶＳＳ１が、ＱＢ充電トランジスタＴ４のゲートノードに印加され得る（Ａ）。このとき、ＱＢ充電トランジスタＴ４のソースノードであるＱＢノードは、第２のローレベル電圧ＧＶＳＳ２が印加された状態であってもよい。

【0287】

ＱＢ充電トランジスタＴ４のゲートノードと、ソースノードとの電位差Ｖｇｓは、第３のローレベル電圧ＧＶＳＳ１と、第２のローレベル電圧ＧＶＳＳ２との差分値に対応することができる。

【0288】

前述のように、ＱＢ充電トランジスタＴ４のゲートノードの電圧降下によるＱＢノードの電圧降下を防止するために、第３のローレベル電圧ＧＶＳＳ１が、第２のローレベル電圧ＧＶＳＳ２より高く設定された場合（Ａ）、ＱＢ充電トランジスタＴ４のゲートノードと、ソースノードとの電位差Ｖｇｓは、正の値を有することができる。したがって、ＱＢ充電トランジスタＴ４は、完全なターンオフ状態を保持できない可能性がある。したがって、ＱＢ充電トランジスタＴ４で、不要なリーク電流が生じ得る。

【0289】

また、図９を参照すると、ＱＢノードがハイレベル電圧状態であり、Ｑノードがローレベル電圧状態である区間において、ＱＢノード充電のためのＱＢ充電トランジスタＴ４は、ターンオン状態であり、ゲートノードがＱノードに接続された第２の制御トランジスタＴ４ｑは、ターンオフ状態であり得る。

【0290】

図９を参照すると、ＱＢノードがハイレベル電圧状態であり、Ｑノードがローレベル電圧状態である区間において、Ｑノードにリップル（Ｒｉｐｐｌｅ）が発生すると、Ｑノードのリップルによって、第２の制御トランジスタＴ４ｑが、望ましくなくターンオンされることがある。

【0291】

Ｑノードのリップルによる第２の制御トランジスタＴ４ｑの望ましくないターンオンに応じて、第３のローレベル電圧ＧＶＳＳ１が、ＱＢ充電トランジスタＴ４のゲートノードに不要に印加され得る。これにより、ＱＢ充電トランジスタＴ４は、ＱＢノード充電のために、ターンオン状態を保持することができず、ターンオフ状態に切り替えられる。このとき、ＱＢ充電トランジスタＴ４のソースノードには、ハイレベル電圧である第１の駆動電圧ＧＶＤＤ＿ｏが印加された状態である。

【0292】

前述のＱノードのリップルにより、ＱＢ充電トランジスタＴ４のゲートノードには、第３のローレベル電圧ＧＶＳＳ１が印加されるにつれ、ＱＢ充電トランジスタＴ４が、不要にターンオフされ、ＱＢノードが、ハイレベル電圧状態を保持できず、低くなる可能性がある（Ｂ）。

【0293】

図９を参照すると、Ｑノードがハイレベル電圧状態であり、ＱＢノードがローレベル電圧状態である区間において、ＱＢ充電トランジスタＴ４で不要なリーク電流が発生する第１の現象（Ａ部分に関連する現象）と、ＱＢノードがハイレベル電圧状態であり、Ｑノードがローレベル電圧状態である区間で、ＱノードのリップルによるＱＢノードの電圧が降下する第２の現象（Ｂ部分に関連する現象）は、ゲート駆動性能を低下させることになり、画質の低下につながることがある。

【0294】

したがって、本開示の実施形態は、表示装置１００のセンシング機能への適用が可能でありながら、第１及び第２の現象を防止又は低減できる改善のゲート駆動回路１３０を開示する。以下では、本開示の実施形態による改善のゲート駆動回路１３０について説明する。

【0295】

図１０は、本開示の実施形態による表示装置１００が、センシング機能を有する場合、表示装置１００に含まれる改善のゲート駆動回路１３０を示す。図１１及び図１２は、図１０の改善されたゲート駆動回路１３０内の主要ノード（Ｑノード、ＱＢノード、Ｔ４ゲート）における電圧波形を示す。ただし、図１０の改善されたゲート駆動回路１３０を説明するにあたって、図８のゲート駆動回路１３０と同様の構成及び内容についての説明は、省略する。ただし、図１０に示すゲート駆動回路１３０は、全ゲート駆動回路１３０の一部ステージの回路である。

【0296】

図１０を参照すると、本開示の実施形態による改善されたゲート駆動回路１３０は、第１のゲート出力バッファ回路ＧＢＵＦ１と、制御回路７００とを含むことができる。

【0297】

第１のゲート出力バッファ回路ＧＢＵＦ１は、第１のプルアップトランジスタＴｕ１と、第１のプルダウントランジスタＴｄ１とを含むことができる。

【0298】

【0299】

【0300】

第１のゲート出力バッファ回路ＧＢＵＦ１は、第１のゲート出力ノードＮｏｕｔ１を介して、第１のゲートラインＧＬに、第１ゲート信号ＳＣＯＵＴ（ｎ）を出力することができる。

【0301】

図１０を参照すると、本開示の実施形態による表示装置１００が、センシング機能（例えば、移動度センシング機能）を有する場合、本開示の実施形態による改善されたゲート駆動回路１３０に含まれる制御回路７００は、ライン選択回路(ＬＳＣ)、Ｑノードの充電のためのＱ充電回路(ＱＣＣ１、ＱＣＣ２)、Ｑノードの放電のためのＱ放電回路(ＱＤＣ１、ＱＤＣ２)、Ｑノードの電圧状態を安定的に保持(ホールディング)するための保持回路（ＱＨＭ、ＱＬＭ）、ＱＢノードの充電のためのＱＢ充電回路（ＱＢＣＣ）、ＱＢノードの放電のためのＱＢ放電回路（ＱＢＤＣ１、ＱＢＤＣ２）、及びＱＢ制御回路（ＱＢＣ）等を含むことができる。

【0302】

図１０の改善されたゲート駆動回路１３０に含まれるライン選択回路ＬＳＣ、Ｑ充電回路ＱＣＣ１、ＱＣＣ２、Ｑ放電回路ＱＤＣ１、ＱＤＣ２、及び保持回路ＱＨＭ、ＱＬＭは、図８のゲート駆動回路１３０に含まれるライン選択回路ＬＳＣ、Ｑ充電回路ＱＣＣ１、ＱＣＣ２、Ｑ放電回路ＱＤＣ１、ＱＤＣ２、及び保持回路ＱＨＭ、ＱＬＭと同一であってもよい。

【0303】

図１０の改善されたゲート駆動回路１３０に含まれるＱＢ充電回路ＱＢＣＣ、ＱＢ放電回路ＱＢＤＣ１、ＱＢＤＣ２、及びＱＢ制御回路ＱＢＣは、図８のゲート駆動回路１３０に含まれるＱＢ充電回路ＱＢＣＣ、ＱＢ放電回路ＱＢＤＣ１、ＱＢＤＣ２、及びＱＢ制御回路ＱＢＣとは異なる場合がある。

【0304】

ＱＢ充電回路ＱＢＣＣは、第１のトランジスタＴ４を含むことができる。第１のトランジスタＴ４は、図８のＱＢ充電トランジスタＴ４に対応することができる。

【0305】

第１のＱＢ放電回路ＱＢＤＣ１は、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａを含むことができる。２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａは、図８の第１のＱ放電トランジスタＴ５ｑに対応することができる。

【0306】

ＱＢ制御回路ＱＢＣは、第３のトランジスタＴ４ｈ、第４のトランジスタＴ４１、Ｔ４１ａ、及び２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａを含むことができる。第３のトランジスタＴ４ｈは、図８のＱＢ制御回路ＱＢＣにはないトランジスタである。第４のトランジスタＴ４１、Ｔ４１ａは、図８のＱＢ制御回路ＱＢＣに含まれる第１の制御トランジスタＴ４１、Ｔ４１ａに対応することができる。２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａは、図８のＱＢ制御回路ＱＢＣに含まれる第２の制御トランジスタＴ４ｑに対応することができる。

【0307】

図１０を参照すると、制御回路７００は、第１の駆動電圧ノードＮｖｄｄ１と、ＱＢノードとの間に接続された第１のトランジスタ（Ｔ４）と、ＱＢノードと第２のローレベル電圧ノードＮｖｓｓ２との間に、直列に接続された２つの第２のトランジスタ（Ｔ５ｑ、Ｔ５ｑａ）と、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａの接続ノードＮｃ２と、第１の駆動電圧ノードＮｖｄｄ１との間に接続された第３のトランジスタ（Ｔ４ｈ）と、第１のトランジスタＴ４のゲートノードと、第１の駆動電圧ノードＮｖｄｄ１との間に接続された第４のトランジスタ（Ｔ４１、Ｔ４１ａ）と、第１のトランジスタＴ４のゲートノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に、直列に接続された２つの第５のトランジスタ（Ｔ４ｑ、Ｔ４ｑａ）とを含むことができる。

【0308】

図１０を参照すると、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａの接続ノードＮｃ１は、第３のトランジスタＴ４ｈのソースノード又はドレインノードと電気的に接続され得る。

【0309】

図１０を参照すると、第３のトランジスタＴ４ｈのドレインノード又はソースノードは、第１の駆動電圧ノードＮｖｄｄ１と接続され得る。ここで、第１の駆動電圧ノードＮｖｄｄ１には、第１の駆動電圧ＰＧＶＤＤが印加され得る。図１０の第１の駆動電圧ノードＮｖｄｄ１に印加される第１の駆動電圧ＰＧＶＤＤは、図８の第１の駆動電圧ノードＮｖｄｄ１に印加される第１の駆動電圧ＧＶＤＤ＿ｏと同じであってもよい。

【0310】

図１０を参照すると、第３のトランジスタＴ４ｈのソースノード又はドレインノードは、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａの接続ノードＮｃ２、及び、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａの接続ノードＮｃ１と接続され得る。

【0311】

図１０を参照すると、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａのそれぞれのゲートノードは、Ｑノードに接続されてもよい。

【0312】

図１０を参照すると、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａのそれぞれのゲートノードは、Ｑノードに接続されてもよい。

【0313】

図１０を参照すると、第３のトランジスタＴ４ｈのゲートノードは、ＱＢノードと接続されてもよい。

【0314】

図１０を参照すると、第３のトランジスタＴ４ｈは、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａの接続ノードＮｃ２と、第１の駆動電圧ノードＮｖｄｄ１との間に、直列に接続された２つのトランジスタＴ４ｈａ、Ｔ４ｈｂを含むことができる。すなわち、第３のトランジスタＴ４ｈは、２つのトランジスタＴ４ｈａ、Ｔ４ｈｂで構成することができる。

【0315】

図１０を参照すると、２つのトランジスタＴ４ｈａ、Ｔ４ｈｂのそれぞれのゲートノードは、ＱＢノードに共通に接続され得る。

【0316】

図１０を参照すると、第２のローレベル電圧ノードＮｖｓｓ２に印加される第２のローレベル電圧ＧＶＳＳ２は、第１のローレベル電圧ノードＮｖｓｓ１に印加される第１のローレベル電圧ＧＶＳＳ０より低くてもよい。

【0317】

図１０を参照すると、制御回路７００は、第１のＱ充電回路ＱＣＣ１と、第１のＱ放電回路ＱＤＣ１とをさらに含むことができる。

【0318】

第１のＱ充電回路ＱＣＣ１は、第２の駆動電圧ノードＮｖｄｄと、Ｑノードとの間に接続することができ、アクティブ期間中に、第２の駆動電圧ＧＶＤＤを、Ｑノードに供給するように構成することができる。

【0319】

第１のＱ放電回路ＱＤＣ１は、Ｑノードと、第２のローレベル電圧ノードＮｖｓｓ２との間に接続することができ、アクティブ期間中に、第２のローレベル電圧ＧＶＳＳ２を、Ｑノードに供給するように構成することができる。

【0320】

第１のＱ充電回路ＱＣＣ１及び第１のＱ放電回路ＱＤＣ１のそれぞれのトランジスタの構成は、図８と同じであってもよい。

【0321】

図１０を参照すると、制御回路７００は、第２のＱ充電回路ＱＣＣ２と、第２のＱ放電回路ＱＤＣ２とを含むことができる。

【0322】

第２のＱ充電回路ＱＣＣ２は、第２の駆動電圧ノードＮｖｄｄと、Ｑノードとの間に接続することができ、ブランク期間中に、第２の駆動電圧ＧＶＤＤを、Ｑノードに供給するように構成することができる。

【0323】

第２のＱ放電回路ＱＤＣ２は、Ｑノードと第２のローレベル電圧ノードＮｖｓｓ２との間に接続することができ、ブランク期間中に、第２のローレベル電圧ＧＶＳＳ２を、Ｑノードに供給するように構成することができる。

【0324】

第２のＱ充電回路ＱＣＣ２及び第２のＱ放電回路ＱＤＣ２のそれぞれのトランジスタの構成は、図８と同じであってもよい。

【0325】

図１０を参照すると、制御回路７００は、ＱＢ充電回路ＱＢＣＣと、第１のＱＢ放電回路ＱＢＤＣ１とをさらに含むことができる。

【0326】

ＱＢ充電回路ＱＢＣＣは、第１の駆動電圧ノードＮｖｄｄ１とＱＢノードとの間に接続することができ、第１の駆動電圧ＰＧＶＤＤを、ＱＢノードに供給するように構成することができる。

【0327】

第１のＱＢ放電回路ＱＢＤＣ１は、ＱＢノードと第２のローレベル電圧ノードＮｖｓｓ２との間に接続することができ、アクティブ期間中に、第２のローレベル電圧ＧＶＳＳ２を、ＱＢノードに供給するように構成することができる。

【0328】

図１０を参照すると、ＱＢ充電回路ＱＢＣＣは、第１のトランジスタＴ４を含むことができる。第１のＱＢ放電回路ＱＢＤＣ１は、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａを含むことができる。

【0329】

図１０を参照すると、制御回路７００は、第２のＱＢ放電回路ＱＢＤＣ２をさらに含むことができる。第２のＱＢ放電回路ＱＢＤＣ２は、ＱＢノードと第２のローレベル電圧ノードＮｖｓｓ２との間に接続することができ、ブランク期間中に、第２のローレベル電圧ＧＶＳＳ２を、ＱＢノードに供給するように構成することができる。

【0330】

第２のＱＢ放電回路ＱＢＤＣ２のトランジスタの構成は、図８と同じであってもよい。

【0331】

図１０を参照すると、改善されたゲート駆動回路１３０は、第２のプルアップトランジスタＴｕ２、及び、第２のプルダウントランジスタＴｄ２を含む第２のゲート出力バッファ回路ＧＢＵＦ２をさらに含むことができる。

【0332】

【0333】

第２のプルアップトランジスタＴｕ２のゲートノードは、Ｑノードに接続することができる。第２のプルダウントランジスタＴｄ２のゲートノードは、ＱＢノードに接続することができる。

【0334】

【0335】

図１０を参照すると、改善されたゲート駆動回路１３０は、キャリープルアップトランジスタＴｕ＿ＣＲと、キャリープルダウントランジスタＴｄ＿ＣＲとを含むキャリー出力バッファ回路ＣＢＵＦをさらに含むことができる。

【0336】

【0337】

【0338】

【0339】

図１０を参照すると、改善されたゲート駆動回路１３０は、第３のゲート出力バッファ回路ＧＢＵＦ３をさらに含むことができる。

【0340】

【0341】

【0342】

【0343】

第３のプルアップトランジスタＴｕ３のゲートノードと、第３のゲート出力ノードＮｏｕｔ３との間には、キャパシタＣ３が接続されてもよい。

【0344】

【0345】

図１０を参照すると、改善されたゲート駆動回路１３０は、第４のゲート出力バッファ回路ＧＢＵＦ４をさらに含むことができる。

【0346】

【0347】

【0348】

【0349】

第４のプルアップトランジスタＴｕ４のゲートノードと、第４のゲート出力ノードＮｏｕｔ４との間には、キャパシタＣ３が接続されてもよい。

【0350】

【0351】

図１０及び図１１を参照すると、Ｑノードがハイレベル電圧状態であり、ＱＢノードがローレベル電圧状態である区間において、ゲートノードがＱノードに接続された２つの第５のトランジスタＴ４ｑ，Ｔ４ｑａは、ターンオン状態であり、ＱＢノードの充電のための第１のトランジスタＴ４は、ターンオフ状態であり得る。

【0352】

ここで、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａは、図８の第２の制御トランジスタＴ４ｑに置き換えられたトランジスタである。第１のトランジスタＴ４は、図８のＱＢ充電トランジスタＴ４に対応するトランジスタである。

【0353】

Ｑノードがハイレベル電圧状態であり、ＱＢノードがローレベル電圧状態である区間において、第２のローレベル電圧ＧＶＳＳ２は、ターンオン状態である２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａを介して、第１のトランジスタＴ４のゲートノードに印加され得る。

【0354】

ここで、第２のローレベル電圧ＧＶＳＳ２は、第１のローレベル電圧ＧＶＳＳ０より低い電圧であり、図８の第３のローレベル電圧ＧＶＳＳ１より低い電圧である。

【0355】

したがって、図１１に示すように、Ｑノードがハイレベル電圧状態であり、ＱＢノードがローレベル電圧状態である区間において、第１のトランジスタＴ４のゲート電圧Ｔ４Ｇａｔｅは、図８のＱＢ充電トランジスタＴ４のゲート電圧Ｔ４Ｇａｔｅより低くなることがある。

【0356】

これにより、第１のトランジスタＴ４のゲートノードと、ソースノードとの電圧差（Ｖｇｓ＝Ｖｇ－Ｖｓ＝ＧＶＳＳ２－ＧＶＳＳ２）がさらに低くなり、Ｑノードがハイレベル電圧状態であり、ＱＢノードがローレベル電圧状態である区間では、ＱＢノードの充電のための第１のトランジスタＴ４は、完全にターンオフ状態を保持することができる。

【0357】

したがって、Ｑノードがハイレベル電圧状態であり、ＱＢノードがローレベル電圧状態である区間において、ＱＢノードの充電のための第１のトランジスタＴ４で、不要なリーク電流が発生する第１の現象が、低減又は防止できる。

【0358】

図１０及び図１２を参照すると、ＱＢノードがハイレベル電圧状態であり、Ｑノードがローレベル電圧状態である区間において、ＱＢノードの充電のための第１のトランジスタＴ４は、ターンオン状態であり、ゲートノードがＱノードに接続された２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａは、ターンオフ状態であり得る。

【0359】

ＱＢノードの充電のための第１のトランジスタＴ４は、図８のＱＢノードの充電のためのＱＢ充電トランジスタＴ４に変更されたトランジスタであり、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａは、図８の第２の制御トランジスタＴ４ｑが変更されたトランジスタである。

【0360】

図１０及び図１２を参照すると、ＱＢノードがハイレベル電圧状態であり、Ｑノードがローレベル電圧状態である区間において、Ｑノードにリップルが発生すると、Ｑノードのリップルが、２つの第５のトランジスタＴ４ｑ，Ｔ４ｑａのゲートノードに印加され得る。

【0361】

第１の駆動電圧ＰＧＶＤＤが、ＱＢ充電のために、ターンオン状態である第１のトランジスタＴ４を介して、第３のトランジスタＴ４ｈのゲートノードに印加されるに従い、第３のトランジスタＴ４ｈは、ターンオンされ得る。これにより、第１の駆動電圧ＰＧＶＤＤは、第３のトランジスタＴ４ｈのソースノードに出力することができる。

【0362】

第３のトランジスタＴ４ｈのソースノードに出力された第１の駆動電圧ＰＧＶＤＤは、ハイレベル電圧入力ＩＨとして、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａの接続ノードＮｃ１に印加され得る。

【0363】

このとき、Ｑノードのリップルにより、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａが、不要にターンオンされても、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａの接続ノードＮｃ１に印加された第１の駆動電圧ＰＧＶＤＤが、第１のトランジスタＴ４のターンオン状態を保持することができる。ここで、第１のトランジスタＴ４は、ＱＢ充電のために、ターンオン状態を保持しなければならないトランジスタである。

【0364】

したがって、ＱＢノードがハイレベル電圧状態であり、Ｑノードがローレベル電圧状態である区間において、Ｑノードにリップルが発生しても、第３のトランジスタＴ４ｈのソースノードに出力された第１の駆動電圧ＰＧＶＤＤが、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａの接続ノードＮｃ１に印加されるに従い、ＱＢ充電のための第１のトランジスタＴ４が、ターンオン状態を保持することができる。

【0365】

これにより、Ｑノードにリップルが発生しても、ＱＢノードは、ハイレベル電圧状態を保持することができる。

【0366】

一方、第３のトランジスタＴ４ｈのソースノードに出力された第１の駆動電圧ＰＧＶＤＤは、ハイレベル電圧入力ＩＨとして、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａの接続ノードＮｃ２にも伝達され得る。

【0367】

Ｑノードにリップルが発生すると、ＱＢノード放電のための２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａのゲートノードに、リップルが伝達されることができる。この場合、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａは、不要にターンオンできる。

【0368】

このような状況においても、第３のトランジスタＴ４ｈのソースノードに出力された第１の駆動電圧ＰＧＶＤＤは、ハイレベル電圧入力ＩＨとして、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａの接続ノードＮｃ２に伝達されるため、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａを介して、第２のローレベル電圧ＧＶＳＳ２は、ＱＢノードに印加されることがない。

【0369】

したがって、ＱＢノードがハイレベル電圧状態であり、Ｑノードがローレベル電圧状態である区間において、Ｑノードにリップルが発生しても、第３のトランジスタＴ４ｈのソースノードに出力される第１の駆動電圧ＰＧＶＤＤが、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａの接続ノードＮｃ２に印加されるに従い、ＱＢノードは、ハイレベル電圧状態を維持することができる。

【0370】

図１２を参照すると、ＱＢノードの電圧状態を示す３つの波形１２１０、１２２０、１２３０において、第１の波形１２１０は、Ｑノードにリップルが発生した状況で、図８のゲート駆動回路１３０により、Ｑノードの電圧降下が、最も多く発生した波形である。

【0371】

図１２を参照すると、第２の波形１２２０は、Ｑノードにリップルが発生した状況で、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａが適用されたゲート駆動回路１３０において、Ｑノードの電圧降下が減少した波形である。

【0372】

図１２を参照すると、第３の波形１２３０は、Ｑノードにリップルが発生した状況で、２つの第５のトランジスタＴ４ｑ、Ｔ４ｑａ、及び、２つの第２のトランジスタＴ５ｑ、Ｔ５ｑａが全て適用されたゲート駆動回路１３０により、Ｑノードの電圧降下が、ほぼ除去された波形である。

【0373】

図１２を参照すると、改善されたゲート駆動回路１３０によれば、ＱＢノードがハイレベル電圧状態であり、Ｑノードがローレベル電圧状態である区間で、ＱノードのリップルによるＱＢノードの電圧が降下する第２現象が減少されるか、防止され得る。

【0374】

以上から説明した本開示の実施形態を簡単に説明すると、以下の通りである。

【0375】

【0376】

第１のプルアップトランジスタは、第１のクロック信号入力ノードと、第１のゲート出力ノードとの間に接続され、第１のプルダウントランジスタは、第１のゲート出力ノードと、第１のローレベル電圧ノードとの間に接続されてもよい。

【0377】

制御回路は、第１の駆動電圧ノードとＱＢノードとの間に接続された第１のトランジスタと、ＱＢノードと第２のローレベル電圧ノードとの間に直列に接続された２つの第２のトランジスタと、２つの第２のトランジスタの接続ノードと第１の駆動電圧ノードとの間に接続された第３のトランジスタと、第１のトランジスタのゲートノードと第１の駆動電圧ノードとの間に接続された第４のトランジスタと、第１のトランジスタのゲートノードと第２のローレベル電圧ノードとの間に直列に接続された２つの第５のトランジスタとを含むことができる。

【0378】

２つの第５のトランジスタの接続ノードは、第３のトランジスタのソースノード又はドレインノードと電気的に接続することができる。

【0379】

第３のトランジスタのドレインノード又はソースノードは、第１の駆動電圧ノードに接続され、第３のトランジスタのソースノード又はドレインノードは、２つの第２のトランジスタの接続ノード、及び、２つの第５のトランジスタの接続ノードに接続することができる。

【0380】

２つの第２のトランジスタの各ゲートノード、Ｑノードに接続されてもよい。

【0381】

第３のトランジスタのゲートノードは、ＱＢノードに接続されてもよい。

【0382】

２つの第５のトランジスタの各ゲートノードは、Ｑノードに接続されてもよい。

【0383】

第３のトランジスタは、２つの第２のトランジスタの接続ノードと、第１の駆動電圧ノードとの間に直列に接続された２つのトランジスタを含むことができる。

【0384】

【0385】

ゲート駆動回路は、第２のプルアップトランジスタと、第２のプルダウントランジスタとを含む第２のゲート出力バッファ回路をさらに含むことができる。

【0386】

第２のプルアップトランジスタは、第２のクロック信号入力ノードと、第２のゲート出力ノードとの間に接続されてもよい。第２のプルアップトランジスタのゲートノードは、Ｑノードに接続することができる。

【0387】

第２のプルダウントランジスタは、第２のゲート出力ノードと、第１のローレベル電圧ノードとの間に接続されてもよい。第２のプルダウントランジスタのゲートノードは、ＱＢノードに接続することができる。

【0388】

ゲート駆動回路は、キャリープルアップトランジスタ、及び、キャリープルダウントランジスタを含むキャリー出力バッファ回路をさらに含むことができる。

【0389】

キャリープルアップトランジスタは、キャリークロック信号入力ノードと、キャリー出力ノードとの間に接続されてもよい。キャリープルアップトランジスタのゲートノードは、Ｑノードに接続することができる。

【0390】

キャリープルダウントランジスタは、キャリー出力ノードと、第２のローレベル電圧ノードとの間に接続されてもよい。キャリープルダウントランジスタのゲートノードは、ＱＢノードに接続することができる。

【0391】

制御回路は、第２の駆動電圧ノードと、Ｑノードとの間に接続され、アクティブ期間中に、第２の駆動電圧を、Ｑノードに供給するように構成された第１のＱ充電回路、及びＱノードと第２のローレベル電圧ノードとの間に接続され、アクティブ期間中に、第２のローレベル電圧を、Ｑノードに供給するように構成された第１のＱ放電回路を、さらに含むことができる。

【0392】

制御回路は、第２の駆動電圧ノードとＱノードとの間に接続され、ブランク期間中に、第２の駆動電圧を、Ｑノードに供給するように構成された第２のＱ充電回路と、Ｑノードと第２のローレベル電圧ノードとの間に接続され、ブランク期間中に、第２のローレベル電圧を、Ｑノードに供給するように構成された第２のＱ放電回路をさらに含むことができる。

【0393】

制御回路は、第１の駆動電圧ノードとＱＢノードとの間に接続され、第１の駆動電圧を、ＱＢノードに供給するように構成されたＱＢ充電回路、及びＱＢノードと第２のローレベル電圧ノードとの間に接続され、アクティブ期間中に、第２のローレベル電圧を、ＱＢノードに供給するように構成された第１のＱＢ放電回路をさらに含むことができる。

【0394】

ＱＢ充電回路は、第１のトランジスタを含むことができる。

【0395】

第１のＱＢ放電回路は、２つの第２のトランジスタを含むことができる。

【0396】

制御回路は、ＱＢノードと第２のローレベル電圧ノードとの間に接続され、ブランク期間中に、第２のローレベル電圧を、ＱＢノードに供給するように構成された第２のＱＢ放電回路をさらに含むことができる。

【0397】

【0398】

【0399】

【0400】

【0401】

２つの第５のトランジスタの接続ノードは、第３のトランジスタのソースノード又はドレインノードと電気的に接続することができる。

【0402】

第３のトランジスタのドレインノード又はソースノードは、第１の駆動電圧ノードに接続され、第３のトランジスタのソースノード又はドレインノードは、２つの第２のトランジスタの接続ノード及び２つの第５のトランジスタの接続ノードに接続され得る。

【0403】

２つの第２のトランジスタの各ゲートノードは、Ｑノードに接続されてもよい。

【0404】

第３のトランジスタのゲートノードは、ＱＢノードに接続されてもよい。

【0405】

２つの第５のトランジスタの各ゲートノードは、Ｑノードに接続されてもよい。

【0406】

【0407】

【0408】

本開示の実施形態によれば、正常な信号の波形を有するゲート信号を出力するゲート駆動回路及び表示装置を提供することができる。

【0409】

【0410】

以上の説明は、本開示の技術思想を例示的に説明したものに過ぎず、本開示が属する技術分野で通常の知識を有する者であれば、本開示の本質的な特性から逸脱しない範囲で、様々な修正及び変形が可能であるだろう。また、本開示に示されている実施形態は、本開示の技術思想を限定するものではなく、説明するためのものであるため、この実施形態によって本開示の技術思想の範囲が限定されるものではない。本開示の保護範囲は、以下の特許請求の範囲によって解釈されるべきであり、それと同等の範囲内にあるすべての技術思想は、本開示の権利範囲に含まれるものと解釈されるべきである。

【図1】