(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023070696
(43)【公開日】2023-05-22
(54)【発明の名称】半導体装置
(51)【国際特許分類】
G06F 11/22 20060101AFI20230515BHJP
G06F 12/1027 20160101ALI20230515BHJP
G06F 12/1009 20160101ALI20230515BHJP
【ＦＩ】
G06F11/22 675Z
G06F12/1027
G06F12/1009
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2021182950
(22)【出願日】2021-11-10
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】会田 康男
(72)【発明者】
【氏名】川上 大輔
(72)【発明者】
【氏名】平木 俊行
【テーマコード（参考）】
5B048
5B205
【Ｆターム（参考）】
5B048AA19
5B048CC11
5B205MM51
5B205RR04
5B205VV11
5B205VV22
(57)【要約】
【課題】階層構造からなる複数のメモリ管理ユニットの故障箇所を特定する半導体装置を提供する。
【解決手段】半導体装置は、処理部に対応して設けられる１次メモリ管理ユニットと、１次メモリ管理ユニットと階層構造を成す２次メモリ管理ユニットとを備える。１次メモリ管理ユニットは、仮想アドレスを物理アドレスに変換する第１アドレス変換部と、第１アドレス変換部の自己診断テストを行う第１自己診断テスト部を有する。２次メモリ管理ユニットは、仮想アドレスを物理アドレスに変換する第２アドレス変換部と、第２アドレス変換部の自己診断テストを行う第２自己診断テスト部を有する。第１および第２自己診断テスト部による自己診断テスト結果は、結果格納部に格納される。
【選択図】図２
【解決手段】半導体装置は、処理部に対応して設けられる１次メモリ管理ユニットと、１次メモリ管理ユニットと階層構造を成す２次メモリ管理ユニットとを備える。１次メモリ管理ユニットは、仮想アドレスを物理アドレスに変換する第１アドレス変換部と、第１アドレス変換部の自己診断テストを行う第１自己診断テスト部を有する。２次メモリ管理ユニットは、仮想アドレスを物理アドレスに変換する第２アドレス変換部と、第２アドレス変換部の自己診断テストを行う第２自己診断テスト部を有する。第１および第２自己診断テスト部による自己診断テスト結果は、結果格納部に格納される。
【選択図】図２
【特許請求の範囲】
【請求項1】
仮想アドレスを用いてメモリアクセス要求を発行する処理部と、
前記処理部に対応して設けられた１次メモリ管理ユニットと、
前記１次メモリ管理ユニットと階層構造を成し、前記１次メモリ管理ユニットに接続される２次メモリ管理ユニットと、
を備え、
前記１次メモリ管理ユニットは、前記メモリアクセス要求の前記仮想アドレスを物理アドレスに変換する第１アドレス変換部と、前記第１アドレス変換部の自己診断テストを行う第１自己診断テスト部とを含み、
前記２次メモリ管理ユニットは、前記メモリアクセス要求が前記1次メモリ管理ユニットでアドレス変換されなかった場合に、前記メモリアクセス要求の前記仮想アドレスを物理アドレスに変換する第２アドレス変換部と前記第２アドレス変換部の自己診断テストを行う第２自己診断テスト部とを含み、
前記第１および第２自己診断テスト部の自己診断テスト結果である第１および第２自己診断テスト結果を格納する結果格納部と、
を備える半導体装置。
前記処理部に対応して設けられた１次メモリ管理ユニットと、
前記１次メモリ管理ユニットと階層構造を成し、前記１次メモリ管理ユニットに接続される２次メモリ管理ユニットと、
を備え、
前記１次メモリ管理ユニットは、前記メモリアクセス要求の前記仮想アドレスを物理アドレスに変換する第１アドレス変換部と、前記第１アドレス変換部の自己診断テストを行う第１自己診断テスト部とを含み、
前記２次メモリ管理ユニットは、前記メモリアクセス要求が前記1次メモリ管理ユニットでアドレス変換されなかった場合に、前記メモリアクセス要求の前記仮想アドレスを物理アドレスに変換する第２アドレス変換部と前記第２アドレス変換部の自己診断テストを行う第２自己診断テスト部とを含み、
前記第１および第２自己診断テスト部の自己診断テスト結果である第１および第２自己診断テスト結果を格納する結果格納部と、
を備える半導体装置。
【請求項2】
請求項１に記載の半導体装置は、ＣＰＵをさらに有し、
前記ＣＰＵは、前記結果格納部から前記第１および第２自己診断テスト結果を読み出し、前記第１自己診断テスト結果に基づいて前記１次メモリ管理ユニットに対する第１リセット信号を発行し、前記第２自己診断テスト結果に基づいて前記２次メモリ管理ユニットに対する第２リセット信号を発行する、
半導体装置。
前記ＣＰＵは、前記結果格納部から前記第１および第２自己診断テスト結果を読み出し、前記第１自己診断テスト結果に基づいて前記１次メモリ管理ユニットに対する第１リセット信号を発行し、前記第２自己診断テスト結果に基づいて前記２次メモリ管理ユニットに対する第２リセット信号を発行する、
半導体装置。
【請求項3】
自己診断テスト開始信号を出力する自己診断テスト実行指示部を更に有し、
前記第１自己診断テスト部は、前記自己診断テスト開始信号に応じて前記第１アドレス変換部へ自己診断用メモリアクセス要求を発行するリクエスト制御部を有する、
請求項１に記載の半導体装置。
前記第１自己診断テスト部は、前記自己診断テスト開始信号に応じて前記第１アドレス変換部へ自己診断用メモリアクセス要求を発行するリクエスト制御部を有する、
請求項１に記載の半導体装置。
【請求項4】
第１および第２アドレス変換部はそれぞれ、
メモリに記憶されたページテーブルの一部である複数のページテーブルエントリを格納するトランスレーションルックアサイドバッファと、
前記トランスレーションルックアサイドバッファの検索結果に基づいて前記仮想アドレスを物理アドレスに変換するアドレス変換回路と、
を有し、
前記第１および第２自己診断テスト部はそれぞれ、前記自己診断テスト開始信号に応じて、対応するトランスレーションルックアサイドバッファに含まれる前記複数のページテーブルエントリを自己診断テスト用ページテーブルエントリに書き換えるトランスレーションルックアサイドバッファ制御部を備える、
請求項３に記載の半導体装置。
メモリに記憶されたページテーブルの一部である複数のページテーブルエントリを格納するトランスレーションルックアサイドバッファと、
前記トランスレーションルックアサイドバッファの検索結果に基づいて前記仮想アドレスを物理アドレスに変換するアドレス変換回路と、
を有し、
前記第１および第２自己診断テスト部はそれぞれ、前記自己診断テスト開始信号に応じて、対応するトランスレーションルックアサイドバッファに含まれる前記複数のページテーブルエントリを自己診断テスト用ページテーブルエントリに書き換えるトランスレーションルックアサイドバッファ制御部を備える、
請求項３に記載の半導体装置。
【請求項5】
前記第１アドレス変換部のトランスレーションルックアサイドバッファに格納された複数の自己診断テスト用ページテーブルエントリと、前記第２アドレス変換部のトランスレーションルックアサイドバッファに格納された自己診断テスト用ページテーブルエントリとはそれぞれ異なる、
請求項４に記載の半導体装置。
請求項４に記載の半導体装置。
【請求項6】
前記自己診断テスト実行指示部としてＣＰＵをさらに有し、
前記ＣＰＵがソフトウェアプログラムに従って前記自己診断テスト開始信号を出力する、
請求項３に記載の半導体装置。
前記ＣＰＵがソフトウェアプログラムに従って前記自己診断テスト開始信号を出力する、
請求項３に記載の半導体装置。
【請求項7】
前記自己診断テスト開始信号は、自己診断テストを実行する対象となるメモリ管理ユニットを指定する情報を含む、
請求項３に記載の半導体装置。
請求項３に記載の半導体装置。
【請求項8】
前記自己診断テスト実行指示部として機能するタイマーモジュールをさらに有し、
前記タイマーモジュールは、所定の周期で前記自己診断テスト開始信号を出力する、
請求項３に記載の半導体装置。
前記タイマーモジュールは、所定の周期で前記自己診断テスト開始信号を出力する、
請求項３に記載の半導体装置。
【請求項9】
請求項８に記載の半導体装置は、前記半導体装置の動作環境を検知するセンサをさらに有し、
前記タイマーモジュールが前記自己診断テスト開始信号を出力する周期は、前記センサの検知結果に応じて制御される、半導体装置。
前記タイマーモジュールが前記自己診断テスト開始信号を出力する周期は、前記センサの検知結果に応じて制御される、半導体装置。
【請求項10】
前記センサは温度センサである、請求項９に記載の半導体装置。
【請求項11】
前記センサは電圧センサである、請求項９に記載の半導体装置。
【請求項12】
前記処理部からのメモリアクセル要求に対する前記第１および第２アドレス変換部のアドレス変換結果がアドレス変換エラーを示すときに、前記自己診断テスト実行指示部に対して、前記自己診断テスト開始信号を出力するように要求する割り込み要求部をさらに有する、
請求項３に記載の半導体装置。
請求項３に記載の半導体装置。
【請求項13】
第１および第２アドレス変換部はそれぞれ、
メモリに記憶されたページテーブルの一部を格納するトランスレーションルックアサイドバッファと、
前記トランスレーションルックアサイドバッファの検索結果に基づいて前記仮想アドレスを物理アドレスに変換するアドレス変換回路と、
を有し、
前記第１自己診断テスト部は、前記自己診断テスト開始信号に基づいて、第１または第２アドレス変換部の前記アドレス変換結果が前記アドレス変換エラーとなる前記トランスレーションルックアサイドバッファのページテーブルエントリにヒットする自己診断テスト用メモリアクセス要求を発行する、
請求項１２に記載の半導体装置。
メモリに記憶されたページテーブルの一部を格納するトランスレーションルックアサイドバッファと、
前記トランスレーションルックアサイドバッファの検索結果に基づいて前記仮想アドレスを物理アドレスに変換するアドレス変換回路と、
を有し、
前記第１自己診断テスト部は、前記自己診断テスト開始信号に基づいて、第１または第２アドレス変換部の前記アドレス変換結果が前記アドレス変換エラーとなる前記トランスレーションルックアサイドバッファのページテーブルエントリにヒットする自己診断テスト用メモリアクセス要求を発行する、
請求項１２に記載の半導体装置。
【請求項14】
第１および第２アドレス変換部はそれぞれ、
メモリに記憶されたページテーブルの一部である複数のページテーブルエントリを格納するトランスレーションルックアサイドバッファと、
前記トランスレーションルックアサイドバッファの検索結果に基づいて前記仮想アドレスを物理アドレスに変換するアドレス変換回路と、
を有し、
前記複数のページテーブルエントリそれぞれは、仮想アドレスから物理アドレスへの変換情報と、自己診断テストの結果に基づいて有効または無効が設定される有効化情報を有する、
請求項１に記載の半導体装置。
メモリに記憶されたページテーブルの一部である複数のページテーブルエントリを格納するトランスレーションルックアサイドバッファと、
前記トランスレーションルックアサイドバッファの検索結果に基づいて前記仮想アドレスを物理アドレスに変換するアドレス変換回路と、
を有し、
前記複数のページテーブルエントリそれぞれは、仮想アドレスから物理アドレスへの変換情報と、自己診断テストの結果に基づいて有効または無効が設定される有効化情報を有する、
請求項１に記載の半導体装置。
【請求項15】
仮想アドレスが設定されたメモリアクセス要求を発行するメモリアクセス要求発行部と、
メモリが記憶するページテーブルの第１の部分を保持する第１トランスレーションルックアサイドバッファを含む第１アドレス変換部と、前記第１アドレス変換部の自己診断テストを行う第１自己診断テスト部と、を有する１次メモリ管理ユニットと、
前記メモリが記憶するページテーブルの第２の部分を保持し、前記仮想アドレスに対応するページテーブルエントリが前記第１トランスレーションルックアサイドバッファに存在しなかった場合にアクセスされる第２トランスレーションルックアサイドバッファを含む第２アドレス変換部と、前記第２アドレス変換部の自己診断テストを行う第２自己診断テスト部と、を有する２次メモリ管理ユニットと、
前記第１および第２自己診断テスト部による自己診断テストの結果である第１および第２の自己診断テスト結果を格納する結果格納部と、
を備える半導体装置。
メモリが記憶するページテーブルの第１の部分を保持する第１トランスレーションルックアサイドバッファを含む第１アドレス変換部と、前記第１アドレス変換部の自己診断テストを行う第１自己診断テスト部と、を有する１次メモリ管理ユニットと、
前記メモリが記憶するページテーブルの第２の部分を保持し、前記仮想アドレスに対応するページテーブルエントリが前記第１トランスレーションルックアサイドバッファに存在しなかった場合にアクセスされる第２トランスレーションルックアサイドバッファを含む第２アドレス変換部と、前記第２アドレス変換部の自己診断テストを行う第２自己診断テスト部と、を有する２次メモリ管理ユニットと、
前記第１および第２自己診断テスト部による自己診断テストの結果である第１および第２の自己診断テスト結果を格納する結果格納部と、
を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関し、特に、仮想アドレスから物理アドレスに変換するメモリ管理ユニットを備える半導体装置に好適に利用できるものである。
【背景技術】
【0002】
近年、車載用の半導体装置は、高性能化や多機能化に伴い、中央処理装置（ＣＰＵ）に加えて、特定の処理を高速で実行する複数の専用処理部を内蔵している。例えば、専用処理部は、画像データの圧縮・伸張処理を実行する画像処理部やＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送のためのＤＭＡコントローラ等である。このような専用処理部は、共有リソースである外部メモリを効率よく利用するために、仮想アドレスを用いたメモリアクセス制御を行う。
【0003】
仮想アドレスは、専用処理部がデータをアクセスする仮想メモリ上のアドレスであり、物理メモリ上で有効なアドレス（物理アドレス）とは異なる。専用処理部が複数存在し、専用処理部ごとに異なる仮想メモリ空間を使用する場合、メモリ管理ユニット（ＭＭＵ）は専用処理部ごとに設けられてもよい。
【0004】
ＭＭＵは、アドレス変換をより高速に行うために、トランスレーションルックアサイドバッファ（ＴＬＢ）を備える。ＴＬＢは、仮想アドレスと物理アドレスの対応づけのため変換情報であるページテーブルのキャッシュとして機能する。
【0005】
ＴＬＢは、キャッシュと同様に階層構造を採用することができる。したがって、容量の異なるＴＬＢを有するＭＭＵが、階層的に設けられている。専用処理部が仮想アドレスを用いてメモリにアクセスすると、まず、専用処理部に最も近いＭＭＵ（１次ＭＭＵ）でアドレス変換が実行される。１次ＭＭＵのＴＬＢに対応するエントリが見つからない場合は、２次ＭＭＵのＴＬＢが検索される。２次ＭＭＵのＴＬＢ内にも対応するエントリがない場合には、外部メモリのページテーブルから対応するエントリが取得される。このように、１次ＭＭＵ、２次ＭＭＵ、メモリの順にページテーブルウォークが行われ、仮想アドレスが物理アドレスに変換される。
【0006】
ＭＭＵについて、以下のように開示された技術がある。
【0007】
特開２０００－１４８５８９（特許文献１）は、ＴＬＢを複数に分割し、選択したＴＬＢにおいて、入力された仮想アドレスがヒットしなかった場合に、他のＴＬＢを選択してアドレス変換を行うメモリ管理装置が開示されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開２０００－１４８５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
車載用の半導体装置は、機能安全機構の搭載が求められている。そのため、ＭＭＵによるアドレス変換機能についても故障検出が必要とされる。
【0010】
専用処理部からのメモリアクセス要求に設定された仮想アドレスは、１次ＭＭＵ、２次ＭＭＵ、メモリの順にページテーブルウォークすることによって、物理アドレスに変換される。そして、変換された物理アドレスに基づいて物理メモリからデータが読み出される。したがって、物理メモリから読み出されたデータを期待値データと照合することで、アドレス変換機能の故障が検出され得る。しかしながら、この検出方法では、どの階層のＭＭＵに故障が発生しているかを特定することは難しい。そのため、この検出方法で、アドレス変換機能の故障が検出されると、１次ＭＭＵ，２次ＭＭＵおよびメモリのすべてのアドレス変換機能のリセットが必要となり、リセットに要する時間がかかる可能性がある。
【0011】
その他の課題および新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0012】
一実施の形態によれば、半導体装置は、仮想アドレスを用いてメモリアクセス要求を発行する処理部と、処理部に対応して設けられた１次メモリ管理ユニットと、１次メモリ管理ユニットと階層構造を成す２次メモリ管理ユニットとを有し、１次メモリ管理ユニットはメモリアクセス要求の仮想アドレスを物理アドレスに変換する第１アドレス変換部と、第１アドレス変換部の自己診断テストを行う第１自己診断テスト部とを含み、第２メモリ管理ユニットは、メモリアクセス要求が1次メモリ管理ユニットでアドレス変換されなかった場合に、メモリアクセス要求の仮想アドレスを物理アドレスに変換する第２アドレス変換部と第２アドレス変換部の自己診断テストを行う第２自己診断テスト部とを含み、第１および第２の自己診断テスト部の自己診断テスト結果である第１および第２自己診断テスト結果を格納する結果格納部と、を備える。
【0013】
他の実施の形態によれば、半導体装置は、仮想アドレスが設定されたメモリアクセス要求を発行するメモリアクセス要求発行部と、メモリが記憶するページテーブルの第１の部分を保持する第１トランスレーションルックアサイドバッファを含む第１アドレス変換部と、第１アドレス変換部の自己診断テストを行う第１自己診断テスト部と、を有する１次メモリ管理ユニットと、メモリが記憶するページテーブルの第２の部分を保持し、仮想アドレスに対応するページテーブルエントリが第１トランスレーションルックアサイドバッファに存在しなかった場合にアクセスされる第２トランスレーションルックアサイドバッファを含む第２アドレス変換部と、第２アドレス変換部の自己診断テストを行う第２自己診断テスト部と、を有する２次メモリ管理ユニットと、第１および第２自己診断テスト部による自己診断テストの結果である第１および第２の自己診断テスト結果を格納する結果格納部と、を備える。
【発明の効果】
【0014】
前記一実施の形態によれば、アドレス変換機能に関する故障箇所を特定することができる。その結果、特定された故障箇所に応じた適切な処理を実行することができる。
【図面の簡単な説明】
【0015】
【発明を実施するための形態】
【0016】
以下、一実施の形態に係るデータ処理装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。また、各実施の形態の少なくとも一部は、互いに任意に組み合わされてもよい。
【0017】
＜実施の形態１＞
図１は、実施の形態１に係るデータ処理装置の構成を示すブロック図である。 図１に示されるように、データ処理装置１００は、半導体装置１０とメモリ２０とを備える。半導体装置１０は、ＣＰＵ１、専用処理部２、ＭＭＵ３および５、バス４およびメモリコントローラ６を含む。メモリ２０は、物理メモリであって、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）で構成される。なお、物理メモリは、ＤＲＡＭに限定されるわけではない。
図１は、実施の形態１に係るデータ処理装置の構成を示すブロック図である。 図１に示されるように、データ処理装置１００は、半導体装置１０とメモリ２０とを備える。半導体装置１０は、ＣＰＵ１、専用処理部２、ＭＭＵ３および５、バス４およびメモリコントローラ６を含む。メモリ２０は、物理メモリであって、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）で構成される。なお、物理メモリは、ＤＲＡＭに限定されるわけではない。
【0018】
ＣＰＵ１は、不図示のＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の記憶装置に格納されたＯＳプログラムやアプリケーションプログラムなどのソフトウェアプログラムを実行する。
【0019】
専用処理部２は、アプリケーションプログラムの処理の一部を実行するアクセラレータである。例えば、専用処理部２は、画像データの圧縮・伸張処理を実行する画像処理部や、ＤＭＡ転送のためのＤＭＡコントローラでもよい。
【0020】
ＭＭＵ３および５は、階層的に設けられたメモリ管理ユニットであり、専用処理部２からのメモリアクセス要求に設定された仮想アドレスを物理アドレスに変換する。本実施の形態１では、ＭＭＵ３が１次ＭＭＵ（上位ＭＭＵ）であり、ＭＭＵ５が２次ＭＭＵ（下位ＭＭＵ）である。すなわち、専用処理部２に接続されるＭＭＵ３が１次ＭＭＵ（上位ＭＭＵ）であり、バス４を介して接続されるＭＭＵ５が２次ＭＭＵ（下位ＭＭＵ）である。 詳細は後述するが、ＭＭＵ３およびＭＭＵ５はそれぞれ、ページテーブルをキャッシュするトランスレーションルックアサイドバッファ（ＴＬＢ）を有する。ＭＭＵ３のＴＬＢのエントリ数は、ＭＭＵ５のＴＬＢのエントリ数よりも少ない。そのため、ＭＭＵ５のＴＬＢの検索動作は、エントリ数が少ないＭＭＵ３のＴＬＢの検索動作よりも低速である。さらに、詳細は後述するが、ＭＭＵ３および５はそれぞれ自己診断テスト部を有する。
【0021】
メモリコントローラ６は、バス４およびメモリ２０に接続される。メモリコントローラ６は、バスを介して受け取ったアクセス要求に応じてメモリ２０をアクセスし、データの受け渡しを行う。
【0022】
メモリ２０は、ＣＰＵ１および専用処理部２の処理用データや処理結果データ、および、仮想アドレスと物理アドレスの対応づけのために用いる変換情報であるページテーブルを格納する。メモリ２０は、メモリコントローラ６を介してデータの読出し、書込みが行われる。
【0023】
なお、半導体装置１０は、好ましくは１つの半導体チップ上で構成されるが、これに限定されるものではない。ＣＰＵ１、専用処理部２、ＭＭＵ３、メモリコントローラ６は、それぞれ別個の半導体装置として形成されることも可能である。
【0024】
【0025】
アドレス変換部３１は、ＴＬＢ３１１とアドレス変換回路３１２を有する。ＴＬＢ３１１は、複数のページテーブルエントリを有し、メモリ２０に格納されるページテーブルのキャッシュとして機能する。各ページテーブルエントリはタグ情報とデータとを有する。
【0026】
ＴＬＢ３１１は、受け取ったメモリアクセス要求に設定されている仮想アドレスとタグ情報とを比較し、検索結果を出力する。アドレス変換回路３１２は、ＴＬＢ３１１から出力された検索結果に基づいて、仮想アドレスを物理アドレスに変換する。
【0027】
自己診断テスト部３２は、自己診断テスト制御部３２１、リクエスト制御部３２２、ＴＬＢ制御部３２３、判定部３２４、および、自己診断テスト結果格納部３２５を有する。
【0028】
自己診断テスト制御部３２１は、自己診断テスト実行指示部としてのＣＰＵ１から自己診断テスト開始信号１０００を受信して、ＭＭＵ３のアドレス変換機能の自己診断テスト制御を開始する。具体的には、自己診断テスト制御部３２１は、自己診断テスト開始信号１０００に応じて、リクエスト制御部３２２およびＴＬＢ制御部３２３に自己診断テスト指示信号１００１を出力する。
【0029】
リクエスト制御部３２２は、自己診断テスト指示信号１００１を受けて、自己診断テスト用のメモリアクセス要求１００３を生成する。自己診断テスト用のメモリアクセス要求１００３はアドレス変換部３１に出力される。
【0030】
ＴＬＢ制御部３２３は、自己診断テスト指示信号１００１に応じて、ＴＬＢ書き換え信号１００２を生成する。ＴＬＢ書き換え信号１００２は、自己診断テスト用のページテーブルエントリデータとＴＬＢ書き換え制御信号を含む。ＴＬＢ制御部３２３は、ＴＬＢ書き換え信号１００２をＴＬＢ３１１に出力し、ＴＬＢ３１１は、ＴＬＢ書き換え信号１００２に基づいてページテーブルエントリを自己診断テスト用のページテーブルエントリに書き換える。
【0031】
判定部３２４は、ＴＬＢ３１１のヒット／ミス結果を示すＴＬＢヒット／ミス信号１００４およびアドレス変換回路３１２によるアドレス変換結果１００５を受信する。判定部３２４は、ＴＬＢヒット／ミス信号１００４およびアドレス変換結果１００５を、それぞれ、ＴＬＢヒット／ミス信号の期待値およびアドレス変換結果の期待値と比較する。そして、判定部３２４は、比較結果に基づいてアドレス変換機能の自己診断テスト結果を判定し、自己診断テスト判定結果信号１００６を出力する。また、判定部３２４は、ＭＭＵ５から、自己診断テスト用メモリアクセス要求のレスポンスとして、ＭＭＵ５のＴＬＢヒット／ミスおよびアドレス変換結果の情報を含むレスポンス情報１００８を受信する。判定部３２４は、レスポンス情報１００８に含まれるＴＬＢヒット／ミスおよびアドレス変換結果の情報が期待どおりの結果となっているかを比較し、ＭＭＵ５のアドレス変換機能の自己診断テスト結果を判定する。
【0032】
自己診断テスト結果格納部３２５は、判定部３２４によって判定された自己診断テスト判定結果信号１００６を格納する。自己診断テスト結果格納部３２５は、例えば、レジスタで構成されるが、データを記憶できるものであればよい。自己診断テスト結果格納部３２５は、ページテーブルエントリ毎の自己診断テスト結果を格納する。例えば、自己診断テスト結果格納部３２５は、複数ビットを有するレジスタであり、各ビットに、ＭＭＵ３の各ページテーブルエントリの自己診断テスト結果、ＭＭＵ５の各ページテーブルエントリの自己診断テスト結果、および、メモリ２０の各ページテーブルエントリの自己診断テスト結果を格納してもよい。また、自己診断テスト結果格納部３２５が複数のレジスタを有し、ＭＭＵ３の各ページテーブルエントリの自己診断テスト結果、ＭＭＵ５の各ページテーブルエントリの自己診断テスト結果、および、メモリ２０の各ページテーブルエントリの自己診断テスト結果が異なるレジスタに格納されてもよい。これらの自己診断テスト結果は、自己診断テスト結果情報１００７としてＣＰＵ１に読み出される。
【0033】
【0034】
アドレス変換部５１は、ＭＭＵ３のアドレス変換部３１と同様に、ＴＬＢ５１１とアドレス変換回路５１２を含む。ＴＬＢ５１１は、ＴＬＢ３１１と同様に、メモリ２０に格納されるページテーブルのキャッシュとして機能する。ＴＬＢ５１１も、ＴＬＢ３１１と同様にタグ情報とデータからなるページテーブルエントリを有する。ＴＬＢ５１１のページテーブルエントリ数は、ＴＬＢ３１１のページテーブルエントリ数よりも多い。アドレス変換回路５１２は、ＴＬＢ５１１から出力された検索結果に基づいて、仮想アドレスを物理アドレスに変換する。
【0035】
自己診断テスト部５２は、ＭＭＵ３の自己診断テスト部３２とは異なり、自己診断テスト制御部５２１およびＴＬＢ制御部５２３で構成される。
【0036】
自己診断テスト制御部５２１は、自己診断テスト制御部３２１と同様に、ＣＰＵ１から自己診断テスト開始信号１０００を受信する。自己診断テスト制御部５２１は、自己診断テスト開始信号１０００に応じて、ＴＬＢ５２３に自己診断テスト指示信号１０１１を出力する。
【0037】
ＴＬＢ制御部５２３は、自己診断テスト指示信号１０１１を受信して、ＴＬＢ書き換え信号１０１２を生成する。ＴＬＢ書き換え信号１０１２に基づいて、ＴＬＢ５１１の各エントリは、自己診断テスト用エントリに書き換えられる。
【0038】
（アドレス変換動作）
次に、図１乃至３を参照しながら、通常動作におけるＭＭＵ３および５のアドレス変換動作について説明する。
次に、図１乃至３を参照しながら、通常動作におけるＭＭＵ３および５のアドレス変換動作について説明する。
【0039】
まず、１次ＭＭＵであるＭＭＵ３が、専用処理部２よりメモリアクセス要求を受信する。メモリアクセス要求で指定された仮想アドレスは、ＴＬＢ３１１内のタグ情報と比較される。ＴＬＢ３１１内に、当該仮想アドレスに対応するタグ情報がある場合（ＴＬＢヒット）には、ＴＬＢ３１１は、ヒットしたエントリのデータをアドレス変換回路３１２に出力する。アドレス変換回路３１２は、受信したデータに基づいて、仮想アドレスを物理アドレスに変換する。そして、ＭＭＵ３で変換された物理アドレスでもって、メモリ２０がアクセスされる。
【0040】
一方、ＴＬＢ３１１内に、当該仮想アドレスに対応するタグ情報がない場合（ＴＬＢミス）には、当該メモリアクセス要求は、２次ＭＭＵであるＭＭＵ５に転送される。メモリアクセス要求で指定された仮想アドレスは、ＴＬＢ５１１内のタグ情報と比較される。ＴＬＢ５１１内に、仮想アドレスに対応するタグ情報がある場合（ＴＬＢヒット）には、ＴＬＢ５１１は、ヒットしたエントリのデータをアドレス変換回路５１２に出力する。アドレス変換回路５１２は、受け取ったデータに基づいて、仮想アドレスを物理アドレスに変換する。そしてＭＭＵ５で変換された物理アドレスによって、メモリ２０がアクセスされる。
【0041】
ＴＬＢ５１１内に仮想アドレスに対応するタグ情報がない場合（ＴＬＢミス）には、ＭＭＵ５は、ページテーブルウォーク（ＰＴＷ）要求を発行する。このＰＴＷ要求に基づいてメモリ２０のページテーブルがアクセスされ、仮想アドレスが物理アドレスに変換される。
【0042】
（自己診断テスト）
次に、実施の形態１に係る半導体装置のアドレス変換機能の自己診断テスト例について説明する。図４～図６は、実施の形態１に係る半導体装置のアドレス変換機能の自己診断テスト例を示すフローチャートである。
次に、実施の形態１に係る半導体装置のアドレス変換機能の自己診断テスト例について説明する。図４～図６は、実施の形態１に係る半導体装置のアドレス変換機能の自己診断テスト例を示すフローチャートである。
【0043】
まず、ＣＰＵ１が、ソフトウェアプログラムに従って、ＭＭＵ３および５に対して自己診断テスト開始信号１０００を出力する。
【0044】
次に、自己診断テスト制御部３２１および５２１が自己診断テスト開始信号１０００を受信する。これにより、ＭＭＵ３および５は、自己診断テストモードになる。自己診断テスト制御部３２１は、自己診断テスト開始信号１０００に基づいて、リクエスト制御部３２２とＴＬＢ制御部３２３に向けて自己診断テスト指示信号１００１を出力する。ＴＬＢ制御部３２３は、自己診断テスト指示信号１００１に従って、ＴＬＢ３１１の全てのエントリを自己診断テスト用ページテーブルエントリに書き換える。同様に、自己診断テスト制御部５２１は、自己診断テスト開始信号１０００に基づいて、ＴＬＢ制御部５２３に向けて自己診断テスト指示信号１０１１を出力する。ＴＬＢ制御部５２３は、自己診断テスト指示信号１０１１に従って、ＴＬＢ５１１の全てのエントリを自己診断テスト用ページテーブルエントリに書き換える。また、ＣＰＵ１は、図７に示すように、メモリ２０に対して、メモリ２０のページテーブル領域２０１の一部を自己診断テスト用ページテーブル２０２に書き換えるように指示する（ステップＳ１）。なお、ＴＬＢ３１１および５１１、並びに、メモリ２０の自己診断テスト用ページテーブル２０２には、異なる仮想アドレスに対するページテーブルエントリが格納されている。
【0045】
自己診断テスト指示信号１００１を受信したリクエスト制御部３２２は、自己診断テスト用のメモリアクセス要求１００３を発行する。以降、自己診断テスト用のメモリアクセス要求１００３を自己診断テスト用リクエスト１００３と称する。リクエスト制御部３２２は、まず、ＴＬＢ３１１の自己診断テスト用のページテーブルエントリのタグ情報にヒットする仮想アドレスが設定された自己診断テスト用リクエスト１００３を発行する（ステップＳ２）。
【0046】
アドレス変換部３１は、自己診断テスト用リクエスト１００３を受信する。アドレス変換部３１のＴＬＢ３１１は、自己診断テスト用リクエスト１００３に設定された仮想アドレスに対応するエントリを検索する（ステップＳ３）。そして、ＴＬＢ３１１は、検索結果としてＴＬＢヒット／ミス信号１００４を出力する。ＴＬＢヒットの場合には、ＴＬＢ３１１は、ヒットしたエントリのデータをアドレス変換回路３１２に出力する。アドレス変換回路３１２は、ヒットしたエントリのデータを用いて仮想アドレスを物理アドレスに変換し、当該物理アドレスをアドレス変換結果１００５として判定部３２４に出力する。
【0047】
判定部３２４は、ＴＬＢヒット／ミス信号１００４およびアドレス変換結果１００５を、ＴＬＢヒット／ミス信号の期待値およびアドレス変換結果の期待値とそれぞれ比較する（ステップＳ４）。ＴＬＢヒット／ミス信号１００４およびアドレス変換結果１００５が期待値と異なる場合は（ステップＳ４のＮＯ）、判定部３２４は、ＭＭＵ３に故障が発生していると判断する（ステップＳ６）。そして、判定部３２４は、ＭＭＵ３に故障が発生していることを示す自己診断テスト判定結果信号１００６を生成し、自己診断テスト結果格納部３２５に格納する。自己診断テスト用リクエスト１００３には、自己診断テスト用のページテーブルエントリに書き換えられたＴＬＢ３１１のタグ情報にヒットする仮想アドレスが設定される。、ＴＬＢヒット／ミス信号がＴＬＢミスを示している場合には、ＴＬＢ３１１に故障が発生している可能性がある。したがって、判定部３２４はＭＭＵ３に故障が発生していると判断する。一方、ＴＬＢヒット／ミス信号１００４およびアドレス変換結果１００５が期待値と一致する場合は（ステップＳ４のＹＥＳ）、判定部３２４は、その自己診断テスト判定結果信号１００６を自己診断テスト結果格納部３２５へ格納し、次のステップ（ステップＳ５）に進む。
【0048】
ＴＬＢ３１１内に、対応する自己診断テスト用リクエストが発行されていないエントリがある場合には、ステップＳ２に戻る（ステップＳ５のＮＯ）。そして、リクエスト制御部３２２は、ＴＬＢ３１１内の残りのエントリに対応する自己診断テスト用リクエスト１００３を発行する。このように、ステップＳ２からステップＳ５までの動作が繰り返され、ＴＬＢ３１１の全エントリが順にヒットするような自己診断テスト用リクエスト１００３が順次発行される。
【0049】
ＴＬＢ３１１内の全エントリに対応する自己診断テスト用リクエストが発行されている場合には（ステップＳ５のＹＥＳ）、ＭＭＵ５のアドレス変換機能の自己診断テストが行われる。リクエスト制御部３２２は、自己診断テスト用のページテーブルエントリに書き換えられたＴＬＢ５１１のタグ情報にヒットする仮想アドレスが設定された自己診断テスト用リクエスト１００３ａを発行する（ステップＳ７）。すなわち、自己診断テスト用リクエスト１００３ａの仮想アドレスは、ＴＬＢ３１１のタグ情報にヒットしない。
【0050】
自己診断テスト用リクエスト１００３ａは、最初に、アドレス変換部３１に供給される。アドレス変換部３１のＴＬＢ３１１は、自己診断テスト用リクエスト１００３ａに設定された仮想アドレスに対応するエントリを検索する（ステップＳ８）。当該仮想アドレスに対応するエントリがＴＬＢ３１１上に存在しない場合（ＴＬＢミス）には（ステップＳ９のＹＥＳ）、自己診断テスト用リクエスト１００３ａは、２次ＭＭＵであるＭＭＵ５に転送される。自己診断テスト用リクエスト１００３ａは、ＴＬＢ３１１のタグ情報にヒットする仮想アドレスを有していないので、検索結果がＴＬＢヒットである場合には（ステップＳ９のＮＯ）、ＴＬＢ３１１に故障が発生していると判断される（ステップＳ１２）。
【0051】
転送された自己診断テスト用リクエスト１００３ａを受信したＭＭＵ５のアドレス変換部５１は、ＴＬＢ５１１による検索動作を開始する。すなわち、ＴＬＢ５１１は、自己診断テスト用リクエスト１００３ａの仮想アドレスに対応するエントリを検索する（ステップＳ１０）。アドレス変換回路５１２は、ＴＬＢ５１１の検索結果に基づいて、仮想アドレスを物理アドレスに変換する。ＴＬＢ５１１の検索結果およびアドレス変換回路５１２のアドレス変換結果は、自己診断テスト用リクエスト１００３ａのレスポンス情報１００８としてＭＭＵ３の判定部３２４に出力される。
【0052】
判定部３２４は、レスポンス情報１００８に含まれるＴＬＢ５１１の検索結果およびアドレス変換回路５１２のアドレス変換結果が期待通りの結果であるか否かを判定する。検索結果およびアドレス変換結果が期待通りの結果である場合には（ステップＳ１１のＹＥＳ）、判定部３２４は、その判定結果に基づき自己診断テスト判定結果信号１００６を生成し、自己診断テスト結果格納部３２５へ格納し、次のステップ（ステップＳ１３）に進む。一方、検索結果およびアドレス変換結果が期待通りの結果と異なっている場合には（ステップＳ１１のＮＯ）、判定部３２４は、ＭＭＵ５に故障が発生していると判断し、ＭＭＵ５に故障が発生していることを示す自己診断テスト判定結果信号１００６を生成し、自己診断テスト結果格納部３２５に格納する。
【0053】
ＴＬＢ５１１のすべてのエントリに対応する自己診断テスト用リクエスト１００３ａが発行されている場合（ステップＳ１３のＹＥＳ）には、メモリ２０のページテーブルを用いたアドレス変換機能の自己診断テストを行う。リクエスト制御部３２２は、メモリ２０の自己診断テスト用ページテーブル２０２に格納された仮想アドレスを含む自己診断テスト用リクエスト１００３ｂを発行する（ステップＳ１４）。すなわち、自己診断テスト用リクエスト１００３ｂには、ＴＬＢ３１１および５１１のエントリに対応する仮想アドレスを含まない。
【0054】
自己診断テスト用リクエスト１００３ｂは、最初に、アドレス変換部３１に供給される。ＴＬＢ３１１は、自己診断テスト用リクエスト１００３ｂの仮想アドレスに対応するエントリを検索する。自己診断テスト用リクエスト１００３ｂの仮想アドレスに対応するエントリがＴＬＢ３１１上に存在しない場合（ＴＬＢミス）には（ステップＳ１５のＹＥＳ）、自己診断テスト用リクエスト１００３ｂは、ＭＭＵ５に転送される。自己診断テスト用リクエスト１００３ｂの仮想アドレスに対応するエントリはＴＬＢ３１１上には存在しないはずである。したがって、自己診断テスト用リクエスト１００３ｂの仮想アドレスに対応するエントリがＴＬＢ３１１上に存在するという検索結果が得られた場合には（ステップＳ１５のＮＯ）、ＴＬＢ３１１に故障が発生していると判断される（ステップＳ１８）。
【0055】
転送された自己診断テスト用リクエスト１００３ｂを受けるＭＭＵ５のアドレス変換部５１は、ＴＬＢ５１１による検索を行う。ＴＬＢ５１１は、自己診断テスト用リクエスト１００３ｂに対応するエントリを検索する。自己診断テスト用リクエスト１００３ｂの仮想アドレスに対応するエントリがＴＬＢ５１１に存在しない場合には（ステップＳ１６のＹＥＳ）、ＭＭＵ５はメモリ２０に対してページテーブルウォークリクエスト（ＰＴＷリクエスト）を発行する。ＰＴＷリクエストに従って、メモリ２０の自己診断テスト用ページテーブル２０２からアドレス変換情報が読み出される。ＭＭＵ５は、メモリ２０の自己診断テスト用ページテーブル２０２からのアドレス変換情報をもとに、自己診断テスト用リクエスト１００３ｂの仮想アドレスを物理アドレスに変換する。メモリ２０の自己診断テスト用ページテーブル２０２からの変換情報に基づいてアドレス変換した結果は、自己診断テスト用リクエスト１００３ｂに対応するレスポンス情報１００８として、ＭＭＵ３の判定部３２４に出力される。一方、自己診断テスト用リクエスト１００３ｂの仮想アドレスに対応するエントリはＴＬＢ５１１上にも存在しないはずである。したがって、自己診断テスト用リクエスト１００３ｂの仮想アドレスに対応するエントリがＴＬＢ５１１上に存在するという検索結果が得られた場合には（ステップＳ１６のＮＯ）、ＴＬＢ５１１に故障が発生していると判断される（ステップＳ１８）。
【0056】
判定部３２４は、レスポンス情報１００８に含まれるアドレス変換結果が、期待通りの結果であるかを判定する。アドレス変換結果が期待通りの結果である場合には（ステップＳ１７のＹＥＳ）、半導体装置１０のアドレス変換機能の自己診断テストを完了する。アドレス変換結果が期待通りの結果と異なる場合には（ステップＳ１７のＮＯ）、メモリ２０の自己診断テスト用ページテーブル２０２を用いたアドレス変換機能、例えば、ＭＭＵ３からメモリ２０までの経路に故障があると判断される（ステップＳ１８）。
【0057】
（リセットおよび復帰処理）
上述したように、本実施の形態によれば、ＭＭＵごとにアドレス変換機能の自己診断テストを行うことができる。各ＭＭＵの自己診断テスト結果は、それぞれ自己診断テスト結果格納部３２５に格納される。ＣＰＵ１は、自己診断テスト結果格納部３２５に記憶された自己診断テスト結果情報１００７を読み出し、データ処理装置１００の安全性を確保するためにアドレス変換機能のリセットまたは復帰処理を行う。自己診断テスト結果情報１００７は各ＭＭＵの自己診断テスト結果を含むため、ＣＰＵ１は、故障が発生しているＭＭＵの階層を認識することができる。したがって、ＣＰＵ１は、自己診断テスト結果情報１００７に基づいて、リセットまたは復帰処理を実行すべき範囲を設定することができる。例えば、自己診断テスト結果情報１００７が、ＭＭＵ３にのみ故障が発生しているエントリが存在することを示している場合には、ＣＰＵ１は、ＭＭＵ３に対してのみシステムリセット信号１０１０を発行する。また、自己診断テスト結果情報１００７がＭＭＵ５にのみ故障が発生しているエントリが存在することを示す場合には、ＣＰＵ１は、ＭＭＵ５に対してシステムリセット信号１０１０を発行する。このように、各ＭＭＵの自己診断テスト結果に基づいて、リセットまたは復帰処理を実施すべきＭＭＵを設定することができる。
上述したように、本実施の形態によれば、ＭＭＵごとにアドレス変換機能の自己診断テストを行うことができる。各ＭＭＵの自己診断テスト結果は、それぞれ自己診断テスト結果格納部３２５に格納される。ＣＰＵ１は、自己診断テスト結果格納部３２５に記憶された自己診断テスト結果情報１００７を読み出し、データ処理装置１００の安全性を確保するためにアドレス変換機能のリセットまたは復帰処理を行う。自己診断テスト結果情報１００７は各ＭＭＵの自己診断テスト結果を含むため、ＣＰＵ１は、故障が発生しているＭＭＵの階層を認識することができる。したがって、ＣＰＵ１は、自己診断テスト結果情報１００７に基づいて、リセットまたは復帰処理を実行すべき範囲を設定することができる。例えば、自己診断テスト結果情報１００７が、ＭＭＵ３にのみ故障が発生しているエントリが存在することを示している場合には、ＣＰＵ１は、ＭＭＵ３に対してのみシステムリセット信号１０１０を発行する。また、自己診断テスト結果情報１００７がＭＭＵ５にのみ故障が発生しているエントリが存在することを示す場合には、ＣＰＵ１は、ＭＭＵ５に対してシステムリセット信号１０１０を発行する。このように、各ＭＭＵの自己診断テスト結果に基づいて、リセットまたは復帰処理を実施すべきＭＭＵを設定することができる。
【0058】
なお、下位ＭＭＵと上位ＭＭＵ間のデータバス上において故障が発生している可能性も考えられる。したがって、自己診断テスト結果情報１００７が、ＭＭＵ５に故障が発生しているエントリが存在していることを示す場合には、ＣＰＵ１は、ＭＭＵ５のみならず下位のＭＭＵ３にもシステムリセット信号１０１０を発行してもよい。
【0059】
上述したように、実施の形態１によれば、階層構造を有する複数のＭＭＵのそれぞれの自己診断テストを実行することができ、各階層のＭＭＵの自己診断テスト結果を出力することができる。これによって、どの階層のＭＭＵに故障が発生しているかを特定することができる。したがって、特定された故障箇所に応じて、リセットまたは復帰処理を実施すべき範囲を設定することができる。これによって、アドレス変換機能の故障が検出されたときに、リセットまたは復帰処理の処理時間を短くすることができる。
【0060】
また、各ＭＭＵの自己診断テスト部は、メモリアクセス要求発行元の専用処理部２ではなくＣＰＵ１からの指示によって自己診断テストを開始する。すなわち、各ＭＭＵの自己診断テストの実行を、ソフトウェアプログラムで制御することが可能になる。これによって、ＭＭＵの自己診断テストの実行タイミングを任意に設定することが可能になり、システム設計の手間を低減することができる。
【0061】
なお、本実施の形態１によれば、２階層からなるＭＭＵが設けられた半導体装置について説明したが、これに限定されるものではない。また、半導体装置１０が、仮想アドレスを用いてメモリアクセスを行う複数の処理部を有していてもよい。
【0062】
＜変形例＞
以上の説明では、半導体装置１０のアドレス変換機能は、ＣＰＵ１から出力される自己診断テスト開始信号１０００に応じて、ＭＭＵ３、ＭＭＵ５およびメモリ２０の順に自己診断テストが実行される。しかしながら、自己診断テスト開始信号１０００は、自己診断テストの実行開始指示だけでなく、自己診断テストを実行する対象となるＭＭＵを指定する情報を有していてもよい。これによって、ＭＭＵごとに自己診断テストを実行することができる。
以上の説明では、半導体装置１０のアドレス変換機能は、ＣＰＵ１から出力される自己診断テスト開始信号１０００に応じて、ＭＭＵ３、ＭＭＵ５およびメモリ２０の順に自己診断テストが実行される。しかしながら、自己診断テスト開始信号１０００は、自己診断テストの実行開始指示だけでなく、自己診断テストを実行する対象となるＭＭＵを指定する情報を有していてもよい。これによって、ＭＭＵごとに自己診断テストを実行することができる。
【0063】
例えば、ＣＰＵ１が、自己診断テストの対象としてＭＭＵ３を指定する情報を有する自己診断テスト開始信号１０００を出力したとする。自己診断テスト開始信号１０００を受信するＭＭＵ３の自己診断テスト制御部３２１は、ＴＬＢ３２３に自己診断テスト指示信号１００１を出力する。ＴＬＢ制御部３２３は、自己診断テスト指示信号１００１に応じて、ＴＬＢ３１１の各エントリを自己診断テスト用エントリに書き換える。ＭＭＵ３の自己診断テスト制御部３２１は、自己診断テスト開始信号１０００に応じて、自己診断テストの対象であるＭＭＵ３の自己診断テスト用のリクエストを発行するようにリクエスト制御部３２２に指示し、ＭＭＵ３の自己診断テストが実行される。但し、本変形例において、リクエスト制御部３２２は、自己診断テストの対象外であるＭＭＵ５のための自己診断テスト用リクエストは発行しない。また、自己診断テスト開始信号１０００を受信するＭＭＵ５の自己診断テスト制御部５２１は、自己診断テスト対象ではないため、自己診断テスト指示信号１０１１を出力しない。したがって、ＴＬＢ５１１は、自己診断テスト用エントリに書き換えられない。
【0064】
自己診断テスト実行中は、専用処理部２から発行されるメモリアクセス要求は処理できなくなる。したがって、本変形例１のように、自己診断テストの対象を設定することにより、自己診断テストに要する時間を短縮することができる。
【0065】
また、半導体装置１０は、複数の専用処理部２を含んでいてもよい。そして、複数の専用処理部ごとに１次ＭＭＵが設けられ、２次ＭＭＵは複数の専用処理部で共有されてもよい。すなわち、図８に示すように、半導体装置１０ａは、複数の専用処理部２＿０および２＿１を備える。１次ＭＭＵとしてのＭＭＵ３＿０および３＿１は、専用処理部２＿０および２＿１に対してそれぞれ設けられ、ＭＭＵ５は、専用処理部２＿０および２＿１の２次ＭＭＵとして設けられてもよい。このような構成において、実施の形態１で説明したように、専用処理部２＿０からのメモリアクセス要求に対するアドレス変換機能の自己診断テストを実行する場合には、ＭＭＵ３およびＭＭＵ５は自己診断テストモードに設定される。したがって、この自己診断テストを行っている間は、ＭＭＵ５は、専用処理部２＿１からのメモリアクセス要求に対するアドレス変換ができなくなる。そのため、自己診断テストの実行が、システム全体の性能に影響を与えてしまう可能性がある。
【0066】
しかしながら、本変形例１のように、ＭＭＵごとに自己診断テストの対象を設定することによって、自己診断テストの実行によるシステム全体の性能への影響を小さくすることができる。例えば、専用処理部２＿０に関連するアドレス変換機能のうち、自己診断テストの実行対象がＭＭＵ３＿０に設定された場合には、ＭＭＵ５は通常動作を行うことができる。したがって、専用処理部２＿１からのメモリアクセス要求を処理することができる。すなわち、ＭＭＵ３＿０の自己診断テストの実行によって、専用処理部２＿１の動作を止める必要がない。よって、自己診断テストの実行によるシステム全体への性能劣化を防ぐことができる。
【0067】
＜実施の形態２＞
実施の形態２に係る半導体装置について、図９を参照しながら説明する。実施の形態２は、自己診断テスト開始信号１０００がタイマーモジュール７から供給されている点で、実施の形態１と異なる。それ以外は、実施の形態１と同様であるため、説明を省略する。
実施の形態２に係る半導体装置について、図９を参照しながら説明する。実施の形態２は、自己診断テスト開始信号１０００がタイマーモジュール７から供給されている点で、実施の形態１と異なる。それ以外は、実施の形態１と同様であるため、説明を省略する。
【0068】
上述したように、実施の形態１ではＣＰＵ１から自己診断テスト開始信号１０００が出力されるが、本実施の形態２では、タイマーモジュール７から自己診断テスト開始信号１０００が出力される。すなわち、実施の形態２において、ＭＭＵ３および５の自己診断テスト部は、タイマーモジュール７から所定の期間ごとに出力される自己診断テスト開始信号１０００を受信する。したがって、半導体装置１０のアドレス変換機能の自己診断テストが所定期間ごとに行われ、定期的に故障確認ができる。これによって、データ処理装置の安全性が高められる。
【0069】
＜実施の形態２の変形例１＞
図１０は、実施の形態２の変形例１に係る半導体装置を説明するための図である。実施の形態２では、タイマーモジュール７は一定の周期で自己診断テスト開始信号１０００を出力しているが、その自己診断テスト開始信号１０００を出力する周期が制御されてもよい。図１０に示すように、温度センサ８および電圧センサ９がさらに設けられ、温度センサ８および電圧センサ９のモニタ結果に応じて、タイマーモジュール７が自己診断テスト開始信号１０００を出力する周期が制御されてもよい。なお、図１０では、本変形例の説明に用いられる構成要素のみが示されており、図１における他の構成要素は省略されている。
図１０は、実施の形態２の変形例１に係る半導体装置を説明するための図である。実施の形態２では、タイマーモジュール７は一定の周期で自己診断テスト開始信号１０００を出力しているが、その自己診断テスト開始信号１０００を出力する周期が制御されてもよい。図１０に示すように、温度センサ８および電圧センサ９がさらに設けられ、温度センサ８および電圧センサ９のモニタ結果に応じて、タイマーモジュール７が自己診断テスト開始信号１０００を出力する周期が制御されてもよい。なお、図１０では、本変形例の説明に用いられる構成要素のみが示されており、図１における他の構成要素は省略されている。
【0070】
本変形例１によれば、温度センサ８が半導体装置内部の温度を測定する。ＣＰＵ１は、温度センサの測定結果を受け、その測定結果に基づいて半導体装置の高温状態が所定期間以上続いているか判定する。ＣＰＵ１は、半導体装置の高温状態が所定期間以上続いていると判定した場合に、タイマーモジュール７を、自己診断テスト開始信号１０００を出力する周期を変更するように制御する。例えば、タイマーモジュール７は、自己診断テスト開始信号１０００を出力する頻度を上げるように制御される。半導体装置はさらに不図示のテスト温度設定レジスタを備え、タイマーモジュール７の制御を開始するための温度を設定してもよい。
【0071】
また、電圧センサ９が半導体装置内の動作電圧を測定する。その測定結果をＣＰＵ１が受信する。ＣＰＵ１は、半導体装置が長時間にわたって低電圧状態または高電圧状態にあると判定した場合に、タイマーモジュール７を制御する。例えば、タイマーモジュール７は、自己診断テスト開始信号１０００を出力する頻度を上げるように制御される。半導体装置はさらに不図示のテスト電圧設定レジスタを備え、タイマーモジュール７の制御を開始するための温度を設定してもよい。
【0072】
このように、温度センサおよび電圧センサによって半導体装置の状態をモニタし、モニタ結果に応じて、アドレス変換機能の自己診断テストを実行することができる。すなわち、半導体装置の動作環境に応じて自己診断テストを実行することができる。これによって、故障検出率を向上させることができる。
【0073】
なお、変形例１では、温度センサ８と電圧センサ９の両方を設けた例について説明したが、温度センサ８と電圧センサ９のいずれか一方のみで半導体装置内の状態をモニタして、モニタ結果に応じて自己診断テストの実行間隔が制御されてもよい。
【0074】
＜実施の形態２の変形例２＞
タイマーモジュール７が出力する自己診断テスト開始信号１０００の周期は、半導体装置の総使用時間に応じて変更されてもよい。ソフトウェアプログラムによって総使用時間を保持し、総使用時間が予め設定された時間を超えた場合に、ＣＰＵ１がタイマーモジュール７を制御して、自己診断テストを実行する頻度を変更してもよい。
タイマーモジュール７が出力する自己診断テスト開始信号１０００の周期は、半導体装置の総使用時間に応じて変更されてもよい。ソフトウェアプログラムによって総使用時間を保持し、総使用時間が予め設定された時間を超えた場合に、ＣＰＵ１がタイマーモジュール７を制御して、自己診断テストを実行する頻度を変更してもよい。
【0075】
＜実施の形態３＞
次に実施の形態３について説明する。実施の形態３では、実施の形態１に係るＭＭＵ３およびＭＭＵ５の別の形態となるＭＭＵ３ａおよび５ａについて説明する。図１１および１２は、それぞれ、実施の形態３に係る半導体装置１０ａに含まれるＭＭＵ３ａおよび５ａの構成の一例を示すブロック図である。実施の形態３において、半導体装置１０ａのＭＭＵ３ａおよび５ａ以外の構成は、図１に示されるものと同様でよい。したがって、ここでは、それらの説明を省略する。
次に実施の形態３について説明する。実施の形態３では、実施の形態１に係るＭＭＵ３およびＭＭＵ５の別の形態となるＭＭＵ３ａおよび５ａについて説明する。図１１および１２は、それぞれ、実施の形態３に係る半導体装置１０ａに含まれるＭＭＵ３ａおよび５ａの構成の一例を示すブロック図である。実施の形態３において、半導体装置１０ａのＭＭＵ３ａおよび５ａ以外の構成は、図１に示されるものと同様でよい。したがって、ここでは、それらの説明を省略する。
【0076】
図１１は、ＭＭＵ３ａの構成例を示すブロック図である。ＭＭＵ３ａは、割り込み要求部３３を更に備える点で、実施の形態１で説明したＭＭＵ３（図２参照）と異なる。さらに、ＭＭＵ３ａは、アドレス変換部３１に代えてアドレス変換部３１ａ、自己診断テスト部３２に代えて自己診断テスト部３２ａを備える点で、実施の形態１で説明したＭＭＵ３（図２参照）と異なる。なお、図１１に示されたアドレス変換部３１ａおよび自己診断テスト部３２ａの構成のうち、図２と同一の機能を有する構成に対しては同一の符号を付し、説明を省略する。
【0077】
アドレス変換部３１ａのＴＬＢ３１１ａは、実施の形態１におけるＴＬＢ３１１と同様に、仮想アドレスから物理アドレスへの変換のための複数のページテーブルエントリを有し、メモリ２０に格納されるページテーブルのキャッシュとして機能する。各ページテーブルエントリは、タグ情報とデータに加えてセキュア情報を有する。セキュア情報は、メモリアクセス要求元である専用処理部に対するアクセス権に関する情報である。例えば、メモリアクセス要求元が仮想アドレスで指定されるメモリ領域へアクセスしてもよいか否か（例えば、読出しのみ、書込みのみ、または、読出しおよび書込みが可能）がセキュア情報として設定されている。ＴＬＢ３１１ａは、メモリアクセス要求に含まれる仮想アドレスとタグ情報とを比較する。さらに、メモリアクセス要求に設定されたセキュア情報（例えば、リード／ライト情報）と、ＴＬＢ３１１ａのセキュア情報とを比較する。ＴＬＢ３１１ａは、仮想アドレスに対応するページテーブルエントリを有していても（ＴＬＢヒット）、セキュア情報が不一致の場合には、アドレス変換エラーとしてアドレス変換エラー通知信号を出力する。ＴＬＢ３１１ａは、メモリアクセス要求の仮想アドレスに対応するページテーブルエントリが存在し、且つ、セキュア情報が一致するときに、ＴＬＢ３１１ａの検索結果をアドレス変換回路３１２に出力する。
【0078】
自己診断テスト部３２ａは、エラーアドレスレジスタ２３６をさらに備える点で、図１１に示された自己診断テスト部３２と異なる。エラーアドレスレジスタ３２６は、アドレス変換部３１ａにおいてアドレス変換エラーと判断されたメモリアクセス要求の仮想アドレスと、当該エントリのアドレス情報とを格納する。
【0079】
ＴＬＢ制御部３２３ａは、自己診断テスト制御部３２１から出力される自己診断テスト指示信号１００１に応じて、エラーアドレスレジスタ３２６に格納された仮想アドレスおよびエントリアドレス情報を読み出す。ＴＬＢ制御部３２３ａは、読み出した仮想アドレスに基づいて自己診断テスト用ページテーブルエントリを生成する。自己診断テスト用ページテーブルエントリのタグ情報は、エラーアドレスレジスタ３２６から読み出した仮想アドレスに対応する。ＴＬＢ制御部３２３ａは、エラーアドレスレジスタ３２６から読み出したエントリアドレスの内容を、自己診断テスト用ページテーブルエントリに書き換えるために、ＴＬＢ書き換え信号１００２を出力する。
【0080】
割り込み要求部３３は、アドレス変換部３１ａからのアドレス変換エラー通知信号１０１３を受信する。そして、割り込み要求部３３は、アドレス変換エラー通知信号１０１３に応じて、ＣＰＵ１へアドレス変換エラー割り込み通知信号１００９を出力する。
【0081】
次に、図１２に示す、実施の形態２におけるＭＭＵ５ａについて説明する。図１２は、実施の形態２におけるＭＭＵ５ａの構成例を示すブロック図である。ＭＭＵ５ａは、アドレス変換部５１に代えてアドレス変換部５１ａと、自己診断テスト部５２に代えて自己診断テスト部５２ａと、エラーアドレスレジスタ５２６を備える点で、ＭＭＵ５（図３参照）と異なる。なお、図１２に示されたアドレス変換部５１ａおよび自己診断テスト部５２ａの構成のうち、図３と同一の機能を有する構成に対しては同一の符号を付し、説明を省略する。
【0082】
アドレス変換部５１ａのＴＬＢ５１１ａは、ＴＬＢ３１１ａと同様に、メモリ２０に格納されるページテーブルのキャッシュとして機能する。ＴＬＢ５１１ａの各ページテーブルエントリは、ＴＬＢ３１１ａのページテーブルエントリと同様に、タグ情報とデータに加えてセキュア情報を有する。ＴＬＢ５１１ａも、たとえメモリアクセス要求の仮想アドレスに対応するページテーブルエントリがＴＬＢ５１１ａに存在していたとしても、メモリアクセス要求のセキュア情報と当該ページテーブルエントリのセキュア情報とが一致していない場合には、アドレス変換エラー通知信号を出力する。アドレス変換エラー通知信号は、ＭＭＵ５ａに与えられたメモリアクセス要求に対するレスポンスとして、ＭＭＵ３ａに送り返される。
【0083】
自己診断テスト部５２ａは、自己診断テスト制御部５２１、ＴＬＢ制御部５２３ａ、および、エラーアドレスレジスタ５２６を有する。
【0084】
エラーアドレスレジスタ５２６は、図１１のエラーアドレスレジスタ３２６と同様、アドレス変換部５１ａにおいてアドレス変換エラーと判断されたメモリアクセス要求の仮想アドレスと、当該エントリのアドレス情報とを格納する。
【0085】
ＴＬＢ制御部５２３ａは、自己診断テスト制御部５２１から出力される自己診断テスト指示信号１０１１に応じて、エラーアドレスレジスタ５２６に格納された仮想アドレスとエントリアドレス情報とを読み出す。ＴＬＢ制御部５２３ａは、読み出した仮想アドレスに基づいて生成されるタグ情報を有する自己診断テスト用ページテーブルエントリを生成する。ＴＬＢ制御部５２３ａは、エラーアドレスレジスタ５２６から読み出したエントリアドレスの内容を、自己診断テスト用ページテーブルエントリに書き換えるために、ＴＬＢ書き換え信号１０１２を出力する。
【0086】
（自己診断テスト）
次に、実施の形態３に係る半導体装置のアドレス変換機能の自己診断テスト動作例について説明する。実施の形態３に係る半導体装置は、アドレス変換エラーの発生に応じてＭＭＵの自己診断テストを実行する。図１３は、実施の形態３に係る半導体装置において、アドレス変換エラーが発生したときの自己診断テストを説明するフローチャートである。以下、ＭＭＵ５ａで、アドレス変換エラーが発生した場合を例にして説明する。
１次ＭＭＵであるＭＭＵ３ａが、専用処理部２からメモリアクセス要求を受ける。ＭＭＵ３ａのＴＬＢ３１１ａには、メモリアクセス要求の仮想アドレスに対応するページテーブルエントリが存在していない場合、当該メモリアクセス要求は、２次ＭＭＵであるＭＭＵ５ａに転送される。
次に、実施の形態３に係る半導体装置のアドレス変換機能の自己診断テスト動作例について説明する。実施の形態３に係る半導体装置は、アドレス変換エラーの発生に応じてＭＭＵの自己診断テストを実行する。図１３は、実施の形態３に係る半導体装置において、アドレス変換エラーが発生したときの自己診断テストを説明するフローチャートである。以下、ＭＭＵ５ａで、アドレス変換エラーが発生した場合を例にして説明する。
１次ＭＭＵであるＭＭＵ３ａが、専用処理部２からメモリアクセス要求を受ける。ＭＭＵ３ａのＴＬＢ３１１ａには、メモリアクセス要求の仮想アドレスに対応するページテーブルエントリが存在していない場合、当該メモリアクセス要求は、２次ＭＭＵであるＭＭＵ５ａに転送される。
【0087】
ＭＭＵ５ａがメモリアクセス要求を受信すると、ＴＬＢ５１１ａは、メモリアクセス要求の仮想アドレスに対応するページテーブルエントリを検索する。ＴＬＢ５１１ａは、仮想アドレスに対応するページテーブルエントリがヒットするものの、メモリアクセス要求のセキュア情報と、ヒットしたページテーブルエントリが有するセキュア情報が不一致であることを示すとき、アドレス変換エラー通知信号を出力する。
【0088】
アドレス変換エラーが発生すると、アドレス変換エラーと判断されたメモリアクセス要求の仮想アドレスとエントリアドレスがエラーアドレスレジスタ５２６に格納される（ステップＳ１００）。ＴＬＢ５１１ａから出力されたアドレス変換エラー通知信号は、ＭＭＵ５ａに与えられたメモリアクセス要求に対するレスポンスとしてＭＭＵ３ａに送り返される。アドレス変換エラー通知信号１０１３は、ＭＭＵ３ａの割り込み要求部３３に受信される。割り込み要求部３３は、アドレス変換エラー通知信号１０１３に応じて、ＣＰＵ１へ割り込み要求１００９を出力する（ステップＳ１０１）。ＣＰＵ１は、割り込み要求１００９に応じて自己診断テスト開始信号１０００をＭＭＵ３ａおよびＭＭＵ５ａに出力する（ステップＳ１０２）。これによって、ＭＭＵ３ａおよび５ａが自己診断テストモードになる。
【0089】
ＭＭＵ３ａおよび５ａの自己診断テスト制御部３２１および５２１は、自己診断テスト開始信号１０００に応じて、ＴＬＢ制御部３２３ａおよび５２３ａに対して、自己診断テスト指示信号１００１および１０１１を出力する。
【0090】
自己診断テスト指示信号１００１および１０１１を受信したＴＬＢ制御部３２３ａおよび５２３ａは、それぞれ、エラーアドレスレジスタ３２６および５２６に格納された仮想アドレスを読み出す。ＴＬＢ制御部３２３ａおよび５２３ａは、読み出した仮想アドレスに基づくタグ情報を有する自己診断テスト用ページテーブルエントリを生成する。生成された自己診断テスト用ページテーブルエントリは、各ＴＬＢ３１１ａおよび５１１ａのエラーアドレスレジスタ３２６および５２６から読み出したエラーエントリアドレスに書き込まれる。したがって、ＴＬＢ５１１ａのアドレス変換エラーが発生したエントリは、ＴＬＢ制御部５２３ａに生成されたページテーブルエントリに書き換えられる（ステップＳ１０３）。
【0091】
次に、自己診断テスト用リクエスト１００３ｄがリクエスト制御部３２２から発行される（ステップＳ１０４）。自己診断テスト用リクエスト１００３ｄは、アドレス変換エラーが発生したエントリ、すなわち、ＴＬＢ５１１ａのアドレス変換エラーが発生したエントリでヒットすることを期待した仮想アドレスが設定される。したがって、自己診断テスト用リクエスト１００３ｄの仮想アドレスは、ＭＭＵ３ａではアドレス変換されず、当該自己診断テスト用リクエスト１００３ｄはＭＭＵ５ａに転送される。
【0092】
ＭＭＵ５ａは、自己診断テスト用リクエスト１００３ｄに基づきアドレス変換を行う。ＭＭＵ５ａによるアドレス変換において、再度アドレス変換エラーが検出された場合には（ステップＳ１０５のＮＯ）、アドレス変換エラー通知信号が出力される。したがって、このアドレス変換エラーが自己診断テスト用リクエスト１００３ｄのレスポンス情報としてＭＭＵ３ａに送り返される。そして、ＭＭＵ３ａの割り込み要求部３３は、アドレス変換エラー通知信号１０１３に応じて、ＣＰＵ１へ変換エラー割り込み通知信号１００９を出力する（ステップＳ１０７）。一方、アドレス変換エラーが検出されない場合は（ステップＳ１０５のＹＥＳ）、ＭＭＵ５ａのＴＬＢヒット／ミス結果と、アドレス変換結果が、自己診断テスト用リクエスト１００３ｄのレスポンス情報１００８としてＭＭＵ３ａに送られ、ＭＭＵ３ａの判定部３２４に入力される。
【0093】
判定部３２４は、レスポンス情報１００８に含まれるＴＬＢヒット／ミス結果およびアドレス変換結果が期待通りの結果であるか否かを判定する（ステップＳ１０６）。ＴＬＢヒット／ミス結果およびアドレス変換結果が期待通りの結果でない場合は（ステップＳ１０６のＮＯ）、ＴＬＢ５１１ａに故障が発生していると判定され、ＭＭＵ５ａに故障が発生していることを示す自己診断テスト判定結果信号１００６を生成して自己診断テスト結果格納部３２５に格納する。一方、ＴＬＢヒット／ミス結果およびアドレス変換結果が期待通りの結果である場合には（ステップＳ１０６のＹＥＳ）、アドレス変換エラーはＴＬＢ５１１ａの一過性の故障であると判断される。
【0094】
ＣＰＵ１は、ＭＭＵ３ａおよび５ａが自己診断テストモードに遷移している状態で、変換エラー割り込み通知信号１００９を受信すると、ＭＭＵ３ａまたは５ａに恒久的な故障が生じていると判断することができる。一方、ＣＰＵ１は、ＭＭＵ３ａおよび５ａが自己診断テストモードに遷移している状態で、変換エラー割り込み通知信号１００９を受信せず、且つ、自己診断テスト判定結果信号からＭＭＵ３ａおよびＭＭＵ５ａの故障情報が得られなかった場合には、アドレス変換エラーはＴＬＢの一過性の故障であると判断する。
【0095】
上述したように、本実施の形態３によれば、アドレス変換エラーに基づいてＭＭＵの自己診断テストを実施する。これによって、ＴＬＢの故障要因が、一過性の故障か、恒久的な故障かを判別することができる。例えば、ＣＰＵ１は、ＴＬＢの故障要因が一過性の故障であると判断する場合には、ＴＬＢに対するリセットを実施後、通常動作状態に復帰することができる。また、ＣＰＵ１は、ＴＬＢの故障要因が恒久的な故障であった場合には、半導体装置を含むシステム全体が安全状態に遷移するように制御する。このように、アドレス変換エラーの故障原因が一過性なものか、恒久的なものかを判別することで、故障要因に適した処理を実行することができる。
【0096】
＜実施の形態４＞
次に、実施の形態４について説明する。実施の形態４では、実施の形態１に係るＭＭＵ３の別の形態となるＭＭＵ３ｂについて説明する。図１４は、実施の形態４に係る半導体装置１０ｂに含まれるＭＭＵ３ｂの構成の一例を示すブロック図である。ＭＭＵ３ｂは、アドレス変換部３１ｂと自己診断テスト部３２ｂを備える。アドレス変換部３１ｂは、ＴＬＢ３１１に代えてＴＬＢ３１１ｂを備える点で、実施の形態１のアドレス変換部３１（図２参照）と異なる。また、自己診断テスト部３２ｂは、判定部３２４に代えて判定部３２４ｂを備える点で、実施の形態１の自己診断テスト部３２（図２参照）と異なる。図１４に示されたアドレス変換部３１ｂおよび自己診断テスト部３２ｂの構成のうち、図２と同一の機能を有する構成に対しては、同一の符号を付し、その説明を省略する。
次に、実施の形態４について説明する。実施の形態４では、実施の形態１に係るＭＭＵ３の別の形態となるＭＭＵ３ｂについて説明する。図１４は、実施の形態４に係る半導体装置１０ｂに含まれるＭＭＵ３ｂの構成の一例を示すブロック図である。ＭＭＵ３ｂは、アドレス変換部３１ｂと自己診断テスト部３２ｂを備える。アドレス変換部３１ｂは、ＴＬＢ３１１に代えてＴＬＢ３１１ｂを備える点で、実施の形態１のアドレス変換部３１（図２参照）と異なる。また、自己診断テスト部３２ｂは、判定部３２４に代えて判定部３２４ｂを備える点で、実施の形態１の自己診断テスト部３２（図２参照）と異なる。図１４に示されたアドレス変換部３１ｂおよび自己診断テスト部３２ｂの構成のうち、図２と同一の機能を有する構成に対しては、同一の符号を付し、その説明を省略する。
【0097】
アドレス変換部３１ｂのＴＬＢ３１１ｂは、実施の形態１におけるＴＬＢ３１１と同様に、仮想アドレスから物理アドレスへの変換のための複数のページテーブルエントリを有し、メモリ２０に格納されるページテーブルのキャッシュとして機能する。各ページテーブルエントリは、タグ情報およびデータに加えて、有効フラグデータを含む。有効フラグデータは、当該エントリの有効または無効を示すものである。
【0098】
自己診断テスト部３２ｂの判定部３２４ｂは、実施の形態１のＴＬＢ３２４と同様に、ＴＬＢヒット／ミス信号１００４およびアドレス変換結果１００５を受信して、アドレス変換部３１ｂのアドレス変換機能の自己診断テスト結果を判定する。判定部３２４ｂは、さらに、自己診断テスト判定結果に基づいて、ＴＬＢ３１１ｂの有効フラグデータを設定する有効フラグ制御信号１００９を出力する。例えば、判定部３２４ｂは、自己診断テスト判定の結果、故障が発生していると判断したエントリに対して、無効を示す有効フラグデータを設定するために、有効フラグ制御信号１００９を出力する。これによって、故障が発生しているエントリは無効に設定される。ＭＭＵ３ｂは、ＴＬＢ３１１ｂの無効エントリ以外の有効エントリを用いて、アドレス変換動作を行うことができる。ＭＭＵ３ｂは、ＴＬＢの全エントリを利用することはできないものの、一部のエントリでもってアドレス変換動作を継続して行うことができるため、システムが安全状態へ遷移するまでの時間を確保することができる。
【0099】
また、判定部３２４ｂは、自己診断テスト結果に加えて、有効フラグデータを設定したか否かについての情報も自己診断テスト結果格納部３２５に格納する。自己診断テスト結果および有効フラグデータ設定に関する情報は、自己診断テスト結果情報１００７ｂとしてＣＰＵ１に読み出される。ＣＰＵ１は、有効フラグデータ設定に関する情報を含む自己診断テスト結果情報１００７ｂに基づいて、システムを適切な動作モードに遷移させることができる。例えば、ＣＰＵ１は、無効を示す有効フラグデータが設定されたエントリの数に応じて、システム動作の継続を判断してもよいし、遷移すべき動作モードを判断してもよい。
【0100】
なお、１次ＭＭＵであるＭＭＵ３ｂについて説明したが、下位のＭＭＵのＴＬＢが、ＴＬＢ３１１ｂと同様に、有効フラグデータを有しており、自己診断テスト結果に基づいて設定されてもよい。
【0101】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0102】
また、実施の形態１－４において、アドレス変換機能が２階層からなるＭＭＵで構成されている例について説明したが、２階層以上の階層構造を有していてもよい。また、専用処理部が階層構造を有しており、ＭＭＵが、階層構造の専用処理部に対応するような階層構造を有していてもよい。
【符号の説明】
【0103】
１ ＣＰＵ
２、２＿０、２＿１ 専用処理部
３、３＿０、３＿１、３a、３ｂ、５、５ａ ＭＭＵ
４ バス
６ メモリコントローラ
７ タイマーモジュール
８ 温度センサ
９ 電圧センサ
１０、１０ａ、 半導体装置
２０ メモリ
３１、３１a、３１ｂ、５１、５１ａ アドレス変換部
３２、３２ａ、３２ｂ、５２ 自己診断テスト部
１００ データ処理装置
３１１、３１１ａ、３１１ｂ、５１１、５１１ａ トランスレーションルックアサイドバッファ
３１２、３１２ａ、５１２ アドレス変換回路
３２１、５２１ 自己診断テスト制御部
３２２ リクエスト制御部
３２３、３２３ａ、５２３、５２３ａ ＴＬＢ制御部
３２４、３２４ｂ 判定部
３２５ 自己診断テスト結果格納部
３２６、５２６ エラーアドレスレジスタ
３３ 割り込み要求部
２、２＿０、２＿１ 専用処理部
３、３＿０、３＿１、３a、３ｂ、５、５ａ ＭＭＵ
４ バス
６ メモリコントローラ
７ タイマーモジュール
８ 温度センサ
９ 電圧センサ
１０、１０ａ、 半導体装置
２０ メモリ
３１、３１a、３１ｂ、５１、５１ａ アドレス変換部
３２、３２ａ、３２ｂ、５２ 自己診断テスト部
１００ データ処理装置
３１１、３１１ａ、３１１ｂ、５１１、５１１ａ トランスレーションルックアサイドバッファ
３１２、３１２ａ、５１２ アドレス変換回路
３２１、５２１ 自己診断テスト制御部
３２２ リクエスト制御部
３２３、３２３ａ、５２３、５２３ａ ＴＬＢ制御部
３２４、３２４ｂ 判定部
３２５ 自己診断テスト結果格納部
３２６、５２６ エラーアドレスレジスタ
３３ 割り込み要求部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】