知財求人 - 知財ポータルサイト「IP Force」
特開2023-70991リニアモータ用のモータドライバ回路、それを用いた位置決め装置、ハードディスク装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023070991
(43)【公開日】2023-05-22
(54)【発明の名称】リニアモータ用のモータドライバ回路、それを用いた位置決め装置、ハードディスク装置
(51)【国際特許分類】
H02P 25/06 20160101AFI20230515BHJP
H02P 29/00 20160101ALI20230515BHJP
G11B 21/08 20060101ALI20230515BHJP
G11B 21/10 20060101ALI20230515BHJP
【ＦＩ】
H02P25/06
H02P29/00
G11B21/08 H
G11B21/10 Z
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2021183533
(22)【出願日】2021-11-10
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】杉江 尚
【テーマコード（参考）】
5H501
5H540
【Ｆターム（参考）】
5H501AA10
5H501DD06
5H501GG05
5H501HA01
5H501JJ03
5H501JJ16
5H501LL22
5H540AA08
5H540BA06
5H540EE02
5H540EE08
5H540FC02
(57)【要約】
【課題】低ビットのＡ／Ｄコンバータを採用可能なデジタル方式のドライバ回路を提供する。
【解決手段】エラー検出アンプ２２０は、モータの駆動電流を示す電流フィードバック信号ＶＦＢとアナログ指令信号ＶＤＡＣを受け、駆動電流ＩＤＲＶとその目標量ＩＲＥＦの誤差を示す誤差信号ＶＥＲＲを生成する。Ａ／Ｄコンバータ２３０は、エラー検出アンプ２２０が生成するアナログ誤差信号ＶＥＲＲをデジタル誤差信号ＤＥＲＲに変換する。デジタル補償器２４０は、Ａ／Ｄコンバータ２３０が出力するデジタル誤差信号ＤＥＲＲにもとづいて、デジタル制御量ＤＣＴＲＬを生成する。Ｄ／Ａコンバータ２５０は、デジタル制御量ＤＣＴＲＬをアナログ制御信号ＶＣＴＲＬに変換する。出力段２６０は、アナログ制御信号ＶＣＴＲＬに応じた駆動信号をモータに供給する。
【選択図】図１
【解決手段】エラー検出アンプ２２０は、モータの駆動電流を示す電流フィードバック信号ＶＦＢとアナログ指令信号ＶＤＡＣを受け、駆動電流ＩＤＲＶとその目標量ＩＲＥＦの誤差を示す誤差信号ＶＥＲＲを生成する。Ａ／Ｄコンバータ２３０は、エラー検出アンプ２２０が生成するアナログ誤差信号ＶＥＲＲをデジタル誤差信号ＤＥＲＲに変換する。デジタル補償器２４０は、Ａ／Ｄコンバータ２３０が出力するデジタル誤差信号ＤＥＲＲにもとづいて、デジタル制御量ＤＣＴＲＬを生成する。Ｄ／Ａコンバータ２５０は、デジタル制御量ＤＣＴＲＬをアナログ制御信号ＶＣＴＲＬに変換する。出力段２６０は、アナログ制御信号ＶＣＴＲＬに応じた駆動信号をモータに供給する。
【選択図】図１
【特許請求の範囲】
【請求項1】
駆動対象のモータの駆動電流を示す電流フィードバック信号とアナログ指令信号を受け、前記駆動電流とその目標量の誤差を示す誤差信号を生成するエラー検出アンプと、
前記エラー検出アンプが生成するアナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータが出力する前記デジタル誤差信号にもとづいて、デジタル制御量を生成するデジタル補償器と、
前記デジタル制御量をアナログ制御信号に変換するＤ／Ａコンバータと、
前記アナログ制御信号に応じた駆動信号を前記モータに供給する出力段と、
を備える、モータドライバ回路。
前記エラー検出アンプが生成するアナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータが出力する前記デジタル誤差信号にもとづいて、デジタル制御量を生成するデジタル補償器と、
前記デジタル制御量をアナログ制御信号に変換するＤ／Ａコンバータと、
前記アナログ制御信号に応じた駆動信号を前記モータに供給する出力段と、
を備える、モータドライバ回路。
【請求項2】
前記モータの前記駆動電流の経路上に設けられるセンス抵抗と、
前記センス抵抗と接続され、前記センス抵抗の電圧降下である電流検出信号に対して線形に変化する前記電流フィードバック信号を生成する電流センスアンプと、
をさらに備える、請求項１に記載のモータドライバ回路。
前記センス抵抗と接続され、前記センス抵抗の電圧降下である電流検出信号に対して線形に変化する前記電流フィードバック信号を生成する電流センスアンプと、
をさらに備える、請求項１に記載のモータドライバ回路。
【請求項3】
前記電流センスアンプは、
第１オペアンプと、
前記第１オペアンプの反転入力と前記センス抵抗の一端との間に接続された第１抵抗と、
前記第１オペアンプの前記反転入力と前記第１オペアンプの出力の間に接続された第２抵抗と、
前記第１オペアンプの非反転入力と前記センス抵抗の他端との間に接続された第３抵抗と、
一端に所定レベルを受け、他端が前記第１オペアンプの前記非反転入力と接続された第４抵抗と、
を含む、請求項２に記載のモータドライバ回路。
第１オペアンプと、
前記第１オペアンプの反転入力と前記センス抵抗の一端との間に接続された第１抵抗と、
前記第１オペアンプの前記反転入力と前記第１オペアンプの出力の間に接続された第２抵抗と、
前記第１オペアンプの非反転入力と前記センス抵抗の他端との間に接続された第３抵抗と、
一端に所定レベルを受け、他端が前記第１オペアンプの前記非反転入力と接続された第４抵抗と、
を含む、請求項２に記載のモータドライバ回路。
【請求項4】
前記エラー検出アンプは、
前記電流フィードバック信号を受ける第１入力ノードと、
前記アナログ指令信号を受ける第２入力ノードと、
出力ノードと、
反転入力、所定レベルを受ける非反転入力および出力を有する第２オペアンプと、
前記第２オペアンプの反転入力と前記第１入力ノードの間に接続された第５抵抗と、
前記第２オペアンプの前記反転入力と前記第２入力ノードの間に接続された第６抵抗と、
前記第２オペアンプの前記出力と前記第２オペアンプの前記反転入力の間に接続された第７抵抗と、
を含む、請求項１から３のいずれかに記載のモータドライバ回路。
前記電流フィードバック信号を受ける第１入力ノードと、
前記アナログ指令信号を受ける第２入力ノードと、
出力ノードと、
反転入力、所定レベルを受ける非反転入力および出力を有する第２オペアンプと、
前記第２オペアンプの反転入力と前記第１入力ノードの間に接続された第５抵抗と、
前記第２オペアンプの前記反転入力と前記第２入力ノードの間に接続された第６抵抗と、
前記第２オペアンプの前記出力と前記第２オペアンプの前記反転入力の間に接続された第７抵抗と、
を含む、請求項１から３のいずれかに記載のモータドライバ回路。
【請求項5】
前記エラー検出アンプは、
前記第２オペアンプの前記出力と前記出力ノードの間に接続された第８抵抗と、
前記出力ノードと接続されたキャパシタと、
をさらに含む、請求項４に記載のモータドライバ回路。
前記第２オペアンプの前記出力と前記出力ノードの間に接続された第８抵抗と、
前記出力ノードと接続されたキャパシタと、
をさらに含む、請求項４に記載のモータドライバ回路。
【請求項6】
前記出力段は、
前記アナログ制御信号を非反転増幅する第１アンプと、
前記アナログ制御信号を反転増幅する第２アンプと、
を含む、請求項１から５のいずれかに記載のモータドライバ回路。
前記アナログ制御信号を非反転増幅する第１アンプと、
前記アナログ制御信号を反転増幅する第２アンプと、
を含む、請求項１から５のいずれかに記載のモータドライバ回路。
【請求項7】
前記モータはリニアモータである、請求項１から６のいずれかに記載のモータドライバ回路。
【請求項8】
前記リニアモータは、ボイスコイルモータである、請求項７に記載のモータドライバ回路。
【請求項9】
ひとつの半導体基板に一体集積化される、請求項１から８のいずれかに記載のモータドライバ回路。
【請求項10】
リニアモータと、
前記リニアモータを駆動する請求項１から９のいずれかに記載のモータドライバ回路と、
を備える、位置決め装置。
前記リニアモータを駆動する請求項１から９のいずれかに記載のモータドライバ回路と、
を備える、位置決め装置。
【請求項11】
請求項１０に記載の位置決め装置を備える、ハードディスク装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、リニアモータのドライバ回路に関する。
【背景技術】
【0002】
さまざまな電子機器や産業機械に、対象物を位置決めするリニアモータ（リニアアクチュエータ）が使用される。ボイスコイルモータは、リニアモータのひとつであり、供給される駆動電流に応じて、可動子の位置を制御可能である。ボイスコイルモータの駆動回路は、ボイスコイルモータに流れる電流を、目標位置を規定する目標電流に近づくようにフィードバック制御する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００５－３０４０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
定電流駆動されるモータ用のドライバ回路としては、アナログ方式のものと、デジタル方式のものがある。アナログ方式のドライバ回路では、エラーアンプの位相補償が必要となるため設計が難しい。
【0005】
一方、デジタル方式のドライバ回路は、モータに流れる電流を示す検出信号を、デジタル信号に変換するためのＡ／Ｄコンバータとして、高ビットのものが必要となる。
【0006】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、低ビットのＡ／Ｄコンバータを採用可能なデジタル方式のドライバ回路の提供にある。
【課題を解決するための手段】
【0007】
本開示のある態様のモータドライバ回路は、モータの駆動電流を示す電流フィードバック信号とアナログ指令信号を受け、駆動電流とその目標量の誤差を示す誤差信号を生成するエラー検出アンプと、エラー検出アンプが生成するアナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、Ａ／Ｄコンバータが出力するデジタル誤差信号にもとづいて、デジタル制御量を生成するデジタル補償器と、デジタル制御量をアナログ制御信号に変換するＤ／Ａコンバータと、アナログ制御信号に応じた駆動信号をモータに供給する出力段と、を備える。
【0008】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0009】
本開示のある態様によれば、低ビットのＡ／Ｄコンバータを採用できる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0012】
一実施形態に係るモータドライバ回路は、モータの駆動電流を示す電流フィードバック信号ＶＦＢとアナログ指令信号ＶＤＡＣを受け、駆動電流とその目標量の誤差を示すアナログ誤差信号ＶＥＲＲを生成するエラー検出アンプと、エラー検出アンプが生成するアナログ誤差信号ＶＥＲＲをデジタル誤差信号ＤＥＲＲに変換するＡ／Ｄコンバータと、Ａ／Ｄコンバータが出力するデジタル誤差信号ＤＥＲＲにもとづいて、デジタル制御量を生成するデジタル補償器と、デジタル制御量をアナログ制御信号に変換するＤ／Ａコンバータと、アナログ制御信号に応じた駆動信号をモータに供給する出力段と、を備える。
【0013】
この構成によれば、モータの駆動電流を示す電流フィードバック信号ＶＦＢではなく、駆動電流ＩＤＲＶとその目標量ＩＲＥＦの誤差に対して線形に変化するアナログ誤差信号ＶＥＲＲを、Ａ／Ｄコンバータによって取り込むこととしている。フィードバックが安定化している状態では、電流誤差ＩＲＥＦ－ＩＤＲＶはゼロ付近に収束しているため、エラー検出アンプのゲインを高く設定できる。これにより、低ビット数のＡ／Ｄコンバータを採用することができる。
【0014】
なお、エラー検出アンプを、アナログ方式で使用されるエラーアンプと混同してはならない。本開示におけるエラー検出アンプは、が数倍程度、大きくても数十倍のゲインを有するアンプであって直流の帰還経路を含むのに対して、アナログ方式のエラーアンプのゲインは、理論的には無限大、現実的には数百～数千倍であり、直流の帰還経路を含まず、交流の位相補償の帰還経路のみを含んでおり、機能および構成が異なる。
【0015】
一実施形態において、モータドライバ回路は、モータの駆動電流の経路上に設けられるセンス抵抗と、センス抵抗と接続され、センス抵抗の電圧降下である電流検出信号に対して線形に変化する電流フィードバック信号を生成する電流センスアンプと、をさらに備えてもよい。
【0016】
一実施形態において、電流センスアンプは、第１オペアンプと、第１オペアンプの反転入力とセンス抵抗の一端との間に接続された第１抵抗と、第１オペアンプの反転入力と第１オペアンプの出力の間に接続された第２抵抗と、第１オペアンプの非反転入力とセンス抵抗の他端との間に接続された第３抵抗と、一端に所定レベルを受け、他端が第１オペアンプの非反転入力と接続された第４抵抗と、を含んでもよい。
【0017】
一実施形態において、エラー検出アンプは、電流フィードバック信号を受ける第１入力ノードと、アナログ指令信号を受ける第２入力ノードと、出力ノードと、反転入力、所定レベルを受ける非反転入力および出力を有する第２オペアンプと、第２オペアンプの反転入力と第１入力ノードの間に接続された第５抵抗と、第２オペアンプの反転入力と第２入力ノードの間に接続された第６抵抗と、第２オペアンプの出力と第２オペアンプの反転入力の間に接続された第７抵抗と、を含んでもよい。
【0018】
一実施形態において、エラー検出アンプは、第２オペアンプの出力と出力ノードの間に接続された第８抵抗と、出力ノードと接続されたキャパシタと、をさらに含んでもよい。第８抵抗とキャパシタによって、後段のＡ／Ｄコンバータのアンチエイリアスフィルタを構成できる。
【0019】
一実施形態において、出力段は、アナログ制御信号を非反転増幅する第１アンプと、アナログ制御信号を反転増幅する第２アンプと、を含んでもよい。
【0020】
一実施形態において、モータはリニアモータであってもよい。一実施形態において、リニアモータは、ボイスコイルモータであってもよい。
【0021】
一実施形態において、モータドライバ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0022】
一実施形態に係る位置決め装置は、リニアモータと、リニアモータを駆動する上述のいずれかのモータドライバ回路と、を備える。
【0023】
一実施形態に係るハードディスク装置は、上述の位置決め装置を備える。
【0024】
（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
【0025】
本明細書において、「部材Ａが、部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0026】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0027】
また本明細書に示される波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【0028】
図１は、実施形態に係るモータドライバ回路２００を備える位置決め装置１００のブロック図である。位置決め装置１００は、リニアモータ１０２、上位コントローラ１０４およびモータドライバ回路２００を備える。
【0029】
上位コントローラ１０４は、位置決め装置１００を統合的に制御する。上位コントローラ１０４はリニアモータ１０２の目標位置を示す位置制御データＰＯＳを生成し、位置制御データＰＯＳをモータドライバ回路２００に送信する。上位コントローラ１０４はたとえば、マイクロコントローラ、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）で構成される。
【0030】
モータドライバ回路２００は、位置制御データＰＯＳを受け、位置制御データＰＯＳに応じた量の駆動電流ＩＤＲＶをリニアモータ１０２に供給する。リニアモータ１０２はたとえばボイスコイルモータであり、その可動子は、リニアモータ１０２に流れる駆動電流ＩＤＲＶに応じた量だけ変位する。
【0031】
続いてモータドライバ回路２００の構成を説明する。モータドライバ回路２００は、電流指令生成部２１０、エラー検出アンプ２２０、Ａ／Ｄコンバータ２３０、デジタル補償器２４０、Ｄ／Ａコンバータ２５０、出力段２６０、電流センスアンプ２７０を備え、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。
【0032】
電流指令生成部２１０は、リニアモータ１０２に供給する駆動電流ＩＤＲＶの目標値を示すアナログ指令信号ＶＤＡＣを生成する。たとえば電流指令生成部２１０は、インタフェース回路２１２、ロジック回路２１４、Ｄ／Ａコンバータ２１６を含む。インタフェース回路２１２は、上位コントローラ１０４と接続され、制御データを受信する。インタフェース回路２１２はたとえばＩ２Ｃ（Inter IC）インタフェースであってもよし、ＳＰＩ（Serial Peripheral Interface）であってもよい。たとえばインタフェース回路２１２からの制御データは、リニアモータ１０２の可動子の目標位置を示すコードを含む。ロジック回路２１４は、受信したコードにもとづく制御コードを、Ｄ／Ａコンバータ２１６に出力する。制御コードは、上位コントローラ１０４から受信したコードと同じであってもよいし、受信したコードを演算して得た別のコードであってもよい。Ｄ／Ａコンバータ２１６は、ロジック回路２１４が生成する制御コードを、アナログ指令信号ＶＤＡＣに変換する。
【0033】
なお電流指令生成部２１０の構成はこれに限定されず、外部から直接、アナログ指令信号ＶＤＡＣを受ける構成であってもよい。
【0034】
電流センスアンプ２７０は、リニアモータ１０２に流れる駆動電流ＩＤＲＶを示す電流フィードバック信号ＶＦＢを生成する。たとえば、電流フィードバック信号ＶＦＢは、以下の式で表される。ｋ、ＶＣＭＲＥＦは任意の定数である。
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ
【0035】
エラー検出アンプ２２０は、電流フィードバック信号ＶＦＢとアナログ指令信号ＶＤＡＣを受け、駆動電流ＩＤＲＶとその目標量ＩＲＥＦの誤差を示すアナログ誤差信号ＶＥＲＲを生成する。
ＶＥＲＲ＝（ＩＲＥＦ－ＩＤＲＶ）×ｇ
ｇは、有限のゲインである。
ＶＥＲＲ＝（ＩＲＥＦ－ＩＤＲＶ）×ｇ
ｇは、有限のゲインである。
【0036】
Ａ／Ｄコンバータ２３０は、エラー検出アンプ２２０が生成するアナログ誤差信号ＶＥＲＲをデジタル誤差信号ＤＥＲＲに変換する。
【0037】
デジタル補償器２４０は、Ａ／Ｄコンバータ２３０が出力するデジタル誤差信号ＤＥＲＲにもとづいて、デジタル制御量ＤＣＴＲＬを生成する。デジタル補償器２４０は、ＰＩ（比例積分）補償器やＰＩＤ（比例積分微分）補償器を含む。ＰＩ補償器は、デジタル誤差信号ＤＥＲＲに比例ゲインＫＰを乗算し、デジタル誤差信号ＤＥＲＲの積分値に積分ゲインＫＩを乗算し、それらを加算して、デジタル制御量ＤＣＴＲＬを生成する。
【0038】
ＰＩＤ補償器は、デジタル誤差信号ＤＥＲＲに比例ゲインＫＰを乗算し、デジタル誤差信号ＤＥＲＲの積分値に積分ゲインＫＩを乗算し、デジタル誤差信号ＤＥＲＲの微分値に微分ゲインＫＤを乗算し、それらを加算して、デジタル制御量ＤＣＴＲＬを生成する。ＰＩ補償器やＰＩＤ補償器は、ＰＩ制御器やＰＩＤ制御器とも称される。ＰＩ補償器とＰＩＤ補償器は、制御対象の特性に応じて選択すればよい。
【0039】
Ｄ／Ａコンバータ２５０は、デジタル制御量ＤＣＴＲＬをアナログ制御信号ＶＣＴＲＬに変換する。
【0040】
出力段２６０は、アナログ制御信号ＶＣＴＲＬに応じた駆動信号をリニアモータ１０２の両端に印加する。駆動信号は、電圧信号であってもよいし、電流信号であってもよい。
【0041】
以上が位置決め装置１００の構成である。続いてその動作を説明する。図２は、図１のモータドライバ回路２００の入出力特性を示す図である。デジタル補償器２４０によるフィードバック制御によって、フィードバック信号ＶＦＢとアナログ指令信号ＶＤＡＣの誤差が近づくようにフィードバックがかかる。したがって、フィードバックが安定した状態では、式（２）が成り立つ。
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ＝ＶＤＡＣ …（２）
式（２）が成り立つ定常状態において、駆動電流ＩＤＲＶは、式（３）で表される目標レベルＩＲＥＦに安定化される。
ＩＲＥＦ＝（ＶＤＡＣ－ＶＣＭＲＥＦ）／ｋ …（３）
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ＝ＶＤＡＣ …（２）
式（２）が成り立つ定常状態において、駆動電流ＩＤＲＶは、式（３）で表される目標レベルＩＲＥＦに安定化される。
ＩＲＥＦ＝（ＶＤＡＣ－ＶＣＭＲＥＦ）／ｋ …（３）
【0042】
以上がモータドライバ回路２００の動作である。モータドライバ回路２００によれば、アナログ方式の場合に比べて、アナログの位相補償回路が不要であるため、設計が容易である。
【0043】
モータドライバ回路２００のさらなる利点は、比較技術との対比によって明確となる。図３は、比較技術に係るモータドライバ回路２００Ｒのブロック図である。このモータドライバ回路２００Ｒは、デジタル方式で構成される点で実施形態と同様であるが、Ａ／Ｄコンバータ２３０Ｒの位置が異なっている。比較技術では、Ａ／Ｄコンバータ２３０Ｒは、電流センスアンプ２７０が生成するフィードバック信号ＶＦＢをデジタルフィードバック信号ＤＦＢに変換する。そして誤差検出器として機能する減算器２３２によってデジタルフィードバック信号ＤＦＢとデジタル指令値ＤＲＥＦの誤差ＤＥＲＲが生成される。
【0044】
Ａ／Ｄコンバータ２３０Ｒの入力であるフィードバック信号ＶＦＢに着目する。フィードバックループが安定化している定常状態において、誤差ＤＥＲＲはゼロとなるから、ＤＲＥＦ＝ＤＦＢが成り立つ。つまり、デジタル指令値ＤＲＥＦを変化させると、それと一致するデジタルフィードバック信号ＤＦＢが発生するように、Ａ／Ｄコンバータ２３０Ｒの入力であるフィードバック信号ＶＦＢが変化する。図４は、図３のモータドライバ回路２００Ｒの動作を説明する図である。比較技術では、デジタル指令値ＤＲＥＦの変化に応じて、フィードバック信号ＶＦＢが広範囲に変化する。そのため、Ａ／Ｄコンバータ２３０Ｒとして、高ビットのものを選択する必要がある。
【0045】
この比較技術に対するモータドライバ回路２００の利点を説明する。図１のモータドライバ回路２００において、Ａ／Ｄコンバータ２３０の入力に着目する。Ａ／Ｄコンバータ２３０の入力は、アナログ誤差信号ＶＥＲＲである。フィードバックループが安定化している定常状態では、駆動電流ＩＤＲＶの目標レベルＩＲＥＦにかかわらず、つまりアナログ指令信号ＶＤＡＣの大きさにかかわらず、アナログ誤差信号ＶＥＲＲは実質的にゼロとなる。したがって、Ａ／Ｄコンバータ２３０の入力電圧の変動範囲は、比較技術に比べて狭くなる。これにより、Ａ／Ｄコンバータ２３０は、比較技術におけるＡ／Ｄコンバータ２３０Ｒよりも低ビットのものを採用することが可能となる。Ａ／Ｄコンバータ２３０を低ビット化することにより、モータドライバ回路２００のチップコストおよび消費電力を削減できる。
【0046】
それに加えて、モータドライバ回路２００では、エラー検出アンプ２２０のゲインを大きくすることができる。なぜなら、ゲインにかかわらず、定常状態では、誤差検出信号ＶＥＲＲ、つまりＡ／Ｄコンバータ２３０の入力はゼロに対応する電圧レベルをとるからである。エラー検出アンプ２２０のゲインを大きくすることは、Ａ／Ｄコンバータ２３０のビット数（分解能）を高めることと同じ効果を生む。したがってモータドライバ回路２００は、この理由によっても、Ａ／Ｄコンバータ２３０のビット数を小さくできる。
【0047】
たとえば比較技術において、１６ビットのＡ／Ｄコンバータ２３０Ｒが必要であったとすると、本実施形態では、Ａ／Ｄコンバータ２３０のビット数は、１２ビットまで減らすことができる。低ビットのＡ／Ｄコンバータ２３０としては、ＳＡＲ（逐次比較）ＤＡＣを用いることができるが、その他の形式を採用してもよい。
【0048】
図５は、モータドライバ回路２００の構成例を示す回路図である。モータドライバ回路２００の出力ピンＡＯＵＴ，ＢＯＵＴの間には、リニアモータ１０２および電流センス抵抗Ｒｓが直列に接続される。電流センス抵抗ＲＳには駆動電流ＩＤＲＶに比例する電圧降下が発生する。モータドライバ回路２００の電流センスピンＩＳＮＳ，ＫＳＮＳの間には、電流センス抵抗ＲＳの電圧降下が、電流検出信号ＶＣＳとしてフィードバックされる。
ＶＣＳ＝ＲＳ×ＩＤＲＶ
ＶＣＳ＝ＲＳ×ＩＤＲＶ
【0049】
電流センスアンプ２７０は、電流検出信号ＶＣＳに対して線形に変化し、かつＶＣＳ＝０（つまりＩＤＲＶ＝０）のときに所定レベルＶＣＭＲＥＦとなるフィードバック信号ＶＦＢを生成する。
【0050】
電流センスアンプ２７０は、第１オペアンプＯＡ１、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、第４抵抗Ｒ４を含む。
【0051】
第１抵抗Ｒ１は、第１オペアンプＯＡの反転入力（－）とセンス抵抗Ｒｓの一端（ＩＮＳピン）との間に接続される。第２抵抗Ｒ２は、第１オペアンプＯＡ１の反転入力（－）と第１オペアンプＯＡ１の出力の間に接続される。第３抵抗Ｒ３は、第１オペアンプＯＡ１の非反転入力（＋）とセンス抵抗Ｒｓの他端（ＫＳＮＳピン）との間に接続される。第４抵抗Ｒ４は、その一端に所定レベルの電圧ＶＣＭＲＥＦを受け、他端が第１オペアンプＯＡ１の非反転入力（＋）と接続される。フィードバック信号ＶＦＢは、第１オペアンプＯＡ１の出力電圧に応じている。
【0052】
Ｒ１＝Ｒ３、Ｒ２＝Ｒ４が成り立つとき、以下の式が成り立つ。
ＶＦＢ＝Ｒ２／Ｒ１×ＶＣＳ＋ＶＣＭＲＥＦ
ＶＦＢ＝Ｒ２／Ｒ１×ＶＣＳ＋ＶＣＭＲＥＦ
【0053】
エラー検出アンプ２２０は、第１入力ノードｎ１、第２入力ノードｎ２、出力ノードｎ３、第２オペアンプＯＡ２、第５抵抗Ｒ５、第６抵抗Ｒ６、第７抵抗Ｒ７、第８抵抗Ｒ８、キャパシタＣ１を含む。第１入力ノードｎ１には、フィードバック信号ＶＦＢが入力され、第２入力ノードｎ２には、アナログ指令信号ＶＤＡＣが入力される。
【0054】
第２オペアンプＯＡ２、第５抵抗Ｒ５、第６抵抗Ｒ６、第７抵抗Ｒ７は、加算回路を構成する。第２オペアンプＯＡ２は、その非反転入力（＋）に基準電圧ＶＣＭＲＥＦを受ける。第５抵抗Ｒ５は、第２オペアンプＯＡ２の反転入力（－）と第１入力ノードｎ１の間に接続される。第６抵抗Ｒ６は、第２オペアンプＯＡ２の反転入力（－）と第２入力ノードｎ２の間に接続される。電圧指令信号ＶＥＡＯＵＴは第２オペアンプＯＡ２の出力の電圧に応じもよい。第２オペアンプＯＡ２の反転入力（－）とその出力の間には、第７抵抗Ｒ７が接続される。
【0055】
フィードバック電圧ＶＦＢに対する加算回路のゲインｇは、Ｒ７／Ｒ５である。
【0056】
また第２オペアンプＯＡ２の出力と、エラー検出アンプ２２０の出力ノードｎ３の間には、第８抵抗Ｒ８が接続される。出力ノードｎ３にはキャパシタＣ１が接続される。第８抵抗Ｒ８とキャパシタＣ１は、ローパスフィルタを構成している。このローパスフィルタは、後段のＡ／Ｄコンバータ２３０のアンチエイリアスフィルタとして機能する。
【0057】
出力段２６０は、第１アンプ２６２および第２アンプ２６４を含む。第１アンプ２６２は、アナログ制御信号ＶＣＴＲＬを非反転増幅する。第２アンプ２６４はアナログ制御信号ＶＣＴＲＬを反転増幅する。
【0058】
第１アンプ２６２は、第３オペアンプＯＡ３、第７抵抗Ｒ７～第１０抵抗Ｒ１０を含む。第１アンプ２６２の構成は、電流センスアンプ２７０と同様である。Ｒ７＝Ｒ９，Ｒ８＝Ｒ１０が成り立つとき、第１アンプ２６２の出力電圧ＶＡＯＵＴは、式（１３）で表される。
ＶＡＯＵＴ＝Ｒ８／Ｒ７×（ＶＣＴＲＬ－ＶＣＭＲＥＦ）＋ＨＶＰＷＲ …（１３）
ＶＡＯＵＴ＝Ｒ８／Ｒ７×（ＶＣＴＲＬ－ＶＣＭＲＥＦ）＋ＨＶＰＷＲ …（１３）
【0059】
第２アンプ２６４は、第４オペアンプＯＡ４、第１１抵抗Ｒ１１～第１４抵抗Ｒ１４を含む。第２アンプ２６４の構成は、電流センスアンプ２７０および第１アンプ２６２と同様である。Ｒ１１＝Ｒ１３，Ｒ１２＝Ｒ１４が成り立つとき、第２アンプ２６４の出力電圧ＶＢＯＵＴは、式（１４）で表される。
ＶＢＯＵＴ＝－Ｒ１２／Ｒ１１×（ＶＣＴＲＬ－ＶＣＭＲＥＦ）＋ＨＶＰＷＲ …（１４）
なお、Ｒ８／Ｒ７＝Ｒ１２／Ｒ１１を満たす。
ＶＢＯＵＴ＝－Ｒ１２／Ｒ１１×（ＶＣＴＲＬ－ＶＣＭＲＥＦ）＋ＨＶＰＷＲ …（１４）
なお、Ｒ８／Ｒ７＝Ｒ１２／Ｒ１１を満たす。
【0060】
以上がモータドライバ回路２００の構成である。このモータドライバ回路２００によれば、Ａ／Ｄコンバータ２３０のビット数を下げることができる。
【0061】
（用途）
図６は、モータドライバ回路２００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、シークモータ９１２、モータドライバ回路９２０を備える。モータドライバ回路９２０は、スピンドルモータ９１０やシークモータ９１２を駆動する。
図６は、モータドライバ回路２００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、シークモータ９１２、モータドライバ回路９２０を備える。モータドライバ回路９２０は、スピンドルモータ９１０やシークモータ９１２を駆動する。
【0062】
シークモータ９１２はボイスコイルモータである。実施形態に係るモータドライバ回路２００（あるいは２００Ａ）は、モータドライバ回路９２０に内蔵されており、シークモータ９１２を駆動する。
【0063】
シークモータ９１２は、スイングアーム９０４を介してヘッド９０６を位置決めする。ハードディスクの読みだしおよび書き込み期間、つまりヘッド９０６が特定の領域に位置するときに低ノイズが要求される。したがって、（i）ヘッド９０６がプラッタ９０２上の有効な領域に位置するようなシークモータ９１２の位置において第１状態φ１となり、（ii）ヘッド９０６がそれ以外の領域に位置するようなシークモータ９１２の位置において第２状態φ２となるように、ｘａ，ｘｂを規定しておくことにより、読み出し、書き込みのときのノイズを自動的に抑制することが可能となる。
【0064】
本開示において、駆動対象であるリニアモータの構成や形式は特に限定されない。たとえばスプリングリターン方式のボイスコイルモータや、その他のリニアアクチュエータの駆動にも本開示は適用可能である。あるいは駆動対象のモータは、スピンドルモータであってもよい。
【0065】
位置決め装置１００の用途も、ハードディスク装置には限定されず、カメラのレンズの位置決め機構などにも適用できる。
【符号の説明】
【0066】
１００ 位置決め装置
１０２ リニアモータ
１０４ 上位コントローラ
２００ モータドライバ回路
２１０ 電流指令生成部
２１２ インタフェース回路
２１４ ロジック回路
２１６ Ｄ／Ａコンバータ
２２０ エラー検出アンプ
２３０ Ａ／Ｄコンバータ
２４０ デジタル補償器
２５０ Ｄ／Ａコンバータ
２６０ 出力段
２６２ 第１アンプ
２６４ 第２アンプ
２７０ 電流センスアンプ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
Ｒ４ 第４抵抗
Ｒ５ 第５抵抗
Ｒ６ 第６抵抗
Ｒ７ 第７抵抗
Ｒ８ 第８抵抗
Ｃ１ キャパシタ
１０２ リニアモータ
１０４ 上位コントローラ
２００ モータドライバ回路
２１０ 電流指令生成部
２１２ インタフェース回路
２１４ ロジック回路
２１６ Ｄ／Ａコンバータ
２２０ エラー検出アンプ
２３０ Ａ／Ｄコンバータ
２４０ デジタル補償器
２５０ Ｄ／Ａコンバータ
２６０ 出力段
２６２ 第１アンプ
２６４ 第２アンプ
２７０ 電流センスアンプ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
Ｒ４ 第４抵抗
Ｒ５ 第５抵抗
Ｒ６ 第６抵抗
Ｒ７ 第７抵抗
Ｒ８ 第８抵抗
Ｃ１ キャパシタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】