知財求人 - 知財ポータルサイト「IP Force」
▶ エアリティー・テクノロジーズ・インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023072049
(43)【公開日】2023-05-23
(54)【発明の名称】抵抗性出力インピーダンスのための高利得共振増幅器
(51)【国際特許分類】
H03F 3/193 20060101AFI20230516BHJP
H03F 1/56 20060101ALI20230516BHJP
H03F 3/217 20060101ALI20230516BHJP
【ＦＩ】
H03F3/193
H03F1/56
H03F3/217
【審査請求】有
【請求項の数】13
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023040019
(22)【出願日】2023-03-14
(62)【分割の表示】P 2019572800の分割
【原出願日】2018-06-29
(31)【優先権主張番号】62/527,348
(32)【優先日】2017-06-30
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】519463514
【氏名又は名称】エアリティー・テクノロジーズ・インコーポレイテッド
【氏名又は名称原語表記】ＡＩＲＩＴＹ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＩＮＣ．
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100132241
【弁理士】
【氏名又は名称】岡部 博史
(72)【発明者】
【氏名】ルーク・クリストファー・レイモンド
(72)【発明者】
【氏名】ヨハン・オスカー・レナルト・アンダーソン
(72)【発明者】
【氏名】ウェイ・リアン
(57)【要約】 （修正有）
【課題】高電圧ＲＦ増幅器のサイズと複雑さを軽減し、効率とパフォーマンスが向上したシンプルで低コストのＲＦ増幅器、関連するシステム及び製品を提供する。
【解決手段】共振増幅器回路１００は、第１の誘導性入力及び第１の誘導性出力を有する第１のインダクタ１０７と、第２の誘導性入力及び第２の誘導性出力を有する第２のインダクタ１０９と、第１の誘導性出力に結合された第１のスイッチ１１０と、第１のスイッチとは位相がずれて駆動される第２の誘導性出力に結合された第２のスイッチ１１２と、を含む。第１のインダクタは、第１のスイッチの出力キャパシタンス値と外付けキャパシタを含むスイッチキャパシタＣ１ １２０と共振し、第２のインダクタは、第２のスイッチの出力キャパシタンス値と外付けキャパシタを含むスイッチキャパシタＣ２ １２２と共振する。
【選択図】図１Ａ
【解決手段】共振増幅器回路１００は、第１の誘導性入力及び第１の誘導性出力を有する第１のインダクタ１０７と、第２の誘導性入力及び第２の誘導性出力を有する第２のインダクタ１０９と、第１の誘導性出力に結合された第１のスイッチ１１０と、第１のスイッチとは位相がずれて駆動される第２の誘導性出力に結合された第２のスイッチ１１２と、を含む。第１のインダクタは、第１のスイッチの出力キャパシタンス値と外付けキャパシタを含むスイッチキャパシタＣ１ １２０と共振し、第２のインダクタは、第２のスイッチの出力キャパシタンス値と外付けキャパシタを含むスイッチキャパシタＣ２ １２２と共振する。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
第１の誘導性入力及び第１の誘導性出力を有する第１のインダクタと、
第２の誘導性入力及び第２の誘導性出力を有する第２のインダクタと、
前記第１の誘導性出力に結合された第１のスイッチと、
前記第２の誘導性出力に結合された第２のスイッチとを備え、
前記第１のスイッチと前記第２のスイッチは位相がずれて駆動され、
前記第１のインダクタは、前記第１のスイッチに関連する第１のキャパシタンスと共振するように構成され、
前記第２のインダクタは、前記第２のスイッチに関連する第２のキャパシタンスと共振するように構成される、
共振増幅器回路。
第２の誘導性入力及び第２の誘導性出力を有する第２のインダクタと、
前記第１の誘導性出力に結合された第１のスイッチと、
前記第２の誘導性出力に結合された第２のスイッチとを備え、
前記第１のスイッチと前記第２のスイッチは位相がずれて駆動され、
前記第１のインダクタは、前記第１のスイッチに関連する第１のキャパシタンスと共振するように構成され、
前記第２のインダクタは、前記第２のスイッチに関連する第２のキャパシタンスと共振するように構成される、
共振増幅器回路。
【請求項2】
前記第１のスイッチの第１の端子及び前記第２のスイッチの第１の端子は、電源に結合される、
請求項１に記載の共振増幅器。
請求項１に記載の共振増幅器。
【請求項3】
第１の出力及び第２の出力を有する電源をさらに備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項4】
前記第１の出力は前記電源の負の出力を備え、
前記第２の出力は前記電源の正の出力を備え、
前記正の出力は、前記第１の誘導性入力及び前記第２の誘導性入力に並列に結合される、
請求項３に記載の共振増幅器。
前記第２の出力は前記電源の正の出力を備え、
前記正の出力は、前記第１の誘導性入力及び前記第２の誘導性入力に並列に結合される、
請求項３に記載の共振増幅器。
【請求項5】
前記負の電源出力は、前記第１のスイッチの第１の端子と、前記第２のスイッチの第１の端子とに並列に結合される、
請求項４に記載の共振増幅器。
請求項４に記載の共振増幅器。
【請求項6】
前記第１の誘導性出力は、前記第１のスイッチの第２端子と、第１の外部キャパシタンスとに並列に連結される、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項7】
前記第２の誘導性出力は、前記第２のスイッチの第２端子と、第２の外部キャパシタンスとに並列に接続される、
請求項６に記載の共振増幅器。
請求項６に記載の共振増幅器。
【請求項8】
前記負の電源出力はさらに、第１の外部キャパシタンス及び／又は第２の外部キャパシタンスに並列に結合される請求項４に記載の共振増幅器回路。
【請求項9】
前記第１のキャパシタンスは、前記第１のスイッチの第１の端子及び第２の端子の間における第１キャパシタンス値を有し、
前記第２のキャパシタンスは、前記第２のスイッチの第１の端子及び第２の端子の間における第２キャパシタンス値を有する、
先行する請求項のうちのいずれかに記載の共振増幅器。
前記第２のキャパシタンスは、前記第２のスイッチの第１の端子及び第２の端子の間における第２キャパシタンス値を有する、
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項10】
前記第１のキャパシタンスは、前記第１のスイッチの固有キャパシタンスを備え、
前記第２のスイッチキャパシタンスは、前記第２のスイッチの固有キャパシタンスを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
前記第２のスイッチキャパシタンスは、前記第２のスイッチの固有キャパシタンスを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項11】
前記固有キャパシタンスは、前記第１のスイッチのドレイン－ソース間のキャパシタンスと、前記第１のスイッチのゲート－ドレイン間のキャパシタンスである、
請求項１０に記載の共振増幅器。
請求項１０に記載の共振増幅器。
【請求項12】
前記第１のキャパシタンスは、第１の外部キャパシタンスをさらに備え、
前記第２のキャパシタンスは、第２の外部キャパシタンスをさらに備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
前記第２のキャパシタンスは、第２の外部キャパシタンスをさらに備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項13】
前記第１のスイッチ及び前記第２のスイッチはそれぞれ電界効果トランジスタを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項14】
前記第１のスイッチ及び前記第２スイッチはそれぞれ、高電子移動度トランジスタ（ＨＥＭＴ）、窒化ガリウム（ＧａＮ）ＨＥＭＴ、ガリウムヒ素（ＧａＡｓ）ＨＥＭＴ、バイポーラ接合型トランジスタ（ＢＪＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、接合ゲート型電界効果トランジスタ、サイリスタ、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、炭化ケイ素（ＳｉＣ）（ＭＯＳＦＥＴ）、シリコン（Ｓｉ）（ＭＯＳＦＥＴ）、ダイオード、及び／又はシリコン制御整流器である、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項15】
前記第１のスイッチと前記第２のスイッチとの間に結合された負荷をさらに備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項16】
前記負荷は複数の負荷を備え、
前記電源の出力は、前記複数の負荷の少なくとも一部に結合される、
請求項１５に記載の共振増幅器。
前記電源の出力は、前記複数の負荷の少なくとも一部に結合される、
請求項１５に記載の共振増幅器。
【請求項17】
前記第１の誘導性出力及び前記第２の誘導性出力に結合された負荷整合回路をさらに備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項18】
前記負荷整合回路は、少なくとも１つのブロッキングキャパシタにさらに結合される、
請求項１７に記載の共振増幅器。
請求項１７に記載の共振増幅器。
【請求項19】
前記負荷整合回路は、少なくとも１つのインダクタ、少なくとも１つのキャパシタ、及び／又は少なくとも１つのトランスを備える、
請求項１６に記載の共振増幅器。
請求項１６に記載の共振増幅器。
【請求項20】
負荷に直流出力を提供するように構成された整流回路をさらに備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項21】
第１のブロッキング入力及び第１のブロッキング出力を有する第１のブロッキングキャパシタであって、前記第１のブロッキング入力が少なくとも前記第１のスイッチに結合されかつ前記第１のブロッキング出力が負荷に結合される、前記第１のブロッキングキャパシタ、及び／又は
第２のブロッキング入力及び第２のブロッキング出力を有する第２のブロッキングキャパシタであって、前記第２のブロッキング入力が少なくとも前記第２のスイッチに結合されかつ前記第２のブロッキング出力が負荷に結合される、前記第２のブロッキングキャパシタを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
第２のブロッキング入力及び第２のブロッキング出力を有する第２のブロッキングキャパシタであって、前記第２のブロッキング入力が少なくとも前記第２のスイッチに結合されかつ前記第２のブロッキング出力が負荷に結合される、前記第２のブロッキングキャパシタを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項22】
前記第１のインダクタ及び／又は第２のインダクタはそれぞれトランスを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項23】
前記第１のスイッチ及び前記第２のスイッチは１８０度だけ位相がずれて駆動される、
先行する請求項のうちのいずれかに記載の共振増幅器回路。
先行する請求項のうちのいずれかに記載の共振増幅器回路。
【請求項24】
前記共振増幅器回路は、並列及び／又は直列に接続された複数の共振増幅器回路のアレイを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項25】
前記第１のスイッチは複数の第１のスイッチを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項26】
前記複数の第１のスイッチは、前記複数の第１のスイッチを同時にオン及び／又はオフするように構成された共通クロックを共有する、
請求項２５に記載の共振増幅器。
請求項２５に記載の共振増幅器。
【請求項27】
前記第２のスイッチは複数の第２のスイッチを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項28】
前記複数の第２のスイッチは、前記複数の第２のスイッチを同時にオン及び／又はオフするように構成された共通クロックを共有する、
請求項２７に記載の共振増幅器。
請求項２７に記載の共振増幅器。
【請求項29】
前記第１のスイッチは複数の第１のスイッチを備え、
前記第２のスイッチは複数の第２のスイッチを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
前記第２のスイッチは複数の第２のスイッチを備える、
先行する請求項のうちのいずれかに記載の共振増幅器。
【請求項30】
前記複数の第１のスイッチのうちの複数のスイッチの１つと、前記複数の第２スイッチにおける別のスイッチは時間間隔を共有し、
前記時間間隔の第１の部分において、前記複数の第１のスイッチのうちの複数のスイッチの１つはオン及びオフされるようにゲート制御され、
次いで、前記時間間隔の第２の部分において、前記複数の第２のスイッチにおける別のスイッチがオン及びオフされるようにゲート制御される、
請求項２９に記載の共振増幅器。
前記時間間隔の第１の部分において、前記複数の第１のスイッチのうちの複数のスイッチの１つはオン及びオフされるようにゲート制御され、
次いで、前記時間間隔の第２の部分において、前記複数の第２のスイッチにおける別のスイッチがオン及びオフされるようにゲート制御される、
請求項２９に記載の共振増幅器。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願への相互参照．
この出願は、２０１７年６月３０日に出願され、「抵抗性出力インピーダンスのための高利得共振増幅器」と題された米国仮特許出願シリアル番号６２／５２７，３４８の利益を主張し、当該米国仮特許出願はその全体が参照により本明細書に組み込まれる。
この出願は、２０１７年６月３０日に出願され、「抵抗性出力インピーダンスのための高利得共振増幅器」と題された米国仮特許出願シリアル番号６２／５２７，３４８の利益を主張し、当該米国仮特許出願はその全体が参照により本明細書に組み込まれる。
【0002】
技術分野．
本明細書で説明される主題は、一般に共振増幅器に関する。
本明細書で説明される主題は、一般に共振増幅器に関する。
【背景技術】
【0003】
高いパフォーマンスで高電圧（ＨＶ）の無線周波数（ＲＦ）増幅器は、多くの場合、大きく重く非効率的であり、出力を負荷に合わせるために追加のコンポーネントが必要である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許出願番号第１５／１９９３２６号明細書（ルーク・レイモンドほか、「広範囲の電力変換とインピーダンス整合のための分離されたマルチレベル共振トポロジー」と題された）
【発明の概要】
【発明が解決しようとする課題】
【0005】
高いパフォーマンスの高電圧ＲＦ増幅器は、電力を伝送する太いケーブルと、所定のインピーダンスへの出力インピーダンスを調整する高価な整合回路網とを含む場合がある。
【課題を解決するための手段】
【0006】
いくつかの実施形態では、第１の誘導性入力及び第１の誘導性出力を有する第１のインダクタと、第２の誘導性入力及び第２の誘導性出力を有する第２のインダクタと、第１の誘導性出力に結合された第１のスイッチと、第２の誘導性出力に結合された第２スイッチとを含む共振増幅器回路を備えた装置が提供される。ここで、第１のスイッチと第２スイッチは位相がずれて駆動され、第１のインダクタは第１のスイッチに関連する第１のキャパシタンスと共振するように構成され、第２のインダクタは第２のスイッチに関連する第２のキャパシタンスと共振するように構成される。
【0007】
いくつかの変形例では、以下の特徴を含む本明細書で開示される１つ又は複数の特徴は、任意の実行可能な組み合わせに任意で含めることができる。第１のスイッチの第１の端子及び第２のスイッチの第１の端子は、電源に結合される。電源は第１の出力と第２の出力を有してもよい。第１の出力は電源の負の出力を備え、第２の出力は電源の正の出力を備え、ここで、正の出力は、第１の誘導性入力及び第２の誘導性入力に並列に結合される。負の電源出力は、第１のスイッチの第１の端子と第２のスイッチの第１の端子に並列に結合される。第１の誘導性出力は、第１のスイッチの第２の端子及び第１の外部キャパシタンスに並列に結合される。第２の誘導性出力は、第２のスイッチの第２の端子及び第２の外部キャパシタンスに並列に結合される。負の電源出力はさらに、第１の外部キャパシタンス及び／又は第２の外部キャパシタンスに並列に結合される。第１のキャパシタンスは、第１のスイッチの第１の端子と第２の端子との間の第１のキャパシタンス値を含む。第２のキャパシタンスは、第２のスイッチの第１端子と第２端子との間の第２のキャパシタンス値を含む。第１のキャパシタンスは、第１のスイッチの固有のキャパシタンスを含み、第２のスイッチキャパシタンスは、第２スイッチの固有キャパシタンスを含む。固有のキャパシタンスは、第１のスイッチのドレイン－ソース間のキャパシタンスと、第１のスイッチのゲート－ドレインキャパシタンスを含む。第１のキャパシタンスは第１の外部キャパシタンスをさらに含み、第２のキャパシタンスは第２の外部キャパシタンスを含む。第１のスイッチ及び第２のスイッチはそれぞれ、電界効果トランジスタを含む。第１のスイッチ及び第２スイッチはそれぞれ、高電子移動度トランジスタ（ＨＥＭＴ）、窒化ガリウム（ＧａＮ）ＨＥＭＴ、ガリウムヒ素（又はヒ化ガリウム）（ＧａＡｓ）ＨＥＭＴ、バイポーラ接合型トランジスタ（ＢＪＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、接合ゲート型電界効果トランジスタ、サイリスタ、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、炭化ケイ素（ＳｉＣ）（ＭＯＳＦＥＴ）、シリコン（Ｓｉ）（ＭＯＳＦＥＴ）、ダイオード、及び／又はシリコン制御整流器を含む。負荷は、第１のスイッチと第２のスイッチの両端に結合されてもよい。負荷は複数の負荷を含み、ここで、電源の出力は、複数の負荷の少なくとも一部に結合される。負荷整合回路は、第１の誘導性出力及び第２の誘導性出力に結合されてもよい。負荷整合回路は、少なくとも１つのブロッキングキャパシタにさらに結合される。負荷整合回路は、少なくとも１つのインダクタ、少なくとも１つのキャパシタ、及び／又は少なくとも１つのトランスを含む。整流回路は、負荷に直流出力を提供するように構成することができる。第１のブロッキングキャパシタは第１のブロッキング入力と第１のブロッキング出力を有し、第１のブロッキング入力は少なくとも第１のスイッチに結合され、第１のブロッキング出力は負荷に結合される。第２のブロッキングキャパシタは第２のブロッキング入力と第２のブロッキング出力を有し、第２ブロッキング入力は少なくとも第２のスイッチに結合され、第２ブロッキング出力は負荷に結合される。第１のインダクタ及び／又は第２のインダクタはそれぞれトランスを含む。第１のスイッチと第２のスイッチは１８０度だけ位相がずれて駆動される。共振増幅器回路は、並列及び／又は直列に接続された共振増幅器回路のアレイを含む。第１のスイッチは複数の第１のスイッチを含む。複数の第１のスイッチは、複数の第１のスイッチを同時にオン及び／又はオフにするように構成された共通クロックを共有する。第２のスイッチは複数の第２のスイッチを含む。複数の第２のスイッチは、複数の第２のスイッチを同時にオン及び／又はオフにするように構成された共通クロックを共有する。第１のスイッチは、複数の第１のスイッチを含み、第２のスイッチは複数の第２のスイッチを含む。複数の第１のスイッチのうちの複数のスイッチの１つと、複数の第２スイッチにおける別のスイッチは時間間隔を共有する。時間間隔の第１の部分において、複数の第１のスイッチのうちの複数のスイッチの１つがオン及びオフされるようにゲート制御され、次いで、時間間隔の第２の部分において、複数の第２のスイッチにおける別のスイッチがオンされるようにゲート制御される。
【0008】
現在の主題の実施形態は、本明細書で提供される説明と一致する方法を含み得るが、これらに限定されず、１台以上のマシン（例えばコンピュータなど）に対して動作可能な、有形に具現化された機械可読媒体を備える物品又は製品も同様に含み、これにより記述された機能の１つ以上を実装する動作を実行することができる。
【0009】
本明細書で説明される主題の１つ又は複数の変形の詳細は、添付の図面及び以下の説明に記載される。本明細書に記載される主題の他の特徴及び利点は、説明及び図面から、及び特許請求の範囲から明らかになるであろう。現在開示される主題の特定の機能は、ウェブアプリケーションのユーザーインターフェースに関連して説明のために説明されるが、容易な機能を限定することを意図していないことを理解すべきである。この開示に続く特許請求の範囲は、保護された主題の範囲を定義することを意図している。
【0010】
本明細書に組み込まれ、本明細書の一部を構成する添付図面は、本明細書に開示される主題の特定の態様を示し、説明とともに、開示される実施形態に関連する原理の一部を説明するのに役立つ。
【図面の簡単な説明】
【0011】
【図1A】例示的な実施形態に係る共振増幅器回路の例を示す。
【図1B】例示的な実施形態に係る共振増幅器回路の例を示す。
【図1C】例示的な実施形態に係る共振増幅器回路の例を示す。
【図1D】例示的な実施形態に係る共振増幅器回路の例を示す。
【図1E】例示的な実施形態に係る共振増幅器回路の例を示す。
【図3】いくつかの例示的な実施形態に係る、共振増幅器回路を含むＤＣ－ＤＣコンバータの例を示す。
【図6】いくつかの例示的な実施形態に係る、共振増幅器回路の別の例を示す。
【図7】いくつかの例示的な実施形態に係る、共振増幅器回路のさらに別の例を示す。
【図8】いくつかの例示的な実施形態に係る、整合回路網を含む共振増幅器回路の例を示す。
【図13】いくつかの例示的な実施形態に係る、整合回路網及び共振整流器を含む共振増幅器回路の例を示す。
【発明を実施するための形態】
【0012】
実用的な場合において、類似の参照番号は類似の構造、機能、又は素子を示す。
【0013】
詳細な説明．
前述のように、高いパフォーマンスで高電圧のＲＦ増幅器は、多くの場合、大きく、重く、非効率的であり、多くの場合、追加の整合コンポーネントが必要である。そのため、これらの高電圧ＲＦ増幅器のサイズと複雑さを軽減し、効率とパフォーマンスが向上した、よりシンプルで低コストのデバイスを生み出すことができる新しいＲＦ増幅器技術が必要である。本明細書に開示されるこの新しい増幅器技術は、小さなフォーマットを必要とするＲＦ増幅器技術の種々のアプリケーションを可能にすることで、負荷に近接して配置する技術を可能にすることができる。これにより、一部の実施形態では、整合回路網及び／又は高電圧／電力ケーブルを排除でき、これは、コストと電力損失に関してさらなるコスト削減につながる可能性がある。一部のアプリケーションには、例えば、並列に動作することができるが、制御、チューニングを改善するために電圧、周波数、位相、及びパルス動作に関して個別にチューニングできるＲＦ信号源のアレイが含まれ、これにより改善された精度、よりよいプロセス制御をもたらすことができる。
前述のように、高いパフォーマンスで高電圧のＲＦ増幅器は、多くの場合、大きく、重く、非効率的であり、多くの場合、追加の整合コンポーネントが必要である。そのため、これらの高電圧ＲＦ増幅器のサイズと複雑さを軽減し、効率とパフォーマンスが向上した、よりシンプルで低コストのデバイスを生み出すことができる新しいＲＦ増幅器技術が必要である。本明細書に開示されるこの新しい増幅器技術は、小さなフォーマットを必要とするＲＦ増幅器技術の種々のアプリケーションを可能にすることで、負荷に近接して配置する技術を可能にすることができる。これにより、一部の実施形態では、整合回路網及び／又は高電圧／電力ケーブルを排除でき、これは、コストと電力損失に関してさらなるコスト削減につながる可能性がある。一部のアプリケーションには、例えば、並列に動作することができるが、制御、チューニングを改善するために電圧、周波数、位相、及びパルス動作に関して個別にチューニングできるＲＦ信号源のアレイが含まれ、これにより改善された精度、よりよいプロセス制御をもたらすことができる。
【0014】
いくつかの例示的な実施形態では、小型のプリント回路基板（ＰＣＢ）の実装に適しかつ小型で効率的な回路トポロジーと、電圧、周波数、電力及び負荷などの動作パラメータの広い範囲で使用することができるように構築された、コスト効果が高いＲＦ電源とを含むＨＶＲＦ増幅器技術が提供される。
【0015】
Ｅ級増幅器などの従来の共振増幅器では、適切な共振動作を実現するために、インダクタ、トランスなどの複数の大きな値の誘導素子が必要になる場合がある。さらに、誘導性負荷タンク回路を使用して、特に無線周波数範囲での効率的な動作のために、パワー半導体（電力半導体）の共振出力波形を整形するのに役立てることができる。誘導性素子は物理的に大きく、回路の基本利得を減衰させる場合がある。
【0016】
いくつかの例示的な実施形態では、例えば（本明細書に記載されるよう調整されてもよい）共振増幅器回路などの増幅器回路が提供される。いくつかの例示的な実施形態では、ＨＶ共振増幅器回路は、高電圧（例えば、５キロボルト（ｋＶ））及び高周波数（例えば、ＲＦ周波数）で動作し、回路の負荷線における誘導素子に依存することなく共振動作を提供するように構成されてもよい。主に入力インダクタ（Ｌ1及びＬ2）とデバイスのキャパシタンス（追加のキャパシタンスを含むＣ1及びＣ2）の関係に依存することにより、基本周波数の利得は、ローパス（低域通過）フィルタリング又は整合回路網の前において、比較的少ない高調波成分で負荷に最大化される。
【0017】
Ｌ1とＬ2の値が比較的小さいため、例えばＲＦ周波数（例えば、２０ｋＨｚ～３００ＭＨｚ）、例えば１ＭＨｚを超える周波数などの特定のパターンの周波数で、複数の金属トレースと複数のビアを使用して、空芯及び／又はプリント回路基板（ＰＣＢ）に実装する物理サイズを十分小さくすることができる。
【0018】
図１Ａは、いくつかの例示的な実施形態に係る、共振増幅器回路１００などの増幅器回路の例を示す。
【0019】
回路１００は、直流（ＤＣ）電源１０５などの電源と、第１のインダクタ１０７と、第２のインダクタ１０９と、第１のスイッチ１１０と、第２のスイッチ１１２と、第１のキャパシタ１２０と、第２のキャパシタ１２２と、インピーダンス負荷（ＺL）１３０、抵抗性負荷などの負荷を含んでもよい。図１はＤＣ電源を示すが、他のタイプの電源も同様に使用することができる。
【0020】
直流電源１０５の正の出力１０６Ａは、第１のインダクタ（Ｌ1）１０７の入力１０８Ａ（例えば、端子、接点など）及び第２のインダクタ（Ｌ2）１０９の入力１０８Ｃに並列に結合されてもよい。
【0021】
電源１０５の負出力１０６Ｂはノードｎ０ １３２Ｂに並列に結合されてもよく、ノードｎ０ １３２Ｂはさらに、第１のスイッチ１１０のソース（「Ｓ」とラベル付けされる）端子、第２のスイッチ１１２のソース（「Ｓ」とラベル付けされる）端子、キャパシタ１２０の負（又は「－」とラベル付けされる）の入力、及び第２のキャパシタ１２２の負入力に並列に結合されてもよい。
【0022】
第１のインダクタ１０７の出力１０８Ｂはノードｎ１ １３２Ａに結合されてもよく、ノードｎ１ １３２Ａはさらに、第１のスイッチ１１０の端子（「Ｄ」とラベル付けされる）、第１キャパシタ（Ｃ１）１２０の正入力（又は＋とラベル付けされるアノード）、及び負荷１３０に並列に結合されてもよい。例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の場合、「Ｄ」というラベルの付いた端子はドレインになる。
【0023】
第２のインダクタ１０９の出力１０８Ｄはノードｎ２ １３２Ｃに結合されてもよく、ノードｎ２ １３２Ｃはさらに、第２のスイッチ１１２の端子（「Ｄ」とラベル付けされる）、第２のキャパシタ（Ｃ２）１２２の正入力、及び負荷１３０に並列に結合されてもよい。スイッチ「ＭＯＳＦＥＴ」として実装される場合、端子「Ｄ」は、スイッチ１１２のドレイン端子であってもよい。
【0024】
いくつかの例示的な実施形態では、第１のスイッチ１１０及び第２のスイッチ１１２は、外部で制御できる（例えば、スイッチ１１１及び１１３の１９１を参照）スイッチとして動作する半導体デバイスとして実装されてもよい。代替的又は追加的に、スイッチ１１０及び１１２は、アプリケーションに依存して、高電子移動度トランジスタ（ＨＥＭＴ）、窒化ガリウム（ＧａＮ）ＨＥＭＴ、ガリウムヒ素（ＧａＡｓ）ＨＥＭＴ、バイポーラ接合型トランジスタ（ＢＪＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、接合ゲート型電界効果トランジスタ、サイリスタ、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、炭化ケイ素（ＳｉＣ）（ＭＯＳＦＥＴ）、シリコン（Ｓｉ）（ＭＯＳＦＥＴ）、ダイオード、及び／又はシリコン制御整流器などの技術を使用して実装されてもよい。また、スイッチ１１０及び１１２は、２つ以上の組み合わされたデバイスの組み合わせ、例えば、双方向スイッチ用のＭＯＳＦＥＴ及びダイオードとして実装されてもよい。
【0025】
与えられた例では、ＭＯＳＦＥＴはゲート端子（「Ｇ」とラベル付けされる）、ドレイン端子（「Ｄ」とラベル付けされる）及びソース端子（「Ｓ」とラベル付けされる）を含む。本明細書で使用される「ゲート」という用語は、他の技術で使用される「ベース」端末を含む他の同様のタイプの端末も含むために使用されてもよい。同様に、本明細書で使用される「ソース」という用語は、他の技術で使用される「コレクタ」端末を含む他の同様のタイプの端末も含むために使用されてもよい。また、「ドレイン」という用語は、他の技術で使用される「エミッタ」端子を含む他の同様のタイプの端子も含むために使用される場合がある。
【0026】
ここで説明する例の一部はＮＰＮ型デバイスを参照しているが、ＰＮＰ型デバイスは極性の適切な変更と同様に使用できることを理解することができる。
【0027】
図１Ａは単一の負荷１３０を示すが、負荷は複数の負荷を備えていてもよい。例えば、第１の負荷はノードｎ１ １３２Ａ及びｎ０ １３２Ｂの両端に接続され（この例では、電源１０５の出力はノードｎ０及び負荷の一部に結合する）、第２の負荷はノードｎ０ａ １３２Ｂ及びノードｎ２ １３２Ｃの両端に接続されてもよい。
【0028】
図１Ａは、回路１９０の各脚部に１つずつある２つのスイッチを示し、各脚部（例えば、上部及び下部）は複数のスイッチを含んでもよい。図１Ｂは、上部脚部１６６Ａは複数のスイッチ１１０、１１５Ａ及び１１６Ａを含み、下部脚部１６６Ｂは、複数のスイッチ１１２、１１５Ｂ、及び１１６Ｂを備える例示的な実施形態を示す。図１Ｂの例では、上部脚部１６６Ａにおけるスイッチ１１０、１１５Ａ、１１６Ａは、共通クロック１６７Ａを共有する。同様に、下部脚部１６６Ｂのスイッチ１１２、１１５Ｂ、１１６Ｂは共通クロック１６７Ｂを共有するため、上部脚部の複数のスイッチはともにゲート制御される。一方、下部脚部の複数のスイッチはともにゲート制御される。クロック１６７Ａ及び１６７Ｂは、図１Ａに関して上記で説明したのと同様の方法で実装されてもよい。図１Ｂに示すように、各脚部１６６Ａ及び１６６Ｂにおける複数のスイッチの使用は、１９０と比較した場合、回路１９２のより高い電力動作を可能にし得る。図１Ｂは、特定の数のスイッチを示すが、他の数量も同様に使用することができる。
【0029】
図１Ｃは、いくつかの点で回路１９２と同様であるが、回路１９３が複数のスイッチを個別にゲート制御するための個別のクロック信号を提供する共振増幅器回路１９３を示す。例えば、Ｎ個のスイッチのセットＳ１－１（１１７Ａ）、Ｓ１－２（１１８Ａ）、最大Ｓ１－Ｎ（１１９Ａ）の間でゲート信号１８３Ａ－Ｎを交互に切り替え、別のＮ個のスイッチのセットＳ２－１（１１７Ｂ）、Ｓ２－２（１１８Ｂ）、最大Ｓ２－Ｎ（１１９Ｂ）のゲート信号１８４Ａ－Ｎを交互に切り替えることにより、交互動作は、図１Ｃの１９３のタイミング図に示されるように実現されてもよい。具体的には、１つの完全な周期ＰはＮ個の時間期間に分割され、ここで、各時間期間で、複数のスイッチの一対（例えば、Ｓ１－１［１１７Ａ］とＳ２－１［１１７Ｂ］）の半分の時間期間が１つの全出力サイクルを生成するためにそれぞれ交互にオンされる。例えば、スイッチＳ１－１及びスイッチＳ２－１は、時間期間の第１の部分の間においてスイッチＳ１－１がオンになってからオフになり、時間期間の次の部分においてスイッチＳ２－１がオンになってからオフになるように構成される。同様に、別の時間期間（例えば、時間の周期）において、別の一対のスイッチ（例えば、Ｓ１－２［１１８Ａ］及びＳ２－２［１１８Ｂ］）がそれぞれ交互に半分の時間期間でオンされ、１つの完全な出力サイクルを生成する。また、別の時間期間において、別の一対のスイッチ（例えば、Ｓ１－Ｎ［１１９Ａ］及びＳ２－Ｎ［１１９Ｂ］）がそれぞれ交互に時間期間の半分でオンされて、１つの完全な出力サイクルが生成される。図１Ｃは、１９０の動作周波数が複数のスイッチ及び／又は複数のゲート制御デバイスの特定の特性による制限され、例えば個々のスイッチ及びゲートドライブは、１秒毎のイベント切り替えの最大数に熱的に制限することができる場合において、より高い動作周波数を可能にする。図１Ｃは、特定の数量のスイッチを示すが、他の数量も同様に使用されてもよい。
【0030】
図１Ｄは、いくつかの点で回路１９０と同様であるが、回路１９１は、第１のスイッチ１１１と、より一般的である第２のスイッチ１１３とを含む共振増幅器回路１９１を示す。従って、これらの複数のスイッチは、アプリケーションに応じて、例えばＭＯＳＦＥＴ、ＧａＮ ＨＥＭＴ、ＢＪＴ、ＩＧＢＴ、ＪＦＥＴ、サイリスタ、ＳＣＲ及び／又はその他のデバイス等に係る技術を使用して実装できる。さらに、複数のスイッチは混合タイプであってもよい（例えば、スイッチ１１１はＭＯＳＦＥＴである一方、スイッチ１１３は複数のＳＣＲを使用して実装してもよい。）。
【0031】
図１Ｅは、いくつかの例示的な実施形態に係る、共振増幅器回路１９０のアレイ１９４の例を示す。図１Ｅはアレイ内の１９４～１９６を図示するが、例えば１９１、１９２、１９３及び／又は同様のデバイスなどの他の共振増幅器回路はアレイに含まれてもよい。並列共振増幅器回路のアレイ１９４は、アレイを使用しない場合と比較した場合、負荷へのより高い電力を可能にし得る。さらに、インピーダンス整合回路網又は他の素子は、アレイの各個々の整流器１９０の出力（例えば、１３６Ａと１４０の間、１３６Ｃと１４１の間などに接続される）及び／又は出力ノード１４０と１４０及びＺLの間に挿入されてもよい。
【0032】
いくつかの例示的な実施形態では、インダクタ１０７及び１０９の値は、１ナノヘンリー（ｎＨ）～１，０００，０００ｎＨの範囲内であってもよく、キャパシタ１２０及び１２２の値は、１ピコ（ｐＦ）～１，０００，０００ｐＦの範囲であってもよく、ＤＣ電源１５０の電圧は－１００ｋＶ～１００ｋＶまでの範囲であってもよい。動作周波数（クロック信号によって規定される）は２０ｋＨｚ～３ＧＨｚの範囲であり、負荷全体の出力電力は１ｍＷ～１ＭＷの範囲であるが、これらのコンポーネントの他の範囲／値も実現してもよい。増幅器１００の実施例では、インダクタ１０７及び１０９の値は１５０ｎＨであり、キャパシタ１２０及び１２２の値はスイッチングデバイスのキャパシタンスに加えて２００ｐＦの外部キャパシタンスを含み、ＤＣ電源１０５の電圧は０～２００Ｖの範囲で変更でき、スイッチングデバイスはＧａＮ ＨＥＭＴであり、スイッチング周波数は約１３．５６ＭＨｚである。図１Ａの例では、回路１００は、最大３キロワット（ｋＷ）の電力で、１３０で示された５０Ωの抵抗性負荷でテストされた。
【0033】
図２は、いくつかの例示的な実施形態に係る、回路１００のプロトタイプ実装２００の例を示す。図２の例では、インダクタ２１０はＬ１ １０７及びＬ２ １０９（図１）に対応し、２１５はスイッチ１１０及び１１２に対応し、２２０Ａ及び２２０Ｂは負荷１３０（ヒートシンクが取り付けられた状態）を表す。図２において、インダクタ２１０（１０７と１０９に対応）の値は３１マイクロヘンリー（μＨ）であり、キャパシタ１２０と１２２の値は３０ｐＦである（図２の例では電圧源として実装されていた）電源１０５の電圧は、０から５００Ｖまで変えることができる。スイッチング素子は炭化ケイ素（ＳｉＣ）ＭＯＳＦＥＴであり、スイッチング周波数は２．７５ＭＨｚ程度である。（この例では１３０に相当する）抵抗性負荷２２０－Ｂは、０～３２０Ｗの範囲の電力で４，０００～４００，０００Ωの範囲である。
【0034】
図３はいくつかの例示的な実施形態に係る、ＤＣ－ＤＣコンバータの例を示す。正面図３０５、背面図３０６、及び側面図３０７が図示される。システム３００は、銅ヒートスプレッダ３０８及び電力コネクタ３０９を含んでもよい。システム３００は、単一のＰＣＢ（前面３１０及び背面３１１）に実装してもよく、その空芯インダクタは、直接３１２が埋め込まれている。図３の例では、インダクタ３１２の値（図１の１０７と１０９に対応）は１３０ｎＨであり、キャパシタ１２０と１２２の値は１ｎＦである。電流源１０５の電圧は０から３５Ｖまで変えることができ、スイッチングデバイスはＧａＮ ＨＥＭＴであり、他の値も同様に実施することができるが、スイッチング周波数は、８ＭＨｚである。図３の例では、回路１００は整流回路に結合されて、最大２５０Ｗの電力で最大４ｋＶのＤＣ出力電圧を生成することができる。本明細書で使用する場合、特に明記しない限り、結合することは介在するコンポーネント又はデバイスを排除しない。図３の回路設計は次の通りであり、インダクタ１０７と１０９に対して１０～４０，０００ｎＨの値、キャパシタ１２０と１２２に対して０～１００ナノファラッド（ｎＦ）の値、ＤＣ電源１０５の電圧に対して０～１，０００Ｖの値、及び２０ｋＨｚ～３ＧＨｚの動作周波数を含む広範囲の値をサポートするが、範囲は他の値も実装できる。
【0035】
再び図１を参照すれば、回路１００は、交流（ＡＣ）波形が例えば負荷１３０などの出力の両端で望ましい共振パワーエレクトロニクスのアプリケーションに使用することができる。この回路は、対応するスイッチ電圧又は電流がゼロ又はゼロ近傍のときにオンとオフ１１０及び１１２のスイッチを切り替えるソフトスイッチングを提供するために実装されてもよい。ソフトスイッチングにより、回路１００を例えばＲＦ周波数などの高周波で動作させることができる。
【0036】
さらに、（あるとしても）追加のコンポーネントがほとんどない抵抗性負荷１３０で共振動作する回路１００の能力とともに、回路１００に関連する基本的な電圧利得は、ＡＣ増幅／合成、ＲＦアプリケーション、ステップアップコンバータ、トランスに結合されたステップアップコンバータ、インピーダンス整合回路網及び／又は整流器、及び／又はその他の種々のアプリケーションを含むために適応された回路１００を生成する。
【0037】
動作中において、第１のスイッチ１１０及び第２のスイッチ１１２は、所望の動作の基本周波数で位相が１８０度だけずれて駆動される。そして、関連するクロック信号１６７Ａ／Ｂは、約５０％のデューティサイクルを有してもよい。例えば、第１のスイッチ１１０の制御端末（例えば、ゲート（「Ｇ」とラベル付けされる）又はベース）は、例えばクロック信号１６７Ａなどの制御信号で駆動されてもよい。クロック信号１６７Ａは、クロックの正の部分１７０Ａの間に第１のスイッチを「オン」にする。同様に、第２のスイッチ１１２のゲート（「Ｇ」とラベル付けされる）は、例えばクロック信号１６７Ｂである制御信号で駆動されてもよい。クロック信号１６７Ｂは、クロックの正の１７０Ｂ部分の間において第２のスイッチを「オン」にする。要するに、クロック信号１６７Ａ－Ｂはスイッチ１１０及び１１２を駆動することで、複数のスイッチは１８０度だけ位相がずれる。
【0038】
前の例では、デューティサイクルが５０％で動作周波数が８ＭＨｚのクロック信号１６７Ａ－Ｂを参照しているが、クロック信号は他のデューティサイクルと周波数を持っている場合もある。例えば、６．７８ＭＨｚ、１３．５６ＭＨｚ、２７．１２ＭＨｚ、４０．６８ＭＨｚの産業、科学、及び医療（ＩＳＭ）無線帯域などの周波数を実装でき、他の周波数も同様に実装することができる。いくつかの例示的な実施形態では、クロック周波数は、成分値が適宜選択されていれば、２０ｋＨｚ～３ＧＨｚの範囲のうちの任意の値に指定することができる。いくつかの例示的な実施形態では、連続した正弦波交流出力が望ましくないときに、クロック信号のデューティサイクルが正確に５０％でなくてもよい。
【0039】
いくつかの例示的な実施形態では、第１のインダクタ１０７（Ｌ1）及び第２のインダクタ１０９（Ｌ2）は、それぞれスイッチ１１０及び１１２のスイッチングデバイスの出力キャパシタンス（ＭＯＳＦＥＴの場合にはＣossと呼ばれることもある）と共振してもよい。第１のスイッチ１１０の出力キャパシタンスは、ドレイン又は出力でのキャパシタンス（Ｃd1）と呼ばれる一方、第２のスイッチ１１２の出力キャパシタンスは、ドレイン又は出力（Ｃd2）でのキャパシタンスと呼ばれる。ＭＯＳＦＥＴについてさらに説明するために、第１のスイッチ１１０のドレイン（Ｄ）端子とソース（Ｓ）端子との間のキャパシタンスをＣd1として使用してもよい。代替的又は追加的に、第１のスイッチの出力キャパシタンスＣd1は、第１のスイッチのゲート－ドレイン間のキャパシタンス（Ｃgd）も含み、第２のスイッチの出力キャパシタンスＣd2は、第２のスイッチのゲート－ドレイン間のキャパシタンス（ＣdCgd）を含む。従って、いくつかの実施形態では、キャパシタＣ１１２０によって表される出力キャパシタンスは事実上Ｃd1であり、キャパシタＣ２ １２２によって表される出力キャパシタンスは事実上Ｃd2である。ＭＯＳＦＥＴなどのスイッチの固有のキャパシタンスは、スイッチの端子間のスイッチ自体の物理的なキャパシタンスを表す。例えば、Ｃossはスイッチ自体の固有の物理キャパシタンスを表す。前の例では、スイッチの出力キャパシタンスを説明するためにＭＯＳＦＥＴを使用したが、他のタイプのスイッチも出力キャパシタンスを持っていることが理解できる。
【0040】
いくつかの例示的な実施形態では、追加の外部キャパシタンスを回路１００に追加することができ、例えば、キャパシタ１２０（Ｃ１）及びキャパシタ１２２（Ｃ２）は、スイッチの出力キャパシタンス（Ｃd1と及びＣd2を）に加えて、外付けキャパシタＣexternal1とＣexternal2を含む。言い換えれば、キャパシタＣ１ １２０によって表される出力キャパシタンスは、実際にはＣd1とＣexternal1の合計であり、キャパシタＣ２ １２２によって表される出力キャパシタンスは実際にはＣd2＋Ｃexternal2の合計である。代替的又は追加的に、第１のスイッチ及び／又は第２のスイッチの出力キャパシタンス（Ｃoss）の値も、チューニングのために構成又は選択されてもよい。多くの場合、回路を正確に調整するために回路１００に追加のキャパシタンス（Ｃexternal1及びＣexternal2など）が含まれるため、Ｃ1及びＣ2には（Ｃd1＋Ｃexternal1）及び（Ｃd2＋Ｃexternal2）が含まれることがよくある。
【0041】
動作中において、スイッチキャパシタンスＣ１ １２０及びＣ２ １２２は、それぞれインダクタＬ1 １０７及びＬ2 １０９と共振し、出力インピーダンスＺL １３０が実質的に抵抗性であるときに、出力ドレイン電圧波形１９０Ａ～Ｂを波形整形する。出力波形１９０Ａ－Ｂは、ソフトスイッチング（例えば、実質的にゼロの電圧スイッチング又は実質的にゼロの電流スイッチング）を介して達成され得る出力を表す。ただし、ＺLが主に抵抗性ではなく、誘導性又はキャパシタンス性の場合、スイッチ波形の両端の電圧が影響を受ける可能性があり、ゼロ電圧スイッチングが失われる可能性がある。そのような条件下で追加の誘導性又はキャパシタンス性素子を補償するためには、Ｃ１とＣ２及び／又はＬ１とＬ２の値は、ゼロ電圧スイッチングと適切な動作を取り戻すために、同等の量又は必要に応じてスイッチング周波数を変えることにより調整できる。図１Ａの実施形態に関して上述したように。１５０のインダクタンスｎＨのスイッチング素子のキャパシタンスに加えて、２００ｐＦ程度の外部キャパシタンスは、共振動作のために選択してもよく、図２の実施形態では、値３１μＨ及び３０ｐＦが使用された。図３の実施形態において、１３０ｎＨと１ｎＦの値が使用された。従って、これらの異なる値は、チューニング（調整）のためにキャパシタンスやインダクタンスを変化させる例を表する。
【0042】
いくつかの例示的な実施形態では、インダクタＬ１ １０７及びインダクタＬ２ １０９は、開始点として以下の等式に従って選択されてもよく、増幅器回路の動作に応じて追加の反復調整を必要とする場合がある。
【0043】
Ｌ１＝１／（４＊π2＊ｆ2＊Ｃ１）；及び
Ｌ２＝１／（４＊π2＊ｆ2＊Ｃ２）。
Ｌ２＝１／（４＊π2＊ｆ2＊Ｃ２）。
【0044】
ここで、ｆは周波数に対応し、Ｃ１はキャパシタＣ１ １２０に対応し、Ｃ２はキャパシタＣ２ １２２に対応し、＊は乗算に対応し、「／」は除算に対応する。
【0045】
図４は、回路１００に関連し、特に図２に示された装置のタイミング図の例を示す。上部の２つのトレースは、１８０度だけ位相がずれているＳ１１６８Ａ（ＶG1）及びＳ２１６８Ｂ（ＶG2）のゲート制御クロック信号電圧を示す。次の２つのトレース１６８Ｃ－Ｄは、ｎ１とｎ０（ＶS1，１６８Ｃ）の間のスイッチＳ１の両端電圧と、ｎ２とｎ０（ＶS2，１６８Ｄ）の間のスイッチＳ２の両端電圧をそれぞれ示す。これらの波形も１８０度位相がずれている。この例では、ゲート電圧の変化と同時に電圧が０Ｖに達してゼロ電圧スイッチングを実現し、スイッチング損失を削減する（排除しない場合）。スイッチＳ１（ＩS1，１６８Ｅ）及びスイッチＳ２（ＩS2，１６８Ｆ）に対応する電流も表示される。スイッチＳ１及びＳ２の両端の合成電圧（Ｖout＝ＶS1－ＶS2、１６８Ｇ）は、任意のフィルタリング素子を追加することなく、ほぼ正弦波である。負荷は抵抗性であるため、対応する出力電流（Ｉout，１６８Ｈ）はＶoutと同相である。周期（Ｔ2－Ｔ0）は、動作周波数の逆数に等しくなる。例として、周期は３６３．４ｎｓで、半周期（Ｔ1－Ｔ0）は１８１．８ｎｓであり、２．７５ＭＨｚのスイッチング周波数に対応する。
【0046】
再び図１を参照する。図１Ａに示すように、コンポーネントの選択は、共振増幅器回路１００を調整して、実質的に半正弦波１９０Ａ－Ｂに対応するＡＣ信号を提供してもよい。出力キャパシタンスＣd1及びＣd2は、選択したスイッチのタイプに依存する場合がある（例えば、スイッチの物理的特性であり、この例ではＭＯＳＦＥＴであるが、他のタイプも使用できる）。そのため、回路１００の１次的なチューニングは、インダクタンスＬ1 １０７及びＬ2 １０９を調整することで実行できる。ただし、一部のタイプの負荷値では、外部キャパシタＣexternal1及びＣexternal2を追加しないと、上記のようにチューニングできない場合がある。スイッチ１１０と１１２が、１８０度だけ位相がずれて駆動されると、ｎ１ １３２Ａとｎ２ １３２Ｃの間の電圧波形は、例えば１９０Ａ－Ｂ／１６８Ｃ－Ｄの半正弦波などのＡＣ正弦波に近い場合がある。前述のように、この半正弦波の形状は、１６８Ｇに示すように、比較的低い高調波歪みを実現するために、フィルタリングがほとんどない場合（存在する場合）である。
【0047】
いくつかの例示的な実施形態では、ノードｎ１ １３２Ａとノードｎ２ １３２Ｃとの間のＤＣ電位差は約ゼロである。そのため、ノードｎ１、ｎ２ １３２Ａ／１３２Ｃと、負荷１３０との間で、例えばＤＣブロッキングキャパシタ又は他の分離機構などのＤＣフィルタリングの必要はないかもしれない。ただし、一部の実施形態では、ＤＣフィルタ（例えば、ＤＣブロッキングキャパシタ、又は他の形態の絶縁）は、例えば、フィルタリング、出力絶縁及び／又はその他のものなどを提供するために実装されてもよい。
【0048】
図５は、回路１００の負荷１３０の両端の出力電圧のプロットの別の例を示し、特に、図３の実施形態のプロットを示す。出力電圧のプロットは、ノードｎ１ １３２Ａ及びｎ２ １３２Ｃに対応し、１３０で２０Ωの抵抗性負荷になる。追加のフィルタリング素子を追加することなく、電圧波形の正弦波特性を実現できる。
【0049】
図６は、いくつかの例示的な実施形態に係る回路６００の例を示す。回路６００は、いくつかの点で回路１００に類似しているが、回路６００は、１９０の出力と負荷１３０との間にＤＣブロッキングキャパシタ６０５及び６１０を含むブロッキング回路６５０をさらに含む。ＤＣブロッキングキャパシタ６０５及び６１０は、いくつかのＤＣフィルタリング（例えば、ＤＣが負荷１３０に到達しないようにＤＣをブロックし、並びに回路１９０と負荷１３０との間の追加の出力分離を提供する。図６の例において、ブロッキングキャパシタ（Ｃｂ１）６０５は、ノードｎ１ １３２Ａと出力負荷１３０との間に結合される。ブロッキングキャパシタ６０５は、ＤＣが出力負荷１３０に到達することをブロック（例えば、フィルタリング）し得る。同様に、ブロッキングキャパシタ（Ｃｂ２）６１０は、ノードｎ２ １３２Ｃと出力負荷１３０との間に結合される。ブロッキングキャパシタ６１０は、ＤＣが出力負荷１３０に到達することをブロックできる。図６は回路１９０を示すが、１９１～１９４などの他の回路も同様に使用することができる。
【0050】
図７は、いくつかの例示的な実施形態に係る、磁気結合７５０Ａ－Ｂを含む回路７００の例を示す。磁気結合は、トランスの一次側の形態をとってもよいが、磁気加熱負荷、プラズマ負荷などを含む他のタイプの磁気結合も同様に使用されてもよい。磁気結合を追加すると、入力電源に対する増幅器出力のガルバニック絶縁が可能になる。図７の場合、トランス７０７の一次巻線７０５Ａ及び二次巻線７０５Ｂが実装され、トランス７１２の一次巻線７１０Ａ及び二次巻線７１０Ｂも実装される。図７は回路１９０を示すが、１９１～１９４などの他の回路も同様に使用することができる。
【0051】
回路７００は、いくつかの点で回路１００に類似しているが、回路７００は、それぞれトランス７０７及び７１２の一次７０５Ａ及び７１０Ａの形態の磁気結合を（第１のインダクタ１０７及び第２のインダクタ１０９として）含む。回路７００では、トランス７０７及び７１２は調整された誘導素子であり、磁場の形で共振エネルギーを蓄積する。このように、トランス７０７及び７１２は、複数のトランスの二次７０５Ｂの両端の負荷、及び／又は二次７１０Ｂの両端の負荷に対して送信エネルギーを使用してもよい。より大きな二次対一次巻線比はまた、回路７００の利得を増加させ得る。代替的に又は追加的に、より低い二次対一次巻線比を使用して回路７００の利得を減少させてもよい。さらに、複数の二次巻線は直列に接続され得る又は、より高い電圧又はより高い電流をそれぞれ得るために並列に接続されてもよい。
【0052】
トランス７５０Ａは、一方の側で電源１０５に結合され、他方の側でスイッチ１１０に結合された一次巻線７０５Ａを含んでもよい。二次７０５Ｂは負荷に結合されてもよい。トランス７５０Ｂは、一方の側で電源１０５に結合され、他方の側でスイッチ１１２に結合された一次巻線７１０Ａを含んでもよい。二次７１０Ｂは負荷に結合されてもよい。
【0053】
図７は、一定量の一次巻線及び一定量の二次巻線を示すが、他の量も同様に実装することができる。さらに、他の量の磁気結合７５０Ａ－Ｂが実装されてもよい（例えば、７５０Ａ－Ｂで２つより少ない又は多いトランスが使用されてもよい）。また、図７は、磁気結合７５０Ａ－Ｂにおける同じ負荷を示すが、異なる負荷も存在してもよい。さらに、単一の負荷１３０のみが、磁気結合７５０Ａ－Ｂの一方のみに存在してもよい。
【0054】
いくつかの例示的な実施形態では、ノードｎ１及びｎ２の出力などの共振回路１９０の出力は、負荷１３０として出力負荷に供給される前に、インピーダンス整合回路網に結合されてもよい。
【0055】
図８は、いくつかの例示的な実施形態に係る、インピーダンス整合回路８５０を含むシステム８００の例を示す。システム８００は、いくつかの点で、図１Ａに示される共振回路１９０に類似している。しかし、共振回路１９０のノードｎ１及びｎ２での出力は、インダクタ８０５Ａ及び８０５Ｂ並びにキャパシタ８１０を含むインピーダンス整合回路８５０に結合されて、負荷８１５などの所定の負荷にインピーダンス整合を提供してもよい。図８は、２つのインダクタ８０５Ａ及び８０５Ｂを示すが、これらのインダクタは、回路８００の動作を変更することなく単一のインダクタに組み合わせることができる。
【0056】
図８の例示的な実施形態では、第１のインダクタ８０５Ａは、第１の誘導性入力及び第１の誘導性出力を含む。第１の誘導性入力はｎ１ １３２Ａに結合される（これは、第１のスイッチ１１０のドレイン及びキャパシタ１２０にさらに並列に結合される）。第１の誘導性出力は、キャパシタ８１０及び負荷８１５に並列に結合される。第２のインダクタ８０５Ｂは、第２の誘導性入力及び第２の誘導性出力を含む。第２の誘導性入力はｎ２ １３２Ｃに結合される（これはさらに、第２のスイッチ１１２のドレイン及びキャパシタ１２２に並列に結合される）。第２の誘導性出力は、キャパシタ８１０及び負荷８１５に並列に結合される。
【0057】
図８の実施形態では、インダクタ１０７及び１０９の値は１５０ｎＨであり、キャパシタ１２０及び１２２の値は６８０ｐＦであり（これはスイッチキャパシタンスに加えられる）、インダクタ８０５Ａ及び８０５Ｂの値は１８０ｎＨであり、キャパシタ８１０の値は５１０ｐＦである。ＤＣ電流源１０５の電圧は、０から１２０Ｖまで変えることができる。複数のスイッチはＧａＮＨＥＭＰＴであり、負荷８１５は５０Ωであり、スイッチング周波数は１３．５６ＭＨｚである。しかし、他の値は、ここで開示される教示に従って実装されてもよい。図８は回路１９０を示すが、１９１から１９４などの他の回路も同様に使用することができる。
【0058】
図９は、回路８００に関連するタイミング図の例を示す。上部の２つのトレース９０１Ａ－Ｂは、Ｓ1 １６８Ａ（ＶG1 ９０１Ａ）及びＳ2 １６８Ｂ（ＶG2 ９０１Ｂ）のゲート制御クロック信号電圧を示し、これらは１８０度だけ位相がずれている。次の２つのトレース９０１Ｃ－Ｄは、スイッチＳ１（ＶS1 ９０１Ｃ）とスイッチＳ２（ＶS2 ９０１Ｄ）の電圧を示し、これらの波形も１８０度だけ位相がずれている。この例では、ゲート電圧の変化と同時に電圧が０Ｖに達してゼロ電圧スイッチングを実現し、スイッチング損失を排除する。
【0059】
トレース９０１Ｅ－Ｆは、スイッチＳ１（ＩDS1 ９０１Ｅ）及びスイッチＳ２（ＩDS2，９０１Ｆ）のそれぞれに流れる電流を示す。トレース９０１Ｇは、実質的に正弦波であるスイッチＳ１とＳ２の合成電圧（ＶS1－ＶS2）を示す。トレース９０１Ｈは、低域通過整合回路網８０５によるフィルタリング後の結果の出力電圧（Ｖout ９０１Ｈ）を示す。低域通過整合回路網８５０の後段の対応する出力電流（Ｉout，９０１Ｉ）も示される。時点Ｔ0、Ｔ2、及びＴ4は、最大出力電圧の時間を表す。時間期間（Ｔ2－Ｔ0）は、動作周波数の逆数に等しくなる。例として、１３．５６ＭＨｚの動作周波数の場合、時間期間は７３．７４ｎｓであり、半周期（Ｔ1－Ｔ0）は３６．９ｎｓである。
【0060】
図１０は、図８の例示的な実施形態のプリント回路基板（ＰＣＢ）１００５実装１００の例を示す。図８の整合回路８５０を使用してもよく、例えば６５０及び／又はその他のものなどのインピーダンス整合回路の他のタイプを代わりに使用することができる。
【0061】
図１０において、インダクタ８０５Ａ及び８０５Ｂは１００６で示され、インダクタ１０７は１００７で示され、インダクタ１０９は１００９で示される。これらのインダクタは、高いパフォーマンスの埋め込み空芯トロイダルインダクタとして実装される。８０５Ａ及び８０５Ｂのインダクタは、ＰＣＢの異なる層の上及び間にトレース及び／又は平面（プレーン）及び／又はビアによる巻線を実現することにより、トロイダルインダクタに近似している。代替的又は追加的に、インダクタはＰＣＢ内又はＰＣＢ上に他の形で実装されて、１つ以上の層上又は間で他の構造（例えばソレノイド、スパイラルなど）に近づけることができる。
【0062】
上記のように、抵抗性負荷のチューニングの性質により、Ｅ級型増幅器に見られるような従来の「チョーク」インダクタとして機能する場合よりも、Ｌ1とＬ2の値をはるかに小さくすることができる。ドレイン電圧波形の共振動作のため、負荷１３０又は８１５（図１又は８）において結果として得られるＲＭＳ電圧は、（例えば、チューニングに応じて２～４回程度）ＤＣバス電圧よりも有意に高く、ほとんどフィルタリング（もしあれば）必要としない。
【0063】
【0064】
設計１１００と１１２０の両方には、同じ又は類似の品質係数（Ｑ）の低域通過整合回路網が含まれている。どちらの設計も５０Ωの負荷に１０００Ｗを供給するが、回路１１００のより高い利得では、同じ又は同様の出力電力を実現するためにはるかに低い入力電圧（７３ボルト（Ｖ）対２８９Ｖ）が必要になる場合がある。さらに、回路１１００の効率はより高く（９２％対８５％）、Ｅ級１１２０に比較して、回路１１００の出力信号における最大の高調波は（４１ｄＢ対３０ｄＢで）著しく低い。さらに、回路１１００は、より高い電力密度（両方の設計についてヒートシンクなしで計算される）を有してもよい。Ｅ級回路１１２０と比較した場合、一部には、従来のＥ級１１２０で必要なより大きな値の誘導素子が必要であるためである。より具体的には、回路１１００の最大のインダクタは１８０ｎＨであり、インダクタ１１００を空芯インダクタとして実装し、ＰＣＢに埋め込むことができる。一方、Ｅ級回路１１２０における最大インダクタは（２０，０００ｎＨで）非常に大きすぎる。図１１はパフォーマンス結果の例を示すが、これらは一例であるため、結果は実施例によって異なる場合がある。
【0065】
システム１１００は、ＰＣＢの正面図１１０５、ＰＣＢの側面図１１０６、及び埋め込まれた空芯インダクタ１１０７を示す。従来のシステム１１２０は、大きなチョークインダクタ１１１１及び大きなインダクタ１１１２を含む。パラメータの例を表１１１５にリスト化し、これは、整合回路網の同一のパワー及び品質係数に対して、回路１１００の入力電圧はほぼ４倍低く、効率は高く、従来の回路１１２０では動作中にほぼ２倍の損失が発生することを示している。さらに、最大のインダクタのインダクタンスは前の回路１１２０と比較した場合、回路１１００で１００倍以上低く、電力密度は１桁以上高い。
【0066】
図１２は、いくつかの例示的な実施形態に係る、回路１０００（図１０）を含む実施形態の例を示す。図１２は、ガラス管１２１５内の低真空誘導結合窒素プラズマ１２１０に電力を供給する回路１０００（１２０５に位置する）を示す。図１２のプラズマは、２０～２，０００ｍＴｏｒｒの圧力で生成され、ピーク電力は１ｋＷになる。
【0067】
図１３は、いくつかの例示的な実施形態に係る共振増幅器回路１３００を示す。共振回路１９０は、出力ｎ１ １３２Ａ及びｎ２ １３２ＣでＤＣブロッキング回路６５０に結合してフィルタリングを提供する。ＤＣブロッキング回路出力は、インピーダンス整合回路１３０５（「固体状態整合回路網」とラベル付けされる）に出力を提供して、負荷１３０にインピーダンス整合を提供することができる。インピーダンス整合回路１０５の出力は、増幅器回路１９０のＡＣ出力を、例えばＤＣ出力など整流出力に変換するために、整流器１３１０（「多段共振整流器モジュール」とラベル付けされる）に提供されてもよい。整流器モジュール１３１０は、多段共振整流器として実装されてもよい。多段共振整流器の例は、図１４に記載される。
【0068】
図１３は、ブロッキングキャパシタ６０５及び６１０を示すが、ブロッキングキャパシタは省略されてもよく、ここで、ノードｎ１の１３２Ａ及びノード１３２Ｃ固体整合回路網１３０５に直接結合する。図１３は回路１９０を示すが、１９１－１９４などの他の回路も同様に使用することができる。
【0069】
上記のように、例えば１００、６００、７００、８００、１３００、１４００などの、本明細書で開示する共振回路は、プリント回路基板（ＰＣＢ）形式のファクタで実装して、他の同等の増幅器と比較した場合より小さなサイズを可能にする。また、図１０及び図２０とともに、１０００（図３）で図示されたＰＣＢ形式を含むこれらの回路は、種々の技術アプリケーションで実装されて、ユニークで驚くべき結果を提供する。
【0070】
【0071】
システム１４００は、クレジットカードと同様の寸法（例えば、図３に示すように長さ約８６ｍｍ、幅５４ｍｍ）でＰＣＢに埋め込まれるＲＦ増幅器１９０及び整流器１４９９を含む。
【0072】
回路１９０の正弦波ＡＣ出力をＤＣに整流するために異なるタイプの整流器を使用することができるが、整流器の例は特許文献１に見出すことができ、その全体が参照により本明細書に組み込まれる。
【0073】
システム１４００は、ＤＣ－ＤＣ変換を達成するために整流器１４９９に結合されたＲＦ共振増幅器回路１９０を含んでもよい。ＲＦ増幅器１９０の一方の出力は（インダクタ１４０５を含むように）１３２Ａで整流器１４９９に接続されてもよく、１９０の他方の出力は１３２Ｃで整流器１４９９に接続されてもよい。
【0074】
整流回路１４９９は、入力１４０６及び１３２Ｃでキャパシタンス性に見える場合がある。インダクタ１４０５は、キャパシタンスと共振して、整流器１４９９とインダクタ１４０５との組み合わせがＲＦ増幅器１９０の接続点１３２Ａ及び１３２Ｃで抵抗性を示すように選択することができる。インダクタ１４０５は、より低い周波数（例えば、約５ＭＨｚ未満）では省略されてもよい。整流器１４９９は、１４５０で出力負荷に結合されてもよい。
【0075】
回路１４９９は、それぞれが一対の直列キャパシタ（例えば、１４１０Ａ及び１４１１Ａ）及び一対のダイオード（例えば、１４２１Ｂ及び１４３１Ａ）を含む複数のユニット１４７７Ａ－Ｃを含んでもよい。各ユニットは、ダイオードの固有キャパシタンスを表す追加のキャパシタ（例えば、１４２２Ｂ及び１４３２Ａ）を含む。各ユニット１４７７Ａ－Ｃは、出力リップルの低減を提供するためにキャパシタ（例えば、１４４０Ａ）を含んでもよい。各ユニットの直列キャパシタ（例えば、１４１０Ａ及び１４１１Ａ）は、ＤＣブロッキングを提供し、その結果、複数のユニットを１４０６及び１３２Ｃで並列接続された入力及び直列の出力と組み合わせることができる。各ユニット１４７７Ａ－Ｃの出力は直列に接続されるため、１４５０での合計出力電圧は各ユニットの整流された出力電圧の合計（例えばＶｏなど）になる。同様に、各整流器ユニットの入力は並列に接続されるため、１４０６及び１３２Ｃで測定された１４９９の入力インピーダンスは、各ユニットの入力インピーダンス（例えば、１４１０Ａ及び１４１１Ａの入力ノードで測定）をユニット全数で除算したものと等価になる。この入力インピーダンスの低減により、共振ＤＣ－ＤＣコンバータで一般的に必要とされる追加の受動整合回路網ステージを必要とせずに、より高い全体的な電圧利得を実現できる。必要に応じて、１０９～１４９９の間に受動整合回路網ステージを追加して、さらに高い利得を実現できる。図１４は、ユニット１４７７Ａ－Ｃでの３つの段階を示すが、ユニット１４７７Ａ～Ｃの他の分割段数は、１４５０での出力において実装及び結合することができる。また、図１４は回路１９０を示すが、１９１－１９４などの他の回路も同様に使用することができる。
【0076】
図１５はパフォーマンス結果の例のプロットを示す。この例の結果は、図３の装置３００（及び対応する回路１４００）に対応する。結果は、２ｋＶ、４ｋＶの動作での種々の入力電圧と電力の効率を示す。２ｋＶの１５０５では、３５～６５Ｗの範囲で動作し、入力電圧が約１２～１８Ｖの場合、効率は８６％を超える場合がある。４ｋＶの１５１０では、１３０～２５０Ｗの範囲で動作し、入力電圧が約３２～３５Ｖの場合、効率は８５％を超えることがある。１５１５で、プロットは、図３の装置３００の変換比と電力対電圧を示す。図１５はパフォーマンス結果の例を示す。これらは一例であるため、結果は実施形態によって異なる場合がある。
【0077】
図１６は、入力電圧、出力電圧、電力に関して同等の仕様の以前の高電圧電源と比較した場合において、本明細書に開示される図１４の回路１４００などの回路のいくつかに従って、過渡応答のどれだけ高速を達成できるかを示すプロットを示す。１６０５のプロットは、１ｍｓ間隔でオン／オフした場合（１ｍｓオン後に１ｍｓオフ）において回路１４００がどれほど速く応答して１ｍｓの端数で２ｋＶのフル出力電圧設定ポイントに達することを示す。１６１０は、同様の定格の市販の高電圧電源に関連する出力電圧のターンオン過渡時間を示す。図１６はパフォーマンス結果の例を示すが、これらは一例であるため、結果は実施形態によって異なる場合がある。
【0078】
図１７は、装置３００（図３）などの例示的な実装と、比較可能な（電力及び電圧定格に関して）従来の電力増幅器１７００との間の物理的比較を示す。装置３００は、従来の増幅器１７００と比較した場合、４７％低い損失（４０Ｗ対７０Ｗ）を示した。そして、装置３００は、従来の増幅器１７００と比較した場合、約２０倍小さくなり得る。図３の装置は、従来の増幅器１７００よりもはるかに高い周波数で動作するが、装置３００の内部エネルギー貯蔵は、より小さい受動部品によりはるかに低くなる場合がある。図１７はパフォーマンスの結果の例を示すが、これらは一例であるため、結果は実施形態によって異なる場合がある。
【0079】
図１８は、２つの電力増幅器３００及び１７００（図１７）内に蓄積された電荷を比較するプロット１８００を提供する。従来のパワー増幅器１７００には、標準ＩＥＣ６１０１０－１で概説される危険限界１８０５を超える電荷が蓄積され、装置３００は、ＩＥＣ６１０１０－１に対して安全な設計を示す限界１８０５を下回る。図１８はパフォーマンス結果の例を示すが、これらは一例であるため、実施形態によって結果が異なる場合がある。
【0080】
図１９は、いくつかの例示的な実施形態に係る、１３．５６ＭＨｚのスイッチング周波数を有するシステム１３００の例示的な実装を示す。システム１９００は、システム１３００の一例である。システム１９００は、ゲート制御信号発生器１９０５、多段整流器１９０７、整流器出力キャパシタ１９１０、及び抵抗ダミー負荷１９２０を含む。図１３において整合回路網を含めることができるが、図１９の実施形態において、例えば整合回路網１３０５などの整合回路網は、実装されていない、図１９の例では、多段共振整流器モジュール１３１０に対応する共振整流器モジュール１９０７は、５００Ｗの出力電力で７５Ｖ～１５ｋＶのＤＣ－ＤＣ変換のために３３段を含む。図１９の例におけるＤＣ－ＲＦ効率は、ＲＦ負荷セルで約９３％であると測定され、ＤＣ－ＤＣ効率は約８７％であった。
【0081】
図２０は、いくつかの例示的な実施形態に係る、システム２０００の別の例示的な実装を示す。システム２０００は、単一のインバータと、その前面２００５において２４段の整流器ステージを備える。反対側２００８は、インバータ、整流器、及び整合インダクタ２０１０を示す。それらの値は、整流器出力キャパシタ２０２０に対して３．３ｎＦ、抵抗負荷２０３０に対して８．９ＭΩである。ここでは、２４段の整流器部分に追加の電圧利得を提供するために、その入力でまだ抵抗性を示している整合回路網が含まれる。ＤＣ－ＤＣコンバータは、２ｋＶのピーク電力で１２０ＶＤＣを５０ｋＶＤＣに変換するように設計された。最大４０ｋＶのテストに成功した。
【0082】
ここで説明されるＲＦ増幅器回路は、高出力ＲＦ用途を含む様々な技術アプリケーションで使用されてもよい。高出力ＲＦアプリケーションの例には、多くの異なるアプリケーション用のプラズマ生成、及び高出力無線増幅器が含まれる。本明細書で説明されるＲＦ増幅器回路は、整合回路網、整流器などの他の回路に結合されることで、高いパフォーマンスとコンパクトな高電圧の直流電源を可能にする。本明細書で説明されるＲＦ増幅器回路は、誘導加熱及び／又は容量加熱又は表面処理において、近距離／遠距離無線電力伝送、イオン及び電子加速（これにより、１つ又は複数の電極がＲＦ増幅器によって駆動され、イオン又は電極が加速器を通過するときにイオン又は電極を加速する電界が生成される）において、集束イオンビーム装置内でのイオン生成において、及び／又は衛星推進ユニットにおいて実装されてもよい。
【0083】
ここで説明するＲＦ増幅器回路は、高電圧ＤＣアプリケーションでも使用でき、ここで、高効率、低コスト、及び／又は小型軽量は、イオン（プロペラに比べて）優れた推力からエネルギーへのパフォーマンスを誇る航空機（例えば、「イオン風ドローン」）の推進において、サイレント動作で低レーダ及び赤外線プロファイルにおいて、高速でより機敏な制御において、並びに、垂直離着陸との長い操作において含むことが望ましい。
【0084】
また、ここで説明するＲＦ増幅器回路は、静電集塵機、特にサイズが重要なモバイルアプリケーション、又は排出要件が微粒子削減の高い効率を必要とする自動車や海運産業などの規制された商業分野でも使用してもよい。
【0085】
さらに、ここで説明するＲＦアンプ回路は、特に電源をリフティングモジュールに組み込むことができ、高速過渡応答が制御とフィードバック機能の処理にメリットをもたらすアジャイルロボットシステムで、静電付着にも使用してもよい。
【0086】
加えて、ここで説明されるＲＦ増幅器回路は、半導体ウェーハチャックの静電接着にも使用されてもよい。
【0087】
さらに、ここで説明するＲＦ増幅器回路は、電気光学偏向器、電気光学変調器、ポッケルスセル、進行波管（ＴＷＴ）、レーダ装置などの高電圧装置の駆動；イオン又は電子を加速及び制御するために高電圧が使用されるＥビーム及びイオンビーム装置の駆動；Ｘ線の生成；及び／又は、ＲＦと高電圧イオン加速の組み合わせによる衛星推進にも使用できる。
【0088】
ここで説明されるＲＦ増幅器回路は、高速のターンオン及びターンオフ時間を可能にする高周波を使用してもよい。これにより、いくつかのアプリケーションで高速パルスが可能になる。例えば、ここで説明されるＲＦ増幅器回路は、水、ミルク、又は他の液体のパルスフィールド滅菌を提供するために使用されてもよい。液体は、隣接する電極を備えたチューブを通過する際に、高電界のパルスにさらされる。電界は細菌細胞を溶解し、細菌負荷を数桁減らすことができ、病気や牛乳や他の液体物質の汚染の可能性を制限する。同様に、ここに記載のＲＦ増幅器回路は、医療アプリケーションのパルス場で使用することもでき、それにより、癌細胞などの細胞がヒト又は動物対象内で選択的に破壊される。
【0089】
パルスを上記の電気集塵機に組み合わせて、電界破壊の危険を冒すことなく沈殿効率を高めることもできる。ここで説明されるＲＦ増幅器に基づくコンパクトなＤＣ電源を、ｎｓスケールのパルスを送達することができるパルサーユニットと組み合わせる場合、いくつかの用途が提供されてもよい。例えば、この組み合わせにより、ナノ秒反復パルスプラズマなどの低温大気プラズマの生成が可能になる。これらのプラズマは、大気を大幅に加熱することなく、周囲条件の空気から直接生成できる。また、ヘリウム、アルゴン、窒素などのガスの範囲で使用して、同様の電力要件のＲＦ信号源と比較して、プラズマ密度を高め、温度を下げることができる。同様に、患者の患部創傷部位に低温プラズマを適用することにより、創傷の滅菌及び創傷治癒の刺激が提供されてもよい。そして、表面又は機器の滅菌が提供されてもよい。
【0090】
高温で分解する生体材料又は他の敏感な材料のプラズマ支援堆積も提供されてもよい。これには、抗生物質、成長因子、キトサン、コラーゲン、又は創傷を殺菌するか、創傷治癒を促進する他の化合物のヒトの皮膚又は創傷への送達が含まれる。
【0091】
プラズマ中のフリーラジカルを使用して燃焼効率を向上させる、又は燃焼火炎を安定させてより効率的な運転を可能にするプラズマ支援燃焼も提供されてもよい。これには、飛行機のジェットエンジン、自動車のエンジン、及び発電所のパフォーマンスの向上が含まれる。
【0092】
飛行機又は他の乗り物のプラズマ支援フロー制御も提供される（それにより、空気又は他のガスの流れは、車両の表面の部品上又は部品の近くで生成されるプラズマによって制御される）。
【0093】
上記のナノ秒パルスは、人間又は動物の組織の選択的破壊に適用できる。
【0094】
プラズマ化学も提供される。これにより、有用な化学種が、ガス、液体、又は気液界面で生成されるか、破壊される。これは、高電界と電界によって生成されたプラズマの助けを借りて行われます。例には、水と空気の界面での空気からの肥料生成、空気中のオゾン生成、ＣＯ2の分解が含まれる。
【0095】
上記の説明及び請求項では、「少なくとも１つ」又は「１つ以上」などのフレーズが出現し、その後に素子又は機能の接続リストが続く場合がある。「及び／又は」という用語は、２つ以上の素子又は機能のリストにも現れる場合がある。使用するコンテキストによって暗黙的又は明示的に矛盾しない限り、そのような表現は、列挙された素子又は特徴のいずれかを個々に、又は列挙された素子又は特徴のいずれかを他の列挙された素子又は特徴のいずれかと組み合わせて意味するものとする。例えば、「ＡとＢの少なくとも１つ」、「ＡとＢの１つ又は複数」、及び「Ａ及び／又はＢ」という語句は、それぞれ「Ａ単独、Ｂ単独、又はＡとＢの組み合わせ」を意味する。同様の解釈は、３つ以上の項目を含むリストにも意図される。例えば、「Ａ、Ｂ、及びＣの少なくとも１つ」、「Ａ、Ｂ、及びＣの１つ以上」、及び「Ａ、Ｂ、及び／又はＣ」という語句は、それぞれ「Ａのみ」、「Ｂのみ」、「Ｃのみ」、「ＡとＢ一緒」、「ＡとＣ一緒」、「ＢとＣ一緒」、もしくは「ＡとＢとＣ一緒」を意味するものである。上記及び特許請求の範囲における「に基づいて」という用語の使用は、「少なくとも部分的に基づいて」を意味するものとする。そのような列挙されていない特徴又は素子も許される。
【0096】
ここで説明する主題は、所望の構成に応じて、システム、装置、方法、及び／又は物品で実施することができる。前述の説明で述べた実装は、本明細書で説明した主題と一致するすべての実施形態（又は実施例）を表すものではない。代わりに、それらは説明された主題に関連する側面と一致するいくつかの例にすぎません。いくつかの変形例が上記で詳細に説明されたが、他の修正又は追加が可能である。特に、本明細書に記載されたものに加えて、さらなる特徴及び／又は変形例を提供することができる。例えば、上記の実施は、開示された特徴の様々な組み合わせ及びサブコンビネーション及び/又は上記で開示された、いくつかのさらなる特徴の組み合わせ及びサブコンビネーションに向けられ得る。加えて、添付の図面に示され、及び/又はここで説明される論理フローは、望ましい結果を達成するために、示された特定の順序または連続的な順序を必ずしも必要としない。他の実施形態（又は実施例）は、以下の特許請求の範囲内にあり得る。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【手続補正書】
【提出日】2023-03-14
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
第１の入力端子及び第１の出力端子を有する第１のインダクタ（１０７）と、
第２の入力端子及び第２の出力端子を有する第２のインダクタ（１０９）であって、前記第１のインダクタ（１０７）の第１の入力端子と前記第２のインダクタ（１０９）の第２の入力端子とが直流電源（１０５）の第１の電源端子に接続される前記第２のインダクタ（１０９）と、
第１のスイッチ（１１０）の第１の端子を介して前記第１の出力端子に接続された前記第１のスイッチ（１１０）と、
第２のスイッチ（１１２）の第２の端子を介して前記第２の出力端子に接続された前記第２のスイッチ（１１２）とを備える共振増幅器（１００）であって、
前記第１のスイッチ（１１０）と前記第２のスイッチ（１１２）はクロック信号に基づいて位相がずれて駆動され、
前記第１のインダクタ（１０７）は、前記第１のスイッチ（１１０）の第１の端子と前記第１のスイッチ（１１０）の第２の端子との両端に接続された第１のキャパシタンスと共振するように構成され、
前記第２のインダクタ（１０９）は、前記第２のスイッチ（１１２）の第１の端子と前記第２のスイッチ（１１２）の第２の端子との両端に接続された第２のキャパシタンスと共振するように構成される、
前記直流電源（１０５）の第２の電源端子は、前記第１のスイッチ（１１０）の第２の端子と、前記第２のスイッチ（１１２）の第１の端子と、前記第１のキャパシタンスの第１の端子と、前記第２のキャパシタンスの第１の端子とに接続され、
前記第１のインダクタ（１０７）の第１の出力端子は、前記第１のスイッチ（１１０）の第１の端子と、前記第１のキャパシタンスの第２の端子とに接続され、
前記第２のインダクタ（１０９）の第２の出力端子は、前記第２のスイッチ（１１２）の第２の端子と、前記第２のキャパシタンスの第２の端子とに接続され、
前記共振増幅器（１００）はさらに、前記第１の出力端子と前記第２の出力端子に接続された負荷整合回路を備える、
共振増幅器（１００）。
第２の入力端子及び第２の出力端子を有する第２のインダクタ（１０９）であって、前記第１のインダクタ（１０７）の第１の入力端子と前記第２のインダクタ（１０９）の第２の入力端子とが直流電源（１０５）の第１の電源端子に接続される前記第２のインダクタ（１０９）と、
第１のスイッチ（１１０）の第１の端子を介して前記第１の出力端子に接続された前記第１のスイッチ（１１０）と、
第２のスイッチ（１１２）の第２の端子を介して前記第２の出力端子に接続された前記第２のスイッチ（１１２）とを備える共振増幅器（１００）であって、
前記第１のスイッチ（１１０）と前記第２のスイッチ（１１２）はクロック信号に基づいて位相がずれて駆動され、
前記第１のインダクタ（１０７）は、前記第１のスイッチ（１１０）の第１の端子と前記第１のスイッチ（１１０）の第２の端子との両端に接続された第１のキャパシタンスと共振するように構成され、
前記第２のインダクタ（１０９）は、前記第２のスイッチ（１１２）の第１の端子と前記第２のスイッチ（１１２）の第２の端子との両端に接続された第２のキャパシタンスと共振するように構成される、
前記直流電源（１０５）の第２の電源端子は、前記第１のスイッチ（１１０）の第２の端子と、前記第２のスイッチ（１１２）の第１の端子と、前記第１のキャパシタンスの第１の端子と、前記第２のキャパシタンスの第１の端子とに接続され、
前記第１のインダクタ（１０７）の第１の出力端子は、前記第１のスイッチ（１１０）の第１の端子と、前記第１のキャパシタンスの第２の端子とに接続され、
前記第２のインダクタ（１０９）の第２の出力端子は、前記第２のスイッチ（１１２）の第２の端子と、前記第２のキャパシタンスの第２の端子とに接続され、
前記共振増幅器（１００）はさらに、前記第１の出力端子と前記第２の出力端子に接続された負荷整合回路を備える、
共振増幅器（１００）。
【請求項2】
前記第１の電源端子は正極端子であり、
前記第２の電源端子は負極端子であり、
前記第１のスイッチ（１１０）の第１の端子は前記第１のスイッチ（１１０）のドレイン端子に対応し、
前記第１のスイッチ（１１０）の第２の端子は前記第１のスイッチ（１１０）のソース端子に対応し、
前記第２のスイッチ（１１２）の第１の端子は前記第２のスイッチ（１１２）のソース端子に対応し、
前記第２のスイッチ（１１２）の第２の端子は前記第２のスイッチ（１１２）のドレイン端子に対応する、
請求項１に記載の共振増幅器（１００）。
前記第２の電源端子は負極端子であり、
前記第１のスイッチ（１１０）の第１の端子は前記第１のスイッチ（１１０）のドレイン端子に対応し、
前記第１のスイッチ（１１０）の第２の端子は前記第１のスイッチ（１１０）のソース端子に対応し、
前記第２のスイッチ（１１２）の第１の端子は前記第２のスイッチ（１１２）のソース端子に対応し、
前記第２のスイッチ（１１２）の第２の端子は前記第２のスイッチ（１１２）のドレイン端子に対応する、
請求項１に記載の共振増幅器（１００）。
【請求項3】
前記第１のキャパシタンスは、前記第１のスイッチ（１１０）自身の固有キャパシタンスを含み、
前記第２のキャパシタンスは、前記第２のスイッチ（１１２）自身の固有キャパシタンスを含み、
オプションでは、前記固有キャパシタンスは、前記第１のスイッチ（１１０）のドレイン－ソース間のキャパシタンス及び前記第１のスイッチ（１１０）のゲート－ドレイン間のキャパシタンスである、
請求項１又は２に記載の共振増幅器（１００）。
前記第２のキャパシタンスは、前記第２のスイッチ（１１２）自身の固有キャパシタンスを含み、
オプションでは、前記固有キャパシタンスは、前記第１のスイッチ（１１０）のドレイン－ソース間のキャパシタンス及び前記第１のスイッチ（１１０）のゲート－ドレイン間のキャパシタンスである、
請求項１又は２に記載の共振増幅器（１００）。
【請求項4】
（１）前記第１のスイッチ（１１０）及び前記第２のスイッチ（１１２）はそれぞれ電界効果トランジスタを備えることと、
（２）前記第１のスイッチ（１１０）及び前記第２のスイッチ（１１２）はそれぞれ、高電子移動度トランジスタ（ＨＥＭＴ）、窒化ガリウム（ＧａＮ）ＨＥＭＴ、ガリウムヒ素（ＧａＡｓ）ＨＥＭＴ、バイポーラ接合型トランジスタ（ＢＪＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、接合ゲート型電界効果トランジスタ、サイリスタ、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、炭化ケイ素（ＳｉＣ）（ＭＯＳＦＥＴ）、シリコン（Ｓｉ）（ＭＯＳＦＥＴ）、ダイオード、及び／又はシリコン制御整流器であることと、
のうちの少なくとも一方である、
請求項１～３のうちのいずれかに記載の共振増幅器（１００）。
（２）前記第１のスイッチ（１１０）及び前記第２のスイッチ（１１２）はそれぞれ、高電子移動度トランジスタ（ＨＥＭＴ）、窒化ガリウム（ＧａＮ）ＨＥＭＴ、ガリウムヒ素（ＧａＡｓ）ＨＥＭＴ、バイポーラ接合型トランジスタ（ＢＪＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、接合ゲート型電界効果トランジスタ、サイリスタ、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、炭化ケイ素（ＳｉＣ）（ＭＯＳＦＥＴ）、シリコン（Ｓｉ）（ＭＯＳＦＥＴ）、ダイオード、及び／又はシリコン制御整流器であることと、
のうちの少なくとも一方である、
請求項１～３のうちのいずれかに記載の共振増幅器（１００）。
【請求項5】
前記第１のスイッチ（１１０）と前記第２のスイッチ（１１２）の両端に接続された負荷（１３０）をさらに備え、
オプションでは、前記負荷（１３０）は複数の負荷を備え、前記直流電源の出力は前記複数の負荷の少なくとも一部に接続される、
請求項１～４のうちのいずれかに記載の共振増幅器（１００）。
オプションでは、前記負荷（１３０）は複数の負荷を備え、前記直流電源の出力は前記複数の負荷の少なくとも一部に接続される、
請求項１～４のうちのいずれかに記載の共振増幅器（１００）。
【請求項6】
（１）前記負荷整合回路は、少なくとも１つのブロッキングキャパシタ（６０５，６１０）にさらに接続されることと、
（２）前記負荷整合回路は、少なくとも１つのインダクタ、少なくとも１つのキャパシタ、及び／又は少なくとも１つのトランスを備えることと、
のうちの少なくとも一方である、
請求項１～５のうちのいずれか１つに記載の共振増幅器（１００）。
（２）前記負荷整合回路は、少なくとも１つのインダクタ、少なくとも１つのキャパシタ、及び／又は少なくとも１つのトランスを備えることと、
のうちの少なくとも一方である、
請求項１～５のうちのいずれか１つに記載の共振増幅器（１００）。
【請求項7】
負荷（１３０）に直流出力を提供するように構成された整流回路をさらに備える、
請求項１～６のうちのいずれか１つに記載の共振増幅器（１００）。
請求項１～６のうちのいずれか１つに記載の共振増幅器（１００）。
【請求項8】
第１のブロッキング入力及び第１のブロッキング出力を有する第１のブロッキングキャパシタ（６０５，６１０）であって、前記第１のブロッキング入力が少なくとも前記第１のスイッチ（１１０）に接続されかつ前記第１のブロッキング出力が負荷（１３０）に接続される前記第１のブロッキングキャパシタ（６０５，６１０）と、
第２のブロッキング入力及び第２のブロッキング出力を有する第２のブロッキングキャパシタ（６０５，６１０）であって、前記第２のブロッキング入力が少なくとも前記第２のスイッチ（１１２）に接続されかつ前記第２のブロッキング出力が負荷（１３０）に接続される、前記第２のブロッキングキャパシタ（６０５，６１０）と、
のうちの少なくとも１つを備える、
請求項１～７のうちのいずれかに記載の共振増幅器（１００）。
第２のブロッキング入力及び第２のブロッキング出力を有する第２のブロッキングキャパシタ（６０５，６１０）であって、前記第２のブロッキング入力が少なくとも前記第２のスイッチ（１１２）に接続されかつ前記第２のブロッキング出力が負荷（１３０）に接続される、前記第２のブロッキングキャパシタ（６０５，６１０）と、
のうちの少なくとも１つを備える、
請求項１～７のうちのいずれかに記載の共振増幅器（１００）。
【請求項9】
前記第１のインダクタ（１０７）及び／又は第２のインダクタ（１０９）はそれぞれトランスを備える、
請求項１～８のうちのいずれかに記載の共振増幅器（１００）。
請求項１～８のうちのいずれかに記載の共振増幅器（１００）。
【請求項10】
（１）前記第１のスイッチ（１１０）及び前記第２のスイッチ（１１２）は、前記第１のスイッチ（１１０）の第３の端子及び前記第２のスイッチ（１１２）の第３の端子に供給される前記クロック信号に基づいて、１８０度だけ位相がずれて駆動されることと、
（２）前記共振増幅器（１００）は、並列及び／又は直列に接続された複数の共振増幅器のアレイ（１９４）を備えることと、
のうちの少なくとも一方である、
請求項１～９のうちのいずれかに記載の共振増幅器（１００）。
（２）前記共振増幅器（１００）は、並列及び／又は直列に接続された複数の共振増幅器のアレイ（１９４）を備えることと、
のうちの少なくとも一方である、
請求項１～９のうちのいずれかに記載の共振増幅器（１００）。
【請求項11】
前記第１のスイッチ（１１０）は複数の第１のスイッチを備え、
オプションでは、前記複数の第１のスイッチは、前記複数の第１のスイッチを同時にオン及び／又はオフするように構成された共通クロック（１６７Ａ）を共有する、
請求項１～１０のうちのいずれか１つに記載の共振増幅器（１００）。
オプションでは、前記複数の第１のスイッチは、前記複数の第１のスイッチを同時にオン及び／又はオフするように構成された共通クロック（１６７Ａ）を共有する、
請求項１～１０のうちのいずれか１つに記載の共振増幅器（１００）。
【請求項12】
前記第２のスイッチ（１１２）は複数の第２のスイッチを備え、
オプションでは、前記複数の第２のスイッチは、前記複数の第２のスイッチを同時にオン及び／又はオフするように構成された共通クロック（１６７Ｂ）を共有する、
請求項１～１１のうちのいずれか１つに記載の共振増幅器（１００）。
オプションでは、前記複数の第２のスイッチは、前記複数の第２のスイッチを同時にオン及び／又はオフするように構成された共通クロック（１６７Ｂ）を共有する、
請求項１～１１のうちのいずれか１つに記載の共振増幅器（１００）。
【請求項13】
前記第１のスイッチ（１１０）は複数の第１のスイッチを備え、
前記第２のスイッチ（１１２）は複数の第２のスイッチを備え、
オプションでは、前記複数の第１のスイッチのうちの複数のスイッチの１つと、前記複数の第２スイッチにおける別のスイッチは時間間隔を共有し、
前記時間間隔の第１の部分において、前記複数の第１のスイッチのうちの複数のスイッチの１つはオン及びオフされるようにゲート制御され、
次いで、前記時間間隔の第２の部分において、前記複数の第２のスイッチにおける別のスイッチがオン及びオフされるようにゲート制御される、
請求項１～１２のうちのいずれか１つに記載の共振増幅器（１００）。
前記第２のスイッチ（１１２）は複数の第２のスイッチを備え、
オプションでは、前記複数の第１のスイッチのうちの複数のスイッチの１つと、前記複数の第２スイッチにおける別のスイッチは時間間隔を共有し、
前記時間間隔の第１の部分において、前記複数の第１のスイッチのうちの複数のスイッチの１つはオン及びオフされるようにゲート制御され、
次いで、前記時間間隔の第２の部分において、前記複数の第２のスイッチにおける別のスイッチがオン及びオフされるようにゲート制御される、
請求項１～１２のうちのいずれか１つに記載の共振増幅器（１００）。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【0059】
トレース９０１Ｅ－Ｆは、スイッチＳ１（ＩDS1 ９０１Ｅ）及びスイッチＳ２（ＩDS2，９０１Ｆ）のそれぞれに流れる電流を示す。トレース９０１Ｇは、実質的に正弦波であるスイッチＳ１とＳ２の合成電圧（ＶS1－ＶS2）を示す。トレース９０１Ｈは、低域通過整合回路網８５０によるフィルタリング後の結果の出力電圧（Ｖout ９０１Ｈ）を示す。低域通過整合回路網８５０の後段の対応する出力電流（Ｉout，９０１Ｉ）も示される。時点Ｔ0、Ｔ2、及びＴ4は、最大出力電圧の時間を表す。時間期間（Ｔ2－Ｔ0）は、動作周波数の逆数に等しくなる。例として、１３．５６ＭＨｚの動作周波数の場合、時間期間は７３．７４ｎｓであり、半周期（Ｔ1－Ｔ0）は３６．９ｎｓである。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【0064】
設計１１００と１１２０の両方には、同じ又は類似の品質係数（Ｑ）の低域通過整合回路網が含まれている。どちらの設計も５０Ωの負荷に１０００Ｗを供給するが、回路１１００のより高い利得では、同じ又は同様の出力電力を実現するためにはるかに低い入力電圧（７３ボルト（Ｖ）対２８９Ｖ）が必要になる場合がある。さらに、回路１１００の効率はより高く（９２％対８５％）、Ｅ級１１２０に比較して、回路１１００の出力信号における最大の高調波は（４１ｄＢ対３０ｄＢで）著しく低い。さらに、回路１１００は、より高い電力密度（両方の設計についてヒートシンクなしで計算される）を有してもよい。Ｅ級回路１１２０と比較した場合、一部には、従来のＥ級１１２０で必要なより大きな値の誘導素子が必要であるためである。より具体的には、回路１１００の最大のインダクタは１８０ｎＨであり、インダクタ１１０７を空芯インダクタとして実装し、ＰＣＢに埋め込むことができる。一方、Ｅ級回路１１２０における最大インダクタは（２０，０００ｎＨで）非常に大きすぎる。図１１はパフォーマンス結果の例を示すが、これらは一例であるため、結果は実施例によって異なる場合がある。
【外国語明細書】