特開 2023-72333 半導体発光素子および半導体発光素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023072333

(43)【公開日】2023-05-24

(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法

(51)【国際特許分類】

   H01L 33/44 20100101AFI20230517BHJP

   H01L 33/32 20100101ALI20230517BHJP

【ＦＩ】

H01L33/44

H01L33/32

【審査請求】有

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2021184804

(22)【出願日】2021-11-12

(71)【出願人】

【識別番号】000226242

【氏名又は名称】日機装株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(72)【発明者】

【氏名】丹羽 紀隆

(72)【発明者】

【氏名】稲津 哲彦

【テーマコード（参考）】

5F241

【Ｆターム（参考）】

5F241AA43

5F241CA04

5F241CA05

5F241CA13

5F241CA22

5F241CA40

5F241CA65

5F241CA66

5F241CA73

5F241CA74

5F241CA77

5F241CA92

5F241CA93

5F241CB05

5F241CB11

(57)【要約】

【課題】信頼性を十分に確保できる半導体発光素子を提供する。
【解決手段】半導体発光素子１０は、ベース層１２上に設けられ、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層１４と、ｎ型半導体層１４上に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層１６と、活性層１６上に設けられるｐ型半導体層１８と、ｐ型半導体層１８の上面１８ａと接触するｐ側コンタクト電極２０と、ｐ側コンタクト電極２０を被覆し、ｐ型半導体層１８の上面１８ａと接触し、ＳｉＯ_２から構成される誘電体保護層２４と、活性層１６およびｐ型半導体層１８のそれぞれの側面１６ｄ、１８ｄと接触し、ｐ型半導体層１８の上面１８ａと接触し、誘電体保護層２４を被覆し、Ａｌ_２Ｏ_３から構成される誘電体被覆層２６と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

ベース層上に設けられ、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層と、
前記ｎ型半導体層上に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、
前記活性層上に設けられるｐ型半導体層と、
前記ｐ型半導体層の上面と接触するｐ側コンタクト電極と、
前記ｐ側コンタクト電極を被覆し、前記ｐ型半導体層の上面と接触し、ＳｉＯ_２から構成される誘電体保護層と、
前記活性層および前記ｐ型半導体層のそれぞれの側面と接触し、前記ｐ型半導体層の上面と接触し、前記誘電体保護層を被覆し、Ａｌ_２Ｏ_３から構成される誘電体被覆層と、を備える半導体発光素子。

【請求項2】

前記ｐ型半導体層の上面と前記誘電体保護層が接触する第１面積は、前記ｐ型半導体層の上面と前記誘電体被覆層が接触する第２面積よりも小さい、請求項１に記載の半導体発光素子。

【請求項3】

ベース層上に、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層、ＡｌＧａＮ系半導体材料から構成される活性層、および、ｐ型半導体層を順に形成する工程と、
前記活性層および前記ｐ型半導体層を部分的に除去し、前記ｎ型半導体層を露出させる工程と、
前記ｐ型半導体層の上面と接触するｐ側コンタクト電極を形成する工程と、
前記ｐ側コンタクト電極を被覆し、前記ｐ型半導体層の上面と接触し、前記活性層および前記ｐ型半導体層のそれぞれの側面と接触し、ＳｉＯ_２から構成される誘電体保護層を形成する工程と、
前記誘電体保護層上において、前記ｐ側コンタクト電極の全体と重なる領域にマスクを形成する工程と、
前記マスクと重ならない領域にある前記誘電体保護層をウェットエッチングにより除去し、前記活性層および前記ｐ型半導体層のそれぞれの側面を露出させる工程と、
前記誘電体保護層を被覆し、前記活性層および前記ｐ型半導体層のそれぞれの側面と接触し、Ａｌ_２Ｏ_３から構成される誘電体被覆層を形成する工程と、を備える半導体発光素子の製造方法。

【請求項4】

前記誘電体保護層は、前記ｐ型半導体層の上面の一部が露出するように除去され、
前記誘電体被覆層は、前記ｐ型半導体層の上面と接触するように形成される、請求項３に記載の半導体発光素子の製造方法。

【請求項5】

前記ｐ側コンタクト電極上の前記誘電体保護層および前記誘電体被覆層をドライエッチングにより除去して接続開口を形成する工程と、
前記接続開口において前記ｐ側コンタクト電極と接続するｐ側電流拡散層を形成する工程と、をさらに備える、請求項３または４に記載の半導体発光素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体発光素子および半導体発光素子の製造方法に関する。

【背景技術】

【0002】

半導体発光素子は、基板上に積層されるｎ型半導体層、活性層およびｐ型半導体層を有する。ｎ型半導体層、活性層およびｐ型半導体層は、傾斜した側面を有する。傾斜した側面は、ＳｉＯ_２からなる保護膜によって被覆される（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１６－１７１１４１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

保護膜に含まれるＳｉが活性層やｐ型半導体層に拡散すると、活性層やｐ型半導体層の信頼性が低下するおそれがある。

【0005】

本発明はこうした課題に鑑みてなされたものであり、信頼性を十分に確保できる半導体発光素子および半導体発光素子の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明のある態様の半導体発光素子は、ベース層上に設けられ、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層と、前記ｎ型半導体層上に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、前記活性層上に設けられるｐ型半導体層と、前記ｐ型半導体層の上面と接触するｐ側コンタクト電極と、前記ｐ側コンタクト電極を被覆し、前記ｐ型半導体層の上面と接触し、ＳｉＯ_２から構成される誘電体保護層と、前記活性層および前記ｐ型半導体層のそれぞれの側面と接触し、前記ｐ型半導体層の上面と接触し、前記誘電体保護層を被覆し、Ａｌ_２Ｏ_３から構成される誘電体被覆層と、を備える

【0007】

本発明の別の態様は、半導体発光素子の製造方法である。この方法は、ベース層上に、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層、ＡｌＧａＮ系半導体材料から構成される活性層、および、ｐ型半導体層を順に形成する工程と、前記活性層および前記ｐ型半導体層を部分的に除去し、前記ｎ型半導体層を露出させる工程と、前記ｐ型半導体層の上面と接触するｐ側コンタクト電極を形成する工程と、前記ｐ側コンタクト電極を被覆し、前記ｐ型半導体層の上面と接触し、前記活性層および前記ｐ型半導体層のそれぞれの側面と接触し、ＳｉＯ_２から構成される誘電体保護層を形成する工程と、前記誘電体保護層上において、前記ｐ側コンタクト電極の全体と重なる領域にマスクを形成する工程と、前記マスクと重ならない領域にある前記誘電体保護層をウェットエッチングにより除去し、前記活性層および前記ｐ型半導体層のそれぞれの側面を露出させる工程と、前記誘電体保護層を被覆し、前記活性層および前記ｐ型半導体層のそれぞれの側面と接触し、Ａｌ_２Ｏ_３から構成される誘電体被覆層を形成する工程と、を備える。

【発明の効果】

【0008】

本発明によれば、信頼性を十分に確保できる半導体発光素子および半導体発光素子の製造方法を提供できる。

【図面の簡単な説明】

【0009】

【図1】実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。

【図2】半導体発光素子の製造工程を概略的に示す図である。

【図3】半導体発光素子の製造工程を概略的に示す図である。

【図4】半導体発光素子の製造工程を概略的に示す図である。

【図5】半導体発光素子の製造工程を概略的に示す図である。

【図6】半導体発光素子の製造工程を概略的に示す図である。

【図7】半導体発光素子の製造工程を概略的に示す図である。

【図8】半導体発光素子の製造工程を概略的に示す図である。

【図9】半導体発光素子の製造工程を概略的に示す図である。

【図10】半導体発光素子の製造工程を概略的に示す図である。

【図11】半導体発光素子の製造工程を概略的に示す図である。

【図12】半導体発光素子の製造工程を概略的に示す図である。

【図13】半導体発光素子の製造工程を概略的に示す図である。

【発明を実施するための形態】

【0010】

以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。

【0011】

本実施の形態に係る半導体発光素子は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成され、いわゆるＤＵＶ－ＬＥＤ（Deep UltraViolet-Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料が用いられる。本実施の形態では、特に、中心波長λが約２４０ｎｍ～３２０ｎｍの深紫外光を発する場合について示す。

【0012】

本明細書において、「ＡｌＧａＮ系半導体材料」とは、少なくとも窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）を含む半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ_{１－ｘ－ｙ}Ａｌ_ｘＧａ_ｙＮ（０＜ｘ＋ｙ≦１、０＜ｘ＜１、０＜ｙ＜１）の組成で表すことができ、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む。本明細書の「ＡｌＧａＮ系半導体材料」とは、例えば、ＡｌＮ比率およびＧａＮ比率のそれぞれが１％以上であり、好ましくは５％以上、１０％以上または２０％以上である。

【0013】

また、ＡｌＮを含まない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、ＧａＮやＩｎＧａＮが含まれる。同様に、ＧａＮを含まない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、ＡｌＮやＩｎＡｌＮが含まれる。

【0014】

図１は、実施の形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、ベース層１２と、ｎ型半導体層１４と、活性層１６と、ｐ型半導体層１８と、ｐ側コンタクト電極２０と、ｐ側被覆電極層２２と、誘電体保護層２４と、誘電体被覆層２６と、ｎ側コンタクト電極２８と、ｐ側電流拡散層３０と、ｎ側電流拡散層３２と、誘電体封止層３４と、ｐ側パッド電極３６と、ｎ側パッド電極３８とを備える。ベース層１２は、基板４０と、第１バッファ層４２と、第２バッファ層４４とを含む。

【0015】

図１において、矢印Ａで示される方向を「上下方向」または「厚み方向」ということがある。また、ベース層１２（または基板４０）から見て、ベース層１２（または基板４０）から離れる方向を上側、ベース層１２（または基板４０）に向かう方向を下側ということがある。

【0016】

基板４０は、半導体発光素子１０が発する深紫外光に対して透光性を有する材料から構成され、例えば、サファイア（Ａｌ_２Ｏ_３）から構成される。基板４０は、第１主面４０ａと、第１主面４０ａとは反対側の第２主面４０ｂとを有する。第１主面４０ａは、第１バッファ層４２からｐ型半導体層１８までの各層を成長させるための結晶成長面である。第１主面４０ａは、深さおよびピッチがサブミクロン（１μｍ以下）である微細な凹凸パターンを有する。このような基板４０は、パターン化サファイア基板（ＰＳＳ；Patterned Sapphire Substrate）とも呼ばれる。第１主面４０ａは、パターン化されていない平坦面によって構成されてもよい。第２主面４０ｂは、活性層１６が発する深紫外光を外部に取り出すための光取出面１２ｅである。

【0017】

第１バッファ層４２は、基板４０の第１主面４０ａに設けられる。第１バッファ層４２は、第２バッファ層４４を形成するための下地層（テンプレート層）である。第１バッファ層４２は、例えば、アンドープのＡｌＮ層であり、高温成長させたＡｌＮ（ＨＴ－ＡｌＮ；High Temperature-AlN）層である。第１バッファ層４２は、アンドープのＡｌＧａＮ層であってもよく、第２バッファ層４４のＡｌＮ比率よりも高いＡｌＮ比率を有するＡｌＧａＮ層であってもよい。第１バッファ層４２は、１μｍ以上３μｍ以下の厚さを有し、例えば、２μｍ程度の厚さを有する。

【0018】

第２バッファ層４４は、第１バッファ層４２に設けられる。第２バッファ層４４は、アンドープのＡｌＧａＮ系半導体材料から構成され、例えば、第１バッファ層４２のＡｌＮ比率よりも低いＡｌＮ比率を有するＡｌＧａＮ層である。第２バッファ層４４のＡｌＮ比率は、例えば、ｎ型半導体層１４のＡｌＮ比率と同じある。第２バッファ層４４のＡｌＮ比率は、ｎ型半導体層１４のＡｌＮ比率より大きくてもよい。第２バッファ層４４は、２０ｎｍ以上２００ｎｍ以下の厚さを有し、例えば、１００ｎｍ程度の厚さを有する。

【0019】

第２バッファ層４４は、シリコン（Ｓｉ）などのｎ型不純物を実質的に含まないように構成される。第２バッファ層４４のＳｉ濃度は、例えば、５×１０^１７ｃｍ^－３以下である。第２バッファ層４４は、ｎ型半導体層１４と比べてｎ型不純物濃度が低いために導電率が低い（つまり抵抗率が高い）。第２バッファ層４４は、ｎ側コンタクト電極２８から活性層１６に向けて電子を注入する際の導電に寄与しない。

【0020】

ベース層１２は、第１上面１２ａと、第２上面１２ｂと、第１角度θ１で傾斜する側面（または傾斜面）１２ｃと、第３角度θ３で傾斜する側面（または傾斜面）１２ｄと、光取出面１２ｅとを有する。第１上面１２ａは、ｎ型半導体層１４が設けられる部分であり、例えば、第２バッファ層４４の上面である。第２上面１２ｂは、第１上面１２ａの外側に位置し、ベース層１２の外周に沿って設けられる。第２上面１２ｂは、ｎ型半導体層１４が設けられない部分であり、第１バッファ層４２に設けられる。第１角度θ１で傾斜する側面１２ｃは、第２バッファ層４４に設けられる。第１角度θ１は、４０度よりも大きく（つまり、４０度を含まない）、７０度以下である。第３角度θ３で傾斜する側面１２ｄは、第１バッファ層４２に設けられる。第３角度θ３は、第１角度θ１よりも小さく、４０度以下である。

【0021】

ｎ型半導体層１４は、ベース層１２の第１上面１２ａに設けられる。ｎ型半導体層１４は、ｎ型のＡｌＧａＮ系半導体材料から構成され、例えば、ｎ型の不純物としてＳｉがドープされる。ｎ型半導体層１４のＡｌＮ比率は、例えば２５％以上であり、好ましくは、４０％以上または５０％以上である。ｎ型半導体層１４のＡｌＮ比率は、８０％以下であり、好ましくは７０％以下である。ｎ型半導体層１４は、１μｍ以上３μｍ以下の厚さを有し、例えば、２μｍ程度の厚さを有する。ｎ型半導体層１４のＳｉ濃度は、１×１０^１８／ｃｍ^３以上５×１０^１９／ｃｍ^３以下である。ｎ型半導体層１４のＳｉ濃度は、好ましくは５×１０^１８／ｃｍ^３以上３×１０^１９／ｃｍ^３以下であり、より好ましくは７×１０^１８／ｃｍ^３以上２×１０^１９／ｃｍ^３以下である。

【0022】

ｎ型半導体層１４は、第１上面１４ａと、第２上面１４ｂとを有する。第１上面１４ａは、活性層１６が形成される部分であり、第２上面１４ｂは、活性層１６が形成されない部分である。ｎ型半導体層１４は、第１角度θ１で傾斜する側面（または傾斜面）１４ｃと、第２角度θ２で傾斜する側面（または傾斜面）１４ｄとを有する。第１角度θ１で傾斜する側面１４ｃは、第２上面１４ｂよりも下側に位置する。第２角度θ２で傾斜する側面１４ｄは、第２上面１４ｂよりも上側に位置する。第２角度θ２は、第１角度θ１よりも小さく、４０度以下である。

【0023】

活性層１６は、ｎ型半導体層１４の第１上面１４ａに設けられる。活性層１６は、ＡｌＧａＮ系半導体材料から構成され、ｎ型半導体層１４とｐ型半導体層１８の間に挟まれてダブルへテロ構造を形成する。活性層１６は、３５５ｎｍ以下、例えば、３２０ｎｍ以下の波長を有する深紫外光を出力するようにＡｌＮ比率が選択される。活性層１６は、第２角度θ２で傾斜する側面（または傾斜面）１６ｄを有する。

【0024】

活性層１６は、例えば、単層または多層の量子井戸構造を有し、アンドープのＡｌＧａＮ系半導体材料から構成される障壁層と、アンドープのＡｌＧａＮ系半導体材料から構成される井戸層とを含む。活性層１６は、例えば、ｎ型半導体層１４と直接接触する第１障壁層と、第１障壁層上に設けられる第１井戸層とを含む。第１井戸層とｐ型半導体層１８の間に、障壁層および井戸層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層のそれぞれは、１ｎｍ以上２０ｎｍ以下の厚さを有し、例えば、２ｎｍ以上１０ｎｍ以下の厚さを有する。

【0025】

活性層１６とｐ型半導体層１８の間には、電子ブロック層がさらに設けられてもよい。電子ブロック層は、アンドープのＡｌＧａＮ系半導体材料から構成される。電子ブロック層のＡｌＮ比率は、４０％以上であり、好ましくは５０％以上である。電子ブロック層のＡｌＮ比率は、８０％以上であってもよい。電子ブロック層は、ＧａＮを含有しないＡｌＮ系半導体材料から構成されてもよく、ＡｌＮ層であってもよい。電子ブロック層は、１ｎｍ以上１０ｎｍ以下の厚さを有し、例えば、２ｎｍ以上５ｎｍ以下の厚さを有する。電子ブロック層は、第２角度θで傾斜する側面（または傾斜面）を有する。

【0026】

ｐ型半導体層１８は、活性層１６上に形成される。ｐ型半導体層１８は、電子ブロック層が設けられる場合、電子ブロック層上に形成される。ｐ型半導体層１８は、ｐ型のＡｌＧａＮ系半導体材料またはｐ型のＧａＮ系半導体材料から構成される。ｐ型半導体層１８は、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層またはＧａＮ層である。ｐ型半導体層１８は、例えば、２０ｎｍ以上４００ｎｍ以下の厚さを有する。ｐ型半導体層１８は、上面１８ａと、第２角度θ２で傾斜する側面（または傾斜面）１８ｄとを有する。

【0027】

ｐ型半導体層１８は、複数層によって構成されてもよい。ｐ型半導体層１８は、例えば、ｐ型クラッド層とｐ型コンタクト層を有してもよい。ｐ型クラッド層は、ｐ型コンタクト層と比較して相対的に高いＡｌＮ比率を有するｐ型ＡｌＧａＮ層であり、活性層１６または電子ブロック層と直接接触する。ｐ型コンタクト層は、ｐ型クラッド層と比較して相対的に低いＡｌＮ比率を有するｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。ｐ型コンタクト層は、ｐ型クラッド層上に設けられ、ｐ側コンタクト電極２０と直接接触する。ｐ型クラッド層は、ｐ型第１クラッド層と、ｐ側第２クラッド層とを有してもよい。

【0028】

ｐ型第１クラッド層のＡｌＮ比率は、ｐ側第２クラッド層のＡｌＮ比率よりも大きい。ｐ型第１クラッド層のＡｌＮ比率は、ｎ型半導体層１４のＡｌＮ比率と同程度、または、ｎ型半導体層１４のＡｌＮ比率よりも大きい。ｐ型第１クラッド層のＡｌＮ比率は、２５％以上であり、好ましくは４０％以上または５０％以上である。ｐ型第１クラッド層のＡｌＮ比率は、７０％以上または８０％以上であってもよい。ｐ型第１クラッド層は、１０ｎｍ以上１００ｎｍ以下の厚さを有し、例えば、１５ｎｍ以上７０ｎｍ以下の厚さを有する。

【0029】

ｐ型第２クラッド層は、ｐ型第１クラッド層上に設けられる。ｐ型第２クラッド層のＡｌＮ比率は、ｐ型第１クラッド層のＡｌＮ比率よりも低く、ｐ型コンタクト層のＡｌＮ比率よりも高い。ｐ型第２クラッド層のＡｌＮ比率は、２５％以上であり、好ましくは４０％以上または５０％以上である。ｐ型第２クラッド層のＡｌＮ比率は、例えば、ｎ型半導体層１４のＡｌＮ比率の±１０％の範囲内である。ｐ型第２クラッド層は、５ｎｍ以上２５０ｎｍ以下の厚さを有し、例えば、１０ｎｍ以上１５０ｎｍ以下の厚さを有する。なお、ｐ型第２クラッド層が設けられなくてもよく、ｐ型クラッド層がｐ型第１クラッド層のみで構成されてもよい。

【0030】

ｐ型コンタクト層は、ｐ側コンタクト電極２０と良好なオーミック接触を得るために、相対的に低いＡｌＮ比率を有する。ｐ型コンタクト層のＡｌＮ比率は、２０％以下であり、好ましくは１０％以下、５％以下または０％である。ｐ型コンタクト層は、ｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。ｐ型コンタクト層は、実質的にＡｌＮを含まないｐ型ＧａＮ系半導体材料から構成されてもよい。ｐ型コンタクト層は、活性層１６が発する深紫外光の吸収量を小さくするために薄く形成されることが好ましい。ｐ型コンタクト層は、５ｎｍ以上３０ｎｍ以下の厚さを有し、例えば、１０ｎｍ以上２０ｎｍ以下の厚さを有する。

【0031】

ｐ側コンタクト電極２０は、ｐ型半導体層１８の上面１８ａに設けられる。ｐ側コンタクト電極２０は、ｐ型半導体層１８（例えば、ｐ型コンタクト層）とオーミック接触可能であり、深紫外光に対する反射率が高い材料で構成される。ｐ側コンタクト電極２０は、ｐ型半導体層１８の上面１８ａと直接接触するＲｈ層を含む。ｐ側コンタクト電極２０は、例えばＲｈ層のみからなる。ｐ側コンタクト電極２０に含まれるＲｈ層の厚さは、５０ｎｍ以上２００ｎｍ以下であり、例えば７０ｎｍ以上１５０ｎｍ以下である。ｐ側コンタクト電極２０に含まれるＲｈ層の膜密度は、１２ｇ／ｃｍ^３以上であり、例えば１２．２ｇ／ｃｍ^３以上１２．５ｇ／ｃｍ^３以下である。ｐ側コンタクト電極２０に含まれるＲｈ層の膜密度を大きくすることにより、反射電極としての機能を高めることができる。Ｒｈ層の膜密度を１２ｇ／ｃｍ^３以上とすることにより、波長２８０ｎｍの紫外光に対して６５％以上の反射率が得られる。

【0032】

ｐ側被覆電極層２２は、ｐ側コンタクト電極２０の上面２０ａおよび側面２０ｂと直接接触し、ｐ側コンタクト電極２０の全体を被覆する。ｐ側被覆電極層２２の形成範囲Ｗ２は、ｐ側コンタクト電極２０の形成範囲Ｗ１よりも広い。ｐ側被覆電極層２２は、例えば、Ｔｉ／Ｒｈ／ＴｉＮの積層構造を有する。ｐ側被覆電極層２２のＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｐ側被覆電極層２２のＴｉ層は、ｐ側コンタクト電極２０のＲｈ層とｐ側被覆電極層２２のＲｈ層の間の接着性を高める。ｐ側被覆電極層２２のＲｈ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。ｐ側被覆電極層２２のＴｉＮ層は、導電性を有する窒化チタン（ＴｉＮ）から構成される。ｐ側被覆電極層２２のＴｉＮ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。

【0033】

誘電体保護層２４は、第１接続開口２４ｐを有し、第１接続開口２４ｐとは異なる箇所においてｐ側被覆電極層２２を被覆する。誘電体保護層２４は、第１接続開口２４ｐとは異なる箇所においてｐ側コンタクト電極２０を被覆する。誘電体保護層２４は、ｐ側被覆電極層２２の上面２２ａおよび側面２２ｂと直接接触し、ｐ型半導体層１８の上面１８ａと直接接触する。誘電体保護層２４は、誘電体材料から構成され、例えば、酸化シリコン（ＳｉＯ_２）から構成される。誘電体保護層２４の厚さは、５０ｎｍ以上であり、例えば１００ｎｍ以上５００ｎｍ以下である。

【0034】

誘電体保護層２４の形成範囲Ｗ３は、ｐ側コンタクト電極２０の形成範囲Ｗ１よりも広く、ｐ側被覆電極層２２の形成範囲Ｗ２よりも広く、ｐ型半導体層１８の上面１８ａの形成範囲Ｗ４よりも狭い。誘電体保護層２４は、ｐ型半導体層１８の上面１８ａの外周から離れて設けられる。第１接続開口２４ｐは、ｐ側コンタクト電極２０およびｐ側被覆電極層２２の上方に位置する。第１接続開口２４ｐの形成範囲Ｗ５は、ｐ側被覆電極層２２の形成範囲Ｗ２よりも狭く、例えば、ｐ側コンタクト電極２０の形成範囲Ｗ１よりも狭い。

【0035】

誘電体被覆層２６は、ベース層１２、ｎ型半導体層１４、活性層１６、ｐ型半導体層１８、ｐ側コンタクト電極２０、ｐ側被覆電極層２２および誘電体保護層２４を被覆する。誘電体被覆層２６は、誘電体保護層２４とは異なる誘電体材料から構成され、例えば、Ａｌ_２Ｏ_３から構成される。誘電体被覆層２６の厚さは、１０ｎｍ以上１００ｎｍ以下であり、例えば２０ｎｍ以上５０ｎｍ以下である。

【0036】

誘電体被覆層２６は、ベース層１２の第２上面１２ｂと、ベース層１２の第３角度θ３で傾斜する側面（または傾斜面）１２ｄと、ベース層１２の第１角度θ１で傾斜する側面（または傾斜面）１２ｃと直接接触し、これらを被覆する。誘電体被覆層２６は、ｎ型半導体層１４の第２上面１４ｂと、ｎ型半導体層１４の第１角度θ１で傾斜する側面（または傾斜面）１４ｃと、ｎ型半導体層１４の第２角度θ２で傾斜する側面（または傾斜面）１４ｄと直接接触し、これらを被覆する。誘電体被覆層２６は、ｎ型半導体層１４の第２上面１４ｂに設けられるコンタクト開口２６ｎを有し、コンタクト開口２６ｎとは異なる箇所においてｎ型半導体層１４の第２上面１４ｂを被覆する。

【0037】

誘電体被覆層２６は、活性層１６の第２角度θ２で傾斜する側面（または傾斜面）１６ｄと直接接触して被覆する。誘電体被覆層２６は、ｐ型半導体層１８の上面１８ａと、ｐ型半導体層１８の第２角度θ２で傾斜する側面（または傾斜面）１８ｄと直接接触し、これらを被覆する。誘電体被覆層２６は、誘電体保護層２４の上面２４ａおよび側面２４ｂと直接接触する。誘電体被覆層２６は、第２接続開口２６ｐを有し、第２接続開口２６ｐとは異なる箇所において誘電体保護層２４を被覆する。第２接続開口２６ｐは、ｐ側コンタクト電極２０およびｐ側被覆電極層２２の上方に位置する。第２接続開口２６ｐの形成範囲は、ｐ側被覆電極層２２の形成範囲Ｗ２よりも狭く、例えば、ｐ側コンタクト電極２０の形成範囲Ｗ１よりも狭い。第２接続開口２６ｐの形成範囲は、第１接続開口２４ｐの形成範囲Ｗ５と同じである。第２接続開口２６ｐの形成範囲は、第１接続開口２４ｐの形成範囲Ｗ５より大きくてもよい。

【0038】

ｐ型半導体層１８の上面１８ａと誘電体保護層２４が接触する第１面積Ｓ１（＝Ｗ３－Ｗ２）およびｐ型半導体層１８の上面１８ａと誘電体被覆層２６が接触する範囲を第２面積Ｓ２（＝Ｗ４－Ｗ３）は、第１面積Ｓ１と第２面積Ｓ２の合計面積Ｓ（＝Ｗ４－Ｗ２）に対して所定の割合にあることが好ましい。第１面積Ｓ１は、例えば、合計面積Ｓの１０％以上であり、好ましくは、合計面積Ｓの２０％以上または３０％以上である。第１面積Ｓ１を所定割合より大きくすることにより、誘電体保護層２４によるｐ側被覆電極層２２の被覆性を高めることができる。第１面積Ｓ１は、例えば、合計面積Ｓの９０％未満であり、好ましくは、合計面積Ｓの８０％未満または７０％未満である。第１面積Ｓ１を所定割合より小さくすることにより、ｐ型半導体層１８へのＳｉの拡散を抑制できる。第１面積Ｓ１は、第２面積Ｓ２と同等であってもよく、例えば、合計面積Ｓの４０％以上６０％未満であってもよい。第１面積Ｓ１は、第２面積Ｓ２より小さくてもよい。第１面積Ｓ１は、合計面積Ｓの５０％未満であってもよく、４０％以下または３０％以下であってもよい。この場合、ｐ型半導体層１８へのＳｉの拡散をより好適に抑制できる。

【0039】

ｎ側コンタクト電極２８は、ｎ型半導体層１４の第２上面１４ｂに設けられる。ｎ側コンタクト電極２８は、コンタクト開口２６ｎを塞ぐように設けられ、コンタクト開口２６ｎの外側において誘電体被覆層２６の上に重なる。ｎ側コンタクト電極２８の形成範囲Ｗ８は、コンタクト開口２６ｎの形成範囲Ｗ７よりも広い。

【0040】

ｎ側コンタクト電極２８は、例えば、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮの積層構造を有する。ｎ側コンタクト電極２８の第１Ｔｉ層は、ｎ型半導体層１４の第２上面１４ｂと直接接触する。ｎ側コンタクト電極２８の第１Ｔｉ層の厚さは、１ｎｍ以上１０ｎｍ以下であり、好ましくは５ｎｍ以下または２ｎｍ以下である。ｎ側コンタクト電極２８のＡｌ層は、第１Ｔｉ層上に設けられ、第１Ｔｉ層と直接接触する。ｎ側コンタクト電極２８のＡｌ層の厚さは、２００ｎｍ以上であり、例えば３００ｎｍ以上１０００ｎｍ以下である。ｎ側コンタクト電極２８の第２Ｔｉ層は、Ａｌ層上に設けられ、Ａｌ層と直接接触する。ｎ側コンタクト電極２８の第２Ｔｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｎ側コンタクト電極２８のＴｉＮ層は、第２Ｔｉ層上に設けられ、第２Ｔｉ層と直接接触する。ｎ側コンタクト電極２８のＴｉＮ層は、導電性を有するＴｉＮから構成される。ｎ側コンタクト電極２８のＴｉＮ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。

【0041】

ｐ側電流拡散層３０は、ｐ側被覆電極層２２の上面２２ａに設けられ、接続開口（第１接続開口２４ｐおよび第２接続開口２６ｐ）においてｐ側被覆電極層２２と直接接触する。ｐ側電流拡散層３０は、第１接続開口２４ｐおよび第２接続開口２６ｐを塞ぐように設けられ、第２接続開口２６ｐの外側において誘電体被覆層２６と直接接触する。ｐ側電流拡散層３０の形成範囲Ｗ６は、第１接続開口２４ｐの形成範囲Ｗ５よりも広い。ｐ側電流拡散層３０は、例えば、ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有する。

【0042】

ｎ側電流拡散層３２は、ｎ側コンタクト電極２８の上面２８ａおよび側面２８ｂと直接接触し、ｎ側コンタクト電極２８を被覆する。ｎ側電流拡散層３２は、ｎ側コンタクト電極２８の外側において誘電体被覆層２６と直接接触する。ｎ側電流拡散層３２の形成範囲Ｗ９は、ｎ側コンタクト電極２８の形成範囲Ｗ８よりも広い。ｎ側電流拡散層３２は、ｐ側電流拡散層３０と同様の構成を有し、例えば、ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有する。

【0043】

誘電体封止層３４は、誘電体被覆層２６、ｐ側電流拡散層３０およびｎ側電流拡散層３２と直接接触してこれらを被覆する。誘電体封止層３４は、ｐ側電流拡散層３０の上に設けられるｐ側パッド開口３４ｐと、ｎ側電流拡散層３２の上に設けられるｎ側パッド開口３４ｎとを有する。誘電体封止層３４は、ｐ側パッド開口３４ｐとは異なる箇所においてｐ側電流拡散層３０を被覆し、ｎ側パッド開口３４ｎとは異なる箇所においてｎ側電流拡散層３２を被覆する。誘電体封止層３４は、誘電体被覆層２６とは異なる誘電体材料から構成され、例えば、ＳｉＯ_２から構成される。誘電体封止層３４の厚さは、３００ｎｍ以上１５００ｎｍ以下であり、例えば、６００ｎｍ以上１０００ｎｍ以下である。

【0044】

ｐ側パッド電極３６は、ｐ側電流拡散層３０の上に設けられ、ｐ側パッド開口３４ｐにおいてｐ側電流拡散層３０と接続する。ｐ側パッド電極３６は、ｐ側パッド開口３４ｐを塞ぐように設けられ、ｐ側パッド開口３４ｐの外側において誘電体封止層３４と直接接触する。ｐ側パッド電極３６は、ｐ側電流拡散層３０およびｐ側被覆電極層２２を介してｐ側コンタクト電極２０と電気的に接続される。

【0045】

ｎ側パッド電極３８は、ｎ側電流拡散層３２の上に設けられ、ｎ側パッド開口３４ｎにおいてｎ側電流拡散層３２と接続する。ｎ側パッド電極３８は、ｎ側パッド開口３４ｎを塞ぐように設けられ、ｎ側パッド開口３４ｎの外側において誘電体封止層３４と直接接触する。ｎ側パッド電極３８は、ｎ側電流拡散層３２を介してｎ側コンタクト電極２８と電気的に接続される。

【0046】

ｐ側パッド電極３６およびｎ側パッド電極３８は、半導体発光素子１０をパッケージ基板などに実装する際に接合される部分である。ｐ側パッド電極３６およびｎ側パッド電極３８は、例えば、Ｎｉ／Ａｕ、Ｔｉ／ＡｕまたはＴｉ／Ｐｔ／Ａｕの積層構造を含む。ｐ側パッド電極３６およびｎ側パッド電極３８のそれぞれの厚さは、１００ｎｍ以上であり、例えば２００ｎｍ以上１０００ｎｍ以下である。

【0047】

つづいて、半導体発光素子１０の製造方法について説明する。図２～図１３は、半導体発光素子１０の製造工程を概略的に示す図である。まず、図２において、基板４０の第１主面４０ａの上に第１バッファ層４２および第２バッファ層４４を順に形成し、ベース層１２を形成する。つづいて、ベース層１２の第１上面１２ａの上にｎ型半導体層１４、活性層１６およびｐ型半導体層１８を順に形成する。

【0048】

基板４０は、例えばパターン化サファイア基板である。第１バッファ層４２は、例えばアンドープのＡｌＮ層である。第２バッファ層４４は、例えばアンドープのＡｌＧａＮ層である。ｎ型半導体層１４は、例えばｎ型のＡｌＧａＮ層である。活性層１６は、例えばアンドープのＡｌＧａＮ層である。ｐ型半導体層１８は、ｐ型のＡｌＧａＮ層またはｐ型のＧａＮ層である。第１バッファ層４２、第２バッファ層４４、ｎ型半導体層１４、活性層１６およびｐ型半導体層１８は、有機金属化学気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法や、分子線エピタキシ（ＭＢＥ；Molecular Beam Epitaxy）法などの周知のエピタキシャル成長法を用いて形成できる。

【0049】

つづいて、図２に示すように、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層１８の上面１８ａに第１マスク５０を形成する。第１マスク５０は、ｐ型半導体層１８の上面１８ａの一部である第１マスク領域Ｗ１１に形成される。第１マスク５０は、傾斜した第１側面５０ａを有する。第１側面５０ａの傾斜角θａは、後続するエッチング工程において第１角度θ１で傾斜する側面（または傾斜面）を形成するように設定される。第１側面５０ａの傾斜角θａは、例えば、第１マスク５０を構成するレジスト樹脂のポストベーク温度を制御することで調整可能である。例えば、レジスト樹脂のポストベーク温度を低くすることで第１側面５０ａの傾斜角θａを大きくすることができ、レジスト樹脂のポストベーク温度を高くすることで第１側面５０ａの傾斜角θａを小さくすることができる。

【0050】

つづいて、図３に示すように、第１マスク５０の上からｎ型半導体層１４、活性層１６およびｐ型半導体層１８をドライエッチングすることにより、第１マスク５０と重ならない外周領域Ｗ１２においてベース層１２が露出する。また、第１マスク領域Ｗ１１のうち第１側面５０ａが位置した第１側面領域Ｗ１３において、ｎ型半導体層１４、活性層１６およびｐ型半導体層１８のそれぞれに第１角度θ１で傾斜する側面１４ｃ，１６ｃ，１８ｃが形成される。その後、第１マスク５０が除去される。

【0051】

つづいて、図４に示すように、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層１８の上面１８ａに第２マスク５２を形成する。第２マスク５２は、ｐ型半導体層１８の上面１８ａの一部である第２マスク領域Ｗ１４に形成される。第２マスク５２は、ｐ型半導体層１８の上面１８ａのうち、第２マスク領域Ｗ１４とは異なるマスク外領域Ｗ１５には形成されない。第２マスク５２は、傾斜した第２側面５２ｂを有する。第２側面５２ｂの傾斜角θｂは、後続するエッチング工程において第２角度θ２で傾斜する側面（または傾斜面）を形成するように設定される。第２側面５２ｂの傾斜角θｂは、第１マスク５０の第１側面５０ａと同様、第２マスク５２を構成するレジスト樹脂のポストベーク温度を制御することで調整可能である。

【0052】

つづいて、図５に示すように、第２マスク５２の上からベース層１２、ｎ型半導体層１４、活性層１６およびｐ型半導体層１８をドライエッチングする。図５のドライエッチング工程は、マスク外領域Ｗ１５においてｎ型半導体層１４が露出して第２上面１４ｂが形成されるまで実行される。第２マスク領域Ｗ１４のうち第２側面５２ｂが位置した第２側面領域Ｗ１６において、ｎ型半導体層１４、活性層１６およびｐ型半導体層１８のそれぞれに第２角度θ２で傾斜する側面１４ｄ，１６ｄ，１８ｄが形成される。また、第２マスク５２が設けられていない領域のうち外周領域Ｗ１２において、第１バッファ層４２が露出して第２上面１２ｂが形成される。第２マスク５２が設けられていない領域のうち第１側面領域Ｗ１３において、ｎ型半導体層１４および第１バッファ層４２に第１角度θ１で傾斜する側面１４ｃ，１２ｃが形成され、第２バッファ層４４に第３角度θ３で傾斜する側面１２ｄが形成される。第１側面領域Ｗ１３において、第１角度θ１で傾斜する側面１４ｃ，１６ｃ，１８ｃがマスクとして機能することにより、ベース層１２およびｎ型半導体層１４に傾斜する側面１２ｃ，１２ｄ，１４ｃが形成される。

【0053】

第３角度θ３で傾斜する第１バッファ層４２の側面１２ｄは、ｎ型半導体層１４と第１バッファ層４２の間の組成差に起因して形成される。第１バッファ層４２のＡｌＮ比率は、ｎ型半導体層１４のＡｌＮ比率よりも高い。ＡｌＧａＮ系半導体材料では、ＡｌＮ比率が高いほどエッチングされにくくなる。第１バッファ層４２は、ｎ型半導体層１４に比べてエッチングされにくいため、同一のエッチング条件下において、第１バッファ層４２のエッチング量は、ｎ型半導体層１４のエッチング量よりも少なくなる。その結果、第１バッファ層４２の側面１２ｃが傾斜する第３角度θ３は、ｎ型半導体層１４の側面１４ｃが傾斜する第１角度θ１よりも小さくなる。一方、第２バッファ層４４のＡｌＮ比率は、ｎ型半導体層１４のＡｌＮ比率と同じであるため、第２バッファ層４４に第１角度θ１で傾斜する側面１２ｃが形成される。その後、第２マスク５２が除去される。

【0054】

つづいて、図６に示すように、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層１８の上面１８ａの一部となる範囲Ｗ１にｐ側コンタクト電極２０を形成する。ｐ側コンタクト電極２０は、ｐ型半導体層１８の上面１８ａと直接接触するＲｈ層を含む。ｐ側コンタクト電極２０のＲｈ層は、蒸着法により１００℃以下の温度で形成される。蒸着法によりＲｈ層を形成することにより、スパッタリング法を用いる場合に比べて、ｐ型半導体層１８の上面１８ａに対するダメージを抑制でき、ｐ側コンタクト電極２０のコンタクト抵抗を向上できる。

【0055】

ｐ側コンタクト電極２０の形成後、ｐ側コンタクト電極２０をアニールする。ｐ側コンタクト電極２０は、例えば、ＲＴＡ（Rapid Thermal Annealing）法を用いて、５００℃以上６５０℃以下の温度にてアニールされる。ｐ側コンタクト電極２０のアニール処理により、ｐ側コンタクト電極２０のコンタクト抵抗が低下するとともに、ｐ側コンタクト電極２０に含まれるＲｈ層の膜密度が１２ｇ／ｃｍ^３以上に増加する。アニール処理後のＲｈ層は、例えば１２．２ｇ／ｃｍ^３以上１２．５ｇ／ｃｍ^３以下の膜密度を有し、波長２８０ｎｍの紫外光に対して６５％以上の反射率、例えば６６％～６７％程度の反射率を有する。

【0056】

次に、図６に示すように、例えば公知のリソグラフィ技術を用いて、ｐ側コンタクト電極２０の全体を被覆するようにｐ側被覆電極層２２を形成する。ｐ側被覆電極層２２の形成範囲Ｗ２は、ｐ側コンタクト電極２０の形成範囲Ｗ１よりも広い。ｐ側被覆電極層２２は、ｐ側コンタクト電極２０の上面２０ａおよび側面２０ｂと接触し、例えば、Ｔｉ／Ｒｈ／ＴｉＮの積層構造を有する。ｐ側被覆電極層２２は、例えば、スパッタリング法により１００℃以下の温度で形成される。ｐ側被覆電極層２２をスパッタリング法により形成することにより、ｐ側コンタクト電極２０に対するｐ側被覆電極層２２の接着性を高めることができる。

【0057】

つづいて、図７に示すように、誘電体保護層２４を形成する。誘電体保護層２４は、素子構造の上部全面にわたって形成され、ベース層１２、ｎ型半導体層１４、活性層１６、ｐ型半導体層１８、ｐ側コンタクト電極２０およびｐ側被覆電極層２２を被覆する。誘電体保護層２４は、例えばＳｉＯ_２から構成され、プラズマ励起化学気相成長（ＰＥＣＶＤ；Plasma Enhanced Chemical Vapor Deposition）法により形成できる。

【0058】

図７において、誘電体保護層２４は、ベース層１２の第２上面１２ｂと、ベース層１２の第３角度θ３で傾斜する側面１２ｄと、ベース層１２の第１角度θ１で傾斜する側面１２ｃと接触する。誘電体保護層２４は、ｎ型半導体層１４の第２上面１４ｂと、ｎ型半導体層１４の第１角度θ１で傾斜する側面１４ｃと、ｎ型半導体層１４の第２角度θ２で傾斜する側面１４ｄと接触する。誘電体保護層２４は、活性層１６の第１角度θ１で傾斜する側面１６ｄと、ｐ型半導体層１８の第１角度θ１で傾斜する側面１８ｄと接触する。誘電体保護層２４は、ｐ型半導体層１８の上面１８ａと、ｐ側被覆電極層２２の上面２２ａおよび側面２２ｂと接触する。

【0059】

つづいて、図８に示すように、例えば公知のリソグラフィ技術を用いて、誘電体保護層２４の上に第３マスク５４を形成する。第３マスク５４の形成範囲Ｗ３は、ｐ側被覆電極層２２の形成範囲Ｗ２よりも広く、ｐ型半導体層１８の上面１８ａの形成範囲Ｗ４よりも狭い。したがって、第３マスク５４は、ｐ側コンタクト電極２０の全体と重なる領域に設けられる。第３マスク５４の形成後、第３マスク５４と重ならない領域にある誘電体保護層２４をウェットエッチングにより除去する。誘電体保護層２４がＳｉＯ_２から構成される場合、例えば、フッ化水素酸（ＨＦ）とフッ化アンモニウム（ＮＨ_４Ｆ）の混合液であるバッファードフッ酸（ＢＨＦ）を用いて誘電体保護層２４を除去できる。誘電体保護層２４をウェットエッチングにより除去することで、ドライエッチングする場合に比べて、ｎ型半導体層１４、活性層１６およびｐ型半導体層１８へのダメージを低減できる。

【0060】

図８において、誘電体保護層２４を部分的に除去すると、ベース層１２の第２上面１２ｂと、ベース層１２の第３角度θ３で傾斜する側面１２ｄと、ベース層１２の第１角度θ１で傾斜する側面１２ｃとが露出する。また、ｎ型半導体層１４の第２上面１４ｂと、ｎ型半導体層１４の第１角度θ１で傾斜する側面１４ｃと、ｎ型半導体層１４の第２角度θ２で傾斜する側面１４ｄとが露出する。さらに、活性層１６の第１角度θ１で傾斜する側面１６ｄと、ｐ型半導体層１８の第１角度θ１で傾斜する側面１８ｄと、ｐ型半導体層１８の上面１８ａの一部が露出する。

【0061】

つづいて、図９に示すように、誘電体被覆層２６を形成する。誘電体被覆層２６は、素子構造の上部全面にわたって形成され、ベース層１２、ｎ型半導体層１４、活性層１６、ｐ型半導体層１８、ｐ側コンタクト電極２０、ｐ側被覆電極層２２および誘電体保護層２４を被覆する。誘電体被覆層２６は、誘電体保護層２４は、例えばＡｌ_２Ｏ_３から構成され、原子堆積（ＡＬＤ；Atomic Layer Deposition）法により形成できる。

【0062】

図９において、誘電体被覆層２６は、ベース層１２の第２上面１２ｂと、ベース層１２の第３角度θ３で傾斜する側面１２ｄと、ベース層１２の第１角度θ１で傾斜する側面１２ｃと接触する。誘電体被覆層２６は、ｎ型半導体層１４の第２上面１４ｂと、ｎ型半導体層１４の第１角度θ１で傾斜する側面１４ｃと、ｎ型半導体層１４の第２角度θ２で傾斜する側面１４ｄと接触する。誘電体被覆層２６は、活性層１６の第１角度θ１で傾斜する側面１６ｄと、ｐ型半導体層１８の第１角度θ１で傾斜する側面１８ｄと接触する。誘電体被覆層２６は、ｐ型半導体層１８の上面１８ａと、誘電体保護層２４の上面２４ａおよび側面２４ｂと接触する。

【0063】

つづいて、図１０に示すように、例えば公知のリソグラフィ技術を用いて、誘電体被覆層２６をドライエッチングなどにより部分的に除去し、コンタクト開口２６ｎを形成する。コンタクト開口２６ｎは、ｎ型半導体層１４の第２上面１４ｂの一部となる範囲Ｗ７に形成される。コンタクト開口２６ｎは、誘電体被覆層２６を貫通するように形成され、コンタクト開口２６ｎにおいてｎ型半導体層１４の第２上面１４ｂが露出する。

【0064】

次に、図１０に示すように、例えば公知のリソグラフィ技術を用いて、コンタクト開口２６ｎを塞ぐようにｎ側コンタクト電極２８を形成する。ｎ側コンタクト電極２８の形成範囲Ｗ８は、コンタクト開口２６ｎの形成範囲Ｗ７よりも広い。ｎ側コンタクト電極２８は、例えば、ｎ型半導体層１４の第２上面１４ｂと接触するＴｉ／Ａｌ／Ｔｉ／ＴｉＮの積層構造を有する。ｎ側コンタクト電極２８は、スパッタリング法により形成できる。

【0065】

ｎ側コンタクト電極２８の形成後、ｎ側コンタクト電極２８をアニールする。ｎ側コンタクト電極２８は、例えば、ＲＴＡ法を用いて、５００℃以上６５０℃以下の温度にてアニールされる。ｎ側コンタクト電極２８のアニール処理により、ｎ側コンタクト電極２８のコンタクト抵抗が低下する。ｎ側コンタクト電極２８のアニール処理では、ｐ側被覆電極層２２も同時に５００℃以上６５０℃以下の温度にてアニールされる。ｐ側被覆電極層２２をアニールすることにより、ｐ側被覆電極層２２と誘電体保護層２４の間の接着性を高めることができる。

【0066】

次に、図１１に示すように、例えば公知のリソグラフィ技術を用いて、誘電体保護層２４および誘電体被覆層２６をドライエッチングなどにより部分的に除去し、第１接続開口２４ｐおよび第２接続開口２６ｐ（総称して接続開口ともいう）を形成する。まず、誘電体被覆層２６を貫通するように第２接続開口２６ｐが形成され、つづいて、誘電体保護層２４を貫通するように第１接続開口２４ｐが形成される。第１接続開口２４ｐにおいてｐ側被覆電極層２２の上面２２ａが露出する。第１接続開口２４ｐおよび第２接続開口２６ｐの形成範囲Ｗ５は、ｐ側被覆電極層２２の形成範囲Ｗ２よりも狭く、例えば、ｐ側コンタクト電極２０の形成範囲Ｗ１よりも狭い。

【0067】

第１接続開口２４ｐおよび第２接続開口２６ｐは、共通のマスクを用いて連続的に形成することができる。なお、第１接続開口２４ｐおよび第２接続開口２６ｐは、共通のマスクではなく、個別のマスクを用いて形成されてもよい。第２接続開口２６ｐは、ｎ側コンタクト電極２８の形成後に形成されてもよいし、ｎ側コンタクト電極２８の形成前に形成されてもよい。例えば、図１０に示すコンタクト開口２６ｎを形成する工程において、第２接続開口２６ｐを同時に形成してもよい。

【0068】

次に、図１２に示すように、例えば公知のリソグラフィ技術を用いて、接続開口（第１接続開口２４ｐおよび第２接続開口２６ｐ）においてｐ側被覆電極層２２と接続するｐ側電流拡散層３０を形成し、ｎ側コンタクト電極２８の上面２８ａおよび側面２８ｂを被覆するようにｎ側電流拡散層３２を形成する。ｐ側電流拡散層３０の形成範囲Ｗ６は、第１接続開口２４ｐの形成範囲Ｗ５よりも広い。ｎ側電流拡散層３２の形成範囲Ｗ９は、ｎ側コンタクト電極２８の形成範囲Ｗ８よりも広い。ｐ側電流拡散層３０およびｎ側電流拡散層３２は、例えば、ＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有する。ｐ側電流拡散層３０およびｎ側電流拡散層３２は、スパッタリング法を用いて同時に形成できる。

【0069】

次に、図１３に示すように、誘電体封止層３４が形成される。誘電体封止層３４は、素子構造の上部全面にわたって形成され、誘電体被覆層２６、ｐ側電流拡散層３０およびｎ側電流拡散層３２と直接接触し、これらを被覆する。誘電体封止層３４は、例えばＳｉＯ_２から構成され、ＰＥＣＶＤ法により形成できる。誘電体封止層３４は、例えば、２００℃以上３００℃以下の温度にて形成される。

【0070】

次に、図１に示すように、誘電体封止層３４をドライエッチングなどにより部分的に除去し、ｐ側パッド開口３４ｐおよびｎ側パッド開口３４ｎを形成する。ｐ側パッド開口３４ｐおよびｎ側パッド開口３４ｎは、誘電体封止層３４を貫通するように形成され、ｐ側パッド開口３４ｐにおいてｐ側電流拡散層３０が露出し、ｎ側パッド開口３４ｎにおいてｎ側電流拡散層３２が露出する。つづいて、ｐ側パッド開口３４ｐを塞ぐように、ｐ側パッド開口３４ｐにおいてｐ側電流拡散層３０と接続するｐ側パッド電極３６を形成し、ｎ側パッド開口３４ｎを塞ぐように、ｎ側パッド開口３４ｎにおいてｎ側電流拡散層３２と接続するｎ側パッド電極３８を形成する。ｐ側パッド電極３６およびｎ側パッド電極３８は、同時に形成できるが、別々に形成されてもよい。

【0071】

以上の工程により、図１に示す半導体発光素子１０ができあがる。

【0072】

本実施の形態によれば、ベース層１２の外周において第１角度θ１よりも小さい第３角度θ３で傾斜する側面１２ｄを設けることで、誘電体保護層２４および誘電体封止層３４の割れや剥離を抑制できる。これにより、誘電体保護層２４および誘電体封止層３４の信頼性を高めることができる。

【0073】

本実施の形態によれば、第３角度θ３を４０度以下にすることにより、誘電体保護層２４および誘電体封止層３４の割れや剥離をより好適に防止できる。さらに、第１角度θ１を７０度以下にすることにより、誘電体被覆層２６および誘電体封止層３４の割れや剥離をより好適に防止できる。

【0074】

本実施の形態によれば、第１角度θ１を相対的に大きくし、例えば４０度よりも大きくすることにより、ｎ型半導体層１４の第１上面１４ａおよび第２上面１４ｂの面積を大きくすることができる。これにより、活性層１６が占める面積やｎ側コンタクト電極２８が占める面積を大きくすることができ、光取出面１２ｅの単位面積あたりの発光効率を高めることができる。本実施の形態によれば、第２角度θ１を相対的に小さくし、例えば４０度以下にすることにより、活性層１６から水平方向に出射される深紫外光を第２角度θ１で傾斜する側面１６ｄで反射させ、光取出面１２ｅに向かわせることができ、光取出効率を高めることができる。

【0075】

本実施の形態によれば、活性層１６と直接接触する誘電体被覆層２６がＳｉＯ_２から構成されるのではなく、Ａｌ_２Ｏ_３から構成されるため、活性層１６へのＳｉの拡散を抑制できる。また、ＳｉＯ_２から構成される誘電体保護層２４によりｐ側コンタクト電極２０およびｐ側被覆電極層２２を被覆することにより、ｐ側コンタクト電極２０およびｐ側被覆電極層２２の劣化を抑制し、ｐ側コンタクト電極２０の反射特性の低下を抑制できる。さらに、誘電体被覆層２６および誘電体封止層３４により素子上部の全面を被覆することにより、ｎ型半導体層１４、活性層１６およびｐ型半導体層１８の劣化をより好適に抑制できる。

【0076】

本実施の形態によれば、ＳｉＯ_２から構成される誘電体保護層２４の形成範囲Ｗ３をｐ型半導体層１８の上面１８ａの形成範囲Ｗ４よりも狭くすることにより、ｐ型半導体層１８の上面１８ａと誘電体保護層２４が接触する範囲をより小さくできる。これにより、ｐ型半導体層１８へのＳｉの拡散を抑制できる。特に、ｐ型半導体層１８の上面１８ａと誘電体保護層２４が接触する第１面積Ｓ１（＝Ｗ３－Ｗ２）をｐ型半導体層１８の上面１８ａと誘電体被覆層２６が接触する第２面積Ｓ２（＝Ｗ４－Ｗ３）より小さくすることにより、ｐ型半導体層１８へのＳｉの拡散をより好適に抑制できる。

【0077】

本実施の形態によれば、第１角度θ１で傾斜する側面１４ｃ，１６ｃ，１８ｃを形成した後に、第２角度θ２で傾斜する側面１４ｄ，１６ｄ，１８ｄを形成することにより、第３角度θ３で傾斜する側面１２ｄを同時に形成できる。これにより、第３角度θ３で傾斜する側面１２ｄを形成するための専用のマスクが不要となるため、製造工程を簡略化できる。

【0078】

本実施の形態によれば、ＳｉＯ_２から構成される誘電体保護層２４を素子上部の全面に形成した後に不要な部分を除去することにより、誘電体保護層２４の品質を向上できる。また、ＳｉＯ_２から構成される誘電体保護層２４をウェットエッチングにより除去することにより、ｎ型半導体層１４、活性層１６およびｐ型半導体層１８の側面１４ｄ，１６ｄ，１８ｄへのダメージを抑制しつつ、誘電体保護層２４の不要な部分をより確実に除去できる。

【0079】

上述の実施の形態では、サファイアから構成される基板４０と、アンドープのＡｌＮから構成される第１バッファ層４２と、アンドープのＡｌＧａＮから構成される第２バッファ層４４とを含むベース層１２について説明した。ある実施の形態において、ベース層１２が第２バッファ層４４を含まなくてもよく、アンドープのＡｌＮ層である第１バッファ層４２のすぐ上にｎ型半導体層１４が設けられてもよい。ある実施の形態において、ベース層１２は、ＡｌＮから構成される基板と、アンドープのＡｌＧａＮから構成されるバッファ層とを含んでもよい。この場合、ＡｌＮから構成される基板が第３角度θ３で傾斜する側面（または傾斜面）を有し、ＡｌＧａＮから構成されるバッファ層が第１角度θ１で傾斜する側面（または傾斜面）を有してもよい。ある実施の形態において、第３角度θ３で傾斜する側面がサファイア基板に設けられてもよい。

【0080】

以上、本発明を実施例にもとづいて説明した。本発明は上述の実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。

【0081】

以下、本発明のいくつかの態様について説明する。

【0082】

本発明の第１の態様は、ベース層上に設けられ、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層と、前記ｎ型半導体層上に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、前記活性層上に設けられるｐ型半導体層と、前記ｐ型半導体層の上面と接触するｐ側コンタクト電極と、前記ｐ側コンタクト電極を被覆し、前記ｐ型半導体層の上面と接触し、ＳｉＯ_２から構成される誘電体保護層と、前記活性層および前記ｐ型半導体層のそれぞれの側面と接触し、前記ｐ型半導体層の上面と接触し、前記誘電体保護層を被覆し、Ａｌ_２Ｏ_３から構成される誘電体被覆層と、を備える半導体発光素子である。第１の態様によれば、活性層およびｐ型半導体層の側面と接触する誘電体被覆層がＡｌ_２Ｏ_３から構成されるため、活性層およびｐ型半導体層へのＳｉの拡散を抑制できる。また、ｐ側コンタクト電極をＳｉＯ_２から構成される誘電体保護層で被覆し、誘電体保護層を誘電体被覆層で被覆することにより、ｐ側コンタクト電極をより好適に保護できる。さらに、ｐ型半導体層の上面と接触するように誘電体被覆層を設けることで、ｐ型半導体層の上面と誘電体保護層が接触する範囲をより小さくでき、ｐ型半導体層へのＳｉの拡散を抑制できる。

【0083】

本発明の第２の態様は、ｐ型半導体層の上面と誘電体保護層が接触する第１面積は、ｐ型半導体層の上面と誘電体被覆層が接触する第２面積よりも小さい、第１の態様に記載の半導体発光素子である。第２の態様によれば、ｐ型半導体層の上面と誘電体保護層が接触する範囲をより小さくすることができ、ｐ型半導体層へのＳｉの拡散をより好適に抑制できる。

【0084】

本発明の第３の態様は、ベース層上に、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層、ＡｌＧａＮ系半導体材料から構成される活性層、および、ｐ型半導体層を順に形成する工程と、前記活性層および前記ｐ型半導体層を部分的に除去し、前記ｎ型半導体層を露出させる工程と、前記ｐ型半導体層の上面と接触するｐ側コンタクト電極を形成する工程と、前記ｐ側コンタクト電極を被覆し、前記ｐ型半導体層の上面と接触し、前記活性層および前記ｐ型半導体層のそれぞれの側面と接触し、ＳｉＯ_２から構成される誘電体保護層を形成する工程と、前記誘電体保護層上において、前記ｐ側コンタクト電極の全体と重なる領域にマスクを形成する工程と、前記マスクと重ならない領域にある前記誘電体保護層をウェットエッチングにより除去し、前記活性層および前記ｐ型半導体層のそれぞれの側面を露出させる工程と、前記誘電体保護層を被覆し、前記活性層および前記ｐ型半導体層のそれぞれの側面と接触し、Ａｌ_２Ｏ_３から構成される誘電体被覆層を形成する工程と、を備える半導体発光素子の製造方法である。第３の態様によれば、ＳｉＯ_２から構成される誘電体保護層を素子上部の全面に形成した後に不要な部分を除去することにより、誘電体保護層の品質を向上できる。また、ＳｉＯ_２から構成される誘電体保護層をウェットエッチングにより除去することにより、ｎ型半導体層、活性層およびｐ型半導体層の側面へのダメージを抑制しつつ、誘電体保護層の不要な部分をより確実に除去できる。さらに、活性層およびｐ型半導体層の側面と接触する誘電体被覆層がＡｌ_２Ｏ_３から構成されるため、活性層およびｐ型半導体層へのＳｉの拡散を抑制できる。

【0085】

本発明の第４の態様は、前記誘電体保護層は、前記ｐ型半導体層の上面の一部が露出するように除去され、前記誘電体被覆層は、前記ｐ型半導体層の上面と接触するように形成される、第３の態様に記載の半導体発光素子の製造方法である。第４の態様によれば、ｐ型半導体層の上面が露出するようにＳｉＯ_２から構成される誘電体保護層を除去し、ｐ型半導体層の上面と接触するようにＡｌ_２Ｏ_３から構成される誘電体被覆層を形成することにより、ｐ型半導体層の上面と誘電体保護層が接触する範囲をより小さくできる。これにより、ｐ型半導体層へのＳｉの拡散を抑制できる。

【0086】

本発明の第５の態様は、前記ｐ側コンタクト電極上の前記誘電体保護層および前記誘電体被覆層をドライエッチングにより除去して接続開口を形成する工程と、前記接続開口において前記ｐ側コンタクト電極と接続するｐ側電流拡散層を形成する工程と、をさらに備える、第３または第４の態様に記載の半導体発光素子の製造方法である。第５の態様によれば、材料の異なる誘電体保護層および誘電体被覆層をドライエッチングによって連続的に除去できるため、接続開口を形成するための工程数を低減できる。

【符号の説明】

【0087】

１０…半導体発光素子、１２…ベース層、１４…ｎ型半導体層、１６…活性層、１８…ｐ型半導体層、２０…ｐ側コンタクト電極、２２…ｐ側被覆電極層、２４…誘電体保護層、２６…誘電体被覆層、２８…ｎ側コンタクト電極、３０…ｐ側電流拡散層、３２…ｎ側電流拡散層、３４…誘電体封止層、３６…ｐ側パッド電極、３８…ｎ側パッド電極、４０…基板、４２…第１バッファ層、４４…第２バッファ層。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】