特開 2023-72472 光通信受信装置用のトランスインピーダンスアンプに設けられるローパスフィルタの時定数制御回路、時定数切替トランスインピーダンスアンプ（ＴＩＡ）、光通信受信装置、受動光ネットワークシステムおよび車載光ネットワークシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023072472

(43)【公開日】2023-05-24

(54)【発明の名称】光通信受信装置用のトランスインピーダンスアンプに設けられるローパスフィルタの時定数制御回路、時定数切替トランスインピーダンスアンプ（ＴＩＡ）、光通信受信装置、受動光ネットワークシステムおよび車載光ネットワークシステム

(51)【国際特許分類】

   H04B 10/69 20130101AFI20230517BHJP

   H03F 3/08 20060101ALI20230517BHJP

   H03H 11/04 20060101ALI20230517BHJP

【ＦＩ】

H04B10/69 130

H03F3/08

H03H11/04 G

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2021185054

(22)【出願日】2021-11-12

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人情報通信研究機構委託事業、研究開発項目「Ｂｅｙｏｎｄ ５Ｇ 超大容量無線通信を支える次世代エッジクラウドコンピューティング基盤の研究開発」副題「Ｂｅｙｏｎｄ ５Ｇに向けた革新的高速大容量データ転送ハードウェア開発と高機能エッジクラウド情報処理基盤の研究開発」、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】506158197

【氏名又は名称】公立大学法人 滋賀県立大学

(71)【出願人】

【識別番号】504139662

【氏名又は名称】国立大学法人東海国立大学機構

(74)【代理人】

【識別番号】110001210

【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所

(72)【発明者】

【氏名】井上 敏之

(72)【発明者】

【氏名】岸根 桂路

(72)【発明者】

【氏名】土谷 亮

(72)【発明者】

【氏名】伊藤 大輔

(72)【発明者】

【氏名】中村 誠

(72)【発明者】

【氏名】高橋 康宏

【テーマコード（参考）】

5J098

5J500

5K102

【Ｆターム（参考）】

5J098AA03

5J098AA06

5J098AA11

5J098AA14

5J098AB02

5J098AB03

5J098AB16

5J098AB36

5J098AC17

5J098AC18

5J098AC20

5J098AC27

5J098AD22

5J098AD28

5J098CA02

5J500AA01

5J500AA56

5J500AC61

5J500AF12

5J500AF18

5J500AH10

5J500AH25

5J500AH26

5J500AH29

5J500AH30

5J500AH44

5J500AK02

5J500AK03

5J500AK04

5J500AK17

5J500AK25

5J500AK42

5J500AS13

5J500AT01

5J500AT06

5J500LU02

5K102AA52

5K102AA65

5K102AL08

5K102MA02

5K102MB17

5K102PH31

5K102RD15

5K102RD27

(57)【要約】

【課題】バースト信号に対する応答性を改善する時定数制御回路、時定数切替ＴＩＡ、光通信受信装置、ＰＯＮシステム、又は、車載光ネットワークシステムを提供する。
【解決手段】ＴＩＡのためのローパスフィルタの時定数制御回路１００は、抵抗要素とキャパシタ要素から構成されるローパスフィルタ回路１０１と、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦに応じて、時定数を切替える時定数切替信号を出力する切替信号発生部１１４とを備えている。ローパスフィルタ回路１０１は、時定数切替信号を受けて、抵抗値を切替える抵抗切替部１１１と、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦでキャパシタ要素の一部のキャパシタを充電し、時定数切替信号を受けて、充電を停止するキャパシタ充電部１１３と、一部のキャパシタをローパスフィルタ回路１０１の出力に接続して、容量値を切替えるキャパシタ切替部１１２とを有している。
【選択図】図５

【特許請求の範囲】

【請求項1】

ローパスフィルタを含む時定数制御回路であって、
ローパスフィルタ回路と、
時定数切替信号を出力する切替信号発生部と、
を備え、
前記ローパスフィルタ回路は、前記時定数切替信号により制御されるキャパシタ切替部と、キャパシタ充電部と、
を有する、時定数制御回路。

【請求項2】

前記時定数切替信号は、前記ローパスフィルタ回路の出力値が変動を開始して、所定の時間が経過した後に反転する２値信号である、
請求項１に記載の時定数制御回路。

【請求項3】

前記時定数切替信号は、前記ローパスフィルタ回路の出力値が変動を開始して、所定の時間が経過した後に前記ローパスフィルタ回路の時定数が増大するように変化する、
請求項１に記載の時定数制御回路。

【請求項4】

請求項１～３の何れか１項に記載の時定数制御回路と、
光通信受信装置用のトランスインピーダンスアンプ（ＴＩＡ）と、
前記ＴＩＡの出力電圧と、前記ローパスフィルタ回路の前記出力電圧とを入力し、差動増幅信号を出力する差動増幅回路と、
を備える時定数切替ＴＩＡ。

【請求項5】

光通信受信装置用のトランスインピーダンスアンプ（ＴＩＡ）のためのローパスフィルタの時定数制御回路であって、
抵抗要素とキャパシタ要素とを有するローパスフィルタ回路と、
前記ローパスフィルタ回路の出力電圧に応じて、前記ローパスフィルタ回路の時定数を切替える時定数切替信号を出力する切替信号発生部と、を備え、
前記ローパスフィルタ回路は、
前記時定数切替信号を受けて、前記ローパスフィルタ回路の抵抗値を切替える抵抗切替部と、
前記ローパスフィルタ回路の出力電圧で、前記キャパシタ要素を構成する一部のキャパシタを充電し、前記時定数切替信号を受けて、充電を停止するキャパシタ充電部と、
前記時定数切替信号を受けて、前記一部のキャパシタを前記ローパスフィルタ回路の出力に接続して、前記ローパスフィルタ回路の容量値を切替えるキャパシタ切替部と、を有する、
時定数制御回路。

【請求項6】

前記切替信号発生部は、前記ローパスフィルタ回路の前記出力電圧が所定の閾値と比較して変化したときから、所定の遅延時間が経過した後に前記時定数切替信号を出力する、
請求項５に記載の時定数制御回路。

【請求項7】

前記抵抗切替部は、
前記抵抗要素と、第１のスイッチ要素を備え、
前記時定数切替信号を受けて、前記第１のスイッチ要素のオンオフを切替えて、前記ローパスフィルタ回路の前記抵抗値を増加させ、
前記キャパシタ切替部は、
前記キャパシタ要素と、第２のスイッチ要素を備え、
前記時定数切替信号を受けて、前記第２のスイッチ要素のオンオフを切替えることで、前記ローパスフィルタ回路の前記容量値を増加させ、
前記キャパシタ充電部は、
前記ローパスフィルタ回路の前記出力電圧に接続されるボルテージフォロワと、第３のスイッチ要素を備え、
前記時定数切替信号を受けて、前記第３のスイッチ要素のオンオフを切替えることで、前記一部のキャパシタを前記ボルテージフォロワを介した前記ローパスフィルタ回路の前記出力電圧から切り離す、
請求項６に記載の時定数制御回路。

【請求項8】

請求項５～７の何れか１項に記載の時定数制御回路と、
前記ＴＩＡと、
前記ＴＩＡの出力電圧と、前記ローパスフィルタ回路の前記出力電圧とを入力し、差動増幅信号を出力する差動増幅回路と、
を備える時定数切替ＴＩＡ。

【請求項9】

光信号を入力するフォトダイオードと、
前記フォトダイオードが出力する電流信号を入力する請求項４または８に記載の時定数切替ＴＩＡと、
を備える光通信受信装置。

【請求項10】

前記光信号は、プリアンブル期間とペイロード期間を有するバースト信号であり、
前記バースト信号におけるプリアンブル期間の長さをＴ_ＰＡ、前記ペイロード期間における同符号が連続する最大時間をＴ_ＣＩＤとし、
前記プリアンブル期間において時定数を切替える前の前記ローパスフィルタ回路の時定数をＴ_Ｓ、時定数を切替えた後の前記ローパスフィルタの時定数をＴ_Ｌとしたとき、
Ｔ_ＰＡ／４≧Ｔ_Ｓ、且つ、Ｔ_Ｌ≧１０Ｔ_ＣＩＤ
を満足する、
請求項９に記載の光通信受信装置。

【請求項11】

複数の宅内装置と、
前記複数の宅内装置の各々に接続される光ファイバからの信号を結合し、光信号を出力する光結合器と、
前記光結合器が出力する前記光信号を受信する請求項９または１０に記載の光通信受信装置とを有する光／電気信号変換装置と、
前記光／電気信号変換装置が出力する差動増幅信号を受信する信号処理装置と、
を備える受動光ネットワーク（ＰＯＮ）システム。

【請求項12】

マスターと複数のゲートウェイをリング状に光ファイバで接続した車載光ネットワークシステムであって、
前記複数のゲートウェイ何れかが、請求項９または１０に記載の光通信受信装置を備える車載光ネットワークシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、受動光ネットワークシステムあるいは車載光ネットワークシステム等の光通信受信装置用のトランスインピーダンスアンプ（ＴＩＡ）に設けられるローパスフィルタの時定数を適切に制御する回路に関する。

【背景技術】

【0002】

受動光ネットワーク（ＰＯＮ：Passive Optical Network)システムに代表される光通信システムの開発が急速に進んでいる。光通信システムは通信事業にとどまらず、車載光ネットワークへの応用が検討されている。光通信システムにおいて、トランスインピーダンスアンプ（ＴＩＡ）は、光通信受信装置内に備えられ、光信号を電気信号へ変換し、微弱な電気信号を高感度に増幅する機能を有している。ＴＩＡには、トランスインピーダンスゲインの調整や、単相信号から差動信号への変換が必要であり、これらにはローパスフィルタ（ＬＰＦ）による、ＴＩＡ出力の中間電圧検出が多く用いられる。ローパスフィルタの応答は、入力信号のパターンに応じて最適化が必要である。

【0003】

ＰＯＮシステムにおける光信号は、プリアンブル期間とペイロード期間を有するバースト信号である。プリアンブル期間は、「１」と「０」のビットが交互に並ぶデータパターンを有している。ペイロード期間は同符号が連続する期間であるＣＩＤ（Consecutive identical digit）期間を有しており、最大ＣＩＤ長は符号化方式に依存する。

【0004】

プリアンブル期間は、バースト信号の入力データフレームの先頭に表れ、その期間はペイロード期間よりもはるかに短い。ＴＩＡ出力の中間電圧を検出するためのローパスフィルタの時定数は、フレーム先頭で動作を安定させるため、迅速な応答が必要であり、プリアンブル期間においては、ローパスフィルタの時定数は小さな値に設定する必要がある。一方、ペイロード期間内のローパスフィルタの時定数の値は、特にＣＩＤ期間において中間電圧を安定させるのに十分な大きさである必要がある。そのため、ペイロード期間における適切な時定数は、プリアンブル期間における適切な時定数よりもはるかに大きくなり、両者を単一の時定数で満足させることはできない。

【0005】

特許文献１には、バースト信号を受信したときの信号初期に設定する時定数が、信号後期に設定する時定数より短くなるように時定数切替を行う制御回路を備えたバースト信号受信装置が記載されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００９－１７７５７７号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

特許文献１に記載のバースト信号受信装置は、ローパスフィルタの抵抗値のみを切替えるものである。ローパスフィルタの構成要素の抵抗値に加えて容量値を変化させることで、より大きな時定数への切替えが可能となり、バースト信号に対応する応答性を改善するための柔軟な回路設計が可能となる。ローパスフィルタの容量値を変化させるためには、ローパスフィルタの出力電圧が変化しないように、充電が完了したキャパシタを挿入する必要がある。しかし、ローパスフィルタの出力電圧でキャパシタを充電するためには、予めローパスフィルタ回路中にキャパシタが接続されていなければならないため、従来装置では時定数制御には用いられてこなかった。

【0008】

本発明の目的は、バースト信号に対する応答性を改善する時定数制御回路、時定数切替ＴＩＡ、光通信受信装置、受動光ネットワークシステム、又は、車載光ネットワークシステムを提供することである。

【課題を解決するための手段】

【0009】

本発明に係る時定数制御回路は、ローパスフィルタ回路と、時定数切替信号を出力する切替信号発生部とを備え、ローパスフィルタ回路は、時定数切替信号により制御されるキャパシタ切替部と、キャパシタ充電部とを有することを特徴とする。これにより、ローパスフィルタ回路の容量値を切替えることができ、柔軟な回路設計が可能になる。

【0010】

本発明に係る時定数制御回路は、抵抗要素とキャパシタ要素とを有するローパスフィルタ回路と、ローパスフィルタ回路の出力電圧に応じて、ローパスフィルタ回路の時定数を切替える時定数切替信号を出力する切替信号発生部とを備える。ローパスフィルタ回路は、時定数切替信号を受けて、ローパスフィルタ回路の抵抗値を切替える抵抗切替部と、ローパスフィルタ回路の出力電圧で、キャパシタ要素を構成する一部のキャパシタを充電し、時定数切替信号を受けて、充電を停止するキャパシタ充電部と、時定数切替信号を受けて、一部のキャパシタをローパスフィルタ回路の出力に接続して、ローパスフィルタ回路の容量値を切替えるキャパシタ切替部とを有することを特徴とする。

【0011】

上記構成によれば、ローパスフィルタ回路の抵抗値と容量値の両方を切替えることが可能になるので、大きな時定数への切替えが容易となり、柔軟な回路設計が可能となる。また、ローパスフィルタ回路の出力電圧で、キャパシタ要素の一部のキャパシタを充電する構成としたので、時定数の切替えにおいて、キャパシタを挿入した際に、電荷の移動が起こらないので、ローパスフィルタ回路の動作への影響を抑制できる。

【0012】

本発明に係る時定数制御回路において、切替信号発生部は、ローパスフィルタ回路の出力電圧が所定の閾値と比較して変化したときから、所定の遅延時間が経過した後に時定数切替信号を出力するように構成することが好ましい。

【0013】

上記構成によれば、所定の遅延時間を経過してから、ローパスフィルタ回路の時定数を切替えるように構成したので、時定数を切替える前の時定数において、ローパスフィルタ回路の出力電圧が十分に安定してから、時定数を切替えることができる。

【発明の効果】

【0014】

本発明に係る時定数制御回路、時定数切替ＴＩＡ、光通信受信装置、受動光ネットワークシステムおよび車載光ネットワークシステムによれば、バースト信号に対する応答性を改善することができる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施形態に係る受動光ネットワーク（ＰＯＮ）システムの構成図である。

【図2】本発明の実施形態に係る車載光ネットワークシステムの構成図である。

【図3】本発明の実施形態に係る時定数切替ＴＩＡ及び光通信受信装置の回路図である。

【図4】図３における増幅回路の具体回路図の一例である。

【図5】本発明の実施形態に係る時定数制御回路の回路図である。

【図6】第１の時定数における図５の時定数制御回路の等価回路図である。

【図7】第２の時定数における図５の時定数制御回路の等価回路図である。

【図8】プリアンブル期間における波形であり、図８（ａ）は入力電流波形であり、図８（ｂ）は、時定数制御回路の各部の電圧波形である。

【図9】プリアンブル期間及びペイロード期間における波形であり、図９（ａ）は、入力電流波形であり、図９（ｂ）は、ローパスフィルタ回路の出力電圧波形である。

【発明を実施するための形態】

【0016】

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。以下の説明において、具体的な形状、材料、方向、数値等は、本発明の理解を容易にするための例示であって、用途、目的、仕様等に合わせて適宜変更することができる。また、以下で説明する実施形態および変形例の構成要素を選択的に組み合わせることは当初から想定されている。

【0017】

図１は、本発明の受動光ネットワーク（ＰＯＮ：Passive Optical Network）システム１の構成図である。ＰＯＮシステム１は、光通信システムの一種であり、複数の宅内装置（ＯＮＵ：Optical Network Unit）２Ａ、２Ｂ、２Ｃ等から光ファイバで送信された光信号を、光結合器３で結合し、通信局舎内に設置された図示しない光回線終端装置（ＯＬＴ、Optical Line Terminal）に導く技術である。近年、ＰＯＮシステムの車載光ネットワークへの応用が検討されている。

【0018】

図１のＰＯＮシステム１は、複数の宅内装置（ＯＮＵ）２、光結合器３、光／電気信号変換装置４、信号処理装置５を有するが、構成はこれに限定されない。図１のＰＯＮシステム１は、ＯＮＵ２Ａ～２Ｃからの光信号が通信局舎内のＯＬＴへ向かう上り通信経路のみを示している。

【0019】

ＯＮＵ２Ａ～２Ｃは、一般家庭内に設置される光回線終端装置である。ＯＮＵ２Ａ～２Ｃは、宅内におけるネットワークやコンピュータなどに接続される。各ＯＮＵ２Ａ～２Ｃは、通信局舎内に設置されたＯＬＴと対となって光信号を送受信する。

【0020】

光結合器３は、複数のＯＮＵ２Ａ～２Ｃから光ケーブルで送信された光信号を一連の光信号に結合する役割を行う。光結合器３で結合した一連の光信号は、本発明におけるバースト信号である。

【0021】

光／電気信号変換装置４は、光結合器３から受信した光信号であるバースト信号を電流信号に変換する光／電気信号変換機能と、電流信号を電圧信号に変換する電流／電圧変換機能と、更に電圧信号を増幅して、単相信号を差動信号に変換する差動増幅機能を有する。光／電気信号変換装置４は、後述する光通信受信装置１０である。

【0022】

信号処理装置５は、光／電気信号変換装置４から出力された差動信号を受けて、信号処理を行う。具体的には、信号処理装置５は、光回線から受け取った信号を上位ネットワーク側の回線や機器に取り次ぐ役目を行う。また、信号処理装置５は、図示していない下り通信経路では、各ＯＮＵ２へ送信する光信号を合成して光回線に送出する機能も有するが、本発明では省略する。

【0023】

図２にＰＯＮシステムの応用である車載光ネットワークシステム６の構成図を示す。図２の車載光ネットワークシステム６においては、受信系の構成のみを示している。車載光ネットワークシステム６は、一台のマスター７と複数のゲートウェイ（ＧＷ）８１～８Ｎを備えている。各ゲートウェイは一方向性のリング状の光ファイバ９で接続されている。マスター７は、全てのゲートウェイ８１～８Ｎに対する信号を、光ファイバ９を介してバースト信号によって送信する。各ゲートウェイ８１～８Ｎの信号は、光スイッチＳＷ１～ＳＷＮによって受信される。光スイッチＳＷ１～ＳＷＮが受信した信号は、光通信受信装置ＲＸ１～ＲＸＮに入力される。光通信受信装置ＲＸ１～ＲＸＮ内のフォトダイオードで光信号を電流信号に変換し、ＴＩＡで電流信号を電圧信号に変換して増幅する。増幅された信号は後段のＥＣＵに転送される。

【0024】

図２の車載光ネットワークシステム６においても、各ゲートウェイ８１～８Ｎは、図１のＰＯＮシステムと同様に、バースト信号を電流信号、電圧信号に変換し、更に電圧信号を増幅して、単相信号を差動信号に変換する光通信受信装置ＲＸ１～ＲＸＮを有している。

【0025】

次に光通信受信装置１０について、詳細に説明する。

【0026】

図３は、ＰＯＮシステム１における光／電気信号変換装置４を構成する光通信受信装置１０の回路図である。光通信受信装置１０は、バースト信号を受信するフォトダイオードＰＤと、フォトダイオードＰＤに接続されて、電流信号を受信する時定数切替ＴＩＡ２０を備えている。

【0027】

フォトダイオードＰＤは、図１のＰＯＮシステム１における光結合器３が出力するバースト信号である光信号を受信する。フォトダイオードＰＤは、バースト信号を受信し、電流信号に変換する。

【0028】

時定数切替ＴＩＡ２０は、ＴＩＡ２１と時定数制御回路１００と差動増幅回路ＤＡを有している。後述するように、時定数制御回路１００は、ローパスフィルタ回路（ＬＰＦ）１０１と切替信号発生部１１４を有している。

【0029】

ＴＩＡ２１は、増幅回路（例えば、反転増幅回路）と帰還抵抗Ｒｆを備えている。ＴＩＡ２１は、フォトダイオードＰＤから流れる電流信号を、電圧信号に変換し、増幅回路で増幅して出力電圧Ｖ_ＴＩＡとして出力する。入力電流の振幅をＩｉとしたとき、出力電圧Ｖ_ＴＩＡは、Ｖ_ＴＩＡ＝ＲｆｘＩｉとなる。但し、Ｖ_ＴＩＡは、電源電圧以下であり、大きな入力電流に対しては、出力電圧波形が歪む。また、増幅回路の周波数帯域がＲｆの減少とともに向上するため、入力電流レンジとビットレートに応じて、帰還抵抗Ｒｆは適切に設定する必要がある。ＴＩＡ２１で変換された出力電圧Ｖ_ＴＩＡは、後段の差動増幅回路ＤＡ及びローパスフィルタ回路１０１（図５参照）を有する時定数制御回路１００に入力される。

【0030】

時定数制御回路１００は、後述するようにローパスフィルタ回路１０１と時定数切替信号を出力する切替信号発生部１１４を備えている。時定数制御回路１００のローパスフィルタ回路１０１は、ＴＩＡ２１からの電圧信号を入力して、中間電圧を出力する役割を持っている。本発明の時定数制御回路１００は、ローパスフィルタ回路１０１の時定数を切替える機能を有している。詳細は後述する。

【0031】

差動増幅回路ＤＡは、２つの入力端子と、２つの出力端子を有する。入力端子には、ＴＩＡ２１から出力された電圧Ｖ_ＴＩＡと、時定数制御回路１００（詳細には、ローパスフィルタ回路１０１）の出力電圧Ｖ_ＬＰＦが入力されている。差動増幅回路ＤＡの出力端子は、非反転出力端子と反転出力端子となっている。本実施形態の差動増幅回路ＤＡにおいては、ＴＩＡ２１の出力電圧Ｖ_ＴＩＡと時定数制御回路１００の出力電圧Ｖ_ＬＰＦの差の正負に応じて、同相と逆相の相補信号を出力する。既に述べたように、差動増幅回路ＤＡの差動出力電圧は、後段の信号処理装置５に出力される。

【0032】

図４に増幅回路の一例である反転増幅回路の回路図を示す。反転増幅回路は、ｐ－ＭＯＳＦＥＴとｎ－ＭＯＳＦＥＴを備えている。反転増幅回路は、ｐ－ＭＯＳＦＥＴとｎ－ＭＯＳＦＥＴのそれぞれのドレイン端子同士、ゲート端子同士を接続している。ｐ－ＭＯＳＦＥＴのソース端子は、電源電圧Ｖｄｄに接続されている。ｎ－ＭＯＳＦＥＴのソース端子は、回路グラウンド（ＧＮＤ）に接続されている。反転増幅回路は、ＩＮ端子（ゲート端子）に入力された電圧を反転増幅してＯＵＴ端子（ドレイン端子）に出力する。従って、図３のＴＩＡ２１においては、フォトダイオードＰＤの出力電流が増加すると、ＴＩＡ２１の出力電圧が減少するように動作する。

【0033】

図５～７を参照して、本発明の時定数制御回路１００について詳細に説明する。図５は、本発明の時定数制御回路１００の回路図である。図６は、ローパスフィルタ回路１０１が第１の時定数における図５の時定数制御回路１００の等価回路図であり、図７は、ローパスフィルタ回路１０１が第２の時定数における図５の時定数制御回路の等価回路図である。第１の時定数をＴ_Ｓ、第２の時定数をＴ_Ｌとしたとき、Ｔ_Ｓ＜Ｔ_Ｌの関係がある。

【0034】

時定数制御回路１００は、ＴＩＡ２１の出力端子Ｖ_ＴＩＡと、差動増幅回路ＤＡの入力端子の間に接続されている。時定数制御回路１００は、ローパスフィルタ回路１０１と切替信号発生部１１４から構成されている。ローパスフィルタ回路１０１は、抵抗切替部１１１、キャパシタ切替部１１２、キャパシタ充電部１１３を備えている。

【0035】

ローパスフィルタ回路１０１は、複数の抵抗要素Ｒ１、Ｒ２と複数のキャパシタ要素Ｃ１、Ｃ２を備えるＲＣローパスフィルタを構成している。ＴＩＡ２１の出力電圧Ｖ_ＴＩＡは、ローパスフィルタ回路１０１によって、電圧Ｖ_ＬＰＦに変換される。ローパスフィルタ回路１０１の時定数を適切に設定することにより、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦは、ＴＩＡ２１の出力電圧Ｖ_ＴＩＡの中間電圧とすることができる。

【0036】

ローパスフィルタ回路１０１の第１の時定数は、抵抗Ｒ１とキャパシタＣ１とで決定される。後述するように、バースト信号のプリアンブル期間の初期において、ローパスフィルタ回路１０１の時定数は、等価的に第１の時定数となる。以降、本発明において、抵抗Ｒ１等の値を参照するときには、Ｒ_１と添え字を下付き文字として表すものとする。

【0037】

抵抗切替部１１１は、抵抗Ｒ１と、抵抗Ｒ２とこれに並列に接続されるトランスミッションゲートＴＧ１を備えている。トランスミッションゲートＴＧ１は、２つの制御端子に反転した信号を入力することで、低抵抗ｒ_ｏｎと高抵抗ｒ_ｏｆｆを切替えるスイッチとしての役割を果たす。従って、トランスミッションゲートＴＧ１が抵抗Ｒ２に並列に接続されることによって、抵抗Ｒ２に並列の抵抗値が、低抵抗値ｒ_ｏｎと高抵抗値ｒ_ｏｆｆで切り替わることになる。低抵抗値ｒ_ｏｎと高抵抗値ｒ_ｏｆｆの関係は、ｒ_ｏｎ＜＜Ｒ_１，Ｒ_２＜＜ｒ_ｏｆｆとなっている。トランスミッションゲートＴＧ１が低抵抗ｒ_ｏｎのときは、抵抗Ｒ２の両端を実質的に短絡した状態となる。一方、トランスミッションゲートＴＧ１が高抵抗ｒ_ｏｆｆのときは、抵抗Ｒ２の両端は実質的に開放状態となる。

【0038】

トランスミッションゲートＴＧ１は、ｎ－ＭＯＳＦＥＴとｐ－ＭＯＳＦＥＴのソース端子とドレイン端子を逆並列接続した構成をしている。トランスミッションゲートＴＧ１は、ゲート端子に互いに論理が反転した電圧を入力することでスイッチとして作用させることができる。即ち、ｎ－ＭＯＳＦＥＴのゲート端子にハイレベルの電圧、ｐ－ＭＯＳＦＥＴのゲート端子にローレベルの電圧を入力することで、トランスミッションゲートＴＧ１のドレイン－ソース間は低抵抗値ｒ_ｏｎとなる。ｎ－ＭＯＳＦＥＴのゲート端子にローレベルの電圧、ｐ－ＭＯＳＦＥＴのゲート端子にハイレベルの電圧を入力することで、トランスミッションゲートＴＧ１のドレイン－ソース間は高抵抗値ｒ_ｏｆｆとなる。後述するトランスミッションゲートＴＧ２、ＴＧ３も同様の動作を行う。

【0039】

キャパシタ切替部１１２は、キャパシタＣ１と、これに並列のトランスミッションゲートＴＧ３とキャパシタＣ２の直列回路を備えている。キャパシタ切替部１１２は、ローパスフィルタ回路１０１の出力端（出力電圧Ｖ_ＬＰＦ）と電源電圧Ｖｄｄの間に接続されている。トランスミッションゲートＴＧ３のｎ－ＭＯＳＦＥＴのゲート端子にローレベルの電圧、ｐ-ＭＯＳＦＥＴのゲート端子にハイレベルの電圧を入力することで、トランスミッションゲートＴＧ３は高抵抗値ｒ_ｏｆｆとなり、実質的にキャパシタＣ２は、ローパスフィルタ回路１０１の出力端（出力電圧Ｖ_ＬＰＦ）からは切り離された状態となる。トランスミッションゲートＴＧ３のｎ－ＭＯＳＦＥＴのゲート端子にハイレベル電圧、ｐ-ＭＯＳＦＥＴのゲート端子にローレベルの電圧を入力することで、トランスミッションゲートＴＧ３は低抵抗値ｒ_ｏｎとなり、実質的にキャパシタＣ２は、ローパスフィルタ回路１０１の出力端（出力電圧Ｖ_ＬＰＦ）に接続され、キャパシタＣ１の両端に接続された状態となる。

【0040】

キャパシタ充電部１１３は、ボルテージフォロワＯＰとトランスミッションゲートＴＧ２の直列回路を備えている。ボルテージフォロワＯＰの入力は、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦが入力されている。従って、ボルテージフォロワＯＰの出力電圧もＶ_ＬＰＦとなる。ボルテージフォロワＯＰはインピーダンス変換回路であり、入力と出力は分離されており、出力側に接続される回路の影響が入力側にほとんど影響を及ぼさない。トランスミッションゲートＴＧ２のｎ－ＭＯＳＦＥＴのゲート端子にハイレベルの電圧、ｐ-ＭＯＳＦＥＴのゲート端子にローレベルの電圧を入力することで、トランスミッションゲートＴＧ２は低抵抗値ｒ_ｏｎとなり、キャパシタＣ２は、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦがボルテージフォロワＯＰを介して入力されることになる。よって、この場合、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦにほとんど影響を与えずに、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦで、キャパシタＣ２が充電されることになる。トランスミッションゲートＴＧ２のｎ－ＭＯＳＦＥＴのゲート端子にローレベルの電圧、ｐ-ＭＯＳＦＥＴのゲート端子にハイレベルの電圧を入力することで、トランスミッションゲートＴＧ２は高抵抗値ｒ_ｏｆｆとなり、キャパシタＣ２は、ボルテージフォロワＯＰの出力、即ち、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦから切り離されることになり、キャパシタＣ２の充電を停止する。

【0041】

切替信号発生部１１４は、コンパレータＣＯＭＰと遅延回路１１５とインバータ１１６を備えている。切替信号発生部１１４は、時定数を切替える時定数切替信号Ｖ_ＴＧ＋とその反転信号Ｖ_ＴＧ－（以後、Ｖ_ＴＧ＋、Ｖ_ＴＧ－を合わせて、時定数切替信号と呼ぶ）を出力する。時定数切替信号Ｖ_ＴＧ＋、Ｖ_ＴＧ－は、トランスミッションゲートＴＧ１～ＴＧ３の制御端子に入力されて、上述したように、トランスミッションゲートＴＧ１～ＴＧ３の状態（低抵抗値ｒ_ｏｎと高抵抗値ｒ_ｏｆｆ）を切替えて、ローパスフィルタ回路１０１の時定数を切替える。

【0042】

切替信号発生部１１４は、コンパレータＣＯＭＰで、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦと所定の閾値電圧Ｖ_ＲＥＦとを比較し、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦが所定の閾値電圧Ｖ_ＲＥＦを下回ったとき、あるいは上回ったときから、所定の遅延時間Δ_ｔｄが経過した後に、時定数切替信号Ｖ_ＴＧ＋、Ｖ_ＴＧ－を出力する。具体的には、時定数切替信号Ｖ_ＴＧ＋、Ｖ_ＴＧ－に、それまでと論理反転させた信号が出力され、トランスミッションゲートＴＧ１～ＴＧ３の状態が変わることになる。

【0043】

遅延回路１１５は、複数のインバータ回路ＩＮＶを直列に接続した構成をしている。遅延回路１１５は、前段のコンパレータＣＯＭＰの出力電圧Ｖ_ＣＯＭＰを入力し、Ｖ_ＴＧ＋を出力する。遅延回路１１５は、入力電圧と出力電圧の間に、インバータ回路ＩＮＶの遅延時間を段数倍（偶数倍）した遅延時間Δ_ｔｄ（所定の遅延時間）を発生させる。従って、遅延回路１１５は、コンパレータＣＯＭＰの出力電圧Ｖ_ＣＯＭＰを所定の遅延時間Δ_ｔｄだけ遅延させた電圧Ｖ_ＴＧ＋を出力し、先述した時定数切替信号Ｖ_ＴＧ＋とする。遅延回路１１５の出力電圧Ｖ_ＴＧ＋は、トランスミッションゲートＴＧ１、ＴＧ２のｎ－ＭＯＳＦＥＴのゲート端子とトランスミッションゲートＴＧ３のｐ－ＭＯＳＦＥＴのゲート端子に出力される。遅延回路１１５の出力電圧Ｖ_ＴＧ＋は、後段のインバータ１１６にも入力され、インバータ１１６は、電圧Ｖ_ＴＧ＋を反転させた電圧Ｖ_ＴＧ－を出力する。電圧Ｖ_ＴＧ－は、トランスミッションゲートＴＧ１、ＴＧ２のｐ－ＭＯＳＦＥＴのゲート端子とトランスミッションゲートＴＧ３のｎ－ＭＯＳＦＥＴのゲート端子に出力される。このように構成することで、トランスミッションゲートＴＧ１、ＴＧ２は、低抵抗ｒ_ｏｎと高抵抗ｒ_ｏｆｆとなるタイミングが同じとなり、トランスミッションゲートＴＧ３は、ＴＧ１、ＴＧ２とは、低抵抗ｒ_ｏｎと高抵抗ｒ_ｏｆｆとなるタイミングが反転することとなる。

【0044】

次に図６～９を参照して、時定数の切替えの詳細について説明する。図６、７は、時定数制御回路１００の異なる時定数における等価回路である。図８（ａ）は、プリアンブル期間における入力電流波形を示し、図８（ｂ）は、プリアンブル期間における時定数制御回路１００の各部の電圧波形を示している。図９（ａ）は、プリアンブル期間及びペイロード期間における入力電流波形を示し、図９（ｂ）は、対応する期間におけるローパスフィルタ回路１０１の出力電圧波形Ｖ_ＬＰＦを示している。

【0045】

図６は、バースト信号のプリアンブル期間において、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦが所定の閾値電圧Ｖ_ＲＥＦより大きいとき、及びローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦが所定の閾値電圧Ｖ_ＲＥＦを下回ってから所定の遅延時間Δ_ｔｄが経過するまでの時定数制御回路１００の等価回路図である。バースト信号を受けて、プリアンブル期間に入ると、図８（ａ）に示すようにフォトダイオードＰＤ（図３参照）から電流が流れるようになる。ＴＩＡ２１の出力電圧Ｖ_ＴＩＡは、反転増幅回路の出力となっているので、フォトダイオードＰＤの電流が増加すると、ＴＩＡ２１の出力電圧Ｖ_ＴＩＡは減少する。従って、図８（ｂ）に示すように、プリアンブル期間に入ると、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦは徐々に減少し、所定の閾値電圧Ｖ_ＲＥＦを下回るようになる。

【0046】

プリアンブル期間で、Ｖ_ＬＰＦ＞Ｖ_ＲＥＦのときは、コンパレータＣＯＭＰの出力電圧Ｖ_ＣＯＭＰはハイレベルである。従って、遅延回路１１５の出力電圧Ｖ_ＴＧ＋もハイレベルである。インバータ１１６の出力電圧Ｖ_ＴＧ－はローレベルである。このとき、トランスミッションゲートＴＧ１、ＴＧ２は、低抵抗ｒ_ｏｎとなる。トランスミッションゲートＴＧ３は、高抵抗ｒ_ｏｆｆとなる。よって、時定数制御回路１００の等価回路は、図６に示すようになる。

【0047】

Ｖ_ＬＰＦがＶ_ＲＥＦを下回ると、コンパレータＣＯＭＰの出力電圧Ｖ_ＣＯＭＰはローレベルに反転する。しかし、遅延時間Δｔ_ｄが経過するまでは、遅延回路１１５の出力電圧Ｖ_ＴＧ＋はハイレベルを、インバータ１１６の出力電圧Ｖ_ＴＧ－はローレベルをそれぞれ維持する。従って、時定数制御回路１００の等価回路は、図６に示す回路を維持する。

【0048】

時定数制御回路１００の等価回路が、図６に示す回路であるときの、ローパスフィルタ回路１０１の時定数は次の通りとなる。

【0049】

抵抗Ｒ２に並列のトランスミッションゲートＴＧ１は低抵抗ｒ_ｏｎである。低抵抗ｒ_ｏｎは、抵抗値Ｒ_２に比べて非常に抵抗値が小さく、ローパスフィルタ回路１０１の合成抵抗値は、実質的にＲ_１となる。一方、トランスミッションゲートＴＧ３は高抵抗ｒ_ｏｆｆであり、トランスミッションゲートＴＧ２は低抵抗ｒ_ｏｎであるので、キャパシタＣ２は、ボルテージフォロワＯＰを介して、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦが入力され、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦで充電されることになる。ボルテージフォロワＯＰは入力インピーダンスが非常に大きいため、キャパシタＣ２は、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦにほとんど影響を与えない。ローパスフィルタ回路１０１の合成容量は、実質的にＣ_１となる。従って、図６に示す回路のときのローパスフィルタ回路１０１の時定数Ｔ_Ｓは、Ｒ_１Ｃ_１となる。

【0050】

図７は、Ｖ_ＬＰＦ＜Ｖ_ＲＥＦとなり、遅延時間Δ_ｔｄが経過した後の時定数制御回路１００の等価回路である。このとき、遅延回路１１５の出力電圧Ｖ_ＴＧ＋はローレベルであり、インバータ１１６の出力電圧Ｖ_ＴＧ－はハイレベルとなる。このとき、トランスミッションゲートＴＧ１、ＴＧ２は、高抵抗ｒ_ｏｆｆとなる。トランスミッションゲートＴＧ３は、低抵抗ｒ_ｏｎとなる。よって、時定数制御回路１００の等価回路は、図７に示すようになる。

【0051】

時定数制御回路１００の等価回路が、図７に示す回路であるときの、ローパスフィルタ回路１０１の時定数は次の通りとなる。

【0052】

抵抗Ｒ２に並列のトランスミッションゲートＴＧ１は高抵抗ｒ_ｏｆｆである。高抵抗ｒ_ｏｆｆは、抵抗値Ｒ_２と比べて非常に抵抗値が大きいので、ローパスフィルタ回路１０１の合成抵抗値は、実質的にＲ_１＋Ｒ_２となる。一方、トランスミッションゲートＴＧ３は低抵抗ｒ_ｏｎであり、トランスミッションゲートＴＧ２は高抵抗ｒ_ｏｆｆであるので、キャパシタＣ２は、ボルテージフォロワＯＰから実質的に切り離され、トランスミッションゲートＴＧ３の低抵抗ｒ_ｏｎを介して、ローパスフィルタ回路１０１の出力端（出力電圧Ｖ_ＬＰＦ）に接続されることになる。よって、キャパシタＣ２は実質的にキャパシタＣ１に並列に接続されることになり、ローパスフィルタ回路１０１の合成容量は、実質的にＣ_１＋Ｃ_２となる。従って、図７に示す回路のときのローパスフィルタ回路１０１の時定数Ｔ_Ｌは、（Ｒ_１＋Ｒ_２）（Ｃ_１＋Ｃ_２）となる。

【0053】

以上のことから、時定数制御回路１００は、プリアンブル期間の初期の第１の時定数Ｔ_Ｓ（＝Ｒ_１Ｃ_１）から、これより大きな第２の時定数Ｔ_Ｌ（＝（Ｒ_１＋Ｒ_２）（Ｃ_１＋Ｃ_２））に切り替えることができる。本発明の時定数制御回路１００は、ローパスフィルタ回路１０１を構成する合成抵抗値および合成容量値をともに切替えることができる。従って、本発明の時定数制御回路１００によれば、大きな時定数の切替えに容易に対応できる。更に、切替える前のキャパシタＣ２をボルテージフォロワＯＰを介して充電することで、ローパスフィルタ回路１０１の動作にほとんど影響を与えずに、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦで充電が可能である。従って、キャパシタＣ２の接続によって、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦに影響を与えることなく、容量値の切替えが可能となる。

【0054】

次に時定数制御回路１００における２つの時定数Ｔ_Ｓ、Ｔ_Ｌとバースト信号の条件について述べる。

【0055】

ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦは、ＴＩＡ２１の出力電圧Ｖ_ＴＩＡの中間値検出として用いられるため、ビットレートをＢＲとすると、最小ビット幅は、Ｔ_ｂｉｔ＝１／ＢＲと表せるので、変動の少ない中間値波形を得るために、ローパスフィルタ回路１０１の時定数は、１／ＢＲの１０倍程度としておくことが望ましい。しかし、大きな時定数とすると、プリアンブル期間中にローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦが定常状態に達することができず、中間値の取得を完了できない可能性がある。プリアンブル期間の長さをＴ_ＰＡとすると、時定数の４倍の時間（定常値の９８．２％となる時間）が、Ｔ_ＰＡ以下となるようにして、プリアンブル期間中にローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦが定常状態に達するようにする必要がある。従って、時定数Ｔ_Ｓとの関係は、Ｔ_ＰＡ／４≧Ｔ_Ｓとなるように、抵抗値Ｒ_１、容量値Ｃ_１を設定する必要がある。

【0056】

ペイロード期間には、同符号が連続するビットパターン（ＣＩＤ）が含まれる。図９（ａ）に示すように、６４ｂ／６６ｂ方式においては、最大６６ビット同符号が連続する場合（図中Ｔ_ＣＩＤの期間）がある。ペイロード期間においては、最大ＣＩＤ長Ｔ_ＣＩＤの間において、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦが変化しないことが要求される。このためには、ローパスフィルタ回路１０１の時定数は、Ｔ_ＣＩＤの１０倍程度としておくことが望ましい。従って、時定数Ｔ_Ｌとの関係は、Ｔ_Ｌ≧１０Ｔ_ＣＩＤを満足するように、抵抗値Ｒ_１、Ｒ_２、容量値Ｃ_１、Ｃ_２を設定する必要がある。

【0057】

図９（ｂ）に本発明の時定数制御回路１００によるローパスフィルタ回路１０１の出力電圧波形Ｖ_ＬＰＦを示す。プリアンブル期間及びペイロード期間における最大ＣＩＤ長の期間においても、ローパスフィルタ回路１０１の出力電圧Ｖ_ＬＰＦは、安定して略一定の中間電圧を出力していることが分かる。

【0058】

バースト信号の無信号期間について考える。バースト信号の無信号期間の間に、ローパスフィルタ回路１０１の時定数は、第１の時定数Ｔ_Ｓに戻す必要がある。バースト信号の無信号期間の長さをＴ_ＩＮＴＶとすると、第２の時定数Ｔ_Ｌの４倍の時間より長ければ、時定数切替信号Ｖ_ＴＧ＋は、ローレベルからハイレベルへと反転し、Ｖ_ＴＧ－は、ハイレベルからローレベルへと反転する。よって、Ｔ_ＩＮＴＶ／４≧Ｔ_Ｌを満足するように、抵抗Ｒ１、Ｒ２、キャパシタＣ１、Ｃ２を設定すれば、特段にリセット回路を設けなくても、時定数をプリアンブル期間のための時定数に切替えることができる。

【0059】

なお、上述の実施形態の時定数制御回路１００においては、ローパスフィルタ回路１０１の抵抗値と容量値を両方を変化させているが、容量値のみを変化させるように構成してもよい。また、ローパスフィルタ回路の構成は、ＲＣフィルタ回路に限定されず、ＲＬＣフィルタ回路の抵抗値及び／又は容量値を切替えて、時定数を変化させることが可能である。

【0060】

なお、本開示は上述した実施形態およびその変形例に限定されるものではなく、本願の特許請求の範囲に記載された事項の範囲内において種々の変更や改良が可能であることは勿論である。

【符号の説明】

【0061】

１ 受動光ネットワーク（ＰＯＮ）システム、２、 宅内装置（ＯＮＵ）、３ 光結合器、４ 光／電気信号変換装置、５ 信号処理装置、６ 車載光ネットワークシステム、７ マスター、８１～８Ｎ ゲートウェイ、９ 光ファイバ、１０ 光通信受信装置、２０ 時定数切替ＴＩＡ、２１ ＴＩＡ、ＤＡ 差動増幅回路、１００ 時定数制御回路、１０１ ローパスフィルタ回路、１１１ 抵抗切替部、１１２ キャパシタ切替部、１１３ キャパシタ充電部、１１４ 切替信号発生部、１１５ 遅延回路、１１６ インバータ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】