知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023072483
(43)【公開日】2023-05-24
(54)【発明の名称】半導体集積回路装置
(51)【国際特許分類】
G05F 1/56 20060101AFI20230517BHJP
【ＦＩ】
G05F1/56 310C
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2021185068
(22)【出願日】2021-11-12
(71)【出願人】
【識別番号】000006220
【氏名又は名称】ミツミ電機株式会社
(74)【代理人】
【識別番号】100090033
【弁理士】
【氏名又は名称】荒船 博司
(74)【代理人】
【識別番号】100093045
【弁理士】
【氏名又は名称】荒船 良男
(72)【発明者】
【氏名】高野 陽一
【テーマコード（参考）】
5H430
【Ｆターム（参考）】
5H430BB01
5H430BB05
5H430BB09
5H430BB11
5H430EE06
5H430EE12
5H430EE17
5H430FF01
5H430FF13
5H430GG08
5H430HH03
5H430HH05
5H430LA04
(57)【要約】
【課題】ハイサイドスイッチＩＣにおいてトランジスタのオン抵抗による出力電圧の低下の対策に要するチップコストの増大を抑える。
【解決手段】電圧入力端子と電圧出力端子との間に接続されたスイッチ用トランジスタと、制御信号に基づいてスイッチ用トランジスタをオン状態またはオフ状態に制御する制御回路とを備えた半導体集積回路装置において、制御回路は、電圧入力端子に入力された前記直流電圧より基準電圧を生成する基準電圧源と、基準電圧と電圧出力端子の電圧を入力としスイッチ用トランジスタの制御端子に印加される電圧を出力する差動アンプと、外部端子からの制御信号に基づいて差動アンプの動作状態を制御する信号を生成するロジック回路とを備え、差動アンプは、ロジック回路の出力信号に応じて制御信号が第１論理レベルの時にスイッチ用トランジスタをオン状態に制御し、第２論理レベルの時にオフ状態に制御するように構成した。
【選択図】図１
【解決手段】電圧入力端子と電圧出力端子との間に接続されたスイッチ用トランジスタと、制御信号に基づいてスイッチ用トランジスタをオン状態またはオフ状態に制御する制御回路とを備えた半導体集積回路装置において、制御回路は、電圧入力端子に入力された前記直流電圧より基準電圧を生成する基準電圧源と、基準電圧と電圧出力端子の電圧を入力としスイッチ用トランジスタの制御端子に印加される電圧を出力する差動アンプと、外部端子からの制御信号に基づいて差動アンプの動作状態を制御する信号を生成するロジック回路とを備え、差動アンプは、ロジック回路の出力信号に応じて制御信号が第１論理レベルの時にスイッチ用トランジスタをオン状態に制御し、第２論理レベルの時にオフ状態に制御するように構成した。
【選択図】図１
【特許請求の範囲】
【請求項1】
直流電圧が入力される電圧入力端子と電圧出力端子との間に接続されたスイッチ用トランジスタと、制御信号が入力される外部端子と、前記制御信号に基づいて前記スイッチ用トランジスタをオン状態またはオフ状態に制御する制御回路と、を備えた半導体集積回路装置であって、
前記制御回路は、
前記電圧入力端子に入力された前記直流電圧より基準電圧を生成する基準電圧源と、
前記基準電圧と前記電圧出力端子の電圧を入力とし前記スイッチ用トランジスタの制御端子に印加される電圧を出力する差動アンプと、
前記外部端子に入力された前記制御信号に基づいて前記差動アンプの動作状態を制御する信号を生成するロジック回路と、を備え、
前記差動アンプは、前記ロジック回路の出力信号に応じて、前記制御信号が第１の論理レベルの時に前記スイッチ用トランジスタをオン状態に制御し、前記制御信号が第２の論理レベルの時に前記スイッチ用トランジスタをオフ状態に制御することを特徴とする半導体集積回路装置。
前記制御回路は、
前記電圧入力端子に入力された前記直流電圧より基準電圧を生成する基準電圧源と、
前記基準電圧と前記電圧出力端子の電圧を入力とし前記スイッチ用トランジスタの制御端子に印加される電圧を出力する差動アンプと、
前記外部端子に入力された前記制御信号に基づいて前記差動アンプの動作状態を制御する信号を生成するロジック回路と、を備え、
前記差動アンプは、前記ロジック回路の出力信号に応じて、前記制御信号が第１の論理レベルの時に前記スイッチ用トランジスタをオン状態に制御し、前記制御信号が第２の論理レベルの時に前記スイッチ用トランジスタをオフ状態に制御することを特徴とする半導体集積回路装置。
【請求項2】
前記基準電圧をＶref、前記スイッチ用トランジスタから前記電圧出力端子へ向かって流れる出力電流Ｉoutとすると、
前記スイッチ用トランジスタは、そのオン抵抗Ｒonが、Ｒon＜Ｖref／Ｉoutなる条件を満たす特性を有することを特徴とする請求項１に記載の半導体集積回路装置。
前記スイッチ用トランジスタは、そのオン抵抗Ｒonが、Ｒon＜Ｖref／Ｉoutなる条件を満たす特性を有することを特徴とする請求項１に記載の半導体集積回路装置。
【請求項3】
前記差動アンプは、
一対の差動トランジスタを有する差動入力段と該差動入力段の後段に設けられた出力段とから構成され、
前記出力段のトランジスタは前記差動入力段の出力ノードに制御端子が接続されており、前記制御端子と接地点との間に前記ロジック回路から出力される信号に基づいてオン、オフ制御される第１スイッチ素子が設けられ、
前記制御信号が第２の論理レベルの時に、前記差動入力段の動作電流が遮断され、前記スイッチ用トランジスタをオフ状態に維持した状態でその差動増幅動作を停止するように構成されていることを特徴とする請求項１または２に記載の半導体集積回路装置。
一対の差動トランジスタを有する差動入力段と該差動入力段の後段に設けられた出力段とから構成され、
前記出力段のトランジスタは前記差動入力段の出力ノードに制御端子が接続されており、前記制御端子と接地点との間に前記ロジック回路から出力される信号に基づいてオン、オフ制御される第１スイッチ素子が設けられ、
前記制御信号が第２の論理レベルの時に、前記差動入力段の動作電流が遮断され、前記スイッチ用トランジスタをオフ状態に維持した状態でその差動増幅動作を停止するように構成されていることを特徴とする請求項１または２に記載の半導体集積回路装置。
【請求項4】
前記スイッチ用トランジスタおよび前記出力段のトランジスタは、Ｐチャンネル形ＭＯＳトランジスタで構成され、
前記出力段のトランジスタは、ソース端子が前記電圧入力端子に接続され、前記制御信号が第２の論理レベルの時に前記第１スイッチ素子がオン状態にされることでオン状態にされて、前記スイッチ用トランジスタをオフ状態に維持することを特徴とする請求項３に記載の半導体集積回路装置。
前記出力段のトランジスタは、ソース端子が前記電圧入力端子に接続され、前記制御信号が第２の論理レベルの時に前記第１スイッチ素子がオン状態にされることでオン状態にされて、前記スイッチ用トランジスタをオフ状態に維持することを特徴とする請求項３に記載の半導体集積回路装置。
【請求項5】
前記基準電圧源と接地点との間に、前記ロジック回路から出力される信号に基づいてオン、オフ制御される第２スイッチ素子が接続され、
前記制御信号が第２の論理レベルの時に前記第２スイッチ素子がオフ状態にされることで前記基準電圧源が動作を停止することを特徴とする請求項３または４に記載の半導体集積回路装置。
前記制御信号が第２の論理レベルの時に前記第２スイッチ素子がオフ状態にされることで前記基準電圧源が動作を停止することを特徴とする請求項３または４に記載の半導体集積回路装置。
【請求項6】
前記スイッチ用トランジスタは、Ｎチャンネル形ＭＯＳトランジスタで構成され、
前記差動アンプの出力端子と前記スイッチ用トランジスタの制御端子との間には、前記差動アンプの出力のレベルを押し上げるブートストラップ回路が設けられていることを特徴とする請求項３に記載の半導体集積回路装置。
前記差動アンプの出力端子と前記スイッチ用トランジスタの制御端子との間には、前記差動アンプの出力のレベルを押し上げるブートストラップ回路が設けられていることを特徴とする請求項３に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電圧入力端子と出力端子との間に接続されたスイッチ用トランジスタおよび該トランジスタをオン、オフ制御する回路を備えた半導体集積回路装置（ＩＣ）に関し、例えばハイサイドスイッチＩＣに利用して有効な技術に関する。
【背景技術】
【0002】
電源から負荷へ電源電圧を供給する電源ライン上に設けられ、負荷に電源電圧を供給したり遮断したりするための素子（デバイス）としてハイサイドスイッチＩＣがある。
ハイサイドスイッチＩＣは、図５に示すように、例えばセンサやパソコン周辺機器等のＵＳＢデバイス２１へＵＳＢ電源２０から電源電圧を供給する電源ライン２２上に設けられ、マイコン２３からの指令による電源の供給／遮断制御や、マイコン２３でデバイス２１の状態を監視してショートなどの異常が発生した時に、電源供給を遮断してデバイスを保護するために使用される。
ハイサイドスイッチＩＣは、図５に示すように、例えばセンサやパソコン周辺機器等のＵＳＢデバイス２１へＵＳＢ電源２０から電源電圧を供給する電源ライン２２上に設けられ、マイコン２３からの指令による電源の供給／遮断制御や、マイコン２３でデバイス２１の状態を監視してショートなどの異常が発生した時に、電源供給を遮断してデバイスを保護するために使用される。
【0003】
従来のハイサイドスイッチＩＣ１０は、図６に示すように、電源２０からの電源電圧が入力される電圧入力端子ＩＮと負荷デバイス２１が接続される出力端子ＯＵＴとの間に接続されたスイッチ用トランジスタＭ１および該トランジスタをオン、オフ制御するロジック回路１１とにより構成され、ＩＣの外部端子としての制御端子ＣＥに外部のマイコン等の制御装置からオン、オフ制御信号が入力されることで、電源の供給／遮断を行うように構成されている。このような機能を有するハイサイドスイッチＩＣの発明としては、例えば特許文献１や２に記載されているものがある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００２－９１５８４号公報
【特許文献2】特開２０１２－９０２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
図６に示されているような構成を有するハイサイドスイッチＩＣにおいては、トランジスタＭ１のゲート端子がローレベルにされてＭ１がオンされると、Ｍ１のオン抵抗Ｒonを介して入力端子ＩＮと出力端子ＯＵＴとの間が導通されて電流が流されるため、図７に示すように、負荷へ流れる出力電流Ｉoutに応じて出力電圧Ｖoutが変化してΔＶが生じる。
そのため、出力電圧Ｖoutの変動幅を小さくするには、Ｍ１としてオン抵抗Ｒonが小さいつまり素子サイズの大きなトランジスタを使用したりボンディングワイヤの数を増やしたりする必要があり、チップコストの増大を招く。また、出力電流Ｉoutが急に変化して出力電圧Ｖoutが変化すると、ノイズが発生するため、ノイズ対策として出力端子に接続する安定化用の平滑コンデンサＣｏとして大容量のコンデンサを使用したりフィルタ回路を設けたりする必要があり、コストアップを招くという課題がある。
そのため、出力電圧Ｖoutの変動幅を小さくするには、Ｍ１としてオン抵抗Ｒonが小さいつまり素子サイズの大きなトランジスタを使用したりボンディングワイヤの数を増やしたりする必要があり、チップコストの増大を招く。また、出力電流Ｉoutが急に変化して出力電圧Ｖoutが変化すると、ノイズが発生するため、ノイズ対策として出力端子に接続する安定化用の平滑コンデンサＣｏとして大容量のコンデンサを使用したりフィルタ回路を設けたりする必要があり、コストアップを招くという課題がある。
【0006】
さらに、トランジスタＭ１のオン抵抗に関わらず負荷デバイスの電源端子に所定の電源電圧が供給されるようにするには、電源から電圧入力端子に入力される電圧を補正する必要があり、例えばオン抵抗による電圧降下分だけ高い方へずらし、入力電圧を出力電圧の規定範囲に入る中間点に設定するなどの方法が考えられる。しかし、出力端子に接続される負荷デバイスの消費電流の大きさに応じてシステムごとに補正量を変える必要があるため、ユーザの設計負担が大きくなるという課題がある。
【0007】
この発明は上記のような課題に着目してなされたものでその目的とするところは、トランジスタのオン抵抗による出力電圧の低下の対策に要するチップコストの増大を抑えることができるハイサイドスイッチＩＣとしての半導体集積回路装置を提供することにある。
本発明の他の目的は、出力電圧の変動を小さくしてノイズの発生を抑えることができ、ノイズ対策に要するコストを少なくすることができるハイサイドスイッチＩＣとしての半導体集積回路装置を提供することにある。
本発明のさらに他の目的は、システムごとの入力電圧の補正が不要でありもってユーザの設計負担を減らすことができるハイサイドスイッチＩＣとしての半導体集積回路装置を提供することにある。
本発明の他の目的は、出力電圧の変動を小さくしてノイズの発生を抑えることができ、ノイズ対策に要するコストを少なくすることができるハイサイドスイッチＩＣとしての半導体集積回路装置を提供することにある。
本発明のさらに他の目的は、システムごとの入力電圧の補正が不要でありもってユーザの設計負担を減らすことができるハイサイドスイッチＩＣとしての半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【0008】
上記目的を達成するため、本発明は、
直流電圧が入力される電圧入力端子と電圧出力端子との間に接続されたスイッチ用トランジスタと、制御信号が入力される外部端子（ＣＥ）と、前記制御信号に基づいて前記スイッチ用トランジスタをオン状態またはオフ状態に制御する制御回路と、を備えた半導体集積回路装置において、
前記制御回路は、
前記電圧入力端子に入力された前記直流電圧より基準電圧を生成する基準電圧源と、
前記基準電圧と前記電圧出力端子の電圧を入力とし前記スイッチ用トランジスタの制御端子（ゲート端子）に印加される電圧を出力する差動アンプと、
前記外部端子に入力された前記制御信号に基づいて前記差動アンプの動作状態を制御する信号を生成するロジック回路と、を備え、
前記差動アンプは、前記ロジック回路の出力信号に応じて、前記制御信号が第１の論理レベルの時に前記スイッチ用トランジスタをオン状態に制御し、前記制御信号が第２の論理レベルの時に前記スイッチ用トランジスタをオフ状態に制御するように構成したものである。
直流電圧が入力される電圧入力端子と電圧出力端子との間に接続されたスイッチ用トランジスタと、制御信号が入力される外部端子（ＣＥ）と、前記制御信号に基づいて前記スイッチ用トランジスタをオン状態またはオフ状態に制御する制御回路と、を備えた半導体集積回路装置において、
前記制御回路は、
前記電圧入力端子に入力された前記直流電圧より基準電圧を生成する基準電圧源と、
前記基準電圧と前記電圧出力端子の電圧を入力とし前記スイッチ用トランジスタの制御端子（ゲート端子）に印加される電圧を出力する差動アンプと、
前記外部端子に入力された前記制御信号に基づいて前記差動アンプの動作状態を制御する信号を生成するロジック回路と、を備え、
前記差動アンプは、前記ロジック回路の出力信号に応じて、前記制御信号が第１の論理レベルの時に前記スイッチ用トランジスタをオン状態に制御し、前記制御信号が第２の論理レベルの時に前記スイッチ用トランジスタをオフ状態に制御するように構成したものである。
【0009】
上記のような構成を有する半導体集積回路装置によれば、スイッチ用トランジスタを制御する制御回路を構成する差動アンプが、反転入力端子の電位と非反転入力端子の電位を一致させるように動作することで、基準電圧源と差動アンプとスイッチ用トランジスタが定電圧回路として動作するため、出力電流すなわち負荷デバイスに流れる電流が変化しても出力電圧を一定に維持することができ、トランジスタのオン抵抗による出力電圧の不安定化を防止することができる。また、出力電流の変化による出力電圧の変動を防止してノイズの発生を抑えることができる。
【0010】
また、電圧入力端子に上記定電圧を加えた電圧を印加することで、スイッチ用トランジスタのサイズを大きくするなど出力電圧の低下の対策に要するチップコストの増大を抑えることができるとともに、負荷電流の変化に伴う出力電圧の変動を小さくしてノイズの発生を抑えることができ、ノイズ対策に要するコストを少なくすることができる。
さらに、スイッチ用トランジスタのオン抵抗による電圧降下量が出力電流の大きさに関わらず一定であるため、システムごとに入力電圧の補正量を変える必要がなく、ユーザの設計負担を減らすことができる。
さらに、スイッチ用トランジスタのオン抵抗による電圧降下量が出力電流の大きさに関わらず一定であるため、システムごとに入力電圧の補正量を変える必要がなく、ユーザの設計負担を減らすことができる。
【発明の効果】
【0011】
本発明によれば、電圧入力端子と出力端子との間に接続されたトランジスタを備えたハイサイドスイッチＩＣとしての半導体集積回路装置において、トランジスタのオン抵抗による出力電圧の低下の対策に要するチップコストの増大を抑えることができる。また、出力電圧の変動を小さくしてノイズの発生を抑えることができ、ノイズ対策に要するコストを少なくすることができる。さらに、システムごとの入力電圧の補正が不要であり、ユーザの設計負担を減らすことができるという効果がある。
【図面の簡単な説明】
【0012】
【図1】本発明を適用したハイサイドスイッチＩＣの一実施形態を示す回路構成図である。
【図2】実施形態のハイサイドスイッチＩＣの出力電流－出力電圧特性を示す特性図である。
【図3】実施形態のハイサイドスイッチＩＣの具体的な回路例を示す回路図である。
【図4】実施形態のハイサイドスイッチＩＣの変形例を示す回路構成図である。
【図5】ハイサイドスイッチＩＣを使用したシステムの一般的な構成を示すシステム構成図である。
【図6】従来のハイサイドスイッチＩＣの一般的な構成を示す回路構成図である。
【発明を実施するための形態】
【0013】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したハイサイドスイッチＩＣの一実施形態を示す。なお、図１において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（ＩＣ）１０として形成され、該ＩＣ１０の出力端子ＯＵＴに出力安定化用のコンデンサＣｏが接続されている。
図１は、本発明を適用したハイサイドスイッチＩＣの一実施形態を示す。なお、図１において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（ＩＣ）１０として形成され、該ＩＣ１０の出力端子ＯＵＴに出力安定化用のコンデンサＣｏが接続されている。
【0014】
本実施形態のハイサイドスイッチＩＣ１０においては、図１に示すように、直流電圧ＶDDが印加される電圧入力端子ＩＮと負荷となる各種デバイス２１が接続される出力端子ＯＵＴとの間に、ＰチャンネルＭＯＳトランジスタからなるスイッチ用のトランジスタＭ１が接続されている。また、ＩＣ１０には、外部のマイコン（ＣＰＵ）などからの信号が入力されるチップ制御用の端子ＣＥと、端子ＣＥの電位を入力とするロジック回路１１およびロジック回路１１の出力によってトランジスタＭ１のゲート制御信号を生成する差動アンプ（差動増幅回路）１２が設けられており、ロジック回路１１は端子ＣＥの電位に応じて差動アンプ１２をオン、オフ制御する。ロジック回路１１はインバータなどの論理ゲート回路によって、所望の論理機能を有するように構成される。
【0015】
差動アンプ１２の反転入力端子(－)と電圧入力端子ＩＮとの間には基準電圧Ｖrefを生成する基準電圧源１３が接続され、差動アンプ１２の非反転入力端子(＋)には出力端子ＯＵＴの電圧Ｖoutが入力されている。そのため、差動アンプ１２は、イマジナリーショートにより、出力端子ＯＵＴの電圧ＶoutすなわちトランジスタＭ１のドレイン電圧が反転入力端子(－)の電圧（ＶDD－Ｖref）と同じ電圧となるようにＭ１のゲート端子を駆動する。これにより、トランジスタＭ１と差動アンプ１２と基準電圧源１３は、図２に示すように、負荷デバイス２１へ流れる出力電流Ｉoutが変化しても一定の電圧（ＶDD－Ｖref）を生成し出力する定電圧回路として動作することとなる。
【0016】
なお、スイッチ用のトランジスタＭ１は、そのオン抵抗をＲon、当該ＩＣの仕様として定めた最大出力電流をＩoutとすると、オン抵抗がＲon＜Ｖref／Ｉoutなる条件を満たす特性を有するように設計すれば良い。また、負荷に流れる電流の大小にかかわらず、負荷デバイス２１の電源電圧端子に所定の電圧Ｖccを供給したい場合には、電圧入力端子ＩＮに入力する電源電圧ＶDDを、Ｖccよりも入力端子ＩＮの電圧と出力端子ＯＵＴの電圧の差分に相当するΔＶだけ高い方へシフトした電圧に設定すればよい。
【0017】
図５に示す従来のハイサイドスイッチＩＣにおいては、負荷デバイス２１へ流れる出力電流が異なると供給される電圧が変動するため、出力電流Ｉoutが変動しても出力電圧Ｖoutの変動幅を小さくするには、前述したように、Ｍ１として素子サイズの大きなトランジスタを使用したりボンディングワイヤの数を増やしたりする必要があり、チップコストの増大を招くという課題があった。これに対し、本実施形態のハイサイドスイッチＩＣにおいては、トランジスタＭ１が定電圧回路の出力トランジスタとして動作するため、予めΔＶだけ高い電圧を入力端子ＩＮへ入力すれば、Ｍ１として素子サイズのかなり大きなトランジスタを使用したりボンディングワイヤの数を増やしたりする必要がなく、チップコストの増大を回避することができる。
【0018】
また、出力電流Ｉoutが変動しても出力電圧Ｖoutの変動を小さくすることができるため、ノイズの発生を抑えることができ、ノイズ対策に要するコストを少なくすることができる。
さらに、負荷デバイス２１へ流れる出力電流Ｉoutが変化しても一定の電圧を生成し出力するため、出力端子に接続する負荷デバイス２１として消費電流の異なるもの使用する場合にも、入力電圧の補正が不要であり、ユーザの設計負担を減らすことができる。
なお、上記基準電圧Ｖrefの適切な値としては、例えば０．０５Ｖ～０．５Ｖのような範囲の値が考えられる。
さらに、負荷デバイス２１へ流れる出力電流Ｉoutが変化しても一定の電圧を生成し出力するため、出力端子に接続する負荷デバイス２１として消費電流の異なるもの使用する場合にも、入力電圧の補正が不要であり、ユーザの設計負担を減らすことができる。
なお、上記基準電圧Ｖrefの適切な値としては、例えば０．０５Ｖ～０．５Ｖのような範囲の値が考えられる。
【0019】
次に、図１に示すハイサイドスイッチＩＣ１０の具体的な回路例ついて、図３を用いて説明する。
図３に示すように、差動アンプ１２は、ＮチャンネルＭＯＳトランジスタからなりソース端子が共通接続された差動トランジスタＭ５，Ｍ６と、Ｍ５，Ｍ６の共通ソースと接地点との間に接続された定電流源ＣＣ１と、Ｍ５，Ｍ６のドレイン端子と電圧入力端子ＩＮとの間に接続されたＰチャンネルＭＯＳトランジスタからなるアクティブ負荷トランジスタＭ７，Ｍ８とからなる差動入力段と、電圧入力端子ＩＮと接地点との間に直列に接続されたＰチャンネルＭＯＳトランジスタＭ９および定電流源ＣＣ２からなる出力段とを備える。トランジスタＭ７はゲート端子とドレイン端子が結合され、Ｍ８のゲート端子はＭ７のゲート端子に接続されている。また、上記出力段のトランジスタＭ９のゲート端子は、トランジスタＭ８とＭ６の接続ノードすなわち差動入力段の出力ノードＮ０に接続されている。
図３に示すように、差動アンプ１２は、ＮチャンネルＭＯＳトランジスタからなりソース端子が共通接続された差動トランジスタＭ５，Ｍ６と、Ｍ５，Ｍ６の共通ソースと接地点との間に接続された定電流源ＣＣ１と、Ｍ５，Ｍ６のドレイン端子と電圧入力端子ＩＮとの間に接続されたＰチャンネルＭＯＳトランジスタからなるアクティブ負荷トランジスタＭ７，Ｍ８とからなる差動入力段と、電圧入力端子ＩＮと接地点との間に直列に接続されたＰチャンネルＭＯＳトランジスタＭ９および定電流源ＣＣ２からなる出力段とを備える。トランジスタＭ７はゲート端子とドレイン端子が結合され、Ｍ８のゲート端子はＭ７のゲート端子に接続されている。また、上記出力段のトランジスタＭ９のゲート端子は、トランジスタＭ８とＭ６の接続ノードすなわち差動入力段の出力ノードＮ０に接続されている。
【0020】
基準電圧源１３は、電圧入力端子ＩＮと接地点との間に直列に接続されたデプレッション型のＮチャンネルＭＯＳトランジスタＭ２およびエンハンスメント型のＮチャンネルＭＯＳトランジスタＭ３と、電圧入力端子ＩＮと接地点との間に直列に接続された抵抗Ｒ２－ＮチャンネルＭＯＳトランジスタＭ４－抵抗Ｒ１と、を備える。
そして、デプレッション型のトランジスタＭ２はゲートとソースが結合されて常時オン状態とされ、ＭＯＳトランジスタＭ３のゲート端子はＭ４と抵抗Ｒ１との接続ノードＮ２に接続され、ＭＯＳトランジスタＭ４のゲート端子はＭ２とＭ３との接続ノードＮ１に接続されている。これにより、基準電圧源１３は、ＭＯＳトランジスタＭ３のゲート・ソース間電圧をＶGS3、抵抗Ｒ２とＮチャンネルＭＯＳトランジスタＭ４のドレイン端子の接続ノードＮ３の電圧をＶrefとおくと、
Ｖref＝(Ｒ２／Ｒ１)×ＶGS3
で表わされる基準電圧Ｖrefを生成し、生成された基準電圧Ｖrefが差動アンプ１２の差動トランジスタＭ５のゲート端子に入力され、差動アンプ１２の他方の差動トランジスタＭ６のゲート端子には出力端子の電圧Ｖoutが入力されるように構成されている。
そして、デプレッション型のトランジスタＭ２はゲートとソースが結合されて常時オン状態とされ、ＭＯＳトランジスタＭ３のゲート端子はＭ４と抵抗Ｒ１との接続ノードＮ２に接続され、ＭＯＳトランジスタＭ４のゲート端子はＭ２とＭ３との接続ノードＮ１に接続されている。これにより、基準電圧源１３は、ＭＯＳトランジスタＭ３のゲート・ソース間電圧をＶGS3、抵抗Ｒ２とＮチャンネルＭＯＳトランジスタＭ４のドレイン端子の接続ノードＮ３の電圧をＶrefとおくと、
Ｖref＝(Ｒ２／Ｒ１)×ＶGS3
で表わされる基準電圧Ｖrefを生成し、生成された基準電圧Ｖrefが差動アンプ１２の差動トランジスタＭ５のゲート端子に入力され、差動アンプ１２の他方の差動トランジスタＭ６のゲート端子には出力端子の電圧Ｖoutが入力されるように構成されている。
【0021】
さらに、本実施形態においては、基準電圧源１３および差動アンプ１２のサブグランドラインＳＧＬと主グランドラインＭＧＬとの間および差動アンプ１２の出力段のトランジスタＭ９のゲート端子と主グランドラインＭＧＬとの間に、ロジック回路１１からの出力信号によってオン、オフされるスイッチ素子ＳＷ１，ＳＷ２がそれぞれ設けられており、スイッチ素子ＳＷ１とＳＷ２は、ロジック回路１１からの出力信号によって相補的にオン状態またはオフ状態されるように構成されている。
【0022】
上記のような構成の場合、ロジック回路１１は、例えばチップ制御用の端子ＣＥの論理レベルを反転するインバータと、このインバータの出力をさらに反転するインバータとにより構成することができ、後段のインバータの出力でスイッチ素子ＳＷ１を制御し、前段のインバータの出力でスイッチ素子ＳＷ２を制御するように構成される。
これによって、制御用端子ＣＥにハイレベルの信号が入力されると、スイッチ素子ＳＷ１がオン状態にされて基準電圧源１３および差動アンプ１２が活性化されるとともに、スイッチ素子ＳＷ２がオフ状態にされて、電圧入力端子ＩＮと出力端子ＯＵＴとの間に接続されたスイッチ用のトランジスタＭ１が、差動アンプ１２の出力によってオン状態に制御される。
これによって、制御用端子ＣＥにハイレベルの信号が入力されると、スイッチ素子ＳＷ１がオン状態にされて基準電圧源１３および差動アンプ１２が活性化されるとともに、スイッチ素子ＳＷ２がオフ状態にされて、電圧入力端子ＩＮと出力端子ＯＵＴとの間に接続されたスイッチ用のトランジスタＭ１が、差動アンプ１２の出力によってオン状態に制御される。
【0023】
一方、制御用端子ＣＥにローレベルの信号が入力されると、スイッチ素子ＳＷ１がオフ状態にされて基準電圧源１３および差動アンプ１２の動作が停止されるとともに、スイッチ素子ＳＷ２がオン状態にされて、差動アンプ１２の出力段のトランジスタＭ９のゲート端子に接地電位が印加されてＭ９が完全なオン状態にされることで、電圧入力端子ＩＮと出力端子ＯＵＴとの間に接続されたスイッチ用のトランジスタＭ１のゲート端子に入力電圧ＶDDが印加されてＭ１がオフ状態になる。
【0024】
なお、ＩＣの動作上はスイッチ素子ＳＷ１を省略することも可能であるが、スイッチ素子ＳＷ１を設けることで、スイッチ用のトランジスタＭ１をオフ状態にさせている間におけるＩＣの消費電流を低減することができる。また、ＩＣの低消費電流化の観点からは、ロジック回路１１を構成するインバータもＣＭＯＳインバータとするのが望ましい。
また、差動アンプ１２の定電流源ＣＣ１，ＣＣ２を例えばカレントミラー回路で構成するような場合、ロジック回路１１の出力によって定電流源ＣＣ１，ＣＣ２を直接オン、オフ制御するように構成しても良い。
また、差動アンプ１２の定電流源ＣＣ１，ＣＣ２を例えばカレントミラー回路で構成するような場合、ロジック回路１１の出力によって定電流源ＣＣ１，ＣＣ２を直接オン、オフ制御するように構成しても良い。
【0025】
デプレッション型ＭＯＳトランジスタを使用した基準電圧源１３の基本的な構成は、特開２０００－１１２５４８号公報等において開示されていて公知であるので、詳しい動作の説明は省略するが、デプレッション型トランジスタＭ２が有する正の温度特性を、トランジスタＭ３が有する負の温度特性でキャンセルして、温度依存性のない基準電圧Ｖrefを生成することができる。
また、ソースフォロワ回路の部分に抵抗Ｒ２，Ｒ１を設けているため、抵抗比を適切に設計することで、入力電圧ＶDDを基準にして前述した０．０５Ｖ～０．５Ｖの基準電圧Ｖrefを生成することができる。
また、ソースフォロワ回路の部分に抵抗Ｒ２，Ｒ１を設けているため、抵抗比を適切に設計することで、入力電圧ＶDDを基準にして前述した０．０５Ｖ～０．５Ｖの基準電圧Ｖrefを生成することができる。
【0026】
（変形例）
図４には上記実施形態のハイサイドスイッチＩＣ１０の変形例が示されている。図４に示す変形例のハイサイドスイッチＩＣ１０は、電圧入力端子ＩＮと出力端子ＯＵＴとの間に接続されているスイッチ用のトランジスタＭ１として、ＰチャンネルＭＯＳトランジスタの代わりにＮチャンネルＭＯＳトランジスタを使用するとともに、差動アンプ１２の後段にチャージポンプなどからなるブートストラップ回路１４を設けて、差動アンプ１２の出力電圧を押し上げた電圧でトランジスタＭ１をオンさせるように構成したものである。
なお、本変形例においては、差動アンプ１２の非反転入力端子に基準電圧Ｖrefが入力され、反転入力端子に出力電圧Ｖoutが入力されるように構成される。
図４には上記実施形態のハイサイドスイッチＩＣ１０の変形例が示されている。図４に示す変形例のハイサイドスイッチＩＣ１０は、電圧入力端子ＩＮと出力端子ＯＵＴとの間に接続されているスイッチ用のトランジスタＭ１として、ＰチャンネルＭＯＳトランジスタの代わりにＮチャンネルＭＯＳトランジスタを使用するとともに、差動アンプ１２の後段にチャージポンプなどからなるブートストラップ回路１４を設けて、差動アンプ１２の出力電圧を押し上げた電圧でトランジスタＭ１をオンさせるように構成したものである。
なお、本変形例においては、差動アンプ１２の非反転入力端子に基準電圧Ｖrefが入力され、反転入力端子に出力電圧Ｖoutが入力されるように構成される。
【0027】
ブートストラップ回路１４を設けずに、差動アンプ１２の出力電圧でＮチャンネル形のトランジスタＭ１をオンさせると、Ｍ１が不完全なオン状態となって出力電圧Ｖoutが入力電圧ＶDDよりも、ＭＯＳトランジスタのしきい値電圧分だけ低い電圧になってしまうが、差動アンプ１２の出力電圧を押し上げた電圧でトランジスタＭ１をオンさせることで、完全なオン状態にして出力電圧Ｖoutが低くなるのを防止することができる。また、同じ電流供給能力を実現したい場合には、ＰチャンネルＭＯＳトランジスタの代わりにＮチャンネルＭＯＳトランジスタを使用することで、素子サイズを約１／２にすることができ、ＩＣのチップサイズを低減することができるという利点がある。
【0028】
また、ハイサイドスイッチＩＣ１０に、スイッチ用のトランジスタＭ１を過電流から保護する過電流保護回路や出力電流Ｉoutが所定値以上流れないように電流を制限するカレントリミット回路、チップの温度が所定値以上になったことを検出した場合に、前記出力トランジスタをオフさせるための信号を生成し出力するサーマルシャットダウン回路を設けるように構成しても良い。
ハイサイドスイッチＩＣにおける過電流保護回路やカレントリミット回路、サーマルシャットダウン回路は公知の技術であるので、回路の構成例および動作の説明は省略する。
ハイサイドスイッチＩＣにおける過電流保護回路やカレントリミット回路、サーマルシャットダウン回路は公知の技術であるので、回路の構成例および動作の説明は省略する。
【0029】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態においては、ハイサイドスイッチＩＣ１０の内部回路を構成するトランジスタとしてＭＯＳトランジスタを使用したものを示したが、ＭＯＳトランジスタの代わりにバイポーラ・トランジスタを使用するようにしてもよい。また、トランジスタＭ１は、オン抵抗を下げるためディスクリートのトランジスタを使用してもよい。
【0030】
また、ハイサイドスイッチＩＣ１０に、過電流検出回路が過電流を検出したりカレントリミット回路やサーマルシャットダウン回路が電流異常やチップ温度異常を検出したりした場合に、検出信号を外部へ出力するための外部端子と検出信号出力回路を設けるようにしても良い。
【符号の説明】
【0031】
１０…ハイサイドスイッチＩＣ、１１…ロジック回路、１２…差動アンプ、１３…基準電圧源、１４…ブートストラップ回路、Ｍ１…スイッチ用トランジスタ、ＣＥ…制御用の外部端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】