知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023073234
(43)【公開日】2023-05-25
(54)【発明の名称】保存装置及びそれを含むデータ処理システム
(51)【国際特許分類】
G06F 12/04 20060101AFI20230518BHJP
【ＦＩ】
G06F12/04 530
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022182187
(22)【出願日】2022-11-14
(31)【優先権主張番号】10-2021-0157090
(32)【優先日】2021-11-15
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2022-0039173
(32)【優先日】2022-03-29
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】黄 珠 榮
【テーマコード（参考）】
5B160
【Ｆターム（参考）】
5B160AA10
5B160AB26
5B160MM01
5B160MM18
(57)【要約】
【課題】圧縮機能を支援する保存装置において、ホストから受信したデータをライト（書き込み）又はリード（読み出し）するために、論理アドレスを物理アドレスに変換するのに少ないメモリ空間を効率的に使用するための保存装置及びそれを含むデータ処理システムを提供する。
【解決手段】本発明による保存装置は、複数のメモリブロックを含むメモリ装置と、複数のメモリブロックを複数のスーパーブロックに区分し、メモリ装置に対するメモリ動作を制御するように構成されたメモリコントローラと、を有し、メモリコントローラは、ホストからライト要請されたデータが含まれた第１チャンクを圧縮して生成された第１圧縮チャンクを、複数のスーパーブロックの内のホストから受信した第１論理アドレスに基づいて選択された第１スーパーブロックにライトし、第１スーパーブロックにおける第１圧縮チャンクの位置関連オフセットを生成するように構成される。
【選択図】図１
【解決手段】本発明による保存装置は、複数のメモリブロックを含むメモリ装置と、複数のメモリブロックを複数のスーパーブロックに区分し、メモリ装置に対するメモリ動作を制御するように構成されたメモリコントローラと、を有し、メモリコントローラは、ホストからライト要請されたデータが含まれた第１チャンクを圧縮して生成された第１圧縮チャンクを、複数のスーパーブロックの内のホストから受信した第１論理アドレスに基づいて選択された第１スーパーブロックにライトし、第１スーパーブロックにおける第１圧縮チャンクの位置関連オフセットを生成するように構成される。
【選択図】図１
【特許請求の範囲】
【請求項1】
複数のメモリブロックを含むメモリ装置と、
前記複数のメモリブロックを複数のスーパーブロック（ｓｕｐｅｒｂｌｏｃｋ）に区分し、前記メモリ装置に対するメモリ動作を制御するように構成されたメモリコントローラと、を有し、
前記メモリコントローラは、ホストからライト（ｗｒｉｔｅ：書き込み、以下ライトと記す）要請されたデータが含まれた第１チャンク（ｃｈｕｎｋ）を圧縮して生成された第１圧縮チャンク（ｃｏｍｐｒｅｓｓｅｄ ｃｈｕｎｋ）を、前記複数のスーパーブロックの内の前記ホストから受信した第１論理アドレスに基づいて選択された第１スーパーブロックにライトし、前記第１スーパーブロックにおける前記第１圧縮チャンクの位置関連オフセットを生成するように構成されることを特徴とする保存装置。
前記複数のメモリブロックを複数のスーパーブロック（ｓｕｐｅｒｂｌｏｃｋ）に区分し、前記メモリ装置に対するメモリ動作を制御するように構成されたメモリコントローラと、を有し、
前記メモリコントローラは、ホストからライト（ｗｒｉｔｅ：書き込み、以下ライトと記す）要請されたデータが含まれた第１チャンク（ｃｈｕｎｋ）を圧縮して生成された第１圧縮チャンク（ｃｏｍｐｒｅｓｓｅｄ ｃｈｕｎｋ）を、前記複数のスーパーブロックの内の前記ホストから受信した第１論理アドレスに基づいて選択された第１スーパーブロックにライトし、前記第１スーパーブロックにおける前記第１圧縮チャンクの位置関連オフセットを生成するように構成されることを特徴とする保存装置。
【請求項2】
前記第１圧縮チャンクの位置関連オフセットは、前記第１スーパーブロックにおける前記第１圧縮チャンクの開始物理アドレスを含むことを特徴とする請求項１に記載の保存装置。
【請求項3】
前記メモリコントローラは、前記第１圧縮チャンクを前記第１スーパーブロックにライトした後、前記第１スーパーブロックの現在可用容量を示す情報を前記ホストへ伝送するように構成されることを特徴とする請求項１に記載の保存装置。
【請求項4】
前記第１圧縮チャンクは、圧縮アルゴリズム、前記第１圧縮チャンクのサイズ、及び前記第１チャンクに含まれたページの枚数の内の少なくとも１つを含むことを特徴とする請求項１に記載の保存装置。
【請求項5】
前記メモリコントローラは、前記ホストからの前記データに対するリード（ｒｅａｄ：読み出し、以下リードと記す）要請に応答して、前記データに対応する前記第１圧縮チャンクに含まれたページよりさらに多いページを前記第１スーパーブロックからリードするように構成されることを特徴とする請求項１に記載の保存装置。
【請求項6】
前記メモリコントローラは、前記第１スーパーブロックのインデックス、前記第１圧縮チャンクのインデックス、及び前記位置関連オフセット間のマッピング関係を示す圧縮チャンクマッピングテーブルを管理するように構成されることを特徴とする請求項１に記載の保存装置。
【請求項7】
前記メモリコントローラは、前記ホストからの前記データに対するリード要請に応答して、前記ホストから受信した第２論理アドレス及び前記圧縮チャンクマッピングテーブルに基づいて、前記メモリ装置に対するリード動作を制御するように構成されることを特徴とする請求項６に記載の保存装置。
【請求項8】
前記メモリコントローラは、前記第１スーパーブロックに対応するゾーンのインデックス、前記第１圧縮チャンクの位置関連オフセット、及び前記データに対応する少なくとも１つのページのインデックスを含むアドレス情報を前記ホストへ伝送するように構成されることを特徴とする請求項１に記載の保存装置。
【請求項9】
前記複数のスーパーブロックは、第２圧縮チャンクがライトされた第２スーパーブロックをさらに含み、
前記メモリコントローラは、前記第２圧縮チャンクの有効データが含まれたターゲットチャンクを圧縮して生成されたターゲット圧縮チャンクを、前記複数のスーパーブロックの内のいずれか１つにライトし、ガベージコレクション（ｇａｒｂａｇｅ ｃｏｌｌｅｃｔｉｏｎ）を遂行するように構成されることを特徴とする請求項１に記載の保存装置。
前記メモリコントローラは、前記第２圧縮チャンクの有効データが含まれたターゲットチャンクを圧縮して生成されたターゲット圧縮チャンクを、前記複数のスーパーブロックの内のいずれか１つにライトし、ガベージコレクション（ｇａｒｂａｇｅ ｃｏｌｌｅｃｔｉｏｎ）を遂行するように構成されることを特徴とする請求項１に記載の保存装置。
【請求項10】
前記メモリコントローラは、前記ターゲット圧縮チャンクがライトされた前記スーパーブロックにおける前記ターゲット圧縮チャンクの位置関連オフセットに基づいて、圧縮チャンクマッピングテーブルをアップデートするように構成されることを特徴とする請求項９に記載の保存装置。
【請求項11】
前記メモリコントローラは、前記ターゲット圧縮チャンクがライトされた前記スーパーブロックに対応するゾーンのインデックス、前記ターゲット圧縮チャンクの位置関連オフセット、及び前記有効データに対応する少なくとも１枚のページのインデックスを含むアドレス情報を前記ホストへ伝送するように構成されることを特徴とする請求項９に記載の保存装置。
【請求項12】
複数のメモリブロックを含み、前記複数のメモリブロックを複数のスーパーブロックに区分してメモリ動作を遂行する保存装置と、
前記保存装置をゾーンネームスペース（ｚｏｎｅｄ ｎａｍｅｓｐａｃｅ）で運用するように構成されたホストプロセッサと、を有し、
前記ホストプロセッサは、前記保存装置を、複数のチャンクでそれぞれ構成された複数のゾーンとして認識し、メモリ動作要請を前記保存装置に提供し、
前記保存装置は、前記複数のチャンクを圧縮して生成された複数の圧縮チャンクを、前記複数のゾーンに対応する前記複数のスーパーブロックにライトし、前記複数のスーパーブロックにおける前記複数の圧縮チャンクの位置関連オフセットを管理するように構成されることを特徴とするデータ処理システム。
前記保存装置をゾーンネームスペース（ｚｏｎｅｄ ｎａｍｅｓｐａｃｅ）で運用するように構成されたホストプロセッサと、を有し、
前記ホストプロセッサは、前記保存装置を、複数のチャンクでそれぞれ構成された複数のゾーンとして認識し、メモリ動作要請を前記保存装置に提供し、
前記保存装置は、前記複数のチャンクを圧縮して生成された複数の圧縮チャンクを、前記複数のゾーンに対応する前記複数のスーパーブロックにライトし、前記複数のスーパーブロックにおける前記複数の圧縮チャンクの位置関連オフセットを管理するように構成されることを特徴とするデータ処理システム。
【請求項13】
前記複数の圧縮チャンクの位置関連オフセットは、前記複数のスーパーブロックにおける前記複数の圧縮チャンクの開始物理アドレスを含み、
前記保存装置は、前記複数の圧縮チャンクが複数のスーパーブロック内に順次にライトされる方式、及び前記複数の圧縮チャンクの位置関連オフセットに基づいて、前記複数の圧縮チャンクを探すように構成されることを特徴とする請求項１２に記載のデータ処理システム。
前記保存装置は、前記複数の圧縮チャンクが複数のスーパーブロック内に順次にライトされる方式、及び前記複数の圧縮チャンクの位置関連オフセットに基づいて、前記複数の圧縮チャンクを探すように構成されることを特徴とする請求項１２に記載のデータ処理システム。
【請求項14】
前記保存装置は、前記複数のスーパーブロックのインデックス、前記複数の圧縮チャンクのインデックス、及び前記複数の圧縮チャンクの位置関連オフセット間のマッピング関係を示す圧縮チャンクマッピングテーブルを管理し、前記圧縮チャンクマッピングテーブルに基づいて、前記ホストプロセッサから要請されたリード動作を遂行するように構成されることを特徴とする請求項１２に記載のデータ処理システム。
【請求項15】
前記保存装置は、前記ホストプロセッサから受信した有効ページ情報に基づいて、前記複数の圧縮チャンクの内の少なくとも１つに対するガベージコレクションを遂行し、前記ガベージコレクションの結果に基づいて、前記圧縮チャンクマッピングテーブルをアップデートするように構成されることを特徴とする請求項１４に記載のデータ処理システム。
【請求項16】
前記保存装置は、前記複数の圧縮チャンクの位置関連オフセットを含む第１アドレス情報を、前記ホストプロセッサへ伝送するように構成されることを特徴とする請求項１２に記載のデータ処理システム。
【請求項17】
前記保存装置は、前記ホストプロセッサから受信した有効ページ情報に基づいて、前記複数の圧縮チャンクの内の少なくとも１つに対するガベージコレクションを遂行し、前記複数の圧縮チャンクの位置関連オフセットの内の変更されたオフセットを含む第２アドレス情報を、前記ホストプロセッサへ伝送するように構成されることを特徴とする請求項１６に記載のデータ処理システム。
【請求項18】
前記保存装置は、前記複数のスーパーブロックの内、前記ホストプロセッサの要請によってターゲット圧縮チャンクがライトされたターゲットスーパーブロックの可用容量を示す情報を前記ホストプロセッサへ伝送し、
前記ホストプロセッサは、前記情報に基づいて、前記保存装置に対するライト動作を要請するように構成されることを特徴とする請求項１２に記載のデータ処理システム。
前記ホストプロセッサは、前記情報に基づいて、前記保存装置に対するライト動作を要請するように構成されることを特徴とする請求項１２に記載のデータ処理システム。
【請求項19】
前記ホストプロセッサは、前記要請に後続して、前記ターゲットスーパーブロックの可用容量を優先して使用するためのライト要請を前記保存装置へ伝送するように構成されることを特徴とする請求項１８に記載のデータ処理システム。
【請求項20】
複数のメモリブロックを含むメモリ装置と、
前記複数のメモリブロックを複数のスーパーブロックに区分し、前記メモリ装置に対するメモリ動作を制御するように構成されるメモリコントローラと、を有し、
前記メモリコントローラは、ホストからライト要請された第１データが含まれた第１チャンクを圧縮して生成された第１圧縮チャンクを、前記複数のスーパーブロックの内の前記ホストから受信した第１論理アドレスに基づいて選択された第１スーパーブロックにライトし、前記第１スーパーブロックの現在の第１可用容量を示す第１情報を前記ホストへ伝送するように構成されることを特徴とする保存装置。
前記複数のメモリブロックを複数のスーパーブロックに区分し、前記メモリ装置に対するメモリ動作を制御するように構成されるメモリコントローラと、を有し、
前記メモリコントローラは、ホストからライト要請された第１データが含まれた第１チャンクを圧縮して生成された第１圧縮チャンクを、前記複数のスーパーブロックの内の前記ホストから受信した第１論理アドレスに基づいて選択された第１スーパーブロックにライトし、前記第１スーパーブロックの現在の第１可用容量を示す第１情報を前記ホストへ伝送するように構成されることを特徴とする保存装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、保存装置及びデータ処理システムに関し、特に、ゾーンネームスペース（ｚｏｎｅｄ ｎａｍｅｓｐａｃｅ）インターフェースを支援する保存装置及びデータ処理システムに関する。
【背景技術】
【0002】
保存装置は、メモリシステムであって、コンピュータ、スマートフォン、タブレットなどのモバイル端末または各種電子機器のようなホストの要請に基づいてデータを保存する装置である。
保存装置は、ハードディスクドライブ（ｈａｒｄ ｄｉｓｋ ｄｒｉｖｅ）、ソリッドステートドライブ（ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ）、ＵＦＳ（ｕｎｉｖｅｒｓａｌ ｆｌａｓｈ ｓｔｏｒａｇｅ）装置、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ ｍｕｌｔｉｍｅｄｉａ ｃａｒｄ）などを含む。
保存装置は、ハードディスクドライブ（ｈａｒｄ ｄｉｓｋ ｄｒｉｖｅ）、ソリッドステートドライブ（ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ）、ＵＦＳ（ｕｎｉｖｅｒｓａｌ ｆｌａｓｈ ｓｔｏｒａｇｅ）装置、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ ｍｕｌｔｉｍｅｄｉａ ｃａｒｄ）などを含む。
【0003】
近年、データ処理技術の発展によって、ホストは、膨大なデータを高速で処理することができ、これと共に、メモリ集積技術の発展によって、保存装置も、ホストから受信した大量のデータを保存する。
一方、保存装置は、メモリ使用効率を高めるために、自体的にホストから受信したデータを圧縮して保存し、圧縮されたデータを圧縮解除してホストへ伝送する。
保存装置は、ホスト側ではデータが圧縮または圧縮解除されることを認識できないようにメモリ動作を運用しているが、そのような運用方式において、ページ単位のマッピングテーブルに基づいて、ホストから受信した論理アドレスを物理アドレスに変換するので、アドレス変換に大きいメモリ空間が使用されるという問題点があった。
一方、保存装置は、メモリ使用効率を高めるために、自体的にホストから受信したデータを圧縮して保存し、圧縮されたデータを圧縮解除してホストへ伝送する。
保存装置は、ホスト側ではデータが圧縮または圧縮解除されることを認識できないようにメモリ動作を運用しているが、そのような運用方式において、ページ単位のマッピングテーブルに基づいて、ホストから受信した論理アドレスを物理アドレスに変換するので、アドレス変換に大きいメモリ空間が使用されるという問題点があった。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１１－１２８７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は上記従来の保存装置における問題点に鑑みてなされたものであって、本発明の目的は、圧縮機能を支援する保存装置において、ホストから受信したデータをライト（書き込み）またはリード（読み出し）するために、論理アドレスを物理アドレスに変換するのに少ないメモリ空間を効率的に使用するための保存装置及びそれを含むデータ処理システムを提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明による保存装置は、複数のメモリブロックを含むメモリ装置と、前記複数のメモリブロックを複数のスーパーブロック（ｓｕｐｅｒｂｌｏｃｋ）に区分し、前記メモリ装置に対するメモリ動作を制御するように構成されたメモリコントローラと、を有し、前記メモリコントローラは、ホストからライト（ｗｒｉｔｅ：書き込み、以下ライトと記す）要請されたデータが含まれた第１チャンク（ｃｈｕｎｋ）を圧縮して生成された第１圧縮チャンク（ｃｏｍｐｒｅｓｓｅｄ ｃｈｕｎｋ）を、前記複数のスーパーブロックの内の前記ホストから受信した第１論理アドレスに基づいて選択された第１スーパーブロックにライトし、前記第１スーパーブロックにおける前記第１圧縮チャンクの位置関連オフセットを生成するように構成されることを特徴とする。
【0007】
上記目的を達成するためになされた本発明によるデータ処理システムは、複数のメモリブロックを含み、前記複数のメモリブロックを複数のスーパーブロックに区分してメモリ動作を遂行する保存装置と、前記保存装置をゾーンネームスペース（ｚｏｎｅｄ ｎａｍｅｓｐａｃｅ）で運用するように構成されたホストプロセッサと、を有し、前記ホストプロセッサは、前記保存装置を、複数のチャンクでそれぞれ構成された複数のゾーンとして認識し、メモリ動作要請を前記保存装置に提供し、前記保存装置は、前記複数のチャンクを圧縮して生成された複数の圧縮チャンクを、前記複数のゾーンに対応する前記複数のスーパーブロックにライトし、前記複数のスーパーブロックにおける前記複数の圧縮チャンクの位置関連オフセットを管理するように構成されることを特徴とする。
【0008】
また、上記目的を達成するためになされた本発明による保存装置は、複数のメモリブロックを含むメモリ装置と、前記複数のメモリブロックを複数のスーパーブロックに区分し、前記メモリ装置に対するメモリ動作を制御するように構成されるメモリコントローラと、を有し、前記メモリコントローラは、ホストからライト要請された第１データが含まれた第１チャンクを圧縮して生成された第１圧縮チャンクを、前記複数のスーパーブロックの内の前記ホストから受信した第１論理アドレスに基づいて選択された第１スーパーブロックにライトし、前記第１スーパーブロックの現在の第１可用容量を示す第１情報を前記ホストへ伝送するように構成されることを特徴とする。
【発明の効果】
【0009】
本発明に係る保存装置及びそれを含むデータ処理システムによれば、圧縮チャンク別に位置関連オフセットを管理することにより、スーパーブロックそれぞれに含まれた圧縮チャンクに速くアクセスすることができ、圧縮チャンクにアクセスするとき、論理アドレスと物理アドレスとの変換に必要なメモリ空間を最小化することができる。
また、スーパーブロックの可用容量をホストに提供することにより、ホストがゾーンネームスペース方式の効率を極大化させることができるライト要請を保存装置に行うように誘導することができる。
また、スーパーブロックの可用容量をホストに提供することにより、ホストがゾーンネームスペース方式の効率を極大化させることができるライト要請を保存装置に行うように誘導することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の実施形態によるデータ処理システムの概略構成を示すブロック図である。
【図2A】本発明の実施形態による保存装置のメモリ動作と関連した論理領域と物理領域を説明するための図である。
【図2B】本発明の実施形態による保存装置のメモリ動作と関連した論理領域と物理領域を説明するための図である。
【図3】本発明の実施形態によるデータ処理システムの一連の動作を説明するための図である。
【図4】本発明の実施形態によるデータ処理システムの動作方法を説明するためのフローチャートである。
【図5】本発明の実施形態によるデータ処理システムの動作方法を説明するためのフローチャートである。
【図6】本発明の実施形態によるデータ処理システムの動作方法を説明するためのフローチャートである。
【図8】本発明の実施形態によるデータ処理システムの一連の動作を説明するための図面である。
【図9】本発明の実施形態によるデータ処理システムの動作方法を説明するためのフローチャートである。
【図10】本発明の実施形態によるデータ処理システムの動作方法を説明するためのフローチャートである。
【図11A】本発明の実施形態による保存装置のガベージコレクション動作を説明するための図である。
【図11B】本発明の実施形態による保存装置のガベージコレクション動作を説明するための図である。
【図12】本発明の実施形態によるデータ処理システムのガベージコレクション動作方法を説明するためのフローチャートである。
【図14】本発明の実施形態によるメモリ装置に適用されたＣ２Ｃ（Ｃｈｉｐ ｔｏ Ｃｈｉｐ）構造を説明するための概略構成断面図である。
【図15】本発明の実施形態によるＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）システムの概略構成を示すブロック図である。
【図16】本発明の実施形態によるメモリシステムをメモリカードシステムに適用した例の概略構成を示すブロック図である。
【発明を実施するための形態】
【0011】
次に、本発明に係る保存装置及びそれを含むデータ処理システムを実施するための形態の具体例を図面を参照しながら説明する。
【0012】
図１は、本発明の実施形態によるデータ処理システム１０の概略構成を示すブロック図であり、図２Ａ及び図２Ｂは、本発明の実施形態による保存装置１００のメモリ動作と関連した論理領域と物理領域を説明するための図である。
【0013】
図１を参照すると、データ処理システム１０は、ホスト２０及び保存装置１００を含む。
ホスト２０は、データを処理する装置であって、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、ＧＰＵ（ｇｒａｐｈｉｃ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、ＮＰＵ（ｎｅｕｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）などの内のいずれか１つであり得る。
本明細書において、ホスト２０は、ホストプロセッサまたはホスト装置とも指称される。
ホスト２０は、データを処理する装置であって、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、ＧＰＵ（ｇｒａｐｈｉｃ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、ＮＰＵ（ｎｅｕｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）などの内のいずれか１つであり得る。
本明細書において、ホスト２０は、ホストプロセッサまたはホスト装置とも指称される。
【0014】
ホスト２０は、データに対する処理動作を遂行しながら生成されるデータを保存装置１００にライト（ｗｒｉｔｅ：書き込み、以下ライトと記す）するか、あるいは処理動作に必要なデータを保存装置１００からリード（ｒｅａｄ：読み出し、以下リードと記す）するために、保存装置１００と通信する。
ホスト２０は、ＵＳＢ（ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）、ＳＡＴＡ（ｓｅｒｉａｌ ａｔ ａｔｔａｃｈｍｅｎｔ）、ＳＣＳＩ（ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓｙｓｔｅｍ ｉｎｔｅｒｆａｃｅ）、ＳＡＳ（ｓｅｒｉａｌ ａｔｔａｃｈｅｄ ＳＣＳＩ）、ＨＳＩＣ（ｈｉｇｈ ｓｐｅｅｄ ｉｎｔｅｒｃｈｉｐ）、ＰＣＩ（ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）、ＰＣＩｅ（ＰＣＩ ｅｘｐｒｅｓｓ）、ＮＶＭｅ（ｎｏｎ－ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ）のような多様な通信方式の内の少なくとも１つを利用して、保存装置１００と通信する。
ホスト２０は、ＵＳＢ（ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）、ＳＡＴＡ（ｓｅｒｉａｌ ａｔ ａｔｔａｃｈｍｅｎｔ）、ＳＣＳＩ（ｓｍａｌｌ ｃｏｍｐｕｔｅｒ ｓｙｓｔｅｍ ｉｎｔｅｒｆａｃｅ）、ＳＡＳ（ｓｅｒｉａｌ ａｔｔａｃｈｅｄ ＳＣＳＩ）、ＨＳＩＣ（ｈｉｇｈ ｓｐｅｅｄ ｉｎｔｅｒｃｈｉｐ）、ＰＣＩ（ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）、ＰＣＩｅ（ＰＣＩ ｅｘｐｒｅｓｓ）、ＮＶＭｅ（ｎｏｎ－ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ）のような多様な通信方式の内の少なくとも１つを利用して、保存装置１００と通信する。
【0015】
保存装置１００は、メモリコントローラ１１０及びメモリ装置１２０を含む。
メモリコントローラ１１０は、メモリ装置１２０に対するメモリ動作及びバックグラウンド動作（ｂａｃｋｇｒｏｕｎｄ ｏｐｅｒａｔｉｏｎ）を制御する。
一例として、メモリ動作は、ライト動作（ｗｒｉｔｅ ｏｐｅｒａｔｉｏｎ）（または、プログラム動作（ｐｒｏｇｒａｍ ｏｐｅｒａｔｉｏｎ））、リード動作（ｒｅａｄ ｏｐｅｒａｔｉｏｎ）及び消去動作（ｅｒａｓｕｒｅ ｏｐｅｒａｔｉｏｎ）を含む。
一例として、バックグラウンド動作は、ガベージコレクション動作（ｇａｒｂａｇｅ ｃｏｌｌｅｃｔｉｏｎ ｏｐｅｒａｔｉｏｎ）、ウェアレベリング動作（ｗｅａｒ ｌｅｖｅｌｉｎｇ ｏｐｅｒａｔｉｏｎ）、及びバッドブロック管理（ｂａｄ ｂｌｏｃｋ ｍａｎａｇｅｍｅｎｔ）動作などの内の少なくとも１つを含む。
メモリコントローラ１１０は、メモリ装置１２０に対するメモリ動作及びバックグラウンド動作（ｂａｃｋｇｒｏｕｎｄ ｏｐｅｒａｔｉｏｎ）を制御する。
一例として、メモリ動作は、ライト動作（ｗｒｉｔｅ ｏｐｅｒａｔｉｏｎ）（または、プログラム動作（ｐｒｏｇｒａｍ ｏｐｅｒａｔｉｏｎ））、リード動作（ｒｅａｄ ｏｐｅｒａｔｉｏｎ）及び消去動作（ｅｒａｓｕｒｅ ｏｐｅｒａｔｉｏｎ）を含む。
一例として、バックグラウンド動作は、ガベージコレクション動作（ｇａｒｂａｇｅ ｃｏｌｌｅｃｔｉｏｎ ｏｐｅｒａｔｉｏｎ）、ウェアレベリング動作（ｗｅａｒ ｌｅｖｅｌｉｎｇ ｏｐｅｒａｔｉｏｎ）、及びバッドブロック管理（ｂａｄ ｂｌｏｃｋ ｍａｎａｇｅｍｅｎｔ）動作などの内の少なくとも１つを含む。
【0016】
一実施形態において、メモリ装置１２０は、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、抵抗性ＲＡＭ（ｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：ＲＲＡＭ）、相変化メモリ（ｐｈａｓｅ－ｃｈａｎｇｅ ｍｅｍｏｒｙ：ＰＲＡＭ）、磁気抵抗メモリ（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：ＭＲＡＭ）、強誘電体メモリ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：ＦＲＡＭ（登録商標））、またはスピン注入磁化反転メモリ（ｓｐｉｎ ｔｒａｎｓｆｅｒ ｔｏｒｑｕｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：ＳＴＴ－ＲＡＭ）など多様なタイプに具現可能である。
以下、メモリ装置１２０がＮＡＮＤフラッシュメモリとして具現した例を中心に、本発明の実施形態を述べ、ＮＡＮＤフラッシュメモリの具体的な具現例は、図１２Ａ～図１３で後述する。
以下、メモリ装置１２０がＮＡＮＤフラッシュメモリとして具現した例を中心に、本発明の実施形態を述べ、ＮＡＮＤフラッシュメモリの具体的な具現例は、図１２Ａ～図１３で後述する。
【0017】
一実施形態において、メモリコントローラ１１０は、ゾーン管理回路１１２及び圧縮／解除回路１１４を含む。
図１では、メモリコントローラ１１０の特徴的動作を強調するために、ゾーン管理回路１１２及び圧縮／解除回路１１４を含むものと示しているが、これは、例示的な実施形態に過ぎず、メモリコントローラ１１０がゾーン管理回路１１２及び圧縮／解除回路１１４の動作を直接遂行することができる。
一方、ゾーン管理回路１１２及び圧縮／解除回路１１４は、ハードウェアロジックとして具現されるか、あるいはソフトウェアロジックとして具現され、メモリコントローラ１１０によって実行されることも可能である。
図１では、メモリコントローラ１１０の特徴的動作を強調するために、ゾーン管理回路１１２及び圧縮／解除回路１１４を含むものと示しているが、これは、例示的な実施形態に過ぎず、メモリコントローラ１１０がゾーン管理回路１１２及び圧縮／解除回路１１４の動作を直接遂行することができる。
一方、ゾーン管理回路１１２及び圧縮／解除回路１１４は、ハードウェアロジックとして具現されるか、あるいはソフトウェアロジックとして具現され、メモリコントローラ１１０によって実行されることも可能である。
【0018】
ゾーン管理回路１１２は、ホスト２０が複数のメモリブロックＢＬＫｓをゾーン単位で区分して使用するためのゾーンネームスペース（ｚｏｎｅｄ ｎａｍｅｓｐａｃｅ）技術を支援する。
本明細書において、ネームスペースは、論理領域（または、論理ブロック）として一度にフォーマット可能な不揮発性メモリのサイズを意味する。
ゾーンネームスペース技術に基づいて、保存装置１００は、ホスト２０の要請に応答して、複数のゾーンそれぞれに対して順次なライト動作を遂行する。
一例として、ホスト２０が第１アプリケーションプログラムを実行するとき、第１アプリケーションプログラムに割り当てられた第１ゾーンは、第１アプリケーションプログラムに対するデータがライトされるので、第１ゾーン内にライトされたデータの属性は類似している。
また、１つのゾーンに含まれた論理ページの論理アドレスは連続しており、ゾーン管理回路１１２は、論理ページにデータを順次にライトすることができる。
本明細書において、ネームスペースは、論理領域（または、論理ブロック）として一度にフォーマット可能な不揮発性メモリのサイズを意味する。
ゾーンネームスペース技術に基づいて、保存装置１００は、ホスト２０の要請に応答して、複数のゾーンそれぞれに対して順次なライト動作を遂行する。
一例として、ホスト２０が第１アプリケーションプログラムを実行するとき、第１アプリケーションプログラムに割り当てられた第１ゾーンは、第１アプリケーションプログラムに対するデータがライトされるので、第１ゾーン内にライトされたデータの属性は類似している。
また、１つのゾーンに含まれた論理ページの論理アドレスは連続しており、ゾーン管理回路１１２は、論理ページにデータを順次にライトすることができる。
【0019】
図２Ａをさらに参照すると、論理領域は、第１～第ｎ（但し、ｎは１以上の整数）ゾーン（Ｚ＃１～Ｚ＃ｎ）を含む。
ホスト２０は、メモリ装置１２０の複数のメモリブロックＢＬＫｓを第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）として認識し、保存装置１００にメモリ動作を要請する。
第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）それぞれは、複数の論理ページを含み、第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）それぞれのサイズは同一である。
また、ホスト２０が実行するアプリケーションプログラムは、少なくとも１つのゾーンに対応する。
ホスト２０は、メモリ装置１２０の複数のメモリブロックＢＬＫｓを第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）として認識し、保存装置１００にメモリ動作を要請する。
第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）それぞれは、複数の論理ページを含み、第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）それぞれのサイズは同一である。
また、ホスト２０が実行するアプリケーションプログラムは、少なくとも１つのゾーンに対応する。
【0020】
第ｎゾーンＺ＃ｎには、第１～第ｍ（但し、ｍは１以上の整数）チャンク（Ｃ＃１～Ｃ＃ｍ）が仮想的にライトされる。
第１～第ｍチャンク（Ｃ＃１～Ｃ＃ｍ）は、インデックスを基準として順次な論理アドレスを有する。
従って、第１～第ｍチャンク（Ｃ＃１～Ｃ＃ｍ）は、低いインデックスから高いインデックスの方向にデータが順次にライトされる。
本明細書において、仮想的なライト動作は、ホスト側で認識するライト動作であり、ホストは、自分が保存装置１００にライト要請したデータが特定ゾーンの特定チャンクに含まれてライトされたものと認識する。
第１～第ｍチャンク（Ｃ＃１～Ｃ＃ｍ）は、インデックスを基準として順次な論理アドレスを有する。
従って、第１～第ｍチャンク（Ｃ＃１～Ｃ＃ｍ）は、低いインデックスから高いインデックスの方向にデータが順次にライトされる。
本明細書において、仮想的なライト動作は、ホスト側で認識するライト動作であり、ホストは、自分が保存装置１００にライト要請したデータが特定ゾーンの特定チャンクに含まれてライトされたものと認識する。
【0021】
実際に、保存装置１００は、第１～第ｍチャンク（Ｃ＃１～Ｃ＃ｍ）を圧縮し、複数のメモリブロックＢＬＫｓにライトする。
一方、本明細書において、チャンクは、既設定の枚数の論理ページにライトされたデータ集合、または既設定の枚数の論理ページを含むデータ単位とも定義される。
第１～第ｍチャンク（Ｃ＃１～Ｃ＃ｍ）それぞれのサイズは同一である。
第ｎゾーンＺ＃ｎの実施形態は、第１～第（ｎ－１）ゾーン（Ｚ＃１～Ｚ＃（ｎ－１））にも適用可能である。
一方、本明細書において、チャンクは、既設定の枚数の論理ページにライトされたデータ集合、または既設定の枚数の論理ページを含むデータ単位とも定義される。
第１～第ｍチャンク（Ｃ＃１～Ｃ＃ｍ）それぞれのサイズは同一である。
第ｎゾーンＺ＃ｎの実施形態は、第１～第（ｎ－１）ゾーン（Ｚ＃１～Ｚ＃（ｎ－１））にも適用可能である。
【0022】
図２Ｂをさらに参照すると、物理領域は、第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）を含む。
第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）それぞれは、複数の物理ページを含み、第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）それぞれのサイズは同一である。
メモリ装置１２０の複数のメモリブロックＢＬＫｓは、第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）にも区分される。
第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）それぞれは、複数の物理ページを含み、第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）それぞれのサイズは同一である。
メモリ装置１２０の複数のメモリブロックＢＬＫｓは、第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）にも区分される。
【0023】
一例として、１つのスーパーブロックは、少なくとも１つのメモリブロックを含む。
第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）は、第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）と一対一対応する。
ゾーン管理回路１１０は、論理領域である第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）と、物理領域である第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）とのマッピング関係を示すゾーンマッピングテーブルＴＢ１１を管理する。
一例として、ゾーンマッピングテーブルＴＢ１１のように、第ｎゾーンＺ＃ｎは、第２スーパーブロックＳＢ＃２とマッピングされる。
第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）は、第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）と一対一対応する。
ゾーン管理回路１１０は、論理領域である第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）と、物理領域である第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）とのマッピング関係を示すゾーンマッピングテーブルＴＢ１１を管理する。
一例として、ゾーンマッピングテーブルＴＢ１１のように、第ｎゾーンＺ＃ｎは、第２スーパーブロックＳＢ＃２とマッピングされる。
【0024】
一方、保存装置１００がメモリ動作を遂行することにより、第ｎゾーンＺ＃ｎは、第２スーパーブロックＳＢ＃２ではない他のスーパーブロックにマッピングされ、ゾーン管理回路１１０は、変更されたマッピング関係に基づいて、ゾーンマッピングテーブルＴＢ１１をアップデートする。
一部実施形態において、保存装置１００には、ゾーンマッピングテーブルＴＢ１１の代わりに、第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）と第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）との固定されたマッピング関係が定義され、このとき、ゾーンマッピングテーブルＴＢ１１は省略可能である。
一部実施形態において、保存装置１００には、ゾーンマッピングテーブルＴＢ１１の代わりに、第１～第ｎゾーン（Ｚ＃１～Ｚ＃ｎ）と第１～第ｎスーパーブロック（ＳＢ＃１～ＳＢ＃ｎ）との固定されたマッピング関係が定義され、このとき、ゾーンマッピングテーブルＴＢ１１は省略可能である。
【0025】
一実施形態において、第２スーパーブロックＳＢ＃２には、第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）がライトされる。
第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）は、インデックスを基準として順次な物理アドレスを有する。
従って、第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）は、低いインデックスから高いインデックスの方向に順次にライトされる。
圧縮／解除回路１１４は、第ｎゾーンＺ＃ｎの第１～第ｍチャンク（Ｃ＃１～Ｃ＃ｍ）をそれぞれ圧縮し、第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）を生成し、生成された第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）を第２スーパーブロックＳＢ＃２にライトする。
第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）は、インデックスを基準として順次な物理アドレスを有する。
従って、第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）は、低いインデックスから高いインデックスの方向に順次にライトされる。
圧縮／解除回路１１４は、第ｎゾーンＺ＃ｎの第１～第ｍチャンク（Ｃ＃１～Ｃ＃ｍ）をそれぞれ圧縮し、第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）を生成し、生成された第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）を第２スーパーブロックＳＢ＃２にライトする。
【0026】
一実施形態において、第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）は、複数の圧縮アルゴリズムの内の少なくとも１つに基づいている。
第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）それぞれのサイズは同一であるか、あるいは相異なっている。
一例として、第１圧縮アルゴリズムに基づいた第１圧縮チャンクＣＣ＃１は、第２圧縮アルゴリズムに基づいた第２圧縮チャンクＣＣ＃２とサイズが相異なっている。
他の例として、同じアルゴリズムに基づいた第１圧縮チャンクＣＣ＃１及び第２圧縮チャンクＣＣ＃２は、サイズが同一である。
第１～第ｍ圧縮チャンク（ＣＣ＃１～ＣＣ＃ｍ）それぞれのサイズは同一であるか、あるいは相異なっている。
一例として、第１圧縮アルゴリズムに基づいた第１圧縮チャンクＣＣ＃１は、第２圧縮アルゴリズムに基づいた第２圧縮チャンクＣＣ＃２とサイズが相異なっている。
他の例として、同じアルゴリズムに基づいた第１圧縮チャンクＣＣ＃１及び第２圧縮チャンクＣＣ＃２は、サイズが同一である。
【0027】
一実施形態において、第１圧縮チャンクＣＣ＃１は、圧縮ヘッダ及び圧縮されたデータを含む。
一例として、圧縮ヘッダは、第１圧縮チャンクＣＣ＃１の圧縮アルゴリズム、第１圧縮チャンクＣＣ＃１のサイズ、及び第１圧縮チャンクＣＣ＃１に対応する第１チャンクＣ＃１（図２Ａ）に含まれた論理ページの枚数の内の少なくとも１つを含む。
圧縮されたデータは、第１チャンクＣ＃１（図２Ａ）が圧縮されたものである。
一実施形態において、圧縮／解除回路１１４は、圧縮ヘッダを先にリードし、リードされた圧縮ヘッダに基づいて圧縮されたデータに対する圧縮解除動作を遂行する。
第１圧縮チャンクＣＣ＃１の構成例は、第２～第ｍ圧縮チャンク（ＣＣ＃２～ＣＣ＃ｍ）にも適用可能であり、第２スーパーブロックＳＢ＃２の実施形態は、第１及び第３～第ｎスーパーブロック（ＳＢ＃１、ＳＢ＃３～ＳＢ＃ｎ）にも適用可能である。
一例として、圧縮ヘッダは、第１圧縮チャンクＣＣ＃１の圧縮アルゴリズム、第１圧縮チャンクＣＣ＃１のサイズ、及び第１圧縮チャンクＣＣ＃１に対応する第１チャンクＣ＃１（図２Ａ）に含まれた論理ページの枚数の内の少なくとも１つを含む。
圧縮されたデータは、第１チャンクＣ＃１（図２Ａ）が圧縮されたものである。
一実施形態において、圧縮／解除回路１１４は、圧縮ヘッダを先にリードし、リードされた圧縮ヘッダに基づいて圧縮されたデータに対する圧縮解除動作を遂行する。
第１圧縮チャンクＣＣ＃１の構成例は、第２～第ｍ圧縮チャンク（ＣＣ＃２～ＣＣ＃ｍ）にも適用可能であり、第２スーパーブロックＳＢ＃２の実施形態は、第１及び第３～第ｎスーパーブロック（ＳＢ＃１、ＳＢ＃３～ＳＢ＃ｎ）にも適用可能である。
【0028】
図１を再び参照すると、一実施形態において、ゾーン管理回路１１２は、スーパーブロックにおける圧縮チャンクの位置関連オフセットを生成する。
一例として、ゾーン管理回路１１２は、生成された圧縮チャンクの位置関連オフセットに基づいて、圧縮チャンクマッピングテーブルをアップデートする。
他の例として、ゾーン管理回路１１２は、生成された圧縮チャンクの位置関連オフセットを含むアドレス情報をホスト２０へ伝送する。
一例として、ゾーン管理回路１１２は、生成された圧縮チャンクの位置関連オフセットに基づいて、圧縮チャンクマッピングテーブルをアップデートする。
他の例として、ゾーン管理回路１１２は、生成された圧縮チャンクの位置関連オフセットを含むアドレス情報をホスト２０へ伝送する。
【0029】
一実施形態において、圧縮チャンクは、チャンクが圧縮されて生成されたものであり、論理ページで構成されたチャンクと異なり、ページ整列（ｐａｇｅ ａｌｉｎｇｅｄ）が行われず、バイト整列（ｂｙｔｅ ａｌｉｎｇｅｄ）が行われた状態であり、よって、圧縮チャンクの位置関連オフセットは、バイト整列オフセットに該当する。
一実施形態において、圧縮チャンクの位置関連オフセットは、圧縮チャンクそれぞれが含まれたスーパーブロックにおける圧縮チャンクの開始物理アドレスを含む。
一実施形態において、圧縮チャンクの位置関連オフセットは、圧縮チャンクそれぞれが含まれたスーパーブロックにおける圧縮チャンクの開始物理アドレスを含む。
【0030】
一実施形態において、ゾーン管理回路１１２は、圧縮チャンクをスーパーブロックにライトし、さらに確保されるスーパーブロックの可用容量を示す情報をホスト２０へ伝送する。
ホスト２０は、物理領域であるスーパーブロックを論理領域であるゾーンとして認識しているので、スーパーブロックの可用容量をゾーンの可用容量として認識する。
圧縮／解除回路１１４は、チャンクに同じ圧縮アルゴリズムを一括的に適用するものではなく、複数の圧縮アルゴリズムの内の少なくとも１つを選択して適用するので、圧縮チャンクの圧縮アルゴリズムは同一であるか、あるいは相異なっている。
ホスト２０は、物理領域であるスーパーブロックを論理領域であるゾーンとして認識しているので、スーパーブロックの可用容量をゾーンの可用容量として認識する。
圧縮／解除回路１１４は、チャンクに同じ圧縮アルゴリズムを一括的に適用するものではなく、複数の圧縮アルゴリズムの内の少なくとも１つを選択して適用するので、圧縮チャンクの圧縮アルゴリズムは同一であるか、あるいは相異なっている。
【0031】
従って、スーパーブロックの可用容量は、ホスト２０が予測することができないので、ゾーン管理回路１１２がそれを提供する必要性がある。
ホスト２０は、上記情報を介してスーパーブロックの可用容量を周期的または非周期的に確認し、それに基づいて、保存装置１００に対するライト要請を伝送する。
具体的には、ホスト２０は、現在ライト動作のターゲットスーパーブロック（ホスト２０は、ターゲットゾーンとして認識）の可用容量を優先して使用するためのライト要請を保存装置１００へ伝送する。
これにより、ゾーン別にデータを順次にライトするゾーンネームスペース方式の効率を極大化することができる。
ホスト２０は、上記情報を介してスーパーブロックの可用容量を周期的または非周期的に確認し、それに基づいて、保存装置１００に対するライト要請を伝送する。
具体的には、ホスト２０は、現在ライト動作のターゲットスーパーブロック（ホスト２０は、ターゲットゾーンとして認識）の可用容量を優先して使用するためのライト要請を保存装置１００へ伝送する。
これにより、ゾーン別にデータを順次にライトするゾーンネームスペース方式の効率を極大化することができる。
【0032】
本発明の一実施形態による保存装置１００は、圧縮チャンク別に位置関連オフセットを管理することにより、スーパーブロックそれぞれに含まれた圧縮チャンクに速くアクセスすることができ、圧縮チャンクにアクセスするとき、論理アドレスと物理アドレスとの変換に必要なメモリ空間を最小化することができる。
また、本発明の一実施形態による保存装置１００は、スーパーブロックの可用容量をホスト２０に提供することにより、ホスト２０がゾーンネームスペース方式の効率を極大化させることができるライト要請を保存装置１００に行うように誘導することができる。
また、本発明の一実施形態による保存装置１００は、スーパーブロックの可用容量をホスト２０に提供することにより、ホスト２０がゾーンネームスペース方式の効率を極大化させることができるライト要請を保存装置１００に行うように誘導することができる。
【0033】
図３は、本発明の実施形態によるデータ処理システムの一連の動作を説明するための図である。
後述する実施形態は、例示的なものに過ぎず、それに限定されず、本発明の技術的思想に基づいて多様に適用可能であることは十分に理解されるであろう。
後述する実施形態は、例示的なものに過ぎず、それに限定されず、本発明の技術的思想に基づいて多様に適用可能であることは十分に理解されるであろう。
【0034】
図３を参照すると、ホストは、所定のアプリケーションプログラムを実行してデータ処理動作を遂行しながら、第１ファイルＦｉｌｅ１の第１００ファイルページ＃１００、第５ファイルＦｉｌｅ５の第２１ファイルページ＃２１、及び第１ファイルＦｉｌｅ１の第９９ファイルページ＃９９の保存が必要である。
本明細書において、ファイルページは、ホストが利用または処理するページ単位のデータである。
本明細書において、ページは、チャンクまたは圧縮チャンクに含まれたページ単位のメモリ空間を指称する。
本明細書において、ファイルページは、ホストが利用または処理するページ単位のデータである。
本明細書において、ページは、チャンクまたは圧縮チャンクに含まれたページ単位のメモリ空間を指称する。
【0035】
ホストは、ファイルインデックス順を考慮し、その次のファイルページインデックス順を考慮して、第１００ファイルページ＃１００、第２１ファイルページ＃２１、及び第９９ファイルページ＃９９を再整列させる。
その結果、ホストは、保存装置に再整列された第９９ファイルページ＃９９、第１００ファイルページ＃１００、及び第２１ファイルページ＃２１とライト要請及び論理アドレスを伝送する。
図３におけるライト要請は、ネームド（ｎａｍｅｄ）ライト要請とも指称され、図８におけるライト要請とはタイプが相異なっている。
その結果、ホストは、保存装置に再整列された第９９ファイルページ＃９９、第１００ファイルページ＃１００、及び第２１ファイルページ＃２１とライト要請及び論理アドレスを伝送する。
図３におけるライト要請は、ネームド（ｎａｍｅｄ）ライト要請とも指称され、図８におけるライト要請とはタイプが相異なっている。
【0036】
一実施形態において、ホストは、第１ファイルマッピングテーブルＴＢ２１に基づいて、保存装置に対するリード動作を要請する。
第１ファイルマッピングテーブルＴＢ２１は、ファイルページのインデックスと複数のファイルページがライトされた論理アドレスとのマッピング関係を示す。
本明細書において特定アドレスにデータがライトされたことは、特定アドレスが示すメモリ領域にデータがライトされたものとも解釈される。
論理アドレスのエントリーは、ゾーンインデックス、チャンクインデックス、及びページインデックスを含む。
ページインデックスは、当該チャンクに含まれたページを識別するためのものである。
第１ファイルマッピングテーブルＴＢ２１は、ファイルページのインデックスと複数のファイルページがライトされた論理アドレスとのマッピング関係を示す。
本明細書において特定アドレスにデータがライトされたことは、特定アドレスが示すメモリ領域にデータがライトされたものとも解釈される。
論理アドレスのエントリーは、ゾーンインデックス、チャンクインデックス、及びページインデックスを含む。
ページインデックスは、当該チャンクに含まれたページを識別するためのものである。
【0037】
具体的には、第１ファイルマッピングテーブルＴＢ２１において、第２１ファイルページ＃２１は、第ｎゾーンＺ＃ｎの第ｋ（但し、ｋは、１以上、かつｍより小さい整数）チャンクＣ＃ｋの第３ページＰ＃３にライトされたことを示す論理アドレスを有し、第９９ファイルページ＃９９は、第ｎゾーンＺ＃ｎの第ｋチャンクＣ＃ｋの第１ページＰ＃１にライトされたことを示す論理アドレスを有し、第１００ファイルページ＃１００は、第ｎゾーンＺ＃ｎの第ｋチャンクＣ＃ｋの第２ページＰ＃２にライトされたことを示す論理アドレスを有する。
【0038】
一実施形態において、保存装置は、ホストからのライト要請に応答して、論理領域に該当する第ｎゾーンＺ＃ｎの第ｋチャンクＣ＃ｋに、第９９ファイルページ＃９９、第１００ファイルページ＃１００、及び第２１ファイルページ＃２１を順次にライトする。
保存装置は、第ｋチャンクＣ＃ｋを圧縮して第ｋ圧縮チャンクＣＣ＃ｋを生成し、ゾーンマッピングテーブルＴＢ１１を参照して第ｎゾーンＺ＃ｎにマッピングされた第２スーパーブロックＳＢ＃２に第ｋ圧縮チャンクＣＣ＃ｋをライトする。
保存装置は、第ｋチャンクＣ＃ｋを圧縮して第ｋ圧縮チャンクＣＣ＃ｋを生成し、ゾーンマッピングテーブルＴＢ１１を参照して第ｎゾーンＺ＃ｎにマッピングされた第２スーパーブロックＳＢ＃２に第ｋ圧縮チャンクＣＣ＃ｋをライトする。
【0039】
一実施形態において、保存装置は、第２スーパーブロックＳＢ＃２における第ｋ圧縮チャンクＣＣ＃ｋの位置関連第ｋオフセットＯＳ＃ｋを生成し、第ｋオフセットＯＳ＃ｋに基づいて圧縮チャンクマッピングテーブルＴＢ３１をアップデートする。
保存装置は、圧縮チャンクマッピングテーブルＴＢ３１を、論理アドレスの物理アドレスへの変換に利用する。
保存装置は、圧縮チャンクマッピングテーブルＴＢ３１を、論理アドレスの物理アドレスへの変換に利用する。
【0040】
一実施形態において、圧縮チャンクマッピングテーブルＴＢ３１は、スーパーブロックのインデックス、圧縮チャンクのインデックス、及び圧縮チャンクの位置関連オフセット間のマッピング関係を示す。
一例として、圧縮チャンクマッピングテーブルＴＢ３１を参照すると、第２スーパーブロックＳＢ＃２の第ｋ圧縮チャンクＣＣ＃ｋは、第ｋオフセットＯＳ＃ｋとマッピングされる。
また、第ｋ圧縮チャンクＣＣ＃ｋより以前にライトされた第２スーパーブロックＳＢ＃２の第（ｋ－１）圧縮チャンクＣＣ＃（ｋ－１）は、第（ｋ－１）オフセットＯＳ＃（ｋ－１）とマッピングされる。
一例として、圧縮チャンクマッピングテーブルＴＢ３１を参照すると、第２スーパーブロックＳＢ＃２の第ｋ圧縮チャンクＣＣ＃ｋは、第ｋオフセットＯＳ＃ｋとマッピングされる。
また、第ｋ圧縮チャンクＣＣ＃ｋより以前にライトされた第２スーパーブロックＳＢ＃２の第（ｋ－１）圧縮チャンクＣＣ＃（ｋ－１）は、第（ｋ－１）オフセットＯＳ＃（ｋ－１）とマッピングされる。
【0041】
一実施形態において、第（ｋ－１）オフセットＯＳ＃（ｋ－１）は、第（ｋ－１）圧縮チャンクＣＣ＃（ｋ－１）の第２スーパーブロックＳＢ＃２における開始物理アドレスを示し、第ｋオフセットＯＳ＃ｋは、第ｋ圧縮チャンクＣＣ＃ｋの第２スーパーブロックＳＢ＃２における開始物理アドレスを示す。
保存装置は、第２スーパーブロックＳＢ＃２内に順次にライトされる第（ｋ－１）圧縮チャンクＣＣ＃（ｋ－１）と第ｋ圧縮チャンクＣＣ＃ｋとの関係、第（ｋ－１）オフセットＯＳ＃（ｋ－１）、及び第ｋオフセットＯＳ＃ｋに基づいて、第（ｋ－１）圧縮チャンクＣＣ＃（ｋ－１）及び第ｋ圧縮チャンクＣＣ＃ｋを探す。
そのような方式により、保存装置は、第２スーパーブロックＳＢ＃２内の他の圧縮チャンク、さらに、他のスーパーブロックの圧縮チャンクを探すことができる。
保存装置は、第２スーパーブロックＳＢ＃２内に順次にライトされる第（ｋ－１）圧縮チャンクＣＣ＃（ｋ－１）と第ｋ圧縮チャンクＣＣ＃ｋとの関係、第（ｋ－１）オフセットＯＳ＃（ｋ－１）、及び第ｋオフセットＯＳ＃ｋに基づいて、第（ｋ－１）圧縮チャンクＣＣ＃（ｋ－１）及び第ｋ圧縮チャンクＣＣ＃ｋを探す。
そのような方式により、保存装置は、第２スーパーブロックＳＢ＃２内の他の圧縮チャンク、さらに、他のスーパーブロックの圧縮チャンクを探すことができる。
【0042】
一実施形態において、保存装置は、ホストからのライト要請に応答して受信したチャンクを圧縮し、圧縮チャンクを生成し、圧縮チャンクをスーパーブロックにライトした後、圧縮チャンクの位置関連オフセットを確認し、圧縮チャンクマッピングテーブルＴＢ３１をアップデートする。
保存装置は、ホストからのリード要請に応答して受信した論理アドレスを、ゾーンマッピングテーブルＴＢ１１及び圧縮チャンクマッピングテーブルＴＢ３１に基づいて物理アドレスに変換する。
保存装置は、物理アドレスを利用してリード動作を遂行する。
図３に基づいた具体的な実施形態は、図４～図６で後述する。
保存装置は、ホストからのリード要請に応答して受信した論理アドレスを、ゾーンマッピングテーブルＴＢ１１及び圧縮チャンクマッピングテーブルＴＢ３１に基づいて物理アドレスに変換する。
保存装置は、物理アドレスを利用してリード動作を遂行する。
図３に基づいた具体的な実施形態は、図４～図６で後述する。
【0043】
【0044】
図４を参照すると、段階Ｓ１００において、ホスト３０ａは、ライト要請、論理アドレス及び少なくとも１つのファイルページが含まれたデータを保存装置２００ａへ伝送する。
一実施形態において、論理アドレスは、データがライトされる位置を指定するためのものであり、ゾーンインデックス、チャンクインデックス、及びページインデックスを含む。
段階Ｓ１１０において、保存装置２００ａは、ホスト３０ａから受信した論理アドレスを第１物理アドレスに変換する。
第１物理アドレスは、スーパーブロックのインデックス及び圧縮チャンクのインデックスを含む。
一実施形態において、論理アドレスは、データがライトされる位置を指定するためのものであり、ゾーンインデックス、チャンクインデックス、及びページインデックスを含む。
段階Ｓ１１０において、保存装置２００ａは、ホスト３０ａから受信した論理アドレスを第１物理アドレスに変換する。
第１物理アドレスは、スーパーブロックのインデックス及び圧縮チャンクのインデックスを含む。
【0045】
段階Ｓ１２０において、保存装置２００ａは、圧縮アルゴリズムに基づいて、データが含まれたチャンクを圧縮する。
一実施形態において、保存装置２００ａは、複数の圧縮アルゴリズムの内の当該チャンクを圧縮するために最適の圧縮アルゴリズムを選択し、当該チャンクの圧縮に利用する。
一実施形態において、保存装置２００ａは、複数の圧縮アルゴリズムの内の当該チャンクを圧縮するために最適の圧縮アルゴリズムを選択し、当該チャンクの圧縮に利用する。
【0046】
段階Ｓ１３０において、保存装置２００ａは、第１物理アドレスに基づいて、圧縮チャンクをスーパーブロックにライトする。
一実施形態において、保存装置２００ａは、第１物理アドレスによって示すスーパーブロックで、当該圧縮チャンクのインデックスより低く、かつ最も近接したインデックスを有する圧縮チャンクがライトされた領域に続いて、当該圧縮チャンクを順次にライトする。
理解を助けるために、図３をさらに参照すると、保存装置２００ａは、指定された第２スーパーブロックＳＢ＃２で、第（ｋ－１）圧縮チャンクＣＣ＃（ｋ－１）後に第ｋ圧縮チャンクＣＣ＃ｋをライトする。
一実施形態において、保存装置２００ａは、第１物理アドレスによって示すスーパーブロックで、当該圧縮チャンクのインデックスより低く、かつ最も近接したインデックスを有する圧縮チャンクがライトされた領域に続いて、当該圧縮チャンクを順次にライトする。
理解を助けるために、図３をさらに参照すると、保存装置２００ａは、指定された第２スーパーブロックＳＢ＃２で、第（ｋ－１）圧縮チャンクＣＣ＃（ｋ－１）後に第ｋ圧縮チャンクＣＣ＃ｋをライトする。
【0047】
段階Ｓ１４０において、保存装置２００ａは、圧縮チャンクのスーパーブロックにおける位置を示す第２物理アドレスに基づいて、圧縮チャンクマッピングテーブルをアップデートする。
理解を助けるために、図３をさらに参照すると、保存装置２００ａは、第ｋ圧縮チャンクＣＣ＃ｋの第ｋオフセットＯＳ＃ｋを圧縮チャンクマッピングテーブルＴＢ３１に反映する。
一実施形態において、第２物理アドレスは、前述の圧縮チャンクの位置関連オフセットとして、スーパーブロックにおける圧縮チャンクの開始物理アドレスでもある。
理解を助けるために、図３をさらに参照すると、保存装置２００ａは、第ｋ圧縮チャンクＣＣ＃ｋの第ｋオフセットＯＳ＃ｋを圧縮チャンクマッピングテーブルＴＢ３１に反映する。
一実施形態において、第２物理アドレスは、前述の圧縮チャンクの位置関連オフセットとして、スーパーブロックにおける圧縮チャンクの開始物理アドレスでもある。
【0048】
段階Ｓ１５０において、保存装置２００ａは、ライト要請に応答したライト動作の成功報知をホスト３０ａへ伝送する。
段階Ｓ１６０において、ホスト３０ａは、保存装置２００ａにライトされたデータに対するリード要請のために、段階Ｓ１００における論理アドレス及びデータに基づいて、第１ファイルマッピングテーブルをアップデートする。
但し、これは、一実施形態に過ぎず、それに限定されず、ホスト３０ａは、段階Ｓ１００が遂行される前に、第１ファイルマッピングテーブルを予めアップデートすることができる。
段階Ｓ１６０において、ホスト３０ａは、保存装置２００ａにライトされたデータに対するリード要請のために、段階Ｓ１００における論理アドレス及びデータに基づいて、第１ファイルマッピングテーブルをアップデートする。
但し、これは、一実施形態に過ぎず、それに限定されず、ホスト３０ａは、段階Ｓ１００が遂行される前に、第１ファイルマッピングテーブルを予めアップデートすることができる。
【0049】
図５は、本発明の実施形態によるデータ処理システムの動作方法を説明するためのフローチャートである。
図５において、データ処理システムは、ホスト３０ａ及び保存装置２００ａを含む。
以下、ホスト３０ａが認識するターゲットゾーンを中心に実施形態を述べる。
図５を参照すると、段階Ｓ２００において、ホスト３０ａは、ターゲットゾーンに対する第１ライト要請を保存装置２００ａへ伝送する。
図５において、データ処理システムは、ホスト３０ａ及び保存装置２００ａを含む。
以下、ホスト３０ａが認識するターゲットゾーンを中心に実施形態を述べる。
図５を参照すると、段階Ｓ２００において、ホスト３０ａは、ターゲットゾーンに対する第１ライト要請を保存装置２００ａへ伝送する。
【0050】
段階Ｓ２１０において、保存装置２００ａは、ターゲットゾーンに対する第１ライト動作を遂行する。
具体的には、保存装置２００ａは、ターゲットゾーンにマッピングされたスーパーブロックに対して第１ライト動作を遂行する。
段階Ｓ２２０において、保存装置２００ａは、ターゲットゾーンの可用容量を確認する。
具体的には、保存装置２００ａは、ターゲットゾーンにマッピングされたスーパーブロックに対して第１ライト動作を完了した後のスーパーブロックの残存メモリ容量を可用容量として確認する。
具体的には、保存装置２００ａは、ターゲットゾーンにマッピングされたスーパーブロックに対して第１ライト動作を遂行する。
段階Ｓ２２０において、保存装置２００ａは、ターゲットゾーンの可用容量を確認する。
具体的には、保存装置２００ａは、ターゲットゾーンにマッピングされたスーパーブロックに対して第１ライト動作を完了した後のスーパーブロックの残存メモリ容量を可用容量として確認する。
【0051】
段階Ｓ２３０において、保存装置２００ａは、ターゲットゾーンの可用容量を示す情報を伝送する。
具体的には、保存装置２００ａは、ターゲットゾーンにマッピングされたスーパーブロックの可用容量を示す情報をホスト３０ａへ伝送する。
段階Ｓ２４０において、ホスト３０ａは、受信した情報に基づいて、ターゲットゾーンに対する第２ライト要請を生成する。
具体的には、ホスト３０ａは、段階Ｓ２００における第１ライト要請されたデータに後続して、保存装置２００ａにライトされるデータに対し、段階Ｓ２３０で受信した情報を参照してターゲットゾーンの可用容量を優先して使用可能に第２ライト要請を生成する。
一部実施形態において、ホスト３０ａは、ターゲットゾーンの可用容量が不足であるか、あるいは存在しない場合には、次のターゲットゾーンに当該データがライトされるように第２ライト要請を生成することができる。
段階Ｓ２５０において、ホスト３０ａは、ターゲットゾーンに対する第２ライト要請を伝送する。
具体的には、保存装置２００ａは、ターゲットゾーンにマッピングされたスーパーブロックの可用容量を示す情報をホスト３０ａへ伝送する。
段階Ｓ２４０において、ホスト３０ａは、受信した情報に基づいて、ターゲットゾーンに対する第２ライト要請を生成する。
具体的には、ホスト３０ａは、段階Ｓ２００における第１ライト要請されたデータに後続して、保存装置２００ａにライトされるデータに対し、段階Ｓ２３０で受信した情報を参照してターゲットゾーンの可用容量を優先して使用可能に第２ライト要請を生成する。
一部実施形態において、ホスト３０ａは、ターゲットゾーンの可用容量が不足であるか、あるいは存在しない場合には、次のターゲットゾーンに当該データがライトされるように第２ライト要請を生成することができる。
段階Ｓ２５０において、ホスト３０ａは、ターゲットゾーンに対する第２ライト要請を伝送する。
【0052】
図６は、本発明の実施形態によるデータ処理システムの動作方法を説明するためのフローチャートである。
図６において、データ処理システムは、ホスト３０ａ及び保存装置２００ａを含む。
以下、ホスト３０ａのリード要請に応答して、保存装置２００ａがリード動作を遂行する実施形態を述べる。
図６において、データ処理システムは、ホスト３０ａ及び保存装置２００ａを含む。
以下、ホスト３０ａのリード要請に応答して、保存装置２００ａがリード動作を遂行する実施形態を述べる。
【0053】
図６を参照すると、段階Ｓ３００において、ホスト３０ａは、必要なデータに対するリード要請及び論理アドレスを保存装置２００ａへ伝送する。
具体的には、ホスト３０ａは、図３のファイルマッピングテーブルＴＢ２１を参照して必要なデータの論理アドレスを獲得する。
一実施形態において、論理アドレスは、ゾーンインデックス、チャンクインデックス、及びページインデックスを含む。
本明細書において、ページインデックスは、チャンクに含まれたページを識別するためのものであり、ページのインデックスとも指称される。
具体的には、ホスト３０ａは、図３のファイルマッピングテーブルＴＢ２１を参照して必要なデータの論理アドレスを獲得する。
一実施形態において、論理アドレスは、ゾーンインデックス、チャンクインデックス、及びページインデックスを含む。
本明細書において、ページインデックスは、チャンクに含まれたページを識別するためのものであり、ページのインデックスとも指称される。
【0054】
段階Ｓ３１０において、保存装置２００ａは、ゾーンマッピングテーブル及び圧縮チャンクテーブルを利用して、ホスト３０ａから受信した論理アドレスを物理アドレスに変換する。
段階Ｓ３２０において、保存装置２００ａは、物理アドレスに基づいて圧縮チャンクをリードする。
具体的には、保存装置２００ａは、ゾーンマッピングテーブルを参照して、論理アドレスのゾーンインデックスにマッピングされたスーパーブロックを探し、圧縮チャンクマッピングテーブルを参照して、当該スーパーブロックで論理アドレスのチャンクインデックスにマッピングされた圧縮チャンクを探す。
段階Ｓ３３０において、保存装置２００ａは、リードされた圧縮チャンクに対する圧縮解除を行い、チャンクを生成する。
段階Ｓ３４０において、保存装置２００ａは、生成されたチャンクで論理アドレスのページインデックスに対応するページにライトされたデータをホスト３０ａへ伝送する。
段階Ｓ３２０において、保存装置２００ａは、物理アドレスに基づいて圧縮チャンクをリードする。
具体的には、保存装置２００ａは、ゾーンマッピングテーブルを参照して、論理アドレスのゾーンインデックスにマッピングされたスーパーブロックを探し、圧縮チャンクマッピングテーブルを参照して、当該スーパーブロックで論理アドレスのチャンクインデックスにマッピングされた圧縮チャンクを探す。
段階Ｓ３３０において、保存装置２００ａは、リードされた圧縮チャンクに対する圧縮解除を行い、チャンクを生成する。
段階Ｓ３４０において、保存装置２００ａは、生成されたチャンクで論理アドレスのページインデックスに対応するページにライトされたデータをホスト３０ａへ伝送する。
【0055】
図７Ａは、図６の段階Ｓ３２０に関連する保存装置２００ａの動作を説明するためのフローチャートであり、図７Ｂは、図７Ａの保存装置２００ａの動作の基準を示すテーブルを示す図である。
図７Ａの段階Ｓ３２１及び段階Ｓ３２２は、図６の段階Ｓ３２０に含まれる。
図７Ａの段階Ｓ３２１及び段階Ｓ３２２は、図６の段階Ｓ３２０に含まれる。
【0056】
図７Ａを参照すると、段階Ｓ３２１において、保存装置２００ａは、物理アドレスに符合する圧縮チャンクの圧縮ヘッダをリードする。
具体的には、保存装置２００ａは、圧縮チャンクの圧縮解除のために必要な圧縮アルゴリズムに関連する情報を取得するために、圧縮ヘッダを優先してリードする。
段階Ｓ３２２において、保存装置２００ａは、圧縮ヘッダをリードする時点にホスト３０ａからリード要請されたページ枚数より、圧縮チャンクに設定されたページ枚数ほどさらに多く追加してリードする。
具体的には、保存装置２００ａは、圧縮チャンクの圧縮解除のために必要な圧縮アルゴリズムに関連する情報を取得するために、圧縮ヘッダを優先してリードする。
段階Ｓ３２２において、保存装置２００ａは、圧縮ヘッダをリードする時点にホスト３０ａからリード要請されたページ枚数より、圧縮チャンクに設定されたページ枚数ほどさらに多く追加してリードする。
【0057】
本明細書において、保存装置２００ａがホスト３０ａからリード要請されたページ枚数より、圧縮チャンクに設定されたページ枚数ほどさらに多く追加してリードすることをプリフェッチ（ｐｒｅｆｅｔｃｈ）動作とも指称する。
保存装置２００ａは、メモリアクセス待機時間（ｍｅｍｏｒｙ ａｃｃｅｓｓ ｗａｉｔ ｔｉｍｅ）を最小化するために、リードされることが明確に予想されるデータをプリフェッチする。
圧縮チャンク別に圧縮アルゴリズム、サイズなどが相異なっているため、プリフェッチのための設定されたページ枚数は、圧縮チャンク別に異なって設定可能である。
保存装置２００ａは、メモリアクセス待機時間（ｍｅｍｏｒｙ ａｃｃｅｓｓ ｗａｉｔ ｔｉｍｅ）を最小化するために、リードされることが明確に予想されるデータをプリフェッチする。
圧縮チャンク別に圧縮アルゴリズム、サイズなどが相異なっているため、プリフェッチのための設定されたページ枚数は、圧縮チャンク別に異なって設定可能である。
【0058】
図７Ｂをさらに参照すると、テーブルＴＢ４１は、圧縮チャンクインデックス別にプリフェッチのための設定されたページ枚数を示す。
一例として、第１圧縮チャンクＣＣ＃１には、第１ページ枚数Ｓ１が設定され、第２圧縮チャンクＣＣ＃２には、第２ページ枚数Ｓ２が設定される。
保存装置２００ａは、圧縮チャンクの圧縮アルゴリズム、サイズなどを考慮してテーブルＴＢ４１をアップデートする。
一例として、第１圧縮チャンクＣＣ＃１には、第１ページ枚数Ｓ１が設定され、第２圧縮チャンクＣＣ＃２には、第２ページ枚数Ｓ２が設定される。
保存装置２００ａは、圧縮チャンクの圧縮アルゴリズム、サイズなどを考慮してテーブルＴＢ４１をアップデートする。
【0059】
図８は、本発明の実施形態によるデータ処理システムの一連の動作を説明するための図面である。
後述する実施形態は、例示的なものに過ぎず、それに限定されず、本発明の技術的思想に基づいて多様に適用可能であることは十分に理解されるであろう。
後述する実施形態は、例示的なものに過ぎず、それに限定されず、本発明の技術的思想に基づいて多様に適用可能であることは十分に理解されるであろう。
【0060】
図８を参照すると、ホストは、所定のアプリケーションプログラムを実行してデータ処理動作を遂行しながら、第１ファイルＦｉｌｅ１の第１００ファイルページ＃１００、第５ファイルＦｉｌｅ５の第２１ファイルページ＃２１及び第１ファイルＦｉｌｅ１の第９９ファイルページ＃９９の保存が必要である。
ホストは、ファイルインデックス順を考慮し、その次のファイルページインデックス順を考慮して、第１００ファイルページ＃１００、第２１ファイルページ＃２１、及び第９９ファイルページ＃９９を再整列させる。
ホストは、ファイルインデックス順を考慮し、その次のファイルページインデックス順を考慮して、第１００ファイルページ＃１００、第２１ファイルページ＃２１、及び第９９ファイルページ＃９９を再整列させる。
【0061】
ホストは、保存装置に再整列された第９９ファイルページ＃９９、第１００ファイルページ＃１００、及び第２１ファイルページ＃２１とライト要請及び論理アドレスを伝送する。
図３におけるライト要請は、ネームレス（ｎａｍｅｌｅｓｓ）ライト要請またはゾーンアペンドコマンド（ｚｏｎｅ ａｐｐｅｎｄ ｃｏｍｍａｎｄ）とも指称される。
ゾーンインデックス、チャンクインデックス、及びページインデックスを含む図３の論理アドレスとは異なり、図８の論理アドレスは、ゾーンインデックスのみを含む。
すなわち、ホストは、再整列された第９９ファイルページ＃９９、第１００ファイルページ＃１００、及び第２１ファイルページ＃２１を含むデータがライトされるゾーンのみを示す。
図３におけるライト要請は、ネームレス（ｎａｍｅｌｅｓｓ）ライト要請またはゾーンアペンドコマンド（ｚｏｎｅ ａｐｐｅｎｄ ｃｏｍｍａｎｄ）とも指称される。
ゾーンインデックス、チャンクインデックス、及びページインデックスを含む図３の論理アドレスとは異なり、図８の論理アドレスは、ゾーンインデックスのみを含む。
すなわち、ホストは、再整列された第９９ファイルページ＃９９、第１００ファイルページ＃１００、及び第２１ファイルページ＃２１を含むデータがライトされるゾーンのみを示す。
【0062】
一実施形態において、保存装置は、ホストからのライト要請に応答して、ゾーンマッピングテーブルＴＢ１２を利用して論理アドレスに符合する第ｎゾーンＺ＃ｎを探し、第ｎゾーン＃Ｚｎの複数のチャンクの内の第ｋチャンクＣ＃ｋと、第ｋチャンクＣ＃ｋ内のページ（Ｐ＃１、Ｐ＃２、Ｐ＃３）を任意に選択し、第ｋチャンクＣ＃ｋに第９９ファイルページ＃９９、第１００ファイルページ＃１００、及び第２１ファイルページ＃２１を順次にライトする。
保存装置は、第ｋチャンクＣ＃ｋを圧縮して第ｋ圧縮チャンクＣＣ＃ｋを生成し、ゾーンマッピングテーブルＴＢ１２を参照して、第ｎゾーンＺ＃ｎにマッピングされた第２スーパーブロックＳＢ＃２に第ｋ圧縮チャンクＣＣ＃ｋをライトする。
保存装置は、第ｋチャンクＣ＃ｋを圧縮して第ｋ圧縮チャンクＣＣ＃ｋを生成し、ゾーンマッピングテーブルＴＢ１２を参照して、第ｎゾーンＺ＃ｎにマッピングされた第２スーパーブロックＳＢ＃２に第ｋ圧縮チャンクＣＣ＃ｋをライトする。
【0063】
一実施形態において、保存装置は、第２スーパーブロックＳＢ＃２における第ｋ圧縮チャンクＣＣ＃ｋの位置関連第ｋオフセットＯＳ＃ｋを生成する。
保存装置は、第ｋ圧縮チャンクＣＣ＃ｋを第２スーパーブロックＳＢ＃２にライトした後、第ｎゾーンＺ＃ｎのインデックス、第ｋオフセットＯＳ＃ｋ、及び第１～第３ページ（Ｐ＃１、Ｐ＃２、Ｐ＃３）のインデックスを含むアドレス情報をホストへ伝送する。
一部実施形態において、保存装置は、第ｎゾーンＺ＃ｎのインデックスを除いた第ｋオフセットＯＳ＃ｋ及び第１～第３ページ（Ｐ＃１、Ｐ＃２、Ｐ＃３）のインデックスを含むアドレス情報をホストへ伝送する。
保存装置は、第ｋ圧縮チャンクＣＣ＃ｋを第２スーパーブロックＳＢ＃２にライトした後、第ｎゾーンＺ＃ｎのインデックス、第ｋオフセットＯＳ＃ｋ、及び第１～第３ページ（Ｐ＃１、Ｐ＃２、Ｐ＃３）のインデックスを含むアドレス情報をホストへ伝送する。
一部実施形態において、保存装置は、第ｎゾーンＺ＃ｎのインデックスを除いた第ｋオフセットＯＳ＃ｋ及び第１～第３ページ（Ｐ＃１、Ｐ＃２、Ｐ＃３）のインデックスを含むアドレス情報をホストへ伝送する。
【0064】
一実施形態において、ホストは、保存装置から受信したアドレス情報に基づいて、第２ファイルマッピングテーブルＴＢ２２をアップデートする。
第２ファイルマッピングテーブルＴＢ２２は、ファイルページのインデックスと複数のファイルページがライトされた論理アドレスとのマッピング関係を示す。
論理アドレスのエントリーは、ゾーンインデックス、圧縮チャンクの位置関連オフセット、及びページインデックスを含む。
一方、ホストは、保存装置における圧縮／解除動作の遂行を知らず、圧縮チャンクのインデックスは、チャンクのインデックスと同一であるので、ホストは、圧縮チャンクの位置関連オフセットをチャンクの位置関連オフセットとして認識する。
第２ファイルマッピングテーブルＴＢ２２は、ファイルページのインデックスと複数のファイルページがライトされた論理アドレスとのマッピング関係を示す。
論理アドレスのエントリーは、ゾーンインデックス、圧縮チャンクの位置関連オフセット、及びページインデックスを含む。
一方、ホストは、保存装置における圧縮／解除動作の遂行を知らず、圧縮チャンクのインデックスは、チャンクのインデックスと同一であるので、ホストは、圧縮チャンクの位置関連オフセットをチャンクの位置関連オフセットとして認識する。
【0065】
具体的には、ホストは、アドレス情報に基づいて、第２１ファイルページ＃２１は、第ｎゾーンＺ＃ｎの第ｋオフセットＯＳ＃ｋを有する圧縮チャンクに対応するチャンクの第３ページＰ＃３にライトされ、第９９ファイルページ＃９９は、第ｎゾーンＺ＃ｎの第ｋオフセットＯＳ＃ｋを有する圧縮チャンクに対応するチャンクの第１ページＰ＃１にライトされ、第１００ファイルページ＃１００は、第ｎゾーンＺ＃ｎの第ｋオフセットＯＳ＃ｋを有する圧縮チャンクに対応するチャンクの第２ページＰ＃２にライトされたことを示すように、第２ファイルマッピングテーブルＴＢ２２をアップデートする。
ホストは、第２ファイルマッピングテーブルＴＢ２２に基づいて、保存装置に対するリード動作を要請する。
ホストは、第２ファイルマッピングテーブルＴＢ２２に基づいて、保存装置に対するリード動作を要請する。
【0066】
一実施形態において、保存装置は、ホストからのリード要請に応答して受信した論理アドレスを、ゾーンマッピングテーブルＴＢ１２に基づいて物理アドレスに変換する。
保存装置は、物理アドレスを利用してリード動作を遂行する。
図８の実施形態は、図３と異なり、圧縮チャンクの位置関連オフセットを、ホスト側で第２ファイルマッピングテーブルＴＢ２２を利用して管理する。
図８に基づいた具体的な実施形態は、図９及び図１０で後述する。
保存装置は、物理アドレスを利用してリード動作を遂行する。
図８の実施形態は、図３と異なり、圧縮チャンクの位置関連オフセットを、ホスト側で第２ファイルマッピングテーブルＴＢ２２を利用して管理する。
図８に基づいた具体的な実施形態は、図９及び図１０で後述する。
【0067】
図９は、本発明の実施形態によるデータ処理システムの動作方法を説明するためのフローチャートである。
図９において、データ処理システムは、ホスト３０ｂ及び保存装置２００ｂを含む。
図９を参照すると、段階Ｓ４００において、ホスト３０ｂは、ライト要請、論理アドレス、及び少なくとも１つのファイルページが含まれたデータを保存装置２００ｂへ伝送する。
図９において、データ処理システムは、ホスト３０ｂ及び保存装置２００ｂを含む。
図９を参照すると、段階Ｓ４００において、ホスト３０ｂは、ライト要請、論理アドレス、及び少なくとも１つのファイルページが含まれたデータを保存装置２００ｂへ伝送する。
【0068】
一実施形態において、論理アドレスは、データがライトされる位置を最小限指定するためのものであり、ゾーンインデックスを含む。
一方、保存装置２００ｂにおいて、データがライトされる残りの位置を指定し、データがライトされた位置をホスト３０ｂに報知する。
段階Ｓ４１０において、保存装置２００ｂは、ホスト３０ｂから受信した論理アドレスを、ゾーンマッピングテーブルを利用して第３物理アドレスに変換する。
一実施形態において、第３物理アドレスは、論理アドレスに含まれたゾーンインデックスと、マッピングされたスーパーブロックのインデックスとを含む。
一方、保存装置２００ｂにおいて、データがライトされる残りの位置を指定し、データがライトされた位置をホスト３０ｂに報知する。
段階Ｓ４１０において、保存装置２００ｂは、ホスト３０ｂから受信した論理アドレスを、ゾーンマッピングテーブルを利用して第３物理アドレスに変換する。
一実施形態において、第３物理アドレスは、論理アドレスに含まれたゾーンインデックスと、マッピングされたスーパーブロックのインデックスとを含む。
【0069】
段階Ｓ４２０において、保存装置２００ｂは、圧縮アルゴリズムに基づいて、データが含まれたチャンクを圧縮する。
一な実施形態において、保存装置２００ｂは、複数の圧縮アルゴリズムの内の当該チャンクを圧縮するために最適の圧縮アルゴリズムを選択し、当該チャンクの圧縮に利用する。
段階Ｓ４３０において、保存装置２００ｂは、第３物理アドレスに基づいて、圧縮チャンクをスーパーブロックにライトする。
一実施形態において、保存装置２００ｂは、圧縮チャンクのインデックスを決定し、当該圧縮チャンクに対応するチャンクで受信したデータがライトされるページのインデックスを決定する。
保存装置２００ｂは、第３物理アドレスに対応するスーパーブロックにおいて、当該圧縮チャンクのインデックスより低く、かつ最も近接したインデックスを有する圧縮チャンクがライトされた領域以後に続いて、当該圧縮チャンクを順次にライトする。
一な実施形態において、保存装置２００ｂは、複数の圧縮アルゴリズムの内の当該チャンクを圧縮するために最適の圧縮アルゴリズムを選択し、当該チャンクの圧縮に利用する。
段階Ｓ４３０において、保存装置２００ｂは、第３物理アドレスに基づいて、圧縮チャンクをスーパーブロックにライトする。
一実施形態において、保存装置２００ｂは、圧縮チャンクのインデックスを決定し、当該圧縮チャンクに対応するチャンクで受信したデータがライトされるページのインデックスを決定する。
保存装置２００ｂは、第３物理アドレスに対応するスーパーブロックにおいて、当該圧縮チャンクのインデックスより低く、かつ最も近接したインデックスを有する圧縮チャンクがライトされた領域以後に続いて、当該圧縮チャンクを順次にライトする。
【0070】
段階Ｓ４４０において、保存装置２００ｂは、当該圧縮チャンクのスーパーブロックにおける位置を示す第４物理アドレスが含まれたアドレス情報を生成する。
一実施形態において、第４物理アドレスは、当該圧縮チャンクのオフセット及び当該圧縮チャンクに対応するチャンクのページのインデックスを含む。
一部実施形態において、第４物理アドレスは、当該圧縮チャンクがライトされたスーパーブロックにマッピングされたゾーンのインデックスをさらに含んでもよい。
段階Ｓ４５０において、保存装置２００ｂは、アドレス情報をホスト３０ｂへ伝送する。
段階Ｓ４６０において、ホスト３０ｂは、アドレス情報に基づいて、第２ファイルマッピングテーブルをアップデートする。
一実施形態において、ホスト３０ｂは、段階Ｓ４００におけるデータがライトされた保存装置２００ｂ内の領域を示すように、アドレス情報を第２ファイルマッピングテーブルに反映する。
一実施形態において、第４物理アドレスは、当該圧縮チャンクのオフセット及び当該圧縮チャンクに対応するチャンクのページのインデックスを含む。
一部実施形態において、第４物理アドレスは、当該圧縮チャンクがライトされたスーパーブロックにマッピングされたゾーンのインデックスをさらに含んでもよい。
段階Ｓ４５０において、保存装置２００ｂは、アドレス情報をホスト３０ｂへ伝送する。
段階Ｓ４６０において、ホスト３０ｂは、アドレス情報に基づいて、第２ファイルマッピングテーブルをアップデートする。
一実施形態において、ホスト３０ｂは、段階Ｓ４００におけるデータがライトされた保存装置２００ｂ内の領域を示すように、アドレス情報を第２ファイルマッピングテーブルに反映する。
【0071】
図１０は、本発明の実施形態によるデータ処理システムの動作方法を説明するためのフローチャートである。
図１０において、データ処理システムは、ホスト３０ｂ及び保存装置２００ｂを含む。
以下、ホスト３０ｂのリード要請に応答して、保存装置２００ｂがリード動作を遂行する実施形態を述べる。
図１０において、データ処理システムは、ホスト３０ｂ及び保存装置２００ｂを含む。
以下、ホスト３０ｂのリード要請に応答して、保存装置２００ｂがリード動作を遂行する実施形態を述べる。
【0072】
図１０を参照すると、段階Ｓ５００において、ホスト３０ｂは、必要なデータに対するリード要請及び論理アドレスを保存装置２００ｂへ伝送する。
具体的には、ホスト３０ｂは、図８のファイルマッピングテーブルＴＢ２２を参照して、必要なデータの論理アドレスを取得する。
一実施形態において、論理アドレスは、ゾーンインデックス、圧縮チャンクのオフセット、及びページインデックスを含む。
ページインデックスは、当該圧縮チャンクの圧縮が解除されて生成されたチャンクに含まれたページの内のホスト３０ｂが必要なデータがライトされたページを示す。
具体的には、ホスト３０ｂは、図８のファイルマッピングテーブルＴＢ２２を参照して、必要なデータの論理アドレスを取得する。
一実施形態において、論理アドレスは、ゾーンインデックス、圧縮チャンクのオフセット、及びページインデックスを含む。
ページインデックスは、当該圧縮チャンクの圧縮が解除されて生成されたチャンクに含まれたページの内のホスト３０ｂが必要なデータがライトされたページを示す。
【0073】
段階Ｓ５１０において、保存装置２００ｂは、ゾーンマッピングテーブルを利用して、論理アドレスを物理アドレスに変換する。
一実施形態において、保存装置２００ｂは、ゾーンマッピングテーブルを参照して、当該論理アドレスのゾーンインデックスを、それとマッピングされたスーパーブロックのインデックスに変換する。
一実施形態において、物理アドレスは、スーパーブロックのインデックス及び圧縮チャンクのオフセットを含む。
段階Ｓ５２０において、保存装置２００ｂは、物理アドレスに基づいて、圧縮チャンクをリードする。
一実施形態において、保存装置２００ｂは、ゾーンマッピングテーブルを参照して、当該論理アドレスのゾーンインデックスを、それとマッピングされたスーパーブロックのインデックスに変換する。
一実施形態において、物理アドレスは、スーパーブロックのインデックス及び圧縮チャンクのオフセットを含む。
段階Ｓ５２０において、保存装置２００ｂは、物理アドレスに基づいて、圧縮チャンクをリードする。
【0074】
段階Ｓ５３０において、保存装置２００ｂは、リードされた圧縮チャンクに対する圧縮を解除する。
一実施形態において、保存装置２００ｂは、圧縮チャンクの圧縮ヘッダから圧縮アルゴリズムを確認し、確認された圧縮アルゴリズムに基づいて、圧縮チャンクに対する圧縮を解除する。
段階Ｓ５４０において、保存装置２００ｂは、圧縮チャンクが圧縮解除されて生成されたチャンクにおいて、論理アドレスのページインデックスに対応するページにライトされたデータをホスト３０ｂへ伝送する。
一実施形態において、保存装置２００ｂは、圧縮チャンクの圧縮ヘッダから圧縮アルゴリズムを確認し、確認された圧縮アルゴリズムに基づいて、圧縮チャンクに対する圧縮を解除する。
段階Ｓ５４０において、保存装置２００ｂは、圧縮チャンクが圧縮解除されて生成されたチャンクにおいて、論理アドレスのページインデックスに対応するページにライトされたデータをホスト３０ｂへ伝送する。
【0075】
図１１Ａ及び図１１Ｂは、本発明の実施形態による保存装置のガベージコレクション動作を説明するための図である。
図１１Ａでは、図３の実施形態に符合するガベージコレクション動作を述べ、図１１Ｂでは、図８の実施形態に符合するガベージコレクション動作を述べる。
図１１Ａでは、図３の実施形態に符合するガベージコレクション動作を述べ、図１１Ｂでは、図８の実施形態に符合するガベージコレクション動作を述べる。
【0076】
図１１Ａを参照すると、保存装置は、ホストから、チャンク別の有効ページ情報（保存装置は、圧縮チャンク別の有効ページ情報として認識）及び選択された犠牲ゾーンに対する情報を受信する。
一例として、犠牲ゾーンは、第ｎゾーンＺ＃ｎに該当し、保存装置は、ホストから受信したチャンク別の有効ページ情報に基づいて、第ｎゾーンＺ＃ｎに対応する第２スーパーブロックＳＢ＃２に対するガベージコレクションを遂行する。
一例として、犠牲ゾーンは、第ｎゾーンＺ＃ｎに該当し、保存装置は、ホストから受信したチャンク別の有効ページ情報に基づいて、第ｎゾーンＺ＃ｎに対応する第２スーパーブロックＳＢ＃２に対するガベージコレクションを遂行する。
【0077】
一例として、保存装置は、第（ｋ－１）圧縮チャンクＣＣ＃（ｋ－１）及び第ｋ圧縮チャンクＣＣ＃ｋを圧縮解除して、第（ｋ－１）チャンクＣ＃（ｋ－１）及び第ｋチャンクＣ＃ｋを生成し、第（ｋ－１）チャンクＣ＃（ｋ－１）のページ及び第ｋチャンクＣ＃ｋのページの内の有効ページを、ターゲットチャンクＴＣとしてチャンクバッファにライト（または、コピー）する。
保存装置は、ターゲットチャンクＴＣに対する圧縮を行って生成されたターゲット圧縮チャンクを、第３スーパーブロックＳＢ＃３に第３圧縮チャンクＣＣ＃３としてライトする。
一例として、ターゲットチャンクＴＣが圧縮されてライトされる第３スーパーブロックＳＢ＃３は、保存装置が決定するか、あるいはホストで決定する。
保存装置は、ターゲットチャンクＴＣに対する圧縮を行って生成されたターゲット圧縮チャンクを、第３スーパーブロックＳＢ＃３に第３圧縮チャンクＣＣ＃３としてライトする。
一例として、ターゲットチャンクＴＣが圧縮されてライトされる第３スーパーブロックＳＢ＃３は、保存装置が決定するか、あるいはホストで決定する。
【0078】
保存装置は、ガベージコレクションの結果に基づいて、圧縮チャンクマッピングテーブルＴＢ３３をアップデートする。
一例として、保存装置は、有効ページを含むターゲットチャンクが圧縮されてライトされた領域を示すように、第３スーパーブロックＳＢ＃３の第３圧縮チャンクＣＣ＃３の第３オフセットＯＳ＃３を圧縮チャンクマッピングテーブルＴＢ３３に反映する。
保存装置は、ホストにガベージコレクションの結果を報知するために、ターゲットチャンクに関連する新たなゾーンインデックス、新たなチャンクインデックス、及び新たなページインデックスを含むガベージコレクション結果情報をホストへ伝送する。
一例として、保存装置は、有効ページを含むターゲットチャンクが圧縮されてライトされた領域を示すように、第３スーパーブロックＳＢ＃３の第３圧縮チャンクＣＣ＃３の第３オフセットＯＳ＃３を圧縮チャンクマッピングテーブルＴＢ３３に反映する。
保存装置は、ホストにガベージコレクションの結果を報知するために、ターゲットチャンクに関連する新たなゾーンインデックス、新たなチャンクインデックス、及び新たなページインデックスを含むガベージコレクション結果情報をホストへ伝送する。
【0079】
一例として、第ｋチャンクＣ＃ｋに含まれたページＡは、第ｘファイルページ＃ｘであり、ターゲットチャンクＴＣの六番目のページにライトされた場合、ホストは、ガベージコレクション結果情報に基づいて、第１ファイルマッピングテーブルＴＢ２３の第ｘファイルページ＃ｘに対する論理アドレスをアップデートする。
具体的には、ホストは、ガベージコレクション結果情報に基づいて、第ｘファイルページ＃ｘが第３スーパーブロックＳＢ＃３とマッピングされた第２ゾーンＺ＃２で第３圧縮チャンクＣＣ＃３に対応する第３チャンクＣ＃３の第６ページＰ＃６にライトされたことを示すように、第１ファイルマッピングテーブルＴＢ２３をアップデートする。
具体的には、ホストは、ガベージコレクション結果情報に基づいて、第ｘファイルページ＃ｘが第３スーパーブロックＳＢ＃３とマッピングされた第２ゾーンＺ＃２で第３圧縮チャンクＣＣ＃３に対応する第３チャンクＣ＃３の第６ページＰ＃６にライトされたことを示すように、第１ファイルマッピングテーブルＴＢ２３をアップデートする。
【0080】
図１１Ｂをさらに参照すると、図１１Ａと異なり、保存装置は、圧縮チャンクマッピングテーブルを管理せず、ホストが第２ファイルマッピングテーブルＴＢ２３’を介して圧縮チャンクのオフセットを管理するように、ガベージコレクション結果情報をホストへ伝送する。
一実施形態において、保存装置は、ホストにガベージコレクションの結果を報知するために、ターゲットチャンクに関連する新たなゾーンインデックス、新たな圧縮チャンクのオフセット、及び新たなページインデックスを含むガベージコレクション結果情報をホストへ伝送する。
一実施形態において、保存装置は、ホストにガベージコレクションの結果を報知するために、ターゲットチャンクに関連する新たなゾーンインデックス、新たな圧縮チャンクのオフセット、及び新たなページインデックスを含むガベージコレクション結果情報をホストへ伝送する。
【0081】
一例として、第ｋチャンクＣ＃ｋに含まれたページＡは、第ｘファイルページ＃ｘであり、ターゲットチャンクＴＣの六番目のページにライトされた場合、ホストは、ガベージコレクション結果情報に基づいて、第２ファイルマッピングテーブルＴＢ２３’の第ｘファイルページ＃ｘに対する論理アドレスをアップデートする。
具体的には、ホストは、ガベージコレクション結果情報に基づいて、第ｘファイルページ＃ｘがライトされた保存装置の位置を示す第２ゾーンＺ＃２、第３圧縮チャンクＣＣ＃３の第３オフセットＯＳ＃３、及び第６ページＰ＃６に第２ファイルマッピングテーブルＴＢ２３’をアップデートする。
具体的には、ホストは、ガベージコレクション結果情報に基づいて、第ｘファイルページ＃ｘがライトされた保存装置の位置を示す第２ゾーンＺ＃２、第３圧縮チャンクＣＣ＃３の第３オフセットＯＳ＃３、及び第６ページＰ＃６に第２ファイルマッピングテーブルＴＢ２３’をアップデートする。
【0082】
図１２は、本発明の実施形態によるデータ処理システムのガベージコレクション動作方法を説明するためのフローチャートである。
図１２において、データ処理システムは、ホスト３０及び保存装置２００を含む。
図１２を参照すると、段階Ｓ６００において、ホストは、圧縮チャンク別の有効ページ情報を保存装置２００へ伝送する。
図１２において、データ処理システムは、ホスト３０及び保存装置２００を含む。
図１２を参照すると、段階Ｓ６００において、ホストは、圧縮チャンク別の有効ページ情報を保存装置２００へ伝送する。
【0083】
段階Ｓ６１０において、保存装置２００は、犠牲ゾーンに対応する少なくとも１つの圧縮チャンクをリードして圧縮を解除する。
段階Ｓ６２０において、保存装置２００は、圧縮チャンク別の有効ページ情報に基づいて、圧縮解除された少なくとも１つのチャンクの有効ページをチャンクバッファにライトする。
段階Ｓ６３０において、保存装置２００は、チャンクバッファの有効ページを圧縮する。
段階Ｓ６２０において、保存装置２００は、圧縮チャンク別の有効ページ情報に基づいて、圧縮解除された少なくとも１つのチャンクの有効ページをチャンクバッファにライトする。
段階Ｓ６３０において、保存装置２００は、チャンクバッファの有効ページを圧縮する。
【0084】
段階Ｓ６４０において、保存装置２００は、圧縮チャンクをターゲットゾーンに対応するスーパーブロックにライトする。
段階Ｓ６５０において、保存装置２００は、段階Ｓ６１０～段階Ｓ６４０によるガベージコレクション結果情報をホスト３０へ伝送する。
段階Ｓ６６０において、ホスト３０は、ガベージコレクション結果情報に基づいて、ファイルマッピングテーブルをアップデートする。
段階Ｓ６５０において、保存装置２００は、段階Ｓ６１０～段階Ｓ６４０によるガベージコレクション結果情報をホスト３０へ伝送する。
段階Ｓ６６０において、ホスト３０は、ガベージコレクション結果情報に基づいて、ファイルマッピングテーブルをアップデートする。
【0085】
図１３Ａは、図１のメモリ装置１２０のメモリセルアレイ（ＭＣＡ）の概略構成を示すブロック図であり、図１３Ｂは、図１３Ａのメモリブロックの内の１つのメモリブロックＢＬＫ１の構成を説明するための斜視図である。
図１３Ａを参照すると、メモリセルアレイ（ＭＣＡ）は、複数のメモリブロック（ＢＬＫ１～ＢＬＫｚ）を含む。
図１３Ａを参照すると、メモリセルアレイ（ＭＣＡ）は、複数のメモリブロック（ＢＬＫ１～ＢＬＫｚ）を含む。
【0086】
各メモリブロック（ＢＬＫ１～ＢＬＫｚ）は、３次元構造（または、垂直構造）を有する。
例えば、各メモリブロック（ＢＬＫ１～ＢＬＫｚ）は、第１～第３方向に沿って延長された構造物を含む。
各メモリブロック（ＢＬＫ１～ＢＬＫｚ）は、第２方向に沿って延長された複数のセルストリング（図示せず）を含む。
複数のセルストリング（図示せず）は、第１及び第３方向に沿って互いに離隔される。
例えば、各メモリブロック（ＢＬＫ１～ＢＬＫｚ）は、第１～第３方向に沿って延長された構造物を含む。
各メモリブロック（ＢＬＫ１～ＢＬＫｚ）は、第２方向に沿って延長された複数のセルストリング（図示せず）を含む。
複数のセルストリング（図示せず）は、第１及び第３方向に沿って互いに離隔される。
【0087】
１つのメモリブロックのセルストリング（図示せず）は、複数のビットラインＢＬ、複数のストリング選択ラインＳＳＬ、複数のワードラインＷＬ、１本の接地選択ライン又は複数の接地選択ラインＧＳＬ、及び共通ソースライン（図示せず）に接続される。
複数のメモリブロック（ＢＬＫ１～ＢＬＫｚ）のセルストリング（図示せず）は、複数のビットラインＢＬを共有する。
例えば、複数のビットラインＢＬは、第２方向に沿って延長され、複数のメモリブロック（ＢＬＫ１～ＢＬＫｚ）で共有される。
複数のメモリブロック（ＢＬＫ１～ＢＬＫｚ）のセルストリング（図示せず）は、複数のビットラインＢＬを共有する。
例えば、複数のビットラインＢＬは、第２方向に沿って延長され、複数のメモリブロック（ＢＬＫ１～ＢＬＫｚ）で共有される。
【0088】
図１３Ｂをさらに参照すると、図１３Ａの複数のメモリブロック（ＢＬＫ１～ＢＬＫｚ）の内の１つのメモリブロックＢＬＫｎは、基板ＳＵＢに対して垂直方向に形成されている。
基板ＳＵＢには、共通ソースラインＣＳＬが配置され、基板ＳＵＢ上には、ゲート電極ＧＥと絶縁膜ＩＬとが交互に積層される。
また、ゲート電極ＧＥと絶縁膜ＩＬとの間には、電荷保存層ＣＳが形成される。
交互に積層された複数のゲート電極ＧＥと絶縁膜ＩＬとを垂直方向にパターニング（ｖｅｒｔｉｃａｌ ｐａｔｔｅｒｎｉｎｇ）すれば、Ｖ字状のピラーＰＬが形成される。
ピラーＰＬは、ゲート電極ＧＥと絶縁膜ＩＬとを貫通して基板ＳＵＢと接続される。
ピラーＰＬの外郭部分Ｏは、半導体物質で構成され、チャネルとして機能し、内部Ｉは、シリコン酸化物のような絶縁物質で構成される。
基板ＳＵＢには、共通ソースラインＣＳＬが配置され、基板ＳＵＢ上には、ゲート電極ＧＥと絶縁膜ＩＬとが交互に積層される。
また、ゲート電極ＧＥと絶縁膜ＩＬとの間には、電荷保存層ＣＳが形成される。
交互に積層された複数のゲート電極ＧＥと絶縁膜ＩＬとを垂直方向にパターニング（ｖｅｒｔｉｃａｌ ｐａｔｔｅｒｎｉｎｇ）すれば、Ｖ字状のピラーＰＬが形成される。
ピラーＰＬは、ゲート電極ＧＥと絶縁膜ＩＬとを貫通して基板ＳＵＢと接続される。
ピラーＰＬの外郭部分Ｏは、半導体物質で構成され、チャネルとして機能し、内部Ｉは、シリコン酸化物のような絶縁物質で構成される。
【0089】
メモリブロックＢＬＫｎのゲート電極ＧＥは、接地選択ラインＧＳＬ、複数のワードラインＷＬ１～ＷＬ６及びストリング選択ラインＳＳＬにそれぞれ接続される。
そして、メモリブロックＢＬＫｎのピラーＰＬは、複数のビットラインＢＬ１～ＢＬ３と接続される。
但し、図１３Ｂに示したメモリブロックＢＬＫｎは、本発明の技術的思想に対する説明の便宜のための一具現例に過ぎず、それに限定されず、本発明の技術的思想は、メモリブロックＢＬＫｎの多様な具現例（２次元メモリ構造を含む）にも適用可能であることは十分に理解されるであろう。
そして、メモリブロックＢＬＫｎのピラーＰＬは、複数のビットラインＢＬ１～ＢＬ３と接続される。
但し、図１３Ｂに示したメモリブロックＢＬＫｎは、本発明の技術的思想に対する説明の便宜のための一具現例に過ぎず、それに限定されず、本発明の技術的思想は、メモリブロックＢＬＫｎの多様な具現例（２次元メモリ構造を含む）にも適用可能であることは十分に理解されるであろう。
【0090】
図１４は、本発明の実施形態によるメモリ装置５００に適用されたＣ２Ｃ（Ｃｈｉｐ ｔｏ Ｃｈｉｐ）構造を説明するための概略構断面図である。
メモリ装置５００は、図１のメモリ装置１２０の一具現例である。
図１４を参照すると、メモリ装置５００は、Ｃ２Ｃ構造である。
Ｃ２Ｃ構造は、第１ウェーハ上にセル領域ＣＥＬＬを含む上部チップを製作し、第１ウェーハと異なる第２ウェーハ上に周辺回路領域ＰＥＲＩを含む下部チップを製作した後、上部チップと下部チップとをボンディング方式によって互いに接続することを意味する。
メモリ装置５００は、図１のメモリ装置１２０の一具現例である。
図１４を参照すると、メモリ装置５００は、Ｃ２Ｃ構造である。
Ｃ２Ｃ構造は、第１ウェーハ上にセル領域ＣＥＬＬを含む上部チップを製作し、第１ウェーハと異なる第２ウェーハ上に周辺回路領域ＰＥＲＩを含む下部チップを製作した後、上部チップと下部チップとをボンディング方式によって互いに接続することを意味する。
【0091】
一例として、ボンディング方式は、上部チップの最上部メタル層に形成されたボンディングメタルと、下部チップの最上部メタル層に形成されたボンディングメタルとを互いに電気的に接続する方式を意味する。
例えば、ボンディングメタルが銅（Ｃｕ）で形成された場合、ボンディング方式は、Ｃｕ－Ｃｕボンディング方式であり、ボンディングメタルは、アルミニウムあるいはタングステンでも形成可能である。
例えば、ボンディングメタルが銅（Ｃｕ）で形成された場合、ボンディング方式は、Ｃｕ－Ｃｕボンディング方式であり、ボンディングメタルは、アルミニウムあるいはタングステンでも形成可能である。
【0092】
メモリ装置５００の周辺回路領域ＰＥＲＩとセル領域ＣＥＬＬそれぞれは、外部パッドボンディング領域ＰＡ、ワードラインボンディング領域ＷＬＢＡ、及びビットラインボンディング領域ＢＬＢＡを含む。
周辺回路領域ＰＥＲＩは、第１基板３１０、層間絶縁層３１５、第１基板３１０に形成される複数の回路素子（３２０ａ、３２０ｂ、３２０ｃ）、複数の回路素子（３２０ａ、３２０ｂ、３２０ｃ）それぞれと接続される第１メタル層（３３０ａ、３３０ｂ、３３０ｃ）、及び第１メタル層（３３０ａ、３３０ｂ、３３０ｃ）上に形成される第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）を含む。
一実施形態において、第１メタル層（３３０ａ、３３０ｂ、３３０ｃ）は、相対的に抵抗の高いタングステンで形成され、第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）は、相対的に抵抗の低い銅で形成される。
周辺回路領域ＰＥＲＩは、第１基板３１０、層間絶縁層３１５、第１基板３１０に形成される複数の回路素子（３２０ａ、３２０ｂ、３２０ｃ）、複数の回路素子（３２０ａ、３２０ｂ、３２０ｃ）それぞれと接続される第１メタル層（３３０ａ、３３０ｂ、３３０ｃ）、及び第１メタル層（３３０ａ、３３０ｂ、３３０ｃ）上に形成される第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）を含む。
一実施形態において、第１メタル層（３３０ａ、３３０ｂ、３３０ｃ）は、相対的に抵抗の高いタングステンで形成され、第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）は、相対的に抵抗の低い銅で形成される。
【0093】
本明細書においては、第１メタル層（３３０ａ、３３０ｂ、３３０ｃ）及び第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）のみを示して説明しているが、それに限定されるものではなく、第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）上に少なくとも１層以上のメタル層がさらに形成することも可能である。
第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）の上部に形成される１層以上のメタル層の内の少なくとも一部は、第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）を形成する銅よりさらに低い抵抗を有するアルミニウムなどで形成され得る。
第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）の上部に形成される１層以上のメタル層の内の少なくとも一部は、第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）を形成する銅よりさらに低い抵抗を有するアルミニウムなどで形成され得る。
【0094】
層間絶縁層３１５は、複数の回路素子（３２０ａ、３２０ｂ、３２０ｃ）、第１メタル層（３３０ａ、３３０ｂ、３３０ｃ）及び第２メタル層（３４０ａ、３４０ｂ、３４０ｃ）をカバーするように、第１基板３１０上に配置され、シリコン酸化物、シリコン窒化物のような絶縁物質を含む。
ワードラインボンディング領域ＷＬＢＡの第２メタル層３４０ｂ上に、下部ボンディングメタル（３７１ｂ、３７２ｂ）が形成される。
ワードラインボンディング領域ＷＬＢＡにおいて、周辺回路領域ＰＥＲＩの下部ボンディングメタル（３７１ｂ、３７２ｂ）は、セル領域ＣＥＬＬの上部ボンディングメタル（４７１ｂ、４７２ｂ）とボンディング方式によって互いに電気的に接続され、下部ボンディングメタル（３７１ｂ、３７２ｂ）と上部ボンディングメタル（４７１ｂ、４７２ｂ）は、アルミニウム、銅、あるいはタングステンなどで形成され得る。
ワードラインボンディング領域ＷＬＢＡの第２メタル層３４０ｂ上に、下部ボンディングメタル（３７１ｂ、３７２ｂ）が形成される。
ワードラインボンディング領域ＷＬＢＡにおいて、周辺回路領域ＰＥＲＩの下部ボンディングメタル（３７１ｂ、３７２ｂ）は、セル領域ＣＥＬＬの上部ボンディングメタル（４７１ｂ、４７２ｂ）とボンディング方式によって互いに電気的に接続され、下部ボンディングメタル（３７１ｂ、３７２ｂ）と上部ボンディングメタル（４７１ｂ、４７２ｂ）は、アルミニウム、銅、あるいはタングステンなどで形成され得る。
【0095】
セル領域ＣＥＬＬは、少なくとも１つのメモリブロックを提供する。
セル領域ＣＥＬＬは、第２基板４１０と共通ソースライン４２０とを含む。
第２基板４１０上には、第２基板４１０の上面に垂直な方向（Ｚ軸方向）に沿って複数のワードライン４３０（４３１～４３８）が積層される。
ワードライン４３０の上部及び下部それぞれには、ストリング選択ラインと接地選択ラインが配置され、ストリング選択ラインと接地選択ラインとの間に複数のワードライン４３０が配置される。
セル領域ＣＥＬＬは、第２基板４１０と共通ソースライン４２０とを含む。
第２基板４１０上には、第２基板４１０の上面に垂直な方向（Ｚ軸方向）に沿って複数のワードライン４３０（４３１～４３８）が積層される。
ワードライン４３０の上部及び下部それぞれには、ストリング選択ラインと接地選択ラインが配置され、ストリング選択ラインと接地選択ラインとの間に複数のワードライン４３０が配置される。
【0096】
ビットラインボンディング領域ＢＬＢＡにおいて、チャネル構造体ＣＨは、第２基板４１０の上面に垂直な方向に延長され、ワードライン４３０、ストリング選択ライン、及び接地選択ラインを貫通する。
チャネル構造体ＣＨは、データ保存層、チャネル層、及び埋め込み絶縁層などを含み、チャネル層は、第１メタル層４５０ｃ及び第２メタル層４６０ｃと電気的に接続される。
例えば、第１メタル層４５０ｃは、ビットラインコンタクトであり、第２メタル層４６０ｃは、ビットラインである。
一実施形態において、ビットライン４６０ｃは、第２基板４１０の上面に平行な第１方向（Ｙ軸方向）に沿って延長される。
チャネル構造体ＣＨは、データ保存層、チャネル層、及び埋め込み絶縁層などを含み、チャネル層は、第１メタル層４５０ｃ及び第２メタル層４６０ｃと電気的に接続される。
例えば、第１メタル層４５０ｃは、ビットラインコンタクトであり、第２メタル層４６０ｃは、ビットラインである。
一実施形態において、ビットライン４６０ｃは、第２基板４１０の上面に平行な第１方向（Ｙ軸方向）に沿って延長される。
【0097】
図１４に示した一実施形態において、チャネル構造体ＣＨ及びビットライン４６０ｃなどが配置される領域がビットラインボンディング領域ＢＬＢＡと定義される。
ビットライン４６０ｃは、ビットラインボンディング領域ＢＬＢＡにおいて、周辺回路領域ＰＥＲＩでページバッファ４９３を提供する回路素子３２０ｃと電気的に接続される。
一例として、ビットライン４６０ｃは、周辺回路領域ＰＥＲＩで上部ボンディングメタル（４７１ｃ、４７２ｃ）と接続され、上部ボンディングメタル（４７１ｃ、４７２ｃ）は、ページバッファ４９３の回路素子３２０ｃに接続される下部ボンディングメタル（３７１ｃ、３７２ｃ）と接続される。
ビットライン４６０ｃは、ビットラインボンディング領域ＢＬＢＡにおいて、周辺回路領域ＰＥＲＩでページバッファ４９３を提供する回路素子３２０ｃと電気的に接続される。
一例として、ビットライン４６０ｃは、周辺回路領域ＰＥＲＩで上部ボンディングメタル（４７１ｃ、４７２ｃ）と接続され、上部ボンディングメタル（４７１ｃ、４７２ｃ）は、ページバッファ４９３の回路素子３２０ｃに接続される下部ボンディングメタル（３７１ｃ、３７２ｃ）と接続される。
【0098】
ワードラインボンディング領域ＷＬＢＡにおいて、ワードライン４３０は、第２基板４１０の上面に平行な第２方向（Ｘ軸方向）に沿って延長され、複数のセルコンタクトプラグ４４０（４４１～４４７）と接続される。
ワードライン４３０とセルコンタクトプラグ４４０は、第２方向に沿ってワードライン６３０の内の少なくとも一部が相異なる長さに延長されて提供するパッドで互いに接続される。
ワードライン４３０に接続されるセルコンタクトプラグ４４０の上部には、第１メタル層４５０ｂ及び第２メタル層４６０ｂが順次に接続される。
セルコンタクトプラグ４４０は、ワードラインボンディング領域ＷＬＢＡにおいて、セル領域ＣＥＬＬの上部ボンディングメタル（４７１ｂ、４７２ｂ）と、周辺回路領域ＰＥＲＩの下部ボンディングメタル（３７１ｂ、３７２ｂ）とを介して、周辺回路領域ＰＥＲＩと接続される。
ワードライン４３０とセルコンタクトプラグ４４０は、第２方向に沿ってワードライン６３０の内の少なくとも一部が相異なる長さに延長されて提供するパッドで互いに接続される。
ワードライン４３０に接続されるセルコンタクトプラグ４４０の上部には、第１メタル層４５０ｂ及び第２メタル層４６０ｂが順次に接続される。
セルコンタクトプラグ４４０は、ワードラインボンディング領域ＷＬＢＡにおいて、セル領域ＣＥＬＬの上部ボンディングメタル（４７１ｂ、４７２ｂ）と、周辺回路領域ＰＥＲＩの下部ボンディングメタル（３７１ｂ、３７２ｂ）とを介して、周辺回路領域ＰＥＲＩと接続される。
【0099】
セルコンタクトプラグ４４０は、周辺回路領域ＰＥＲＩでロウデコーダ４９４を提供する回路素子３２０ｂと電気的に接続される。
一実施形態において、ロウデコーダ４９４を提供する回路素子３２０ｂの動作電圧は、ページバッファ４９３を提供する回路素子３２０ｃの動作電圧と異なり得る。
一例として、ページバッファ４９３を提供する回路素子３２０ｃの動作電圧が、ロウデコーダ４９４を提供する回路素子３２０ｂの動作電圧よりも高い。
一実施形態において、ロウデコーダ４９４を提供する回路素子３２０ｂの動作電圧は、ページバッファ４９３を提供する回路素子３２０ｃの動作電圧と異なり得る。
一例として、ページバッファ４９３を提供する回路素子３２０ｃの動作電圧が、ロウデコーダ４９４を提供する回路素子３２０ｂの動作電圧よりも高い。
【0100】
外部パッドボンディング領域ＰＡには、共通ソースラインコンタクトプラグ４８０が配置される。
共通ソースラインコンタクトプラグ４８０は、金属、金属化合物、又はポリシリコンなどの導電性物質で形成され、共通ソースライン４２０と電気的に接続される。
共通ソースラインコンタクトプラグ４８０の上部には、第１メタル層４５０ａ及び第２メタル層４６０ａが順次に積層される。
一例として、共通ソースラインコンタクトプラグ４８０、第１メタル層４５０ａ、及び第２メタル層４６０ａが配置される領域は、外部パッドボンディング領域ＰＡと定義される。
共通ソースラインコンタクトプラグ４８０は、金属、金属化合物、又はポリシリコンなどの導電性物質で形成され、共通ソースライン４２０と電気的に接続される。
共通ソースラインコンタクトプラグ４８０の上部には、第１メタル層４５０ａ及び第２メタル層４６０ａが順次に積層される。
一例として、共通ソースラインコンタクトプラグ４８０、第１メタル層４５０ａ、及び第２メタル層４６０ａが配置される領域は、外部パッドボンディング領域ＰＡと定義される。
【0101】
一方、外部パッドボンディング領域ＰＡには、入出力パッド（３０５、４０５）が配置される。
第１基板３１０の下部には、第１基板３１０の下面を覆う下部絶縁膜３０１が形成され、下部絶縁膜３０１上に第１入出力パッド３０５が形成される。
第１入出力パッド３０５は、第１入出力コンタクトプラグ３０３を介して、周辺回路領域ＰＥＲＩに配置される複数の回路素子（３２０ａ、３２０ｂ、３２０ｃ）の内の少なくとも１つと接続され、下部絶縁膜３０１によって第１基板３１０と分離される。
また、第１入出力コンタクトプラグ３０３と第１基板３１０との間には、側面絶縁膜が配置され、第１入出力コンタクトプラグ３０３と第１基板３１０とを電気的に分離する。
第１基板３１０の下部には、第１基板３１０の下面を覆う下部絶縁膜３０１が形成され、下部絶縁膜３０１上に第１入出力パッド３０５が形成される。
第１入出力パッド３０５は、第１入出力コンタクトプラグ３０３を介して、周辺回路領域ＰＥＲＩに配置される複数の回路素子（３２０ａ、３２０ｂ、３２０ｃ）の内の少なくとも１つと接続され、下部絶縁膜３０１によって第１基板３１０と分離される。
また、第１入出力コンタクトプラグ３０３と第１基板３１０との間には、側面絶縁膜が配置され、第１入出力コンタクトプラグ３０３と第１基板３１０とを電気的に分離する。
【0102】
第２基板４１０の上部には、第２基板４１０の上面を覆う上部絶縁膜４０１が形成され、上部絶縁膜４０１上に第２入出力パッド４０５が配置される。
第２入出力パッド４０５は、第２入出力コンタクトプラグ４０３を介して、周辺回路領域ＰＥＲＩに配置される複数の回路素子（３２０ａ、３２０ｂ、３２０ｃ）の内の少なくとも１つと接続される。
一実施形態によって、第２入出力コンタクトプラグ４０３が配置される領域には、第２基板４１０及び共通ソースライン４２０などが配置されないこともある。
また、第２入出力パッド４０５は、第３方向（Ｚ軸方向）において、ワードライン４３０とオーバーラップされないこともある。
第２入出力コンタクトプラグ４０３は、第２基板４１０の上面に平行な方向において第２基板４１０と分離され、セル領域ＣＥＬＬの層間絶縁層４１５を貫通して第２入出力パッド４０５に接続され得る。
第２入出力パッド４０５は、第２入出力コンタクトプラグ４０３を介して、周辺回路領域ＰＥＲＩに配置される複数の回路素子（３２０ａ、３２０ｂ、３２０ｃ）の内の少なくとも１つと接続される。
一実施形態によって、第２入出力コンタクトプラグ４０３が配置される領域には、第２基板４１０及び共通ソースライン４２０などが配置されないこともある。
また、第２入出力パッド４０５は、第３方向（Ｚ軸方向）において、ワードライン４３０とオーバーラップされないこともある。
第２入出力コンタクトプラグ４０３は、第２基板４１０の上面に平行な方向において第２基板４１０と分離され、セル領域ＣＥＬＬの層間絶縁層４１５を貫通して第２入出力パッド４０５に接続され得る。
【0103】
一実施形態によって、第１入出力パッド３０５と第２入出力パッド４０５は、選択的に形成可能である。
一例として、メモリ装置４００は、第１基板３１０の上部に配置される第１入出力パッド３０５のみを含むか、あるいは第２基板４１０の上部に配置される第２入出力パッド４０５のみを含む。
または、メモリ装置４００が第１入出力パッド３０５と第２入出力パッド４０５の両方を含むこともできる。
一例として、メモリ装置４００は、第１基板３１０の上部に配置される第１入出力パッド３０５のみを含むか、あるいは第２基板４１０の上部に配置される第２入出力パッド４０５のみを含む。
または、メモリ装置４００が第１入出力パッド３０５と第２入出力パッド４０５の両方を含むこともできる。
【0104】
セル領域ＣＥＬＬと周辺回路領域ＰＥＲＩそれぞれに含まれる外部パッドボンディング領域ＰＡとビットラインボンディング領域ＢＬＢＡそれぞれには、最上部メタル層のメタルパターンがダミーパターンとして存在するか、あるいは最上部メタル層が空いている。
メモリ装置５００は、外部パッドボンディング領域ＰＡにおいて、セル領域ＣＥＬＬの最上部メタル層に形成された上部メタルパターン４７２ａに対応して、周辺回路領域ＰＥＲＩの最上部メタル層にセル領域ＣＥＬＬの上部メタルパターン４７２ａと同じ形態の下部メタルパターン３７３ａを形成する。
周辺回路領域ＰＥＲＩの最上部メタル層に形成された下部メタルパターン３７３ａは、周辺回路領域ＰＥＲＩで別途のコンタクトと接続されない。
同様に、外部パッドボンディング領域ＰＡにおいて、周辺回路領域ＰＥＲＩの最上部メタル層に形成された下部メタルパターンに対応して、セル領域ＣＥＬＬの上部メタル層に周辺回路領域ＰＥＲＩの下部メタルパターンと同じ形態の上部メタルパターンを形成することもできる。
メモリ装置５００は、外部パッドボンディング領域ＰＡにおいて、セル領域ＣＥＬＬの最上部メタル層に形成された上部メタルパターン４７２ａに対応して、周辺回路領域ＰＥＲＩの最上部メタル層にセル領域ＣＥＬＬの上部メタルパターン４７２ａと同じ形態の下部メタルパターン３７３ａを形成する。
周辺回路領域ＰＥＲＩの最上部メタル層に形成された下部メタルパターン３７３ａは、周辺回路領域ＰＥＲＩで別途のコンタクトと接続されない。
同様に、外部パッドボンディング領域ＰＡにおいて、周辺回路領域ＰＥＲＩの最上部メタル層に形成された下部メタルパターンに対応して、セル領域ＣＥＬＬの上部メタル層に周辺回路領域ＰＥＲＩの下部メタルパターンと同じ形態の上部メタルパターンを形成することもできる。
【0105】
ワードラインボンディング領域ＷＬＢＡの第２メタル層４４０ｂ上には、下部ボンディングメタル（３７１ｂ、３７２ｂ）が形成される。
ワードラインボンディング領域ＷＬＢＡにおいて、周辺回路領域ＰＥＲＩの下部ボンディングメタル（３７１ｂ、３７２ｂ）は、セル領域ＣＥＬＬの上部ボンディングメタル（４７１ｂ、４７２ｂ）とボンディング方式によって互いに電気的に接続される。
また、ビットラインボンディング領域ＢＬＢＡにおいて、周辺回路領域ＰＥＲＩの最上部メタル層に形成された下部メタルパターン３５２に対応して、セル領域ＣＥＬＬの最上部メタル層に周辺回路領域ＰＥＲＩの下部メタルパターン３５２と同じ形態の上部メタルパターン４９２を形成することができる。
セル領域ＣＥＬＬの最上部メタル層に形成された上部メタルパターン４９２上には、コンタクトを形成しない。
ワードラインボンディング領域ＷＬＢＡにおいて、周辺回路領域ＰＥＲＩの下部ボンディングメタル（３７１ｂ、３７２ｂ）は、セル領域ＣＥＬＬの上部ボンディングメタル（４７１ｂ、４７２ｂ）とボンディング方式によって互いに電気的に接続される。
また、ビットラインボンディング領域ＢＬＢＡにおいて、周辺回路領域ＰＥＲＩの最上部メタル層に形成された下部メタルパターン３５２に対応して、セル領域ＣＥＬＬの最上部メタル層に周辺回路領域ＰＥＲＩの下部メタルパターン３５２と同じ形態の上部メタルパターン４９２を形成することができる。
セル領域ＣＥＬＬの最上部メタル層に形成された上部メタルパターン４９２上には、コンタクトを形成しない。
【0106】
図１５は、本発明の実施形態によるＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）システム１０００の概略構成を示すブロック図である。
図１５を参照すると、ＳＳＤシステム１０００は、ホスト１１００及びＳＳＤ１２００を含む。
ＳＳＤ１２００は、信号コネクタを介してホスト１１００と信号ＳＧＬをやり取りし、電源コネクタを介して電源ＰＷＲを受信する。
図１５を参照すると、ＳＳＤシステム１０００は、ホスト１１００及びＳＳＤ１２００を含む。
ＳＳＤ１２００は、信号コネクタを介してホスト１１００と信号ＳＧＬをやり取りし、電源コネクタを介して電源ＰＷＲを受信する。
【0107】
ＳＳＤ１２００は、メモリコントローラ１２１０、補助電源装置１２２０、及び複数のメモリ装置（１２３０、１２４０、１２５０）を含む。
一実施形態において、メモリコントローラ１２１０は、複数のメモリ装置（１２３０、１２４０、１２５０）とチャネル（Ｃｈ１、Ｃｈ２、Ｃｈｎ）を介して接続され、本発明の実施形態によるゾーン管理動作を遂行する。
具体的には、メモリコントローラ１２１０は、ホスト１１００から受信したデータをチャンク単位で区分して圧縮し、圧縮チャンクを複数のメモリ装置（１２３０、１２４０、１２５０）にライトし、圧縮チャンクのオフセットを生成する。
一実施形態において、メモリコントローラ１２１０は、複数のメモリ装置（１２３０、１２４０、１２５０）とチャネル（Ｃｈ１、Ｃｈ２、Ｃｈｎ）を介して接続され、本発明の実施形態によるゾーン管理動作を遂行する。
具体的には、メモリコントローラ１２１０は、ホスト１１００から受信したデータをチャンク単位で区分して圧縮し、圧縮チャンクを複数のメモリ装置（１２３０、１２４０、１２５０）にライトし、圧縮チャンクのオフセットを生成する。
【0108】
一例として、メモリコントローラ１２１０は、圧縮チャンクのオフセットを直接管理するために、圧縮チャンクマッピングテーブルを利用する。
他の例として、メモリコントローラ１２１０は、圧縮チャンクのオフセットをホスト１１００に提供し、ホスト１１００が直接圧縮チャンクのオフセットを管理する。
また、メモリコントローラ１２１０は、チャンクを圧縮してライトすることによって追加して確保されるスーパーブロックの可用容量をホスト１１００に周期的または非周期的に報告し、ホスト１１００の効率的なライト動作要請を誘導する。
一実施形態において、メモリコントローラ１２１０は、メモリ装置（１２３０、１２４０、１２５０）別にゾーン管理に対する運用方式を異ならせることもできる。
他の例として、メモリコントローラ１２１０は、圧縮チャンクのオフセットをホスト１１００に提供し、ホスト１１００が直接圧縮チャンクのオフセットを管理する。
また、メモリコントローラ１２１０は、チャンクを圧縮してライトすることによって追加して確保されるスーパーブロックの可用容量をホスト１１００に周期的または非周期的に報告し、ホスト１１００の効率的なライト動作要請を誘導する。
一実施形態において、メモリコントローラ１２１０は、メモリ装置（１２３０、１２４０、１２５０）別にゾーン管理に対する運用方式を異ならせることもできる。
【0109】
図１６は、本発明の実施形態によるメモリシステムをメモリカードシステム２０００に適用した例の概略構成を示すブロック図である。
図１６を参照すると、メモリカードシステム２０００は、ホスト２１００及びメモリカード２２００を含む。
ホスト２１００は、ホストコントローラ２１１０及びホスト接続部２１２０を含む。
メモリカード２２００は、カード接続部２２１０、メモリコントローラ２２２０、及びメモリ装置２２３０を含む。
図１６を参照すると、メモリカードシステム２０００は、ホスト２１００及びメモリカード２２００を含む。
ホスト２１００は、ホストコントローラ２１１０及びホスト接続部２１２０を含む。
メモリカード２２００は、カード接続部２２１０、メモリコントローラ２２２０、及びメモリ装置２２３０を含む。
【0110】
ホスト２１００は、メモリカード２２００にデータを書き込む（ライト）か、あるいはメモリカード２２００にライトされたデータを読み取る。
ホストコントローラ２１１０は、コマンドＣＭＤ、ホスト２１００内のクロック発生器（図示せず）で発生したクロック信号ＣＬＫ及びデータＤＡＴＡを、ホスト接続部２１２０を介してメモリカード２２００へ伝送する。
メモリカード２２００は、本発明の一実施形態によるゾーンネームスペースインターフェースをホスト２１００に提供する。
ホストコントローラ２１１０は、コマンドＣＭＤ、ホスト２１００内のクロック発生器（図示せず）で発生したクロック信号ＣＬＫ及びデータＤＡＴＡを、ホスト接続部２１２０を介してメモリカード２２００へ伝送する。
メモリカード２２００は、本発明の一実施形態によるゾーンネームスペースインターフェースをホスト２１００に提供する。
【0111】
具体的には、メモリカード２２００は、ホスト２１００から受信したデータＤＡＴＡをチャンク単位で区分して圧縮し、圧縮チャンクをメモリ装置２２３０にライトし、圧縮チャンクのオフセットを生成する。
一例として、メモリコントローラ２２２０は、圧縮チャンクのオフセットを直接管理するために、圧縮チャンクマッピングテーブルを利用する。
他の例として、メモリコントローラ２２２０は、圧縮チャンクのオフセットをホスト２１００に提供し、ホスト２１００が直接圧縮チャンクのオフセットを管理する。
また、メモリカード２２００は、チャンクを圧縮して保存することによって追加して確保されるスーパーブロックの可用容量をホスト２１００に周期的または非周期的に報告し、ホスト２１００の効率的なライト動作要請を誘導する。
メモリコントローラ２２２０は、カード接続部２２１０を介して受信したコマンドに応答して、メモリコントローラ２２２０内にあるクロック発生器（図示せず）で発生したクロック信号に同期して、データをメモリ装置２２３０に保存する。
一例として、メモリコントローラ２２２０は、圧縮チャンクのオフセットを直接管理するために、圧縮チャンクマッピングテーブルを利用する。
他の例として、メモリコントローラ２２２０は、圧縮チャンクのオフセットをホスト２１００に提供し、ホスト２１００が直接圧縮チャンクのオフセットを管理する。
また、メモリカード２２００は、チャンクを圧縮して保存することによって追加して確保されるスーパーブロックの可用容量をホスト２１００に周期的または非周期的に報告し、ホスト２１００の効率的なライト動作要請を誘導する。
メモリコントローラ２２２０は、カード接続部２２１０を介して受信したコマンドに応答して、メモリコントローラ２２２０内にあるクロック発生器（図示せず）で発生したクロック信号に同期して、データをメモリ装置２２３０に保存する。
【0112】
メモリカード２２００は、コンパクトフラッシュ（登録商標）カード（ｃｏｍｐａｃｔ ｆｌａｓｈ ｃａｒｄ：ＣＦＣ）、マイクロドライブ、スマートメディアカード（ｓｍａｒｔ ｍｅｄｉａ ｃａｒｄ：ＳＭＣ）、マルチメディアカード（ｍｕｌｔｉｍｅｄｉａ ｃａｒｄ：ＭＭＣ）、保安デジタルカード（ｓｅｃｕｒｉｔｙ ｄｉｇｉｔａｌ ｃａｒｄ：ＳＤＣ）、メモリスティック（登録商標）及びＵＳＢフラッシュメモリドライバなどとして具現可能である。
【0113】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【産業上の利用可能性】
【0114】
本発明に係る保存装置及びそれを含むデータ処理システムは、例えば、データ処理関連の技術分野に好適に使用される。
【符号の説明】
【0115】
１０ データ処理システム
２０ ホスト
１００ 保存装置
１１０ メモリコントローラ
１１２ ゾーン管理回路
１１４ 圧縮／解除回路
１２０、５００ メモリ装置
３０５ 第１入出力パッド
３１０ 第１基板
３１５ 層間絶縁層
３２０ａ、３２０ｂ、３２０ｃ 回路素子
３３０ａ、３３０ｂ、３３０ｃ、４５０ａ、４５０ｂ 第１メタル層
３４０ａ、３４０ｂ、３４０ｃ、４６０ａ、４６０ｂ 第２メタル層
３７１ｂ、３７２ｂ 下部ボンディングメタル
４０５ 第２入出力パッド
４１０ 第２基板
４２０ 共通ソースライン
４３０（４３１～４３８） ワードライン
４４０（４４１～４４７）、６４０ セルコンタクトプラグ
４５０ｃ 第１メタル層（ビットラインコンタクト）
４６０ｃ 第２メタル層（ビットライン）
４７１ｂ、４７２ｂ 上部ボンディングメタル
４８０ 共通ソースラインコンタクトプラグ
４９３ ページバッファ
４９４ ロウデコーダ
１０００ ＳＳＤシステム
１１００、２１００ ホスト
１２００ ＳＳＤ
１２１０、２２２０ メモリコントローラ
１２２０ 補助電源装置
１２３０、１２４０、１２５０、２２３０ メモリ装置
２１１０ ホストコントローラ
２１２０ ホスト接続部
２２００ メモリカード
２２１０ カード接続部
ＢＬＫｓ（ＢＬＫ１～ＢＬＫｚ） メモリブロック
２０ ホスト
１００ 保存装置
１１０ メモリコントローラ
１１２ ゾーン管理回路
１１４ 圧縮／解除回路
１２０、５００ メモリ装置
３０５ 第１入出力パッド
３１０ 第１基板
３１５ 層間絶縁層
３２０ａ、３２０ｂ、３２０ｃ 回路素子
３３０ａ、３３０ｂ、３３０ｃ、４５０ａ、４５０ｂ 第１メタル層
３４０ａ、３４０ｂ、３４０ｃ、４６０ａ、４６０ｂ 第２メタル層
３７１ｂ、３７２ｂ 下部ボンディングメタル
４０５ 第２入出力パッド
４１０ 第２基板
４２０ 共通ソースライン
４３０（４３１～４３８） ワードライン
４４０（４４１～４４７）、６４０ セルコンタクトプラグ
４５０ｃ 第１メタル層（ビットラインコンタクト）
４６０ｃ 第２メタル層（ビットライン）
４７１ｂ、４７２ｂ 上部ボンディングメタル
４８０ 共通ソースラインコンタクトプラグ
４９３ ページバッファ
４９４ ロウデコーダ
１０００ ＳＳＤシステム
１１００、２１００ ホスト
１２００ ＳＳＤ
１２１０、２２２０ メモリコントローラ
１２２０ 補助電源装置
１２３０、１２４０、１２５０、２２３０ メモリ装置
２１１０ ホストコントローラ
２１２０ ホスト接続部
２２００ メモリカード
２２１０ カード接続部
ＢＬＫｓ（ＢＬＫ１～ＢＬＫｚ） メモリブロック
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】
【図13A】
【図13B】
【図14】
【図15】
【図16】