特開 2023-73466 高速アークサプレッサ及び高速アークサプレッサの作動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023073466

(43)【公開日】2023-05-25

(54)【発明の名称】高速アークサプレッサ及び高速アークサプレッサの作動方法

(51)【国際特許分類】

   H02M 7/48 20070101AFI20230518BHJP

【ＦＩ】

H02M7/48 Z

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023057088

(22)【出願日】2023-03-31

(62)【分割の表示】P 2021544469の分割

【原出願日】2020-01-29

(31)【優先権主張番号】62/798,323

(32)【優先日】2019-01-29

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/798,316

(32)【優先日】2019-01-29

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/798,326

(32)【優先日】2019-01-29

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】521336288

【氏名又は名称】アーク サプレッション テクノロジーズ

【氏名又は名称原語表記】ＡＲＣ ＳＵＰＰＲＥＳＳＩＯＮ ＴＥＣＨＮＯＬＯＧＩＥＳ

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(74)【代理人】

【識別番号】100142907

【弁理士】

【氏名又は名称】本田 淳

(72)【発明者】

【氏名】ヘンケ、ラインホルト

(72)【発明者】

【氏名】カーレ、ウォーレン

(57)【要約】

【課題】高速アークサプレッサを提供する。
【解決手段】高速アークサプレッサおよび方法は、正の領域のパワーコンタクタの接点間のアーク放電を抑制するように構成された第１の位相固有アークサプレッサと、負の領域の接点間のアーク放電を抑制するように構成された第２の位相固有アークサプレッサとを含む。第１および第２の高速スイッチは、第１および第２の位相固有アークサプレッサのうちの関連する１つの動作を有効化および無効化するように構成される。第１および第２のドライバは、第１および第２の高速スイッチを駆動するように構成される。
【選択図】図１

【特許請求の範囲】

【請求項1】

本明細書に記載の発明。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、一般に、高速アークサプレッサに関する。

【背景技術】

【0002】

電流接点アーク放電は、リレーおよび特定のスイッチのような電気接点表面に悪影響を与える可能性がある。アーク放電は、時間の経過とともに接触面を劣化させ、最終的に破壊する可能性があり、部品の早期故障、品質性能の低下、および比較的頻繁な予防保守の必要性をもたらす可能性がある。さらに、リレー、スイッチなどのアーク放電により、電磁干渉（ＥＭＩ）エミッションが発生する可能性がある。電流接点アーク放電は、消費者、商業、産業、自動車、および軍事用途の分野全体で、交流（ＡＣ）電力および直流（ＤＣ）電力の両方で発生する可能性がある。その普及のために、電流接触アーク放電の問題に対処するために開発された文字通り何百もの特定の手段がある。

【図面の簡単な説明】

【0003】

【図1】図１は、例示的な実施形態における、高速アークサプレッサを含むシステムのブロック図である。

【図2】図２は、例示的な実施形態における、高速アークサプレッサの詳細なブロックレベルの実装を含むシステムのブロック図である。

【図3】図３は、例示的な実施形態における、電力接点インターフェースの回路図である。

【図4A】図４Ａは、例示的な実施形態における第１の位相固有アークサプレッサの回路図である。

【図4B】図４Ｂは、例示的な実施形態における第２の位相固有アークサプレッサの回路図である。

【図5】図５は、例示的な実施形態において、ＡＣシステムの波形を使用して示される高速アークサプレッサの動作を示す。

【発明を実施するための形態】

【0004】

いくつかの実施形態は、例として示されており、添付の図面の図に限定されない。
アークサプレッサは、接点分離検出器を利用して、接点上の電圧の突然の変化に基づいて、スライド接点の分離および／またはスライド接点の閉鎖を検出することができる。接点分離検出器は、遷移期間中に電流が接点をバイパスできるようにするために、接点バイパス回路を開く場合がある。しかしながら、遷移期間は、単純で効率的な電圧遷移を含まない場合があり、多くの場合において単純で効率的な電圧遷移を含まない。むしろ、電気接点が開閉するときに一連の電圧バウンスが発生し、小さなアークまたは「アークレット」が生じる可能性がある。これらのアークレットは、一次アークが抑制されている場合であっても、接点を損傷する可能性がある。

【0005】

高速交流電力アーク発生および関連する状況の初期段階でアーク生成を抑制するためにアークサプレッサを利用するためのシステムおよび方法が開発されてきた。ブラシモーターなどを含むがこれらに限定されない特定のデバイスは、高速で動作し、アークおよびアークレットを比較的迅速に生成する。位相固有アークサプレッサ（ｐｈａｓｅ－ｓｐｅｃｉｆｉｃ ａｒｃ ｓｕｐｐｒｅｓｓｏｒ）を組み込むことにより、高速アークサプレッサは正と負のＡＣ領域間のアークを抑制することができる。高速スイッチを使用することにより、高速アークサプレッサを位相固有のアークサプレッサ間で非常に迅速に切り替えることができる。その結果、高速アークサプレッサは、アークが迅速かつ頻繁に生成されるブラシモーターを含むがこれに限定されない状況で動作する可能性がある。

【0006】

図１は、例示的な実施形態における、高速アークサプレッサ１を含むシステム１００のブロック図である。このシステムは、パワーコンタクタ２と、パワーコンタクタ２に接続されたコンタクタコイルドライバ３とを含む。高速アークサプレッサ１とパワーコンタクタ２は、電源４と電力負荷５との間に接続されている。電源４は、電力負荷５に必要とされるように、ＡＣ電源またはＤＣ電源であり得る。補助電源６およびデータ処理装置７は、高速アークサプレッサ１に接続されている。ここで、様々なブロック１乃至７について詳細に説明する。

【0007】

図２は、例示的な実施形態における、高速アークサプレッサ１の詳細なブロックレベルの実装を含むシステム１００のブロック図である。高速アークサプレッサ１は、電力接点インターフェース１１、第１の位相固有アークサプレッサ１２、第２の位相固有アークサプレッサ１３、マイクロコントローラ１４、データ通信インターフェース１５、コイル電力インターフェース１６、および補助電力インターフェース１７を含む。ここで、ブロック１１乃至１７の例示的な実装について、詳細に説明する。

【0008】

図３は、例示的な実施形態における、電力接点インターフェース１１の回路図である。この回路図は説明の目的で提示されているが、電力接点インターフェース１１の機能的目的を達成するために、任意の適切な回路レベルの実装を必要に応じて高速アークサプレッサ１に組み込むことができることを認識および理解されるべきである。

【0009】

電力接点インターフェース１１は、第１の接点端子１１１、過電流保護回路１１２、過電圧保護回路１１３、第２の接点端子１１４、オプションの可融性要素ステータスインジケータ１１５、およびオプションの電源ステータスインジケータ１１６を含む。ステータスインジケータ１１５、１１６は、それらに対応する構成要素の表示を提供するための任意の適切なインターフェースとして実装され得、対応する構成要素の状態を監視すべく、データ処理装置７および／または外部処理装置によって利用され得る、発光ダイオード（ＬＥＤ）または他の発光素子などの光学素子、および／またはコンピュータ読取可能出力３１４、３１６をそれぞれ含み得る。

【0010】

データ処理装置７は、マイクロコントローラ、マイクロプロセッサ、または他の適切なコントローラまたはプロセッサであり得るか、またはそれらを含み得る。一例では、データ処理装置７は、ＣＭＯＳ８ビットマイクロコントローラであるか、またはそれを含む。一例では、マイクロコントローラは、アトメル社（Ａｔｍｅｌ Ｃｏｒｐｏｒａｔｉｏｎ）によって製造されたＡＴ８９ＬＰ２１４マイクロコントローラである。しかしながら、適切に構成可能な任意のコントローラまたはプロセッサを利用できることを認識されたい。さらに、データ処理装置７は、高速アークサプレッサ１とは別の構成要素として示されているが、代わりに、データ処理装置７は、高速アークサプレッサ１の構成要素として組み込まれ得る。

【0011】

第１の接点端子１１１は、第１の位相固有アークサプレッサ１２およびワイヤターミネータおよびパススプリッタ３０２に接続された第１の感知端子３００を含む。過電流保護回路１１２は、可融性リンク、可融性抵抗、または可融性プリント回路基板トレースなどのヒューズ３０４を含む。一例では、ヒューズ３０４は、定格１７５アンペアの可融性プリント回路基板トレースである。

【0012】

過電圧保護回路１１３は、少なくとも１つの過電圧保護素子を含む。図示のように、過電圧保護回路１１３は、第１の電力線４４０とグランド４４２との間に接続された第１の過電圧保護要素３０６と、第２の電力線４９０とグランド４４２との間に接続された第２の過電圧保護要素３０８とを含む。様々な例において、第１および第２の過電圧保護要素３０６、３０８は、８２０ボルトおよび１．２キロアンペアの定格のバリスタである。第２の接点端子１１４は、第２の位相固有アークサプレッサ１３およびワイヤターミネータおよびパススプリッタ３１２に接続された第２の感知端子３１０を含む。

【0013】

図４Ａおよび図４Ｂはそれぞれ、例示的な実施形態における、第１および第２の位相固有アークサプレッサ１２、１３の回路図である。第１および第２の位相固有アークサプレッサ１２、１３は、アーク点火検出回路１２１、３１１、トリガーロック回路１２２、１３２、アークバーンメモリ１２３、１３３、ゲートドライバ１２４、１３４、および高速アーク消弧素子１２５、１３５をそれぞれ含む。

【0014】

アーク点火検出回路１２１は、第１の接点端子１１１の第１の感知端子３００に接続された第１の端子４００と、第２の接点端子１１４に接続された第２の端子４０２とを含む。第２の位相固有アークサプレッサ１３のアーク点火検出回路１３１は、第１の端子４１２が第２の接点端子１１４に接続され、第２の端子４１４が第１の接点端子１１１に接続されることを含む。アーク点火検出回路１２１、１３１のそれぞれは、第１の端子４００、４１２と第２の端子４０２、４１４との間に直列に接続されたコンデンサ４０４、４５４、変圧器４０６、４５６、および抵抗器４０８、４５８と、変圧器４０６、４５８の両端に接続されたＴＶＳダイオード４１０、４６０とを含む。一例では、コンデンサ４０４、４５４は１００ピコファラッドのコンデンサであり、変圧器４０６、４５６は、８２．６ミリオームの最大ＤＣ抵抗および並列の２．０８アンペアの最大ＤＣ電流を有する１０マイクロヘンリーを定格とする２コイルインダクタアレイであり、抵抗４０８、４５８は１０オームの抵抗であり、ＴＶＳダイオード４１０、４６０は１０．３ボルトのクランプおよび３８．８アンペアを定格とする。

【0015】

アーク点火検出回路１２１、３１１はそれぞれ、パワーコンタクタ２の接点におけるアークの点火を示す状態、例えば電圧および／または電流の変化を検出し、アーク点火の兆候をトリガーロック回路１２２、１３２およびアークバーンメモリ１２３、１３３に出力するように一般に構成されている。様々な例において、アーク点火検出回路１２１、３１１はそれぞれ、電流感知変圧器、すなわち変圧器４０６、４５６を使用して、コンデンサ４０４、４５４および抵抗器４０８、４５８によって形成されたＲＣ回路の電流を測定する。

【0016】

トリガーロック回路１２２、１３２はそれぞれ、アーク点火検出回路１２１、３１１によるアーク点火の初期検出に続いて、アークバーンメモリ１２３、１３３の動作を所定の期間禁止するように構成される。所定の期間は、ＡＣ電源の周波数に基づいて選択され得る。一例では、所定の時間は３００ミリ秒以下である。アーク点火検出回路１２１、３１１からの信号は、所定の期間中にアークバーン部材１２３、１３３に到達するのを防止され得る。

【0017】

トリガーロック回路１２２は、第１のイネーブルライン４１６においてマイクロコントローラ１４からの出力によって制御される。トリガーロック回路１３２は、第２のイネーブルライン４２２においてマイクロコントローラ１４からの出力によって制御される。第１および第２のイネーブルライン４１６、４２２は、それぞれ、抵抗４１８、４６８、およびソリッドステートリレーなどのリレー４２０、４７０に接続され、該リレー４２０、４７０には、アーク点火検出回路１２１、３１１の出力も接続される。マイクロコントローラ１４からの第１のイネーブルライン４１６上の信号は、リレー４２０を開き、アーク点火検出回路１２１からアークバーンメモリ１２３への信号の伝播を禁止する。同様の作用が、リレー４７０、アーク点火検出回路１３１、およびアークバーンメモリ１３３に関連する第２のイネーブルライン４２２に基づいて生じる。したがって、トリガーロック回路１２２、１３２の動作は、マイクロコントローラ１４によって互いに独立して制御される。

【0018】

アークバーンメモリ１２３，１３３には、それぞれ１ビットの高速ＲＳ型フリップフロップ４２４，４７４が組み込まれている。ダイオード４２６、４２８、４７６、４７８および抵抗器４３０、４８０は、それぞれ、アーク点火検出回路１２１、３１１からフリップフロップ４２４、４７４への信号を調整する。抵抗４３２、４８２は、それぞれ、フリップフロップ４２４、４７４に電流制限を提供する。光カプラ４３４、４８４は、アークバーンメモリ１２３、１３３からの出力からゲートドライバ１２４、１３４にそれぞれ分離された出力を提供する。

【0019】

ゲートドライバ１２４、１３４は、それぞれ、高速消弧要素１２５、１３５の高速動作のための第１のドライバ４３６および第２のドライバ４８６を提供する。ドライバ４３６、４８６は、それぞれアークバーンメモリ１２３、１３３からの出力、特にフリップフロップ４２４、４７４に記憶されたビットに基づいて、高速アーク消弧素子１２５、１３５の第１および第２の高速スイッチ４３８、４８８のゲートをそれぞれ駆動するために選択されたチップであり得る。ビットがアークバーンが検出されたことを示す場合、関連するドライバ４３６、４８６は、関連する高速スイッチ４３８、４８８への出力を駆動するように構成される。

【0020】

図示の例では、高速スイッチ４３８、４８８はトランジスタである。高速スイッチ４３８は、第１の電力線４４０と接地線４４２との間に接続されている。高速スイッチ４８８は、第２の電力線４９０と接地線４４２との間に接続されている。様々な例において、高速スイッチ４３８、４８８は、約１０マイクロ秒以下でオンおよびオフに切り替わるように構成された絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。一例では、高速スイッチ４３８、４８８は、１，２００ボルト、１５５アンペア、９５９ワットのＩＧＢＴである。ゲートドライバ１２４、１３４は、ドライバ４３６、４８６のデータシートによって指定されるようにドライバ４３６、４８６を作動させるための回路、ならびにアークインジケータライン４４４および誤りインジケータライン４４６を駆動するための回路を含む。関連するアークバーンメモリ１２３、１３３が電力接点２上にアークが存在するという表示を記憶すると、関連するドライバ４３６、４８６は、米国特許第９，４２３，４４２号明細書（ヘンケ（Ｈｅｎｋｅ））に開示された原理に従ってアーク放電を抑制するための電流経路を提供すべく、関連する高速スイッチ４３８、４８８を電力接点２を横切って短絡させる。米国特許第９，４２３，４４２号明細書は、参照により本明細書に組み込まれる他の開示とともに、参照によりその全体が本明細書に組み込まれる。

【0021】

高速アーク抑制装置１に関して開示された原理は、単相ＡＣ電力に関して説明されている。しかしながら、参照により本明細書に組み込まれる開示に記載されるように、開示される原理は多相交流電力に適用可能であることを認識および理解されるべきである。したがって、多相の高速アークサプレッサは、高速原理を、参照により本明細書に組み込まれる多相原理と組み合わせることによって作成することができる。同様の原理が、比較的大電流の利用にも当てはまる。

【0022】

図５は、例示的な実施形態において、ＡＣシステムの波形５００を使用して示される高速アークサプレッサ１の動作を示す。Ｙ軸５０２は、Ｘ軸またはゼロ線５０４に沿った度数での位相に対する電圧または電流の振幅を示す。本開示の目的のために、正の領域５０６は、ゼロライン５０４より上のすべてのスペースであるのに対して、負の領域５０８は、ゼロライン５０４より下のすべてのスペースである。

【0023】

この図の目的のために、曲線５１０は、第１および第２の位相固有アークサプレッサ１２、１３への入力を表す。曲線５１０によって表される入力が正の領域５０６にあるとき、第１の位相固有アークサプレッサ１２が有効になり、第２の位相固有アークサプレッサ１３が無効になる。曲線５１０によって表される入力が負の領域５０８にあるとき、第１の位相固有アークサプレッサ１２が無効になり、第２の位相固有アークサプレッサ１３が有効になる。本明細書で述べたように、入力がゼロライン８０４と交差すると、高速スイッチ４３８、４８８が導通から非導通に、またはその逆になるため、有効から無効への切り替え、またはその逆の切り替えが起きる。

【0024】

５１２において、曲線５１０は、正の勾配で、すなわち、負の領域５０８から正の領域５０６まで、ゼロライン５０４と交差している。第２の位相固有アークサプレッサ１３は、有効から無効に切り替わっており、第１の位相固有アークサプレッサ１２は、無効から有効に切り替わっている。一例では、第１および第２の位相固有アークサプレッサ１２、１３のそれぞれが有効から無効に、またはその逆に変化するための切り替え時間は、約１０マイクロ秒以下である。

【0025】

５１４において、曲線５１０は、負の勾配で、すなわち、正の領域５０６から負の領域５０８まで、ゼロライン５０４と交差している。第１の位相固有アークサプレッサ１２は、有効から無効に切り替わっており、第２の位相固有アークサプレッサ１３は、無効から有効に切り替わっている。

【0026】

追加の例
各種実施形態の説明は、本質的に単なる例示であるため、本明細書の例および詳細な説明の要旨から逸脱しない改変は、本開示の範囲内にあることが意図されている。そのような改変は、本開示の精神および範囲からの逸脱と見なされるべきではない。

【0027】

例１は、交流（ＡＣ）電源に接続されたパワーコンタクタを横切るアーク放電を抑制するように構成された高速アークサプレッサであって、正の領域においてパワーコンタクタの接点を横切るアーク放電を抑制するように構成された第１の位相固有アークサプレッサを備え、第１の位相固有アークサプレッサは、第１の位相固有アークサプレッサの動作を有効化または無効化にするように構成された第１の高速スイッチと、該第１の高速スイッチに接続された第１のドライバとを備え、該第１のドライバは、接点からの入力信号が正の領域にある場合に第１の高速スイッチによって第１の位相固有アークサプレッサの動作を有効化し、接点からの入力信号が負の領域にある場合に第１の高速スイッチによって第１の位相固有アークサプレッサの動作を無効化し、高速アークサプレッサは、負の領域においてパワーコンタクタの接点を横切るアーク放電を抑制するように構成された第２の位相固有アークサプレッサを備え、第２の位相固有アークサプレッサは、第２の位相固有アークサプレッサの動作を有効化または無効化にするように構成された第２の高速スイッチと、該第２の高速スイッチに接続された第２のドライバとを備え、第２のドライバは、接点からの入力信号が負の領域にある場合に第２の高速スイッチによって第１の位相固有アークサプレッサの動作を無効化し、接点からの入力信号が正の領域にある場合に第２の高速スイッチによって第１の位相固有のアークサプレッサの動作を有効化する。

【0028】

例２において、例１の主題は、第１および第２の高速スイッチが、１０マイクロ秒以内で第１および第２の位相固有アークサプレッサを有効動作と無効動作との間で切り替えるように構成されることを含む。

【0029】

例３において、例１および２の主題は、第１および第２の高速スイッチがトランジスタであることを含む。
例４において、例１乃至３のうち１つ以上の主題は、第１および第２の高速スイッチが絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であることを含む。

【0030】

例５において、例１乃至４のうち１つ以上の主題は、第１および第２の位相固有アークサプレッサのそれぞれが、アーク点火検出回路、トリガーロック回路、及びアークバーンメモリを備えることを含む。

【0031】

例６において、例１乃至５のうち１つ以上の主題は、第１および第２の位相固有アークサプレッサのそれぞれについて、アーク点火検出回路が、パワーコンタクタの両端に接続され、アークバーンメモリは、アーク点火検出回路と第１および第２のドライバとの間にそれぞれ接続され、トリガーロック回路は、アーク点火検出回路の間に接続されることを含む。

【0032】

例７において、例１乃至６のうち１つ以上の主題は、トリガーロック回路が、所定の時間の間、第１および第２の位相固有アークサプレッサのうちの関連する１つの動作を禁止するように構成されることを含む。

【0033】

例８において、例１乃至７のうち１つ以上の主題は、アークバーンメモリが、パワーコンタクタを横切るアーク燃焼の検出の表示を関連するドライバに出力するように構成されることを含む。

【0034】

例９において、例１乃至８のうち１つ以上の主題は、アークバーンメモリが１ビットフリップフロップを備えることを含む。
例１０では、例１乃至９のうち１つ以上の主題は、アーク点火検出回路が、アークの点火を示すパワーコンタクタ上の電圧の変化または電流の変化の少なくとも１つを検出するように構成されることを含む。

【0035】

例１１において、例１乃至１０のうち１つ以上の主題は、パワーコンタクタ上およびパワーコンタクタとアーク点火検出回路との間に接続された電力接点インターフェースを含む。

【0036】

例１２では、例１乃至１１のうち１つ以上の主題は、電力接点インターフェースが過電圧保護回路および過電流保護回路を備えることを含む。
例１３において、例１乃至１２のうち１つ以上の主題は、第１および第２の位相固有アークサプレッサのそれぞれがアーク消弧要素を含み、第１の位相固有アークサプレッサのアーク消弧要素は第１の高速スイッチを備え、第２の位相固有アークサプレッサの消弧要素は第２の高速スイッチを備えることを含む。

【0037】

例１４において、例１乃至１３のうち１つ以上の主題は、第１および第２の位相固有のアークサプレッサのうちの関連する１つのアークバーンメモリが電力接点を横切るアークの存在の表示を記憶すると、第１および第２の高速スイッチのうちの１つが、電力接点を横切って短絡するように構成されることを含む。

【0038】

例１５は、高速アークサプレッサの作動方法であって、パワーコンタクタからの交流（ＡＣ）信号が正の領域にある場合、高速アークサプレッサの第１の位相固有アークサプレッサが、パワーコンタクタの接点間のアーク放電を抑制することを有効化することと、信号が正の領域にある場合、高速アークサプレッサの第２の位相固有アークサプレッサが接点間のアーク放電を抑制することを無効化することと、信号が負の領域内へ横切ると、第１の位相固有アークサプレッサの動作を無効化して、接点間のアーク放電を抑制すべく、第１の位相固有アークサプレッサの第１の高速スイッチを切り替えることと、接点間のアーク放電を抑制すべく、第２の位相固有アークサプレッサの動作を有効化するように構成された第１の位相固有アークサプレッサの第２の高速スイッチを切り替えることとを含む。

【0039】

例１６において、例１５の主題は、第１および第２の高速スイッチが、１０マイクロ秒以内で第１および第２の位相固有アークサプレッサを有効動作と無効動作との間で切り替えるように構成されることを含む。

【0040】

例１７において、例１５および１６のうち１つ以上の主題は、第１の位相固有アークサプレッサが第１のドライバを含み、第２の位相固有アークサプレッサが第２のドライバを含み、第１および第２の高速スイッチを切り替えることは、第１および第２の高速スイッチをそれぞれ第１および第２のドライバで駆動することを含む。

【0041】

例１８において、例１５乃至１７のうち１つ以上の主題は、第１および第２の高速スイッチが絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であることを含む。
例１９において、例１５乃至１８のうち１つ以上の主題は、第１および第２の位相固有アークサプレッサのそれぞれが、アークを最初に検出してから所定の時間、第１および第２の位相固有アークサプレッサのうちの関連する１つの動作を禁止するように構成されたトリガーロックを備えることを含む。

【0042】

例２０では、例１５乃至１９のうち１つ以上の主題は、所定の時間が３００ミリ秒以下であることを含む。
例２１は、処理回路によって実行されると、処理回路に例１乃至２０のいずれかを実施するための動作を実行させる命令を含む、少なくとも１つの機械可読媒体である。

【0043】

例２２は、例１乃至２０のいずれかを実施するための手段を備える装置である。
例２３は、例１乃至２０のいずれかを実施するためのシステムである。
例２４は、例１乃至２０のいずれかを実施するための方法である。

【0044】

上記の詳細な説明には、詳細な説明の一部を構成する添付の図面への参照が含まれている。図面は、例示として、特定の実施形態を示している。これらの実施形態は、本明細書では「例」とも呼ばれる。そのような例は、図示して説明されたものに加えて要素を含み得る。しかしながら、本発明者らは、図示されて説明された要素のみが提供される例を考慮している。

【0045】

この明細書で言及されているすべての刊行物、特許、および特許文献は、参照により個別に組み込まれているかのように、その全体が参照により本明細書に組み込まれている。本明細書と参照により援用された文献との間に一貫性のない使用法がある場合、援用された文献の使用法は、本明細書の使用法を補足するものと見なす必要があります。調整不可能な不整合については、本明細書の使用法が優先される。

【0046】

本明細書では、「１」または「１つ」という用語は、特許文献において一般的であるように、「少なくとも１つ」または「１つ以上」の他の例または使用法とは無関係に、１つまたは複数を含むために使用されている。本明細書では、「または」という用語は、特に明記されていない限り、「ＡまたはＢ」は「ＢではなくＡ」、「ＡではなくＢ」、そして「ＡおよびＢ」を含むように、非排他的なものを参照するために使用される。本特許請求の範囲において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「～の場合に（ｉｎ ｗｈｉｃｈ）」という用語は、それぞれの「含む（ｃｏｍｐｒｉｓｉｎｇ）」および「ここで（ｗｈｅｒｅｉｎ）」という用語の平易な英語の同等物として使用される。また、以下の特許請求の範囲において、「含む」および「備える」という用語は、非限定的であり、すなわち、請求項に記載されたそのような用語とともに列挙されたものに加えて複数の要素を含むシステム、デバイス、物品、またはプロセスは、依然として特許請求の範囲内にあると見なされる。さらに、以下の特許請求の範囲において、「第１」、「第２」、および「第３」などの用語は、単にラベルとして使用され、それらの目的語に数値要件を課すことを意図するものではない。

【0047】

上記の説明は、限定的なものではなく、意図されたものである。例えば、上記の例（またはその１つまたは複数の態様）は、互いに組み合わせて使用され得る。上記の説明を検討することにより、当業者などによれば、他の実施形態が使用され得る。要約書は、読者が技術的開示の性質を迅速に確認できるようにするため、連邦規則法典第３７巻のセクション１．７２（ｂ）に準拠するように提供されている。それは、特許請求の範囲の範囲または意味を解釈または制限するために使用されないことを理解した上で提出される。加えて、上記の詳細な説明では、開示を合理化するために、様々な特徴が一緒にグループ化され得る。これは、請求項に記載されていない開示された機能が任意の請求項に不可欠であることを意図していると解釈されるべきではない。むしろ、本発明の主題は、特定の開示された実施形態のすべての特徴よりも少ない特徴にあってもよい。したがって、以下の特許請求の範囲は、詳細な説明に組み込まれ、各請求項は、別個の実施形態としてそれ自体で有効である。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【手続補正書】

【提出日】2023-05-10

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

交流（ＡＣ）電源に接続されたパワーコンタクタの両端のアーク放電を抑制するように構成された高速アークサプレッサであって、
正の領域内にある前記パワーコンタクタの接点間のアーク放電を抑制するように構成された第１の位相固有アークサプレッサであって、
前記第１の位相固有アークサプレッサの動作を有効化または無効化するように構成された第１の高速スイッチと、
前記第１の高速スイッチに接続された第１のドライバであって、前記接点からの入力信号が正の領域内にある場合に、前記第１の高速スイッチによって前記第１の位相固有アークサプレッサの動作を有効化し、前記接点からの前記入力信号が負の領域内にある場合に、前記第１の高速スイッチによって前記第１の位相固有アークサプレッサの動作を無効化する第１のドライバと
を備える第１の位相固有アークサプレッサと、
負の領域内にある前記接点間のアーク放電を抑制するように構成された第２の位相固有アークサプレッサであって、
前記第２の位相固有アークサプレッサの動作を有効化または無効化するように構成された第２の高速スイッチと、
前記第２の高速スイッチに接続された第２のドライバであって、前記接点からの入力信号が負の領域内にある場合に、前記第２の高速スイッチによって前記第２の位相固有アークサプレッサの動作を有効化し、前記接点からの前記入力信号が正の領域内にある場合に、前記第２の高速スイッチによって前記第２の位相固有アークサプレッサの動作を無効化する第２のドライバと
を備える第２の位相固有アークサプレッサと
を備える高速アークサプレッサ。

【請求項2】

前記第１および前記第２の高速スイッチが、１０マイクロ秒以内で前記第１および前記第２の位相固有アークサプレッサを有効動作と無効動作との間で切り替えるように構成される、請求項１に記載の高速アークサプレッサ。

【請求項3】

前記第１および第２の高速スイッチがトランジスタである、請求項２に記載の高速アークサプレッサ。

【請求項4】

前記第１および第２の高速スイッチが絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である、請求項３に記載の高速アークサプレッサ。

【請求項5】

請求項３に記載の高速アークサプレッサにおいて、前記第１および前記第２の位相固有アークサプレッサのそれぞれがさらに、
アーク点火検出回路と、
トリガーロック回路と、
アークバーンメモリと
を備える高速アークサプレッサ。

【請求項6】

前記第１および前記第２の位相固有アークサプレッサのそれぞれについて、前記アーク点火検出回路が、前記パワーコンタクタの両端に接続され、前記アークバーンメモリは、前記アーク点火検出回路と前記第１および前記第２のドライバとの間にそれぞれ接続され、前記トリガーロック回路は、前記アーク点火検出回路の間に接続される、請求項５に記載の高速アークサプレッサ。

【請求項7】

前記トリガーロック回路が、所定の時間の間、前記第１および前記第２の位相固有アークサプレッサのうちの関連する１つの動作を禁止するように構成される、請求項６に記載の高速アークサプレッサ。

【請求項8】

前記アークバーンメモリが、前記パワーコンタクタを横切るアーク燃焼の検出の表示を関連するドライバに出力するように構成される、請求項７に記載の高速アークサプレッサ。

【請求項9】

前記アークバーンメモリが１ビットのフリップフロップを含む、請求項８に記載の高速アークサプレッサ。

【請求項10】

前記アーク点火検出回路が、アークの点火を示す前記パワーコンタクタ上の電圧の変化または電流の変化の少なくとも１つを検出するように構成される、請求項８に記載の高速アークサプレッサ。

【請求項11】

前記パワーコンタクタ上および前記パワーコンタクタと前記アーク点火検出回路との間に接続された電力接点インターフェースを含む、請求項１０に記載の高速アークサプレッサ。

【請求項12】

前記電力接点インターフェースが過電圧保護回路および過電流保護回路を備える、請求項１１に記載の高速アークサプレッサ。

【請求項13】

前記第１および前記第２の位相固有アークサプレッサのそれぞれがアーク消弧要素を含み、前記第１の位相固有アークサプレッサのアーク消弧要素は前記第１の高速スイッチを備え、前記第２の位相固有アークサプレッサのアーク消弧要素は前記第２の高速スイッチを含む、請求項１１に記載の高速アークサプレッサ。

【請求項14】

前記第１および前記第２の位相固有アークサプレッサのうちの関連する１つのアークバーンメモリが前記パワーコンタクタを横切るアークの存在の表示を記憶すると、前記第１および前記第２の高速スイッチのうちの１つが、前記パワーコンタクタを横切って短絡するように構成される、請求項１３に記載の高速アークサプレッサ。

【請求項15】

高速アークサプレッサの作動方法であって、
パワーコンタクタからの交流（ＡＣ）信号が正の領域内にある場合に、前記パワーコンタクタの接点間のアーク放電を抑制するべく前記高速アークサプレッサの第１の位相固有アークサプレッサを有効化することと、
前記信号が正の領域内にある場合に、前記接点間のアーク放電を抑制するべく前記高速アークサプレッサの第２の位相固有アークサプレッサを無効化することと、
前記信号が負の領域内に横切ると、
前記接点間のアーク放電を抑制するために、前記第１の位相固有アークサプレッサの動作を無効化するように、前記第１の位相固有アークサプレッサの第１の高速スイッチを切り替えることと、
前記接点間のアーク放電を抑制するために、前記第２の位相固有アークサプレッサを動作させるように前記第２の位相固有アークサプレッサの第２の高速スイッチを切り替えることと
を含む方法。

【請求項16】

前記第１および前記第２の高速スイッチが、１０マイクロ秒以内で前記第１および前記第２の位相固有アークサプレッサを切り替えるように構成される、請求項１５に記載の方法。

【請求項17】

前記第１の位相固有アークサプレッサが第１のドライバを含み、前記第２の位相固有アークサプレッサが第２のドライバを含み、前記第１および前記第２の高速スイッチを切り替えることは、前記第１および前記第２の高速スイッチをそれぞれ第１および第２のドライバで駆動することを含む、請求項１６に記載の方法。

【請求項18】

前記第１および第２の高速スイッチが絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である、請求項１７に記載の方法。

【請求項19】

前記第１および前記第２の位相固有アークサプレッサのそれぞれが、アークを最初に検出してから所定の時間、前記第１および前記第２の位相固有アークサプレッサのうちの関連する１つの動作を禁止するトリガーロックを備える、請求項１８に記載の方法。

【請求項20】

前記所定の時間は３００ミリ秒以下である、請求項１９に記載の方法。