特開 2023-74243 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023074243

(43)【公開日】2023-05-29

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20230522BHJP

   H01L 29/12 20060101ALI20230522BHJP

   H01L 21/336 20060101ALI20230522BHJP

   H01L 29/739 20060101ALI20230522BHJP

【ＦＩ】

H01L29/78 652A

H01L29/78 652T

H01L29/78 652J

H01L29/78 652H

H01L29/78 653C

H01L29/78 652D

H01L29/78 652M

H01L29/78 658A

H01L29/78 658E

H01L29/78 655A

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021187096

(22)【出願日】2021-11-17

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110001128

【氏名又は名称】弁理士法人ゆうあい特許事務所

(72)【発明者】

【氏名】古村 雄太

(57)【要約】

【課題】半導体装置の特性がばらつくことを抑制しつつ、イオン注入層の不純物濃度を高くし易くする。
【解決手段】一面１０ａおよび他面１０ｂを有する半導体基板１０と、半導体基板１０に形成されたイオン注入層１５、２２、２３を含んで構成される半導体素子とを備える。そして、イオン注入層１５、２２、２３は、希ガス元素と、第１導電型の不純物または第２導電型の不純物を含んで構成されるようにする。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体素子が形成された半導体装置であって、
一面（１０ａ）および他面（１０ｂ）を有する半導体基板（１０）と、
前記半導体基板に形成されたイオン注入層（１５、２２、２３）を含んで構成される前記半導体素子と、を備え、
前記イオン注入層は、希ガス元素と、第１導電型の不純物または第２導電型の不純物を含んで構成されている半導体装置。

【請求項2】

前記半導体基板の一面上に配置される電極（２９）を有し、
前記半導体基板には、前記一面側に前記電極と接続される接続領域（２２、２３）が形成され、
前記接続領域は、前記イオン注入層で構成され、前記電極側の部分が前記電極側と反対側の部分より不純物濃度が高くされている請求項１に記載の半導体装置。

【請求項3】

前記半導体基板は、
第１導電型のドリフト層（１９）と、
前記ドリフト層の表層部に形成された第２導電型のベース層（２１）と、
前記ベース層の表層部に形成され、前記ドリフト層よりも高不純物濃度とされた前記接続領域としての第１導電型の第１不純物領域（２２）と、
前記ベース層の表層部に形成され、前記ベース層よりも高不純物濃度とされた前記接続領域としての第２導電型の第２不純物領域（２３）と、
前記ドリフト層を挟んで前記ベース層と反対側に形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型または第２導電型の高濃度層（１１）と、を有し、
前記半導体基板の一面が前記第１不純物領域および前記第２不純物領域で構成され、
前記電極は、前記半導体基板の一面上に配置されて前記第１不純物領域および前記第２不純物領域と接続されている請求項２に記載の半導体装置。

【請求項4】

前記半導体基板は、
第１導電型のドリフト層（１９）と、
前記ドリフト層の表層部に形成された第２導電型のベース層（２１）と、
前記ベース層の表層部に形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型の第１不純物領域（２２）と、
前記ベース層の表層部に形成され、前記ベース層よりも高不純物濃度とされた第２導電型の第２不純物領域（２３）と、
前記ドリフト層を挟んで前記ベース層と反対側に形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型または第２導電型の高濃度層（１１）と、を有し、
前記ベース層および前記第１不純物領域を貫通して前記ドリフト層に達するトレンチ（２５）の壁面に形成されたゲート絶縁膜（２６）と、前記ゲート絶縁膜上に形成されたゲート電極（２７）とを有するトレンチゲート構造と、
前記ドリフト層のうちの前記トレンチの下方であって、前記トレンチと離れた状態で形成された第２導電型の第１ディープ層（１５）と、
前記ベース層と前記第１ディープ層とを接続する第２導電型の第２ディープ層（１８）と、を備え、
前記第１ディープ層は、前記イオン注入層で構成され、前記半導体基板の一面側に、前記一面側と反対側の部分より不純物濃度が高くされた高濃度ピーク（Ｐ）を有する構成とされている請求項１ないし３のいずれか１つに記載の半導体装置。

【請求項5】

一面（１０ａ）および他面（１０ｂ）を有する半導体基板（１０）と、
前記半導体基板に形成されたイオン注入層（１５、２２、２３）を含んで構成される半導体素子と、を備え、
前記イオン注入層は、希ガス元素と、第１導電型の不純物または第２導電型の不純物を含んで構成されている半導体装置の製造方法であって、
前記第１導電型の不純物または前記第２導電型の不純物と、前記希ガス元素とをイオン注入して構成層（１５０ａ、２２０ａ、２３０ａ）を形成することと、
加熱処理による活性化処理を行うことにより、前記構成層の不純物を活性化させて前記イオン注入層を構成することと、を行う半導体装置の製造方法。

【請求項6】

前記構成層を形成することでは、前記希ガス元素をイオン注入した後、前記第１導電型の不純物または前記第２導電型の不純物をイオン注入する請求項５に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、イオン注入層を有する半導体装置およびその製造方法に関するものである。

【背景技術】

【0002】

従来より、イオン注入層を有する半導体装置およびその製造方法が提案されている（例えば、特許文献１参照）。具体的には、この半導体装置では、ドリフト層を有する半導体基板を備え、半導体基板の一面側にベース層が形成されていると共に、ベース層の表層部にソース領域およびコンタクト領域が形成されている。また、半導体基板には、ソース領域およびベース層を貫通するようにトレンチが形成されている。そして、トレンチにゲート絶縁膜およびゲート電極が配置されることでトレンチゲート構造が構成されている。

【0003】

半導体基板の他面側には、ドレイン領域が配置されている。そして、半導体基板の一面側には、ソース領域およびコンタクト領域と電気的に接続されるように上部電極が配置されている。半導体基板の他面側には、ドレイン領域と電気的に接続されるように下部電極が配置されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１９－４６９０８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、上記の半導体装置では、ソース領域およびコンタクト領域がイオン注入されて形成されるイオン注入層によって構成される。そして、ソース領域およびコンタクト領域は、上部電極との接触抵抗を低減するため、一面側の不純物濃度を高濃度にすることが望まれる。すなわち、上記の半導体装置では、イオン注入層の少なくとも一部の不純物濃度を高くすることが望まれる。

【0006】

この場合、ソース領域およびコンタクト領域の一面側の不純物濃度を高濃度にするため、例えば、イオン注入を行う際のドーズ量を多くすることが考えられる。ここで、イオン注入層は、イオン注入を行った後に加熱処理を行うことによって形成され、イオン注入された不純物がイオン注入時に形成される空孔（すなわち、欠陥）に入り込んで活性化されることで構成される。しかしながら、ドーズ量を多くすることで不純物濃度を高濃度にしようとした場合、ドーズ量が少ない場合と比較すれば高濃度にできるものの、活性化率は大きくならないため、形成される欠陥のばらつきによって不純物濃度のばらつきが大きくなる可能性があり、半導体装置の特性がばらつく可能性がある。

【0007】

また、半導体装置を製造する際、製造工程中に新たな欠陥が導入される可能性がある。このため、上記の半導体装置の製造方法では、導入され得る欠陥のばらつきにより、同じドーズ量でイオン注入したとしても不純物の活性化率が変化してしまい、不純物濃度がばらつくことによって半導体装置の特性がばらつく可能性がある。

【0008】

本発明は上記点に鑑み、半導体装置の特性がばらつくことを抑制しつつ、イオン注入層の不純物濃度を高くし易くできる半導体装置およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するための請求項１では、半導体素子が形成された半導体装置であって、一面（１０ａ）および他面（１０ｂ）を有する半導体基板（１０）と、半導体基板に形成されたイオン注入層（１５、２２、２３）を含んで構成される半導体素子と、を備え、イオン注入層は、希ガス元素と、第１導電型の不純物または第２導電型の不純物を含んで構成されている。

【0010】

これによれば、イオン注入層は、不純物と希ガス元素とを含んで構成されている。このため、各不純物が活性化し易くなり、不純物濃度がばらつくことを抑制できるので半導体装置の特性がばらつくことを抑制できる。また、各不純物が活性化し易くなるため、ドーズ量を多くしなくても不純物濃度を高くできる。

【0011】

また、半導体装置を製造する際には、製造工程時に新たな欠陥が導入され、当該欠陥によって活性化率がばらつき易くなる。しかしながら、イオン注入層は、希ガス元素を含んで構成されているため、不純物の活性化率を希ガス元素の影響が支配的となるようにし易くできる。このため、活性化率を安定化させることができ、半導体装置の特性がばらつくことを抑制できる。

【0012】

また、請求項５は、請求項１ないし４のいずれか１つに記載の半導体装置の製造方法であって、第１導電型の不純物または第２導電型の不純物と、希ガス元素とをイオン注入して構成層（１５０ａ、２２０ａ、２３０ａ）を形成することと、加熱処理による活性化処理を行うことにより、構成層内の不純物を活性化させてイオン注入層を構成することと、を行う。

【0013】

これによれば、イオン注入層が不純物と希ガス元素とを含んで構成される。このため、不純物が活性化し易くなり、不純物濃度がばらつくことを抑制できるので特性がばらつくことを抑制した半導体装置を製造できる。また、各不純物が活性化し易くなるため、ドーズ量を多くしなくても不純物濃度を高くした半導体装置を製造できる。

【0014】

また、半導体装置を製造する際には、製造工程時に新たな欠陥が導入され、当該欠陥によって活性化率がばらつき易くなる。しかしながら、希ガス元素を含んでイオン注入層を構成しているため、不純物の活性化率を希ガス元素の影響が支配的となるようにし易くできる。このため、活性化率を安定化させることができ、特性がばらつくことを抑制した半導体装置を製造できる。

【0015】

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

【図面の簡単な説明】

【0016】

【図1】第１実施形態におけるＳｉＣ半導体装置の斜視断面図である。

【図2】ソース領域の不純物濃度を示す濃度プロファイルである。

【図3】第１ディープ層の不純物濃度を示す濃度プロファイルである。

【図4A】図１に示すＳｉＣ半導体装置の製造工程を示す断面図である。

【図4B】図４Ａに続くＳｉＣ半導体装置の製造工程を示す断面図である。

【図4C】図４Ｂに続くＳｉＣ半導体装置の製造工程を示す断面図である。

【図4D】図４Ｃに続くＳｉＣ半導体装置の製造工程を示す断面図である。

【図4E】図４Ｄに続くＳｉＣ半導体装置の製造工程を示す断面図である。

【図4F】図４Ｅに続くＳｉＣ半導体装置の製造工程を示す断面図である。

【図4G】図４Ｆに続くＳｉＣ半導体装置の製造工程を示す断面図である。

【図4H】図４Ｇに続くＳｉＣ半導体装置の製造工程を示す断面図である。

【図5】ソース領域の不純物濃度を示す濃度プロファイルであって、Ａｒをイオン注入した濃度プロファイルと、Ａｒをイオン注入していない濃度プロファイルとを示す図である。

【図6】第１ディープ層の不純物濃度を示す濃度プロファイルであって、Ａｒをイオン注入した濃度プロファイルと、Ａｒをイオン注入していない濃度プロファイルとを示す図である。

【発明を実施するための形態】

【0017】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0018】

（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。本実施形態の半導体装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されると好適である。また、本実施形態では、トレンチゲート構造の反転型のＭＯＳＦＥＴが形成されている炭化珪素（以下では、ＳｉＣともいう）半導体装置について説明する。なお、本実施形態では、ＳｉＣ半導体装置のうちのＭＯＳＦＥＴが形成されているセル領域の構成について説明するが、実際のＳｉＣ半導体装置には、セル領域を囲むように、ＦＬＲ（Field Limiting Ringの略）構造等が形成された外周領域が備えられている。

【0019】

また、以下では、後述する基板１１の面方向における一方向をＸ軸方向とし、基板の面方向における一方向と交差する方向をＹ軸方向とし、Ｘ軸方向およびＹ軸方向と直交する方向をＺ軸方向として説明する。なお、本実施形態では、Ｘ軸方向とＹ軸方向とは直交している。また、本実施形態におけるＺ軸方向とは、後述する半導体基板１０の深さ方向に相当しており、後述するドリフト層１９とベース層２１との積層方向にも相当している。

【0020】

ＳｉＣ半導体装置は、図１に示されるように、半導体基板１０を用いて構成されている。具体的には、ＳｉＣ半導体装置は、ＳｉＣからなるｎ^＋型の基板１１を備えている。本実施形態では、基板１１として、例えば、（０００１）Ｓｉ面に対して０～８°のオフ角を有し、窒素やリン等のｎ型不純物濃度が１．０×１０^１９／ｃｍ^３とされ、厚さが３００μｍ程度とされたものが用いられる。なお、基板１１は、本実施形態ではドレイン領域を構成するものであり、高濃度層に相当している。

【0021】

基板１１の表面上には、ＳｉＣからなるｎ^－型のバッファ層１２が形成されている。バッファ層１２は、基板１１の表面にエピタキシャル成長を行うことによって構成される。そして、バッファ層１２は、ｎ型不純物濃度が、基板１１と、後述する低濃度層１３との間の不純物濃度とされ、厚さが１μｍ程度とされている。

【0022】

バッファ層１２の表面上には、例えば、ｎ型不純物濃度が５．０～１０．０×１０^１５／ｃｍ^３とされ、厚さが１０～１５μｍ程度とされたＳｉＣからなるｎ^－型の低濃度層１３が形成されている。この低濃度層１３は、不純物濃度がＺ軸方向において一定とされていてもよいが、濃度分布に傾斜が付けられ、低濃度層１３のうちの基板１１側の方が基板１１から離れる側よりも高濃度となるようにされると好ましい。例えば、低濃度層１３は、基板１１の表面から３～５μｍ程度の部分の不純物濃度が２．０×１０^１５／ｃｍ^３程度他の部分よりも高くされるのが好ましい。このような構成にすることにより、低濃度層１３の内部抵抗を低減でき、オン抵抗を低減することができる。

【0023】

低濃度層１３の表層部には、ＪＦＥＴ部１４および第１ディープ層１５が形成されている。本実施形態では、ＪＦＥＴ部１４および第１ディープ層１５は、それぞれＸ軸方向に沿って延設されると共に、Ｙ軸方向において交互に繰り返し並べて配置された線状部分を有している。つまり、ＪＦＥＴ部１４および第１ディープ層１５は、基板１１の表面に対する法線方向において、それぞれＸ軸方向に沿って延設されたストライプ状とされ、それらがＹ軸方向に沿って交互に並べられたレイアウトとなる構成とされている。なお、基板１１の表面に対する法線方向においてとは、言い換えると、基板１１の表面に対する法線方向から視たときということもできる。また、基板１１の表面に対する法線方向とは、後述するドリフト層１９とベース層２１との積層方向に沿った方向でもある。

【0024】

ＪＦＥＴ部１４は、低濃度層１３よりも高不純物濃度とされたｎ型とされており、深さが０．３～１．５μｍとされている。本実施形態では、ＪＦＥＴ部１４は、ｎ型不純物濃度が７．０×１０^１６～５．０×１０^１７／ｃｍ^３とされている。第１ディープ層１５は、イオン注入にて形成されるイオン注入層によって構成され、希ガス元素とｐ型不純物を含んで構成されている。なお、第１ディープ層１５の不純物濃度については、後述する。

【0025】

また、本実施形態の第１ディープ層１５は、ＪＦＥＴ部１４より浅く形成されている。つまり、第１ディープ層１５は、底部がＪＦＥＴ部１４内に位置するように形成されている。言い換えると、第１ディープ層１５は、低濃度層１３との間にＪＦＥＴ部１４が位置するように形成されている。

【0026】

ＪＦＥＴ部１４および第１ディープ層１５上には、電流分散層１７、第２ディープ層１８、ベース層２１、ソース領域２２、コンタクト領域２３等が形成されている。

【0027】

電流分散層１７は、ｎ型とされ、ＪＦＥＴ部１４と繋がるように形成されている。このため、本実施形態では、低濃度層１３、ＪＦＥＴ部１４、および電流分散層１７が繋がり、これらによってドリフト層１９が構成されている。そして、第１ディープ層１５は、ドリフト層１９内に形成された状態となっている。

【0028】

第２ディープ層１８は、ｐ型とされ、厚さが電流分散層１７と等しくされている。また、第２ディープ層１８は、第１ディープ層１５と接続されるように形成されている。

【0029】

そして、電流分散層１７および第２ディープ層１８は、ＪＦＥＴ部１４のうちのストライプ状とされた部分や、第１ディープ層１５の長手方向に対して交差する方向に延設されている。本実施形態では、電流分散層１７および第２ディープ層１８は、Ｙ軸方向を長手方向として延設されると共に、Ｘ軸方向において交互に複数本が並べられたレイアウトとされている。なお、電流分散層１７および第２ディープ層１８の形成ピッチは、後述するトレンチゲート構造の形成ピッチに合わせてあり、第２ディープ層１８は、後述するトレンチ２５を挟むように形成されている。

【0030】

ベース層２１は、ｐ型とされ、電流分散層１７および第２ディープ層１８上に形成されている。このため、第１ディープ層１５は、第２ディープ層１８を介してベース層２１と接続された状態となっている。

【0031】

ソース領域２２は、ｎ^＋型とされており、ベース層２１の表層部に形成されている。コンタクト領域２３は、ｐ^＋型とされており、ベース層２１の表層部に形成されている。具体的には、ソース領域２２は、後述するトレンチ２５の側面に接するように形成されており、コンタクト領域２３は、ソース領域２２を挟んで後述するトレンチ２５と反対側に形成されている。なお、本実施形態では、ソース領域２２およびコンタクト領域２３が接続領域に相当し、ソース領域２２が第１不純物領域に相当し、コンタクト領域２３が第２不純物領域に相当している。

【0032】

ベース層２１は、例えば、ｐ型不純物濃度が３．０×１０^１７／ｃｍ^３以下とされている。また、本実施形態のベース層２１は、例えば、イオン注入等で形成されている。ソース領域２２は、イオン注入にて形成されるイオン注入層によって構成され、希ガス元素とｎ型不純物を含んで構成されている。コンタクト領域２３は、イオン注入にて形成されるイオン注入層によって構成され、希ガス元素とｐ型不純物を含んで構成されている。なお、ソース領域２２およびコンタクト領域２３の不純物濃度については、後述する。

【0033】

本実施形態では、以上のように、基板１１、バッファ層１２、低濃度層１３、ＪＦＥＴ部１４、第１ディープ層１５、電流分散層１７、第２ディープ層１８、ベース層２１、ソース領域２２、コンタクト領域２３等を含んで半導体基板１０が構成されている。そして、上記のように半導体基板１０が構成されているため、半導体基板１０は、ＳｉＣで構成されているといえる。また、本実施形態では、半導体基板１０の一面１０ａがソース領域２２やコンタクト領域２３で構成され、半導体基板１０の他面１０ｂが基板１１で構成されている。

【0034】

半導体基板１０には、ソース領域２２やベース層２１等を貫通して電流分散層１７に達すると共に、底面が電流分散層１７内に位置するように、例えば、幅が１．４～２．０μｍとされたトレンチ２５が形成されている。なお、トレンチ２５は、ＪＦＥＴ部１４および第１ディープ層１５に達しないように形成されている。つまり、トレンチ２５は、底面よりも下方に、トレンチ２５とは離れた状態でＪＦＥＴ部１４および第１ディープ層１５が位置するように形成されている。

【0035】

また、トレンチ２５は、図１中では１本のみしか図示していないが、実際には、Ｙ軸方向に沿って延びるように複数本が延設されると共に、Ｘ軸方向に等間隔で並べられてストライプ状となるように形成されている。つまり、本実施形態では、トレンチ２５は、長手方向が第１ディープ層１５の長手方向と直交するように形成されている。また、トレンチ２５は、ドリフト層１９とベース層２１との積層方向において、第２ディープ層１８に挟まれるように形成されている。

【0036】

トレンチ２５には、内壁面にゲート絶縁膜２６が形成され、ゲート絶縁膜２６上には、ドープトＰｏｌｙ－Ｓｉ等によって構成されるゲート電極２７が形成されている。これにより、トレンチゲート構造が構成されている。特に限定されるものではないが、ゲート絶縁膜２６は、トレンチ２５の内壁面を熱酸化する、またはＣＶＤ（chemical vapor depositionの略）法を行うことで形成される。そして、ゲート絶縁膜２６は、厚さがトレンチ２５の側面側および底面側で共に１００ｎｍ程度とされている。

【0037】

なお、ゲート絶縁膜２６は、トレンチ２５の内壁面以外の表面にも形成されている。具体的には、ゲート絶縁膜２６は、半導体基板１０の一面１０ａの一部も覆うように形成されている。より詳しくは、ゲート絶縁膜２６は、ソース領域２２の表面の一部も覆うように形成されている。言い換えると、ゲート絶縁膜２６には、ゲート電極２７が配置される部分と異なる部分において、ソース領域２２およびコンタクト領域２３を露出させるコンタクトホール２６ａが形成されている。

【0038】

半導体基板１０の一面１０ａ上には、ゲート電極２７やゲート絶縁膜２６等を覆うように、層間絶縁膜２８が形成されている。層間絶縁膜２８は、ＢＰＳＧ（Borophosphosilicate Glassの略）等で構成されている。

【0039】

層間絶縁膜２８には、コンタクトホール２６ａと連通してソース領域２２およびコンタクト領域２３を露出させるコンタクトホール２８ａが形成されている。なお、層間絶縁膜２８に形成されたコンタクトホール２８ａは、ゲート絶縁膜２６に形成されたコンタクトホール２６ａと連通するように形成されており、当該コンタクトホール２６ａと共に１つのコンタクトホールとして機能する。このため、以下では、コンタクトホール２６ａおよびコンタクトホール２８ａを纏めてコンタクトホール２６ｂともいう。そして、コンタクトホール２６ｂのパターンは、任意であり、例えば複数の正方形のものを配列させたパターン、長方形のライン状のものを配列させたパターン、または、ライン状のものを並べたパターン等が挙げられる。本実施形態では、コンタクトホール２６ｂは、トレンチ２５の長手方向に沿ったライン状とされている。

【0040】

層間絶縁膜２８上には、コンタクトホール２６ｂを通じてソース領域２２およびコンタクト領域２３と電気的に接続される上部電極２９が形成されている。なお、本実施形態では、上部電極２９が第１電極に相当している。

【0041】

本実施形態の上部電極２９は、Ａｌ（アルミニウム）を主成分とするＡｌ－Ｓｉ層等で構成され、次のようにしてソース領域２２およびコンタクト領域２３と接続されている。具体的には、ソース領域２２およびコンタクト領域２３には、コンタクトホール２６ｂから露出する部分に、Ｎｉ（ニッケル）等の金属を用いて構成された金属シリサイド層３０が形成されている。この金属シリサイド層３０は、ソース領域２２およびコンタクト領域２３と上部電極２９との間の接触抵抗を低減するためのものである。

【0042】

そして、金属シリサイド層３０上には、Ｔｉ（チタン）やＴｉＮ（窒化チタン）等で構成されるバリアメタル膜３１が形成されている。なお、バリアメタル膜３１は、コンタクトホール２６ｂの壁面や層間絶縁膜２８の表面にも形成されている。このバリアメタル膜３１は、上部電極２９を構成するＡｌが半導体基板１０側や層間絶縁膜２８側に拡散することを抑制したり、金属シリサイド層３０を構成するＮｉが上部電極２９側に拡散することを抑制するものである。

【0043】

そして、上部電極２９は、バリアメタル膜３１上に配置されることにより、バリアメタル膜３１および金属シリサイド層３０を介してソース領域２２およびコンタクト領域２３と接続されている。

【0044】

半導体基板１０の他面１０ｂ側には、基板１１と電気的に接続される下部電極３２が形成されている。なお、本実施形態では、下部電極３２が第２電極に相当している。

【0045】

本実施形態のＳｉＣ半導体装置では、このような構造により、ｎチャネルタイプの反転型であるトレンチゲート構造のＭＯＳＦＥＴが構成されている。なお、本実施形態では、ｎ^－型、ｎ型、ｎ^＋型が第１導電型に相当しており、ｐ型、ｐ^＋型が第２導電型に相当している。

【0046】

そして、このようなＳｉＣ半導体装置は、具体的には後述するが、ゲート電極２７に印加されるゲート電圧が絶縁ゲート構造の閾値電圧以上とされると、上部電極２９と下部電極３２との間に電流が流れるオン状態となる。また、このようなＳｉＣ半導体装置は、ゲート電極２７に印加されるゲート電圧が閾値電圧未満とされると、上部電極２９と下部電極３２との間に電流が流れないオフ状態となる。

【0047】

次に、本実施形態におけるソース領域２２、コンタクト領域２３、および第１ディープ層１５を構成するイオン注入層の不純物濃度について、具体的に説明する。

【0048】

本実施形態のソース領域２２は、上記のように、イオン注入層で構成され、希ガス元素と、ｎ型不純物とを含んで構成されている。そして、ソース領域２２は、上部電極２９側（すなわち、金属シリサイド層３０側）の部分の不純物濃度を高くすることにより、上部電極２９との接触抵抗の低減を図ることができる。このため、ソース領域２２は、図２に示されるように、上部電極２９側の部分の不純物濃度が上部電極２９と反対側の部分の不純物濃度よりも高くなる濃度プロファイルとなるように形成されている。言い換えると、ソース領域２２は、Ｚ軸方向（すなわち、深さ方向）において、一面１０ａ（すなわち、金属シリサイド層３０）側の部分の不純物濃度が高くなる濃度プロファイルとなるように形成されている。

【0049】

コンタクト領域２３は、上記のように、イオン注入層で構成され、希ガス元素と、ｐ型不純物とを含んで構成されている。そして、コンタクト領域２３は、特に図示しないが、ソース領域２２と同様に、上部電極２９側の部分の不純物濃度が上部電極２９と反対側の部分の不純物濃度よりも高くなるように形成されている。

【0050】

なお、特に限定されるものではないが、ソース領域２２は、上部電極２９側のｎ型不純物濃度、すなわち表面濃度が例えば１．０×１０^２１／ｃｍ^３以上とされている。コンタクト領域２３は、上部電極２９側のｐ型不純物濃度、すなわち表面濃度が例えば１．０×１０^２１／ｃｍ^３以上とされている。

【0051】

第１ディープ層１５は、上記のように、イオン注入層で構成され、希ガス元素と、ｐ型不純物とを含んで構成されている。そして、第１ディープ層１５は、図３に示されるように、電流分散層１７との境界面側に不純物濃度が最大となり、オフ状態である際に空乏化しない不純物濃度とされた高濃度ピークＰを有する高濃度領域１５ａを備える濃度プロファイルとされている。また、第１ディープ層１５は、高濃度領域１５ａより基板１１側に、Ｚ軸方向に沿って不純物濃度がほぼ変化しない領域を有し、オフ状態である際に空乏化する低濃度領域１５ｂを有する濃度プロファイルとされている。なお、第１ディープ層１５における基板１１側の部分は、不純物濃度の変化の傾きが急峻に大きくなって不純物濃度が急峻に小さくなるが、この部分も空乏化する領域であるために低濃度領域１５ｂとなる。

【0052】

そして、このような第１ディープ層１５は、高濃度領域１５ａに空乏化しない領域が構成されるように、高濃度ピークＰの不純物濃度が高くされることが好ましい。高濃度ピークＰは、電流分散層１７よりも高不純物濃度とされ、例えば、１．０×１０^１８／ｃｍ^３以上とされる。

【0053】

以上が本実施形態におけるＳｉＣ半導体装置の構成である。次に、上記ＳｉＣ半導体装置の作動および効果について説明する。

【0054】

まず、ＳｉＣ半導体装置では、ゲート電極２７に閾値電圧以上のゲート電圧が印加される前のオフ状態では、ベース層２１に反転層が形成されない。このため、下部電極３２に正の電圧、例えば１６００Ｖが印加されたとしても、ソース領域２２からベース層２１内に電子が流れず、ＳｉＣ半導体装置は、上部電極２９と下部電極３２との間に電流が流れないオフ状態となる。

【0055】

また、ＳｉＣ半導体装置がオフ状態である場合には、ドレイン－ゲート間に電界がかかり、ゲート絶縁膜２６の底部に電界集中が発生し得る。しかしながら、上記ＳｉＣ半導体装置では、トレンチ２５よりも深い位置に、第１ディープ層１５およびＪＦＥＴ部１４が備えられている。そして、第１ディープ層１５は、高濃度ピークＰが空乏化されない不純物濃度とされている。このため、第１ディープ層１５およびＪＦＥＴ部１４との間に構成される空乏層により、ドレイン電圧の影響による等電位線のせり上がりが抑制され、高電界がゲート絶縁膜２６に入り込み難くなる。したがって、本実施形態では、ゲート絶縁膜２６が破壊されることを抑制できる。

【0056】

また、第１ディープ層１５における低濃度領域１５ｂは、空乏化される不純物濃度とされている。このため、ＳｉＣ半導体装置がオフ状態である場合には、第１ディープ層１５における低濃度領域１５ｂを含む部分も空乏化される。このため、第１ディープ層１５を形成することによるＳｉＣ半導体装置の耐圧の低下を抑制できる。

【0057】

そして、ゲート電極２７に、閾値電圧以上のゲート電圧、例えば２０Ｖが印加されると、ベース層２１のうちのトレンチ２５に接している表面に反転層が形成される。これにより、上部電極２９と下部電極３２との間に電流が流れ、ＳｉＣ半導体装置がオン状態となる。なお、本実施形態では、反転層を通過した電子が電流分散層１７、ＪＦＥＴ部１４および低濃度層１３を通過して基板１１へ流れるため、電流分散層１７、ＪＦＥＴ部１４および低濃度層１３を有するドリフト層１９が構成されているといえる。

【0058】

続いて、本実施形態のＳｉＣ半導体装置の製造方法について図４Ａ～図４Ｈを参照して説明する。なお、図４Ａ～図４Ｈは、図１におけるＹ軸方向を法線方向とする断面図である。

【0059】

まず、図４Ａに示されるように、基板１１の表面上に、ＳｉＣからなる、バッファ層１２、低濃度層１３、ＪＦＥＴ部１４が形成された構成基板１００を用意する。言い換えると、ドリフト層１９のうちの基板１１側の部分を含んで構成される構成基板１００を用意する。

【0060】

そして、図４Ｂに示されるように、構成基板１００上に図示しないマスクを用いてイオン注入することにより、活性化処理が行われることによって第１ディープ層１５を構成する第１ディープ層構成層１５０を形成する。具体的には、上記図３に示すような高濃度領域１５ａおよび低濃度領域１５ｂを有する第１ディープ層１５が構成されるように、加速エネルギを変更しながら複数回のイオン注入を行って第１ディープ層構成層１５０を形成する。また、第１ディープ層構成層１５０を形成する際には、ｐ型不純物としてのＡｌ等と共に、希ガス元素としてのＡｒ等をイオン注入する。但し、この工程では、希ガス元素をイオン注入した後にｐ型不純物をイオン注入することが好ましい。なお、希ガス元素は、Ｈｅ、Ｎｅ、Ｘｅ、Ｒｎ等であってもよい。また、後述のイオン注入で注入される希ガス元素についても、Ａｒを例に挙げて説明するが、Ｈｅ、Ｎｅ、Ｘｅ、Ｒｎ等であってもよい。

【0061】

続いて、図４Ｃに示されるように、ＪＦＥＴ部１４および第１ディープ層１５上に、電流分散層１７等を形成するための構成層１７ａをエピタキシャル成長させて半導体基板１０を構成する。

【0062】

次に、図４Ｄに示されるように、半導体基板１０の一面１０ａ上に図示しないマスクを用いてｎ型不純物をイオン注入し、活性化処理が行われることによって電流分散層１７を構成する電流分散層構成層１７０を形成する。また、半導体基板１０の一面１０ａ上に図示しないマスクを用いてｐ型不純物をイオン注入し、活性化処理が行われることによって第２ディープ層１８を構成する第２ディープ層構成層１８０を形成する。

【0063】

続いて、図４Ｅに示されるように、再び半導体基板１０の一面１０ａ上に図示しないマスクを用いてｐ型不純物をイオン注入し、活性化処理が行われることによってベース層２１を構成するベース層構成層２１０を形成する。また、半導体基板１０の一面１０ａ上に図示しないマスクを用いてｎ型不純物をイオン注入し、活性化処理が行われることによってソース領域２２を構成するソース領域構成層２２０を形成する。さらに、半導体基板１０の一面１０ａ上に図示しないマスクを用いてｐ型不純物をイオン注入し、活性化処理が行われることによってコンタクト領域２３を構成するコンタクト領域構成層２３０を形成する。

【0064】

この際、ソース領域構成層２２０およびコンタクト領域構成層２３０を形成する際には、上記図２に示すような濃度プロファイルとなるように、加速エネルギを変更しながら複数回のイオン注入を行ってソース領域構成層２２０およびコンタクト領域構成層２３０を形成する。また、ソース領域構成層２２０を形成する際には、ｎ型不純物と共に、希ガス元素としてのＡｒをイオン注入する。同様に、コンタクト領域構成層２３０を形成する際には、ｐ型不純物と共に、希ガス元素としてのＡｒをイオン注入する。

【0065】

その後、図４Ｆに示されるように、半導体基板１０に図示しないカーボンマスクを配置し、１７００～１９００°で加熱処理を行って各不純物を活性化させる活性化処理を行う。これにより、第１ディープ層１５、電流分散層１７、第２ディープ層１８、ベース層２１、ソース領域２２、およびコンタクト領域２３が形成される。

【0066】

この際、本実施形態では、第１ディープ層構成層１５０、ソース領域構成層２２０、コンタクト領域構成層２３０には、各不純物と共に希ガス元素としてのＡｒがイオン注入されており、結晶性が崩れた状態となっている。なお、ここでのＡｒをイオン注入することで結晶性が崩れるとは、ｐ型不純物またはｎ型不純物をイオン注入することで欠陥が形成される場合と比較すると、Ａｒの方が各不純物よりも原子量が大きいため、結晶性の崩れ（欠陥）が多くなると共に安定した結晶性の崩れとなる。

【0067】

そして、加熱処理を行った際には、上記のように結晶性の崩れが多くなっているため、各不純物は、トラップされ易くなり、活性化し易くなる。なお、Ａｒは、希ガス元素であって活性化し難いため、加熱処理を行った際にトラップされ難い。つまり、Ａｒをイオン注入するのは、各不純物の活性化率を高くするためである。このため、希ガス元素がイオン注入されている部分では、各不純物の活性化率を高くできる。また、希ガス元素がイオン注入されている部分では、各不純物の活性化率を安定化させることができる。言い換えると、希ガス元素がイオン注入されている部分では、各不純物の活性化率をＡｒの注入量に依存させ易くできる。つまり、希ガス元素がイオン注入されている部分では、各不純物の活性化率に対してＡｒの影響が支配的となるようにし易くできる。したがって、本実施形態では、第１ディープ層１５、ソース領域２２、コンタクト領域２３に不純物濃度が高い部分を構成し易くなると共に、不純物濃度がばらつくことを抑制できる。

【0068】

具体的には、図５に示されるように、ソース領域２２は、Ａｒをイオン注入することにより、不純物濃度が活性化し易くなって不純物濃度を高くできることが確認される。また、特に図示しないが、コンタクト領域２３も同様である。さらに、図６に示されるように、第１ディープ層１５は、Ａｒをイオン注入することにより、高濃度ピークＰの不純物濃度を高くできることが確認される。

【0069】

なお、図５中の「Ａｒあり」は、ソース領域２２を構成するためのｎ型不純物をイオン注入する際と同じドーズ量および加速エネルギでＡｒをイオン注入した結果を示している。同様に、図６中の「Ａｒあり」は、第１ディープ層１５を構成するためのｐ型不純物をイオン注入する際と同じドーズ量および加速エネルギでＡｒをイオン注入した結果を示している。また、図５および図６中の「Ａｒあり」と「Ａｒなし」の場合では、各不純物のドーズ量を等しくしている。そして、Ａｒをイオン注入することにより、Ａｒは、半導体基板１０に残存した状態となるが、希ガス元素であって、活性化し難いため、半導体装置の特性にはほとんど影響しない。

【0070】

続いて、図４Ｇに示されるように、一般的な半導体製造プロセスを行い、トレンチゲート構造を形成すると共に、層間絶縁膜２８を形成する。そして、コンタクトホール２８ｂを形成した後、金属シリサイド層３０を形成するための金属膜をコンタクトホール２８ｂに配置する。続いて、レーザアニール等を行い、金属シリサイド層３０を形成する。

【0071】

その後は、図４Ｈに示されるように、バリアメタル膜３１、上部電極２９、下部電極３２を形成することにより、上記ＳｉＣ半導体装置が製造される。

【0072】

以上説明した本実施形態によれば、第１ディープ層１５、ソース領域２２、およびコンタクト領域２３は、イオン注入層で構成されており、イオン注入層は、各不純物と希ガス元素とを含んで構成されている。このため、各不純物が活性化し易くなり、不純物濃度がばらつくことを抑制できるのでＳｉＣ半導体装置の特性がばらつくことを抑制できる。また、各不純物が活性化し易くなるため、ドーズ量を多くしなくても不純物濃度を高くできる。

【0073】

また、ＳｉＣ半導体装置を製造する際には、製造工程時に新たな欠陥が導入され、当該欠陥によって活性化率がばらつき易くなる。しかしながら、本実施形態では、Ａｒをイオン注入することで敢えて結晶性を崩しており、活性化率に対してＡｒの影響が支配的となるようにし易くできる。このため、活性化率を安定化させることができ、ＳｉＣ半導体装置の特性がばらつくことを抑制できる。

【0074】

（１）本実施形態では、ソース領域２２およびコンタクト領域２３は、上部電極２９側の不純物濃度が高くされている。このため、上部電極２９との接触抵抗を低減できる。

【0075】

（２）本実施形態では、第１ディープ層１５は、高濃度領域１５ａにおける高濃度ピークＰの不純物濃度が高くされている。したがって、オフ時に空乏化しない領域を形成し易くできる。

【0076】

（３）本実施形態では、第１ディープ層構成層１５０、ソース領域構成層２２０、およびコンタクト領域構成層２３０を形成する場合には、希ガス元素をイオン注入してから各不純物をイオン注入する。このため、各不純物をイオン注入してから希ガス元素をイオン注入する場合と比較して、希ガス元素をイオン注入することによって各不純物が散乱することを抑制でき、不純物濃度がばらつくことを抑制できる。

【0077】

（４）本実施形態では、半導体基板１０がＳｉＣで構成されている。そして、ＳｉＣで構成される基板１１には初期欠陥が存在するため、半導体基板１０には、初期欠陥に依存する欠陥が存在する。このため、Ａｒをイオン注入して結晶性を崩すことにより、活性化率に対してＡｒの影響が支配的となるようにし易くできる。したがって、活性化率を安定化させることができ、ＳｉＣ半導体装置の特性がばらつくことを抑制できる。

【0078】

（５）本実施形態では、上記のように、Ａｒをイオン注入することにより、活性化率を向上できる。このため、図４Ｆの工程にて加熱処理を行う際、Ａｒをイオン注入していない場合と比較すると、比較的低い温度でも各不純物を十分に活性化させることができる。したがって、温度制御性を向上でき、品質を安定化させることができる。

【0079】

（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【0080】

例えば、上記第１実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴを例に挙げて説明した。しかしながら、これは一例を示したに過ぎず、他の構造の半導体素子、例えばｎチャネルタイプに対して各構成要素の導電型を反転させたｐチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴとしてもよい。さらに、半導体装置は、ＭＯＳＦＥＴ以外に、同様の構造のＩＧＢＴが形成された構成とされていてもよい。ＩＧＢＴの場合、上記第１実施形態におけるｎ^＋型の基板１１をｐ^＋型のコレクタ層に変更する以外は、上記第１実施形態で説明した縦型ＭＯＳＦＥＴと同様である。

【0081】

また、上記第１実施形態では、半導体基板１０をＳｉＣで構成した例について説明した。しかしながら、半導体基板１０は、シリコン基板や他の化合物半導体基板等を用いて構成されていてもよい。

【0082】

そして、上記第１実施形態では、第１ディープ層１５がＸ軸方向に沿って延設されている例について説明したが、第１ディープ層１５がＹ軸方向に延設されていてもよい。さらに、上記第１実施形態において、第１ディープ層１５および第２ディープ層１８は形成されていなくてもよい。

【0083】

また、上記第１実施形態では、Ａｒを各不純物と同様の条件でイオン注入する例について説明したが、異なる条件でイオン注入するようにしてもよい。例えば、Ａｒのドーズ量を多くすることにより、さらに活性化率を向上できる。

【0084】

さらに、上記第１実施形態では、第１ディープ層１５、ソース領域２２、およびコンタクト領域２３が希ガス元素としてのＡｒを含んで構成される例について説明した。しかしながら、Ａｒを含んだイオン注入層とすることで不純物の活性化率を向上できるため、ベース層２１等もＡｒを含んだイオン注入層で構成してもよい。また、ＳｉＣ半導体装置が適用される用途によっては、第１ディープ層１５のみが希ガス元素としてのＡｒを含んで構成されるようにしてもよいし、ソース領域２２およびコンタクト領域２３のみが希ガス元素としてのＡｒを含んで構成されるようにしてもよい。

【0085】

また、上記第１実施形態では、構成層１７ａを形成した後にイオン注入を行うことで電流分散層１７を形成する例について説明した。しかしながら、電流分散層１７は、エピタキシャル成長で構成層１７ａを配置する際、不純物濃度を調整しながら構成層１７ａを配置することで形成されるようにしてもよい。すなわち、電流分散層１７は、イオン注入ではなく、構成層１７ａを配置する工程で同時に形成されるようにしてもよい。

【0086】

そして、上記第１実施形態において、第１ディープ層１５を形成する前に構成層１７ａを配置して半導体基板１０を構成し、半導体基板１０に対してイオン注入を行うことで第１ディープ層１５等を形成するようにしてもよい。

【符号の説明】

【0087】

１０ 半導体基板
１０ａ 一面
１０ｂ 他面
１５ 第１ディープ層（イオン注入層）
２２ ソース領域（イオン注入層）
２３ コンタクト領域（イオン注入層）

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図4G】

【図4H】

【図5】

【図6】