特開 2023-74421 積層セラミック電子部品およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023074421

(43)【公開日】2023-05-29

(54)【発明の名称】積層セラミック電子部品およびその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20230522BHJP

   H01G 4/12 20060101ALI20230522BHJP

【ＦＩ】

H01G4/30 201L

H01G4/30 311Z

H01G4/30 201K

H01G4/30 512

H01G4/30 515

H01G4/12 450

H01G4/12 630

H01G4/30 517

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2021187385

(22)【出願日】2021-11-17

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】松本 康宏

(72)【発明者】

【氏名】森田 浩一郎

(72)【発明者】

【氏名】布施 裕大

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AE02

5E001AE03

5E001AE04

5E001AH01

5E001AH08

5E001AJ02

5E082AB03

5E082BC39

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG27

5E082FG46

5E082GG10

5E082LL01

5E082PP03

5E082PP06

5E082PP09

(57)【要約】

【課題】 低ＡＣ電圧下でも容量が高い積層セラミック電子部品およびその製造方法を提供する。
【解決手段】 積層セラミック電子部品１００は、互いに対向する複数の内部電極層１２と、複数の内部電極層１２の間に各々挟まれ、主成分がチタン酸ジルコン酸バリウムであり、チタンに対してジルコニウムを２ａｔ％以上１４ａｔ％以下含み、キュリー点が８５℃未満であり、平均厚さが１μｍ以下の複数の誘電体層１１と、を有する。
【選択図】 図１

【特許請求の範囲】

【請求項1】

互いに対向する複数の内部電極層と、
前記複数の内部電極層の間に各々挟まれ、主成分がチタン酸ジルコン酸バリウムであり、チタンおよびジルコニウムの合計に対してジルコニウムを２ａｔ％以上１４ａｔ％以下含み、キュリー点が８５℃未満であり、平均厚さが１μｍ以下の複数の誘電体層と、を有する積層セラミック電子部品。

【請求項2】

前記複数の誘電体層は、チタンおよびジルコニウムの合計に対してジルコニウムを８ａｔ％以下含む、請求項１に記載の積層セラミック電子部品。

【請求項3】

前記複数の誘電体層は、キュリー点が８０℃以下である、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項4】

前記複数の誘電体層は、キュリー点が５０℃以下である、請求項１または請求項２に記載の積層セラミック電子部品。

【請求項5】

交流電圧下において、１Ｖｒｍｓでの容量より１０ｍＶｒｍｓでの容量が大きい、請求項１から請求項４のいずれか一項に記載の積層セラミック電子部品。

【請求項6】

前記複数の誘電体層は、マンガン、シリコン、または希土類元素をさらに含む、請求項１から請求項５のいずれか一項に記載の積層セラミック電子部品。

【請求項7】

互いに対向する複数の内部電極層と、前記複数の内部電極層の間に各々挟まれた複数の誘電体層とを備え、前記複数の誘電体層は、前記複数の内部電極が対向する領域において容量部を形成し、前記容量部において、前記複数の誘電体層は、主成分がチタン酸ジルコン酸バリウムであり、チタンおよびジルコニウムの合計に対してジルコニウムを２ａｔ％以上１４ａｔ％以下含み、キュリー点が８５℃未満であり、平均厚さが１μｍである素体と、
前記素体のいずれかの面に設けられ、前記複数の内部電極の一部と電気的に接続される外部電極と、を有する積層セラミック電子部品。

【請求項8】

前記容量部において、前記複数の誘電体層は、チタンおよびジルコニウムの合計に対してジルコニウムを８ａｔ％以下含む、請求項７に記載の積層セラミック電子部品。

【請求項9】

前記容量部において、前記複数の誘電体層は、キュリー点が８０℃以下である、請求項７または請求項８に記載の積層セラミック電子部品。

【請求項10】

前記容量部において、前記複数の誘電体層は、キュリー点が５０℃以下である、請求項７または請求項８に記載の積層セラミック電子部品。

【請求項11】

交流電圧下において、１Ｖｒｍｓでの容量より１０ｍＶｒｍｓでの容量が大きい、請求項７から請求項１０のいずれか一項に記載の積層セラミック電子部品。

【請求項12】

前記容量部において、前記複数の誘電体層は、マンガン、シリコン、または希土類元素をさらに含む、請求項７から請求項１１のいずれか一項に記載の積層セラミック電子部品。

【請求項13】

チタンおよびジルコニウムの合計に対してジルコニウムを２ａｔ％以上１４ａｔ％以下含むチタン酸ジルコン酸バリウムをセラミックの主成分とする誘電体グリーンシートを形成する工程と、
前記誘電体グリーンシート上に導電ペーストを用いて内部電極パターンを形成する工程と、
前記内部電極パターンが形成された前記誘電体グリーンシートを複数積層することで積層体を形成する工程と、
前記積層体を焼成し、平均厚さが１μｍ以下の誘電体層と、内部電極層とを形成する工程と、
キュリー点が８５℃未満となるように前記誘電体層を熱処理するアニール工程と、を含む積層セラミック電子部品の製造方法。

【請求項14】

前記アニール工程は、雰囲気温度１１００℃から１２００℃において３０分から３時間熱処理を行う、請求項１３に記載の積層セラミック電子部品の製造方法。

【請求項15】

前記積層体を焼成する前に、前記内部電極パターンの端部に接するように金属ペーストを塗布する工程を含む、請求項１３または請求項１４に記載の積層セラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品およびその製造方法に関する。

【背景技術】

【0002】

携帯電話を代表とする高周波通信用システムなどにおいて、積層セラミック電子部品が用いられている。例えば、ノイズを除去するために、積層セラミックコンデンサが用いられている（例えば、特許文献１～５参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００７－１４５６４９号公報

【特許文献2】再表２００８－１０５２４０号公報

【特許文献3】再表２０１０－０４７１８１号公報

【特許文献4】特開２０１８－１０７４１３号公報

【特許文献5】特開２０１９－１９２８６２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

携帯電話のようなモバイル製品においては、より小型（薄型）で大容量の積層セラミック電子部品が求められている。

【0005】

各種電子機器の省電力化が進んでいるため、積層セラミック電子部品へのＡＣ（交流）入力レベルが小さくなっている。しかしながら、ＡＣ入力レベルが小さくなると、積層セラミック電子部品の静電容量も低下する。したがって、積層セラミック電子部品は、低電圧回路ではパフォーマンスが低下するという問題がある。微弱なノイズを効率的に除去するためにも、低ＡＣ駆動下において静電容量が低下しない積層セラミック電子部品が求められている。

【0006】

本発明は、上記課題に鑑みなされたものであり、低ＡＣ電圧下でも容量が高い積層セラミック電子部品およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明に係る積層セラミック電子部品は、互いに対向する複数の内部電極層と、前記複数の内部電極層の間に各々挟まれ、主成分がチタン酸ジルコン酸バリウムであり、チタンに対してジルコニウムを２ａｔ％以上１４ａｔ％以下含み、キュリー点が８５℃未満であり、平均厚さが１μｍ以下の複数の誘電体層と、を有する。

【0008】

上記積層セラミック電子部品において、前記複数の誘電体層は、チタンに対してジルコニウムを８ａｔ％以下含んでいてもよい。

【0009】

上記積層セラミック電子部品において、前記複数の誘電体層は、キュリー点が８０℃以下であってもよい。

【0010】

上記積層セラミック電子部品において、前記複数の誘電体層は、キュリー点が５０℃以下であってもよい。

【0011】

上記積層セラミック電子部品は、交流電圧下において、１Ｖｒｍｓでの容量より１０ｍＶｒｍｓでの容量が大きくてもよい。

【0012】

上記積層セラミック電子部品において、前記複数の誘電体層は、マンガン、シリコン、または希土類元素をさらに含んでいてもよい。

【0013】

本発明に係る他の積層セラミック電子部品は、互いに対向する複数の内部電極層と、前記複数の内部電極層の間に各々挟まれた複数の誘電体層とを備え、前記複数の誘電体層は、前記複数の内部電極が対向する領域において容量部を形成し、前記容量部において、前記複数の誘電体層は、主成分がチタン酸ジルコン酸バリウムであり、チタンおよびジルコニウムの合計に対してジルコニウムを２ａｔ％以上１４ａｔ％以下含み、キュリー点が８５℃未満であり、平均厚さが１μｍである素体と、前記素体のいずれかの面に設けられ、前記複数の内部電極の一部と電気的に接続される外部電極と、を有する。

【0014】

上記他の積層セラミック電子部品は、前記容量部において、前記複数の誘電体層は、チタンおよびジルコニウムの合計に対してジルコニウムを８ａｔ％以下含んでいてもよい。

【0015】

上記他の積層セラミック電子部品は、前記容量部において、前記複数の誘電体層は、キュリー点が８０℃以下であってもよい。

【0016】

上記他の積層セラミック電子部品は、前記容量部において、前記複数の誘電体層は、キュリー点が５０℃以下であってもよい。

【0017】

上記他の積層セラミック電子部品は、交流電圧下において、１Ｖｒｍｓでの容量より１０ｍＶｒｍｓでの容量が大きくてもよい。

【0018】

上記他の積層セラミック電子部品は、前記容量部において、前記複数の誘電体層は、マンガン、シリコン、または希土類元素をさらに含んでいてもよい。

【0019】

本発明に係る積層セラミック電子部品の製造方法は、チタンおよびジルコニウムの合計に対してジルコニウムを２ａｔ％以上１４ａｔ％以下含むチタン酸ジルコン酸バリウムをセラミックの主成分とする誘電体グリーンシートを形成する工程と、前記誘電体グリーンシート上に導電ペーストを用いて内部電極パターンを形成する工程と、前記内部電極パターンが形成された前記誘電体グリーンシートを複数積層することで積層体を形成する工程と、前記積層体を焼成し、平均厚さが１μｍ以下の誘電体層と、内部電極層とを形成する工程と、キュリー点が８５℃未満となるように前記誘電体層を熱処理するアニール工程と、を含む。

【0020】

上記製造方法の前記アニール工程において、雰囲気温度１１００℃から１２００℃において３０分から３時間熱処理を行なってもよい。

【0021】

上記製造方法は、前記積層体を焼成する前に、前記内部電極パターンの端部に接するように金属ペーストを塗布する工程を含んでいてもよい。

【発明の効果】

【0022】

本発明によれば、低ＡＣ電圧下でも容量が高い積層セラミック電子部品およびその製造方法を提供することができる。

【図面の簡単な説明】

【0023】

【図1】積層セラミックコンデンサの部分断面斜視図である。

【図2】図１のＡ－Ａ線断面図である。

【図3】図１のＢ－Ｂ線断面図である。

【図4】積層セラミックコンデンサの製造方法のフローを例示する図である。

【図5】（ａ）および（ｂ）は積層工程を例示する図である。

【図6】実施例１～４および比較例のＡＣ電圧特性の変化率である。

【図7】実施例１の結果を、誘電体層の平均厚さ（１μｍ、２μｍ、４μｍ）に換算した場合のＡＣ電圧特性の変化率を示す図である。

【発明を実施するための形態】

【0024】

以下、図面を参照しつつ、実施形態について説明する。

【0025】

図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。

【0026】

積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、金属を主成分とする内部電極層１２とが、交互に積層された構成を有する。言い換えると、積層チップ１０は、互いに対向する複数の内部電極層１２と、複数の内部電極層１２の間に各々挟まれた誘電体層１１と、を備えている。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面において、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３は、誘電体層１１と組成が同じであっても、異なっていても構わない。

【0027】

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．１１０ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．１ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

【0028】

誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。当該セラミック材料として、チタン酸ジルコン酸バリウムを用いる。例えば、誘電体層１１において、チタン酸ジルコン酸バリウムは、９０ａｔ％以上含まれている。

【0029】

誘電体層１１には、添加物が添加されていてもよい。誘電体層１１への添加物として、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。

【0030】

内部電極層１２の主成分は、ニッケルなどの卑金属であってもよく、貴金属であってもよい。

【0031】

図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において静電容量を生じる領域である。そこで、当該静電容量を生じる領域を、容量部１４と称する。すなわち、容量部１４は、異なる外部電極に接続された隣接する内部電極層１２同士が対向する領域である。

【0032】

外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン１５である。すなわち、エンドマージン１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン１５は、静電容量を生じない領域である。エンドマージン１５は、容量部１４の誘電体層１１と同じ組成であってもよく、異なる組成であってもよい。

【0033】

図３で例示するように、積層チップ１０において、積層チップ１０の２側面から内部電極層１２に至るまでの領域をサイドマージン１６と称する。すなわち、サイドマージン１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。サイドマージン１６も、静電容量を生じない領域である。サイドマージン１６は、容量部１４の誘電体層１１と同じ組成であってもよく、異なる組成であってもよい。

【0034】

一般的に、強誘電体は、電束密度が電界強度に対して非線形に応答する。したがって、強誘電体は、ＡＣの入力レベルに対して誘電率の変化（ＡＣ電圧特性）を有する。強誘電体の抗電界に対して電界が小さいと、強誘電体を十分に分極反転させることができず、強誘電体は低誘電率を示す。電界が抗電界と同程度になると、小さな電界で多くの分極を反転させることができるため、強誘電体は最大の誘電率を示す。さらに電界を大きくすると、電界を大きくした割には反転できる分極は飽和し、あまり増えないため、強誘電体は低誘電率を示す。そのため、強誘電体材料を利用した積層セラミックコンデンサのＡＣ特性は、小さな電圧から大きくするにつれて、低容量→高容量→低容量という最大のピークを持つ経過をたどる。

【0035】

本発明者らは、誘電体層１１の主成分セラミックを、Ｚｒを添加した組成とすることにより、低電圧における容量変化率が向上することを見出した。この原因については完全解明されているわけではないが、ジルコニウムがチタン酸バリウムに固溶してチタン酸ジルコン酸バリウム（Ｂａ（Ｔｉ，Ｚｒ）Ｏ_３）になると、キュリー点Ｔｃが低下し、付随して抗電界が低下し、高容量のピークが低電界側にシフトするためと推察される。したがって、キュリー点Ｔｃが低いほど、ＡＣ特性の改善には有利である。また、キュリー点Ｔｃより高い温度では常誘電体となるため、低電圧極限での誘電率が最も大きくなる。したがって、保証温度８５℃以下の積層セラミックコンデンサに対しては、キュリー点Ｔｃは８５℃未満であることが望ましい。

【0036】

誘電体層１１のキュリー点Ｔｃを十分に低下させる観点から、チタンに対するジルコニウムの添加量に下限を設ける。本実施形態においては、チタンに対するジルコニウムの添加量を２ａｔ％以上とする。チタンに対するジルコニウムの添加量は、３ａｔ％以上であることが好ましく、４ａｔ％以上であることがより好ましい。なお、チタンおよびジルコニウムの合計に対するジルコニウムの添加量は、チタンとジルコニウムの合計量を１００ａｔ％とした場合のジルコニウムの添加量（ａｔ％）である。

【0037】

一方、誘電体層１１においてジルコニウムが多すぎると、誘電体層１１の比誘電率が低下するおそれがある。そこで、チタンおよびジルコニウムの合計に対するジルコニウムの添加量に上限を設ける。本実施形態においては、チタンおよびジルコニウムの合計に対するジルコニウムの添加量を１４ａｔ％以下とする。チタンおよびジルコニウムの合計に対するジルコニウムの添加量は、１０ａｔ％以下であることが好ましく、８ａｔ％以下であることがより好ましい。

【0038】

ただし、誘電体の組成を調整するのみでは不十分で、低ＡＣ電圧下（例えば１０ｍＶｒｍｓ）において、通常のＡＣ電圧（例えば１Ｖｒｍｓ）よりも高い容量の積層セラミックコンデンサを実現できない。そこで、積層セラミックコンデンサ１００の誘電体層１１の平均厚さを小さくして、１μｍ以下とする。誘電体層１１を薄くすることで、積層セラミックコンデンサ１００に同じ電圧を印加しても、誘電体層１１に印加される電界強度が大きくなる。そのため、１μｍ以下の平均厚さにすると、通常の測定条件（例えば１Ｖｒｍｓ）での容量が、電界が抗電界よりも高いことにより低容量となり、低ＡＣ電圧下（例えば１０ｍＶｒｍｓ）での容量が相対的に大きくなる積層セラミックコンデンサ１００を実現できる。

【0039】

なお、誘電体層１１の平均厚さは、積層セラミックコンデンサ１００の断面をＳＥＭで観察し、誘電体層１１の厚みを１００点程度測定し、全測定点の平均値を導出することによって測定することができる。

【0040】

誘電体層１１の平均厚さは、０．９μｍ以下であることが好ましく、０．８μｍ以下であることがより好ましい。

【0041】

低電圧での容量低下を抑える観点から、誘電体層１１のキュリー点Ｔｃは低いことが好ましい。例えば、誘電体層１１のキュリー点Ｔｃは、８０℃以下であることが好ましく、５０℃以下であることがより好ましい。なお、誘電体層１１のキュリー点Ｔｃは、ジルコニウムの添加量によって調整できるが、ジルコニウムに加えて他の添加物の添加量によって調整することができる。例えば、マンガン、シリコン、またはホルミウム、テルビウム、ジスプロシウム、イットリウム、エルビウム、イッテルビウムなどの希土類元素を添加物として添加することによって、キュリー点Ｔｃをさらに低下させることができる。

【0042】

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図４は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0043】

（原料粉末作製工程）
セラミック粉末として、チタン酸ジルコン酸バリウムの粉末を用意する。セラミック粉末に、目的に応じて所定の添加物を添加する。添加物としては、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、クロム（Ｃｒ）、希土類元素(イットリウム（Ｙ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。

【0044】

例えば、セラミック粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料を調製する。例えば、上記のようにして得られたセラミック材料について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、原料粉末が得られる。

【0045】

（積層工程）
次に、得られた原料粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材５１上に誘電体グリーンシート５２を塗工して乾燥させる。基材５１は、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルムである。

【0046】

次に、図５（ａ）で例示するように、誘電体グリーンシート５２上に、内部電極パターン５３を成膜する。図５（ａ）では、一例として、誘電体グリーンシート５２上に４層の内部電極パターン５３が所定の間隔を空けて成膜されている。内部電極パターン５３が成膜された誘電体グリーンシート５２を、積層単位とする。

【0047】

内部電極パターン５３には、内部電極層１２の主成分金属の金属ペーストを用いる。成膜の手法は、印刷、スパッタ、蒸着などであってもよい。

【0048】

次に、誘電体グリーンシート５２を基材５１から剥がしつつ、図５（ｂ）で例示するように、積層単位を積層する。

【0049】

次に、積層単位が積層されることで得られた積層体の上下にカバーシート５４を所定数（例えば２～１０層）だけ積層して熱圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。図５（ｂ）の例では、点線に沿ってカットする。カバーシート５４は、誘電体グリーンシート５２と同じ成分であってもよく、添加物が異なっていてもよい。

【0050】

（焼成工程）
このようにして得られたセラミック積層体を、Ｎ_２雰囲気で脱バインダ処理した後に外部電極２０ａ，２０ｂの下地層となる金属ペーストをディップ法で塗布し、酸素分圧１０^－５～１０^－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成する。このようにして、積層セラミックコンデンサ１００が得られる。

【0051】

（アニール工程）
焼成工程後に、アニール処理を雰囲気温度１１００℃から１２００℃で３０分から３時間(例えば１１５０℃で２時間)行なう。アニール処理を行なうことで、誘電体層１１において、誘電体粒子を大きく粒成長させることなく、添加物の固溶を促進させることができる。これにより、誘電体層１１のキュリー点が低下し、ＡＣ電圧特性が優れた積層セラミックコンデンサ１００を実現することができる。なお、添加物の固溶を促進させる焼成条件はこれに限らない。

【0052】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中において６００℃～１０００℃で再酸化処理を行ってもよい。

【0053】

（めっき処理工程）
その後、めっき処理により、外部電極２０ａ，２０ｂに、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。

【0054】

なお、上記各実施形態は、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、上記各実施形態の構成は、バリスタやサーミスタなどの、他の積層セラミック電子部品に適用することもできる。

【実施例0055】

以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。

【0056】

（実施例１）
１０層の積層セラミックコンデンサのモデルチップを作製した。主原料のチタン酸ジルコン酸バリウム（ＢａＴｉ_０．９８Ｚｒ_０．０２Ｏ_３）を秤量し、各種添加物と有機溶剤を所定比率となるように配合した。添加物として、（Ｚｒ＋Ｔｉ）を１００ａｔ％とした場合に、Ｈｏを１ａｔ％（Ｈｏ_２Ｏ_３）、Ｍｎを１ａｔ％（ＭｎＣＯ_３）、Ｓｉを１ａｔ％（ＳｉＯ_２）として加えた。φ＝０．５ｍｍのジルコニアビーズを加えて、湿式分散を行った。バインダを加えて得られたスラリで誘電体グリーンシートを塗工し、各共材を添加して混錬したニッケルペーストを内部電極パターンとして印刷した。印刷シートを積層して圧着してカットした。脱バインダし、外部電極の下地層用の金属ペーストを塗布し、還元雰囲気化で焼成した。さらに、焼成後にアニール処理（１１５０℃で２時間）を行なうことで、誘電体粒子を大きく粒成長させることなく、添加物の固溶を促進させ、キュリー点Ｔｃを低下させた。その後、再酸化処理を行い、特性評価を行った。

【0057】

誘電体層の平均厚さは、１．９９μｍであった。誘電体層の平均厚さは、樹脂埋めした試料を研磨し、レーザ顕微鏡で観察して画像解析ソフトを用いて算出した。ＡＣ電圧特性は、ＬＣＲメータで測定した。測定周波数は、１ｋＨｚとした。

【0058】

（実施例２）
実施例２では、主原料のチタン酸ジルコン酸バリウムとして、（ＢａＴｉ_０．９６Ｚｒ_０．０４Ｏ_３）を用いた。その他の条件は、実施例１と同様とした。誘電体層の平均厚さは、１．９８μｍであった。

【0059】

（実施例３）
実施例３では、主原料のチタン酸ジルコン酸バリウムとして、（ＢａＴｉ_０．９２Ｚｒ_０．０８Ｏ_３）を用いた。その他の条件は、実施例１と同様とした。誘電体層の平均厚さは、２．０２μｍであった。

【0060】

（実施例４）
実施例４では、主原料のチタン酸ジルコン酸バリウムとして、（ＢａＴｉ_０．８６Ｚｒ_０．１４Ｏ_３）を用いた。その他の条件は、実施例１と同様とした。誘電体層の平均厚さは、２．０３μｍであった。

【0061】

（比較例）
比較例では、主原料のチタン酸ジルコン酸バリウムの代わりに、チタン酸バリウム（ＢａＴｉＯ_３）を用いた。その他の条件は、実施例１と同様とした。誘電体層の平均厚さは、２．０１μｍであった。

【表1】

【0062】

図６は、実施例１～４および比較例のＡＣ電圧特性の変化率である。比較例では、電圧低下に伴って容量が低下する傾向を示した。一方、実施例１～４では、１Ｖｒｍｓ以下に容量のピークが現れ、ジルコニウム量が多いほど容量のピークが低電界側にシフトする傾向を示した。それに伴い低電圧下（１０ｍＶｍｓ）での容量変化率が改善する傾向を示した。通常測定条件（１Ｖｒｍｓ）に対する低電圧条件の容量変化率は、比較例では－３１．１％であり、実施例１では－２５．０％であり、実施例２では－１４．９％であり、実施例３では－９．５％であり、実施例４では－４．６％であった。また、キュリー点Ｔｃは、比較例では９５℃程度であったが、実施例１では８０℃であり、実施例２では６５℃であり、実施例３では５０℃であり、実施例４では２５℃程度であった。これらの結果は、ジルコニウムの固溶により、キュリー点Ｔｃが低下してＡＣ電圧特性が改善したからであると考えられる。

【0063】

図７は、実施例１の結果を、誘電体層の平均厚さ（１μｍ、２μｍ、４μｍ）に換算した場合のＡＣ電圧特性の変化率を示す。通常測定条件（１Ｖｒｍｓ）に対する低電圧条件の容量変化率は、１μｍに換算すると＋２．１％であり、２μｍに換算すると－２４．２％であり、４μｍに換算すると－３５．８％であった。これらの結果から、平均厚さが小さくなるにつれて低電圧での容量が大きくなり、１μm以下では低電圧下（１０ｍＶｒｍｓ）での容量が通常の測定条件（１Ｖｒｍｓ）での容量を超えることが分かった。実施例２～４でも、同様の結果が得られた。したがって、チタン酸ジルコン酸バリウムを主成分とし、チタンおよびジルコニウムの合計に対してジルコニウムを２ａｔ％以上１４ａｔ％以下含み、キュリー点が８５℃未満であり、平均厚さが１μｍ以下の誘電体層を用いることにより、低電圧下（１０ｍＶｒｍｓ）での容量が通常の測定条件（１Ｖｒｍｓ）での容量を超える積層セラミックコンデンサを実現できることがわかる。

【0064】

一方、ジルコニウム量が増えるほど容量のピークが低電界にシフトする傾向があるが、粒径１μｍ以下のチタン酸ジルコン酸バリウムは、比誘電率が低下する傾向にある。比較例で用いたチタン酸バリウムの比誘電率は３２００であったが、実施例１で用いたＢａＴｉ_０．９８Ｚｒ_０．０２Ｏ_３の比誘電率は２９００であり、実施例２で用いたＢａＴｉ_０．９６Ｚｒ_０．０４Ｏ_３の比誘電率は２５００であり、実施例３で用いたＢａＴｉ_０．９２Ｚｒ_０．０８Ｏ_３の比誘電率は２０００であり、実施例４で用いたＢａＴｉ_０．８６Ｚｒ_０．１４Ｏ_３の比誘電率は１６００程度であった。誘電率を高くして低電圧での容量を大きくする観点から、チタンおよびジルコニウムの合計に対するジルコニウムの添加量は８ａｔ％以下が好ましいことがわかる。

【0065】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0066】

１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１４ 容量部
１５ エンドマージン
１６ サイドマージン
２０ａ，２０ｂ 外部電極
５１ 基材
５２ 誘電体グリーンシート
５３ 内部電極パターン
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】