特開 2023-74476 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023074476

(43)【公開日】2023-05-29

(54)【発明の名称】表示装置

(51)【国際特許分類】

   H05B 33/04 20060101AFI20230522BHJP

   H05B 33/12 20060101ALI20230522BHJP

   H05B 33/22 20060101ALI20230522BHJP

   H10K 59/00 20230101ALI20230522BHJP

   H05B 33/10 20060101ALI20230522BHJP

   G09F 9/30 20060101ALI20230522BHJP

【ＦＩ】

H05B33/04

H05B33/12 B

H05B33/22 Z

H01L27/32

H05B33/10

G09F9/30 365

G09F9/30 309

【審査請求】有

【請求項の数】27

【出願形態】ＯＬ

(21)【出願番号】P 2022171644

(22)【出願日】2022-10-26

(31)【優先権主張番号】10-2021-0158288

(32)【優先日】2021-11-17

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】501426046

【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ロ， ビョンギュ

【テーマコード（参考）】

3K107

5C094

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC29

3K107CC33

3K107DD89

3K107EE49

3K107FF14

3K107FF15

3K107GG37

3K107HH05

5C094AA31

5C094BA27

5C094DA07

(57)【要約】      （修正有）

【課題】向上した効率及び寿命特性を具現するために複数の発光部(または発光構造)の積層を利用する表示装置及びその製造方法を提供する。
【解決手段】表示装置は、複数のサブ画素が定義された基板１１０、複数のサブ画素の間に配置されたバンク１１６、複数のサブ画素の間に配置され、バンク１１６の上面厚さの一部が除去された少なくとも一つのトレンチパターン１１４、バンク１１６上に、開始剤を利用した化学気相堆積（ｉＣＶＤ）方式でトレンチパターン１１４の内面を覆うように堆積されるバッファ層１５５、及びバッファ層１１５上に配置された封止層１５０を含む。従って、トレンチ内の封止層１５０の成膜不良を防止することで信頼性を向上させ、明暗斑や輝点等の表示品質不良を防止して表示品質を向上させることができる表示装置及びその製造方法。
【選択図】図４

【特許請求の範囲】

【請求項1】

複数のサブ画素が定義された基板；
前記複数のサブ画素の間に配置されたバンク；
前記複数のサブ画素の間に配置され、前記バンクの上面厚さの一部が除去された少なくとも一つのトレンチパターン；
前記バンク上に、開始剤を利用した化学気相堆積（Ｉｎｉｔｉａｔｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＣＶＤ）方式で前記トレンチパターンの内面を覆うように堆積されたバッファ層；及び
前記バッファ層上に配置された封止層を含む、表示装置。

【請求項2】

前記複数のサブ画素それぞれに配置されたアノード；
前記複数のアノード上に配置された有機層；及び
前記有機層上に配置されたカソードをさらに含み、
前記有機層及び前記カソードは、前記トレンチパターンで隣り合うサブ画素間において互いに断線されている、請求項１に記載の表示装置。

【請求項3】

前記バッファ層は、開始剤と少なくとも２個のアクリル系列モノマーの共重合で形成されている、請求項１に記載の表示装置。

【請求項4】

前記開始剤は、ｔｅｒｔ－ブチルペルオキシド（Ｔｅｒｔ－Ｂｕｔｙｌ Ｐｅｒｏｘｉｄｅ、ＴＢＰＯ）を含み、
前記モノマーは、グリシジルメタクリレート（Ｇｌｙｃｉｄｙｌ Ｍｅｔｈａｃｒｙｌａｔｅ；ＧＭＡ）のモノマー１及び２－ヒドロキシエチルアクリル酸（２－Ｈｙｄｒｏｘｙｅｔｈｙｌ Ａｃｒｙｌａｔｅ；ＨＥＡ）のモノマー２を含み、
前記モノマー１と前記モノマー２の分率によって前記トレンチパターンが共形的にまたは流動性に堆積されている、請求項３に記載の表示装置。

【請求項5】

前記モノマー１とモノマー２の分率は、１．６：１～２：１に設定され、
前記バッファ層は、前記トレンチパターンの内部形状に沿って前記トレンチパターンの内面を覆うように、共形的に堆積されている、請求項４に記載の表示装置。

【請求項6】

前記モノマー１とモノマー２の分率は、３：１～４：１に設定され、
前記バッファ層は、前記トレンチパターンの内部を含めて前記トレンチパターンの上部を覆うように流動性に堆積されている、請求項４に記載の表示装置。

【請求項7】

前記バンクの上部に異物が配置されており、前記バッファ層は、隙間なしに前記異物の逆テーパ部分を全て覆うように堆積されている、請求項１に記載の表示装置。

【請求項8】

前記封止層は、
前記バッファ層上に配置された１次保護膜；
前記１次保護膜上に配置された有機膜；及び
前記有機膜上に配置された２次保護膜を含み、
前記バッファ層は、前記基板の非表示領域まで延びて配置されている、請求項１に記載の表示装置。

【請求項9】

前記非表示領域に配置された複数のダムをさらに含み、
前記有機膜は、前記複数のダムの前まで延びて配置されている、請求項８に記載の表示装置。

【請求項10】

前記バッファ層は、前記複数のダムの屈曲に沿って前記複数のダム上に堆積されている、請求項９に記載の表示装置。

【請求項11】

前記有機膜は、前記ｉＣＶＤ方式で前記１次保護膜上に堆積されており、
前記有機膜は、前記非表示領域の一部まで延びている、請求項８に記載の表示装置。

【請求項12】

前記非表示領域の一部まで延びた前記有機膜の外側にダムが存在しない、請求項１１に記載の表示装置。

【請求項13】

前記複数のサブ画素の間の前記バンク上に配置された少なくとも一つのスペーサーをさらに含む、請求項8に記載の表示装置。

【請求項14】

前記バッファ層は、前記スペーサーの屈曲に沿って前記スペーサー上に堆積されている、請求項１３に記載の表示装置。

【請求項15】

前記スペーサーは、逆テーパ形態を有し、
前記バッファ層は、前記スペーサーの逆テーパ部分を隙間が形成されないように全て覆うように堆積されている、請求項１３に記載の表示装置。

【請求項16】

前記バッファ層上に堆積されている前記１次保護膜は、前記スペーサーの逆テーパ部分に隙間を有する、請求項１５に記載の表示装置。

【請求項17】

前記バッファ層が流動性に堆積されており、前記１次保護膜は、前記スペーサーの逆テーパ部分に隙間を有しないように前記バッファ層上に堆積されている、請求項１５に記載の表示装置。

【請求項18】

複数のサブ画素が定義された基板；
前記複数のサブ画素の間に配置されたバンク；
前記複数のサブ画素の間に配置され、前記バンクの上面厚さの一部が除去された少なくとも一つのトレンチパターン；
前記複数のサブ画素の間において、前記バンク上に配置された少なくとも一つのスペーサー；
開始剤を利用した化学気相堆積（Ｉｎｉｔｉａｔｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＣＶＤ）方式で、前記トレンチパターンの内部形状及び前記スペーサーの屈曲に沿って前記トレンチパターンの内面及び前記バンクと前記スペーサー上に堆積されたバッファ層；及び
前記バッファ層上に配置された封止層を含む、表示装置。

【請求項19】

前記バンクの上部に異物が配置されており、前記バッファ層は、隙間なしに前記異物の逆テーパ部分を全て覆うように堆積されている、請求項１８に記載の表示装置。

【請求項20】

前記スペーサーは、逆テーパ形態を有し、
前記バッファ層は、前記スペーサーの逆テーパ部分を隙間が形成されないように全て覆うように堆積されている、請求項１８に記載の表示装置。

【請求項21】

基板の上部に配置された複数のサブ画素；
前記基板の上部に配置されたバンク；
前記複数のサブ画素の間の前記バンク内に形成された少なくとも一つのトレンチパターン；
前記少なくとも一つのトレンチパターン内に異方性化学気相堆積方式で堆積されたバッファ層；及び
前記バッファ層の上部に配置された封止層を含む、表示装置。

【請求項22】

前記バッファ層は、前記少なくとも一つのトレンチパターン内に共形的に堆積されており、
前記異方性化学気相堆積方式は、開始剤を利用した化学気相堆積（Ｉｎｉｔｉａｔｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＣＶＤ）方式を含む、請求項２１に記載の表示装置。

【請求項23】

前記バッファ層は、前記少なくとも一つのトレンチパターンの内部表面を覆う、請求項２１に記載の表示装置。

【請求項24】

前記少なくとも一つのトレンチパターンは、前記バンクの一部が部分的に除去された部分に対応する、請求項２１に記載の表示装置。

【請求項25】

前記少なくとも一つのトレンチパターン内に配置された有機層をさらに含み、
前記バッファ層は、前記有機層の上部に配置されている、請求項２１に記載の表示装置。

【請求項26】

前記バンクの上部に配置された有機層をさらに含み、
前記少なくとも一つのトレンチパターン内に形成された前記有機層の第１部分が、前記バンクの上部表面に形成された前記有機層の第２部分と断絶されている、請求項２１に記載の表示装置。

【請求項27】

前記基板の上部に配置されたアノード；
前記アノード上に配置された有機層；及び
前記有機層上に配置されたカソードをさらに含み、
前記バッファ層は、前記カソードの上部に配置されており、
前記少なくとも一つのトレンチパターン内に形成された前記有機層の第１部分は、前記アノード上に形成された前記有機層の第２部分と断絶されており、
前記少なくとも一つのトレンチパターン内に形成された前記カソードの第１部分は、前記アノードの上部に形成された前記カソードの第２部分と断絶されている、請求項２１に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置及びその製造方法に関し、より詳細には、複数の発光素子で発光された光が混色されることを改善できる表示装置及びその製造方法に関する。

【背景技術】

【0002】

現在、本格的な情報化時代に入るに伴い、電気的情報信号を視覚的に表示する表示装置分野が急速に発展しており、様々な表示装置に対して、薄型化、軽量化及び低消費電力化等の性能を開発させるための研究が続いている。

【0003】

このような多様な表示装置のうち、有機発光表示装置は、自体発光型表示装置であって、液晶表示装置とは異なり別途の光源が不要であり、軽量薄型に製造可能である。また、有機発光表示装置は、低電圧駆動により消費電力の側面で有利であるだけではなく、色相具現、応答速度、視野角、明暗対比比にも優れており、次世代のディスプレイとして適用されている。

【発明の概要】

【0004】

本発明が解決しようとする課題は、向上した効率及び寿命特性を具現するために複数の発光部(または発光構造)の積層を利用するマルチスタック構造を適用した表示装置及びその製造方法を提供することである。

【0005】

本発明が解決しようとする他の課題は、トレンチ構造を適用してマルチスタック構造の表示装置の駆動時、漏れ電流を削減および/または最小化できる表示装置及びその製造方法を提供することである。

【0006】

本発明が解決しようとするまた他の課題は、トレンチ内の封止層の成膜不良を防止して信頼性を向上させ、表示品質を改善した表示装置及びその製造方法を提供することである。

【0007】

本発明の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から当業者に明確に理解され得るだろう。

【0008】

本発明の一実施例に係る表示装置は、複数のサブ画素が定義された基板、前記複数のサブ画素の間に配置されたバンク、前記複数のサブ画素の間に配置され、前記バンクの上面厚さの一部が除去された少なくとも一つのトレンチパターン、前記バンク上に、開始剤を利用した化学気相堆積（Ｉｎｉｔｉａｔｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＣＶＤ）方式で前記トレンチパターンの内面を覆うように堆積されるバッファ層、及び前記バッファ層上に配置された封止層を含むことができる。

【0009】

本発明の他の一実施例に係る表示装置は、複数のサブ画素が定義された基板、前記複数のサブ画素の間に配置されたバンク、前記複数のサブ画素の間に配置され、前記バンクの上面厚さの一部が除去された少なくとも一つのトレンチパターン、前記複数のサブ画素の間に、前記バンク上に配置される少なくとも一つのスペーサー、ｉＣＶＤ方式で、前記トレンチパターンの内部形状及び前記スペーサーの屈曲に沿って前記トレンチパターンの内面及び前記バンクと前記スペーサー上に堆積されるバッファ層、及び前記バッファ層上に配置された封止層を含むことができる。

【0010】

本発明の一実施例に係る表示装置の製造方法は、複数のサブ画素が定義された基板を提供すること、前記複数のサブ画素の間にバンクを配置すること、前記バンクの上面厚さの一部が除去された少なくとも一つのトレンチパターンを、前記複数のサブ画素の間に配置すること、前記バンク上に、開始剤を利用した化学気相堆積（Ｉｎｉｔｉａｔｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＣＶＤ）方式で前記トレンチパターンの内面を覆うようにバッファ層を堆積すること、及び前記バッファ層上に封止層を配置することを含むことができる。

【0011】

本発明の他の一実施例に係る表示装置の製造方法は、複数のサブ画素が定義された基板を提供すること、前記複数のサブ画素の間にバンクを配置すること、前記バンクの上面厚さの一部が除去された少なくとも一つのトレンチパターンを、前記複数のサブ画素の間に配置すること、前記複数のサブ画素の間において、前記バンク上に、少なくとも一つのスペーサーを配置すること、ｉＣＶＤ方式で、前記トレンチパターンの内部形状及び前記スペーサーの屈曲に沿って、前記トレンチパターンの内面及び前記バンクと前記スペーサー上にバッファ層を堆積すること、及び前記バッファ層上に封止層を配置することを含むことができる。

【0012】

その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。

【0013】

本発明は、マルチスタック構造の発光素子を適用することで高い効率を示すことができ、低電流駆動が可能で発光素子の寿命が向上し得る。

【0014】

本発明は、トレンチ構造を適用して複数の発光素子の共通層を通して電流が漏れることを改善することができる。

【0015】

本発明は、封止層の成膜前に気相堆積方法でバッファ層を形成してトレンチ内の封止層の成膜不良を防止することで信頼性を向上させ、明暗斑や輝点等の表示品質不良を防止して表示品質を向上させることができる。

【0016】

本発明は、安定して有機層の断線構造を確保することができ、収率及び工程性が向上し得る。

【0017】

本発明に係る効果は、以上において例示された内容により制限されず、さらに多様な効果が本発明内に含まれている。

【図面の簡単な説明】

【0018】

【図1】本発明の第１実施例に係る表示装置の概略的な構成図である。

【図2】図１の表示装置のサブ画素の回路図である。

【図3】図１の表示装置の一つの画素構造を示す平面図である。

【図4】図３のＡ－Ａ’線に沿った断面図である。

【図5】図１の表示装置の外郭部を示す断面図である。

【図6】ｉＣＶＤバッファ層の工程条件を示す表である。

【図7a】ｉＣＶＤバッファ層の表面特性を示す写真である。

【図7b】ｉＣＶＤバッファ層の表面特性を示す写真である。

【図7c】ｉＣＶＤバッファ層の表面特性を示す写真である。

【図7d】ｉＣＶＤバッファ層の表面特性を示す写真である。

【図8a】ｉＣＶＤバッファ層の表面特性を示す他の写真である。

【図8b】ｉＣＶＤバッファ層の表面特性を示す他の写真である。

【図8c】ｉＣＶＤバッファ層の表面特性を示す他の写真である。

【図8d】ｉＣＶＤバッファ層の表面特性を示す他の写真である。

【図9】異物の上部に堆積された封止層の成膜状態を示す写真である。

【図10a】異物の上部に堆積されたｉＣＶＤバッファ層の成膜状態を示す写真である。

【図10b】異物の上部に堆積されたｉＣＶＤバッファ層の成膜状態を示す写真である。

【図10c】異物の上部に堆積されたｉＣＶＤバッファ層の成膜状態を示す写真である。

【図10d】異物の上部に堆積されたｉＣＶＤバッファ層の成膜状態を示す写真である。

【図11】本発明の第２実施例に係る表示装置の一部の断面図である。

【図12】図１１の表示装置の外郭部を示す断面図である。

【図13】本発明の第３実施例に係る表示装置の一部の断面図である。

【図14】本発明の第４実施例に係る表示装置の一部の断面図である。

【図15】本発明の第５実施例に係る表示装置の一部の断面図である。

【図16】本発明の第６実施例に係る表示装置の一部の断面図である。

【発明を実施するための形態】

【0019】

本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本発明は、以下において開示される実施例に制限されるものではなく、互いに異なる多様な形状に具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇により定義されるだけである。

【0020】

本発明の実施例を説明するための図面に開示された形状、面積、比率、角度、個数等は、例示的なものであるので、本発明は、図示された事項に制限されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本発明を説明するにあたって、関連した公知技術についての具体的な説明が本発明の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本発明上において言及された「含む」、「有する」、「なされる」等が使用される場合、「～だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。

【0021】

構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。

【0022】

位置関係についての説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。

【0023】

素子または層が他の素子または層の「上（ｏｎ）」と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含む。

【0024】

また、第１、第２等が多様な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第１構成要素は、本発明の技術的思想内で第２構成要素であってもよい。

【0025】

明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。

【0026】

図面で示された各構成の面積及び厚さは、説明の便宜のために示されたものであり、本発明は、示された構成の面積及び厚さに必ずしも限定されるものではない。

【0027】

本発明の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であってもよく、関連関係で共に実施してもよい。

【0028】

以下においては、添付の図面を参照して、本発明の多様な実施例を詳細に説明する。

【0029】

図１は、本発明の第１実施例に係る表示装置の概略的な構成図である。

【0030】

図１を参照すると、表示装置１００は、複数のサブ画素ＳＰを含む表示パネルＰＮ、表示パネルＰＮに各種の信号を供給するゲートドライバＧＤとデータドライバＤＤ及びゲートドライバＧＤとデータドライバＤＤを制御するタイミングコントローラＴＣを含むことができる。

【0031】

ゲートドライバＧＤは、タイミングコントローラＴＣから提供された複数のゲート制御信号ＧＣＳによって複数のスキャン配線ＳＬに複数のスキャン信号を供給できる。複数のスキャン信号は、第１スキャン信号ＳＣＡＮ１及び第２スキャン信号ＳＣＡＮ２を含むことができる。

【0032】

データドライバＤＤは、タイミングコントローラＴＣから提供された複数のデータ制御信号ＤＣＳによってタイミングコントローラＴＣから入力される映像データＲＧＢを基準ガンマ電圧を利用してデータ信号Ｖｄａｔａに変換できる。そして、データドライバＤＤは、変換されたデータ信号Ｖｄａｔａを複数のデータ配線ＤＬに供給できる。

【0033】

タイミングコントローラＴＣは、外部から入力された映像データＲＧＢを整列してデータドライバＤＤに供給し、外部から入力される同期信号ＳＹＮＣを利用してゲート制御信号ＧＣＳ及びデータ制御信号ＤＣＳを生成できる。

【0034】

図２は、図１の表示装置のサブ画素の回路図である。

【0035】

図２を参照すると、複数のサブ画素ＳＰそれぞれの画素回路は、第１乃至第６トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６及びキャパシタＣｓｔを含むことができる。

【0036】

第１トランジスタＴ１は、第２スキャン配線と連結され、第２スキャン配線を通して供給される第２スキャン信号ＳＣＡＮ２により制御され得る。第１トランジスタＴ１は、データ信号Ｖｄａｔａを供給するデータ配線とキャパシタＣｓｔとの間に電気的に連結され得る。

【0037】

第２トランジスタＴ２は、高電位電源信号ＥＶＤＤが供給される高電位電源配線と第５トランジスタＴ５との間に電気的に連結され得る。そして、第２トランジスタＴ２のゲート電極は、キャパシタＣｓｔと電気的に連結され得る。

【0038】

また、第３トランジスタＴ３は、第１スキャン配線を通して供給される第１スキャン信号ＳＣＡＮ１により制御され得、第２トランジスタＴ２の閾値電圧を補償でき、第３トランジスタＴ３は、補償トランジスタと称され得る。

【0039】

第４トランジスタＴ４は、キャパシタＣｓｔと初期化信号Ｖｉｎｉが供給される初期化信号配線に電気的に連結され得る。そして、第４トランジスタＴ４は、発光制御信号配線を通して供給される発光制御信号ＥＭにより制御され得る。

【0040】

また、第５トランジスタＴ５は、第２トランジスタＴ２と発光素子１２０との間に電気的に連結される一方、発光制御信号配線を通して供給される発光制御信号ＥＭにより制御され得る。

【0041】

第６トランジスタＴ６は、初期化信号Ｖｉｎｉが供給される初期化信号配線と発光素子１２０のアノードとの間に電気的に連結され、第１スキャン配線を通して供給される第１スキャン信号ＳＣＡＮ１により制御され得る。

【0042】

以上においては、複数のサブ画素ＳＰそれぞれの画素回路が第１乃至第６トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６及びキャパシタＣｓｔを含んで構成される場合を例に説明しているが、前述したように、本発明は、これに制限されるものではない。

【0043】

以下において図３乃至図５を参照して、本発明の第１実施例に係る表示装置１００の画素構造をより詳細に説明する。

【0044】

図３は、図１の表示装置の一つの画素構造を示す平面図である。

【0045】

図４は、図３のＡ－Ａ’線に沿った断面図である。

【0046】

図５は、図１の表示装置の外郭部を示す断面図である。

【0047】

図４は、図３の画素構造で一つのサブ画素の断面を例に示す。

【0048】

図３乃至図５を参照すると、本発明の第１実施例の表示装置１００は、基板１１０、バッファ層１１１、ゲート絶縁層１１２、層間絶縁層１１３、パッシベーション層１１４、平坦化層１１５、バンク１１６、高電位電源配線、スキャン配線、データ配線、初期化信号配線、発光制御信号配線、第５トランジスタＴ５、発光素子１２０、スペーサー１６０、バッファ層１５５及び封止層１５０を含むことができる。

【0049】

図３においては、説明の便宜のために、発光素子１２０の構成のうちアノード１２１及びバンク１１６だけを示した。バンク１１６は、開口部ＯＰ及びトレンチパターン１４０により露出される領域を除く残りの領域に配置され得る。また、図４においては、説明の便宜のために、サブ画素ＳＰの画素回路の複数のトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６及びキャパシタＣｓｔのうち第５トランジスタＴ５だけを示した。

【0050】

図３を参照すると、複数のサブ画素ＳＰは、光を発光する個別単位であり、複数のサブ画素ＳＰそれぞれには発光素子１２０が配置され得る。複数のサブ画素ＳＰは、互いに異なる色相の光を発光する第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３を含むことができる。例えば、第１サブ画素ＳＰ１は青色サブ画素であり、第２サブ画素ＳＰ２は緑色サブ画素であり、第３サブ画素ＳＰ３は赤色サブ画素であってよい。ただし、本発明は、これに制限されるものではない。

【0051】

複数の第１サブ画素ＳＰ１は、複数の列をなして配置され得る。即ち、複数の第１サブ画素ＳＰ１は、同じ列に配置され得る。そして、複数の第２サブ画素ＳＰ２及び複数の第３サブ画素ＳＰ３は、複数の第１サブ画素ＳＰ１が配置された複数の列それぞれの間に配置され得る。例えば、一つの列に複数の第１サブ画素ＳＰ１が配置され、隣り合う列に第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３が共に配置され得る。そして、複数の第２サブ画素ＳＰ２と複数の第３サブ画素ＳＰ３は、同じ列で交互に配置され得る。ただし、本発明は、これに制限されるものではない。

【0052】

また、本発明において複数のサブ画素ＳＰが第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３を含むものと説明したが、複数のサブ画素ＳＰの配置、個数及び色相組み合わせは、設計によって多様に変更され得、これに制限されない。

【0053】

図２乃至図５を参照すると、複数のサブ画素ＳＰの間に列方向に延びた高電位電源配線ＰＬが配置され得る。複数の高電位電源配線ＰＬは、複数のサブ画素ＳＰそれぞれに高電位電源信号ＥＶＤＤを伝達する配線である。複数の高電位電源配線ＰＬそれぞれは、第１サブ画素ＳＰ１と第２サブ画素ＳＰ２との間及び第１サブ画素ＳＰ１と第３サブ画素ＳＰ３との間に配置され得る。ただし、本発明は、これに制限されるものではない。

【0054】

複数の高電位電源配線ＰＬと同じ列方向に延びた複数のデータ配線ＤＬが配置され得る。複数のデータ配線ＤＬは、複数のサブ画素ＳＰそれぞれにデータ信号Ｖｄａｔａを伝達する配線である。例えば、複数のデータ配線ＤＬそれぞれは、第２サブ画素ＳＰ２と高電位電源配線ＰＬとの間及び第３サブ画素ＳＰ３と高電位電源配線ＰＬとの間に配置され得る。ただし、本発明は、これに制限されるものではなく、複数のデータ配線ＤＬは、複数の高電位電源配線ＰＬと第１サブ画素ＳＰ１との間に配置されてもよい。

【0055】

また、行方向に延びた複数のスキャン配線ＳＬが配置され得る。複数のスキャン配線ＳＬは、複数のサブ画素ＳＰそれぞれにスキャン信号ＳＣＡＮ１、ＳＣＡＮ２を伝達する配線である。複数のスキャン配線ＳＬは、第１スキャン配線及び第２スキャン配線を含むことができる。第１スキャン配線は、第２サブ画素ＳＰ２と第３サブ画素ＳＰ３との間で行方向に延びて配置され、第２スキャン配線は、第３サブ画素ＳＰ３を横切って行方向に延びて配置され得る。

【0056】

また、複数のサブ画素ＳＰの間に複数のスキャン配線ＳＬと同一に行方向に延びた複数の初期化信号配線ＩＳＬが配置され得る。複数の初期化信号配線ＩＳＬは、複数のサブ画素ＳＰそれぞれに初期化信号Ｖｉｎｉを伝達する配線である。複数の初期化信号配線ＩＳＬそれぞれは、第２サブ画素ＳＰ２と第３サブ画素ＳＰ３との間に配置され得る。複数の初期化信号配線ＩＳＬは、第１スキャン配線と第２スキャン配線との間に配置され得る。ただし、本発明は、これに制限されるものではない。

【0057】

複数のスキャン配線ＳＬと同一に行方向に延びた複数の発光制御信号配線ＥＳＬが配置され得る。複数の発光制御信号配線ＥＳＬは、複数のサブ画素ＳＰそれぞれに発光制御信号ＥＭを伝達する配線である。複数の発光制御信号配線ＥＳＬは、複数の第２スキャン配線と隣り合うように配置され得る。また、複数の発光制御信号配線ＥＳＬは、第３サブ画素ＳＰ３を横切って行方向に延びて配置され得る。複数の発光制御信号配線ＥＳＬと複数の初期化信号配線ＩＳＬとの間に第２スキャン配線が配置され得る。

【0058】

複数の配線は、直流信号を伝達する直流配線と交流信号を伝達する交流配線に分類することもできる。複数の配線のうち、直流信号である高電位電源信号ＥＶＤＤまたは初期化信号Ｖｉｎｉを伝達する高電位電源配線ＰＬと初期化信号配線ＩＳＬは、直流配線に含まれ得る。また、複数の配線のうち、交流信号であるスキャン信号ＳＣＡＮ１、ＳＣＡＮ２、データ信号Ｖｄａｔａ等を伝達するスキャン配線ＳＬ及びデータ配線ＤＬは、交流配線に含まれ得る。

【0059】

複数のサブ画素ＳＰの間に複数のスペーサー１６０が配置され得る。複数のサブ画素ＳＰに発光素子１２０を形成するとき、堆積マスクであるＦＭＭ（Ｆｉｎｅ ｍｅｔａｌ ｍａｓｋ）を使用することができる。このとき、堆積マスクと接触して発生し得る損傷を防止し、堆積マスクと基板１１０との間の一定の距離を維持するために、複数のスペーサー１６０が配置され得る。

【0060】

また、複数のサブ画素ＳＰの間に複数のトレンチパターン１４０が配置され得る。複数のトレンチパターン１４０は、バンク１１６の上部厚さの一部が除去されて形成され得るが、本発明は、これに制限されるものではなく、バンク１１６の厚さ全部が除去されて形成されてもよい。図４においては、例えば、複数のサブ画素ＳＰの間に一つのトレンチパターン１４０が配置された場合を示しているが、本発明は、これに制限されるものではない。

【0061】

トレンチパターン１４０により隣り合うサブ画素ＳＰの間の有機層１２２及びカソード１２３が一部断線され得る。図３においては、例えば、トレンチパターン１４０がサブ画素ＳＰを囲む形態に複数に分離された場合を示しているが、本発明は、これに制限されるものではない。

【0062】

例として、複数のトレンチパターン１４０は、第１部分１４１及び第２部分１４２を含むことができる。第１部分１４１は、複数のサブ画素ＳＰの間で列方向に延びた部分である。第１部分１４１は、第１サブ画素ＳＰ１と第２サブ画素ＳＰ２との間、第１サブ画素ＳＰ１と第３サブ画素ＳＰ３との間で列方向に延びた部分であってよい。第１部分１４１は、列方向に複数に分離され得るが、これに制限されるものではない。第１部分１４１が複数に分離される場合、カソード１２３の抵抗を下げることができ、電圧降下現象による輝度偏差を低減できる。

【0063】

第１部分１４１の少なくとも一部は、配線のうち列方向に延びた直流配線と交流配線との間に配置され得る。例えば、第１部分１４１は列方向に延びて、少なくとも一部が高電位電源配線ＰＬとデータ配線ＤＬとの間に配置され得る。ただし、本発明は、これに制限されるものではなく、第１部分１４１の少なくとも一部は、高電位電源配線ＰＬやデータ配線ＤＬに重畳されてもよい。

【0064】

第２部分１４２は、複数のサブ画素ＳＰの間で行方向に延びた部分である。第２部分１４２は、第１サブ画素ＳＰ１と第１サブ画素ＳＰ１との間で行方向に延びた部分であってよい。このとき、第２部分１４２は、第１部分１４１から行方向に延びてもよく、第１部分１４１と分離されて配置されてもよい。第２部分１４２の少なくとも一部は、配線のうち行方向に延びた直流配線や交流配線に重畳し得る。一方、第２部分１４２は、第２サブ画素ＳＰ２と第３サブ画素ＳＰ３との間にも配置され得る。

【0065】

このようなトレンチパターン１４０は、マルチスタック（ｍｕｌｔｉ ｓｔａｃｋ）構造で発生する側面漏れ電流を削減および/または最小化でき、これについて図４及び図５を参照してより詳細に説明する。

【0066】

図３乃至図５を参照すると、基板１１０は、表示装置の他の構成要素を支持するための支持部材であり、絶縁物質からなり得る。

【0067】

例えば、基板１１０は、ガラスまたは樹脂等からなり得る。また、基板１１０は、高分子またはポリイミド（Ｐｏｌｙｉｍｉｄｅ；ＰＩ）等のプラスチックからなってもよく、可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有する物質からなってもよい。

【0068】

基板１１０は、表示領域ＡＡ及び非表示領域ＮＡに区分できる。

【0069】

表示領域ＡＡは、映像が表示される領域である。

【0070】

表示領域ＡＡには、複数の画素を構成する複数のサブ画素ＳＰ及び複数のサブ画素ＳＰを駆動するための回路が配置され得る。複数のサブ画素ＳＰは、表示領域ＡＡを構成する最小単位であり、複数のサブ画素ＳＰそれぞれに表示素子が配置され得、複数のサブ画素ＳＰは画素を構成できる。例えば、サブ画素ＳＰそれぞれには、アノード１２１、有機層１２２及びカソード１２３を含む発光素子１２０が配置され得るが、これに制限されない。また、複数のサブ画素ＳＰを駆動するための回路には、駆動素子及び配線等が含まれ得る。例えば、回路は、薄膜トランジスタＴ５、ストレージキャパシタ、ゲート配線、データ配線等からなり得るが、これに制限されない。

【0071】

非表示領域ＮＡは、映像が表示されない領域である。

【0072】

非表示領域ＮＡには、表示領域ＡＡの発光素子１２０を駆動するための多様な配線及び回路等が配置され得る。図示していないが、例えば、非表示領域ＮＡには、表示領域ＡＡのサブ画素ＳＰ及び回路に信号を伝達するためのリンク配線またはゲートドライバＩＣ、データドライバＩＣのような駆動ＩＣ等が配置され得るが、これに制限されない。

【0073】

基板１１０上にバッファ層１１１が配置され得る。バッファ層１１１は、基板１１０を通した水分または不純物の浸透を低減できる。バッファ層１１１は、例えば、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。ただし、バッファ層１１１は、基板１１０の種類やトランジスタの種類によって省略されてもよく、これに制限されない。

【0074】

バッファ層１１１上に第５トランジスタＴ５が配置され得る。

【0075】

第５トランジスタＴ５は、アクティブ層ＡＣＴ、ゲート電極ＧＥ、ソース電極ＳＥ及びドレイン電極ＤＥを含むことができる。

【0076】

アクティブ層ＡＣＴは、酸化物半導体、非晶質シリコンまたはポリシリコン等のような半導体物質からなり得るが、これに制限されない。アクティブ層ＡＣＴが酸化物半導体で形成された場合、アクティブ層ＡＣＴは、チャネル領域、ソース領域及びドレイン領域からなり、ソース領域及びドレイン領域は、導体化された領域であってよいが、これに制限されない。

【0077】

アクティブ層ＡＣＴ上にゲート絶縁層１１２が配置され得る。

【0078】

ゲート絶縁層１１２は、アクティブ層ＡＣＴとゲート電極ＧＥを絶縁させるための絶縁層であり、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。

【0079】

ゲート絶縁層１１２上にゲート電極ＧＥが配置され得る。

【0080】

ゲート電極ＧＥは、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0081】

ゲート電極ＧＥ上に層間絶縁層１１３が配置され得る。

【0082】

層間絶縁層１１３には、ソース電極ＳＥ及びドレイン電極ＤＥそれぞれがアクティブ層ＡＣＴに接続するためのコンタクトホールが形成され得る。層間絶縁層１１３は、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。

【0083】

層間絶縁層１１３上にソース電極ＳＥ及びドレイン電極ＤＥが配置され得る。互いに離隔されて配置されたソース電極ＳＥ及びドレイン電極ＤＥは、アクティブ層ＡＣＴと電気的に連結され得る。ソース電極ＳＥ及びドレイン電極ＤＥは、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0084】

層間絶縁層１１３上に高電位電源配線及びデータ配線が配置され得る。高電位電源配線及びデータ配線は、ソース電極ＳＥ及びドレイン電極ＤＥと同じ層に配置され、同じ導電性物質からなり得るが、これに制限されない。例えば、高電位電源配線及びデータ配線は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0085】

高電位電源配線、データ配線、ソース電極ＳＥ及びドレイン電極ＤＥ上にパッシベーション層１１４が配置され得る。パッシベーション層１１４は、パッシベーション層１１４の下部の構成を保護するための絶縁層である。例えば、パッシベーション層１１４は、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。また、パッシベーション層１１４は、実施例によって省略されてもよい。

【0086】

パッシベーション層１１４上に平坦化層１１５が配置され得る。平坦化層１１５は、基板１１０の上部を平坦化する絶縁層である。平坦化層１１５は、有機物質で構成され得るが、例えば、ポリイミドまたはフォトアクリル（Ｐｈｏｔｏ Ａｃｒｙｌ）の単一層または複層で構成され得るが、これに制限されない。

【0087】

平坦化層１１５上に複数のサブ画素ＳＰには複数の発光素子１２０が配置され得る。発光素子１２０は、アノード１２１、有機層１２２及びカソード１２３を含むことができる。一方、有機層１２２は、発光領域に配置された発光層と発光領域を含んで基板１１０の前面に配置された共通層で構成され得るが、これに制限されない。

【0088】

平坦化層１１５上にアノード１２１が配置され得る。

【0089】

アノード１２１は、第5トランジスタと電気的に連結され、画素回路の駆動電流の供給を受けることができる。アノード１２１は、発光層に正孔を供給するので、仕事関数の高い導電性物質からなり得る。アノード１２１は、例えば、インジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ、ＩＺＯ）等のような透明導電性物質で形成され得るが、これに制限されない。

【0090】

一方、表示装置１００は、トップエミッションまたはボトムエミッション方式で具現され得る。トップエミッション方式である場合、発光層から発光された光がアノード１２１に反射して上部方向、即ち、カソード１２３側に向かうように、アノード１２１の下部に反射効率に優れた金属物質、例えば、アルミニウム（Ａｌ）または銀（Ａｇ）のような物質からなる反射層が加えられ得る。逆に、表示装置１００がボトムエミッション方式である場合、アノード１２１は、透明導電性物質のみからなり得る。以下においては、本発明の第１実施例に係る表示装置１００がトップエミッション方式であると仮定して説明する。

【0091】

一方、複数のサブ画素ＳＰの間に少なくとも一つのトレンチパターン１４０が配置され得る。

【0092】

トレンチパターン１４０は、バンク１１６に形成され得る。即ち、トレンチパターン１４０は、バンク１１６の上部厚さの一部が除去されて形成され得る。このとき、図示していないが、トレンチパターン１４０の内部の少なくとも一側にアンダーカット構造が形成されてもよい。

【0093】

前述したように、本発明の発光素子１２０は、アノード１２１、有機層１２２及びカソード１２３を含むことができる。

【0094】

有機層１２２は、アノード１２１とカソード１２３との間に配置され得る。

【0095】

有機層１２２は、アノード１２１及びカソード１２３から供給された電子と正孔の結合により光が発光する領域である。

【0096】

本発明の第１実施例に係る有機層１２２は、複数のサブ画素ＳＰそれぞれに配置される発光層及び複数のサブ画素ＳＰに共通して配置される共通層を含むことができるが、これに制限されない。

【0097】

即ち、有機発光表示装置の品質及び生産性の向上のために発光素子の効率、寿命向上及び消費電力低減等のための多様な構造が提案されている。

【0098】

これによって、一つのスタック、即ち、一つの発光ユニットを適用する発光素子構造だけではなく、向上した効率及び寿命特性を具現するために複数のスタック、即ち、複数の発光ユニットの積層を利用するタンデム構造の発光素子が提案されている。

【0099】

このようなタンデム構造、即ち、第１発光ユニットと第２発光ユニットの積層を利用した２スタック構造の発光素子は、電子と正孔の再結合を通して発光が起こる発光領域が第１発光ユニットと第２発光ユニットそれぞれに位置し、第１発光ユニットの第１発光層と第２発光ユニットの第２発光層でそれぞれ発光する光が補強干渉を起こしながら単一スタック構造の発光素子に対比して高い輝度を提供できる。

【0100】

また、発光素子において一つの画素を構成する複数のサブ画素間の距離は、有機発光表示装置が高解像度へ行くほど小さくなるが、発光層（ｅｍｉｓｓｉｏｎ ｌａｙｅｒ：ＥＭＬ）を除く正孔注入層（ＥＩＬ）、正孔輸送層（ＨＴＬ）、電荷生成層（ＣＧＬ）、電子注入層（ＥＩＬ）、電子輸送層（ＥＴＬ）等のような補助有機層は、共通マスク（Ｃｏｍｍｏｎ Ｍａｓｋ）を利用して複数個のサブ画素全てに対応するように堆積されて共通層（ｃｏｍｍｏｎ ｌａｙｅｒ）に形成され、それぞれ異なる波長の光を発生させる複数のサブ画素内の発光層は、ファインメタルマスクを利用してそれぞれのサブ画素に対応するように個別的に堆積されて形成され得る。

【0101】

前記のような発光素子の場合、アノードとカソードとの間に電圧が印加されるとき、前記のように発光素子内に形成された共通層を通して発光素子の水平方向に水平漏れ電流（ｌａｔｅｒａｌ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が発生しながら、発光が要求されるサブ画素だけではなく隣接して位置する所望しないサブ画素が発光しながら現れる混色不良が発生している。

【0102】

前記のような混色不良は、単一スタック構造の発光素子に対比して光の補強干渉を利用する第１発光ユニットと第２発光ユニットの積層を利用した２スタック構造の発光素子においてさらに激しく現れ得る。

【0103】

そこで、本発明においては、図３及び図４に示されたように、複数のサブ画素ＳＰの間に複数のトレンチパターン１４０を形成して隣り合うサブ画素ＳＰ間の共通層及びカソード１２３を一部断線させることで、マルチスタック構造の表示装置の駆動時、漏れ電流を削減および/または最小化することを特徴とする。

【0104】

また図３乃至図５を参照すると、アノード１２１及び平坦化層１１５上にバンク１１６が配置され得る。バンク１１６は、複数のサブ画素ＳＰを区分するために、複数のサブ画素ＳＰの間に配置された絶縁層である。

【0105】

バンク１１６は、アノード１２１の一部を露出させる開口部ＯＰを含むことができる。バンク１１６は、アノード１２１のエッジまたは縁部分を覆うように配置された有機絶縁物質であってよい。バンク１１６は、例えば、ポリイミド、アクリルまたはベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）系樹脂からなり得るが、これに制限されるものではない。

【0106】

バンク１１６上に少なくとも一つのスペーサー１６０が配置され得る。

【0107】

スペーサー１６０は、発光素子１２０を形成するとき、堆積マスクと一定の距離を維持するためにバンク１１６上に配置され得る。即ち、スペーサー１６０により堆積マスクとスペーサー１６０の下のバンク１１６及びアノード１２１は堆積マスクと一定の距離を維持でき、接触による損傷を防止することができる。スペーサー１６０は、堆積マスクと接触する面積を削減および/または最小化するように、上部へ行くほど幅が狭くなる形態、例えば、テーパ形状になされ得る。

【0108】

アノード１２１及びバンク１１６上に有機層１２２が配置され得る。このとき、有機層１２２は、トレンチパターン１４０の底には形成されるが、側面には形成されず、トレンチパターン１４０により隣り合うサブ画素ＳＰの間に有機層１２２が一部断線され得る。

【0109】

有機層１２２は、複数のサブ画素ＳＰそれぞれに配置される発光層及び複数のサブ画素ＳＰに共通して配置される共通層を含むことができる。発光層は、特定色相の光を発光するための有機層であり、第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３それぞれに互いに異なる発光層が配置され得る。ただし、本発明は、これに制限されるものではなく、全てのサブ画素ＳＰそれぞれに複数の発光層を備えて白色を発光してもよい。

【0110】

共通層は、発光層の発光効率を改善するために配置される有機層である。共通層は、複数のサブ画素ＳＰにわたって一つの層に形成され得る。即ち、複数のサブ画素ＳＰそれぞれの共通層は、互いに連結されて一体になされ得る。このとき、共通層は、正孔注入層、正孔輸送層、電子輸送層、電子注入層、電荷生成層等を含むことができるが、これに制限されるものではない。

【0111】

有機層１２２上にカソード１２３が配置され得る。

【0112】

カソード１２３は、有機層１２２に電子を供給するので、仕事関数の低い導電性物質からなり得る。カソード１２３は、複数のサブ画素ＳＰにわたって一つの層に形成され得る。即ち、複数のサブ画素ＳＰそれぞれのカソード１２３は、互いに連結されて一体になされてもよい。このとき、カソード１２３は、例えば、インジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）等のような透明導電性物質またはイッテルビウム（Ｙｂ）合金で形成され得、金属ドーピング層がさらに含まれてもよく、これに制限されない。一方、図面に示されてはいないが、カソード１２３は、低電位電源配線と電気的に連結されて低電位電源信号の供給を受けることができる。

【0113】

一方、前述したように、複数の発光素子１２０の共通層は、複数のサブ画素ＳＰ全体にわたって一つの層に形成され得る。複数のサブ画素ＳＰの発光素子１２０が共通層を共有する構造に形成されることで、特定サブ画素ＳＰの発光素子１２０を発光させるとき、隣り合うサブ画素ＳＰの発光素子１２０に電流が流れる現象、即ち、電流漏れ現象が発生し得る。電流漏れ現象は、意図しない他のサブ画素ＳＰの発光素子１２０が発光するようになって、複数のサブ画素ＳＰ間の混色を誘発し、消費電力を増加させ得る。また、漏れ電流により色異常及び斑等が視認されて表示品質が低下し得る。例えば、複数のサブ画素ＳＰのうち第１サブ画素ＳＰ１のみが発光する場合に、第１サブ画素ＳＰ１の発光素子１２０を駆動するために供給された電流のうち一部が共通層を通して隣接した第２サブ画素ＳＰ２および／または第３サブ画素ＳＰ３に漏れ得る。

【0114】

そこで、本発明の第１実施例に係る表示装置１００においては、複数のサブ画素ＳＰの間にトレンチパターン１４０を配置して発光素子１２０の共通層を通した漏れ電流を削減および/または最小化することを特徴とする。まず、複数のサブ画素ＳＰの間に複数のトレンチパターン１４０が形成され、複数のトレンチパターン１４０に沿って共通層及びカソード１２３が堆積されるので、漏れ電流が流れる経路の長さを増加させることができる。漏れ電流の経路となる共通層が複数のトレンチパターン１４０及びバンク１１６に沿って形成されるので、共通層の長さが既存より伸び得、漏れ電流の経路の長さが増加し得る。従って、漏れ電流が流れる経路の長さを増加させて抵抗を増加させることができ、漏れ電流が隣接したサブ画素ＳＰの発光素子１２０に流れることを減少させることができる。

【0115】

また、本発明の第１実施例に係る表示装置１００は、トレンチパターン１４０により隣り合うサブ画素ＳＰの間の共通層及びカソード１２３が少なくとも一部で断線され得る。従って、隣り合うサブ画素ＳＰに流れる漏れ電流が削減および/または最小化され得る。

【0116】

一方、表示装置１００の外郭部には、バッファ層１１１、ゲート絶縁層１１２、層間絶縁層１１３及びパッシベーション層１１４が非表示領域ＮＡまで延びて、形成され得る。

【0117】

また、その上に平坦化層１１５及びバンク１１６が非表示領域ＮＡの一部まで形成され得る。
バンク１１６は、平坦化層１１５を覆うように形成され得るが、これに制限されない。

【0118】

図示していないが、カソード１２３が形成された基板１１０の上部にポリマー等の有機物質からなるキャッピング層が形成され得る。ただし、本発明は、これに制限されず、必要に応じてキャッピング層を形成しなくてもよい。

【0119】

キャッピング層は、有機物質や無機物質で形成することができ、熱堆積方式で形成されるため、厚さが比較的に薄く、トレンチパターン１４０により隣り合うサブ画素ＳＰの間で少なくとも一部で断線され得る。例えば、キャッピング層は、約０．１μｍの厚さを有し得る。

【0120】

キャッピング層は、トップエミッション方式の場合、特定屈折率となっており、光を集めて光の放出を向上させる役割を果たすことができ、ボトムエミッション方式の場合、発光素子１２０のカソード１２３に対する緩衝の役割を果たす。

【0121】

キャッピング層は、一つの光学調節層の役割を果たすこともできる。キャッピング層は、外部との屈折率差を調節することで、キャッピング層と外部の境界面で反射率を増加させることができる。このような反射率の増加を通して、キャッピング層は、特定波長でのマイクロキャビティ効果を具現することもできる。このとき、キャッピング層は、サブ画素ＳＰ１、ＳＰ２、ＳＰ３別に異なる厚さに形成されてもよい。

【0122】

キャッピング層上には、本発明に係るバッファ層１５５が形成され、その上に多層に構成された封止層１５０が形成され得る。

【0123】

参考までに、発光素子を含めて有機物を使用する素子は、大気中の気体、特に水分または酸素に非常に脆弱であり、熱に対しても耐久性が弱く、徹底した封止工程が要求される。

【0124】

仮に、適切な封止工程が伴わない場合、素子寿命が急激に低下し、素子内に黒点（ｄａｒｋ ｓｐｏｔ）が形成されて製品の欠陥につながり得る。逆に、素子作製過程で適切な封止工程が適用される場合、素子の信頼性を確保することができ、高品質な素子の生産が可能である。

【0125】

通常、このような封止過程は、大きく２種類の方式に区分される。

【0126】

一つは、ガラスや金属の蓋内に吸湿剤（ｇｅｔｔｅｒ）を貼り付けた後、これを低い透水性を有する接着剤を利用して素子に貼り付ける蓋方式がある。もう一つは、様々な種類の膜を積層して発光素子に貼り付けるか、発光素子上に直接に膜を堆積する薄膜方式がある。

【0127】

この中で薄膜方式で使用される膜は、優れた酸素遮断及び水蒸気遮断特性を有する物質が主に使用され、堆積のために化学気相堆積（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）、プラズマ促進化学堆積（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）、原子層堆積（Ａｔｏｍ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）方式等が使用され得る。

【0128】

封止層１５０を具体的に説明すると、発光素子１２０が形成された基板１１０の上面にキャッピング層が形成され、その上に１次保護膜１５０ａと有機膜１５０ｂ及び２次保護膜１５０ｃが順に形成され、封止手段である封止層１５０を構成する。ただし、封止層１５０を構成する無機膜と有機膜の数は、これに制限されない。

【0129】

１次保護膜１５０ａの場合、無機絶縁膜からなっており、下部段差によってスタックカバレッジがよくないが、有機膜１５０ｂが平坦化の役割を果たすため、２次保護膜１５０ｃは、下部膜による段差に影響を受けない。また、ポリマーからなる有機膜１５０ｂの厚さが十分に厚いため、異物によるクラックも補完できる。

【0130】

２次保護膜１５０ｃを含む基板１１０の前面には、封止のために多層になされた保護フィルムが対向して位置し得、封止層１５０と保護フィルムとの間には、透明で接着特性を有する粘着剤が介在され得る。

【0131】

保護フィルム上には外部から入射した光の反射を防ぐための偏光板が貼り付けられ得る。

【0132】

一方、本発明の第１実施例の場合、有機膜１５０ｂは、インクジェット方式で形成され得る。そこで、外郭部の非表示領域ＮＡには、ポリマーからなる有機膜１５０ｂの流れを制御するために複数のダム１７０ａ、１７０ｂ、１７０ｃが備えられ得る。また、ダム１７０ａ、１７０ｂ、１７０ｃは、外部からの水分浸透を遮断する役割を果たすことができる。

【0133】

そこで、１次保護膜１５０ａは、ダム１７０ａ、１７０ｂ、１７０ｃの上部を含めて非表示領域ＮＡの一端まで延びて、形成され得るが、有機膜１５０ｂは、ダム１７０ａ、１７０ｂ、１７０ｃの前までのみ形成され得、２次保護膜１５０ｃが有機膜１５０ｂを覆って保護することができる。

【0134】

一方、サブ画素ＳＰ間の漏れ電流を防止するためにサブ画素ＳＰの間にトレンチパターン１４０を形成しているが、封止層１５０の１次保護膜１５０ａがトレンチパターン１４０内に完全に堆積されず、信頼性の評価で不良が発生するようになる。即ち、無機膜の１次保護膜１５０ａをトレンチパターン１４０上に直に堆積するようになれば、トレンチパターン１４０の中央に空間（ｖｏｉｄ）が生じて堆積され、ステップカバレッジがよくなくなる。この場合、１次保護膜１５０ａがきちんと堆積されず、信頼性不良を誘発するようになる。また、これによって明暗斑や輝点等の表示品質不良が発生するようになる。

【0135】

特に、１次保護膜１５０ａの無機膜は、異物を完全に覆うように堆積されず、封止層１５０の成膜不良を引き起こす。即ち、１次保護膜１５０ａが異物の逆テーパ部分を完全に覆うことができず、逆テーパ部分に隙間（ｓｅａｍ）が形成されるようになる。

【0136】

そこで、本発明は、封止層１５０の成膜前に、開始剤を利用した化学気相堆積（Ｉｎｉｔｉａｔｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＣＶＤ）方式でトレンチパターン１４０内にバッファ層１５５を堆積することを特徴とする。ｉＣＶＤ方式のバッファ層１５５は、トレンチパターン１４０の内面を覆うように堆積され得、バッファ層１５５の厚さが十分に薄ければトレンチパターン１４０の内部形状に沿って堆積され得る。ただし、本発明は、これに制限されず、堆積条件によってトレンチパターン１４０内を完全に満たすように堆積されてもよい。

【0137】

また、本発明のバッファ層１５５は、スペーサー１６０の屈曲に沿ってスペーサー１６０上に堆積され得る。

【0138】

本発明の第１実施例のバッファ層１５５は、０．３μｍ－１．０μｍの厚さを有し得、１次保護膜１５０ａと有機膜１５０ｂ及び２次保護膜１５０ｃは、それぞれ０．３μｍ－１．０ｕｍ、１．０μｍ－１１．０ｕｍ及び０．３μｍ－１．０μｍの厚さを有し得る。

【0139】

このとき、バッファ層１５５は、約１．４５－１．６０の屈折率を有し、１次保護膜１５０ａ及び２次保護膜１５０ｃは、約１．４－１．９の屈折率を有し得る。

【0140】

バッファ層１５５は、外郭部の非表示領域ＮＡまで延びて、形成され得る。

【0141】

非表示領域ＮＡまで延びて、形成されたバッファ層１５５は、複数のダム１７０ａ、１７０ｂ、１７０ｃの屈曲に沿って複数のダム１７０ａ、１７０ｂ、１７０ｃ上に堆積され得る。

【0142】

特に、ｉＣＶＤ方式で形成されたバッファ層１５５は、その上部の１次保護膜１５０ａの無機膜と反応せず、１次保護膜１５０ａが円滑に堆積され得る。

【0143】

ｉＣＶＤ方式は、液相工程と知られたフリーラジカルを利用した連鎖重合反応を利用することであり、開始剤及びモノマーを気化させて気相で高分子反応がなされるようにすることで、高分子薄膜を基板の表面に堆積させる方式である。このとき、開始剤及びモノマーは、単純に混合する場合、重合反応が起こらないが、気相反応器内に位置した高温のフィラメントにより開始剤が分解されてラジカルが生成されると、それによるモノマーが活性化されて連鎖重合反応がなされ得る。

【0144】

ｉＣＶＤ方式は、有機溶媒またはその他の添加物なしにもモノマー及びラジカルだけを利用して反応を起こすため、既存の液相工程を通した高分子合成法より高い純度の薄膜を生成できる。即ち、ｉＣＶＤ方式は、有機溶媒を使用しないので各種の不純物による問題が発生せず、乾燥工程であるので多様な種類の基板に堆積が可能であり、常温で進行するため熱による発光素子に対する損傷がない長所がある。

【0145】

このように本発明の第１実施例は、１次保護膜１５０ａの下部にｉＣＶＤ方式のバッファ層１５５を堆積してトレンチパターン１４０の内面を覆うことで封止層１５０の成膜不良を防止できるようになる。そこで、表示装置１００の信頼性を向上させ、明暗斑や輝点等の表示品質不良を防止して表示品質を向上させることができるようになる。

【0146】

そして、ｉＣＶＤ方式のバッファ層１５５は、インクジェット方式の有機膜１５０ｂとは異なり、工程条件によって共形的に、または平坦に堆積され得る。また、ｉＣＶＤ方式のバッファ層１５５は、工程条件によって流動性に堆積されてもよい。

【0147】

図６は、ｉＣＶＤバッファ層の工程条件を示す表である。

【0148】

図７ａ乃至図７ｄは、ｉＣＶＤバッファ層の表面特性を示す写真である。

【0149】

図８ａ乃至図８ｄは、ｉＣＶＤバッファ層の表面特性を示す他の写真である。

【0150】

図６は、開始剤とモノマーの種類を含めてｉＣＶＤバッファ層の工程条件を例に挙げて示す表である。

【0151】

図７ａ乃至図７ｄは、１μｍの深さのトレンチパターン上に堆積されたｉＣＶＤバッファ層の表面特性を例に示すＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。

【0152】

図８ａ乃至図８ｄは、５μｍの深さのトレンチパターン上に堆積されたｉＣＶＤバッファ層の表面特性を例に示すＳＥＭ写真である。

【0153】

図７ａ乃至図７ｄは、トレンチパターンの縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）が１：５の場合であり、図８ａ乃至図８ｄは、トレンチパターンの縦横比が５：５の場合である。

【0154】

図７ａと図８ａが図６の＃１に従って堆積されたバッファ層の表面特性を示し、図７ｂと図８ｂが図６の＃２に従って堆積されたバッファ層の表面特性を示している。図７ｃと図８ｃが図６の＃３に従って堆積されたバッファ層の表面特性を示し、図７ｄと図８ｄが図６の＃４に従って堆積されたバッファ層の表面特性を示している。

【0155】

図６を参照すると、ｉＣＶＤバッファ層の堆積に、例としてｔｅｒｔ－ブチルペルオキシド（Ｔｅｒｔ－Ｂｕｔｙｌ Ｐｅｒｏｘｉｄｅ、ＴＢＰＯ）の開始剤を使用する一方、グリシジルメタクリレート（Ｇｌｙｃｉｄｙｌ Ｍｅｔｈａｃｒｙｌａｔｅ；ＧＭＡ）のモノマー１または２－ヒドロキシエチルアクリル酸（２－Ｈｙｄｒｏｘｙｅｔｈｙｌ Ａｃｒｙｌａｔｅ；ＨＥＡ）のモノマー２を使用した。ただし、これに制限されるものではなく、モノマーとしてエチレングリコールジアクリレート（Ｅｔｈｙｌｅｎｅ Ｇｌｙｃｏｌ Ｄｉａｃｒｙｌａｔｅ；ＥＧＤＡ）を使用してもよい。本発明に使用されるモノマーは、アクリル系列以外にスチレン系列またはシロキサン系列等がある。この場合、ｉＣＶＤバッファ層は、厚さ０．５μｍ基準に約１．５０～１．５１の屈折率を有し得、厚さが増加しても大きな変化はないことが分かる。また、ｉＣＶＤバッファ層は、モノマーの材料と関係なく可視光線領域で透過率が約１００％であり、インクジェット方式のバッファ層と等しいことが分かる。

【0156】

開始剤とモノマー２の流量、開始剤とモノマー１、２の温度及び圧力等の条件は同一に設定した状態でモノマー１の流量を変更して、堆積されたｉＣＶＤバッファ層の表面特性を観察した。

【0157】

このとき、開始剤とモノマー２の流量は、それぞれ３０ｓｃｃｍと２８ｓｃｃｍであり、開始剤とモノマー１、２の温度は、それぞれ３０℃、３０℃及び４５℃であり、フィラメントとステージ及びチャンバーの温度は、それぞれ１４０℃と３０℃及び７０℃であり、チャンバーの圧力は、２００ｍＴｏｒｒであってよい。

【0158】

この状態でモノマー１の流量を４５ｓｃｃｍ、５６ｓｃｃｍ、８４ｓｃｃｍ及び１１２ｓｃｃｍに変更した。

【0159】

その結果、図７ａ乃至図７ｄ及び図８ａ乃至図８ｄを参照すると、図６の＃１、＃２の場合、流動性に堆積され、＃３、＃４の場合、共形的に堆積されたことが分かる。ただし、＃１でトレンチパターンの縦横比が１：５の場合には、図７ａのように流動性に堆積されたことが分かるが、トレンチパターンの縦横比が５：５の場合には、図８ａのように薄膜がトレンチパターンを完全に覆うことはできないことが分かる。薄膜が共形的に堆積されるか流動性に堆積されるかは、モノマーの分率により決定され得る。一例として、モノマー１とモノマー２の分率が約１．６：１～２：１の場合に薄膜が流動性に堆積され得、約３：１～４：１の場合に薄膜が共形的に堆積され得るが、これに制限されない。

【0160】

ここで、モノマー１がメインモノマーとして使用され得、モノマー２がサブモノマーとして使用され得るが、これに制限されず、２種類以上のモノマーの共重合で分率によって薄膜が共形的に堆積されるか流動性に）堆積され得る。

【0161】

図９は、異物の上部に堆積された封止層の成膜状態を示す写真である。

【0162】

図１０ａ乃至図１０ｄは、異物の上部に堆積されたｉＣＶＤバッファ層の成膜状態を示す写真である。

【0163】

図９は、基板の上部に既存のように無機膜の１次保護膜を直に堆積した場合であり、図１０ａ乃至図１０ｄは、基板の上部にｉＣＶＤバッファ層を堆積した後に１次保護膜を堆積した場合である。

【0164】

図９を参照すると、１次保護膜の無機膜は異物の逆テーパ部分を完全に覆うことができず、逆テーパ部分に隙間（ｓｅａｍ）が形成されることが分かる。

【0165】

これに対して、図１０ａ乃至図１０ｄを参照すると、基板の上部にｉＣＶＤバッファ層を堆積した後に１次保護膜を堆積した場合は、異物の形態に関係なくｉＣＶＤバッファ層及び無機膜が異物の逆テーパ部分を完全に覆うように堆積されることが分かる。その結果、ｉＣＶＤバッファ層は、異物の形態と関係なく異物上に隙間（ｓｅａｍ）なしに堆積可能であることが分かる。即ち、ｉＣＶＤバッファ層は、逆テーパ部分に隙間（ｓｅａｍ）なしに堆積することができる。

【0166】

参考までに、異物は、キャッピング層の上部に形成される可能性が大きいが、発光素子からキャッピング層までは一つの真空チャンバーで進行し得るが、封止層は、他の工程チャンバーで進行することで、キャッピング層の上部に異物が形成される可能性が大きい。

【0167】

一方、本発明の有機膜もｉＣＶＤ方式で堆積することができ、それを次の図１１及び図１２を参照して詳細に説明する。

【0168】

図１１は、本発明の第２実施例に係る表示装置の一部の断面図である。

【0169】

図１２は、図１１の表示装置の外郭部を示す断面図である。

【0170】

図１１及び図１２の表示装置は、前述した図４及び図５の表示装置１００と比較して封止層２５０の有機膜２５０ｂの構成のみが異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。同じ構成に対しては、同じ図面符号を使用する。

【0171】

図１１及び図１２を参照すると、本発明の第２実施例に係る表示装置は、前述した図４及び図５の表示装置と実質的に同一に基板１１０、バッファ層１１１、ゲート絶縁層１１２、層間絶縁層１１３、パッシベーション層１１４、平坦化層１１５、バンク１１６、高電位電源配線、スキャン配線、データ配線、初期化信号配線、発光制御信号配線、第５トランジスタＴ５、発光素子１２０、スペーサー１６０、バッファ層２５５及び封止層２５０を含むことができる。

【0172】

図１１においては、説明の便宜のために、一つのサブ画素の画素回路の複数のトランジスタ及びキャパシタのうち第５トランジスタＴ５だけを示した。

【0173】

複数のサブ画素は、光を発光する個別単位であり、複数のサブ画素それぞれには、発光素子１２０が配置され得る。

【0174】

複数のサブ画素の間に複数のスペーサー１６０が配置され得る。

【0175】

また、複数のサブ画素の間に複数のトレンチパターン１４０が配置され得る。複数のトレンチパターン１４０は、バンク１１６の上部厚さの一部が除去されて形成され得るが、本発明は、これに制限されるものではなく、バンク１１６の厚さ全部が除去されて形成されてもよい。

【0176】

トレンチパターン１４０により隣り合うサブ画素の間の有機層１２２及びカソード１２３が一部断線され得る。

【0177】

このようなトレンチパターン１４０は、マルチスタック構造で発生する側面漏れ電流を削減および/または最小化することができる。

【0178】

即ち、アノード１２１及びバンク１１６上に有機層１２２及びカソード１２３が配置され得る。このとき、有機層１２２及びカソード１２３は、トレンチパターン１４０の底には形成されるが、側面には形成されず、隣り合うサブ画素の間に有機層１２２及びカソード１２３が少なくとも一部で断線され得る。従って、隣り合うサブ画素に流れる漏れ電流が削減および/または最小化され得る。

【0179】

一方、表示装置の外郭部には、バッファ層１１１、ゲート絶縁層１１２、層間絶縁層１１３及びパッシベーション層１１４が非表示領域ＮＡまで延びて、形成され得る。

【0180】

また、その上に平坦化層１１５及びバンク１１６が非表示領域ＮＡの一部まで形成され得る。

【0181】

図示していないが、カソード１２３が形成された基板１１０の上部にポリマー等の有機物質からなるキャッピング層が形成され得る。

【0182】

キャッピング層上には本発明に係るバッファ層２５５が形成され、その上に多層に構成された封止層２５０が形成され得る。

【0183】

本発明に係る封止層２５０は、バッファ層２５５上に形成される１次保護膜２５０ａ、１次保護膜２５０ａ上に形成される有機膜２５０ｂ及び有機膜２５０ｂ上に形成される２次保護膜２５０ｃを含んで構成され得るが、これに制限されない。

【0184】

１次保護膜２５０ａ及び２次保護膜２５０ｃは、無機絶縁膜からなり得、有機膜２５０ｂは、ｉＣＶＤの有機絶縁膜からなり得る。

【0185】

この場合、前述した本発明の第１実施例とは異なり、外郭部の非表示領域ＮＡに複数のダムを備える必要がなく、ベゼル幅が減少する効果を提供する。即ち、ダムは、液相工程であるインクジェット工程でインクが硬化される時に広がって溢れることを防止する物理的構造物であるが、ｉＣＶＤ工程は気相堆積であるため、インクのように広がって溢れる問題が発生しない。そこで、ダムを除去でき、その結果、ベゼル幅が前述した第１実施例よりＷだけ減少する効果を提供する。

【0186】

そこで、１次保護膜２５０ａは、非表示領域ＮＡの一端まで延びて、形成されるのに対し、有機膜２５０ｂ及び２次保護膜２５０ｃは、非表示領域ＮＡの一部までのみ延びて、形成され得、２次保護膜２５０ｃが有機膜２５０ｂを覆って保護することができる。

【0187】

併せて、湿式工程であるインクジェット方式は、高解像度ヘッドと粘度の低い材料を使用しても１μｍ以下の厚さを具現しにくいが、ｉＣＶＤ工程は乾式工程であり、厚さを堆積時間で調節できて１μｍ以下の厚さを具現でき、１μｍ前後の厚さも安定して具現できる。

【0188】

そこで、表示領域ＡＡでも封止層２５０の厚さを薄くすることができ、素子の内部で全反射する光量を減らし、高解像度パネルでの色視野角改善及び混色防止等が可能な利点がある。即ち、高解像度パネルでは画素のピッチ、即ち、画素間の距離が減るが、既存の厚さの封止層を使用する場合、光経路が隣り合う画素を侵して混色が発生するか色視野角が小さくなり得る。

【0189】

一方、前述したように、本発明は、封止層２５０の成膜前に、ｉＣＶＤ方式でトレンチパターン１４０内にバッファ層２５５を堆積することを特徴とする。ｉＣＶＤ方式のバッファ層２５５は、トレンチパターン１４０の内面を覆うように共形的に堆積され得、堆積条件によってトレンチパターン１４０内を完全に満たすように堆積されてもよい。

【0190】

また、本発明のバッファ層２５５は、スペーサー１６０の屈曲に沿ってスペーサー１６０上に堆積され得る。

【0191】

バッファ層２５５は、外郭部の非表示領域ＮＡの一端まで延びて、形成され得る。

【0192】

非表示領域ＮＡまで延びて、形成されたバッファ層２５５上に１次保護膜２５０ａが堆積され得る。

【0193】

特に、ｉＣＶＤ方式で形成されたバッファ層２５５は、その上部の１次保護膜２５０ａの無機膜と反応せず、１次保護膜２５０ａが円滑に堆積され得る。

【0194】

本発明の第２実施例のバッファ層２５５は、０．３μｍ－１．０μｍの厚さを有し得、１次保護膜２５０ａと有機膜２５０ｂ及び２次保護膜２５０ｃは、それぞれ０．３μｍ－１．０ｕｍ、０．３μｍ－１．５ｕｍ及び０．３μｍ－１．０μｍの厚さを有し得る。この場合、全体厚さは１．２μｍ－４．５μｍであり、前述した第１実施例の１．９μｍ－１４．０μｍに比して減ったことが分かる。

【0195】

このとき、バッファ層２５５は、約１．４５－１．６０の屈折率を有し、１次保護膜２５０ａ及び２次保護膜２５０ｃは、約１．４－１．９の屈折率を有し得る。

【0196】

このように本発明の第２実施例は、１次保護膜２５０ａの下部にｉＣＶＤ方式でバッファ層２５５を堆積してトレンチパターン1４０の内面を覆うことで封止層２５０の成膜不良を防止できるようになる。

【0197】

また、本発明の第２実施例は、工程中に異物が発生しても、ｉＣＶＤ方式のバッファ層２５５が異物の逆テーパ部分を完全に覆うように堆積されることを特徴とする。これによって、異物の上部にバッファ層２５５及び１次保護膜２５０ａが隙間（ｓｅａｍ）なしに堆積され得る。

【0198】

一方、本発明のｉＣＶＤバッファ層は、トレンチパターンの内部を含めてトレンチパターンを完全に覆うように流動性に堆積され得、それを次の図１３を参照して詳細に説明する。

【0199】

図１３は、本発明の第３実施例に係る表示装置の一部の断面図である。

【0200】

図１３の本発明の第３実施例の表示装置は、前述した図１１の表示装置と比較してｉＣＶＤバッファ層３５５が流動性に堆積されることのみが異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。同じ構成に対しては、同じ図面符号を使用する。

【0201】

図１３を参照すると、本発明の第３実施例に係る表示装置は、前述した図１１の表示装置と実質的に同一に基板１１０、バッファ層１１１、ゲート絶縁層１１２、層間絶縁層１１３、パッシベーション層１１４、平坦化層１１５、バンク１１６、高電位電源配線、スキャン配線、データ配線、初期化信号配線、発光制御信号配線、第５トランジスタＴ５、発光素子１２０、スペーサー１６０、バッファ層３５５及び封止層２５０を含むことができる。

【0202】

図１３においては、説明の便宜のために、一つのサブ画素の画素回路の複数のトランジスタ及びキャパシタのうち第５トランジスタＴ５だけを示した。

【0203】

複数のサブ画素は、光を発光する個別単位であり、複数のサブ画素それぞれには、発光素子１２０が配置され得る。

【0204】

複数のサブ画素の間に複数のスペーサー１６０が配置され得る。

【0205】

また、複数のサブ画素の間に複数のトレンチパターン１４０が配置され得る。

【0206】

トレンチパターン１４０により隣り合うサブ画素の間の有機層１２２及びカソード１２３が一部断線され得る。

【0207】

このようなトレンチパターン１４０は、マルチスタック構造で発生する側面漏れ電流を削減および/または最小化することができる。

【0208】

図示していないが、カソード１２３が形成された基板１１０の上部にポリマー等の有機物質からなるキャッピング層が形成され得る。

【0209】

キャッピング層上には、本発明に係るバッファ層３５５が形成され、その上に多層に構成された封止層２５０が形成され得る。

【0210】

本発明に係る封止層２５０は、バッファ層３５５上に形成される１次保護膜２５０ａ、１次保護膜２５０ａ上に形成される有機膜２５０ｂ及び有機膜２５０ｂ上に形成される２次保護膜２５０ｃを含んで構成され得るが、これに制限されない。

【0211】

１次保護膜２５０ａ及び２次保護膜２５０ｃは、無機絶縁膜からなり得、有機膜２５０ｂは、ｉＣＶＤの有機絶縁膜からなり得る。

【0212】

この場合、前述した本発明の第２実施例と同一に外郭部の非表示領域に複数のダムを備える必要がなく、ベゼル幅が減少する効果を提供する。

【0213】

本発明の第３実施例のバッファ層３５５は、０．３μｍ－５．０μｍの厚さを有し得、１次保護膜２５０ａと有機膜２５０ｂ及び２次保護膜２５０ｃは、それぞれ０．３μｍ－１．０ｕｍ、０．３μｍ－１．５ｕｍ及び０．３μｍ－１．０μｍの厚さを有し得る。この場合、全体厚さは、１．２μｍ－８．５μｍであり、前述した第１実施例の１．９μｍ－１４．０μｍに比して減ったことが分かる。第２実施例とは、バッファ層３５５の厚さのみが異なるだけで、封止層２５０の厚さは同一であり得る。

【0214】

このとき、バッファ層３５５は、約１．４５－１．６０の屈折率を有し、１次保護膜２５０ａ及び２次保護膜２５０ｃは、約１．４－１．９の屈折率を有し得る。

【0215】

一方、本発明の第３実施例は、封止層２５０の成膜前に、ｉＣＶＤ方式でバッファ層３５５をトレンチパターン１４０の内部を含めてトレンチパターン１４０を完全に覆うように流動性に堆積することを特徴とする。

【0216】

バッファ層３５５は、外郭部の非表示領域の一端まで延びて、形成され得る。

【0217】

非表示領域まで延びて、形成されたバッファ層３５５上に１次保護膜２５０ａが堆積され得る。

【0218】

特に、ｉＣＶＤ方式で形成されたバッファ層３５５は、その上部の１次保護膜２５０ａの無機膜と反応せず、トレンチパターン１４０を完全に覆うように流動性に堆積されることで１次保護膜２５０ａが円滑に堆積され得る。その結果、封止層２５０の成膜不良を防止できるようになる。

【0219】

また、工程中に異物が発生しても、ｉＣＶＤ方式のバッファ層３５５が異物を含めてトレンチパターン１４０を完全に覆うように流動性に堆積されることでバッファ層３５５及び１次保護膜２５０ａが隙間（ｓｅａｍ）なしに堆積され得る。併せて、バッファ層３５５が流動性に堆積されることで素子の段差が緩和され得る。そこで、封止層２５０を緩和された素子の段差の上部に形成することで、その厚さをさらに薄く形成することができ、純粋封止機能を強化することに利点がある。

【0220】

一方、本発明は、スペーサーが逆テーパに形成された場合にも適用可能であり、それを次の図１４乃至図１６を参照して詳細に説明する。

【0221】

図１４は、本発明の第４実施例に係る表示装置の一部の断面図である。

【0222】

図１５は、本発明の第５実施例に係る表示装置の一部の断面図である。

【0223】

図１６は、本発明の第６実施例に係る表示装置の一部の断面図である。

【0224】

図１４乃至図１６の本発明の第４、第５及び第６実施例の表示装置は、それぞれ本発明の第１、第２及び第３実施例に係る表示装置と比較してスペーサー４６０が逆テーパに形成されたことのみが異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。同じ構成に対しては、同じ図面符号を使用する。

【0225】

図１４乃至図１６を参照すると、本発明の第４、第５及び第６実施例に係る表示装置は、前述した第１、第２及び第３実施例に係る表示装置と実質的に同一に基板１１０、バッファ層１１１、ゲート絶縁層１１２、層間絶縁層１１３、パッシベーション層１１４、平坦化層１１５、バンク１１６、高電位電源配線、スキャン配線、データ配線、初期化信号配線、発光制御信号配線、第５トランジスタＴ５、発光素子１２０、スペーサー４６０、バッファ層４５５、６５５及び封止層１５０、５５０を含むことができる。

【0226】

図１４乃至図１６においては、説明の便宜のために、一つのサブ画素の画素回路の複数のトランジスタ及びキャパシタのうち第５トランジスタＴ５だけを示した。

【0227】

複数のサブ画素は、光を発光する個別単位であり、複数のサブ画素それぞれには、発光素子１２０が配置され得る。

【0228】

複数のサブ画素の間に複数のスペーサー４６０が配置され得る。本発明の第４、第５及び第６実施例のスペーサー４６０は、逆テーパ形態を有することを特徴とする。即ち、スペーサー４６０の下辺の長さが上辺の長さより短いことを特徴とする。

【0229】

また、複数のサブ画素の間に複数のトレンチパターン１４０が配置され得る。

【0230】

トレンチパターン１４０により隣り合うサブ画素の間の一部の有機層１２２及びカソード１２３が断線され得る。

【0231】

このようなトレンチパターン１４０は、マルチスタック構造で発生する側面漏れ電流を削減および/または最小化することができる。

【0232】

図示していないが、カソード１２３が形成された基板１１０の上部にポリマー等の有機物質からなるキャッピング層が形成され得る。

【0233】

キャッピング層上には、本発明に係るバッファ層４５５、６５５が形成され、その上に多層に構成された封止層１５０、５５０が形成され得る。

【0234】

本発明に係る封止層１５０、５５０は、バッファ層４５５、６５５上に形成される１次保護膜１５０ａ、５５０ａ、１次保護膜１５０ａ、５５０ａ上に形成される有機膜１５０ｂ、５５０ｂ及び有機膜１５０ｂ、５５０ｂ上に形成される２次保護膜１５０ｃ、５５０ｃを含んで構成され得るが、これに制限されない。

【0235】

このとき、１次保護膜１５０ａ、５５０ａ及び２次保護膜１５０ｃ、５５０ｃは、無機絶縁膜からなり得る。また、第４実施例の有機膜１５０ｂは、インクジェット方式の有機絶縁膜からなり、第５、第６実施例の有機膜５５０ｂは、ｉＣＶＤの有機絶縁膜からなり得る。

【0236】

有機膜５５０ｂがｉＣＶＤの有機絶縁膜からなる場合、前述した本発明の第２、第３実施例と同一に外郭部の非表示領域に複数のダムを備える必要がなく、ベゼル幅が減少する効果を提供する。
一方、本発明の第４、第５及び第６実施例は、封止層１５０、５５０の成膜前に、ｉＣＶＤ方式でバッファ層４５５、６５５を堆積することを特徴とする。

【0237】

このとき、本発明の第４、第５実施例に係るバッファ層４５５は、トレンチパターン１４０の内面を覆うように共形的に堆積され得、バッファ層４５５の厚さが十分に薄ければトレンチパターン１４０の内部形状に沿って堆積され得る。ただし、この場合、その上に堆積される１次保護膜１５０ａ、５５０ａがスペーサー４６０の逆テーパ部分を完全に覆うことができず、逆テーパ部分に隙間（ｓｅａｍ）（図１４及び図１５に点線で示す）が形成され得る。しかし、この場合にも、バッファ層４５５がスペーサー４６０の逆テーパ部分を隙間（ｓｅａｍ）が形成されないように完全に覆うように堆積され得る。

【0238】

一方、第６実施例に係るバッファ層６５５は、トレンチパターン１４０の内部を含めてトレンチパターン１４０を完全に覆うように流動性に堆積され得る。この場合、バッファ層６５５がスペーサー４６０の逆テーパ部分を十分な厚さに覆うように堆積されることで、その上に１次保護膜５５０ａが隙間（ｓｅａｍ）が形成されないように堆積され得る。バッファ層４５５、６５５は、外郭部の非表示領域の一端まで延びて、形成され得る。

【0239】

非表示領域まで延びて、形成されたバッファ層４５５、６５５上に１次保護膜１５０ａ、５５０ａが堆積され得る。

【0240】

特に、ｉＣＶＤ方式で形成されたバッファ層４５５、６５５は、その上部の１次保護膜１５０ａ、５５０ａの無機膜と反応せず、トレンチパターン１４０の内面を覆うかトレンチパターン１４０を完全に覆うように堆積されることで１次保護膜１５０ａ、５５０ａが円滑に堆積され得る。その結果、封止層１５０、５５０の成膜不良を防止できるようになる。

【0241】

また、工程中に異物が発生しても、ｉＣＶＤ方式のバッファ層４５５、６５５が異物の逆テーパ部分を完全に覆うように堆積されることを特徴とする。これによって、異物の上部にバッファ層４５５、６５５及び１次保護膜１５０ａ、５５０ａが隙間（ｓｅａｍ）なしに堆積され得る。

【0242】

本発明の実施例に係る表示装置は、下記のように説明され得る。

【0243】

本発明の一実施例に係る表示装置は、複数のサブ画素が定義された基板、前記複数のサブ画素の間に配置されたバンク、前記複数のサブ画素の間に配置され、前記バンクの上面厚さの一部が除去された少なくとも一つのトレンチパターン、前記バンク上に、開始剤を利用した化学気相堆積（Ｉｎｉｔｉａｔｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＣＶＤ）方式で前記トレンチパターンの内面を覆うように堆積されるバッファ層、及び前記バッファ層上に配置された封止層を含むことができる。

【0244】

本発明の他の特徴によれば、表示装置は、前記複数のサブ画素それぞれに配置されたアノード、前記複数のアノード上に配置された有機層、及び前記有機層上に配置されたカソードをさらに含み、前記有機層及び前記カソードは、前記トレンチパターンで隣り合うサブ画素間に互いに断線され得る。

【0245】

本発明のまた他の特徴によれば、前記バッファ層は、開始剤と少なくとも２個のアクリル系列モノマーの共重合で形成され得る。

【0246】

本発明のまた他の特徴によれば、前記開始剤は、ｔｅｒｔ－ブチルペルオキシド（Ｔｅｒｔ－Ｂｕｔｙｌ Ｐｅｒｏｘｉｄｅ、ＴＢＰＯ）を含み、前記モノマーは、グリシジルメタクリレート（Ｇｌｙｃｉｄｙｌ Ｍｅｔｈａｃｒｙｌａｔｅ；ＧＭＡ）のモノマー１及び２－ヒドロキシエチルアクリル酸（２－Ｈｙｄｒｏｘｙｅｔｈｙｌ Ａｃｒｙｌａｔｅ；ＨＥＡ）のモノマー２を含み、前記モノマー１と前記モノマー２の分率によって前記トレンチパターンが共形的にまたは流動性に堆積され得る。

【0247】

本発明のまた他の特徴によれば、前記モノマー１とモノマー２の分率は、１．６：１～２：１に設定され、前記バッファ層は、前記トレンチパターンの内部形状に沿って前記トレンチパターンの内面を覆うように共形的に堆積され得る。

【0248】

本発明のまた他の特徴によれば、前記モノマー１とモノマー２の分率は、３：１～４：１に設定され、前記バッファ層は、前記トレンチパターンの内部を含めて前記トレンチパターンの上部を覆うように流動性に堆積され得る。

【0249】

本発明のまた他の特徴によれば、前記バンクの上部に異物が配置される場合、前記バッファ層は、隙間（ｓｅａｍ）なしに前記異物の逆テーパ部分を全て覆うように堆積され得る。

【0250】

本発明のまた他の特徴によれば、前記封止層は、前記バッファ層上に配置される１次保護膜、前記１次保護膜上に配置される有機膜、及び前記有機膜上に配置される２次保護膜を含み、前記バッファ層は、前記基板の非表示領域まで延びて、配置され得る。

【0251】

本発明のまた他の特徴によれば、前記非表示領域に配置される複数のダムをさらに含み、前記有機膜は、前記複数のダムの前まで延びて、配置され得る。

【0252】

本発明のまた他の特徴によれば、前記バッファ層は、前記複数のダムの屈曲に沿って前記複数のダム上に堆積され得る。

【0253】

本発明のまた他の特徴によれば、前記有機膜は、前記ｉＣＶＤ方式で前記１次保護膜上に堆積され、前記有機膜は、前記非表示領域の一部まで延び得る。

【0254】

本発明のまた他の特徴によれば、前記非表示領域の一部まで延びた前記有機膜の外側にダムが存在しなくてよい。

【0255】

本発明のまた他の特徴によれば、表示装置は、前記複数のサブ画素の間の前記バンク上に配置される少なくとも一つのスペーサーをさらに含むことができる。

【0256】

本発明のまた他の特徴によれば、前記バッファ層は、前記スペーサーの屈曲に沿って前記スペーサー上に堆積され得る。

【0257】

本発明のまた他の特徴によれば、前記スペーサーは、逆テーパ形態を有し、前記バッファ層は、前記スペーサーの逆テーパ部分を隙間（ｓｅａｍ）が形成されないように全て覆うように堆積され得る。

【0258】

本発明のまた他の特徴によれば、前記バッファ層上に堆積される前記１次保護膜は、前記スペーサーの逆テーパ部分に隙間（ｓｅａｍ）を有し得る。

【0259】

本発明のまた他の特徴によれば、前記バッファ層が流動性に堆積される場合、前記１次保護膜は、前記スペーサーの逆テーパ部分に隙間（ｓｅａｍ）を有しないように前記バッファ層上に堆積され得る。

【0260】

本発明の他の一実施例に係る表示装置は、複数のサブ画素が定義された基板、前記複数のサブ画素の間に配置されたバンク、前記複数のサブ画素の間に配置され、前記バンクの上面厚さの一部が除去された少なくとも一つのトレンチパターン、前記複数のサブ画素の間に、前記バンク上に配置される少なくとも一つのスペーサー、ｉＣＶＤ方式で、前記トレンチパターンの内部形状及び前記スペーサーの屈曲に沿って前記トレンチパターンの内面及び前記バンクと前記スペーサー上に堆積されるバッファ層、及び前記バッファ層上に配置された封止層を含むことができる。

【0261】

本発明の他の特徴によれば、前記バンクの上部に異物が配置される場合、前記バッファ層は、隙間（ｓｅａｍ）なしに前記異物の逆テーパ部分を全て覆うように堆積され得る。

【0262】

本発明のまた他の特徴によれば、前記スペーサーは、逆テーパ形態を有し、前記バッファ層は、前記スペーサーの逆テーパ部分を隙間（ｓｅａｍ）が形成されないように全て覆うように堆積され得る。

【0263】

以上、添付の図面を参照して、本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を外れない範囲内で多様に変形実施され得る。従って、本明細書に開示された実施例は、本発明の技術思想を制限するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が制限されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、制限的ではないものと理解すべきである。本発明の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7a】

【図7b】

【図7c】

【図7d】

【図8a】

【図8b】

【図8c】

【図8d】

【図9】

【図10a】

【図10b】

【図10c】

【図10d】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】