特開 2023-75920 積層セラミック電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023075920

(43)【公開日】2023-05-31

(54)【発明の名称】積層セラミック電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20230524BHJP

   H01F 27/29 20060101ALI20230524BHJP

   H01F 17/04 20060101ALI20230524BHJP

   H01C 7/02 20060101ALN20230524BHJP

   H01C 7/04 20060101ALN20230524BHJP

   H01C 7/10 20060101ALN20230524BHJP

【ＦＩ】

H01G4/30 201K

H01G4/30 512

H01G4/30 201C

H01G4/30 513

H01G4/30 201F

H01F27/29 123

H01F17/04 F

H01C7/02

H01C7/04

H01C7/10

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022178271

(22)【出願日】2022-11-07

(31)【優先権主張番号】10-2021-0160461

(32)【優先日】2021-11-19

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】リー、テク ジュン

(72)【発明者】

【氏名】リー、サン ムーン

(72)【発明者】

【氏名】セオ、チャン ホ

(72)【発明者】

【氏名】キム、フィ デイ

(72)【発明者】

【氏名】リー、チュル セウン

【テーマコード（参考）】

5E001

5E034

5E070

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC07

5E001AD01

5E001AD02

5E001AF06

5E034DA07

5E034DC01

5E034DC10

5E070AA01

5E070AB01

5E082AA01

5E082AB03

5E082EE04

5E082FF05

5E082FG18

5E082FG26

5E082GG10

(57)【要約】      （修正有）

【課題】本体と本体の外部に形成された外部電極間の結合力を向上させた積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品１００は、誘電体層１１１及び誘電体層を間に挟んで積層された複数の第１内部電極１２１、第２内部電極１２２を含む本体１１０と、本体の外部に形成され、第１内部電極と接続された第１外部電極１３１と、第２内部電極と接続された第２外部電極１３２と、を含む。本体は、各外部電極と接する第１領域及び各外部電極と接しない第２領域を含む。第１領域の表面粗さＲ_ａをＲ_１、上記第２領域の表面粗さをＲ_２とするとき、Ｒ_１／Ｒ_２は３～１５を満たす。
【選択図】図２

【特許請求の範囲】

【請求項1】

誘電体層及び前記誘電体層を間に挟んで積層された複数の内部電極を含む本体と、
前記本体の外部に形成され、前記内部電極と接続された外部電極と、を含み、
前記本体は、前記外部電極と接する第１領域及び前記外部電極と接しない第２領域を含み、
前記第１領域の表面粗さＲ_ａをＲ_１、前記第２領域の表面粗さをＲ_２とするとき、Ｒ_１／Ｒ_２は３～１５を満たす、積層セラミック電子部品。

【請求項2】

前記第１領域は、規則的な凹凸パターンを有する、請求項１に記載の積層セラミック電子部品。

【請求項3】

前記凹凸パターンは、前記第１領域にパルスレーザーを照射することにより形成される、請求項２に記載の積層セラミック電子部品。

【請求項4】

前記第１領域は半導体層を含み、前記半導体層は前記外部電極と接する、請求項１に記載の積層セラミック電子部品。

【請求項5】

前記外部電極はめっき層である、請求項１に記載の積層セラミック電子部品。

【請求項6】

前記外部電極は、前記本体上に順に積層して形成されるニッケル（Ｎｉ）めっき層及び錫（Ｓｎ）めっき層を含む、請求項５に記載の積層セラミック電子部品。

【請求項7】

前記積層セラミック電子部品は厚さが７０μｍ以下である、請求項１に記載の積層セラミック電子部品。

【請求項8】

前記内部電極の積層方向から見たとき、一辺が（２５０＋ｎ×３５０）μｍの－１０％と＋１０％との間に該当する長さを有し、他辺が（２５０＋ｍ×３５０）μｍの－１０％と＋１０％との間に該当する長さを有し、ここでｎ及びｍは自然数である、請求項１に記載の積層セラミック電子部品。

【請求項9】

前記本体は、複数の内部電極を含む容量形成部と、前記容量形成部の上下部に配置されるカバー部とを含み、
前記カバー部に配置される複数のダミー電極を含む、請求項１に記載の積層セラミック電子部品。

【請求項10】

前記外部電極は前記本体の側面をカバーし、前記本体において前記内部電極の積層方向を基準にして互いに対向する第１面及び第２面のうち第１面にのみ延びる、請求項１に記載の積層セラミック電子部品。

【請求項11】

前記外部電極は前記本体の第１面及び第２面に延びる、請求項１０に記載の積層セラミック電子部品。

【請求項12】

前記外部電極は、前記本体において前記内部電極の積層方向に互いに対向する第１面及び第２面のうち第１面にのみ配置され、互いに離隔した第１外部電極及び第２外部電極を含み、
前記第１外部電極は、前記本体の内部に貫通配置された第１連結電極により連結され、前記第２外部電極は、前記本体の内部に貫通配置された第２連結電極により連結される、請求項１に記載の積層セラミック電子部品。

【請求項13】

前記内部電極は、前記誘電体層を間に挟んで互いに対向するように配置される第１内部電極及び第２内部電極を含み、
前記第１連結電極は前記第１内部電極と連結され、且つ前記第２内部電極と絶縁され、前記第２連結電極は前記第２内部電極と連結され、且つ前記第１内部電極と絶縁された、請求項１２に記載の積層セラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品に関するものである。

【背景技術】

【0002】

一般に、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスタなどのセラミック材料を使用する積層セラミック電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極及び上記内部電極と接続されるように本体の表面に設置された外部電極とを備える。

【0003】

積層セラミック電子部品のうち、積層セラミックキャパシタ（ＭＬＣＣ、Ｍｕｌｔｉｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながらも高容量が保障され、実装が容易であるという利点により、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く使用されている。

【0004】

近年では、電子製品の小型化及び多機能化に伴い、チップ部品も小型化及び高機能化する傾向にあるため、積層セラミックキャパシタもそのサイズが小さいながらも容量の大きい高容量製品が求められている。そのため、積層セラミックキャパシタの厚さを薄くするための研究が続けられており、このために積層セラミックキャパシタの外部電極の厚さを減少させようとする努力が続いている。

【0005】

従来の外部電極は、ディッピング（Ｄｉｐｐｉｎｇ）工程によってセラミック本体の外側に導電性ペーストを塗布し焼成することにより形成された焼成電極上にめっき層を形成することが一般的であった。ただし、既存のディッピング（Ｄｉｐｐｉｎｇ）工程により形成された焼成電極を含む外部電極の厚さを減少させることには限界があった。

【0006】

これを解決するために、セラミック本体の外側に直接的にめっき層を形成して外部電極の厚さを薄層化しようとする試みがあったが、セラミック本体の表面とめっき電極との間の結合力が弱く、本体の表面に直接的にめっき層を形成できないという問題があった。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明のいくつかの目的の一つは、積層セラミック電子部品の本体と本体の外部に形成された外部電極間の結合力を向上させ、信頼性に優れた積層セラミック電子部品を提供することである。

【0008】

本発明のいくつかの効果の一つは、積層セラミック電子部品の本体に直接的にめっき層を形成することにより、外部電極の厚さを薄く形成して積層セラミック電子部品を小型化することである。

【0009】

ただし、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【課題を解決するための手段】

【0010】

本発明の一実施形態は、誘電体層及び上記誘電体層を間に挟んで積層された複数の内部電極を含む本体と、上記本体の外部に形成されて上記内部電極と接続された外部電極とを含み、上記本体は上記外部電極と接する第１領域及び上記外部電極と接しない第２領域を含み、上記第１領域の表面粗さＲ_ａをＲ_１、上記第２領域の表面粗さをＲ_２とするとき、Ｒ_１／Ｒ_２は３～１５を満たす積層セラミック電子部品を提供する。

【発明の効果】

【0011】

本発明のいくつかの効果の一つは、積層セラミック電子部品の本体と本体の外部に形成された外部電極間の結合力を向上させ、信頼性に優れた積層セラミック電子部品を提供することである。

【0012】

本発明のいくつかの効果の一つは、積層セラミック電子部品の本体に直接的にめっき層を形成することにより、外部電極の厚さを薄く形成して積層セラミック電子部品を小型化することである。

【図面の簡単な説明】

【0013】

【図1】本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。

【図2】図１のＩ－Ｉ'線に沿った断面図である。

【図3】本発明の一実施形態による本体を示す模式図である。

【図4】本体の表面にパルスレーザーを照射する工程を概略的に示す模式図である。

【図5】本発明の一実施形態による断面図である。

【図6】本発明の一実施形態による積層セラミック電子部品を上部から見た平面図である。

【図7】本発明の一実施形態による断面図である。

【図8】本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。

【図9】図８のＩＩ－ＩＩ'線に沿った断面図である。

【図10】本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。

【図11】図１０のＩＩＩ－ＩＩＩ'線に沿った断面図である。

【発明を実施するための形態】

【0014】

以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために誇張することができ、図面上の同一の符号で示される要素は同一の要素である。

【0015】

そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、図面に示した各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも示されたものに限定されない。なお、同一思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というとき、これは特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0016】

図面において、第１方向は積層方向又は厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。

【0017】

以下では、図１～図２を参照して、本発明の一実施形態による積層セラミック電子部品１００について詳細に説明する。

【0018】

本発明の一実施形態による積層セラミック電子部品１００は、誘電体層１１１及び上記誘電体層を間に挟んで積層された複数の内部電極１２１、１２２を含む本体１１０と、上記外部に形成されて上記内部電極と接続された外部電極１３１、１３２とを含み、上記本体は上記外部電極と接する第１領域と、上記外部電極と接しない第２領域とを含み、上記領域の表面粗さＲ_ａをＲ_１、上記第２領域の表面粗さをＲ_２とするとき、Ｒ_１／Ｒ_２は３～１５を満たすことができる。

【0019】

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。本体１１０の具体的な形状に特に限定はないが、図示のように本体１１０は六面体形状又はこれと類似の形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮や角部の研磨により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

【0020】

本体１１０は、第１方向に互いに対向する第１面Ｓ１及び第２面Ｓ２、上記第１面Ｓ１及び第２面Ｓ２と連結され、第２方向に互いに対向する第３面Ｓ３及び第４面Ｓ４、第１面Ｓ１及び第２面Ｓ２と連結され、第３面Ｓ３及び第４面Ｓ４と連結され、第３方向に互いに対向する第５面Ｓ５及び第６面Ｓ６を有することができる。

【0021】

本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１の間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

【0022】

本発明の一実施形態によると、誘電体層１１１を形成する原料は、十分な静電容量が得られる限り特に限定されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料などを使用することができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、上記セラミック粉末の例示として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）等が一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３、又はＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３等が挙げられる。

【0023】

誘電体層１１１を形成する原料は、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーに本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などを添加することができる。

【0024】

このとき、誘電体層１１１の厚さは積層セラミック電子部品１００の容量設計に合わせて任意に変更することができ、本体１１０の大きさと容量を考慮して１層の厚さは焼成後０．１～１０μｍとなるように構成することができるが、本発明はこれに限定されるものではない。

【0025】

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで積層された内部電極１２１、１２２を含み、複数の内部電極１２１、１２２が積層された容量形成部と、上記容量形成部の上部及び下部に形成されたカバー部１１２、１１３とを含むことができる。

【0026】

上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部の上下面にそれぞれ第１方向又は厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0027】

上部及び下部カバー部１１２、１１３は、内部電極を含まないことを除いては、上記容量形成部の誘電体層１１１と同じ材料及び構成を有することができる。

【0028】

誘電体層１１１及びカバー部１１２、１１３は、チタン酸バリウム（ＢａＴｉＯ_３）等のパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数のセラミックグリーンシートを設けることにより形成することができる。

【0029】

複数の内部電極１２１、１２２は、本体１１０の互いに対向する方向に露出した第１内部電極１２１及び第２内部電極１２２を含むことができる。第１内部電極１２１及び第２内部電極１２２は、互いに異なる外部電極１３１、１３２と連結され、駆動時に互いに異なる極性を有することができ、これらの間に配置された誘電体層１１１によって互いに電気的に分離されることができる。

【0030】

複数の内部電極１２１、１２２は、セラミックグリーンシートの一面に所定の厚さで導電性金属を含むペーストを印刷して形成されることができる。上記ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。

【0031】

内部電極１２１、１２２に含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上であってよいが、本発明はこれに限定されるものではない。

【0032】

外部電極１３１、１３２は、本体１１０の外部に形成されて内部電極１２１、１２２と接続され、具体的に、本体１１０において互いに対向する面に配置された第１外部電極１３１及び第２外部電極１３２を含むことができる。第１外部電極１３１及び第２外部電極１３２は、第１内部電極１２１及び第２内部電極１２２とそれぞれ接続されることができる。ただし、外部電極１３１、１３２の個数や内部電極１２１、１２２との連結方式は実施形態によって変わり得る。

【0033】

本発明の一実施形態によると、本体１１０は、外部電極１３１、１３２と接する第１領域及び上記外部電極と接触しない第２領域とを含み、上記第１領域の表面粗さＲ_ａをＲ_１、第２領域の表面粗さをＲ_２とするとき、Ｒ_１／Ｒ_２は３～１５を満たすことができる。

【0034】

表面粗さとは、表面を加工する際に表面に生じる微細な凹凸の程度を指すものであって、積層セラミック電子部品１００の表面粗さは本体１１０の圧着工程時に表面にサポを挿入したり、本体１１０の外側にパルスレーザーを照射したりすることにより形成されることができる。

【0035】

このとき、上記表面粗さは中心線平均粗さＲ_ａを意味することができる。中心線平均粗さＲ_ａとは、表面上に形成されている粗さに対して仮想の中心線を想定し、上記表面粗さの仮想の中心線を基準にしてそれぞれの距離（例えば、ｒ_１、ｒ_２、ｒ_３・・・ｒ_ｎ）を測定した後、下記式のように各距離の平均値を求めて算出した値を意味する。

【0036】

【数1】

【0037】

上記表面粗さは、後述するように３Ｄ光学表面プロファイラ（Ｏｐｔｉｃａｌ Ｓｕｒｆａｃｅ Ｐｒｏｆｉｌｅｒｓ）を用いて測定することができる。

【0038】

Ｒ_１／Ｒ_２が３～１５を満たす場合、上記第１領域の表面粗さによる表面積の増加及びアンカリング（ａｎｃｈｏｒｉｎｇ）効果により本体１１０と外部電極１３１、１３２との間の機械的結合力が向上することができる。上記Ｒ_１／Ｒ_２が３未満の場合、上記第１領域の表面積が低下し、アンカリング効果などが弱く、本体１１０と外部電極１３１、１３２との間の機械的結合力が低下する可能性がある。また、後述するように本体１１０上にめっき層を直接的に形成することができず、積層セラミック電子部品１００の外部電極１３１、１３２の厚さが増加することができる。

【0039】

上記Ｒ_１／Ｒ_２が１５を超える場合、上記第１領域の表面粗さが過度に増加して本体１１０のクラック（ｃｒａｃｋ）が発生し、積層セラミック電子部品１００が破損するなど、不良が発生する可能性がある。また、外部電極１３１、１３２の厚さが過度に薄い部分が発生して水分浸透が発生する可能性がある。特に、本体１１０上にめっき層を直接的に形成するとき、めっき金属が上記表面粗さによる複数個の凹凸の間に過度に深く浸透しなければならず、これにより、めっき層が均一に形成されず、本体１１０とめっき層との間の結合力が低下する可能性がある。したがって、Ｒ_１／Ｒ_２は３～１５であることが好ましいが、３．６～１４．３であることがさらに好ましい。

【0040】

上記第１領域の表面粗さＲ_１は、表面粗さを形成する方法によって異なるが、例えば、０．３～１μｍであってよい。上記第２領域の表面粗さＲ_２は、例えば、０．１μｍ以下であってよい。

【0041】

本発明の一実施形態において、上記第１領域は規則的な凹凸パターンを有することができる。これは、上記第１領域に形成された複数個の凹凸の端が一定の方向に配置されたことを意味することができる。例えば、図３を参照すると、上記第１領域に形成された複数個の凹凸の端が第３方向と平行な方向に配置されてよい。このとき、本体１１０と接する外部電極１３１、１３２の表面もこれに対応するパターンを有することができる。

【0042】

上記第１領域に形成された規則的な凹凸パターンによる表面積の増加やアンカリング（ａｎｃｈｏｒｉｎｇ）効果により本体１１０と外部電極１３１、１３２との間の機械的結合力が向上することができる。また、外部電極１３１、１３２が本体１１０の外部に均一に形成されることができる。

【0043】

図３では、上記第１領域に形成された複数個の凹凸の端が第３方向と平行な方向に配置されたことを示しているが、本発明はこれに限定されるものではない。すなわち、上記第１領域に形成された複数個の凹凸の端は第１方向と平行な方向に配置されてもよい。

【0044】

本発明の一実施形態において、上記凹凸パターンは上記第１領域にパルスレーザー（Ｐｕｌｓｅｄ Ｌａｓｅｒ）を照射することにより形成されることができる。上記第１領域にパルスレーザーを照射する場合、上記第１領域の表面粗さＲ_１を容易に形成することができ、これと同時に上記第１領域に規則的な凹凸パターンが形成されることができる。

【0045】

従来の場合、内部電極１２１、１２２と誘電体層１１１間の焼成収縮率の差により内部電極１２１、１２２を露出させる工程を別途に行った。ただし、本発明の一実施形態によると、内部電極１２１、１２２を露出させる工程を別途に行わなくても、上記第１領域に表面粗さを形成すると同時に、内部電極１２１、１２２を露出させることができる。

【0046】

図４は、本体１１０の表面にパルスレーザーを照射する工程を概略的に示す模式図である。パルスレーザー１１は反射ミラー１２に向かって出射され、上記反射ミラーは上記パルスレーザーの光路を変更することができる。このとき、反射されたパルスレーザー光をインデクシングするスキャナー１３及びパルスレーザー光を集光するレンズ１４を経て固定部材１５に固定された本体１１０に照射されることができ、特に、上記外部電極と接する上記第１領域に照射されることができる。その後、洗浄及び乾燥過程を経ると、上記第１領域に表面粗さが形成され、規則的な凹凸パターンが形成された本体１１０を製造することができる。

【0047】

上記パルスレーザーとしては、例えば、ＹＡＧレーザー、ＹＶＯ_４レーザー、ＹＬＦレーザーなどが使用されることができるが、本発明はこれに限定されるものではない。

【0048】

本発明の一実施形態において、上記第１領域は半導体層１１４、１１５を含むことができ、上記半導体層は上記外部電極１３１、１３２と接することができる。具体的に、図５を参照すると、上記半導体層は第１半導体層１１４及び第２半導体層１１５を含むことができ、第１半導体層１１４は第１外部電極１３１と接することができ、第２半導体層１１５は第２外部電極１３２と接することができる。

【0049】

半導体層１１４、１１５は、本体１１０の他の領域に比べて酸素空孔（ｏｘｙｇｅｎ ｖａｃａｎｃｙ）が相対的にさらに多く分布する領域を意味することができる。半導体層１１４、１１５に分布された酸素空孔が自由電子を形成し、上記自由電子が半導体層１１４、１１５の抵抗減少を誘発することができ、これによって金属－半導体間の電位障壁が低くなることができる。

【0050】

したがって、半導体層１１４、１１５上に外部電極１３１、１３２、特に電気化学的反応によるめっき層を形成する際に、自由電子が電位障壁を容易に越えることができ、これにより、めっき金属が本体１１０に容易に析出することができる。半導体層１１４、１１５は、上記本体１１０の第１領域にパルスレーザーを照射又は熱処理して形成されることができる。

【0051】

本発明の一実施形態において、上記外部電極１３１、１３２はめっき層であってよい。上記めっき層は、電解めっき法又は無電解めっき法を用いて形成することができ、両方のめっき法を全て用いて形成することができるが、本発明はこれに限定されるものではない。

【0052】

上記めっき層は、Ｎｉ、Ｓｎ、Ｃｕ、Ｐｄ及びこれらの合金のうち一つ以上を含むことができ、複数の層からなることもできる。

【0053】

本発明の一実施形態において、上記外部電極１３１、１３２は、上記本体上に順に積層して形成されるニッケル（Ｎｉ）めっき層１３１ａ、１３２ａ、及び錫（Ｓｎ）めっき層１３１ｂ、１３２ｂを含むことができる。

【0054】

ニッケルめっき層１３１ａ、１３２ａは本体１１０の外部に形成され、内部電極１２１、１２２と外部電極１３１、１３２とを電気的に連結させる役割を果たすことができる。また、ニッケルめっき層１３１ａ、１３２ａ上に形成される錫めっき層１３１ｂ、１３２ｂは、積層セラミック電子部品１００を基板等に実装する際に半田の濡れ性を良好にする役割を果たすことができる。

【0055】

ニッケルめっき層１３１ａ、１３２ａ及び錫めっき層１３１ｂ、１３２ｂの厚さはそれぞれ１～５μｍであってよく、外部電極１３１、１３２の厚さの減少により積層セラミック電子部品１００のサイズが減少できる。

【0056】

本発明の一実施形態において、上記積層セラミック電子部品１００の厚さは７０μｍ以下であってよい。ここで、積層セラミック電子部品１００の厚さとは、積層セラミック電子部品１００の第１方向への長さ又は内部電極１２１、１２２の積層方向への長さを意味する。

【0057】

外部電極１３１、１３２がめっき層である場合、従来のディッピング工程によって形成された外部電極に比べてより薄い厚さを有することができる。したがって、積層セラミック電子部品１００の全体積に対して容量に寄与する本体１１０の体積が増加し、厚さが７０μｍ以下でありながらも容量の高い積層セラミック電子部品１００を実現することができる。ここで、積層セラミック電子部品１００の厚さは、多数の領域で測定された値のうち最大値を意味することができるが、これとは異なり、多数の値を平均した値であってもよい。

【0058】

図６は、本発明の一実施形態による積層セラミック電子部品１００を上部から見た平面図である。本発明の一実施形態において、上記内部電極１２１、１２２の積層方向から見たとき、一辺Ａ１の長さが（２５０＋ｎ×３５０）μｍの－１０％と＋１０％との間に該当する値を有し、他辺Ａ２の長さが（２５０＋ｍ×３５０）μｍの－１０％と＋１０％との間に該当する値を有し、ここでｎ及びｍは自然数であってよい。

【0059】

上記一辺Ａ１の長さとは、積層セラミック電子部品１００の第２方向への長さを意味することができ、上記他辺Ａ２の長さとは、積層セラミック電子部品１００の第３方向への長さを意味することができる。例えば、ｎ及びｍが１の場合、積層セラミック電子部品１００は、６００μｍ×６００μｍの大きさを有する。ただし、誤差範囲を考慮して、一辺Ａ１の長さは（２５０＋ｎ×３５０）μｍの－１０％と＋１０％との間に該当する値を有することができ、他辺Ａ２の長さは（２５０＋ｍ×３５０）μｍの－１０％と＋１０％との間に該当する値を有することができる。

【0060】

ここで、一辺及び他辺Ａ１、Ａ２の長さが３５０μｍの倍数に大きくなるようにしたのは、実装時の半田ボール等のピッチ値を考慮したものである。一方、積層セラミック電子部品１００の一辺及び他辺Ａ１、Ａ２の長さは、多数の領域で測定された値のうち最大値を意味することができ、これとは異なり、多数の値を平均した値であってもよい。

【0061】

図７は、本発明の一実施形態による積層セラミック電子部品１００の断面図である。図７を参照すると、本発明の一実施形態において、本体１１０は、複数の内部電極１２１、１２２を含む容量形成部と、上記容量形成部の上下部に配置されるカバー部１１２、１１３とを含み、上記カバー部に配置される複数のダミー電極１２３、１２４を含むことができる。

【0062】

ダミー電極１２３、１２４は、導電性金属を含むペーストを印刷して形成されることができる。上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上であってよいが、本発明はこれに限定されるものではない。また、工程効率を考慮して、複数の内部電極１２１、１２２を形成するペーストと同じペーストを印刷して形成しても構わない。

【0063】

上部カバー部１１２に配置された第１ダミー電極１２３は、上記容量形成部に配置された第１内部電極１２１と同じ方向に積層された電極からなることができ、第１内部電極１２１が露出する本体１１０の側面に同様に露出して第１外部電極１３１と接続することができる。

【0064】

下部カバー部１１３に配置された第２ダミー電極１２４は、上記容量形成部に配置された第２内部電極１２２と同じ方向に積層された電極からなることができ、第２内部電極１２２が露出する本体１１０の側面に同様に露出して第２外部電極１３２と接続することができる。

【0065】

厚さの薄い積層セラミック電子部品１００は脆性が大きく、機械的強度が低いため、積層セラミック電子部品１００の測定、選別、及びテーピング工程上における破損及び実装過程における破損の可能性を増大させる。

【0066】

これに対し、本発明の一実施形態に基づきカバー部１１２、１１３にダミー電極１２３、１２４が配置される場合、積層セラミック電子部品１００の剛性が増加することができ、本体１１０の内部の金属比率が高くなって機械的強度が増加することにより、クラックの発生頻度が減少できる。したがって、厚さの薄い積層セラミック電子部品１００の低い機械的強度を改善することができる。

【0067】

一方、図７には、上部及び下部カバー部１１２、１１３の両方にダミー電極１２３、１２４が配置されることを示したが、これに限定されず、上部カバー部１１２又は下部カバー部１１３にのみ上記ダミー電極を形成することができる。

【0068】

本発明の一実施形態によると、外部電極１３１、１３２は本体１１０の側面をカバーし、上記本体において内部電極１２１、１２２の積層方向を基準にして互いに対向する第１面、第２面Ｓ１、Ｓ２のうち第１面にのみ延びることができる。

【0069】

これにより、図２を参照すると、外部電極１３１、１３２と接する本体１１０の第３面及び第４面Ｓ３、Ｓ４、並びに第１面Ｓ１の一部を上記第１領域と見なすことができ、本体１１０の第２面Ｓ２、及び外部電極１３１、１３２と接しない第１面Ｓ１の一部を上記第２領域と見なすことができる。外部電極１３１、１３２が本体１１０の第１面Ｓ１にのみ延びることにより、積層セラミック電子部品１００の厚さを薄く形成することができる。

【0070】

図８及び図９を参照すると、本発明の一実施形態において、外部電極２３１、２３２は本体２１０の側面をカバーし、本体２１０の第１面及び第２面Ｓ１、Ｓ２に延びることができる。これにより、外部電極２３１、２３２と接する本体２１０の第３面及び第４面Ｓ３、Ｓ４、並びに第１面及び第２面Ｓ１、Ｓ２の一部を上記第１領域と見なすことができ、本体２１０と接しない第１面Ｓ１及び第２面Ｓ２の一部を上記第２領域と見なすことができる。

【0071】

図１０は、本発明の一実施形態による積層セラミック電子部品３００を概略的に示す斜視図であり、図１１は、図１０のＩＩＩ－ＩＩＩ'線に沿った断面図である。

【0072】

図１０及び図１１を参照すると、積層セラミック電子部品３００の外部電極３３１、３３２は、本体３１０において内部電極３２１、３２２の積層方向に互いに対向する第１面Ｓ１及び第２面Ｓ２のうち第１面Ｓ１にのみ配置され、互いに離隔した第１外部電極３３１及び第２外部電極３３２を含み、第１外部電極３３１は本体３１０の内部に貫通配置された第１連結電極３４１により連結され、第２外部電極３３２は本体３１０の内部に貫通配置された第２連結電極３４２により連結されることができる。このとき、外部電極３３１、３３２と接する本体３１０の第１面Ｓ１の一部を上記第１領域と見なすことができ、その他の領域を上記第２領域と見なすことができる。

【0073】

第１連結電極３４１は第１内部電極３２１と連結され、且つ第２内部電極３２２と絶縁され、第２連結電極３４２は第２内部電極３２２と連結され、且つ第１内部電極３２１と絶縁されることができる。すなわち、第１外部電極３３１は第１内部電極３２１と電気的と連結され、第２外部電極３３２は第２内部電極３２２と電気的と連結されることができる。

【0074】

一方、第１内部電極３２１及び第２内部電極３２２は、本体３１０の一面及び上記一面と対向する他面に露出せず、これにより、第１連結電極３４１及び第２連結電極３４２を介して本体３１０の第１面Ｓ１に配置された第１外部電極３３１及び第２外部電極３３２とそれぞれ連結されることができる。

【0075】

第１連結電極３４１及び第２連結電極３４２は、本体３１０及び第１内部電極３２１及び第２３２２にホールを形成し、これに導電性物質を充填して形成することができ、このような導電性物質は導電性ペーストを塗布したり、めっき等の方法を用いたりすることができる。この場合、本体３１０のホールは、セラミックグリーンシートにレーザー工法又はパンチング等により形成されるか、焼成後の積層体にホール加工して得られることができる。

【0076】

図１０及び図１１によると、第１連結電極３４１及び第２連結電極３４２が本体３１０の第２面Ｓ２を介して露出しているが、本発明はこれに限定されるものではなく、内部電極３２１、３２２が配置されていない上部のカバー部により第１連結電極３４１及び第２連結電極３４２の端部がカバーされることもできる。

【0077】

外部電極３３１、３３２が本体３１０の第１面Ｓ１にのみ配置されることにより、厚さの薄い積層セラミック電子部品３００を容易に実現することができ、第１連結電極３４１及び第２連結電極３４２を介して同じ種類の第１内部電極３２１及び第２内部電極３２２が互いに電気的に連結されるため、内部電極３２１、３２２の連結性をさらに向上させることができる。

【0078】

＜実験例＞
以下、実施例及び比較例により本発明をより詳細に説明するが、これは発明の具体的な理解を助けるためのものであり、本発明の範囲が実施例によって限定されるものではない。

【0079】

セラミックグリーンシート上に内部電極用導電性ペーストを印刷した後、圧着及び焼成して複数の誘電体層及び内部電極を含む本体を形成し、外部電極が形成される本体の表面にパルスレーザーを照射し、上記本体の表面粗さを測定した。

【0080】

このとき、表面粗さとは、上述した中心線平均粗さＲ_ａを意味し、上記パルスレーザーが照射された第１領域の表面粗さＲ_１及びそれ以外の第２領域の表面粗さＲ_２を３Ｄ光学表面プロファイラ（Ｏｐｔｉｃａｌ Ｓｕｒｆａｃｅ Ｐｒｏｆｉｌｅｒｓ）を用いて測定した。ここで、Ｒ_１は、各試料の上記第１領域のうち任意の５地点における中心線表面粗さを測定した後の平均値であり、Ｒ_２は、各試料の上記第２領域のうち任意の５地点における中心線表面粗さを測定した後の平均値である。

【0081】

上記のように試料番号１～１２についてＲ_１／Ｒ_２の値を測定した後、電解めっき法により上記パルスレーザーが照射された本体の表面に直接的にめっき層を形成した。このとき、パルスレーザーの照射により内部電極が上記本体の表面に露出するか否か及び本体の表面にめっき層が均一に形成されるか否かを評価した。このとき、内部電極露出及びめっき層形成が良好（○）の場合、普通（△）の場合、及び不良（Ｘ）の場合を下記の表１に示した。

【0082】

【表1】

＊は比較例

【0083】

試料１＊～３＊はＲ_１／Ｒ_２が３未満であって、内部電極が本体の表面に露出せず、表面積が低下してアンカリング効果が不十分であり、めっき層が良好に形成されないことが確認できる。また、試料９＊～１２＊はＲ_１／Ｒ_２が１５超過であって、めっき層が均一に形成されないことが確認できる。特に、試料１１＊及び１２＊の場合、本体に発生したクラック等により積層チップが破壊されるなど不良が発生することが確認できる。試料４～８によると、Ｒ_１／Ｒ_２が３～１５の範囲を満たす場合、内部電極が本体の表面に露出することができ、めっき層が本体の表面に均一に形成されることが確認できる。

【0084】

本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当該技術分野における通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。

【符号の説明】

【0085】

１１：パルスレーザー
１２：反射ミラー
１３：スキャナー
１４：レンズ
１５：固定部材
１００、２００、３００：積層セラミック電子部品
１１０、２１０、３１０：本体
１１１、２１１、３１１：誘電体層
１１２、２１２：上部カバー
１１３、２１３：下部カバー
１１４：第１半導体層
１１５：第２半導体層
１２１、２２１、３２１：第１内部電極
１２２、２２２、３２２：第２内部電極
１２３：第１ダミー電極
１２４：第２ダミー電極
１３１、２３１、３３１：第１外部電極
１３２、２３２、３３２：第２外部電極
１３１ａ、２３１ａ、３３１ａ、１３２ａ、２３２ａ、３３２ａ：ニッケルめっき層
１３１ｂ、２３１ｂ、３３１ｂ、１３２ｂ、２３２ｂ、３３２ｂ：錫めっき層
３４１：第１連結電極
３４２：第２連結電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】