知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023081107
(43)【公開日】2023-06-09
(54)【発明の名称】ＭＥＭＳセンサおよびＭＥＭＳセンサの製造方法
(51)【国際特許分類】
G01P 15/125 20060101AFI20230602BHJP
B81B 3/00 20060101ALI20230602BHJP
B81C 1/00 20060101ALI20230602BHJP
G01P 15/08 20060101ALI20230602BHJP
【ＦＩ】
G01P15/125 Z
B81B3/00
B81C1/00
G01P15/08 101C
G01P15/08 102B
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2021194811
(22)【出願日】2021-11-30
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100111039
【弁理士】
【氏名又は名称】前堀 義之
(74)【代理人】
【識別番号】100184343
【弁理士】
【氏名又は名称】川崎 茂雄
(72)【発明者】
【氏名】山下 宜久
(72)【発明者】
【氏名】藤田 有真
(72)【発明者】
【氏名】ヘラー，マーティン ウィルフリード
【テーマコード（参考）】
3C081
【Ｆターム（参考）】
3C081AA01
3C081AA07
3C081AA17
3C081BA04
3C081BA07
3C081BA22
3C081BA32
3C081BA44
3C081BA46
3C081BA48
3C081BA53
3C081CA02
3C081CA13
3C081CA19
3C081CA20
3C081CA23
3C081CA27
3C081CA29
3C081CA32
3C081CA40
3C081DA03
3C081DA25
3C081DA26
3C081DA30
3C081DA43
3C081EA02
(57)【要約】
【課題】分離部のシームに沿った破壊を抑制できるＭＥＭＳセンサを提供する。
【解決手段】ＭＥＭＳセンサ１は、空洞１１を有する導電性のデバイス側基板１０と、空洞１１内に配置されたセンサ部５と、空洞１１の周壁部１２，１３からセンサ部５に向かうＸ方向に延びてセンサ部５に接続されており、センサ部５を支持する、第１支持部１５及び第２支持部１６と、平面視において第１支持部１５及び第２支持部１６をＹ方向に横断しており、第１支持部１５及び第２支持部１６をＸ方向に電気的に絶縁する、分離部５０と、を備えている。分離部５０は、デバイス側基板１０に対して厚み方向に凹んだトレンチ５１と、トレンチ５１の内壁面上に形成されたトレンチ絶縁層５２と、トレンチ絶縁層５２上にさらに形成されており、Ｘ方向に対向する部分のうち少なくとも一部がＸ方向に結合されている、トレンチ結合層５３とを有している。
【選択図】図２
【解決手段】ＭＥＭＳセンサ１は、空洞１１を有する導電性のデバイス側基板１０と、空洞１１内に配置されたセンサ部５と、空洞１１の周壁部１２，１３からセンサ部５に向かうＸ方向に延びてセンサ部５に接続されており、センサ部５を支持する、第１支持部１５及び第２支持部１６と、平面視において第１支持部１５及び第２支持部１６をＹ方向に横断しており、第１支持部１５及び第２支持部１６をＸ方向に電気的に絶縁する、分離部５０と、を備えている。分離部５０は、デバイス側基板１０に対して厚み方向に凹んだトレンチ５１と、トレンチ５１の内壁面上に形成されたトレンチ絶縁層５２と、トレンチ絶縁層５２上にさらに形成されており、Ｘ方向に対向する部分のうち少なくとも一部がＸ方向に結合されている、トレンチ結合層５３とを有している。
【選択図】図２
【特許請求の範囲】
【請求項1】
厚み方向に空洞を有する導電性のデバイス側基板と、
前記空洞内に配置されたＭＥＭＳ電極と、
前記空洞の周壁部から前記ＭＥＭＳ電極に向かう第１方向に延びて前記ＭＥＭＳ電極に接続されており、前記ＭＥＭＳ電極を支持する、支持部と、
平面視において前記支持部を前記第１方向に交差する第２方向に横断しており、前記支持部を、前記ＭＥＭＳ電極側と前記デバイス側基板側とに分離して前記第１方向に電気的に絶縁する、分離部と、
を備え、
前記分離部は、
前記デバイス側基板に対して厚み方向に凹んだトレンチと、
前記トレンチの内壁面上に形成された絶縁層と、
前記絶縁層上にさらに形成されており、前記第１方向に対向する部分のうち少なくとも一部が前記第１方向に結合されている、結合層と
を有しているＭＥＭＳセンサ。
前記空洞内に配置されたＭＥＭＳ電極と、
前記空洞の周壁部から前記ＭＥＭＳ電極に向かう第１方向に延びて前記ＭＥＭＳ電極に接続されており、前記ＭＥＭＳ電極を支持する、支持部と、
平面視において前記支持部を前記第１方向に交差する第２方向に横断しており、前記支持部を、前記ＭＥＭＳ電極側と前記デバイス側基板側とに分離して前記第１方向に電気的に絶縁する、分離部と、
を備え、
前記分離部は、
前記デバイス側基板に対して厚み方向に凹んだトレンチと、
前記トレンチの内壁面上に形成された絶縁層と、
前記絶縁層上にさらに形成されており、前記第１方向に対向する部分のうち少なくとも一部が前記第１方向に結合されている、結合層と
を有しているＭＥＭＳセンサ。
【請求項2】
前記絶縁層は、シリコン酸化膜である、
請求項１に記載のＭＥＭＳセンサ。
請求項１に記載のＭＥＭＳセンサ。
【請求項3】
前記結合層は、ポリシリコンである、
請求項１又は２に記載のＭＥＭＳセンサ。
請求項１又は２に記載のＭＥＭＳセンサ。
【請求項4】
前記結合層は、前記トレンチのうち少なくとも口元側において結合されている、
請求項１～３のいずれか１つに記載のＭＥＭＳセンサ。
請求項１～３のいずれか１つに記載のＭＥＭＳセンサ。
【請求項5】
前記デバイス側基板に接続されて、該デバイス側基板との間に前記ＭＥＭＳ電極が収容される収容空間を構成する、リッド側基板と、
前記収容空間の外部において前記ＭＥＭＳ電極から電気信号を取り出すパッド部と、
前記ＭＥＭＳ電極と前記パッド部とを電気的に接続する導電経路と
をさらに備えており、
前記導電経路は、前記デバイス側基板に埋設された内側導電経路部を含んでいる、
請求項１～４のいずれか１つに記載のＭＥＭＳセンサ。
前記収容空間の外部において前記ＭＥＭＳ電極から電気信号を取り出すパッド部と、
前記ＭＥＭＳ電極と前記パッド部とを電気的に接続する導電経路と
をさらに備えており、
前記導電経路は、前記デバイス側基板に埋設された内側導電経路部を含んでいる、
請求項１～４のいずれか１つに記載のＭＥＭＳセンサ。
【請求項6】
厚み方向に空洞を有する導電性のデバイス側基板と、
前記空洞内に配置されたＭＥＭＳ電極と、
前記デバイス側基板に接続されて、該デバイス側基板との間に前記ＭＥＭＳ電極が収容される収容空間を構成する、リッド側基板と、
前記収容空間の外部において前記ＭＥＭＳ電極から電気信号を取り出すパッド部と、
前記ＭＥＭＳ電極と前記パッド部とを電気的に接続する導電経路と
を備え、
前記導電経路は、前記デバイス側基板に埋設された内側導電経路部を含んでいる、ＭＥＭＳセンサ。
前記空洞内に配置されたＭＥＭＳ電極と、
前記デバイス側基板に接続されて、該デバイス側基板との間に前記ＭＥＭＳ電極が収容される収容空間を構成する、リッド側基板と、
前記収容空間の外部において前記ＭＥＭＳ電極から電気信号を取り出すパッド部と、
前記ＭＥＭＳ電極と前記パッド部とを電気的に接続する導電経路と
を備え、
前記導電経路は、前記デバイス側基板に埋設された内側導電経路部を含んでいる、ＭＥＭＳセンサ。
【請求項7】
前記内側導電経路部は、
前記デバイス側基板に対して厚み方向に凹んだトレンチと、
前記トレンチの内壁面上に形成された絶縁層と、
前記絶縁層上にさらに形成された導電層と
を有している、
請求項６に記載のＭＥＭＳセンサ。
前記デバイス側基板に対して厚み方向に凹んだトレンチと、
前記トレンチの内壁面上に形成された絶縁層と、
前記絶縁層上にさらに形成された導電層と
を有している、
請求項６に記載のＭＥＭＳセンサ。
【請求項8】
前記絶縁層は、シリコン酸化膜である、
請求項７に記載のＭＥＭＳセンサ。
請求項７に記載のＭＥＭＳセンサ。
【請求項9】
前記導電層は、導電性のポリシリコンである、
請求項７又は８に記載のＭＥＭＳセンサ。
請求項７又は８に記載のＭＥＭＳセンサ。
【請求項10】
前記デバイス側基板の厚み方向において、
前記内側導電経路部の表面は、前記デバイス側基板の表面と面一である、
請求項７～９のいずれか１つに記載のＭＥＭＳセンサ。
前記内側導電経路部の表面は、前記デバイス側基板の表面と面一である、
請求項７～９のいずれか１つに記載のＭＥＭＳセンサ。
【請求項11】
前記内側導電経路部は、平面視において、前記収容空間の内側に対向する位置から前記収容空間の外側に対向する位置に延びている、
請求項７～１０のいずれか１つに記載のＭＥＭＳセンサ。
請求項７～１０のいずれか１つに記載のＭＥＭＳセンサ。
【請求項12】
前記デバイス側基板の表面と前記内側導電経路部の表面とにわたって形成された主絶縁層と、
前記主絶縁層上にさらに形成されており、前記リッド側基板に接合される、接合層と、
をさらに備えており、
平面視で、前記内側導電経路部は前記接合層を横断している、
請求項７～１１のいずれか１つに記載のＭＥＭＳセンサ。
前記主絶縁層上にさらに形成されており、前記リッド側基板に接合される、接合層と、
をさらに備えており、
平面視で、前記内側導電経路部は前記接合層を横断している、
請求項７～１１のいずれか１つに記載のＭＥＭＳセンサ。
【請求項13】
前記内側導電経路部は、前記接合層を横断する第１方向に延びており、前記第１方向に交差する第２方向に対向する前記内壁面を有しており、
前記内壁面上に形成された前記絶縁層上にさらに形成された前記導電層は、少なくとも一部が前記第２方向に結合されている、
請求項１２に記載のＭＥＭＳセンサ。
前記内壁面上に形成された前記絶縁層上にさらに形成された前記導電層は、少なくとも一部が前記第２方向に結合されている、
請求項１２に記載のＭＥＭＳセンサ。
【請求項14】
前記導電層は、前記トレンチのうち少なくとも口元側において結合されている、
請求項１２又は１３に記載のＭＥＭＳセンサ。
請求項１２又は１３に記載のＭＥＭＳセンサ。
【請求項15】
前記パッド部は、前記主絶縁層上に形成されており、
前記主絶縁層上に形成されており、前記パッド部に接続されたパッド配線第１端部から平面視で前記内側導電経路部に対向するパッド配線第２端部まで延びる、パッド配線と、
前記主絶縁層を貫通しており前記パッド配線第２端部と前記内側導電経路部とを電気的に接続する、パッド配線コンタクトと
を更に備えた、
請求項１２～１４のいずれか１つに記載のＭＥＭＳセンサ。
前記主絶縁層上に形成されており、前記パッド部に接続されたパッド配線第１端部から平面視で前記内側導電経路部に対向するパッド配線第２端部まで延びる、パッド配線と、
前記主絶縁層を貫通しており前記パッド配線第２端部と前記内側導電経路部とを電気的に接続する、パッド配線コンタクトと
を更に備えた、
請求項１２～１４のいずれか１つに記載のＭＥＭＳセンサ。
【請求項16】
前記空洞の周壁部から前記ＭＥＭＳ電極に向かう第３方向に延びて前記ＭＥＭＳ電極に接続されており、前記ＭＥＭＳ電極を支持する、支持部と、
平面視において前記支持部を前記第３方向に交差する第４方向に横断しており、前記支持部を、前記ＭＥＭＳ電極側と前記デバイス基板側とに分離して前記第３方向に電気的に絶縁する、分離部と、
前記主絶縁層上に形成されており、平面視で、前記支持部のうち前記分離部よりも前記ＭＥＭＳ電極側に対向するＭＥＭＳ電極配線第１端部から、前記内側導電経路部に対向するＭＥＭＳ電極配線第２端部まで延びる、ＭＥＭＳ電極配線と、
前記主絶縁層を貫通しており、前記支持部のうち前記ＭＥＭＳ電極側に位置する部分と前記ＭＥＭＳ電極配線第１端部とを電気的に接続するＭＥＭＳ電極配線第１コンタクトと、
前記主絶縁層を貫通しており、前記内側導電経路部と前記ＭＥＭＳ電極配線第２端部とを電気的に接続するＭＥＭＳ電極配線第２コンタクトと
をさらに備えた、
請求項１２～１５のいずれか１つに記載のＭＥＭＳセンサ。
平面視において前記支持部を前記第３方向に交差する第４方向に横断しており、前記支持部を、前記ＭＥＭＳ電極側と前記デバイス基板側とに分離して前記第３方向に電気的に絶縁する、分離部と、
前記主絶縁層上に形成されており、平面視で、前記支持部のうち前記分離部よりも前記ＭＥＭＳ電極側に対向するＭＥＭＳ電極配線第１端部から、前記内側導電経路部に対向するＭＥＭＳ電極配線第２端部まで延びる、ＭＥＭＳ電極配線と、
前記主絶縁層を貫通しており、前記支持部のうち前記ＭＥＭＳ電極側に位置する部分と前記ＭＥＭＳ電極配線第１端部とを電気的に接続するＭＥＭＳ電極配線第１コンタクトと、
前記主絶縁層を貫通しており、前記内側導電経路部と前記ＭＥＭＳ電極配線第２端部とを電気的に接続するＭＥＭＳ電極配線第２コンタクトと
をさらに備えた、
請求項１２～１５のいずれか１つに記載のＭＥＭＳセンサ。
【請求項17】
前記分離部は、
前記デバイス側基板に対して厚み方向に凹んだトレンチと、
前記トレンチの内壁面上に形成された絶縁層と、
前記絶縁層上にさらに形成されており、前記第３方向に対向する部分のうち少なくとも一部が前記第３方向に結合されている、結合層と
を有している、
請求項１６に記載のＭＥＭＳセンサ。
前記デバイス側基板に対して厚み方向に凹んだトレンチと、
前記トレンチの内壁面上に形成された絶縁層と、
前記絶縁層上にさらに形成されており、前記第３方向に対向する部分のうち少なくとも一部が前記第３方向に結合されている、結合層と
を有している、
請求項１６に記載のＭＥＭＳセンサ。
【請求項18】
デバイス側基板において、ＭＥＭＳ電極から第１方向に延びる導電経路を前記第１方向に交差する第２方向に横断するトレンチを形成し、
前記トレンチの内壁面上に絶縁層を形成し、
前記絶縁層上にさらに結合層を、前記第１方向に対向する部分のうち少なくとも一部が前記第１方向に結合するようにそれぞれ形成し、
前記ＭＥＭＳ電極を覆うように前記デバイス側基板にリッド側基板を接合する、
ＭＥＭＳセンサの製造方法。
前記トレンチの内壁面上に絶縁層を形成し、
前記絶縁層上にさらに結合層を、前記第１方向に対向する部分のうち少なくとも一部が前記第１方向に結合するようにそれぞれ形成し、
前記ＭＥＭＳ電極を覆うように前記デバイス側基板にリッド側基板を接合する、
ＭＥＭＳセンサの製造方法。
【請求項19】
前記結合層をアニール処理する、
請求項１８に記載のＭＥＭＳセンサの製造方法。
請求項１８に記載のＭＥＭＳセンサの製造方法。
【請求項20】
デバイス側基板において、ＭＥＭＳ電極から電気信号を取出すパッド部まで第１方向に延びる導電経路の一部に、前記第１方向に沿って延びるトレンチを形成し、
前記トレンチの内壁面上に絶縁層を形成し、
前記絶縁層上に導電層をさらに形成し、
前記ＭＥＭＳ電極を覆うように前記デバイス側基板にリッド側基板を接合する、
ＭＥＭＳセンサの製造方法。
前記トレンチの内壁面上に絶縁層を形成し、
前記絶縁層上に導電層をさらに形成し、
前記ＭＥＭＳ電極を覆うように前記デバイス側基板にリッド側基板を接合する、
ＭＥＭＳセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＭＥＭＳセンサおよびＭＥＭＳセンサの製造方法に関する。
【背景技術】
【0002】
特許文献１には、デバイス基板の一部により形成された櫛歯状の固定電極および櫛歯状の可動電極を有する加速度センサが開示されている。この固定電極及び可動電極の各歯の基端部には、絶縁膜が埋め込まれている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１５－２１７４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記絶縁膜によって、固定電極及び可動電極の各歯を電気的に絶縁する分離部が構成されている。分離部は、該分離部の両側に位置する部分を電気的に絶縁する機能を有する他、両者を機械的に接続する機能をも有する。すなわち、分離部はアイソレーションジョイントとも称される場合がある。
【0005】
分離部は、デバイス基板に対して厚み方向に凹んでおり平面視で電極を横断する方向に延びるトレンチを形成し、トレンチの内壁面上に絶縁層を形成することによって構成されている。絶縁層は、平面視において、トレンチの内周壁面に沿って周方向に連続している。分離部の幅方向の中央部には、絶縁層が互い幅方向に対向しておりトレンチに沿って延びるシームが構成される。分離部はシームに沿って破断するおそれがある。
【0006】
本発明は、分離部のシームに沿った破壊を抑制できるＭＥＭＳセンサ及びＭＥＭＳセンサを製造する方法を提供することを課題とする。
【課題を解決するための手段】
【0007】
本開示の一態様は、
厚み方向に空洞を有する導電性のデバイス側基板と、
前記空洞内に配置されたＭＥＭＳ電極と、
前記空洞の周壁部から前記ＭＥＭＳ電極に向かう第１方向に延びて前記ＭＥＭＳ電極に接続されており、前記ＭＥＭＳ電極を支持する、支持部と、
平面視において前記支持部を前記第１方向に交差する第２方向に横断しており、前記支持部を、前記ＭＥＭＳ電極側と前記デバイス側基板側とに分離して前記第１方向に電気的に絶縁する、分離部と、
を備え、
前記分離部は、
前記デバイス側基板に対して厚み方向に凹んだトレンチと、
前記トレンチの内壁面上に形成された絶縁層と、
前記絶縁層上にさらに形成されており、前記第１方向に対向する部分のうち少なくとも一部が前記第１方向に結合されている、結合層と
を有しているＭＥＭＳセンサを提供する。
厚み方向に空洞を有する導電性のデバイス側基板と、
前記空洞内に配置されたＭＥＭＳ電極と、
前記空洞の周壁部から前記ＭＥＭＳ電極に向かう第１方向に延びて前記ＭＥＭＳ電極に接続されており、前記ＭＥＭＳ電極を支持する、支持部と、
平面視において前記支持部を前記第１方向に交差する第２方向に横断しており、前記支持部を、前記ＭＥＭＳ電極側と前記デバイス側基板側とに分離して前記第１方向に電気的に絶縁する、分離部と、
を備え、
前記分離部は、
前記デバイス側基板に対して厚み方向に凹んだトレンチと、
前記トレンチの内壁面上に形成された絶縁層と、
前記絶縁層上にさらに形成されており、前記第１方向に対向する部分のうち少なくとも一部が前記第１方向に結合されている、結合層と
を有しているＭＥＭＳセンサを提供する。
【発明の効果】
【0008】
この構成によれば、分離部は第１方向に対向する絶縁層の間のシームが結合層によって第１方向に結合されているので、分離部のシームに沿った破壊を抑制できる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下、本発明に係る実施形態を添付図面に従って説明する。なお、以下の説明は、本質的に例示に過ぎず、本発明、その適用物、あるいは、その用途を制限することを意図するものではない。また、図面は模式的なものであり、各寸法の比率等は現実のものとは相違している。
【0011】
図１は、本開示の一実施形態に係るＭＥＭＳセンサ１を概略的に示す平面図である。図２は、図１のII－II線に沿った断面図である。本実施形態に係るＭＥＭＳセンサ１は静電容量型加速度センサである。図１及び図２を参照して、ＭＥＭＳセンサ１は、センサ部５を有するデバイス側基板アセンブリ２と、デバイス側基板アセンブリ２に接合されて該デバイス側基板アセンブリ２との間にセンサ部５を収容する収容空間Ｚを構成するリッド側基板アセンブリ３とを有している。図１において、リッド側基板アセンブリ３は一部が透過して示されている。
【0012】
デバイス側基板アセンブリ２は、平面視矩形状のデバイス側基板１０を含んでいる。以下の説明では、便宜上、平面視における、デバイス側基板１０の長手方向をＸ方向、短手方向をＹ方向し、デバイス側基板１０の厚み方向をＺ方向とそれぞれ称する。換言すれば、Ｙ方向は平面視においてＸ方向に直交しており、Ｚ方向はＸ方向及びＹ方向の両方に直交している。図１における、右側を＋Ｘ方向、左側を－Ｙ方向、上側を＋Ｙ方向、下側を－Ｙ方向とそれぞれ称する。図２における、上側を＋Ｚ方向、下側を－Ｚ方向と称する。
【0013】
リッド側基板アセンブリ３は、デバイス側基板１０に対してＸ方向に小さいリッド側基板９０を有している。
【0014】
デバイス側基板１０は、導電性シリコン基板により構成されている。図２に示されるようにデバイス側基板１０は、＋Ｚ方向側の第１主面１０ａと－Ｚ方向側の第２主面１０ｂとを含んでいる。デバイス側基板１０は第１主面１０ａに対して－Ｚ方向に凹んだ空洞１１を有している。
【0015】
図１に示されるように、空洞１１は、Ｘ方向の両端部におけるＹ方向の中央部が、Ｙ方向及びＺ方向に延びる第１周壁部１２及び第２周壁部１３によって区画されており、底部がＸ方向及びＹ方向に延びる底壁部１４によって区画されている。
【0016】
空洞１１の第１周壁部１２には、－Ｘ方向に延びてセンサ部５に接続されており、センサ部５を＋Ｘ方向側から支持する第１支持部１５が形成されている。空洞１１の第２周壁部１３には、＋Ｘ方向に延びてセンサ部５に接続されており、センサ部５を－Ｘ方向側から支持する第２支持部１６が形成されている。第１支持部１５及び第２支持部１６はそれぞれ、デバイス側基板１０の一部によってＹ方向に一対に形成されている。
【0017】
図２に示されるように、空洞１１には、第１主面１０ａ側の表層部にセンサ部５が配置されている。図１に示されるように、センサ部５は、ＭＥＭＳ電極であって、デバイス側基板１０の一部に形成されている。具体的には、センサ部５は、＋Ｘ方向側に位置する櫛歯状の可動電極２０と、－Ｘ方向側に位置しており可動電極２０の各歯に組み合わされる櫛歯状の固定電極３０とを有している。可動電極２０は第１支持部１５によって底壁部１４に対して＋Ｚ方向に浮いた状態で支持されている。固定電極３０は第２支持部１６によって底壁部１４に対して＋Ｚ方向に浮いた状態で支持されている。
【0018】
可動電極２０は、＋Ｘ方向側の端部にデバイス側基板１０の一部によって形成されたばね機構２１を有している。可動電極２０は、ばね機構２１を介してＸ方向、Ｙ方向及びＺ方向に変位可能である。ばね機構２１は＋Ｘ方向側の端部が２つに分岐しており、それぞれ一対の第１支持部１５に接続されている。
【0019】
固定電極３０は、＋Ｙ方向側半部に位置する第１固定電極３１と、－Ｙ方向側半部に位置する第２固定電極３２とを有している。第１固定電極３１及び第２固定電極３２はそれぞれ一対の第２支持部１６に接続されている。一対の第２支持部１６には＋Ｚ側の表面に酸化膜１８がそれぞれ形成されている。酸化膜１８によって、第１固定電極３１及び第２固定電極３２はＺ方向に撓みが生じており、これによってセンサ部５による静電容量のＺ方向における変化の検出性が向上する。
【0020】
センサ部５は、加速度を受けて可動電極２０が変位すると、可動電極２０の変位に応じた可動電極２０及び固定電極３０間の静電容量の変化が電気信号として後述するパッド部４０から取り出される。
【0021】
一対の第１支持部１５それぞれには、第１支持部１５をＭＥＭＳ電極側とデバイス側基板１０側とに分離してＸ方向に電気的に絶縁する分離部５０が形成されている。分離部５０は、平面視で第１支持部１５を横断するようにＸ方向に延びている。図２に示されるように、分離部５０は、第１支持部１５の表面（＋Ｚ方向側）から裏面（－Ｚ方向側）まで至っており、本実施形態ではさらに空洞１１内に－Ｚ方向へ突出している。
【0022】
分離部５０は、デバイス側基板１０に対してＺ方向に凹んだトレンチ５１と、トレンチの内壁面上に周方向に連続的に形成されたトレンチ絶縁層５２と、トレンチ絶縁層５２上にさらに周方向に連続的に形成されたトレンチ結合層５３とを有している。トレンチ結合層５３は少なくともＸ方向に対向する部分が互いに結合されている。トレンチ絶縁層５２はシリコン酸化膜によって構成されている。トレンチ結合層５３はポリシリコンによって構成されている。トレンチ結合層５３は、トレンチ５１のうち少なくともデバイス側基板１０の第１主面１０ａ側において互いに結合されている。
【0023】
図１に示されるように、一対の第２支持部１６にもそれぞれ、第２支持部１６をＸ方向に電気的に絶縁する分離部５０が同様に形成されている。第２支持部１６において、分離部５０は、酸化膜１８よりも－Ｘ方向側に位置している。
【0024】
デバイス側基板１０の第１主面１０ａ上には、可動電極２０及び固定電極３０を除く領域において、主絶縁層１７が形成されている。主絶縁層１７は、例えばシリコン酸化膜である。主絶縁層１７上には、収容空間Ｚの外側に複数のパッド部４０が形成されている。パッド部４０は導電性を有する電極パッドである。パッド部４０は、本実施形態ではＡｌＳｉである。パッド部４０は、導電経路６０を介してセンサ部５に電気的に接続されている。
【0025】
パッド部４０は、＋Ｘ方向側の端部に位置する第１パッド部４１と、－Ｘ方向側の端部において＋Ｙ方向側に位置する第２パッド部４２と、－Ｘ方向の端部において－Ｙ方向側に位置する第３パッド部４３とを有している。第１パッド部４１、第２パッド部４２及び第３パッド部４３はそれぞれ、導電経路６０を介して、可動電極２０、第１固定電極３１及び第２固定電極３２に電気的に接続されている。
【0026】
以下、第１パッド部４１と可動電極２０とを接続する導電経路６０を例にとって説明する。導電経路６０は、センサ部５に接続されるＭＥＭＳ電極配線６１と、パッド部４０に接続されるパッド配線６２と、ＭＥＭＳ電極配線６１とパッド配線６２とを接続する内側導電経路部７０とを含んでいる。
【0027】
図２に示されるように、ＭＥＭＳ電極配線６１は、収容空間Ｚにおいて、主絶縁層１７上に形成されている。ＭＥＭＳ電極配線６１は、Ｘ方向に延びており、センサ部５側に位置するＭＥＭＳ電極配線第１端部６１ａとセンサ部５とは反対側に位置するＭＥＭＳ電極配線第２端部６１ｂとを有している。ＭＥＭＳ電極配線第１端部６１ａは、第１支持部１５のうち分離部５０よりもセンサ部５側に位置する部分に対して主絶縁層１７を間に挟んでＺ方向に対向している。ＭＥＭＳ電極配線第２端部６１ｂは、分離部５０に対してセンサ部５とは反対側に位置する部分に対して主絶縁層１７を間に挟んでＺ方向に対向している。すなわち、ＭＥＭＳ電極配線６１は、平面視において分離部５０をＸ方向に横断している。
【0028】
パッド配線６２は、収容空間Ｚの外側において、主絶縁層１７上に形成されている。パッド配線６２は、Ｘ方向に延びており、第１パッド部４１に接続されたパッド配線第１端部６２ａとセンサ部５側に位置するパッド配線第２端部６２ｂとを有している。
【0029】
内側導電経路部７０は、収容空間Ｚの内側から外側へＸ方向に延びておりデバイス側基板１０の第１主面１０ａに対して－Ｚ方向に凹んだトレンチ７１と、トレンチ７１の内壁面上に形成されたトレンチ絶縁層７２と、トレンチ絶縁層７２上に形成されたトレンチ導電層７３とを含んでいる。内側導電経路部７０は、収容空間Ｚの内側に位置する内側導電経路第１端部７０ａと、収容空間Ｚの外側に位置する内側導電経路第２端部７０ｂとを有している。内側導電経路第１端部７０ａは、平面視においてＭＥＭＳ電極配線第２端部６１ｂに対してＺ方向に対向している。内側導電経路第２端部７０ｂは、平面視においてパッド配線第２端部６２ｂに対してＺ方向に対向している。
【0030】
トレンチ絶縁層７２はシリコン酸化膜である。トレンチ導電層７３は導電性のポリシリコンである。内側導電経路部７０は、デバイス側基板１０の第１主面１０ａとＺ方向に面一状に形成されている。
【0031】
主絶縁層１７には、ＭＥＭＳ電極配線第１端部６１ａに対向した位置にＺ方向に貫通した第１コンタクト孔１７ａと、ＭＥＭＳ電極配線第２端部６１ｂ及び内側導電経路第１端部７０ａ間の位置にＺ方向に貫通した第２コンタクト孔１７ｂと、パッド配線第２端部６２ｂ及び内側導電経路第２端部７０ｂ間の位置にＺ方向に貫通した第３コンタクト孔１７ｃとが形成されている。
【0032】
第１コンタクト孔１７ａには第１コンタクト８１が埋め込まれている。第２コンタクト孔１７ｂには第２コンタクト８２が埋め込まれている。第３コンタクト孔１７ｃには第３コンタクト８３が埋め込まれている。第１～第３コンタクト８１～８３は導電性を有する部材である。第１～第３コンタクト８１～８３は本実施形態ではＡｌＳｉである。
【0033】
したがって、ＭＥＭＳ電極配線６１は、第１コンタクト８１を介してセンサ部５に接続されており、第２コンタクト８２を介して内側導電経路部７０に接続されている。パッド配線６２は、第３コンタクト８３を介して内側導電経路部７０に接続されている。したがって、導電経路６０は、収容空間Ｚの内側における主絶縁層１７上のＭＥＭＳ電極配線６１と、収容空間Ｚを内側から外側にわたっておりデバイス側基板１０の厚み方向内側に位置する、すなわちデバイス側基板１０に埋設された、内側導電経路部７０と、収容空間Ｚの外側における主絶縁層１７上のパッド配線６２とによって構成されている。
【0034】
図１に示されるように、主絶縁層１７上には、収容空間Ｚの周縁部に沿って矩形枠状の接合層１９が形成されている。接合層１９は、平面視において内側導電経路部７０をＹ方向に横断している。ここで、内側導電経路部７０は、上述したように、デバイス側基板１０の第１主面１０ａに対して面一状に形成されているので、デバイス側基板１０及び内側導電経路部７０にわたって形成される主絶縁層１７は第１主面１０ａに沿って凹凸がなく平坦である。このため、主絶縁層１７上に形成される接合層１９も平坦である。
【0035】
以上説明したように、デバイス側基板アセンブリ２は、デバイス側基板１０と、センサ部５と、パッド部４０と、分離部５０と、導電経路６０とによって少なくとも構成されている。
【0036】
図２に示されるように、リッド側基板９０は、シリコン基板により構成されている。リッド側基板９０は、デバイス側基板アセンブリ２側（－Ｚ方向）に面する第１主面９０ａと、反対側（＋Ｚ方向）に面する第２主面９０ｂとを有している。リッド側基板９０は、第１主面９０ａから－Ｚ方向に突出しており平面視における外周縁部に沿う環状の周縁堤９１を有している。本実施形態では周縁堤９１は、デバイス側基板１０の接合層１９に沿う矩形状に形成されている。
【0037】
リッド側基板９０は、周縁堤９１の内側に、凹所９２が形成されている。凹所９２は、デバイス側基板１０にＺ方向に対向する部分を選択的に＋Ｚ方向に掘り下げることによって形成されている。凹所９２の位置や形状は、図２に示したものに限定されず、センサ部５の形状を考慮して適宜決定することができる。
【0038】
周縁堤９１の－Ｚ方向側に面する頂面には、接合パッド９３が形成されている。接合パッド９３は、周縁堤９１の全周に亘って形成されている。
【0039】
デバイス側基板アセンブリ２とリッド側基板アセンブリ３とを接合する接合材９４は、周縁堤９１に沿って矩形環状に形成されている。接合材９４は、例えば、導電性粒子を含有するガラスフリットである。接合材９４は、デバイス側基板アセンブリ２に対して接合層１９に接合されており、リッド側基板アセンブリ３に対して接合パッド９３に接合されている。接合材９４によって、デバイス側基板アセンブリ２とリッド側基板アセンブリ３とが接合されて、こららの間にセンサ部５が収容される収容空間Ｚが構成される。
【0040】
次に、ＭＥＭＳセンサ１の製造方法について説明する。まず、図３～図１７を参照して、デバイス側基板アセンブリ２の製造方法について説明する。図３に示されるように、半導体基板の元基板である第１半導体ウエハ１０１が用意される。第１半導体ウエハ１０１は、導電性を有するウエハであり、例えば導電性シリコンウエハである。
【0041】
第１半導体ウエハ１０１は、デバイス側基板１０の第１主面１０ａ及び第２主面１０ｂにそれぞれ対応する第１主面１０１ａ及び第２主面１０１ｂを有している。以下において、第１半導体ウエハ１０１の第１主面１０１ａのうち、接合材９４に対応する領域をシール領域Ｅｓとし、シール領域Ｅｓによって囲まれた領域をデバイス領域Ｅｄとし、シール領域Ｅｓの外側の領域をパッド領域Ｅｐと称する。
【0042】
まず、第１半導体ウエハ１０１の第１主面１０１ａ全体が熱酸化される。これにより、第１半導体ウエハ１０１の第１主面１０１ａ上に第１熱酸化膜１０２が形成される。次いで、第１熱酸化膜１０２がパターニングされて、エッチングにより分離部５０のトレンチ５１及び内側導電経路部７０のトレンチ７１を形成すべき領域に開口が形成される。次いで、第１熱酸化膜１０２をハードマスクとする異方性エッチングによって第１半導体ウエハ１０１が掘り下げられてトレンチ５１，７１が形成される。すなわち、分離部５０のトレンチ５１と、内側導電経路部７０のトレンチ７１とが同時に形成される。
【0043】
次に、図４に示されるように、トレンチ５１，７１の内壁面を熱酸化することにより、トレンチ５１，７１の内壁面にトレンチ熱酸化膜１０３（トレンチ絶縁層５２，７２）が形成される。すなわち、分離部５０のトレンチ絶縁層５２と、内側導電経路部７０のトレンチ絶縁層７２とが同時に形成される。
【0044】
次に、図５に示されるように、第１半導体ウエハ１０１の第１主面１０１ａ側から全面的に導電性のポリシリコン１０４をＣＶＤ（Chemical Vapor Deposition）法により堆積させる。これにより、分離部５０のトレンチ結合層５３と、内側導電経路部７０のトレンチ導電層７３とが同時に形成される。次いで、第１半導体ウエハ１０１の第１主面１０１ａ側をＣＭＰ（Chemical Mechanical Polishing）により研磨して表面のポリシリコン１０４を除去して、第１主面１０１ａ上の第１熱酸化膜１０２を表出させる。
【0045】
ここで、図６及び図７を参照して、トレンチ５１，７１におけるトレンチ熱酸化膜１０３上に堆積したポリシリコン１０４について説明する。図６は、図５のＡ部の拡大図であり、図７は図６のVII－VII線に沿ったトレンチ５１の断面図である。図６及び図７に示されるように、トレンチ熱酸化膜１０３は、トレンチ５１の内壁面５５にわたって連続的に形成されている。
【0046】
具体的には、トレンチ熱酸化膜１０３は、トレンチ５１の＋Ｘ方向側の第１側壁５５ａに形成されたトレンチ第１熱酸化膜１０３ａと、トレンチ５１の－Ｘ方向側の第２側壁５５ｂに形成されたトレンチ第２熱酸化膜１０３ｂと、トレンチ５１の＋Ｙ方向側の第３側壁５５ｃに形成されたトレンチ第３熱酸化膜１０３ｃと、トレンチ５１の－Ｙ方向側の第４側壁５５ｄに形成されたトレンチ第４熱酸化膜１０３ｄと、トレンチ５１の－Ｚ方向側の底壁５５ｅに形成されたトレンチ第５熱酸化膜１０３ｅとを、一体的に有している。トレンチ第１熱酸化膜１０３ａとトレンチ第２熱酸化膜１０３ｂとはＸ方向に離間しており、トレンチ第３熱酸化膜１０３ｃとトレンチ第４熱酸化膜１０３ｄとはＹ方向に離間している。
【0047】
ポリシリコン１０４は、トレンチ第１熱酸化膜１０３ａ上に堆積した第１ポリシリコン１０４ａと、トレンチ第２熱酸化膜１０３ｂ上に堆積した第２ポリシリコン１０４ｂと、トレンチ第３熱酸化膜１０３ｃ上に堆積した第３ポリシリコン１０４ｃと、トレンチ第４熱酸化膜１０３ｄ上に堆積した第３ポリシリコン１０４ｄと、トレンチ第５熱酸化膜１０３ｅ上に堆積した第５ポリシリコン１０４ｅとを、一体的に有している。本実施形態では、第１ポリシリコン１０４ａと第２ポリシリコン１０４ｂとがＸ方向に互いに当接しており、両者によってＹ方向に延びるシーム１１０が構成されている。
【0048】
ここで、本実施形態では、アニール処理が実施されて、ポリシリコン１０４の再配列及び／又は再結合が促進される結果、第１ポリシリコン１０４ａと第２ポリシリコン１０４ｂとが互いにＸ方向に結合されて、少なくとも第１主面１０１ａ側においてシーム１１０が強固に結合する。図示は省略するが、トレンチ７１の断面も、トレンチ５１の断面に対してＸ方向からＹ方向に変更する点を除いて同様に構成されており、その説明を省略する。
【0049】
次に、図８に示されるように、第１熱酸化膜１０２がパターニングされて、固定電極３０の基端部に対応する部分を除いてエッチングにより第１熱酸化膜１０２が除去される。これにより、酸化膜１８が形成される。
【0050】
図９は、図８のIX－IX線に沿ったトレンチ７１をＹ方向に横断する断面図である。図９に示されるように、トレンチ７１の表面は、第１熱酸化膜１０２が除去された第１半導体ウエハ１０１の第１主面１０１ａと面一状に形成されている。
【0051】
次に、図１０に示されるように、例えばＣＶＤ法によって、第１半導体ウエハ１０１の第１主面１０１ａ側の表面全体に酸化シリコン（ＳｉＯ２）である第１絶縁膜１０５（主絶縁層１７）を堆積させる。次いで、第１絶縁膜１０５がフォトリソグラフィ及びエッチングにより選択的に除去されて、第１～第３コンタクト孔１７ａ～１７ｃが形成される。
【0052】
図１１は、図１０のXI－XI線に沿ったトレンチ７１をＹ方向に横断する断面図である。図１１に示されるように、第１半導体ウエハ１０１の第１主面１０１ａとトレンチ７１の表面とが面一状に形成されているため、これらにわたって堆積される第１絶縁膜１０５も平坦に形成されている。これによって、第１絶縁膜１０５による内側導電経路部７０のパッシベーションカバレッジが向上するので、Ｙ方向に隣り合う内側導電経路部７０が相互に導通することが防止される。
【0053】
次に、図１２に示されるように、第１絶縁膜１０５上にメタル層１０６がＰＶＤ（Physical Vapor Deposition）法により堆積される。このとき、第１～第３コンタクト孔１７ａ～１７ｃにもメタル層１０６が積層されて、第１～第３コンタクト８１～８３が形成される。メタル層１０６は、導電性を有する金属である。第１～第３コンタクト８１～８３は、本実施形態ではＡｌＳｉである。次いで、メタル層１０６はフォトリソグラフィ及びエッチングにより選択的に除去されて、デバイス領域ＥｄにＭＥＭＳ電極配線６１が形成され、シール領域Ｅｓに接合層１９が形成され、パッド領域Ｅｐにパッド部４０及びパッド配線６２が形成される。
【0054】
次に、図１３に示されるように、例えばＣＶＤ法によって、第１半導体ウエハ１０１の第１主面１０１ａ側の表面全体に、酸化シリコン（ＳｉＯ２）である第２絶縁膜１０７が形成される。次いで、第２絶縁膜１０７上に、所定領域以外の領域に開口を有するレジストが形成される。上記所定領域とは、デバイス領域Ｅｄにおける、可動電極２０、固定電極３０、第１支持部１５及び第２支持部１６を形成すべき領域を含む。上記レジストをマスクとして第１絶縁膜１０５及び第２絶縁膜１０７をエッチングにより除去する。
【0055】
次に、図１４に示されるように、上記レジストをマスクとして、第１半導体ウエハ１０１のうち第１絶縁膜１０５及び第２絶縁膜１０７が除去された部位を異方性エッチングによりさらに掘り下げる。これにより、第１半導体ウエハ１０１の第１主面１０１ａ側の表層部が、可動電極２０、固定電極３０、第１支持部１５及び第２支持部１６の形状に形成されると共に、これらの間にトレンチ１０８が形成される。
【0056】
次に、図１４のＢ部を拡大して示す図１５に示されるように、例えばＣＶＤ法によって、第１半導体ウエハ１０１の第１主面１０１ａ側の表面全域と、トレンチ１０８の内面全域（トレンチ１０８を区画する側面及び底面）とに、酸化シリコン（ＳｉＯ２）である保護膜１０９が形成される。エッチバックにより、保護膜１０９は、トレンチ１０８の側壁上に形成された部分を除いて除去される。これにより、トレンチ１０８の側壁上のみに保護膜１０９が形成される。
【0057】
次に、図１６に示されるように、第２絶縁膜１０７をマスクとする異方性エッチングにより、トレンチ１０８の底面がさらに掘り下げられる。これにより、トレンチ１０８の底部に、第１半導体ウエハ１０１の結晶面が露出した露出空間が形成される。この異方性エッチングに引き続いて、等方性エッチングによりトレンチ１０８の露出空間に反応性イオン及びエッチングガスが供給される。その結果、反応性イオンなどの作用により、第１半導体ウエハ１０１が、各露出空間を起点に第１半導体ウエハ１０１の厚さ方向にエッチングされつつ、第１半導体ウエハ１０１の表面に平行な方向にエッチングされる。
【0058】
これにより、デバイス領域Ｅｄにおいては、互いに隣接する全ての露出空間が一体化して、第１半導体ウエハ１０１の内部に空洞１１が形成されると共に、空洞１１において、可動電極２０は、第１周壁部１２に対して第１支持部１５により支持されて浮いた状態とある。同様に、空洞１１において、固定電極３０は、第２周壁部１３に対して第２支持部１６により支持されて浮いた状態となる。また、分離部５０が、第１支持部１５及び第２支持部１６をそれぞれＹ方向及びＺ方向に横断しつつ、空洞１１に突出するように形成される。
【0059】
最後に、図１７に示されるように、エッチングにより、第２絶縁膜１０７及び保護膜１０９が除去されて、デバイス側基板アセンブリ２が完成する。
【0060】
次に、図１８～図２１を参照して、リッド側基板アセンブリ３の製造方法について説明する。図１８に示されるように、半導体基板の元基板である第２半導体ウエハ２０１が用意される。第２半導体ウエハ２０１は、導電性を有するウエハであり、例えば導電性シリコンウエハである。
【0061】
第２半導体ウエハ２０１は、リッド側基板９０の第１主面９０ａ及び第２主面９０ｂにそれぞれ対応する第１主面２０１ａ及び第２主面２０１ｂを有している。第２半導体ウエハ２０１の第１主面２０１ａ上に全面的に例えばスパッタ法によって金属膜２０３を堆積させる。次いで、金属膜２０３がフォトリソグラフィ及びエッチングによりパターニングされて接合パッド９３が形成される。
【0062】
次に、図１９に示されるように、第２半導体ウエハ２０１の接合パッド９３の内側の領域を、第１主面２０１ａ側から選択的に掘り下げることによって、凹所９２が形成されると同時に周縁堤９１が形成される。
【0063】
次に、図２０に示されるように、選択的なエッチングによって、第２半導体ウエハ２０１の周縁堤９１に対して凹所９２とは反対側に、トレンチ２０２を形成する。トレンチ２０２は、デバイス側基板アセンブリ２にリッド側基板アセンブリ３を接合したときに、パッド部４０を露出させるときに、第２半導体ウエハ２０１の端部を切断するために使用される。
【0064】
次に、図２１に示されるように、接合パッド９３上に、接合材９４が印刷される。これにより、リッド側基板アセンブリ３が完成する。
【0065】
次に、デバイス側基板アセンブリ２とリッド側基板アセンブリ３とを接合する工程について説明する。図２２に示されるように、デバイス側基板アセンブリ２に対してリッド側基板アセンブリ３の位置を合わせた後、リッド側基板アセンブリ３をデバイス側基板アセンブリ２に向けて押し付ける。これによって、接合材９４の全体がデバイス側基板アセンブリ２の接合層１９に密着し、両者が接合される。
【0066】
次に、図２３に示されるように、リッド側基板アセンブリ３の不要部分（トレンチ２０２に対して凹所９２とは反対側に位置する部分）を選択的に切断することによって、デバイス側基板アセンブリ２のパッド部４０を露出させる。これにより、ＭＥＭＳセンサ１が製造される。
【0067】
上記説明した実施形態に係るＭＥＭＳセンサ１及びその製造方法によれば次の効果が発揮される。
【0068】
（１）ＭＥＭＳセンサ１は、厚み方向に空洞１１を有する導電性のデバイス側基板１０と、空洞１１内に配置されたＭＥＭＳ電極である可動電極２０及び固定電極３０を含むセンサ部５と、空洞１１の第１周壁部１２及び第２周壁部１３からセンサ部５に向かうＸ方向に延びてセンサ部５に接続されており、センサ部５を支持する、第１支持部１５及び第２支持部１６と、平面視において第１支持部１５及び第２支持部１６をＹ方向に横断しており、第１支持部１５及び第２支持部１６をＸ方向に電気的に絶縁する、分離部５０と、を備えている。分離部５０は、デバイス側基板１０に対して厚み方向に凹んだトレンチ５１と、トレンチ５１の内壁面上に形成されたトレンチ絶縁層５２と、トレンチ絶縁層５２上にさらに形成されており、Ｘ方向に対向する部分のうち少なくとも一部がＸ方向に結合されている、トレンチ結合層５３とを有している。
【0069】
本構成によれば、分離部５０はＸ方向に対向するトレンチ絶縁層５２（トレンチ第１熱酸化膜１０３ａ及びトレンチ第２熱酸化膜１０３ｂ）の間のシーム１１０がトレンチ結合層５３によってＸ方向に結合されている。これによって、分離部５０のシーム１１０に沿った破壊を抑制できる。
【0070】
（２）トレンチ絶縁層５２をシリコン酸化膜により容易に形成できる。
【0071】
（３）トレンチ結合層５３をポリシリコンにより容易に形成できる。
【0072】
（４）トレンチ結合層５３は、トレンチ５１のうち少なくとも第１半導体ウエハ１０１の第１主面１０１ａ側において結合されている。
本構成によれば、トレンチ５１の口元側において、シーム１１０が少なくともＸ方向に結合されるので、底側で結合される場合に比して、分離部５０のシームに沿った破壊をより一層抑制できる。
本構成によれば、トレンチ５１の口元側において、シーム１１０が少なくともＸ方向に結合されるので、底側で結合される場合に比して、分離部５０のシームに沿った破壊をより一層抑制できる。
【0073】
（５）デバイス側基板１０に接続されて、デバイス側基板１０との間にセンサ部５が収容される収容空間Ｚを構成するリッド側基板９０と、収容空間Ｚの外部においてセンサ部５から電気信号を取り出すパッド部４０と、センサ部５とパッド部４０とを電気的に接続する導電経路６０とをさらに備えている。導電経路６０は、デバイス側基板１０に埋設された内側導電経路部７０を含んでいる。
本構成によれば、導電経路６０をデバイス側基板１０に厚みの増大を抑制しつつ形成できる。
本構成によれば、導電経路６０をデバイス側基板１０に厚みの増大を抑制しつつ形成できる。
【0074】
（６）内側導電経路部７０は、デバイス側基板１０に対して厚み方向に凹んだトレンチ７１と、トレンチ７１の内壁面上に形成されたトレンチ絶縁層７２と、トレンチ絶縁層７２上にさらに形成されたトレンチ導電層７３とを有している。
本構成によれば、内側導電経路部７０を容易に構成できる。
本構成によれば、内側導電経路部７０を容易に構成できる。
【0075】
（７）トレンチ絶縁層７２をシリコン酸化膜により容易に形成できる。
【0076】
（８）トレンチ導電層７３を導電性のポリシリコンにより容易に形成できる。
【0077】
（９）デバイス側基板１０の厚み方向において、内側導電経路部７０の表面は、デバイス側基板１０の表面と面一である。
また、デバイス側基板１０の第１主面１０ａと内側導電経路部７０の表面とにわたって形成された主絶縁層１７と、主絶縁層１７上にさらに形成されており、リッド側基板９０に接合される、接合層１９とをさらに備えている。平面視で、内側導電経路部７０は接合層１９を横断している。
本構成によれば、デバイス側基板１０及び内側導電経路部７０に亘る表面を平坦に構成できるので、デバイス側基板１０の第１主面１０ａ及び内側導電経路部７０に亘ってにさらなる主絶縁層１７を平坦に形成できる。さらに、平坦な主絶縁層１７上に接合層１９を平坦に形成しやすい。よって、デバイス側基板１０に対してリッド側基板９０を平坦な接合層１９を介して容易に接合しやすい。
しかも、主絶縁層１７を、Ｙ方向に隣接する内側導電経路部７０にわたって積層した場合でも、上述したように内側導電経路部７０はデバイス側基板１０の第１主面１０ａと面一に形成されているので、主絶縁層１７の内側導電経路部７０に対するパッシベーションカバレッジが向上する。これによって、隣り合う内側導電経路部７０間の導通を防止しやすい。
また、デバイス側基板１０の第１主面１０ａと内側導電経路部７０の表面とにわたって形成された主絶縁層１７と、主絶縁層１７上にさらに形成されており、リッド側基板９０に接合される、接合層１９とをさらに備えている。平面視で、内側導電経路部７０は接合層１９を横断している。
本構成によれば、デバイス側基板１０及び内側導電経路部７０に亘る表面を平坦に構成できるので、デバイス側基板１０の第１主面１０ａ及び内側導電経路部７０に亘ってにさらなる主絶縁層１７を平坦に形成できる。さらに、平坦な主絶縁層１７上に接合層１９を平坦に形成しやすい。よって、デバイス側基板１０に対してリッド側基板９０を平坦な接合層１９を介して容易に接合しやすい。
しかも、主絶縁層１７を、Ｙ方向に隣接する内側導電経路部７０にわたって積層した場合でも、上述したように内側導電経路部７０はデバイス側基板１０の第１主面１０ａと面一に形成されているので、主絶縁層１７の内側導電経路部７０に対するパッシベーションカバレッジが向上する。これによって、隣り合う内側導電経路部７０間の導通を防止しやすい。
【0078】
（１０）内側導電経路部７０は、平面視において、収容空間Ｚの内側に対向する位置から収容空間Ｚの外側に対向する位置に延びている。
本構成によれば、収容空間Ｚの内側から外側との境界領域において、内側導電経路部７０によってデバイス側基板１０の表面の凹凸を抑制できるので、リッド側基板９０を容易に接合しやすい。
本構成によれば、収容空間Ｚの内側から外側との境界領域において、内側導電経路部７０によってデバイス側基板１０の表面の凹凸を抑制できるので、リッド側基板９０を容易に接合しやすい。
【0079】
（１１）内側導電経路部７０は、接合層１９を横断するＸ方向に延びており、Ｙ方向に対向する内壁面を有しており、対向する内壁面上に形成されたトレンチ絶縁層７２上にさらに形成されたトレンチ導電層７３は、少なくとも一部がＹ方向に結合されている。
本構成によれば、内側導電経路部７０はＹ方向に対向するトレンチ絶縁層７２の間のシームがトレンチ導電層７３によってＹ方向に結合されているので、内側導電経路部７０のシームに沿った破壊を抑制できる。
本構成によれば、内側導電経路部７０はＹ方向に対向するトレンチ絶縁層７２の間のシームがトレンチ導電層７３によってＹ方向に結合されているので、内側導電経路部７０のシームに沿った破壊を抑制できる。
【0080】
（１２）トレンチ導電層７３は、トレンチ７１のうち少なくともデバイス側基板１０の第１主面１０ａ側において結合されている。
本構成によれば、トレンチ７１の口元側でシームが結合されるので、底側で結合される場合に比して、内側導電経路部７０のシームに沿った破壊をより一層抑制できる。
本構成によれば、トレンチ７１の口元側でシームが結合されるので、底側で結合される場合に比して、内側導電経路部７０のシームに沿った破壊をより一層抑制できる。
【0081】
（１３）パッド部４０は、主絶縁層１７上に形成されており、主絶縁層１７上に形成されておりパッド部４０に接続されたパッド配線第１端部６２ａから平面視で内側導電経路部７０に対向するパッド配線第２端部６２ｂまで延びるパッド配線６２と、主絶縁層１７を貫通しておりパッド配線第２端部６２ｂと内側導電経路部７０とを電気的に接続する第３コンタクト（パッド配線コンタクト）８３とを更に備えている。
本構成によれば、デバイス側基板１０に埋設された内側導電経路部７０と、主絶縁層１７を介してデバイス側基板１０の表面側に形成されたパッド部４０とを電気的に接続できる。
本構成によれば、デバイス側基板１０に埋設された内側導電経路部７０と、主絶縁層１７を介してデバイス側基板１０の表面側に形成されたパッド部４０とを電気的に接続できる。
【0082】
（１４）空洞１１の第１周壁部１２及び第２周壁部１３からセンサ部５に向かうＸ方向に延びてセンサ部５に接続されており、センサ部５を支持する、第１支持部１５及び第２支持部１６と、平面視において第１支持部１５及び第２支持部１６をＹ方向に横断しており第１支持部１５及び第２支持部１６をＸ方向に電気的に絶縁する分離部５０と、主絶縁層１７上に形成されており平面視で第１支持部１５及び第２支持部１６のうち分離部５０よりもセンサ部５側に対向するＭＥＭＳ電極配線第１端部６１ａから、内側導電経路部７０に対向するＭＥＭＳ電極配線第２端部６１ｂまで延びる、ＭＥＭＳ電極配線６１と、主絶縁層１７を貫通しており、第１支持部１５及び第２支持部１６のうちセンサ部５側に位置する部分とＭＥＭＳ電極配線第１端部６１ａとを電気的に接続する第１コンタクト８１（ＭＥＭＳ電極配線第１コンタクト）と、主絶縁層１７を貫通しており内側導電経路部７０とＭＥＭＳ電極配線第２端部６１ｂとを電気的に接続する第２コンタクト８２（ＭＥＭＳ電極配線第２コンタクト）とをさらに備えている。
本構成によれば、デバイス側基板１０に埋設された内側導電経路部７０と、主絶縁層１７を介してデバイス側基板１０の第１主面１０ａ側に形成されたＭＥＭＳ電極配線６１とを電気的に接続できる。
本構成によれば、デバイス側基板１０に埋設された内側導電経路部７０と、主絶縁層１７を介してデバイス側基板１０の第１主面１０ａ側に形成されたＭＥＭＳ電極配線６１とを電気的に接続できる。
【0083】
（１５）ＭＥＭＳセンサの製造方法は、デバイス側基板１０において、ＭＥＭＳ電極である可動電極２０及び固定電極３０を含むセンサ部５からＸ方向に延びる導電経路をＹ方向に横断するトレンチ５１を形成し、トレンチ５１の内壁面上にトレンチ絶縁層５２を形成し、トレンチ絶縁層５２上にさらにトレンチ結合層５３を、互いに少なくとも一部がＸ方向に結合するようにそれぞれ形成し、センサ部５を覆うようにデバイス側基板１０にリッド側基板９０を接合する。
本構成によれば、分離部５０はＸ方向に対向するトレンチ絶縁層５２（トレンチ第１熱酸化膜１０３ａ及びトレンチ第２熱酸化膜１０３ｂ）の間のシーム１１０がトレンチ結合層５３によってＸ方向に結合されている。これによって、分離部５０のシーム１１０に沿った破壊を抑制できる。
本構成によれば、分離部５０はＸ方向に対向するトレンチ絶縁層５２（トレンチ第１熱酸化膜１０３ａ及びトレンチ第２熱酸化膜１０３ｂ）の間のシーム１１０がトレンチ結合層５３によってＸ方向に結合されている。これによって、分離部５０のシーム１１０に沿った破壊を抑制できる。
【0084】
（１６）トレンチ結合層５３をアニール処理することによって、トレンチ結合層５３を互いにより結合させやすく、シーム１１０に沿った破壊がより一層防止される。
【0085】
（１７）デバイス側基板１０において、ＭＥＭＳ電極である可動電極２０及び固定電極３０を含むセンサ部５から電気信号を取出すパッド部４０までＸ方向に延びる導電経路の一部に、Ｘ方向に沿って延びるトレンチ７１を形成し、トレンチ７１の内壁面上にトレンチ絶縁層７２を形成し、トレンチ絶縁層７２上にトレンチ導電層７３をさらに形成し、センサ部５を覆うようにデバイス側基板１０にリッド側基板９０を接合する。
本構成によれば、導電経路６０をデバイス側基板１０に厚みの増大を抑制しつつ形成できる。
本構成によれば、導電経路６０をデバイス側基板１０に厚みの増大を抑制しつつ形成できる。
【0086】
（１８）デバイス側基板１０を製造するときに、第１半導体ウエハ１０１に対してトレンチ５１，７１を同時に形成し、トレンチ５１、７１の内壁面にトレンチ絶縁層５２，７２を同時に形成し、トレンチ絶縁層５２，７２上にトレンチ結合層５３及びトレンチ導電層７３を同時に形成し、これによって、分離部５０と内側導電経路部７０とを同時に形成する。
本構成によれば、分離部５０と内側導電経路部７０とが同時に形成されるので、それぞれ別の工程で形成する場合に比して、工程の数が低減する。これによって、ＭＥＭＳセンサ１を効率的に製造でき、例えばそれぞれをエッチングにより形成するときのマスクを統合することができるので製造コストを低減できる。
本構成によれば、分離部５０と内側導電経路部７０とが同時に形成されるので、それぞれ別の工程で形成する場合に比して、工程の数が低減する。これによって、ＭＥＭＳセンサ１を効率的に製造でき、例えばそれぞれをエッチングにより形成するときのマスクを統合することができるので製造コストを低減できる。
【0087】
なお、本発明は、前記実施形態に記載された構成に限定されるものではなく、種々の変更が可能である。
【0088】
上記実施形態では、ＣＶＤ法によってポリシリコン１０４を堆積させた後に、アニール処理を実施するようにしたが、トレンチ５１，７１において、ポリシリコン１０４が互い対向する部分が互いに結合している場合には、アニール処理を実施しなくてもよい。
【符号の説明】
【0089】
１ ＭＥＭＳセンサ
２ デバイス側基板アセンブリ
３ リッド側基板アセンブリ
５ センサ部
１０ デバイス側基板
１１ 空洞
１５ 第１支持部
１６ 第２支持部
１７ 主絶縁層
１９ 接合層
２０ 可動電極
３０ 固定電極
４０ パッド部
５０ 分離部
５１ トレンチ
５２ トレンチ絶縁層
５３ トレンチ結合層
６０ 導電経路
６１ ＭＥＭＳ電極配線
６２ パッド配線
７０ 内側導電経路部
７１ トレンチ
７２ トレンチ絶縁層
７３ トレンチ導電層
８１ 第１コンタクト
８２ 第２コンタクト
８３ 第３コンタクト
９０ リッド側基板
９３ 接合パッド
９４ 接合材
１０１ 第１半導体ウエハ
１０３ トレンチ熱酸化膜
１０４ ポリシリコン
１０５ 第１絶縁膜
１０６ メタル層
１０７ 第２絶縁膜
１０８ トレンチ
１０９ 保護膜
１１０ シーム
２０１ 第２半導体ウエハ
２０２ トレンチ
２０３ 金属膜
２ デバイス側基板アセンブリ
３ リッド側基板アセンブリ
５ センサ部
１０ デバイス側基板
１１ 空洞
１５ 第１支持部
１６ 第２支持部
１７ 主絶縁層
１９ 接合層
２０ 可動電極
３０ 固定電極
４０ パッド部
５０ 分離部
５１ トレンチ
５２ トレンチ絶縁層
５３ トレンチ結合層
６０ 導電経路
６１ ＭＥＭＳ電極配線
６２ パッド配線
７０ 内側導電経路部
７１ トレンチ
７２ トレンチ絶縁層
７３ トレンチ導電層
８１ 第１コンタクト
８２ 第２コンタクト
８３ 第３コンタクト
９０ リッド側基板
９３ 接合パッド
９４ 接合材
１０１ 第１半導体ウエハ
１０３ トレンチ熱酸化膜
１０４ ポリシリコン
１０５ 第１絶縁膜
１０６ メタル層
１０７ 第２絶縁膜
１０８ トレンチ
１０９ 保護膜
１１０ シーム
２０１ 第２半導体ウエハ
２０２ トレンチ
２０３ 金属膜
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】