特開 2023-81109 ＭＥＭＳセンサ及びＭＥＭＳセンサの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023081109

(43)【公開日】2023-06-09

(54)【発明の名称】ＭＥＭＳセンサ及びＭＥＭＳセンサの製造方法

(51)【国際特許分類】

   G01P 15/125 20060101AFI20230602BHJP

   G01P 15/08 20060101ALI20230602BHJP

   H01L 29/84 20060101ALI20230602BHJP

【ＦＩ】

G01P15/125 Z

G01P15/08 101A

H01L29/84 Z

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2021194817

(22)【出願日】2021-11-30

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100145403

【弁理士】

【氏名又は名称】山尾 憲人

(74)【代理人】

【識別番号】100111039

【弁理士】

【氏名又は名称】前堀 義之

(74)【代理人】

【識別番号】100184343

【弁理士】

【氏名又は名称】川崎 茂雄

(74)【代理人】

【識別番号】100197561

【弁理士】

【氏名又は名称】田中 三喜男

(72)【発明者】

【氏名】紙西 大祐

(72)【発明者】

【氏名】ヘラー，マーティン ウィルフリード

(72)【発明者】

【氏名】藤田 有真

【テーマコード（参考）】

4M112

【Ｆターム（参考）】

4M112AA02

4M112BA07

4M112CA23

4M112CA26

4M112CA31

4M112DA02

4M112DA07

4M112DA20

4M112EA03

4M112EA04

4M112FA01

4M112GA01

(57)【要約】

【課題】製造工程を簡素化しつつ感度を向上させることができるＭＥＭＳセンサを提供する。
【解決手段】ＭＥＭＳセンサは、表面１０ａに空洞１２の一部が露出する空洞１２を有する第１基板１０と、第１基板１０に設けられて空洞１２内に配置されるセンサ素子の電極１３と、第１基板１０に設けられて電極１３を支持する支持部１４と、第１基板１０に支持部１４を覆うように形成されて電極１３と支持部１４とを電気的に分離する素子分離部１５と、第１基板１０の電極１３及び素子分離部１５上に形成されるエピタキシャル成長層５０と、第１基板１０に接合されてセンサ素子を覆う第２基板２０とを備える。エピタキシャル成長層５０は、電極１３上に配置される単結晶部５１と素子分離部１５上に配置される多結晶部５２とを有する。
【選択図】図２

【特許請求の範囲】

【請求項1】

表面に空洞の一部が露出する空洞を有する第１基板と、
前記第１基板に設けられて前記空洞内に配置されるセンサ素子の電極と、
前記第１基板に設けられて前記電極を支持する支持部と、
前記第１基板に前記支持部を覆うように形成されて前記電極と前記支持部とを電気的に分離する素子分離部と、
前記第１基板の前記電極及び前記素子分離部上に形成されるエピタキシャル成長層と、
前記第１基板に接合されてセンサ素子を覆う第２基板と、を備え、
前記エピタキシャル成長層は、前記電極上に配置される単結晶部と前記素子分離部上に配置される多結晶部とを有している、
ＭＥＭＳセンサ。

【請求項2】

前記素子分離部は、前記第１基板の厚さ方向に延在して前記電極と前記支持部とを分離する側壁部と、前記第１基板の表面に平行に延在して前記側壁部及び前記支持部上に配置される上壁部とを有している、
請求項１に記載のＭＥＭＳセンサ。

【請求項3】

前記エピタキシャル成長層は、前記第１基板と同一材料から形成される、
請求項１又は請求項２に記載のＭＥＭＳセンサ。

【請求項4】

前記第１基板は、単結晶シリコン基板であり、
前記素子分離部は、酸化シリコンを有している、
請求項１から請求項３の何れか１項に記載のＭＥＭＳセンサ。

【請求項5】

前記電極は、前記支持部に支持されるベース部と、櫛歯状に形成される電極部とを有している、
請求項１から請求項４の何れか１項に記載のＭＥＭＳセンサ。

【請求項6】

前記電極は、前記センサ素子の可動電極及び固定電極の少なくとも一方の電極である、
請求項１から請求項５の何れか１項に記載のＭＥＭＳセンサ。

【請求項7】

前記センサ素子は、静電容量型加速度センサ素子である、
請求項１から請求項６の何れか１項に記載のＭＥＭＳセンサ。

【請求項8】

前記第２基板に、前記素子分離部上にある前記エピタキシャル成長層の多結晶部に接合される接合部が形成され、
前記接合部は、ＡｌＧｅ層によって形成されている、
請求項１から請求項７の何れか１項に記載のＭＥＭＳセンサ。

【請求項9】

前記第２基板に、前記電極から電気信号を取り出すパッド部と、前記接合部と前記パッド部とを電気的に接続する配線とが形成されている、
請求項８に記載のＭＥＭＳセンサ。

【請求項10】

前記第１基板に前記電極を取り囲むように形成されたシール用絶縁部を有し、
前記エピタキシャル成長層は、前記シール用絶縁部上に配置される多結晶部を有している、
請求項１から請求項９の何れか１項に記載のＭＥＭＳセンサ。

【請求項11】

前記第２基板に、前記シール用絶縁部上にある前記エピタキシャル成長層の多結晶部に接合されるシール部が形成され、
前記シール部は、ＡｌＧｅ層によって形成されている、
請求項１０に記載のＭＥＭＳセンサ。

【請求項12】

第１基板の表面にセンサ素子の電極と前記電極を支持する支持部とを電気的に分離する素子分離部を形成し、
前記素子分離部が形成された前記第１基板の表面にエピタキシャル成長層を形成し、
前記エピタキシャル成長層が形成された前記第１基板の表面をエッチングして、前記第１基板の表面に空洞の一部が露出する空洞を形成するとともに前記空洞内に配置された前記センサ素子の電極と前記電極を支持する支持部とを前記素子分離部によって分離するように前記電極及び前記支持部を形成し、
前記センサ素子を覆うように前記第１基板に第２基板を接合し、
前記エピタキシャル成長層は、前記電極部上に配置される単結晶部と前記素子分離部上に配置される多結晶部とを有するように形成される、
ＭＥＭＳセンサの製造方法。

【請求項13】

前記素子分離部は、前記第１基板の厚さ方向に延在して前記電極と前記支持部とを分離する側壁部と、前記第１基板の表面に平行に延在して前記側壁部及び前記支持部上に配置される上壁部とを有する、
請求項１２に記載のＭＥＭＳセンサの製造方法。

【請求項14】

前記第１基板は、単結晶シリコン基板であり、
前記素子分離部は、酸化シリコンを有している、
請求項１２又は請求項１３に記載のＭＥＭＳセンサの製造方法。

【請求項15】

前記第２基板に、前記第１基板に形成された前記素子分離部上にある前記エピタキシャル成長層の多結晶部に接合される接合部を形成し、
前記接合部は、ＡｌＧｅ層によって形成される、
請求項１２から請求項１４の何れか１項に記載のＭＥＭＳセンサの製造方法。

【請求項16】

前記第１基板に、前記電極を取り囲むようにシール用絶縁部が形成され、
前記エピタキシャル成長層は、前記シール用絶縁部上に配置される多結晶部を有するように形成される、
請求項１２から請求項１５の何れか１項に記載のＭＥＭＳセンサの製造方法。

【請求項17】

前記第２基板に、前記シール用絶縁部上にある前記エピタキシャル成長層の多結晶部に接合されるシール部を形成し、
前記シール部は、ＡｌＧｅ層によって形成される、
請求項１６に記載のＭＥＭＳセンサの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ＭＥＭＳセンサ及びＭＥＭＳセンサの製造方法に関する。

【背景技術】

【0002】

半導体微細加工技術を用いて製造されるＭＥＭＳ（Micro Electro Mechanical System）センサが知られている。ＭＥＭＳセンサとして、例えば特許文献１には、静電容量型ＭＥＭＳ加速度センサが開示されている。静電容量型ＭＥＭＳ加速度センサは、半導体基板に形成された互いに噛み合う櫛歯状の固定電極と可動電極とを備え、固定電極と可動電極との間の静電容量の変化を検出することにより加速度を検出するように構成されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２－８８０８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

固定電極と可動電極とを有する静電容量型ＭＥＭＳ加速度センサなどのＭＥＭＳセンサでは、固定電極と可動電極とを有するセンサ素子を第１基板の表面に形成し、センサ素子を覆うように第１基板に第２基板を接合し、第２基板からセンサ素子の電極の電気信号を取り出すことが考えられている。

【0005】

この場合、第１基板において表面に形成されたセンサ素子の電極と前記電極を支持する支持部とを素子分離部によって電気的に絶縁し、センサ素子の電極を素子分離部上に配置された配線にコンタクトを介して接続し、第１基板に形成された配線と第２基板に形成された接合部とを接合し、第２基板からセンサ素子の電極の電気信号を取り出すことが考えられる。

【0006】

しかしながら、このように形成されるＭＥＭＳセンサでは、第１基板にセンサ素子の電極から電気信号を取り出すための配線及びコンタクトが必要であることから製造工程が複雑化し、製造工程を簡素化することが望まれる。また、ＭＥＭＳセンサでは、センサの感度を向上させることが望まれる。

【0007】

本開示は、製造工程を簡素化しつつ感度を向上させることができるＭＥＭＳセンサ及びＭＥＭＳセンサの製造方法を提供することを課題とする。

【課題を解決するための手段】

【0008】

本開示は、表面に空洞の一部が露出する空洞を有する第１基板と、前記第１基板に設けられて前記空洞内に配置されるセンサ素子の電極と、前記第１基板に設けられて前記電極を支持する支持部と、前記第１基板に前記支持部を覆うように形成されて前記電極と前記支持部とを電気的に分離する素子分離部と、前記第１基板の前記電極及び前記素子分離部上に形成されるエピタキシャル成長層と、前記第１基板に接合されてセンサ素子を覆う第２基板と、を備え、前記エピタキシャル成長層は、前記電極上に配置される単結晶部と前記素子分離部上に配置される多結晶部とを有している、ＭＥＭＳセンサを提供する。

【0009】

本開示によれば、第１基板の表面に形成されたセンサ素子の電極及び素子分離部上に形成されたエピタキシャル成長層は、電極上に配置される単結晶部と素子分離部上に配置される多結晶部とを有するので、多結晶部に第２基板の接合部を接合することで、センサ素子の電極からエピタキシャル成長層の単結晶部及び多結晶部を通じて第２基板の接合部に電気的に接続することができ、第２基板の接合部に接合するための配線及びコンタクトを形成する場合に比して、製造工程を簡素化することができる。エピタキシャル成長層の形成時に電極及び素子分離部上にそれぞれ単結晶部及び多結晶部を同時に形成することができ、製造工程をさらに簡素化することができる。また、第１基板の電極上に形成されるエピタキシャル成長層の単結晶部を電極として用いることができるので、センサの感度を向上させることができる。したがって、製造工程を簡素化しつつ感度を向上させることができる。

【0010】

また、本開示は、第１基板の表面にセンサ素子の電極と前記電極を支持する支持部とを電気的に分離する素子分離部を形成し、前記素子分離部が形成された前記第１基板の表面にエピタキシャル成長層を形成し、前記エピタキシャル成長層が形成された前記第１基板の表面をエッチングして、前記第１基板の表面に空洞の一部が露出する空洞を形成するとともに前記空洞内に配置された前記センサ素子の電極と前記電極を支持する支持部とを前記素子分離部によって分離するように前記電極及び前記支持部を形成し、前記センサ素子を覆うように前記第１基板に第２基板を接合し、前記エピタキシャル成長層は、前記電極部上に配置される単結晶部と前記素子分離部上に配置される多結晶部とを有するように形成される、ＭＥＭＳセンサの製造方法を提供する。

【0011】

本開示によれば、素子分離部が形成された第１基板の表面にエピタキシャル成長層が形成され、エピタキシャル成長層が形成された第１基板の表面がエッチングされて、第１基板の表面に空洞の一部が露出する空洞が形成されるとともに空洞内に配置されたセンサ素子の電極と電極を支持する支持部とを素子分離部によって分離するように電極及び支持部が形成される。エピタキシャル成長層は、電極上の単結晶部と素子分離部上の多結晶部とを有するように形成されるので、多結晶部に第２基板の接合部を接合することで、センサ素子の電極からエピタキシャル成長層の単結晶部及び多結晶部を通じて第２基板の接合部に電気的に接続することができ、第２基板の接合部に接合するための配線及びコンタクトを形成する場合に比して、製造工程を簡素化することができる。エピタキシャル成長層の形成時に電極及び素子分離部上にそれぞれ単結晶部及び多結晶部を同時に形成することができ、製造工程をさらに簡素化することができる。また、第１基板の電極上に形成されるエピタキシャル成長層の単結晶部を電極として用いることができるので、センサの感度を向上させることができる。したがって、製造工程を簡素化しつつ感度を向上させることができる。

【図面の簡単な説明】

【0012】

【図1】図１は、本開示の実施形態に係るＭＥＭＳセンサの概略平面図である。

【図2】図２は、図１のII－II線に沿うＭＥＭＳセンサの断面図である。

【図3】図３は、図１のIII－III線に沿うＭＥＭＳセンサの断面図である。

【図4】図４は、第１基板アセンブリの平面図である。

【図5】図５は、第２基板アセンブリの平面図である。

【図6】図６は、図４に示す第１基板アセンブリの要部拡大図である。

【図7】図７は、第１基板アセンブリの製造方法を説明する図である。

【図8】図８は、第１基板アセンブリの製造方法を説明する図である。

【図9】図９は、第１基板アセンブリの製造方法を説明する図である。

【図10】図１０は、第１基板アセンブリの製造方法を説明する図である。

【図11】図１１は、第１基板アセンブリの製造方法を説明する図である。

【図12】図１２は、第１基板アセンブリの製造方法を説明する図である。

【図13】図１３は、第２基板アセンブリの製造方法を説明する図である。

【図14】図１４は、第２基板アセンブリの製造方法を説明する図である。

【図15】図１５は、第２基板アセンブリの製造方法を説明する図である。

【図16】図１６は、第２基板アセンブリの製造方法を説明する図である。

【図17】図１７は、第２基板アセンブリの製造方法を説明する図である。

【図18】図１８は、図２に示すＭＥＭＳセンサの要部拡大図である。

【図19】図１９は、第１基板アセンブリに電極用の配線及びコンタクトを形成したＭＥＭＳセンサを説明する図である。

【発明を実施するための形態】

【0013】

以下、本開示の実施形態について添付図面を参照しながら説明する。

【0014】

図１は、本開示の実施形態に係るＭＥＭＳセンサの概略平面図である。図１に示すように、本開示の実施形態に係るＭＥＭＳセンサ１は、静電容量型加速度センサであり、センサ素子２としての静電容量型加速度センサ素子を有している。ＭＥＭＳセンサ１は、センサ素子２を有する第１基板１０を備えた第１基板アセンブリ１１と、センサ素子２を覆うとともにセンサ素子２から電気信号を取り出すパッド部３が形成された第２基板２０を備えた第２基板アセンブリ２１とを備えている。

【0015】

以下では、第１基板１０及び第２基板２０の表面に沿う所定方向をＸ方向とするとともにＸ方向と直交する方向をＹ方向とし、Ｘ方向及びＹ方向と直交する第１基板１０及び第２基板２０の厚さ方向をＺ方向とする。図１では、第１基板１０が第２基板２０のＺ方向上側に接合されたＭＥＭＳセンサ１が示されている。

【0016】

センサ素子２は、Ｘ方向に作用する加速度を検出するＸ軸センサ素子４と、Ｙ方向に作用する加速度を検出するＹ軸センサ素子５とを有している。Ｙ軸センサ素子５は、Ｘ軸センサ素子４のＹ方向に離間して配置されている。

【0017】

第１基板１０に設けられたセンサ素子２は、第２基板２０が第１基板１０に接合されることにより、第２基板２０によって覆われて密閉されている。第２基板２０に形成されたパッド部３は、互いにＹ方向に離間して複数、具体的には５つ設けられている。パッド部３は、外部の電子部品などに接続されて外部の電子部品などにセンサ素子２の電気信号を取り出すように構成されている。

【0018】

Ｙ軸センサ素子５は、Ｘ軸センサ素子４を平面視で９０度回転したものと同様に構成されているので、Ｘ軸センサ素子４について説明し、Ｙ軸センサ素子５については説明を省略する。

【0019】

図２は、図１のII－II線に沿うＭＥＭＳセンサの断面図である。図３は、図１のIII－ III線に沿うＭＥＭＳセンサの断面図である。図４は、第１基板アセンブリの平面図である。図５は、第２基板アセンブリの平面図である。図６は、図４に示す第１基板アセンブリの要部拡大図である。

【0020】

第１基板アセンブリ１１は、図２から図４に示すように、表面である第１主面１０ａと第１主面１０ａの反対側の裏面である第２主面１０ｂとを有する第１基板１０を備えている。第１基板１０は、平面視で、Ｘ方向に平行に延びる２辺とＹ方向に平行に延びる２辺とを有してＹ方向に長い長方形状に形成されている。第１基板１０として、不純物をドーピングして導電性を付与した、例えば１Ω・ｍ～５Ω・ｍの抵抗率を有する導電性単結晶シリコン基板が用いられる。

【0021】

第１基板１０は、図４に示すように、中央側にＸ軸センサ素子４及びＹ軸センサ素子５を有している。第１基板１０は、Ｘ軸センサ素子４及びＹ軸センサ素子５にそれぞれ対応して第１主面１０ａに一部が露出する空洞１２を有している。空洞１２は、第１主面１０ａから第１基板１０の厚さ方向に略直方体状に窪んで形成され、底壁部１２ａと底壁部１２ａから第１基板１０の厚さ方向に延在する側壁部１２ｂとを有している。空洞１２は、第１基板１０において少なくとも、後述する支持部１４を除く部分に形成されている。

【0022】

第１基板１０は、図２及び図３に示すように、空洞１２内に配置されたＸ軸センサ素子４の電極１３と、電極１３を支持する支持部１４とを有している。電極１３として、第１基板１０に対して固定される固定電極３０と、固定電極３０に対して変位可能である可動電極４０とを有している。

【0023】

支持部１４は、空洞１２の底壁部１２ａから第１基板１０の厚さ方向に第１基板１０の第１主面１０ａまで略四角柱状に延在するように形成されている。支持部１４は、固定電極用の支持部１４と可動電極用の支持部１４とを有している。固定電極３０及び可動電極４０はそれぞれ、空洞１２内に底壁部１２ａに対して浮いた状態で支持部１４に支持されている。電極１３及び支持部１４は、第１基板１０の一部によって形成されている。

【0024】

第１基板１０には、支持部１４を覆うように電極１３と支持部１４とを電気的に分離する素子分離部１５が形成されている。素子分離部１５は、第１基板１０の厚さ方向に電極１３と支持部１４の間に延在して電極１３と支持部１４とを分離する側壁部１５ａと、第１基板１０の第１主面１０ａに平行に延在して側壁部１５ａ及び支持部１４上に配置される上壁部１５ｂとを有している。素子分離部１５の側壁部１５ａは、支持部１４の周囲に沿って空洞１２の底壁部１２ａから第１基板１０の厚さ方向に第１基板１０の第１主面１０ａまで略四角筒状に延在し、素子分離部１５の上壁部１５ｂは、平面視で四角形状に形成されている。素子分離部１５は、酸化シリコンを有しており、絶縁膜である多結晶酸化シリコン膜によって形成されている。

【0025】

電極１３は、素子分離部１５を介して支持部１４に支持されている。固定電極３０は、図３に示すように、固定電極用の素子分離部１５を介して支持部１４に支持されている。可動電極４０は、図２に示すように、可動電極用の素子分離部１５を介して支持部１４に支持されている。

【0026】

第１基板１０は、Ｘ軸センサ素子４の電極１３として互いに噛み合う櫛歯状に形成された固定電極３０及び可動電極４０を備えている。固定電極３０及び可動電極４０は、第１基板１０の厚さ方向に同一厚さで形成されている。

【0027】

固定電極３０は、図６に示すように、支持部１４に接続されるアンカ部３１と、アンカ部３１に接続されるベース部３２と、ベース部３２に接続されて櫛歯状に形成される複数の電極部３３とを有している。アンカ部３１、ベース部３２及び複数の電極部３３は、第１基板１０の一部によって一体的に形成されている。

【0028】

アンカ部３１は、固定電極用支持部１４の周囲に沿って略四角筒状に素子分離部１５を介して設けられ、支持部１４に素子分離部１５を介して接続されている。ベース部３２は、アンカ部３１に接続されてＸ方向に直線状に延在する第１直線部分３２ａと、第１直線部分３２ａからＹ方向に直線状に延在する第２直線部分３２ｂと、第２直線部分３２ｂからＸ方向に第１直線部分３２ａとは反対側に直線状に延在するとともにＹ方向に離間して配置される第３直線部分３２ｃ、第４直線部分３２ｄ及び第５直線部分３２ｅとを有している。ベース部３２は、支持部１４に素子分離部１５及びアンカ部３１を介して支持されている。

【0029】

複数の電極部３３は、ベース部３２の第３直線部分３２ｃ、第４直線部分３２ｄ及び第５直線部分３２ｅからそれぞれＹ方向に直線状に延在するとともにＸ方向に等間隔に離間して櫛歯状に形成されている。複数の電極部３３は、第５直線部分３２ｅからＹ方向一方側に延在し、第４直線部分３２ｄからＹ方向両側に延在し、第３直線部分３２ｃからＹ方向他方側に延在している。

【0030】

可動電極４０は、支持部１４に接続されるアンカ部４１と、加速度の検出方向であるＸ方向に伸縮可能であるバネ部４４と、バネ部４４を介してアンカ部４１に接続されるベース部４２と、ベース部４２に接続されて櫛歯状に形成される複数の電極部４３とを有している。アンカ部４１、バネ部４４、ベース部４２及び複数の電極部４３は、第１基板１０の一部によって一体的に形成されている。

【0031】

アンカ部４１は、可動電極用支持部１４の周囲に沿って略四角筒状に素子分離部１５を介して設けられ、支持部１４に素子分離部１５を介して接続されている。バネ部４４は、アンカ部４１に接続されてＸ方向に直線状に延在する直線部分４４ａと、直線部分４４ａに接続されてＹ方向を長手方向とする長方形状に形成された環状部分４４ｂとを有している。バネ部４４は、Ｘ方向に作用する加速度に応じて環状部分４４ｂがＸ方向に伸縮可能に構成されている。

【0032】

ベース部４２は、バネ部４４に接続されてＸ方向に直線状に延在する第１直線部分４２ａと、第１直線部分４２ａからＹ方向に直線状に延在する第２直線部分４２ｂと、第２直線部分４２ｂからＸ方向に第１直線部分４２ａとは反対側に直線状に延在するとともにＹ方向に離間して配置される第３直線部分４２ｃ及び第４直線部分４２ｄとを有している。

【0033】

複数の電極部４３は、ベース部４２の第３直線部分４２ｃ及び第４直線部分４２ｄからそれぞれＹ方向に直線状に延在するとともにＸ方向に等間隔に離間して櫛歯状に形成されている。複数の電極部４３は、第３直線部分４２ｃ及び第４直線部分４２ｄからそれぞれＹ方向両側に延在している。

【0034】

可動電極４０の複数の電極部４３は、固定電極３０の複数の電極部３３と互いに接触しない状態で互いに噛み合うように配置されている。可動電極４０の電極部４３と固定電極３０の電極部３３とは、Ｘ方向に間隔を空けて対向して配置されている。

【0035】

固定電極３０及び可動電極４０を有するＸ軸センサ素子４にＸ方向の加速度が作用すると、加速度に応じて固定電極３０の電極部３３に対して可動電極４０の電極部４３が相対的に移動して電極部３３と電極部４３との間の間隔が変化して固定電極３０と可動電極４０との間の静電容量が変化する。Ｘ軸センサ素子４は、固定電極３０と可動電極４０との間の静電容量の変化を電気信号として取り出すことで加速度を検出できるようになっている。

【0036】

図２及び図３に示すように、第１基板１０には、Ｘ軸センサ素子４の電極１３及び素子分離部１５上に、第１基板１０と同一材料であるシリコン材料によるエピタキシャル成長層５０が形成されている。エピタキシャル成長層５０は、第１基板１０の第１主面１０ａから所定厚さを有するように形成されている。エピタキシャル成長層５０は、電極１３上では単結晶に形成され、素子分離部１５上では多結晶に形成され、電極１３上に配置される単結晶部５１と、素子分離部１５上に配置される多結晶部（一点鎖線で囲まれる領域）５２とを有している。

【0037】

エピタキシャル成長層５０は、固定電極３０のアンカ部３１、ベース部３２及び複数の電極部３３上にアンカ部３１、ベース部３２及び複数の電極部３３と平面視で同一形状に形成された単結晶部５１と、固定電極用の素子分離部１５上に素子分離部１５と平面視で同一形状に形成された多結晶部５２を有している。

【0038】

固定電極３０上に形成されたエピタキシャル成長層５０の単結晶部５１は、固定電極３０と同一材料による単結晶構造によって形成されることから、固定電極３０とともに電極として用いることができる。電極部３３上に形成されたエピタキシャル成長層５０の単結晶部５１は、電極部として用いることができる。素子分離部１５上に形成されたエピタキシャル成長層５０の多結晶部５２は、固定電極３０から電気信号を取り出す固定電極用の端子部１８を構成する。

【0039】

エピタキシャル成長層５０はまた、可動電極４０のアンカ部４１、バネ部４４、ベース部４２及び複数の電極部４３上にアンカ部４１、バネ部４４、ベース部４２及び複数の電極部４３と平面視で同一形状に形成された単結晶部５１と、可動電極用の素子分離部１５上に素子分離部１５と平面視で同一形状に形成された多結晶部５２を有している。

【0040】

可動電極４０上に形成されたエピタキシャル成長層５０の単結晶部５１は、可動電極４０と同一材料による単結晶構造によって形成されることから、可動電極４０とともに電極として用いることができる。電極部４３上に形成されたエピタキシャル成長層５０の単結晶部５１は、電極部として用いることができる。素子分離部１５上に形成されたエピタキシャル成長層５０の多結晶部５２は、可動電極４０の電極部から電気信号を取り出す可動電極用の端子部１８を構成する。

【0041】

第１基板１０にはまた、第１主面１０ａの周縁部上にセンサ素子２の電極１３を取り囲むようにシール用絶縁部１６が形成されている。シール用絶縁部１６は、酸化シリコンを有しており、絶縁膜である多結晶酸化シリコン膜によって形成されている。第１基板１０には、シール用絶縁部１６上にもエピタキシャル成長層５０が形成されている。エピタキシャル成長層５０は、シール用絶縁部１６上では多結晶に形成され、シール用絶縁部１６上に配置される多結晶部（一点鎖線で囲まれる領域）５３を有している。エピタキシャル成長層５０の多結晶部５３は、シール用絶縁部１６と平面視で同一形状に形成され、第２基板２０に接合されてシールされる被シール部１７を構成する。

【0042】

第１基板アセンブリ１１では、図４に示すように、センサ素子２が形成される素子領域Ｅ１と被シール部１７が形成されるシール領域Ｅ２とは、第１境界ラインＬ１の内側及び外側にそれぞれ形成されている。素子領域Ｅ１には、Ｙ軸センサ素子５が、Ｘ軸センサ素子４を平面視で９０度回転して同様に形成されている。

【0043】

第２基板アセンブリ２１は、図２及び図３に示すように、表面である第１主面２０ａと第１主面２０ａの反対側の裏面である第２主面２０ｂとを有する第２基板２０を備えている。第２基板２０は、平面視で、Ｘ方向に平行に延びる２辺とＹ方向に平行に延びる２辺とを有してＹ方向に長い長方形状に形成されるとともに、第１基板１０よりＸ方向に長く形成されている。第２基板２０として、不純物をドーピングして導電性を付与した、例えば１Ω・ｍ～５Ω・ｍの抵抗率を有する導電性単結晶シリコン基板が用いられる。

【0044】

第２基板２０は、Ｘ軸センサ素子４及びＹ軸センサ素子５を覆うように第１基板１０に接合されている。第２基板２０には、図５に示すように、第１基板１０に形成された電極用の端子部１８にそれぞれ接合される接合部２２と、電極１３から電気信号を取り出すパッド部３と、接合部２２とパッド部３とを電気的に接続する配線２３と、第１基板１０に形成された被シール部１７に接合してシールするシール部２４とが形成されている。

【0045】

シール部２４は、平面視で、第１基板１０の被シール部１７に対応して環状に形成されている。接合部２２は、シール部２４の内側に形成され、パッド部３は、シール部２４の外側に形成されている。配線２３は、Ｘ軸センサ素子４及びＹ軸センサ素子５からそれぞれ電気信号を取り出すために接合部２２とパッド部３とを電気的に接続する４つの配線２３と、第１基板１０を接地するためにシール部２４とパッド部３とを電気的に接続する１つの配線２３とを有している。

【0046】

図２に示すように、第２基板２０には、第１主面２０ａ上に第１絶縁膜８１が形成されている。第１絶縁膜８１は、熱酸化膜である酸化シリコン膜によって形成されている。第１絶縁膜８１上に接合部２２とパッド部３とを電気的に接続する配線２３が形成されている。配線２３は、第１絶縁膜８１上に形成されたバリア層上に形成されている。配線２３は、ＡｌとＣｕとの合金であるＡｌＣｕ層によって形成されている。バリア層は、Ｔｉ層とＴｉ層上に形成されるＴｉＮ層とが積層されたＴｉ／ＴｉＮ層によって形成されている。

【0047】

第２基板２０には、配線２３を覆うように第２絶縁膜８３が形成されている。第２絶縁膜８３は、酸化シリコン膜によって形成されている。第２絶縁膜８３には、接合部２２、パッド部３及びシール部２４に対応する位置にそれぞれコンタクト孔が形成され、コンタクト孔がタングステンで埋め尽くされてコンタクト２５が形成されている。

【0048】

第２基板２０には、第２絶縁膜８３上に接合部２２、パッド部３及びシール部２４が形成されている。接合部２２及びパッド部３は、平面視で四角形状に形成され、シール部２４は、平面視で矩形環状に形成されている。接合部２２、パッド部３及びシール部２４はそれぞれ、第２絶縁膜８３上に形成された密着層８４上に形成されている。

【0049】

パッド部３は、ＡｌとＣｕとの合金であるＡｌＣｕ層によって形成されている。接合部２２は、Ａｌ層とＡｌ層上に形成されるＧｅ層とが積層されたＡｌＧｅ層によって形成されている。シール部２４は、Ａｌ層とＡｌ層上に形成されるＧｅ層とが積層されたＡｌＧｅ層によって形成されている。密着層８４は、Ｔｉ層とＴｉ層上に形成されるＴｉＮ層とが積層されたＴｉ／ＴｉＮ層によって形成されている。

【0050】

第２基板２０に形成された接合部２２は、図２及び図３に示すように、第１基板１０に形成されたエピタキシャル成長層５０の多結晶部５２である端子部１８に接合されている。固定電極及び可動電極用の端子部１８はそれぞれ、固定電極及び可動電極用の接合部２２に接合されている。

【0051】

第２基板２０に形成されたシール部２４は、図２及び図３に示すように、第１基板１０に形成されたエピタキシャル成長層５０の多結晶部５３である被シール部１７に接合されている。これにより、第１基板１０に設けられたＸ軸センサ素子４及びＹ軸センサ素子５は、第２基板２０によって覆われて密閉されている。

【0052】

第２基板アセンブリ２１では、図５に示すように、接合部２２が形成される素子領域Ｅ１とシール部２４が形成されるシール領域Ｅ２とは、第２境界ラインＬ２の内側及び外側にそれぞれ形成されている。パッド部３が形成されるパッド領域Ｅ３とシール領域Ｅ２とは、第３境界ラインＬ３のＸ方向一方側及び他方側にそれぞれ形成されている。第２基板２０には、Ｙ軸センサ素子５用の接合部２２及びパッド部３が、Ｘ軸センサ素子４用の接合部２２及びパッド部３と同様にして形成されている。

【0053】

このようにして形成されるＭＥＭＳセンサ１は、Ｘ軸センサ素子４の固定電極３０及び可動電極４０の電極部３３，４３とパッド部３とがそれぞれ電気的に接続され、固定電極３０と可動電極４０の電極部３３，４３間の静電容量の変化を電気信号として取り出してＸ方向の加速度を検出するようになっている。ＭＥＭＳセンサ１はまた、Ｘ軸センサ素子４と同様に構成されたＹ軸センサ素子５によってＹ方向の加速度を検出するようになっている。

【0054】

次に、このようにして形成されるＭＥＭＳセンサ１の製造方法について説明する。

【0055】

図７から図１２は、第１基板アセンブリの製造方法を説明する図である。第１基板アセンブリ１１の製造では、まず、図７に示すように、単結晶導電性シリコン基板である第１基板１０が準備され、熱酸化法によって第１基板１０の第１主面１０ａ全体が熱酸化され、第１基板１０の第１主面１０ａに熱酸化膜である酸化シリコン膜が形成される。次に、フォトリソグラフィ及びエッチングによって、酸化シリコン膜がパターニングされ、酸化シリコン膜における素子分離部１５の側壁部１５ａに対応する部分が開口される。

【0056】

そして、酸化シリコン膜をマスクとして、異方性エッチングによって、第１基板１０の第１主面１０ａにおける素子分離部１５の側壁部１５ａに対応する部分が除去されて素子分離部１５の側壁部１５ａに対応するトレンチ６１が形成される。

【0057】

トレンチ６１の形成後に、エッチングによって第１基板１０の第１主面１０ａに形成された酸化シリコン膜が取り除かれる。そして、熱酸化法によってトレンチ６１の内面を含む第１基板１０の第１主面１０ａ全体が熱酸化されてトレンチ６１の内面を含む第１基板１０の第１主面１０ａ全体に熱酸化膜である酸化シリコン膜７１が形成される。

【0058】

次に、図８に示すように、フォトリソグラフィ及びエッチングによって、酸化シリコン膜７１がパターニングされ、素子分離部１５及びシール用絶縁部１６が形成される。素子分離部１５及びシール用絶縁部１６は、多結晶酸化シリコン膜によって形成される。

【0059】

次に、図９に示すように、シリコン材料を用いたＣＶＤ（Chemical Vapor Deposition）法によるエピタキシャル成長によって、第１基板１０の第１主面１０ａにエピタキシャル成長層５０が素子分離部１５及びシール用絶縁部１６を完全に覆うように形成される。エピタキシャル成長層５０は、単結晶である第１基板１０の第１主面１０ａ上では単結晶に形成され、酸化シリコン膜７１によって形成された素子分離部１５及びシール用絶縁部１６上では多結晶に形成され、単結晶に形成される単結晶部５１と多結晶に形成される多結晶部５２、５３とを有するように形成される。エピタキシャル成長層５０の形成後には、ＣＭＰ（Chemical Mechanical Polish）処理によって平坦化される。

【0060】

次に、図１０に示すように、ＣＶＤ法によって、エピタキシャル成長層５０上に絶縁膜として酸化シリコン膜７２が形成される。そして、フォトリソグラフィ及び異方性エッチングによって第１基板１０の第１主面１０ａ及びエピタキシャル成長層５０がパターニングされ、電極１３の形状を残すようにトレンチ６２が形成される。第１基板１０の第１主面１０ａに電極１３の形状が形成されるとともにエピタキシャル成長層５０についても電極１３の形状に対応する部分が形成されるようにトレンチ６２が形成される。

【0061】

次に、図１１に示すように、ＣＶＤ法によって、トレンチ６２の内面全体を含むとともにエピタキシャル成長層５０が形成された第１基板１０の表面側全体に保護膜としての酸化シリコン膜が形成される。そして、エッチバックによってトレンチ６２の側面上に形成された保護膜７３を除く部分の保護膜が除去され、トレンチ６２の側面上にのみ保護膜７３が形成される。

【0062】

次に、図１２に示すように、エピタキシャル成長層５０上に形成された酸化シリコン膜７２をマスクとして、エッチング、具体的には異方性エッチングによってトレンチ６２の底面部分が除去され、トレンチ６２の底面が保護膜７３より深くなるようにトレンチ６２が深く形成される。保護膜７３よりトレンチ６２の底部には、第１基板１０の結晶面が露出した露出空間が形成される。

【0063】

異方性エッチングに引き続いて、等方性エッチングによって、トレンチ６２の露出空間に反応性イオン及びエッチングガスが供給され、反応性イオンなどの作用によって各露出空間を起点として第１基板１０の厚さ方向にエッチングされつつ第１基板１０の第１主面１０ａに平行な方向にエッチングされる。これにより、互いに隣接する全ての露出空間が一体化して、第１基板１０の表面に空洞１２の一部が露出する空洞１２が形成されるとともに、空洞１２内に電極１３が浮いた状態で配置される。等方性エッチング後には、エピタキシャル成長層５０上に形成された酸化シリコン膜７２及び保護膜７３が除去され、第１基板アセンブリ１１が製造される。

【0064】

このようにして、表面に空洞１２の一部が露出する空洞１２を有する第１基板１０に、空洞１２内に配置されるセンサ素子４の電極１３と、電極１３を支持する支持部１４とが設けられる。第１基板１０には、支持部１４を覆うように電極１３と支持部１４とを電気的に分離する素子分離部１５が形成されると共に、電極１３及び素子分離部１５上に電極１３上に配置される単結晶部５１と素子分離部１５上に配置される多結晶部５２とを有するようにエピタキシャル成長層５０が形成される。エピタキシャル成長層５０は、シール用絶縁部１６上にも多結晶部５３を有するように形成される。

【0065】

図１３から図１７は、第２基板アセンブリの製造方法を説明する図である。第２基板アセンブリ２１の製造では、まず、図１３に示すように、単結晶導電性シリコン基板である第２基板２０が準備され、熱酸化法によって第２基板２０の第１主面２０ａ全体が熱酸化され、第２基板２０の第１主面２０ａに熱酸化膜である酸化シリコン膜が第１絶縁膜８１として形成される。

【0066】

次に、ＰＶＤ（Physical Vapor Deposition）法によって、第１絶縁膜８１上にバリア層が形成され、バリア層上に配線層８２が形成される。バリア層として、第１絶縁膜８１上に形成されるＴｉ層とＴｉ層上に形成されるＴｉＮ層とが積層されたＴｉ／ＴｉＮ層が形成される。配線層８２として、バリア層上に形成されるＡｌとＣｕとの合金であるＡｌＣｕ層が形成される。そして、フォトリソグラフィ及びエッチングによってバリア層及び配線層８２がパターニングされ、配線２３が形成される。

【0067】

次に、図１４に示すように、ＣＶＤ法によって、第２基板２０の第１主面２０ａに形成された第１絶縁膜８１及び配線２３上に酸化シリコン膜が第２絶縁膜８３として形成される。第２絶縁膜８３の形成後には、ＣＭＰ処理によって平坦化される。

【0068】

次に、図１５に示すように、フォトリソグラフィ及びエッチングによって第２絶縁膜８３に配線用のコンタクト孔が形成される。配線用のコンタクト孔は、接合部２２、パッド部３及びシール部２４に対応する位置に形成される。その後に、タングステン選択ＣＶＤ法によって、前記コンタクト孔がタングステンで埋め尽くされてコンタクト２５が形成される。

【0069】

コンタクト２５の形成後には、ＰＶＤ法によって、第２絶縁膜８３上に密着層８４が形成され、密着層８４上にパッド層８５が形成される。密着層８４として、第２絶縁膜８３上に形成されるＴｉ層と該Ｔｉ層上に形成されるＴｉＮ層とが積層されたＴｉ／ＴｉＮ層が形成される。パッド層８５として、密着層８４上に形成されるＡｌとＣｕとの合金であるＡｌＣｕ層が形成される。

【0070】

そして、フォトリソグラフィ及びエッチングによって、密着層８４及びパッド層８５がパターニングされてパッド部３が形成されるとともに、密着層８４及びパッド層８５が接合部２２及びシール部２４に対応する部分の形状も残すように形成される。

【0071】

次に、図１６に示すように、フォトリソグラフィによって、パッド部３を覆うようにレジストパターン８６が形成される。そして、レジストパターン８６をマスクとしてウェットエッチングによって、パッド層８５における接合部２２及びシール部２４に対応する部分が除去される。その後に、レジストパターン８６が除去される。

【0072】

次に、図１７に示すように、ＰＶＤ法によって、密着層８４における接合部２２及びシール部２４に対応する部分上に、接合部及びシール部層８７が形成される。第２基板２０の第１主面２０ａに形成された第２絶縁膜８３及びパッド部３上にも接合部及びシール部層８７が形成される。接合部及びシール部層８７として、Ａｌ層とＡｌ層上に形成されるＧｅ層とが積層されたＡｌＧｅ層が形成される。

【0073】

接合部及びシール部層８７の形成後に、フォトリソグラフィ及びエッチングによって、接合部及びシール部層８７がパターニングされて、接合部２２及びシール部２４が形成されるとともに、第２絶縁膜８３及びパッド部３上に形成された接合部及びシール部層８７が除去され、第２基板アセンブリ２１が製造される。

【0074】

このようにして、第２基板２０に、エピタキシャル成長層５０の多結晶部５２に接合される接合部２２と、電極１３から電気信号を取り出すパッド部３と、接合部２２とパッド部３とを電気的に接続する配線２３と、エピタキシャル成長層５０の多結晶部５３に接合されてシールするシール部２４とが形成される。

【0075】

第１基板アセンブリ１１及び第２基板アセンブリ２１の製造後、第１基板アセンブリ１１に第２基板アセンブリ２１が接合され、第１基板１０にセンサ素子２を覆うように第２基板２０が接合される。第１基板１０に形成されたエピタキシャル成長層５０の多結晶部５２による端子部１８に、第２基板２０に形成された接合部２２が接合されるとともに、第１基板１０に形成されたエピタキシャル成長層５０の多結晶部５３による被シール部１７に、第２基板２０に形成されたシール部２４が接合される。

【0076】

第１基板アセンブリ１１と第２基板アセンブリ２１との接合は、第１基板アセンブリ１１と第２基板アセンブリ２１とが重ね合わせられるとともに所定の加圧が加えられた状態で、例えば４４０度～４５０度などの所定温度に加熱されることによって行われる。これにより、接合部２２及びシール部２４を形成するＡｌＧｅ層においてＡｌＧｅが共晶反応されるとともに、接合部２２とエピタキシャル成長層５０の多結晶部５２との接合面及びシール部２４とエピタキシャル成長層５０の多結晶部５３との接合面においてＡｌＧｅＳｉが共晶反応され、接合部２２及びシール部２４とエピタキシャル成長層５０の多結晶部５２及び５３とがそれぞれＡｌＧｅ層によって共晶接合される。

【0077】

その後に、第１基板アセンブリ１１の延長部分である第２基板アセンブリ２１のパッド領域Ｅ３に対向する部分が、図１２に示す切断ラインＬ４に沿ってダイシングによって取り除かれ、ＭＥＭＳセンサ１が製造される。

【0078】

ＭＥＭＳセンサ１の製造では、第１基板１０の表面にセンサ素子４の電極１３と電極１３を支持する支持部１４とを電気的に分離する素子分離部１５を形成し、素子分離部１５が形成された第１基板１０の表面にエピタキシャル成長層５０を形成し、エピタキシャル成長層５０が形成された第１基板１０の表面をエッチングして、第１基板１０の表面に空洞１２の一部が露出する空洞１２を形成するとともに空洞１２内に配置されたセンサ素子４の電極１３と電極１３を支持する支持部１４とを素子分離部１５によって分離するように電極１３及び支持部１４を形成し、第２基板２０に、第１基板１０に形成されたエピタキシャル成長層５０の多結晶部５２に接合される接合部２２を形成し、センサ素子４を覆うように第１基板１０に第２基板２０を接合する。エピタキシャル成長層５０は、電極１３上に配置される単結晶部５１と素子分離部１５上に配置される多結晶部５２とを有するように形成される。

【0079】

図１８は、図２に示すＭＥＭＳセンサの要部拡大図である。図１８に示すように、本実施形態に係るＭＥＭＳセンサ１では、第１基板１０に、センサ素子４の電極１３と支持部１４とが設けられ、第１基板１０には、支持部１４を覆うように電極１３と支持部１４とを電気的に分離する素子分離部１５が形成され、電極１３上に配置される単結晶部５１と素子分離部１５上に配置される多結晶部５２とを有するエピタキシャル成長層５０が形成される。

【0080】

第２基板２０には、エピタキシャル成長層５０の多結晶部５２に接合される接合部２２と、センサ素子４の電極１３から電気信号を取り出すパッド部３と、接合部２２とパッド部３とを電気的に接続する配線２３とが形成される。

【0081】

そして、第１基板１０に、センサ素子４を覆うように第２基板２０が接合され、第２基板２０に形成された接合部２２が第１基板１０に形成されたエピタキシャル成長層５０の多結晶部５２に接合される。これにより、エピタキシャル成長層５０の単結晶部５１を含むセンサ素子４の電極から、素子分離部１５上に形成されるエピタキシャル成長層５０の多結晶部５２、第２基板２０に形成された接合部２２、コンタクト２５及び配線２３を通じてパッド部３にセンサ素子４の電気信号が取り出される。

【0082】

図１９は、第１基板アセンブリに電極用の配線及びコンタクトを形成したＭＥＭＳセンサを説明する説明図である。図１９に示すＭＥＭＳセンサ１００は、電極用の配線１０１及びコンタクト１０２が形成されている。ＭＥＭＳセンサ１００は、第１基板１０において表面に形成されたセンサ素子の電極１３と電極１３を支持する支持部１４とを素子分離部１５によって電気的に絶縁し、電極１３を素子分離部１５上に配置された配線１０１にコンタクト１０２を介して接続し、第１基板１０に形成された配線１０１と第２基板２０に形成された接合部２２とを接合し、第２基板２０から電極１３の電気信号を取り出すように形成されている。ＭＥＭＳセンサ１００の製造では、素子分離部１５が形成された後に、コンタクト１０２及び配線１０１が形成され、その後に、配線１０１の周囲を囲む絶縁部１０３が形成される。

【0083】

本実施形態に係るＭＥＭＳセンサ１では、第１基板１０の電極１３及び素子分離部１５上にエピタキシャル成長層５０を形成し、第２基板２０に形成された接合部２２にエピタキシャル成長層５０の多結晶部５２を接合させるので、第１基板１０に電極用の配線及びコンタクトを形成し、第２基板２０に形成された接合部に配線を接合させるＭＥＭＳセンサに比べて、製造工程を簡素化することができる。また、第１基板１０の電極１３上に形成されるエピタキシャル成長層５０の単結晶部５１を電極として用いることができるので、センサの感度を向上させることができる。

【0084】

前述した実施形態において、固定電極３０は、アンカ部３１を設けることなしにベース部３２が素子分離部１５を介して支持部１４に支持するようにしてもよい。また、可動電極４０は、アンカ部４１を設けることなしにベース部４２がバネ部４４を介して支持部１４に支持するようにしてもよい。本実施形態では、固定電極３０及び可動電極４０上にエピタキシャル成長層５０が形成されているが、可動電極４０及び固定電極３０の一方の電極にエピタキシャル成長層５０を形成することも可能である。

【0085】

このように、本実施形態に係るＭＥＭＳセンサ１は、表面１０ａに空洞１２の一部が露出する空洞１２を有する第１基板１０と、第１基板１０に設けられて空洞１２内に配置されるセンサ素子４の電極１３と、第１基板１０に設けられて電極１３を支持する支持部１４と、第１基板１０に支持部１４を覆うように形成されて電極１３と支持部１４とを電気的に分離する素子分離部１５と、第１基板１０の電極１３及び素子分離部１５上に形成されるエピタキシャル成長層５０と、第１基板１０に接合されてセンサ素子４を覆う第２基板２０とを備え、エピタキシャル成長層５０は、電極１３上に配置される単結晶部５１と素子分離部１５上に配置される多結晶部５２とを有している。

【0086】

これにより、第１基板１０の表面１０ａに形成されたセンサ素子４の電極１３及び素子分離部１５上に形成されたエピタキシャル成長層５０は、電極１３上に配置される単結晶部５１と素子分離部１５上に配置される多結晶部５２とを有するので、多結晶部５２に第２基板２０の接合部２２を接合することで、センサ素子４の電極１３からエピタキシャル成長層５０の単結晶部５１及び多結晶部５２を通じて第２基板２０の接合部２２に電気的に接続することができ、第２基板２０の接合部２２に接合するためのコンタクト及び配線を形成する場合に比して、製造工程を簡素化することができる。エピタキシャル成長層５０の形成時に電極１３及び素子分離部１５上にそれぞれ単結晶部５１及び多結晶部５２を同時に形成することができ、製造工程をさらに簡素化することができる。また、第１基板１０の電極１３上に形成されるエピタキシャル成長層５０の単結晶部５１を電極として用いることができるので、ＭＥＭＳセンサ１の感度を向上させることができる。したがって、製造工程を簡素化しつつ感度を向上させることができる。

【0087】

また、素子分離部１５は、第１基板１０の厚さ方向に延在して電極１３と支持部１４とを分離する側壁部１５ａと、第１基板１０の表面１０ａに平行に延在して側壁部１５ａ及び支持部１４の上側に配置される上壁部１５ｂとを有している。これにより、素子分離部１５内側の支持部１４と素子分離部１５外側の電極１３とを電気的に分離することができ、比較的容易に素子分離を行うことができる。

【0088】

また、エピタキシャル成長層５０は、第１基板１０と同一材料から形成される。これにより、エピタキシャル成長層５０を形成するときに電極１３及び素子分離部１５上にそれぞれ単結晶部５１及び多結晶部５２を同時に形成することができ、単結晶部５１及び多結晶部５２をそれぞれ形成する場合に比して製造工程の簡素化を図ることができる。

【0089】

また、第１基板１０は、単結晶シリコン基板であり、素子分離部１５は、酸化シリコンを有している。これにより、単結晶シリコン基板である第１基板１０に素子分離部１５に対応するトレンチ６１を形成してトレンチ６１を埋めるように熱酸化膜などの酸化シリコン膜を形成することで、比較的容易に素子分離を行うことができる。

【0090】

また、電極１３は、支持部１４に支持されるベース部３２，４２と、櫛歯状に形成される電極部３３，４３とを有している。これにより、電極１３上に形成されるエピタキシャル成長層５０の単結晶部５１を電極部として用いることができ、電極部のサイズを大きくして感度を向上させることができる。

【0091】

また、電極１３は、センサ素子４の可動電極４０及び固定電極３０の少なくとも一方の電極である。これにより、可動電極４０及び固定電極３０の少なくとも一方の電極上に形成されるエピタキシャル成長層５０の単結晶部５１を電極として用いることができる。

【0092】

また、センサ素子４は、静電容量型加速度センサ素子である。これにより、静電容量型加速度センサ素子を有するＭＥＭＳセンサ１において、製造工程を簡素化するとともに感度を向上させることができる。

【0093】

また、第２基板２０に、素子分離部１５上にあるエピタキシャル成長層５０の多結晶部５２に接合される接合部２２が形成され、接合部２２は、ＡｌＧｅ層によって形成されている。これにより、第１基板１０に形成されたエピタキシャル成長層５０の多結晶部５２に第２基板２０側のＡｌＧｅ層によって形成される接合部２２を接合することで、センサ素子４の電極１３からエピタキシャル成長層５０の単結晶部５１及び多結晶部５２を通じて第２基板２０の接合部２２に電気的に接続することができる。エピタキシャル成長層５０の多結晶部５２にＡｌＧｅ層によって形成される接合部２２が接合されるので、エピタキシャル成長層５０の単結晶部５１に接合される場合に比して、エピタキシャル成長層５０の多結晶部５２にＡｌＧｅを拡散して接合させることができ、良好に接合することができる。

【0094】

また、第２基板２０に、電極１３から電気信号を取り出すパッド部３と、接合部２２とパッド部３とを電気的に接続する配線２３とが形成されている。これにより、第２基板２０の接合部２２から配線２３を通じてパッド部３に電気的に接続することができ、第１基板１０に設けられた電極１３から第２基板２０のパッド部３に電気的に接合することができる。

【0095】

また、ＭＥＭＳセンサ１は、第１基板１０に電極１３を取り囲むように形成されたシール用絶縁部１６を有し、エピタキシャル成長層５０は、シール用絶縁部１６上に配置される多結晶部５３を有している。これにより、シール用絶縁部１６上にあるエピタキシャル成長層５０の多結晶部５３に、第２基板２０に形成されたシール部２４を接合することで、センサ素子２を密閉して封止することができる。エピタキシャル成長層５０の形成時に素子分離部１５及びシール用絶縁部１６上に多結晶部５２、５３を同時に形成することができ、製造工程を簡素化することができる。

【0096】

また、第２基板２０に、シール用絶縁部１６上にあるエピタキシャル成長層５０の多結晶部５３に接合されるシール部２４が形成され、シール部２４は、ＡｌＧｅ層によって形成されている。これにより、シール用絶縁部１６上にあるエピタキシャル成長層５０の多結晶部５３に、第２基板２０側のＡｌＧｅ層によって形成されるシール部２４が接合されるので、エピタキシャル成長層５０の多結晶部５３にＡｌＧｅを拡散して良好に接合することができる。

【0097】

また、本実施形態に係るＭＥＭＳセンサ１の製造方法は、第１基板１０の表面１０ａにセンサ素子４の電極１３と電極１３を支持する支持部１４とを電気的に分離する素子分離部１５を形成し、素子分離部１５が形成された第１基板１０の表面１０ａにエピタキシャル成長層５０を形成し、エピタキシャル成長層５０が形成された第１基板１０の表面１０ａをエッチングして、第１基板１０の表面１０ａに空洞１２の一部が露出する空洞１２を形成するとともに空洞１２内に配置されたセンサ素子４の電極１３と電極１３を支持する支持部１４とを素子分離部１５によって分離するように電極１３及び支持部１４を形成し、センサ素子４を覆うように第１基板１０に第２基板２０を接合し、エピタキシャル成長層５０は、電極１３上に配置される単結晶部５１と素子分離部１５上に配置される多結晶部５２とを有するように形成される。

【0098】

これにより、素子分離部１５が形成された第１基板１０の表面１０ａにエピタキシャル成長層５０が形成され、エピタキシャル成長層５０が形成された第１基板１０の表面１０ａがエッチングされて、第１基板１０の表面１０ａに空洞１２の一部が露出する空洞１２が形成されるとともに空洞１２内に配置されたセンサ素子４の電極１３と電極１３を支持する支持部１４とを素子分離部１５によって分離するように電極１３及び支持部１４が形成される。エピタキシャル成長層５０は、電極１３上に配置される単結晶部５１と素子分離部１５上に配置される多結晶部５２とを有するように形成されるので、多結晶部５２に第２基板２０の接合部２２を接合することで、センサ素子４の電極１３からエピタキシャル成長層５０の単結晶部５１及び多結晶部５２を通じて第２基板２０の接合部２２に電気的に接続することができ、第２基板２０の接合部２２に接合するためのコンタクト及び配線を形成する場合に比して、製造工程を簡素化することができる。エピタキシャル成長層５０の形成時に電極１３及び素子分離部１５上にそれぞれ単結晶部５１及び多結晶部５２を同時に形成することができ、製造工程をさらに簡素化することができる。また、第１基板１０の電極１３上に形成されるエピタキシャル成長層５０の単結晶部５１を電極として用いることができるので、ＭＥＭＳセンサ１の感度を向上させることができる。したがって、製造工程を簡素化しつつ感度を向上させることができる。

【0099】

また、素子分離部１５は、第１基板１０の厚さ方向に延在して電極１３と支持部１４とを分離する側壁部１５ａと、第１基板１０の表面１０ａに平行に延在して側壁部１５ａ及び支持部１４の上側に配置される上壁部１５ｂとを有している。これにより、素子分離部１５内側の支持部１４と素子分離部１５外側の電極１３とを電気的に分離することができ、比較的容易に素子分離を行うことができる。

【0100】

また、第１基板１０は、単結晶シリコン基板であり、素子分離部１５は、酸化シリコンを有している。これにより、単結晶シリコン基板である第１基板１０に素子分離部１５に対応するトレンチ６１を形成してトレンチ６１を埋めるように熱酸化膜などの酸化シリコン膜を形成することで、比較的容易に素子分離を行うことができる。

【0101】

また、第２基板２０に、素子分離部１５上にあるエピタキシャル成長層５０の多結晶部５２に接合される接合部２２を形成し、接合部２２は、ＡｌＧｅ層によって形成される。これにより、第１基板１０に形成されたエピタキシャル成長層５０の多結晶部５２に第２基板２０のＡｌＧｅ層によって形成される接合部２２を接合することで、センサ素子４の電極１３からエピタキシャル成長層５０の単結晶部５１及び多結晶部５２を通じて第２基板２０の接合部２２に電気的に接続することができる。エピタキシャル成長層５０の多結晶部５２にＡｌＧｅ層によって形成される接合部２２が接合されるので、エピタキシャル成長層５０の単結晶部５１に接合される場合に比して、エピタキシャル成長層５０の多結晶部５２にＡｌＧｅを拡散して接合させることができ、良好に接合することができる。

【0102】

また、第１基板１０に電極１３を取り囲むようにシール用絶縁部１６が形成され、エピタキシャル成長層５０は、シール用絶縁部１６上に配置される多結晶部５３を有するように形成される。これにより、シール用絶縁部１６上にあるエピタキシャル成長層５０の多結晶部５３に、第２基板２０に形成されたシール部２４を接合することで、センサ素子２を密閉して封止することができる。エピタキシャル成長層５０の形成時に素子分離部１５及びシール用絶縁部１６上に多結晶部５２、５３を同時に形成することができ、製造工程を簡素化することができる。

【0103】

また、第２基板２０に、シール用絶縁部１６上にあるエピタキシャル成長層５０の多結晶部５３に接合されるシール部２４を形成し、シール部２４は、ＡｌＧｅ層によって形成される。これにより、シール用絶縁部１６上にあるエピタキシャル成長層５０の多結晶部５３に、第２基板２０側のＡｌＧｅ層によって形成されるシール部２４が接合されるので、エピタキシャル成長層５０の多結晶部５３にＡｌＧｅを拡散して良好に接合し、センサ素子２を密閉して封止することができる。

【0104】

本実施形態では、ＭＥＭＳセンサ１として、静電容量型加速度センサについて記載されているが、互いに噛み合う櫛場状に形成された固定電極及び可動電極を有するセンサ素子を有する他のＭＥＭＳセンサについても同様に適用可能である。

【0105】

本発明は、例示された実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の改良及び設計上の変更が可能である。

【符号の説明】

【0106】

１ ＭＥＭＳセンサ
２，４，５ センサ素子
３ パッド部
１０ 第１基板
１２ 空洞
１３ 電極
１４ 支持部
１５ 素子分離部
１５ａ 側壁部
１５ｂ 上壁部
１６ シール用絶縁部
２０ 第２基板
２２ 接合部
２３ 配線
２４ シール部
３０ 固定電極
３２，４２ ベース部
３３，４３ 電極部
４０ 可動電極
５０ エピタキシャル成長層
５１ 単結晶部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】