特開 2023-81818 光電子半導体構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023081818

(43)【公開日】2023-06-13

(54)【発明の名称】光電子半導体構造

(51)【国際特許分類】

   H01L 31/107 20060101AFI20230606BHJP

   H01L 27/146 20060101ALI20230606BHJP

   H01L 31/10 20060101ALI20230606BHJP

【ＦＩ】

H01L31/10 B

H01L27/146 C

H01L31/10 A

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2022084538

(22)【出願日】2022-05-24

(31)【優先権主張番号】110144914

(32)【優先日】2021-12-01

(33)【優先権主張国・地域又は機関】TW

(71)【出願人】

【識別番号】514238696

【氏名又は名称】レイナジー テック インコーポレイション

(74)【代理人】

【識別番号】110000338

【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】イ－ミン チャン

(72)【発明者】

【氏名】チャオ－リン ウー

(72)【発明者】

【氏名】ジ－ワン スン

【テーマコード（参考）】

4M118

5F149

5F849

【Ｆターム（参考）】

4M118AA10

4M118AB01

4M118BA05

4M118BA14

4M118CA14

4M118HA26

5F149AA01

5F149BA18

5F149BA28

5F149BB03

5F149DA01

5F149DA27

5F149FA12

5F149XB35

5F849AA01

5F849BA18

5F849BA28

5F849BB03

5F849DA01

5F849DA27

5F849FA12

5F849XB35

(57)【要約】      （修正有）

【課題】複雑なプロセスの複数の工程は省略され、コスト及び処理時間の両方が低減される光電子半導体構造を提供する。
【解決手段】基板１０、第１の電極２０、電極接点３０、半導体層４０、及び第２の電極５０を含み、半導体構造の光活性層が光源からエネルギーを吸収して励起子を生成した後、励起子は第１の担体と第２の担体に分離し、第１の担体は、第１の界面層４２を介して第１の電極２０に移動され、一方、第２の担体は、トンネル効果によって第２の電極５０から電極接点３０に直接移動する。
【選択図】図１Ａ

【特許請求の範囲】

【請求項1】

光電子半導体構造であって、
基板と、
前記基板の上方に配置された第１の電極と、
前記基板の上方に配置され、前記第１の電極の一方の側に配置される電極接点と、
前記第１の電極および前記電極接点の上方に取り付けられ、第１の界面層および光活性層を備える半導体層であって、前記光活性層は、前記第１の界面層の上方に配置されて前記第１の界面層を覆い、一方、前記第１の界面層の一方の側は、前記第１の電極および前記電極接点の上方に配置されて前記第１の電極および前記電極接点を覆う、半導体層と、
前記半導体層の上方に配置されて前記半導体層を覆う第２の電極とを含み、
前記光活性層は、光源からエネルギーを吸収して、第１の担体と第２の担体とに分離される励起子を生成し、前記第１の担体は前記第１の界面層を介して第１の電極に移動され、一方、前記第２の担体は、トンネル効果によって前記第２の電極から前記電極接点に直接移動されることを特徴とする、光電子半導体構造。

【請求項2】

前記基板は、ケイ素、ポリイミド、ガラス、ポリエチレンナフタレート、ポリエチレンテレフタレート、サファイア、石英、およびセラミックからなる群から選択される材料から作られ、前記第１の電極は、金属酸化物、金属、および合金からなる群から選択される材料から作られることを特徴とする、請求項１に記載の光電子半導体構造。

【請求項3】

前記電極接点は、金属酸化物、金属、および合金からなる群から選択される材料から作られることを特徴とする、請求項１に記載の光電子半導体構造。

【請求項4】

前記半導体層は、前記第１の電極および前記電極接点を取り囲むことを特徴とする、請求項１に記載の光電子半導体構造。

【請求項5】

前記第１の界面層は、金属酸化物、金属化合物、無機半導体薄膜、炭素系薄膜、有機半導体、および有機絶縁材料からなる群から選択され、１ｎｍ～９９ｎｍの第１の厚さを有することを特徴とする、請求項１に記載の光電子半導体構造。

【請求項6】

前記光活性層のエネルギーギャップは、１．１ｅＶ～２ｅＶであることを特徴とする、請求項１に記載の光電子半導体構造。

【請求項7】

前記光活性層は、１ｎｍ～２０００ｎｍの範囲の第２の厚さを有することを特徴とする、請求項１に記載の光電子半導体構造。

【請求項8】

前記第２の電極は、金属酸化物、金属、導電性ポリマー、炭素系導体、金属化合物、およびこれらの組み合わせからなる群から選択される材料から、導電性薄膜の形態で作られることを特徴とする、請求項１に記載の光電子半導体構造。

【請求項9】

さらに、前記半導体層は、前記光活性層の上方に取り付けられた第２の界面層を含み、前記光活性層は、前記第１の界面層と前記第２の界面層との間にクリップされることを特徴とする、請求項１に記載の光電子半導体構造。

【請求項10】

前記第２の界面層は、金属酸化物、金属化合物、無機半導体薄膜、炭素系薄膜、有機半導体、および有機絶縁材料からなる群から選択され、１ｎｍ～９９ｎｍの第３の厚さを有することを特徴とする、請求項９に記載の光電子半導体構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体構造、特に、光電子半導体構造に関する。

【背景技術】

【0002】

ＣＩＳ（相補型金属酸化膜半導体イメージセンサ）と薄膜トランジスタ（ＴＦＴ）ベースのイメージセンサは、イメージセンサ市場のための２つの一般的な技術である。イメージセンサは、下層にＣＭＯＳまたはＴＦＴの読出し集積回路（ＲＯＩＣ）と組み合わせた光検出器（ＰＤ）を含む。フォトダイオードは光検出器（ＰＤ）の主要なタイプであり、フォトダイオードを作るために使用される最も一般的な材料はケイ素である。

【0003】

近年、より高い感度、より広い波長範囲、および用途における価格－性能比を含む、より多くの要求に応えるために、有機光検出器、量子ドット光検出器、およびペロブスカイト光検出器などの次世代材料で作られたフォトダイオードが開発されている。新しい材料から作られたこれらのＰＤは、構造も従来のシリコンＰＤとは異なり、下から上に積層された複数の層によって製造される。

【0004】

上記の積層方法によって製造されたＰＤでは、完全な回路を形成するために第１の電極と第２の電極とが互いに接触することができず、さもなければ短絡が発生する。しかし、このようなタイプのＰＤは、シャドウマスク蒸着やダイレクトプリントなどのパターン定義方法では製造することができない。

【0005】

ＰＤの基板全体に被覆を蒸着した後、ＰＤの電極と外部配線との間の良好なオーム接触を達成するために、外部配線の接続部分を除去する必要がある。さもなければ、光検出器の直列抵抗が、増加し、さらに、ＰＤが薄膜トランジスタ（ＴＦＴ）アレイパネルまたは相補型金属－酸化物－半導体（ＣＭＯＳ）アレイパネルと一体化された後の光電流の生成に影響する。

【0006】

基板全体に被覆を蒸着した後、ビアホールが工程によって生成され、次いで、第２の電極が読出し回路上の接触パッドと接続されて、完全なダイオード回路を形成する。

【0007】

被覆の蒸着後に基板の表面にビアホールを生成するために、光活性材料と界面層材料の被覆後にフォトリソグラフィを行う。

【0008】

フォトリソグラフィに含まれる工程には、基板上へのフォトレジスト層（ポジ型フォトレジストまたはネガ型フォトレジスト）の塗布、露光（紫外線スペクトル領域で動作するエキシマレーザ）、および現像液中でのフォトレジストの溶解（現像）が含まれる。特定の光波は、基板の上方に配置されたマスクを照射し、フォトレジストは、光に選択的に露光される。そして、照射された領域のフォトレジストを現像液に溶解させる。

【0009】

次いで、フォトレジスト上に、マスク上のパターンを形成し、それに応じてエッチングプロセスを行う。上記の工程が完了した後、フォトリソグラフィ－フォトレジスト除去の最後の工程が行われ、次いで、第２の電極の蒸着が行われる。

【0010】

フォトレジスト材料および界面材料間の適合性（混和性、化学反応、およびフォトレジスト残留物など）、ならびに、エッチングに使用され、それぞれの層の材料に特有のパラメータ調整およびプラズマ選択はすべて、プロセス全体をより複雑にする。

【0011】

さらに、被覆、蒸着、ビアホールの生成、および次の第２の電極の蒸着のような、フォトリソグラフィに含まれる工程は、面倒で、時間がかかり、コストがかかる。シャドウマスク蒸着やダイレクトプリントなどのパターン定義方法で直接光活性層や界面層を形成できないダイオード構成要素については、上記のプロセスは実現不可能である。

【0012】

したがって、改善の余地があり、フォトレジスト被覆、ソフトベーク、露光、ハードベーク、現像、エッチングおよびフォトレジスト除去の工程によってビアホールを生成することなく完全なダイオード回路を形成する光電子半導体構造を提供する必要性がある。

【発明の概要】

【0013】

そこで、本発明の主たる目的は、特性、厚さを含む材料の仕様等の一定の条件を満たす場合に、電極とダイオードとの間に（ビアホールなしで）界面層や光活性層が存在しても、電極から注入される電流がトンネリングによってダイオードに入る光電子半導体構造を提供することである。したがって、構成要素は、電気損失を伴わずに正常に動作する。

【0014】

上記目的を達成するために、本発明による光電子半導体構造は、基板と、基板の上方に（上に）配置された第１の電極と、基板の上方に配置され、第１の電極の一方の側に配置される電極接点と、第１の電極および電極接点の上方に取り付けられ、第１の界面層および光活性層を備える半導体層と、半導体層の上方に配置され、半導体層を覆う第２の電極とを含む。光活性層は、第１の界面層の上方に配置されて第１の界面層を覆い、一方、第１の界面層の一方の側は、第１の電極および電極接点の上方に配置されて第１の電極および電極接点を覆う。光活性層が光源からエネルギーを吸収して励起子を生成した後、励起子は第１の担体と第２の担体とに分離される。第１の担体は第１の界面層を介して第１の電極に移動（移送）され、一方、第２の担体は、トンネル効果によって第２の電極から電極接点に直接移動される。

【0015】

好ましくは、基板は、ケイ素、ポリイミド、ガラス、ポリエチレンナフタレート、ポリエチレンテレフタレート、サファイア、石英、またはセラミックから作られることができる。第１の電極については、金属酸化物、金属、または合金から作られる。

【0016】

好ましくは、電極接点のための材料は、金属酸化物、金属、および合金を含む。

【0017】

好ましくは、半導体層は、第１の電極および電極接点を取り囲む。

【0018】

好ましくは、第１の界面層は、金属酸化物、金属化合物、無機半導体薄膜、炭素系薄膜、有機半導体、および有機絶縁材料から作られ、１ｎｍ～９９ｎｍの第１の厚さＴ１を有する。

【0019】

好ましくは、光活性層のエネルギーギャップは、１．１ｅＶ～２ｅＶである。

【0020】

好ましくは、光活性層は、１ｎｍ～２０００ｎｍの範囲の第２の厚さを有する。

【0021】

好ましくは、第２の電極は、金属酸化物、金属、導電性ポリマー、炭素系導体、金属化合物、および上記材料の組み合わせから、導電性薄膜の形態で作られる。

【0022】

好ましくは、さらに、半導体層は、光活性層の上方に取り付けられた第２の界面層を含み、光活性層は、第１の界面層と第２の界面層との間にクリップされる。

【0023】

好ましくは、第２の界面層は、金属酸化物、金属化合物、無機半導体薄膜、炭素系薄膜、有機半導体、および有機絶縁材料から作られ、１ｎｍ～９９ｎｍの第３の厚さを有する。

【0024】

上記および他の目的を達成するために本発明が採用した構造および技術的手段は、以下の好ましい実施形態の詳細な記述および添付図面を参照することによって最も良く理解することができる。

【図面の簡単な説明】

【0025】

【図1A】本発明に係る実施形態の構造を示す模式図である。

【図1B】本発明に係る従来技術の構造を示す模式図である。

【図2】本発明に係る実施形態における電流トンネル効果を示す模式図である。

【図3】本発明に係る他の実施形態の構造を示す模式図である。

【図4】本発明に係る実施形態の第２の厚さと暗電流との関連を示す模式図である。

【図5】本発明に係る実施形態の第２の厚さと光電流との関連を示す模式図である。

【図6】本発明に係る実施形態の第２の厚さと外部量子効率との関連を示す模式図である。

【図7】本発明に係る実施形態の第２の厚さと外部量子効率との関連を示す模式図である。

【図8】本発明に係る実施形態の第２の厚さと外部量子効率との関連を示す模式図である。

【発明を実施するための形態】

【0026】

本発明の特徴および機能を理解するために、以下の実施形態および関連する図面を参照されたい。

【0027】

被覆の蒸着後に基板の表面にビアホールを生成するために、光活性材料と界面層材料の被覆後にフォトリソグラフィまたはレーザプロセスを行う。フォトリソグラフィを例にとると、第２の電極の蒸着は、フォトレジスト被覆、ソフトベーク、露光、ハードベーク、現像、エッチングおよびフォトレジスト除去の工程の後にのみ行われる。さらに、被覆、蒸着、ビアホールの生成、および次の第２の電極の蒸着の工程は、面倒で、時間がかかり、コストがかかる。シャドウマスク蒸着やダイレクトプリントなどのパターン定義法で直接光活性層や界面層を製造できないダイオード構成要素については、このような方法では製造できない。

【0028】

本発明においては、電極とダイオードとの間に（ビアホールなしで）界面層や光活性層が存在しても、材料の特性および厚さの変化によって、電極から注入される電流がトンネリングによってダイオードに入り、電気損失を伴わずに構成要素を正常に動作させることができる。また、半導体材料をエッチングおよびパターニングするための以下のプロセスで行われるフォトリソグラフィは、これ以上必要とされない。このように、本発明は、パターン定義方法では直接的に製造することができないダイオード構成要素の製造に適用することができる。

【0029】

関連する図面を参照して以下の実施形態を参照されたい。本発明には様々な実装があり、本発明を限定することは意図されていない。

【0030】

図１Ａを参照すると、本発明による光電子半導体構造は、基板１０と、第１の電極２０と、電極接点３０と、半導体層４０と、第２の電極５０とを含む。

【0031】

この実施形態では、第１の電極２０は基板１０の上方に配置され、電極接点３０も基板１０の上方に配置され、第１の電極２０の一方の側に配置される。基板１０は、ケイ素、ポリイミド、ガラス、ポリエチレンナフタレート、ポリエチレンテレフタレート、サファイア、石英、またはセラミック等から作られることができる。第１の電極２０および電極接点３０の材料としては、金属酸化物、金属、および合金が挙げられる。

【0032】

この実施形態では、第１の界面層４２および光活性層４４を含む半導体層４０が、第１の電極２０および電極接点３０の上方に取り付けられる。第１の界面層４２は、金属酸化物、金属化合物、無機半導体薄膜、炭素系薄膜、有機半導体、および有機絶縁材料から作られ、１ｎｍ～９９ｎｍの範囲の第１の厚さＴ１を有する。第１の厚さＴ１は、１００ｎｍ未満であり、８０ｎｍが好ましい。別の好ましい実施形態では、第１の厚さＴ１は、１ｎｍから８０ｎｍ未満である。

【0033】

さらに図１Ａを参照すると、半導体層４０は、第１の電極２０および電極接点３０を取り囲んでいる。図１Ａに示すように、半導体層４０の第１の界面層４２の一方の側は、第１の電極２０および電極接点３０の上に配置されて第１の電極２０および電極接点３０を覆い、その結果、第１の電極２０および電極接点３０の周囲の間隙が半導体層４０で満たされるようになっている。

【0034】

図１Ａに示す実施形態では、光活性層４４は、１ｎｍ～２０００ｎｍの範囲の第２の厚さＴ２を有し、３００～１０００ｎｍが好ましい。

【0035】

光活性層４４のエネルギーギャップは、１．１ｅＶ～２ｅＶであり、２ｅＶが好ましい。上記のエネルギーギャップは、半導体または絶縁体の伝導帯とバランス帯のエネルギーの差である。エネルギーギャップが満たされると、担体は、トンネリングによって半導体層４０を介して移動され、これはいわゆるトンネル効果である。

【0036】

この実施形態では、第２の電極５０は、半導体層４０の上方に配置されて半導体層４０を覆い、金属酸化物、金属、導電性ポリマー、炭素系導体、金属化合物、および上記材料の組み合わせから、導電性薄膜の形態で作られる。

【0037】

図１Ｂを参照すると、従来の半導体の構造が明らかになる。図１Ｂに示されるように、フォトレジスト被覆、ソフトベーク、露光、ハードベーク、現像、エッチング、フォトレジスト除去を含むフォトリソグラフィプロセスの工程によって、ビアホールＶＨが、半導体層４０の上に形成され、第２の電極５０と電極接点３０との間に配置される。これにより、ビアホールＶＨを介して電極接点３０に第２の電極５０を蒸着することができる。しかしながら、このようなプロセスは面倒で、時間がかかり、コストがかかる。パターン定義方法で半導体層４０が製造できないダイオード構成要素については、このプロセスは役に立たない。

【0038】

図２を参照すると、本発明の実施形態における電流トンネル効果を示す模式図が明らかになる。光活性層４４が光源Ｌからエネルギーを吸収して励起子８０を生成すると、励起子８０は第１の担体８２と第２の担体８４とに分離される。第１の担体８２は第１の界面層４２を介して第１の電極２０に移動され、一方、第２の担体８４は、トンネル効果によって第２の電極５０から電極接点３０に直接移動される。トンネル効果によって、第２の担体８４は半導体層４０を直接貫通し、次いで、電極接点３０に入る。第２の担体８４を移動するためにＶＨは必要とされない。トンネル効果によって担体８４の電気損失が生じないので、上述の半導体構造は、ＶＨを有する従来の半導体と同量の能力を得る。また、処理プロセスが簡略化され、処理時間が短縮される。

【0039】

電極接点３０に電流６０が供給されると、半導体にトンネル効果が生じる。トンネル効果により生成されて半導体層４０を貫通する第１のトンネル７２によって、電流６０が電極接点３０から第２の電極５０に供給される。次に、第２の担体８４は第２の電極５０および第１のトンネル７２を通過し、次いで、電極接点３０に移動される。

【0040】

上記のトンネル効果は、電荷が半導体層を直接通過できるように、半導体層の厚さが比較的薄いことを意味する。そして、厚さによって生成される抵抗は、構成要素全体において非常に小さく、その結果、構成要素の動作および性能は影響を受けない。

【0041】

さらに図２を参照すると、この実施形態では、ビアホールがないため、生成された担体は、ある厚さの半導体層４０の存在下で依然として第２の電極５０から電極接点３０に移動され、次いで、第１の電極２０と共に作用してダイオード回路を形成することができる。従来の構造（図１Ｂに示す）では、フォトレジスト被覆、ソフトベーク、露光、ハードベーク、現像、エッチング、フォトレジスト除去を含むフォトリソグラフィプロセスの工程によって、第２の電極５０と電極接点３０との間の半導体層４０にＶＨ（ビアホール）が形成される。これにより、ＶＨを介して電極接点３０に第２の電極５０を蒸着することができる。しかしながら、このようなプロセスは、面倒で、時間がかかり、コストがかかる。対照的に、本実施形態は、ビアホールのエッチングなしで完全な回路を提供する。複雑なプロセスの複数の工程は省略され、その結果、コストおよび処理時間の両方が低減される。

【0042】

実施形態は、ＣＭＯＳイメージセンサとＴＦＴベースのイメージセンサの２つの一般的な技術を含む現在利用可能なイメージセンサに適用することができる。

【0043】

上述のイメージセンサの原理は、可視画像を構成するためにカメラレンズによる光捕獲をデジタルデータに変換する光検出器（ＰＤ）に基づいている。換言すれば、光検出器は、ＣＭＯＳまたはＴＦＴの上方に配置される。外部光源からの光がＣＭＯＳまたはＴＦＴの上方の光検出器に到達すると、ＣＭＯＳまたはＴＦＴは光エネルギーを吸収して電子－正孔対を生成する。

【0044】

上記プロセスで生成された電子は浮遊拡散により電圧に変換される。その後、電圧がＡＤ変換器（ＡＤＣ）に転送され、デジタルデータに変換される。最後に、プロセッサを用いて、デジタルデータが可視画像に変換される。

【0045】

レンズやバイオチップなど、画像のダイナミクスや感度に対する要求がより高い製品では、ＣＭＯＳイメージセンサが選択される。Ｘ線画像や人体の大面積指紋認識や静脈認識などの大面積イメージセンサに適用するときには、ＴＦＴベースのイメージセンサが用いられる。

【0046】

本発明により改善されたＰＤは、ＣＭＯＳイメージセンサまたはＴＦＴベースのイメージセンサに適用できる。ＰＤの処理プロセスの工程が短縮され、ＰＤの処理時間が短縮され、処理コストが低減される。

【0047】

図１Ｂに戻って、フォトリソグラフィは、従来の光半導体（上述のＰＤ）製造において使用される。パターン化しようとする位置および面積を確認した後、ポジ型フォトレジストまたはネガ型フォトレジストを使用し、パターン化しようとする薄膜層状構造上に蒸着する。次いで、露光、現像、エッチング、フォトレジスト除去…等を含むいくつかの工程が、選択された位置で実行され、第２の電極５０の領域の薄膜層状構造を除去する。こうして図１ＢのＶＨ（ビアホール）が得られる。第２の電極５０の蒸着は、貫通ＶＨの形成後にのみ行うことができる。これにより、第２の電極５０と電極接点３０とが互いに接触し、ダイオード回路を形成する。

【0048】

上述したフォトリソグラフィは、複雑で手間が掛かるプロセスを有するだけでなく、処理においても低いフォールトトレランス率を有する。フォトリソグラフィの全体的な処理時間は、プロセスにおけるより多くの工程に起因して長い。これらはすべて、光電子半導体を製造する複雑で高価なプロセスにつながる。

【0049】

好ましい実施形態では、半導体層４０の厚さは１ｎｍ～２０００ｎｍに調整される。したがって、厚さの変化によってトンネル効果が起こり、この結果、完全なダイオード回路が生じる。

【0050】

この完全な回路は、半導体層４０内にビアホールを形成することなく提供されるので、複雑な処理プロセスが節約され、さらに、コストと処理時間の両方が低減される。

【0051】

図３を参照すると、別の実施形態が明らかになる。本実施形態の構成は、上記とほぼ同様である。この実施形態の違いは、この実施形態が、さらに、第２の界面層４６を含むことである。図３に示すように、半導体層４０は、さらに、光活性層４４が第１の界面層４２と第２の界面層４６との間にクリップされるように、光活性層４４の上方に配置された第２の界面層４６を含む。

【0052】

本実施形態では、第２の界面層４６は三酸化モリブデン（ＭｏＯ_３）で作られ、１ｎｍ～９９ｎｍの第３の厚さＴ３を有し、８０ｎｍが好ましい。別の好ましい実施形態では、第３の厚さＴ３は８０ｎｍ未満である。

【0053】

さらに、半導体層４０が第１の界面層４２および第２の界面層４６を含む場合には、第１の界面層４２および第２の界面層４６の合計厚さは１００ｎｍよりも小さく、８０ｎｍが好ましい。別の実施形態では、合計厚さは８０ｎｍ未満である。

【0054】

さらに、本発明による実施形態の技術的特徴の１つは、ビアホールがないことである。光活性層４４が光源Ｌからエネルギーを吸収して励起子８０を生成した後、励起子８０から第１の担体８２および第２の担体８４が分離される。第１の担体８２は第１の界面層４２を介して第１の電極２０に移動され、一方、第２の担体８４は、従来の構造におけるＶＨを介さずに、トンネル効果によって第２の電極５０から電極接点３０に直接移動される。これにより、本構造の構成要素は良好に機能し、電気損失はない。以下は、第２の厚さＴ２の変化の影響を示す実験である。

【0055】

実験群Ｂの実験条件は以下の通りである：
１． 本光電子半導体構造の第２の厚さＴ２は、それぞれ、３００ｎｍ、５００ｎｍ、１０００ｎｍ、１５００ｎｍ、および２０００ｎｍに調整される。
２． ホールなし。

【0056】

以下は、対照群Ａの実験条件である：
１． 本光電子半導体構造の第２の厚さＴ２は、それぞれ、３００ｎｍ、５００ｎｍ、１０００ｎｍ、１５００ｎｍ、および２０００ｎｍに調整される。
２． ホールあり。

【0057】

以下は、暗電流Ａ／ｃｍ^２（－８Ｖにおいて）、光電流（－８Ｖにおいて）、および外部量子効率（ＥＱＥ、－４Ｖ、および５５０ｎｍの光源）を用いた実験群と対照群との対比である。

【0058】

図４を参照すると、一実施形態の第２の厚さの変化と暗電流の変化との関連を示す模式図が明らかになる。図に示すように、いわゆる暗電流とは、半導体内部に外部光子が入射していないときに負のバイアス電位を持って生成されるＤＣ逆電流のことである。図４に示すＡ群は上記の対照群であり、Ｂ群は上記の実験群である。

【0059】

図４によれば、実験群（図４のＢ群）のそれぞれの厚さによって生成される暗電流は、対照群（図４のＡ群）の暗電流と同様であることが分かる。光活性層４４の第２の厚さＴ２が３００ｎｍである場合、ＶＨを含まない実験群はより低い暗電流を有し、これは、対照群よりも良好である。

【0060】

図５を参照すると、一実施形態の第２の厚さの変化と、光電流の変化との間の関連を示す模式図が明らかになる。本光電子半導体構造では、トンネル効果により第２の電極５０と電極接点３０とが互いに接触する。図５中のＡ群は上記の対照群であり、Ｂ群は上記の実験群である。

【0061】

これにより、第２の厚さＴ２は確かに光電流の伝導に影響を及ぼす。第２の厚さＴ２が大きいほど、光電流の伝導に対する抵抗は高くなる。したがって、光活性層４４の第２の厚さＴ２が１５００ｎｍを超えると、光電流は著しく減少する。

【0062】

本発明による光電子半導体構造の光活性層４４の厚さは、１ｎｍ～２０００ｎｍの範囲である。図５から、光活性層４４の好ましい第２の厚さＴ２は１０００ｎｍであり、１ｎｍ～１０００ｎｍとすることができることが分かる。

【0063】

図６、図７、および図８を参照すると、第２の厚さの変化と外部量子効率との間の関連を示す模式図が明らかになる。図に示すように、外部量子効率は、入射光によって生成されて光電子半導体構造によって収集される担体の数と、光電子半導体構造に入射する光子の数との比率である。図６、図７、および図８でラベルされたＡ群は上記の対照群であり、Ｂ群は実験群である。

【0064】

図６、図７、図８に示された結果によれば、第２の厚さと外部量子効率の関係は、第２の厚さと上述の光電流の関係と同じ傾向を持つことが分かる。光電子半導体構造の光活性層４４の厚さＴ２は１ｎｍ～２０００ｎｍの範囲であり、光活性層４４の好ましい第２の厚さＴ２は、１０００ｎｍである。

【0065】

まとめると、電極と半導体層との間に（ビアホールなしで）界面層や光活性層が存在しても、半導体層の厚さの変化によって、電極からの電流がトンネリングによって半導体層に入る光電子半導体構造である。したがって、構成要素は正常に動作し、電気損失は発生しない。

【0066】

さらなる利点および修正は、当業者には容易に思い浮かぶであろう。したがって、本発明は、その広範な態様において、本明細書に示され説明される特定の詳細および代表的なデバイスに限定されない。したがって、添付の特許請求の範囲およびその等価物によって定義されるような一般的な発明概念の精神または範囲から逸脱することなく、様々な修正を行うことができる。

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】