(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023082172
(43)【公開日】2023-06-13
(54)【発明の名称】絶縁型共振コンバータ及びその制御方法
(51)【国際特許分類】
H02M 3/28 20060101AFI20230606BHJP
【ＦＩ】
H02M3/28 Q
H02M3/28 H
【審査請求】有
【請求項の数】7
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023060947
(22)【出願日】2023-04-04
(62)【分割の表示】P 2021078104の分割
【原出願日】2021-04-30
(31)【優先権主張番号】63/051,171
(32)【優先日】2020-07-13
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/192,275
(32)【優先日】2021-03-04
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】504162361
【氏名又は名称】台達電子工業股▲ふん▼有限公司
【氏名又は名称原語表記】ＤＥＬＴＡ ＥＬＥＣＴＲＯＮＩＣＳ， ＩＮＣ．
【住所又は居所原語表記】１８６ Ｒｕｅｙ Ｋｕａｎｇ Ｒｏａｄ， Ｎｅｉｈｕ， Ｔａｉｐｅｉ １１４， Ｔａｉｗａｎ
(74)【代理人】
【識別番号】110001139
【氏名又は名称】ＳＫ弁理士法人
(74)【代理人】
【識別番号】100130328
【弁理士】
【氏名又は名称】奥野 彰彦
(74)【代理人】
【識別番号】100130672
【弁理士】
【氏名又は名称】伊藤 寛之
(72)【発明者】
【氏名】キム、ジョンウ
(72)【発明者】
【氏名】バルボサ、ピーター マントヴァネッリ
(72)【発明者】
【氏名】孫浩
(72)【発明者】
【氏名】賈民立
(57)【要約】 （修正有）
【課題】スイッチング周波数帯域を大幅に低減することで、性能向上を図り、幅広い電圧変換比を提供する単相及び多相絶縁型共振ＤＣ／ＤＣコンバータとその制御方法を提供する。
【解決手段】Ｎは自然数であるＮ相を有する絶縁型多相共振コンバータ３００は、各相が、トランスＴＲ１、ＴＲ２、...、ＴＲＮと、１次側共振コンデンサＣＰ１、ＣＰ２、...、ＣＰＮと、１次側共振コンデンサを介して入力端子をトランスに電気的に結合する１組の１次側スイッチＱＰ１、ＱＰ２、...、ＱＰ（２Ｎ）と、トランスを出力端子に電気的に結合する１組の２次側スイッチＱＳ１、ＱＳ２、...、ＱＳ（２Ｎ）と、を備える１相又は複数の相と、１つまたは複数の相に電気的に結合された制御装置４００と、を含む。スイッチング周波数範囲の縮小を、スイッチング周波数、デューティー比及び遅延時間を組み合わせて出力電圧又は電流を制御することで実現する。
【選択図】図４Ａ
【解決手段】Ｎは自然数であるＮ相を有する絶縁型多相共振コンバータ３００は、各相が、トランスＴＲ１、ＴＲ２、...、ＴＲＮと、１次側共振コンデンサＣＰ１、ＣＰ２、...、ＣＰＮと、１次側共振コンデンサを介して入力端子をトランスに電気的に結合する１組の１次側スイッチＱＰ１、ＱＰ２、...、ＱＰ（２Ｎ）と、トランスを出力端子に電気的に結合する１組の２次側スイッチＱＳ１、ＱＳ２、...、ＱＳ（２Ｎ）と、を備える１相又は複数の相と、１つまたは複数の相に電気的に結合された制御装置４００と、を含む。スイッチング周波数範囲の縮小を、スイッチング周波数、デューティー比及び遅延時間を組み合わせて出力電圧又は電流を制御することで実現する。
【選択図】図４Ａ
【特許請求の範囲】
【請求項1】
絶縁型共振コンバータであって、
トランスと、
１組の共振部品と、
前記共振部品を介して入力端子と前記トランスを電気的に結合する第１レッグと第２レッグを有する１次側フルブリッジ回路と、
出力端子と前記トランスを電気的に結合する第３レッグと第４レッグを有する２次側フルブリッジ回路と、
前記１次側及び２次側フルブリッジ回路に電気的に接続された制御回路と、
を備え、
前記制御回路は、
前記入力端子で入力電圧を検出し、前記出力端子で出力電圧を検出するように構成され、
増幅且つ補正された誤差信号に基づいて、前記第１、第２、第３、及び第４レッグの制御信号を決定するように構成され、
前記制御信号は、前記第１、第２、第３、及び第４レッグのうちの少なくとも１つのデューティー比を含み、
前記１次側及び２次側フルブリッジ回路に前記制御信号を送信するように構成され、
前記増幅且つ補正された誤差信号が閾値以下の場合に、前記絶縁型共振コンバータは降圧型コンバータとなり、
前記増幅且つ補正された誤差信号が前記閾値より大きい場合に、前記絶縁型共振コンバータは昇圧型コンバータとなり、
前記制御回路は、
前記入力電圧及び前記出力電圧を受信し、前記入力電圧及び前記出力電圧をスケーリングされた入力電圧及び出力電圧に変換するように構成される検出及びスケーリング回路と、
前記スケーリングされた出力電圧を受信し、前記基準電圧から前記スケーリングされた出力電圧を減算することによって誤差信号を生成するように構成される減算器回路と、
前記誤差信号を受信し、増幅且つ補正された誤差信号を生成するように構成される誤差増幅器と、
前記スケーリングされた入力電圧と前記増幅且つ補正された誤差信号を受信し、前記スケーリングされた入力電圧と前記増幅且つ補正された誤差信号に基づいて、前記１次側及び２次側スイッチの前記第１及び第２制御信号を生成するように構成されるプロセッサ回路と、を備える絶縁型共振コンバータ。
トランスと、
１組の共振部品と、
前記共振部品を介して入力端子と前記トランスを電気的に結合する第１レッグと第２レッグを有する１次側フルブリッジ回路と、
出力端子と前記トランスを電気的に結合する第３レッグと第４レッグを有する２次側フルブリッジ回路と、
前記１次側及び２次側フルブリッジ回路に電気的に接続された制御回路と、
を備え、
前記制御回路は、
前記入力端子で入力電圧を検出し、前記出力端子で出力電圧を検出するように構成され、
増幅且つ補正された誤差信号に基づいて、前記第１、第２、第３、及び第４レッグの制御信号を決定するように構成され、
前記制御信号は、前記第１、第２、第３、及び第４レッグのうちの少なくとも１つのデューティー比を含み、
前記１次側及び２次側フルブリッジ回路に前記制御信号を送信するように構成され、
前記増幅且つ補正された誤差信号が閾値以下の場合に、前記絶縁型共振コンバータは降圧型コンバータとなり、
前記増幅且つ補正された誤差信号が前記閾値より大きい場合に、前記絶縁型共振コンバータは昇圧型コンバータとなり、
前記制御回路は、
前記入力電圧及び前記出力電圧を受信し、前記入力電圧及び前記出力電圧をスケーリングされた入力電圧及び出力電圧に変換するように構成される検出及びスケーリング回路と、
前記スケーリングされた出力電圧を受信し、前記基準電圧から前記スケーリングされた出力電圧を減算することによって誤差信号を生成するように構成される減算器回路と、
前記誤差信号を受信し、増幅且つ補正された誤差信号を生成するように構成される誤差増幅器と、
前記スケーリングされた入力電圧と前記増幅且つ補正された誤差信号を受信し、前記スケーリングされた入力電圧と前記増幅且つ補正された誤差信号に基づいて、前記１次側及び２次側スイッチの前記第１及び第２制御信号を生成するように構成されるプロセッサ回路と、を備える絶縁型共振コンバータ。
【請求項2】
請求項１に記載の絶縁型共振コンバータであって、
前記増幅且つ補正された誤差信号が前記閾値以下の場合に、前記第１レッグの前記デューティー比は０．０から０．５の間であり、前記第２レッグの前記デューティー比は０．０である、絶縁型共振コンバータ。
前記増幅且つ補正された誤差信号が前記閾値以下の場合に、前記第１レッグの前記デューティー比は０．０から０．５の間であり、前記第２レッグの前記デューティー比は０．０である、絶縁型共振コンバータ。
【請求項3】
請求項１に記載の絶縁型共振コンバータであって、
前記増幅且つ補正された誤差信号が前記閾値以下の場合に、前記第１レッグの前記デューティー比は０．５であり、前記第２レッグの前記デューティー比は０．０から０．５の間である、絶縁型共振コンバータ。
前記増幅且つ補正された誤差信号が前記閾値以下の場合に、前記第１レッグの前記デューティー比は０．５であり、前記第２レッグの前記デューティー比は０．０から０．５の間である、絶縁型共振コンバータ。
【請求項4】
請求項１に記載の絶縁型共振コンバータであって、
前記増幅且つ補正された誤差信号が前記閾値より大きいの場合に、前記第１及び前記第２レッグの前記デューティー比は０．５であり、前記第３レッグの前記デューティー比は０．５から１．０の間であり、前記第４レッグの前記デューティー比は０．５である、絶縁型共振コンバータ。
前記増幅且つ補正された誤差信号が前記閾値より大きいの場合に、前記第１及び前記第２レッグの前記デューティー比は０．５であり、前記第３レッグの前記デューティー比は０．５から１．０の間であり、前記第４レッグの前記デューティー比は０．５である、絶縁型共振コンバータ。
【請求項5】
請求項１に記載の絶縁型共振コンバータであって、
前記増幅且つ補正された誤差信号が前記閾値より大きいの場合に、前記第１、及び、前記第２レッグの前記デューティー比は０．５であり、前記第３レッグの前記デューティー比は１．０であり、前記第４レッグの前記デューティー比は０．５から１．０の間である、絶縁型共振コンバータ。
前記増幅且つ補正された誤差信号が前記閾値より大きいの場合に、前記第１、及び、前記第２レッグの前記デューティー比は０．５であり、前記第３レッグの前記デューティー比は１．０であり、前記第４レッグの前記デューティー比は０．５から１．０の間である、絶縁型共振コンバータ。
【請求項6】
請求項１に記載の絶縁型共振コンバータであって、
前記デューティー比は、前記増幅且つ補正された誤差信号の増加に伴って単調に増加する、絶縁型共振コンバータ。
前記デューティー比は、前記増幅且つ補正された誤差信号の増加に伴って単調に増加する、絶縁型共振コンバータ。
【請求項7】
請求項６に記載の絶縁型共振コンバータであって、
前記デューティー比は、前記増幅且つ補正された誤差信号の増加に伴って直線的に増加する、絶縁型共振コンバータ。
前記デューティー比は、前記増幅且つ補正された誤差信号の増加に伴って直線的に増加する、絶縁型共振コンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、絶縁型共振ＤＣ／ＤＣコンバータ及びその制御方法に関する。より具体的には、本開示は、単相又は多相絶縁型共振コンバータ、及び入出力電圧範囲の拡大を実現するように、絶縁型共振コンバータを制御する方法に関するものである。
【背景技術】
【0002】
電源業界では、消費電力の削減、設置スペースの縮小、費用対効果の向上を実現するために、高効率、高出力密度、低コストのコンバータが常に求められている。さらに、電気自動車（ＥＶ）やデータセンターなど新たに開発された多くのアプリケーションでより高い電力処理が求められている。より高い定格電力のコンバータを使用することで、ＥＶの充電時間やデータセンターの電源ラックのサイズを大幅に削減することができる。一般的に共振コンバータは、電圧又は電流の波形、あるいは電圧及び電流の両方の波形を形成するため、スイッチング損失を最小限に抑えるため、そして変換効率を損なうことなく高周波動作を可能にするために、共振タンク回路を用いる。そのため、共振コンバータは、最大の効率と電力密度を実現する最先端の電源に広く使用されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
図１Ａは、絶縁型共振電力コンバータ１００の典型的なフルブリッジトポロジーを示しており、共振タンク回路は、共振インダクタＬＰとコンデンサＣＰ及びＣＳを含んでいる。図１Ａのコンバータ１００は、共振タンク部品ＬＰ、ＣＰ、ＣＳがトランスＴＲを介して直列に接続されているため、直列共振コンバータ（ＳＲＣ）となっている。インダクタＬＰは、１次側と２次側のいずれか（又は両方）に配置することができる。また、コンデンサＣＰ、ＣＳのいずれか（又は両方）をインダクタＬＰとともに採用できるので、共振タンク回路を形成するために、少なくとも１つのインダクタと１つのコンデンサを直列に接続することも可能である。伝導損失を最小限に抑えるために、２次側整流器には、ダイオードの代わりに低オン抵抗の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴｓ）を使用することができる。また、２次側整流器としてＭＯＳＦＥＴｓを使用することで、２次側から１次側への電源電流を流すことができるため、コンバータ１００は双方向性を持つ。
【0004】
ＳＲＣの場合、トランスＴＲの磁化インダクタンスＬｍはＬＰのインダクタンスに比べてはるかに大きい（例えば１０倍以上）。トランスＴＲの磁化インダクタンスが、インダクタＬＰのインダクタンスの数倍（例えば２～１０倍）しかない場合、このようなコンバータはＬＬＣ共振コンバータと呼ばれる。ＬＬＣ共振コンバータのトランスＴＲは磁化インダクタンスが比較的小さいため、磁化インダクタンスを流れる循環電流はＳＲＣに比べて大きい。ＬＬＣコンバータは循環電流が大きいため、伝導損失を犠牲にして広い範囲でのゼロ電圧スイッチング（ＺＶＳ）を実現している。
【0005】
図１Ｂは、１次側と２次側スイッチＱＰ１－Ｐ４及びＱＳ１－Ｓ４のスイッチ制御信号の波形と、１次側電流ｉＰの波形を示している。１次側では、ＱＰ１とＱＰ４のスイッチ制御信号は、ＱＰ２とＱＰ３のスイッチ制御信号と相補的な関係にある。各スイッチ制御信号のデューティー比は、対称的なｉＰ波形を得るために、通常５０％である。１次側電流波形は、共振タンク部品ＬＰ、ＣＰ、ＣＳの共振により、正弦波となる。ＺＶＳを実現するためには、スイッチング周波数を共振タンク部品ＬＰ、ＣＰ、ＣＳで決まる共振周波数よりもわずかに大きい。これにより、１次側スイッチＱＰ１－Ｐ４の切り替え時における１次側電流ｉＰ（図１Ｂの時刻ｔ２、ｔ３におけるｉＰ）は、１次側スイッチＱＰ１－Ｐ４のＺＶＳ電流となる。１次側電流ｉＰを２次側に流し、トランスＴＲの巻数比で割る（ｉＳ＝ｉＰ／ｎ、ｎ＝ＮＰ／ＮＳ、ＮＰとＮＳはそれぞれ１次側と２次側巻数を表す）。
【0006】
２次側スイッチＱＳ１－Ｓ４のスイッチ制御信号はｉＰの挙動に応じて決定される。ｉＰが正の値のときにはスイッチＱＳ１とＱＳ４がオン、スイッチＱＳ２とＱＳ３がオフになり、ｉＰが負の値のときにはスイッチＱＳ１とＱＳ４がオフ、スイッチＱＳ２とＱＳ３がオンになる。実用的な実装でＺＶＳを実現するためには、すべてのスイッチ制御信号に立ち上がりエッジの遅延時間（例えば、時刻ｔ０、ｔ１、ｔ２、ｔ３）を導入することで、デッドタイムと呼ばれる短い時間の間に、レッグ内の両方の相補的なスイッチをオフにすることができる。このデッドタイムの間に、相補スイッチにおいてその後のＺＶＳがオンになる条件が整うように、１次側電流はオフになっているスイッチから相補スイッチの逆並列ダイオードに整流される。
【0007】
負荷に供給される出力電流値は、２次側電流ｉＳの平均値となる。２次側電流ｉＳは正弦波であるため、２次側電流のピーク値は出力電流よりも常に大きくなり、コンバータ１００に大きな二乗平均平方根（ＲＭＳ）電流が流れ、その結果、伝導損失によりデバイスの温度が上昇してしまう。また、特に大電流や大電力を必要とするアプリケーションでは、ＲＭＳ電流が大きいことも共振コンバータの欠点となる。部品の熱容量は物理的に制限されているため、大きな伝導損失とデバイスの温度上昇はコンバータの最大電力供給能力を制限する。大電流や大電力のアプリケーションでは、温度制御はコンバータの信頼性に関わる重要な問題である。
【0008】
図２Ａは、相１、相２、及び相３の３つの相を含む典型的な３相絶縁型ＳＲＣ２００を示している。３相絶縁型ＳＲＣ２００の各相は、２つの１次側スイッチ、共振タンクデバイス、トランス、２つの２次側スイッチを備える。例えば、相１では、スイッチＱＰ１、ＱＰ２が１次側スイッチ、インダクタＬＰ１、コンデンサＣＰ１、ＣＳ１が共振タンクデバイス、トランスＴＲ１が相１トランス、スイッチＱＳ１、ＱＳ２が２次側スイッチである。同様に、相２では、スイッチＱＰ３、ＱＰ４が１次側スイッチ、インダクタＬＰ２、コンデンサＣＰ２、ＣＳ２が共振タンクデバイス、トランスＴＲ２が相２トランス、スイッチＱＳ３、ＱＳ４が２次側スイッチである。さらに相３では、スイッチＱＰ５とＱＰ６が１次側スイッチ、インダクタＬＰ３とコンデンサＣＰ３とＣＳ３が共振タンクデバイス、トランスＴＲ３が相３トランス、スイッチＱＳ５とＱＳ６が２次側スイッチである。
【0009】
多相ＳＲＣの最も大きな利点は、各相がわずかな総出力を供給することである。３相ＳＲＣ２００では、図１Ａに示した単相ＳＲＣ１００と比較して、相の電流ストレスが３分の１になり、それは各共振タンクデバイスのＲＭＳ電流ストレスも３分の１になることを意味している。抵抗性の伝導損失がＲＭＳ電流の２乗に比例することを考えると、各共振タンクデバイスの伝導損失は単相ＳＲＣの１／９になる。従って、３相ＳＲＣは、より高い電力供給能力を持っている。
【0010】
図２Ｂは、１次側と２次側スイッチＱＰ１、ＱＰ３、ＱＰ５、ＱＳ１のスイッチ制御信号の波形と、１次側電流ｉＰ１、ｉＰ２、ｉＰ３の波形を示している。なお，簡略化のため，スイッチＱＰ２，ＱＰ４，ＱＰ６，ＱＳ２，ＱＳ３，ＱＳ４，ＱＳ５，ＱＳ６のスイッチ制御信号は省略している。スイッチＱＰ２，ＱＰ４，ＱＰ６のスイッチ制御信号は，それぞれスイッチＱＰ１，ＱＰ３，ＱＰ５のスイッチ制御信号と相補的な関係にある。単相ＳＲＣと同様に、各相の１次側電流の挙動に応じて２次側スイッチがオンになる。これにより、スイッチＱＳ１、ＱＳ３、ＱＳ５は、それぞれｉＰ１、ｉＰ２、ｉＰ３が正である間、オンになる。一方、スイッチＱＳ２、ＱＳ４、ＱＳ６は、それぞれｉＰ１、ｉＰ２、ｉＰ３が負の値の時にオンになる。ＺＶＳは、単相ＳＲＣと同様の方法で実現できる。図２Ｂに示すように，スイッチＱＰ１，ＱＰ３，ＱＰ５のスイッチ制御信号には，１２０度の位相シフト角（時間領域でのＴＳ／３シフト）が差し挟まれている。これにより、フィルタコンデンサＣＯのＲＭＳ電流も大幅に減少する。これらの理由から、ＳＲＣは多相構造を形成することで、最大電力供給能力を高めることができる。
【0011】
共振コンバータの電圧変換比（ＶＯＵＴ／ＶＩＮ）は，スイッチング周波数を変化させることで制御できる。例えば、ＳＲＣでは、共振周波数で最大の電圧変換比を得ることができる。つまり、スイッチング周波数が共振周波数と等しいときには、電圧変換比はスイッチング周波数が高くなるにつれて小さくなる。可変するスイッチング周波数の制御は、特に入力電圧範囲や出力電圧範囲（又はその両方）が広いアプリケーションでは、一般的に共振コンバータの欠点と考えられている。広い電圧変換比範囲をカバーするために、駆動損失、磁気部品損失、スイッチングターンオフ損失が増加するように、共振コンバータの最大スイッチング周波数は増加する。従って、大電力のＥＶ充電用途など、入力電圧範囲又は出力電圧範囲（又はその両方）が広い大電力用途では、多相共振コンバータの電圧変換比の範囲を広げる方法論の研究が不可欠であることに注意されたい。
【課題を解決するための手段】
【0012】
上記及びその他の欠点に鑑み、本開示は、スイッチング周波数範囲を実質的に減少させることにより、広い入力電圧範囲又は広い出力電圧範囲（又はその両方）で多相絶縁型共振コンバータを動作させるように、多相絶縁型共振コンバータ及び多相絶縁型共振コンバータの制御方法を提供する。スイッチング周波数範囲の縮小は、スイッチング周波数、デューティー比、遅延時間を組み合わせて多相コンバータを制御することで実現している。多相共振コンバータの１次側スイッチの制御には、スイッチング周波数とデューティー比を用い、２次側スイッチの制御には遅延時間制御を用いることができる。２次側スイッチの遅延時間制御は、１次側あるいは２次側電流のゼロ交差の瞬間に対して、又は、対応する１次側スイッチのオフの瞬間に対して、対応する２次側スイッチのオフを遅延させることによって実施することができる。本開示の遅延時間制御は、より広い出力電圧範囲を実現するために、フルブリッジ整流器との二重遅延時間制御に拡張することができる。また、本開示の遅延時間制御は、各相の能動電流共有にも利用できる。
【0013】
一つの観点では、本開示は、各相が、トランスと、１組の共振部品と、前記共振部品を介して入力端子を前記トランスに電気的に結合する１組の１次側スイッチと、前記トランスを出力端子に電気的に結合する１組の２次側スイッチと、を備える１相又は複数の相と、前記１つまたは複数の相に電気的に結合された制御回路と、を備え、前記制御回路は、前記入力端子で入力電圧を検出し、前記出力端子で出力電圧を検出するように構成され、前記共振部品の物理的特性、前記入力電圧、前記出力電圧、及び基準電圧を含む複数のパラメータに基づいて、前記１次側スイッチの第１制御信号、及び、前記２次側スイッチの第２制御信号を決定するように構成され、スイッチング周波数、及び、第１デューティー比を有する前記第１制御信号を前記１次側スイッチに送信するように構成され、前記スイッチング周波数、及び、第２デューティー比を有する前記第２制御信号を前記２次側スイッチに送信するように構成され、前記２次側スイッチのうち第１スイッチの前記第２デューティー比は、前記１次側スイッチのうち第１の対応するスイッチの前記第１デューティー比よりも大きい、絶縁型共振コンバータが提供される。
【0014】
一実施形態では、前記２次側スイッチのうち第２スイッチの前記第２デューティー比は、前記１次側スイッチのうち対応する第２スイッチのオフの瞬間に関して定義される。
【0015】
一実施形態では、前記制御回路は、前記１相又は複数の相のそれぞれを流れる電流を検出するように更に構成されている。
【0016】
一実施形態では、前記２次側スイッチのうち第２スイッチの前記第２デューティー比は、前記電流の正から負へのゼロ交差の瞬間、又は、負から正へのゼロ交差の瞬間に関して定義される。
【0017】
一実施形態では、前記制御回路は、前記入力電圧及び前記出力電圧を受信し、前記入力電圧及び前記出力電圧をスケーリングされた入力電圧及び出力電圧に変換するように構成される検出及びスケーリング回路と、前記スケーリングされた出力電圧を受信し、前記基準電圧から前記スケーリングされた出力電圧を減算することによって誤差信号を生成するように構成される減算器回路と、前記誤差信号を受信し、増幅且つ補正された誤差信号を生成するように構成される誤差増幅器と、前記スケーリングされた入力電圧と前記増幅且つ補正された誤差信号を受信し、前記スケーリングされた入力電圧と前記増幅且つ補正された誤差信号に基づいて、前記１次側及び２次側スイッチの前記第１及び第２制御信号を生成するように構成されるプロセッサ回路と、を備える。
【0018】
一実施形態では、前記制御回路は、前記１相又は複数の相のそれぞれを流れる電流信号を検出するように構成されるゼロ電流検出器を更に備える。
【0019】
一実施形態では、前記プロセッサ回路は、前記電流信号を受信し、前記スケーリングされた入力電圧、前記増幅且つ補正された誤差信号、及び前記電流信号に基づいて、前記１次側及び２次側スイッチの前記第１及び第２制御信号を生成するように更に構成されている。
【0020】
一実施形態では、前記１相又は複数の相は、少なくとも２つの相を備えており、前記制御回路は、前記少なくとも２つの相のうち異なる相を流れる電流が互いにバランスするように、前記２次側スイッチに送信される前に前記第２制御信号を修正するように構成された電流バランス回路をさらに備える。
【0021】
一実施形態では、前記電流バランス回路は、前記少なくとも２つの相のそれぞれを流れる前記電流の平均化された大きさを取得するように構成される、電流検出、スケーリング、及び平均化回路と、前記少なくとも２つの相のうち選択された２つの相の間の前記電流の差に基づいて、前記少なくとも２つの相のそれぞれについて遅延時間を決定し、前記第２制御信号のデューティーサイクルに前記遅延時間を加えることによって、前記第２制御信号を修正するように構成された遅延時間加算器と、を更に備える。
【0022】
他の観点では、本開示は、各相が、トランスと、１組の共振部品と、前記共振部品を介して入力端子を前記トランスに電気的に結合する１組の１次側スイッチと、前記トランスを出力端子に電気的に結合する１組の２次側スイッチとを備える、１相又は複数の相を有する絶縁型共振コンバータの制御方法であって、前記絶縁型共振コンバータの前記入力端子で入力電圧を検出し、前記出力端子で出力電圧を検出するステップと、前記共振部品の物理的特性、前記入力電圧、前記出力電圧、及び基準電圧を含む複数のパラメータから、前記１次側スイッチの第１制御信号、及び、前記２次側スイッチの第２制御信号を決定するステップと、スイッチング周波数、及び、第１デューティー比を有する前記第１制御信号を前記１次側スイッチに送信するステップと、前記スイッチング周波数、及び、第２デューティー比を有する前記第２制御信号を前記２次側スイッチに送信するステップと、を備え、前記２次側スイッチのうち第１スイッチの前記第２デューティー比は、前記１次側スイッチのうち第１の対応するスイッチの前記第１デューティー比よりも大きい、絶縁型共振コンバータの制御方法が提供される。
【0023】
一実施形態では、前記２次側スイッチのうち第２スイッチの前記第２デューティー比は、前記１次側スイッチのうち対応する第２スイッチのオフの瞬間によって定義される。
【0024】
一実施形態では、前記１相又は複数の相のそれぞれを流れる電流を検出するステップを更に備える。
【0025】
一実施形態では、前記２次側スイッチのうち第２スイッチの前記第２デューティー比は、前記電流の正から負へのゼロ交差の瞬間、又は、負から正へのゼロ交差の瞬間によって定義される。
【0026】
一実施形態では、前記相のうち異なる相を流れる電流が互いにバランスするように、前記２次側スイッチに送信する前に前記第２制御信号を修正するステップを更に備える。
【0027】
更に他の観点では、本開示は、 絶縁型共振コンバータであって、トランスと、１組の共振部品と、前記共振部品を介して入力端子と前記トランスを電気的に結合する第１レッグと第２レッグを有する１次側フルブリッジ回路と、出力端子と前記トランスを電気的に結合する第３レッグと第４レッグを有する２次側フルブリッジ回路と、前記１次側及び２次側フルブリッジ回路に電気的に接続された制御回路と、を備え、前記制御回路は、前記入力端子で入力電圧を検出し、前記出力端子で出力電圧を検出するように構成され、増幅且つ補正された誤差信号に基づいて、前記第１、第２、第３、及び第４レッグの制御信号を決定するように構成され、前記制御信号は、前記第１、第２、第３、及び第４レッグのうちの少なくとも１つのデューティー比を含み、前記１次側及び２次側フルブリッジ回路に前記制御信号を送信するように構成され、前記増幅且つ補正された誤差信号が閾値以下の場合に、前記絶縁型共振コンバータは降圧型コンバータとなり、前記増幅且つ補正された誤差信号が前記閾値より大きいの場合に、前記絶縁型共振コンバータは昇圧型コンバータとなる、絶縁型共振コンバータが提供される。
【0028】
一実施形態では、前記増幅且つ補正された誤差信号が前記閾値以下の場合に、前記第１レッグの前記デューティー比は０．０から０．５の間であり、前記第２レッグの前記デューティー比は０．０である。
【0029】
一実施形態では、前記増幅且つ補正された誤差信号が前記閾値以下の場合に、前記第１レッグの前記デューティー比は０．５であり、前記第２レッグの前記デューティー比は０．０から０．５の間である。
【0030】
一実施形態では、前記増幅且つ補正された誤差信号が前記閾値より大きいの場合に、前記第１及び前記第２レッグの前記デューティー比は０．５であり、前記第３レッグの前記デューティー比は０．５から１．０の間であり、前記第４レッグの前記デューティー比は０．５である。
【0031】
一実施形態では、前記増幅且つ補正された誤差信号が前記閾値より大きいの場合に、前記第１、及び、前記第２レッグの前記デューティー比は０．５であり、前記第３レッグの前記デューティー比は１．０であり、前記第４レッグの前記デューティー比は０．５から１．０の間である。
【0032】
一実施形態では、前記デューティー比は、前記増幅且つ補正された誤差信号の増加に伴って単調に増加する。
【0033】
一実施形態では、前記デューティー比は、前記増幅且つ補正された誤差信号の増加に伴って直線的に増加する。
【図面の簡単な説明】
【0034】
【発明を実施するための形態】
【0035】
図３Ａ～３Ｄは、本開示の様々な実施形態に基づく、絶縁型多相共振コンバータ３００を示している。図３Ａ～図３Ｄに示すように、コンバータ３００は、Ｎは自然数であるＮ相（すなわち、相１、相２、．．．、相Ｎ）を有し、１次側スイッチＱＰ１、ＱＰ２、...、ＱＰ（２Ｎ）、２次側スイッチＱＳ１、ＱＳ２、...、ＱＳ（２Ｎ）、１次側共振コンデンサＣＰ１、ＣＰ２、...、ＣＰＮ、１次側共振インダクタＬＰ１，ＬＰ２、...ＬＰＮを、２次側トランスＴＲ１，ＴＲ２、...、ＴＲＮ，２次側共振コンデンサＣＳ１，ＣＳ２，...、ＣＳＮ、及び出力フィルタコンデンサＣＯを備える。一実施形態では、コンバータ３００は３相（すなわち、Ｎ＝３）である。
【0036】
図３Ａを参照すると、コンバータ３００の各相は、１次側ハーフブリッジ用の２つのスイッチ、共振タンク部品、トランス、及び２次側ハーフブリッジの２つのスイッチを含む。トランスＴＲ１，ＴＲ２，...，ＴＲＮは、１次側に１次側巻線ＮＰ１，ＮＰ２，...，ＮＰＮ、２次側に２次側巻線ＮＳ１，ＮＳ２，...，ＮＳＮを有する。本実施形態では、１次側巻線ＮＰ１，ＮＰ２，...，ＮＰＮの一端は、一点（又は共通ノード）に接続され，１次側巻線ＮＰ１，ＮＰ２，...，ＮＰＮの他端は、対応するハーフブリッジに接続されている。同様に，２次側巻線ＮＳ１，ＮＳ２，...，ＮＳＮの一端は一点（又は共通のノード）に接続され，２次側巻線ＮＳ１，ＮＳ２，...，ＮＳＮの他端は、対応するハーフブリッジに接続されている。図３ＡのトランスＴＲ１、ＴＲ２、...、ＴＲＮの接続構成は、一般的にＹ－Ｙ接続構成と呼ばれる。トランスＴＲ１、ＴＲ２、...、ＴＲＮは、Ｙ－△接続構成（図３Ｂ）、△－Ｙ接続構成（図３Ｃ）、△－Ｙ接続構成など、任意の適切な接続構成で結合できることを理解されたい。本開示の制御方法は、トランスの接続構成に実質的な影響を受けない。
【0037】
図４Ａ及び４Ｂは、本開示の実施形態に基づく、制御装置４００と接続された絶縁型多相直列共振コンバータ３００を示す。図４Ｂの制御装置４００は、図４Ｂの制御装置４００は、ゼロ電流検出器（ＺＣＤ）４１０を追加で含むことを除いては、図４Ａの制御装置４００と実質的に同じである。一実施形態では、図４Ａ及び図４Ｂの両方の制御装置４００は、可変スイッチング周波数（ｆＳ＝１／ＴＳ）制御、デューティー比（Ｄ）制御、及び遅延時間（ＴＤ）制御を用いてコンバータ３００を制御することができる。特に、１次側と２次側スイッチＱＰ１－Ｐ（２Ｎ）とＱＳ１－Ｓ（２Ｎ）には可変スイッチング周波数制御を、１次側スイッチＱＰ１－Ｐ（２Ｎ）にはデューティー比制御を、２次側スイッチＱＳ１－Ｓ（２Ｎ）には遅延時間制御を適用することができる。
【0038】
図５Ａ～図５Ｄは、本開示の実施形態に基づく、コンバータ３００を制御するための、１次側スイッチＱＰ１、ＱＰ２、...、ＱＰ６及び２次側スイッチＱＳ１、ＱＳ２、...、ＱＳ６のスイッチ制御信号の波形、ならびに、３相（すなわち、Ｎ＝３）の場合に、図４Ｂのコンバータ３００を制御するための１次側電流ｉＰ１、ｉＰ２、ｉＰ３を例示している。図５Ａ及び図５Ｂに示すように、すべてのスイッチＱＰ１－Ｐ６及びＱＳ１－Ｓ６は、同じスイッチング周波数ｆＳ（又は周期ＴＳ＝１／ｆＳ）で動作する。１次側スイッチＱＰ１－Ｐ６は、デューティー比Ｄ（例えば５０％）で動作する。遅延時間ＴＤ（例えばｔ１からｔ２）は、１次側スイッチＱＰ１、ＱＰ３、ＱＰ５のオフの瞬間に対して、２次側スイッチＱＳ１、ＱＳ３、ＱＳ５のオフの瞬間を制御するために利用される。各相のスイッチ制御信号は、約ＴＳ／３（又は１２０°）だけシフトする。Ｎ相の場合は、各相を約ＴＳ／Ｎだけシフトさせることができる。２次側スイッチＱＳ１、ＱＳ３、ＱＳ５のオフの瞬間は、図５Ｃ、５Ｄに示すように、１次側電流のゼロ交差の瞬間を基準にして決定することができる。
【0039】
図４Ｂに示すように、ゼロ電流検出器（ＺＣＤ）４１０が制御装置４００で利用可能な場合、遅延時間ＴＤは、１次側又は２次側電流の正から負へのゼロ交差の瞬間に対して定義されてもよい。なお、遅延時間ＴＤは、１次側の上側スイッチＱＰ１、ＱＰ３、ＱＰ５と、２次側の上側スイッチＱＳ１、ＱＳ３、ＱＳ５との間のオフ時間差で定義することができる。
【0040】
例えば，図５Ａ及び図５Ｂに示すように，遅延時間ＴＤは，ｔ１（１次側の上側スイッチＱＰ１がオフ）からｔ２（２次側の上側スイッチＱＳ１がオン）までの時間として定義される。同じ量の遅延時間ＴＤは、２次側の上側スイッチＱＳ３とＱＳ５のスイッチングオフ時間を、１次側の上側スイッチＱＰ３とＱＰ５のスイッチングオフ時間に対して遅らせるために、使用される。スイッチング周波数はすべてのスイッチで同じであり、上下のスイッチの制御信号は相補的であるため、上側スイッチＱＳ１、ＱＳ３、ＱＳ５に用いる遅延時間は、下側スイッチＱＳ２、ＱＳ４、ＱＳ６のオン時間を抑制又は短縮する。
【0041】
図５Ａの波形は、１次側電流ｉＰ１の負から正へのゼロ交差で下側スイッチＱＳ２をオフにして、ｔ３からｔ０'の間に出力フィルタコンデンサＣＯから電荷を抜き取る軽負荷状態に適用できる。これに対して、図５Ｂの波形は、重負荷状態に適用することができる。図５Ｂに示すように、１次側と２次側の下側スイッチＱＰ２とＱＳ２が同時にオフになることで、同期する。同様に、下側のスイッチＱＰ４とＱＳ４も同時にオフになり、下側のスイッチＱＰ６とＱＳ６も同時にオフになり、同期する。遅延時間ＴＤを１次側の下側スイッチＱＰ２，ＱＰ４，ＱＰ６と２次側の下側スイッチＱＳ２，ＱＳ４，ＱＳ６とのオフ時間差で定義すると，図５Ａのように１次側あるいは２次側電流の負から正へのゼロ交差の瞬間に対して定義したり，又は、図５Ｂのように同期させたりすることができる。
【0042】
図４Ａ及び図４Ｂに戻って、制御装置４００の検出及びスケーリング回路４２０は、コンバータ３００から出力電圧ＶＯＵＴを受け取り、出力電圧ＶＯＵＴをスケーリングして出力電圧ＶＯＵＴ（ＳＣＬＤ）にする。制御装置４００の減算回路４３０は、スケーリングされた出力電圧ＶＯＵＴ（ＳＣＬＤ）を受け取り、基準電圧ＶＲＥＦ（すなわち、基準出力電圧）からスケーリングされた出力電圧ＶＯＵＴ（ＳＣＬＤ）を減算することにより、誤差信号ＶＥを生成する。制御装置４００の誤差増幅器４４０は、誤差信号ＶＥを受け取り、増幅及び補正された誤差信号ＶＥＡをプロセッサ回路４５０に供給し、スイッチング周波数ｆＳ＝１／ＴＳ、デューティー比Ｄ、遅延時間ＴＤが決定される。
【0043】
特定のアプリケーション及び／又は実装に応じて、入力電圧ＶＩＮ、出力電圧ＶＯＵＴ、入力電流ＩＩＮ、又は出力電流ＩＯＵＴ（又はそれらの任意の組み合わせ）は、検出及びスケーリング回路４２０によって検出及びスケーリングされ、プロセッサ回路４５０に提供されてもよい。ＺＶＳを実現するためには、相補的スイッチのオンの瞬間とオフの瞬間の間に小さなデッドタイムを導入する。様々な実施形態において、ゼロ電流検出器４１０は、図４Ｂに示すように、１次側電流ｉＰ１、ｉＰ２、及びｉＰ３を測定し、１次側電流ｉＰ１、ｉＰ２、及びｉＰ３がゼロである時点を決定するために使用されてもよく、これにより、図５Ａに示すように、２次側スイッチＱＳ２、ＱＳ４、ＱＳ６がオフになる。
【0044】
遅延時間制御では、従来のスイッチング周波数可変制御では直列共振コンバータの電圧変換比が降圧しかできなかったのに対し、共振コンバータに昇圧電圧変換比を与えることができる。具体的には，図１Ｂ及び図２Ｂに示すように、従来の直列共振コンバータが遅延時間制御なしで動作する場合、共振タンク部品とトランスは常に入力電圧源と出力電圧コンデンサの間に配置されている。共振タンク部品とトランスの間の電圧は、実質的にＶＩＮ－ＶＯＵＴとなる。出力電圧が入力電圧よりも大きいと仮定すると、共振インダクタ電流が構築されない。これらの理由から、従来の直列共振コンバータは降圧型の電圧変換比しか得られなかった。
【0045】
これに対して、図５Ａ及び図５Ｂに示すように、遅延時間制御を適用すると、例えばｔ１とｔ２の間の時間間隔として定義される遅延時間ＴＤの間、共振タンク部品とトランスが出力電圧コンデンサから分離される。遅延時間ＴＤの間、共振タンク部品とトランスの間の電圧は実質的に－ＶＩＮ－ＶＯＵＴとなるため、従来の制御に比べて共振インダクタの電流を高速に立ち上げることができる。ＶＩＮとＶＯＵＴの両方が同じ方向に共振インダクタ電流の立ち上げに寄与するため、出力電圧に関係なく共振インダクタ電流を立ち上げることができる。そのため、遅延時間制御は、出力電圧が入力電圧よりも高いときに出力電流を供給することができ、その結果、昇圧電圧変換比能力が向上する。
【0046】
遅延時間制御を行わない場合、従来の可変スイッチング周波数制御では、電圧変換比の全範囲をカバーする必要がある。電圧変換比の範囲が広いアプリケーションでは、スイッチング周波数に応じて電圧変換比が変化するため、スイッチング周波数の範囲が広くなる。スイッチング周波数範囲が広いと、駆動損失やスイッチング損失が大きくなり、磁気部品の最適化が難しくなる。
【0047】
従来のスイッチング周波数可変制御は、遅延時間制御による昇圧電圧変換比能力に比べ、電圧変換比の範囲が狭い。そのため、遅延時間制御によって、駆動損失やスイッチング損失が低減され、磁気部品の設計が有利になる。
【0048】
本開示の制御方法は、図６Ａ及び図６Ｂに示すように、ダイオードと制御可能なスイッチの組み合わせをもつ２次側整流器を実装する多相共振コンバータにも適用可能である。例えば，図３Ａの２次側整流器ＱＳ１，ＱＳ３、...、ＱＳ（２Ｎ－１）の上側のスイッチは，ダイオード整流器として動作する。そのため、これらの上側のスイッチは、図６Ａに示すように、ダイオードに置き換えることができる。同様に，図３Ａの２次側整流器ＱＳ２，ＱＳ４，...、ＱＳ（２Ｎ）の下側スイッチは，図６Ｂに示すように、ダイオードに置き換えることができる。図６Ａ及び６Ｂのコンバータは一方向性である。
【0049】
特定の実施形態では、本開示の制御方法は、フルブリッジ整流器を備えた多相又は単相の共振コンバータに拡張することができる。２次側にフルブリッジ整流器を配置することで、多相共振コンバータの各相に二重遅延時間制御を適用できる。自由度が高いため、共振コンバータの電圧変換比をさらに拡大することができる。
【0050】
図７Ａ及び図７Ｂは、絶縁型３相共振コンバータの実施形態を示す図である。図７Ａに示すように、１次側トランスは、Ｙ接続構成で接続されている。２次側では、独立したフルブリッジ整流器を形成するためにトランスの巻線は互いに接続されていない。図７Ｂに示すように、１次側トランスは、△接続構成になっている。図７Ａ及び図７Ｂのコンバータは、多相コンバータに拡張することができ、また、ダイオードＤＳＡ１、ＤＳＡ２、ＤＳＢ１、ＤＳＢ２、ＤＳＣ１、ＤＳＣ２をスイッチに置き換えることで、双方向にすることができる。また、二重遅延時間制御は、図８Ａ及び図８Ｂに示すような単相共振コンバータにも適用できるが、詳細は後述する。
【0051】
また、本開示の遅延時間制御は、多相共振コンバータの能動電流共有を制御して、各相の電流の大きさをバランスさせるために使用することもできる。図９Ａは、本開示の一実施形態に基づく、コンバータ７００における能動電流共有のために制御装置８００と結合された絶縁型多相共振コンバータ７００を示す。図９Ｂは、図９Ａの制御装置８００の拡大図である。
【0052】
図９Ａ及び図９Ｂに示すように、各相の電流の大きさをバランスさせるために、制御装置８００の電流バランス回路８１０を用いて、各相に追加の遅延時間制御を行う。相電流ｉＰ１、ｉＰ２、ｉＰ３のそれぞれは、各相の電流の大きさ｜ｉＰ１｜（ＡＶＧ）、｜ｉＰ２｜（ＡＶＧ）、｜ｉＰ３｜（ＡＶＧ）が得るため、電流バランス回路８１０の電流検出、スケーリング、及び、平均化回路８１１で検出、スケーリング、及び、平均化される。３相のうち任意の２相間の電流差に基づいて、追加の遅延時間が決定され、１つ又は複数の遅延時間加算器８１２を用いて共通の遅延時間ＴＤに加算される。合計された遅延時間は、２次側の対応するレッグに適用される。ＱＳ１とＱＳ２に対応する第１相では、｜ｉＰ１｜（ＡＶＧ）と｜ｉＰ２｜（ＡＶＧ）をバランスさせるために、遅延時間ＴＤに追加の遅延時間ＴＤ＿１を加える。追加の遅延時間ＴＤ_１は、｜ｉＰ２｜（ＡＶＧ）から｜ｉＰ１｜（ＡＶＧ）を減算した誤差信号の補正付き誤差増幅器から供給される。そうすることで、ＴＤ_１によって｜ｉＰ１｜（ＡＶＧ）と｜ｉＰ２｜（ＡＶＧ）のバランスをとる。第２相では、同様に｜ｉＰ２｜（ＡＶＧ）と｜ｉＰ３｜（ＡＶＧ）のバランスをとる。最後に、第３相でも同じように、｜ｉＰ３｜（ＡＶＧ）と｜ｉＰ１｜（ＡＶＧ）のバランスをとる。全ての｜ｉＰ１｜（ＡＶＧ）、｜ｉＰ２｜（ＡＶＧ）、｜ｉＰ３｜（ＡＶＧ）が互いにバランスをとっているため、３相共振コンバータ７００は能動電流共有を実現することができる。
【0053】
図１０は、本開示の一実施形態に基づく、１次側と２次側の両方でフルブリッジ構成をもつ単相絶縁型直列共振コンバータ１０００を示す。図１１は、本開示の一実施形態に基づく、制御装置１１００と結合された図１０の単相絶縁型直列共振コンバータ１０００を示す。図１０及び図１１に示すように、コンバータ１０００は、１次側スイッチＱＰ１，ＱＰ２，ＱＰ３，ＱＰ４、２次側スイッチＱＳ１，ＱＳ２，ＱＳ３，ＱＳ４、１次側共振コンデンサＣＰ、トランスＴＲ、１次側共振インダクタＬＰ、２次側共振コンデンサＣＳ、２次側共振インダクタＬＳ、及び出力フィルタコンデンサＣＯを含む。１次側スイッチＱＰ１とＱＰ２はハーフブリッジレッグＢ１を形成している。１次側スイッチＱＰ３とＱＰ４はハーフブリッジレッグＢ２を形成している。２次側スイッチＱＳ１とＱＳ３はハーフブリッジレッグＢ３を形成している。２次側スイッチＱＳ２とＱＳ４はハーフブリッジレッグＢ４を形成している。
【0054】
図１０と図１１の両方を参照すれば、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴは、検出及びスケーリング回路１１１０において、それぞれＶＩＮ（ＳＣＬＤ）及びＶＯＵＴ（ＳＣＬＤ）に検出及びスケーリングされてもよい。ＶＯＵＴ（ＳＣＬＤ）は、誤差信号ＶＥを生成するために（すなわち、ＶＥ＝ＶＲＥＦ－ＶＯＵＴ（ＳＣＬＤ））基準電圧ＶＲＥＦから減算される。ＶＥはその後、増幅された誤差信号ＶＥＡを生成するために、補正付き誤差増幅器１１２０に供給される。ＶＩＮ（ＳＣＬＤ）とＶＯＵＴ（ＳＣＬＤ）は、補正付き誤差増幅器１１２０にも供給され、補正付き誤差増幅器１１２０が出力する信号ＶＥＡのフィードフォワードに使用することができる。必要に応じて、ＶＥＡの決定のために、コンバータ１０００の入力電流又は出力電流をさらに検出することができる。ＶＥＡは、レッグ制御装置１１３０に供給される。レッグ制御装置１１３０は、ＶＥＡを４つのデューティーサイクル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４に変換する。デューティーサイクル信号Ｄ１は、スイッチＱＰ１のデューティーサイクルを決定し、スイッチＱＰ２の制御信号は、スイッチＱＰ１の制御信号と相補的である。デューティーサイクル信号Ｄ２は、スイッチＱＰ３のデューティーサイクルを決定し、スイッチＱＰ４の制御信号は、スイッチＱＰ１の制御信号と相補的である。デューティーサイクル信号Ｄ３は、スイッチＱＳ１のデューティーサイクルを決定し、スイッチＱＳ３が同期整流器として動作するように、スイッチＱＳ３の制御信号を決定する。デューティーサイクル信号Ｄ４は、スイッチＱＳ２のデューティーサイクルを決定し、スイッチＱＳ４が同期整流器として動作するように、スイッチＱＳ４の制御信号を決定する。
【0055】
図１２は、本開示の実施形態によるＶＥＡとデューティーサイクル信号Ｄ１、Ｄ２、Ｄ３、Ｄ４との関係を表す例示的な図である。広い範囲で連続した電圧変換比を供給するためには、ＶＥＡの変化に合わせて少なくとも１つのデューティーサイクルを変更する必要がある。この例では、ＶＥＡがゼロから増加すると、デューティーサイクル信号Ｄ１はゼロから０．５まで直線的に増加する。デューティーサイクル信号Ｄ１が、非線形に増加できることが理解されるだろう。主な制御変数はデューティーサイクル信号Ｄ１となり、ＶＥＡの変化がデューティーサイクル信号Ｄ１の変化につながる領域をＤ１領域と呼ぶ。デューティーサイクル信号Ｄ１が０．５に達した後、デューティーサイクル信号Ｄ１は０．５のままで、デューティーサイクル信号Ｄ２はゼロから０．５まで直線的に増加する。デューティーサイクル信号Ｄ２は、その増加が単調である限り、非線形に増加することができることが理解されるだろう。ＶＥＡの変化がデューティーサイクル信号Ｄ２の変化につながる領域をＤ２領域と呼ぶ。Ｄ１、Ｄ２領域では、出力電圧ＶＯＵＴが入力電圧ＶＩＮよりも小さいため、コンバータ１０００は降圧型コンバータとなる。デューティーサイクル信号Ｄ１、Ｄ２がともに０．５になると、入力電圧ＶＩＮと出力電圧ＶＯＵＴが等しくなる。従って、Ｄ１領域及びＤ２領域を「降圧領域」とも呼ぶ。
【0056】
遷移点１２０２でデューティーサイクル信号Ｄ２が０．５に達した後、コンバータ１０００はＶＥＡがさらに増加すると、ブーストコンバータとなる。デューティーサイクル信号Ｄ１とＤ２は０．５のままで、デューティーサイクル信号Ｄ３は０．５から１．０に増加する。その領域はＤ３領域と呼ばれ、ＶＥＡの変化がＤ３の変化につながる。デューティーサイクル信号Ｄ３が１．０に達した後、デューティーサイクル信号Ｄ１とＤ２は０．５のまま、デューティーサイクル信号Ｄ３は１．０のまま、デューティーサイクルＤ４は０．５から増加する。ＶＥＡの変化はＤ４のデューティーサイクルシグナルの変化につながる領域をＤ４領域と呼ぶ。Ｄ３、Ｄ４領域で動作するコンバータ１０００は、出力電圧ＶＯＵＴが入力電圧ＶＩＮよりも大きいため、昇圧型コンバータとなる。従って、Ｄ３領域及びＤ４領域を「昇圧領域」とも呼ぶ。
【0057】
図１３Ａ及び図１３Ｂは、それぞれ、図１１のＤ１領域の制御方式を採用した図１０のコンバータ１０００の等価回路及び主要な動作波形を示している。図１３Ａを参照すると、主な制御変数はデューティーサイクル信号Ｄ１であるため、ハーフブリッジレッグＢ１がアクティブになっている。デューティーサイクル信号Ｄ２がゼロであることは、スイッチＱＰ３が完全にオフ、且つ、スイッチＱＰ４が完全にオンであることを意味する。ハーフブリッジレッグＢ３とＢ４は同期整流器を構成しているので、その動作はダイオード整流器と全く同じである。一実施形態では、同期整流器とは、電流の方向がそのダイオードの陽極から陰極に向かっているとき逆並列にのみ、ＭＯＳＦＥＴスイッチのゲート信号がオンになることを意味する。別の実施形態では、ハーフブリッジレッグＢ３及びＢ４のスイッチをダイオードで置き換えることができる。図１３Ｂを参照すると、スイッチ周期ＴＳは一定であり、共振タンク部品によって決まる共振周期に非常に近いものとなっている。ｔ０からｔ１の間（Ｄ１ＴＳの間）は、スイッチＱＰ１がオンになり、トランスＴＲと２次側整流器を介して共振電流ｉＰが出力側に供給される。ｔ１の後、スイッチＱＰ１がオフになり、共振電流ｉＰは減少するが、まだ正の値である。ｔ２の後，共振電流ｉＰはゼロになり，負の共振が起こる。スイッチＱＰ２を長時間オンにすることで、共振タンク部品の共振周期の半分の期間で負の共振電流が流れ、次のスイッチ周期が始まると自然にゼロに近くなる。
【0058】
図１４Ａ及び図１４Ｂは、それぞれ、図１１のＤ２領域の制御方式を採用した図１０のコンバータ１０００の等価回路及び主要な動作波形を示している。図１４Ａを参照すると、ハーフブリッジレッグＢ１のデューティーサイクルは０．５に固定されている。主な制御変数はデューティーサイクル信号Ｄ２であり、ハーフブリッジレッグＢ２がアクティブになる。ハーフブリッジレッグＢ３、Ｂ４は同期整流器を構成しているので、その動作はダイオード整流器と全く同じである。図１４Ｂを参照すると、スイッチ周期ＴＳは依然として一定であり、共振タンク部品によって決定される共振周期に非常に近いものとなっている。ｔ０からｔ１の間（０．５ＴＳの間）は、スイッチＱＰ１とＱＰ４がオンになり、トランスＴＲと２次側整流器を介して共振電流ｉＰが出力側に流れる。スイッチＱＰ１、ＱＰ４を長時間オンにすることで、共振タンク部品の共振周期の半分の期間で共振電流が流れ、ｔ１でスイッチＱＰ１，ＱＰ４をオフにするとゼロに近くなる。ｔ１では、スイッチＱＰ１とＱＰ４がオフになり、スイッチＱＰ２とＱＰ３がオンになる。共振電流ｉＰは負の値となり，２次側に供給される。スイッチＱＰ３がオフになり、ｔ２でスイッチＱＰ４がオンになると、共振電流ｉＰの大きさが小さくなり、２次側に供給される。共振電流ｉＰがｔ３でゼロになった後、スイッチＱＰ２とＱＰ４がオフになって新たなスイッチ周期が始まるまで、小さな変動電流がスイッチＱＰ２、ＱＰ４とトランスＴＲを循環することになる。
【0059】
図１５Ａ及び図１５Ｂは、それぞれ、図１１のＤ３領域の制御方式を採用した図１０のコンバータの等価回路及び主要な動作波形を示している。図１５Ａを参照すると、ハーフブリッジレッグＢ１及びＢ２のデューティーサイクルは０．５に固定されている。主な制御変数はデューティーサイクル信号Ｄ３であり、スイッチＱＳ１はダイオードではなくアクティブスイッチとして表現している。スイッチＱＳ２、ＱＳ３、ＱＳ４はダイオードで表現されている。これは、それらが同期整流器を構成しており、動作がダイオード整流器と全く同じであるからである。図１５Ｂを参照すると、スイッチ周期ＴＳは依然として一定であり、共振タンク部品によって決定される共振周期に非常に近いものとなっている。ｔ０からｔ１の間（０．５ＴＳの間）は、スイッチＱＰ１とＱＰ４がオンになり、トランスＴＲ、スイッチＱＳ１、その他の２次側整流部品を介して、共振電流ｉＰが出力側に供給される。スイッチＱＰ１、ＱＰ４を長時間オンにすることで、共振タンク部品の共振周期の半分の期間で共振電流が流れ、ｔ１でスイッチＱＰ１，ＱＰ４をオフにするとゼロに近くなる。ｔ１では、スイッチＱＰ１とＱＰ４がオフになり、スイッチＱＰ２とＱＰ３がオンになる。デューティーサイクル信号Ｄ３が０．５より大きいため、スイッチＱＳ１はまだオンになっており、電流ｉＰは出力フィルタコンデンサＣＯに供給されず、高速で昇圧される。ｔ２でスイッチＱＳ１がオフになると、昇圧された電流ｉＰが出力フィルタコンデンサＣＯに供給され、電流ｉＰの大きさは減少する。共振電流ｉＰがｔ３でゼロになった後、スイッチＱＰ２とＱＰ３がオフになって新たなスイッチ周期が始まるまで、小さな変動電流がスイッチＱＰ２、ＱＰ３とトランスＴＲを循環することになる。
【0060】
図１６Ａ及び図１６Ｂは、それぞれ、図１１のＤ４領域の制御方式を採用した図１０のコンバータの等価回路及び主要な動作波形を示している。図１６Ａを参照すると、ハーフブリッジレッグＢ１及びＢ２のデューティーサイクルは０．５に固定され、ハーフブリッジレッグＢ３のデューティーサイクルは１．０に固定されている。これにより、スイッチＱＳ１は完全にオンになり、スイッチＱＳ３は完全にオフになる。主な制御変数はデューティーサイクル信号Ｄ４であり、スイッチＱＳ２はダイオードではなくアクティブスイッチとして表現されている。スイッチＱＳ４はダイオードとして表現されている。これは、それが同期整流器を構成しており、その動作がダイオードと全く同じであるからである。図１６Ｂを参照すると、スイッチ周期ＴＳは依然として一定であり、共振タンク部品によって決定される共振周期に非常に近いものとなっている。ｔ０からｔ１の間（０．５ＴＳの間）は、スイッチＱＰ１、ＱＰ４、ＱＳ２がオンとなり、トランスＴＲとスイッチＱＳ１、ＱＳ２を介して共振電流ｉＰが昇圧される。ｔ１でスイッチＱＳ２がオフになった後、昇圧された共振電流がスイッチＱＳ４を介して出力フィルタコンデンサＣＯに供給される。共振電流ｉＰがｔ２でゼロになった後、小さな変動電流がスイッチＱＰ１、ＱＰ４を循環することになる。ｔ３でスイッチＱＰ１、ＱＰ４がオフになった後、スイッチＱＰ２、ＱＰ３、ＱＳ２がオンになり、共振電流ｉＰがトランスＴＲ、スイッチＱＳ１、ＱＳ２を介してＣＳを充電する。
【0061】
１７Ａ及び１７Ｂはそれぞれ、本開示の代替実施形態に基づく、ＶＥＡとデューティーサイクル信号Ｄ１、Ｄ２、Ｄ３、及びＤ４との関係を表す例示的な図である。本開示の１つの目的は、ＶＥＡに対する連続した電圧変換比を提供することである。従って、制御変数Ｄ１、Ｄ２、Ｄ３、Ｄ４の順序は、ＶＥＡの変化に合わせて少なくとも１つが連続的に変化するのであれば、変更してもよいし、混在させてもよい。図１７Ａに示すように、Ｄ１、Ｄ２、Ｄ３、Ｄ４の順序は、それぞれの降圧領域又は昇圧領域で混在したり、あるいは変更したりすることができる。図１７Ｂは、制御方法の別のバリエーションを示している。ＶＥＡの変化に伴って少なくとも１つの制御変数が変化する限り、Ｄ１、Ｄ２、Ｄ３、Ｄ４の最大値や最小値はどのような値でもよい。Ｄ１とＤ２の最大値と最小値は、０．０から０．５の間で設定することができる。また、Ｄ３とＤ４の最大値と最小値は０．５から１．０の間で設定することができる。
【0062】
図１８Ａから図１８Ｅはそれぞれ、本開示の様々な実施形態に基づく、スイッチングレッグの数が異なる単相絶縁型直列共振コンバータを示している。ゲインの範囲に応じて、コンバータのレッグ数も変更可能である。図１８Ａ及び図１８Ｂは、ハーフブリッジレッグＢ１、Ｂ３、Ｂ４が存在する場合の例示的な実施形態を示している。図１８Ａに示すように、本実施形態では、レッグＢ２のスイッチＱＰ３は常にオフである一方、レッグＢ２のスイッチＱＰ４は常にオンである。図１８Ｂに示すように、本実施形態では、レッグＢ２のスイッチＱＰ３及びＱＰ４は、それぞれコンデンサＣＰ１及びＣＰ２に置き換えられている。図１８Ｃ及び図１８Ｄは、ハーフブリッジレッグＢ１、Ｂ２、Ｂ４が存在する場合の例示的な実施形態を示している。図１８Ｃに示すように、本実施形態では、レッグＢ３のスイッチＱＳ３は常にオフであり、レッグＢ３のスイッチＱＳ１は常にオンである。図１８Ｄに示すように、本実施形態では、レッグＢ３のスイッチＱＳ３及びＱＳ１がそれぞれコンデンサＣＳ１及びＣＳ２に置き換えられている。図１８Ｅは、ハーフブリッジレッグＢ１及びＢ４のみを選択された例示的な実施形態を示している。４つのレッグのうち２つのレッグ（１次側の任意の１つのレッグと２次側の任意の１つのレッグ）の任意の組み合わせにおいて、本開示で示され、説明されたような制御方法を適用できることを理解されたい。
【0063】
本開示は、電圧変換比の範囲を広くして、性能向上を実現する多相コンバータの制御方法を提供する。具体的には、本開示の制御方法は、スイッチング周波数範囲を実質的に減少させることにより、広い入力電圧範囲又は広い出力電圧範囲（又はその両方）を有する単相及び多相コンバータにおいて、改善された性能を提供する。可変デューティー比、可変周波数、遅延時間制御を組み合わせて出力電圧又は電流を制御することで、スイッチング周波数範囲の減少を実現している。
【0064】
本開示の一実施形態によれば、多相絶縁型共振コンバータの１次側及び２次側スイッチの制御には、可変デューティー比制御及び可変周波数制御を用いてもよく、ダイオード整流器の代わりに設けられた２次側スイッチの制御には、遅延時間制御を用いてもよい。多相共振コンバータの相の２次側スイッチのスイッチ制御信号は、相の２次側電流、又は、１次側電流（又はその両方）を検出し、相の２次側電流、又は、１次側電流のゼロ交差に対して、対応する２次側スイッチのオフの瞬間を遅らせることによって実施することができる。
【0065】
遅延時間制御に関わる電流のゼロ交差は、２次側スイッチのスイッチ制御信号を非対称に遅延させるため、負から正、正から負のいずれかになるが、両方にはならない。時間制御は、対応する２次側スイッチのオフの瞬間を、対応する１次側スイッチのオフの瞬間に対して遅延させることによって、単純に実施することができる。１次側と２次側スイッチは実質的に同じスイッチング周波数で動作するが、１次側と２次側の各スイッチのデューティー比は、設計者の選択と遅延時間によって変化する。
【0066】
なお、この遅延時間制御は、２次側整流器の１つのレッグにある１つのスイッチのみに適用される。２次側整流器のあるレッグのスイッチに遅延時間制御を適用した場合，循環電流を最小にするために，そのレッグの他のスイッチには遅延時間制御を適用しない。つまり，オフの瞬間は，電流のゼロ交差か，対応する１次側スイッチのオフのタイミングのいずれか早い方になることを意味する。ＺＶＳ動作を実現するために、１次側、２次側ともに、あるスイッチのオフの瞬間とそれに対応する相補的なスイッチのオンの瞬間との間に、短いデッドタイムが設けられる。
【0067】
本開示を説明及び定義する目的で、程度の用語（例えば、「実質的に」、「わずかに」、「約」、「同等」など）は、本明細書では、定量的な比較、値、寸法、又は他の表現に起因する可能性のある固有の不確実性の程度を表すために利用できることに注意されたい。このような程度の用語は、定量的表現が、問題となっている主題の基本的な機能に変化をもたらすことなく、記載された基準（例えば、約１０％以下）から変化し得る程度を表すために、本明細書で使用されることもある。本明細書に別段の記載がない限り、本開示に登場する任意の数値は、記載された値と、程度の用語（例えば、「約」）によって代替的に修正された値の両方であるとみなされる。
【0068】
本開示の様々な実施形態が本明細書に詳細に記載されているが、当技術分野の当業者であれば、添付の特許請求の範囲に記載されているように、本開示の趣旨を逸脱することなく、修正及び他の実施形態を容易に理解されるだろう。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図5D】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図18C】
【図18D】
【図18E】
【外国語明細書】