特開 2023-82696 Ｘ線撮像装置、アセンブリ、及びＸ線撮像装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023082696

(43)【公開日】2023-06-14

(54)【発明の名称】Ｘ線撮像装置、アセンブリ、及びＸ線撮像装置の製造方法

(51)【国際特許分類】

   G01T 1/20 20060101AFI20230607BHJP

   A61B 6/00 20060101ALI20230607BHJP

【ＦＩ】

G01T1/20 E

G01T1/20 G

G01T1/20 L

A61B6/00 300S

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022192865

(22)【出願日】2022-12-01

(31)【優先権主張番号】2112877

(32)【優先日】2021-12-02

(33)【優先権主張国・地域又は機関】FR

(71)【出願人】

【識別番号】507362786

【氏名又は名称】コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ

(74)【代理人】

【識別番号】100114557

【弁理士】

【氏名又は名称】河野 英仁

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(72)【発明者】

【氏名】テンプリエ，フランソワ

(72)【発明者】

【氏名】ヴェルジェ ロイク

(72)【発明者】

【氏名】グロス－ダイロン エリック

(72)【発明者】

【氏名】ベッカー セバスチャン

【テーマコード（参考）】

2G188

4C093

【Ｆターム（参考）】

2G188AA03

2G188BB02

2G188CC15

2G188CC22

2G188DD05

2G188DD09

2G188DD42

2G188DD44

2G188DD45

4C093EB13

4C093EB20

(57)【要約】

【解決手段】本開示は、電気接続要素を有する転写基板１００、それぞれのピクセルが、転写基板１００の電気接続要素に接合されて電気的に接続されたモノリシックの基本チップ１５３と、転写基板１００上に形成されて基本チップ１５３に電気的に接続されたフォトダイオードＰＤとを有するピクセルアレイ、及び、ピクセルアレイをコーティングするシンチレータ１８０を備えており、各ピクセルにおいて、基本チップ１５３は、フォトダイオードから読み取るための集積回路を有する、Ｘ線撮像装置に関する。
【選択図】図１Ｉ

【特許請求の範囲】

【請求項1】

Ｘ線撮像装置であって、
電気接続要素を有する転写基板、
それぞれのピクセルが、前記転写基板の電気接続要素に接合されて電気的に接続されたモノリシックの基本チップと、前記転写基板に形成されて前記基本チップに電気的に接続されたフォトダイオードとを有する、ピクセルのアレイ、及び
各ピクセルをコーティングするシンチレータ
を備えており、
各ピクセルにおいて、前記基本チップは、前記フォトダイオードから読み取るための集積回路を有する、
Ｘ線撮像装置。

【請求項2】

各基本チップにおいて、前記フォトダイオードから読み取るための前記集積回路がＣＭＯＳ技術で形成される、請求項１に記載のＸ線撮像装置。

【請求項3】

各ピクセルにおいて、前記フォトダイオードは、無機半導体材料に基づくアクティブスタックを有する、請求項１または２に記載のＸ線撮像装置。

【請求項4】

前記無機半導体材料は、アモルファスシリコンまたはインジウムガリウム亜鉛酸化物である、請求項３に記載のＸ線撮像装置。

【請求項5】

各ピクセルにおいて、前記フォトダイオードは、アクティブ有機感光性ダイオードスタックを有する、請求項１または２に記載のＸ線撮像装置。

【請求項6】

各ピクセルにおいて、前記フォトダイオードは、透明材料からなる上部電極を有する、請求項１または２に記載のＸ線撮像装置。

【請求項7】

各ピクセルにおいて、前記フォトダイオードは、前記ピクセルの前記基本チップを覆わない、請求項１または２に記載のＸ線撮像装置。

【請求項8】

各ピクセルにおいて、前記フォトダイオードは、前記ピクセルの前記基本チップを覆う、請求項１または２に記載のＸ線撮像装置。

【請求項9】

各ピクセルにおいて、前記ピクセルの前記基本チップは、ＬＥＤと、前記ＬＥＤを制御するための集積回路とを有する、請求項１または２に記載のＸ線撮像装置。

【請求項10】

請求項１～９のいずれか一項に記載の第１及び第２のスタックされたＸ線撮像装置を備える、アセンブリ。

【請求項11】

前記第１のＸ線撮像装置と前記第２のＸ線撮像装置との間にフィルタリング層を備える、請求項１０に記載のアセンブリ。

【請求項12】

請求項１～９のいずれか一項に記載のＸ線撮像装置を製造する方法であって、
一時的支持基板により、前記基本チップを前記転写基板に一括転写して接合する、
Ｘ線撮像装置の製造方法。

【請求項13】

前記基本チップを前記転写基板に一括転写するステップの前に、前記ピクセルの前記フォトダイオードを前記転写基板に形成することを含む、請求項１２に記載のＸ線撮像装置の製造方法。

【請求項14】

前記基本チップを前記転写基板に一括転写するステップの後に、前記ピクセルの前記フォトダイオードを前記転写基板に形成することを含む、請求項１２に記載のＸ線撮像装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、Ｘ線撮像装置、アセンブリ、及びＸ線撮像装置の製造方法に関し、特に、例えば医療撮像の分野における放射線撮影用途に関する。

【背景技術】

【0002】

既知のＸ線撮像装置にあっては、間接変換装置と直接変換装置とに区別することができる。間接変換装置は、光放射線を捕捉するように適合されたフォトダイオードのアレイと、フォトダイオードのアレイの上に配置されたシンチレータとを備える。動作中、シンチレータはＸ線の吸収の結果として光を放出する。シンチレータから放出された光は、フォトダイオードによって電荷に変換される。したがって、フォトダイオードのアレイは、シンチレータによって放出された光分布を表す画像を取得し、この光分布自体は、シンチレータによって受け取られたＸ線分布を表す。

【0003】

直接変換装置は、吸収されたＸ線を電荷に直接、変換するように適合された半導体変換材料の層を備える。この変換層は、変換材料で生成された電荷を読み取るように適合された要素回路のアレイの上に配置される。動作中、変換層は、Ｘ線の吸収の結果として電荷を生成する。これらの電荷は、読み出し回路のアレイによって読み取られる。したがって、読み出し回路のアレイは、変換材料によって受け取られたＸ線分布を表す画像を直接、取得する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本明細書では、間接変換装置としてのＸ線撮像装置の形成がより具体的に考慮される。

【課題を解決するための手段】

【0005】

一実施形態は、電気接続要素を有する転写基板、それぞれのピクセルが、転写基板の電気接続要素に接合されて電気的に接続されたモノリシックの基本チップと、転写基板に形成されて基本チップに電気的に接続されたフォトダイオードとを有する、ピクセルのアレイ、及び、各ピクセルをコーティングするシンチレータを備えており、各ピクセルにおいて、基本チップは、フォトダイオードから読み取るための集積回路を有する、Ｘ線撮像装置を提供する。

【0006】

一実施形態によれば、各基本チップにおいて、フォトダイオードから読み取るための集積回路が、ＣＭＯＳ技術で形成される。

【0007】

一実施形態によれば、各ピクセルにおいて、フォトダイオードは、無機半導体材料、例えばアモルファスシリコンまたはインジウムガリウム亜鉛酸化物に基づくアクティブスタックを有する。

【0008】

一実施形態によれば、各ピクセルにおいて、フォトダイオードは、アクティブ有機感光性ダイオードスタックを有する。

【0009】

一実施形態によれば、各ピクセルにおいて、フォトダイオードは、透明材料からなる上部電極を有する。

【0010】

一実施形態によれば、各ピクセルにおいて、フォトダイオードは、ピクセルの基本チップを覆わない。

【0011】

一実施形態によれば、各ピクセルにおいて、フォトダイオードは、ピクセルの基本チップを覆う。

【0012】

一実施形態によれば、各ピクセルにおいて、ピクセルの基本チップは、ＬＥＤと、ＬＥＤを制御するための集積回路とを有する。

【0013】

別の実施形態は、上記で特定されたような第１及び第２のスタックされたＸ線撮像装置を備えるアセンブリを提供する。

【0014】

一実施形態によれば、アセンブリは、第１のＸ線撮像装置と第２のＸ線撮像装置との間にフィルタリング層を備える。

【0015】

別の実施形態は、上記で特定したようなＸ線撮像装置を製造するＸ線撮像装置の製造方法を提供し、一時的支持基板により、基本チップを転写基板に一括転写して接合する。

【0016】

一実施形態によれば、Ｘ線撮像装置の製造方法は、基本チップを転写基板上に一括転写するステップの前に、ピクセルのフォトダイオードを転写基板に形成することを含む。

【0017】

一実施形態によれば、Ｘ線撮像装置の製造方法は、基本チップを転写基板上に一括転写するステップの後に、ピクセルのフォトダイオードを転写基板に形成することを含む。

【発明の効果】

【0018】

本発明ではモノリシック集積回路の利点を受けながら、比較的低コストで、大きな寸法のＸ線撮像装置を提供することが可能である。

【図面の簡単な説明】

【0019】

前述及び他の特徴並びに利点は、添付の図面に関連して、具体的実施形態の以下の非限定的な説明において詳細に論じられる。

【0020】

【図1A】一実施形態によるＸ線撮像装置を製造する方法の一実施形態のステップを示す上面図である。

【図1B】一実施形態によるＸ線撮像装置を製造する方法の一実施形態のステップを示す断面図である。

【図1C】一実施形態によるＸ線撮像装置を製造する方法の一実施形態のステップを示す断面図である。

【図1D】一実施形態によるＸ線撮像装置を製造する方法の一実施形態のステップを示す断面図である。

【図1E】一実施形態によるＸ線撮像装置を製造する方法の一実施形態のステップを示す断面図である。

【図1F】一実施形態によるＸ線撮像装置を製造する方法の一実施形態のステップを示す断面図である。

【図1G】一実施形態によるＸ線撮像装置を製造する方法の一実施形態のステップを示す断面図である。

【図1H】一実施形態によるＸ線撮像装置を製造する方法の一実施形態のステップを示す断面図である。

【図1I】一実施形態によるＸ線撮像装置を製造する方法の一実施形態のステップを示す断面図である。

【図2A】一実施形態によるＸ線撮像装置の要素ピクセルチップを作製する方法の一例のステップを示す断面図である。

【図2B】一実施形態によるＸ線撮像装置の要素ピクセルチップを作製する方法の一例のステップを示す断面図である。

【図2C】一実施形態によるＸ線撮像装置の要素ピクセルチップを作製する方法の一例のステップを示す断面図である。

【図2D】一実施形態によるＸ線撮像装置の要素ピクセルチップを作製する方法の一例のステップを示す断面図である。

【図2E】一実施形態によるＸ線撮像装置の要素ピクセルチップを作製する方法の一例のステップを示す断面図である。

【図3A】一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す上面図である。

【図3B】一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す断面図である。

【図3C】一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す断面図である。

【図3D】一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す断面図である。

【図3E】一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す断面図である。

【図3F】一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す断面図である。

【図4】図３Ａ～図３Ｆに示す方法の変形例を示す断面図である。

【図5A】一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す上面図である。

【図5B】一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す断面図である。

【図6A】一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す上面図である。

【図6B】一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す断面図である。

【図7】一実施形態によるＸ線撮像装置の変形例を示す断面図である。

【発明を実施するための形態】

【0021】

種々の図において、同様の特徴は同様の参照符号によって示されている。特に、様々な実施形態間で共通の構造的及び／または機能的特徴は、同じ参照符号を有し得、同一の構造的、寸法的、及び材料的特性を配備し得る。

【0022】

明確にするために、本明細書に記載の実施形態を理解するのに役立つステップ及び要素のみを図示し、詳細に説明している。特に、記載されたＸ線撮像装置の様々な可能な用途は詳述されておらず、記載された実施形態は、既知のＸ線撮像用途のすべてまたはほとんどと互換性があり、より具体的には、大きな寸法のＸ線撮像装置、例えば、横方向寸法が１０ｃｍを超え、好ましくは２０ｃｍを超える装置を利用できる用途と互換性がある。さらに、記載された装置の感光性ダイオード、電子制御回路、及びシンチレータの形成は詳述されておらず、これらの要素の形成は、本開示の指示に基づく当業者の能力の範囲内である。本明細書でＸ線とは、例えば、１，０００ｅＶ（電子ボルト）～２０ＭｅＶ（メガ電子ボルト）の範囲のエネルギーを有するフォトンから形成される放射線を意味する。

【0023】

別段の指示がない限り、一緒に接続された２つの要素と言及する場合、これは、導体以外のいかなる中間要素も伴わない直接接続を意味し、一緒に結合された２つの要素と言及する場合、これは、これら２つの要素が接続可能であること、またはそれらが１つ以上の他の要素を介して結合可能であることを意味する。

【0024】

以下の説明では、用語「前」、「後」、「上」、「下」、「左」、「右」等などの絶対位置を述べる用語、または、用語「の上」、「の下」、「上方」、「下方」等などの相対位置を述べる用語、または、「水平」、「垂直」等などの方向を述べる用語に言及する場合、特に明記されていない限り、図面の断面図における向きへの参照がなされる。

【0025】

特に明記しない限り、「およそ」、「約」、「実質的に」及び「のオーダーで」という表現は、１０％以内、好ましくは５％以内を意味する。

【0026】

記載された実施形態の一態様によれば、転写基板、転写基板上に形成された光検出ピクセルのアレイ、及び光検出ピクセルのアレイをコーティングするシンチレータを備えるＸ線撮像装置が提供される。各光検出ピクセルは、転写基板上に形成されて転写基板の電気接続要素（トラック、ランディング、電気接続端子またはパッド）に電気的に結合または接続されたフォトダイオードと、転写基板の電気接続の要素に接合及び電気接続されたモノリシックの基本チップとを有する。各ピクセルにおいて、基本チップは、例えば、転写基板の電気接続の少なくとも１つの要素によって、フォトダイオードに接続される。基本チップは、好ましくはＣＭＯＳ技術で形成された、ピクセルフォトダイオードから読み取るための少なくとも１つの集積回路を有する。

【0027】

各基本チップは、チップ制御のために転写基板に接続されるように意図された複数の電気接続パッド（端子またはランディングとも呼ばれる）を備える接続面を有する。基本チップは、その接続面が転写基板の接続面に面するように転写基板上に転写され、各基本チップの電気接続パッドが転写基板の対応する電気接続パッドに接続するように転写基板に接合される。

【0028】

記載された実施形態の利点は、モノリシック集積回路、例えばフォトダイオードの読み取り用のＣＭＯＳ回路の利点から恩恵を受けながら、比較的低コストで、例えば１０ｃｍを超える、好ましくは２０ｃｍを超える横寸法を有する大きな寸法の撮像装置を得ることができる点である。特に利点は、転写基板上に直接、複数の薄層を連続的に堆積することによって形成されるＴＦＴ（薄膜トランジスタ）に基づく回路に比べて、そのようなモノリシック集積回路によって導入される低い読み出しノイズにある。別の利点は、ＴＦＴ回路に比べてそのようなモノリシック集積回路における電荷キャリアの移動度が向上することに関連して、読み取り速度が向上することである。さらに、そのような回路は、フォトダイオードによって送達される電気信号の処理の追加機能を実装することを任意選択的に可能にする。別の利点は、ＴＦＴ回路に比べてモノリシックの基本チップの嵩が低いことにある。

【0029】

そのようなＸ線撮像装置の実施形態の例は、図面に関連して以下にさらに詳細に説明される。

【0030】

図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ、図１Ｇ、図１Ｈ、図１Ｉは、一実施形態によるＸ線撮像装置の製造方法の一実施形態のステップを示す上面図及び断面図である。

【0031】

図１Ａは、撮像装置の転写基板１００の実施形態の一例の部分簡略上面図である。

【0032】

図１Ａでは、撮像装置の同じ行の隣接する２つのピクセルに対応する、転写基板１００の一部のみが示されている。

【0033】

図１Ｂ～図１Ｉは、図１Ａの断面線Ａ－Ａに沿った、異なる製造段階における装置の断面図である。

【0034】

転写基板１００は、例えばガラスまたはプラスチックなどの絶縁材料からなる支持プレート（またはシート）１０１を有する。変形例として、支持プレート１０１は、絶縁材料の層で覆われた導電支持体、例えば金属を有する。転写基板１００は、支持プレート１０１の上面に形成された電気接続要素、特に導電トラック及び導電パッドをさらに有する。これらの電気接続要素は、例えば、支持プレート１０１の上面の一連の導電レベル及び絶縁レベルのフルプレート堆積及びエッチングによって形成される。変形例として、電気接続要素は、支持プレート１０１の上面に一連の導電レベル及び絶縁レベルを印刷すること（または別の局所堆積法）によって形成される。

【0035】

図示の例では、転写基板１００は、絶縁レベルＩ（図１Ａには図示せず）によって分離された２つの導電性の金属レベルＭ１及びＭ２と、絶縁レベルＩを通って２つの金属レベルＭ１及びＭ２を接続する金属ビアＶ（図１Ｂには図示せず）とを有する。この例では、転写基板１００は、装置のピクセルの基本チップの対応接続パッドに接続されることが意図された、上側の金属レベルＭ２に形成された金属接続パッドをさらに有する。

【0036】

転写基板１００の電気接続要素を介して装置の基本チップに電力供給し、それを制御するように適合された装置のアクティブ制御回路は例えば、転写基板１００の周囲で転写基板１００の電気接続要素に接続される。

【0037】

一例として、転写基板１００の製造は、以下の３つの連続した堆積及びエッチングステップを含む。

【0038】

第１のステップ中、導電層、例えば金属、例えばチタン、銅、またはアルミニウムからなる層が支持プレート１０１の上面に堆積され、次いでエッチングされて金属レベルＭ１を形成する。この例では、金属レベルＭ１は、撮像装置のピクセルのアレイの列方向（図１Ａでの垂直方向）に実質的に平行な複数の導電トラックを有する。より具体的には、この例では、撮像装置の各列について金属レベルＭ１に、装置の列の実質的に全長に沿って延びる導電トラックＣ１が形成される。各導電列トラックＣ１は、対応列のピクセルのフォトダイオードで光生成された電荷の量、したがって対応列のピクセルのフォトダイオードが受け取る光強度を表す信号ＶＸを送達することが意図される。

【0039】

第２のステップ中、金属レベルＭ１は絶縁材料、例えば酸化シリコンまたは窒化シリコンの層で覆われ、絶縁レベルＩを形成する。次いで、金属ビアＶの位置で絶縁レベルＩに局部的な開口部がエッチングされて、金属レベルＭ１及び金属レベルＭ２の間の電気接続を確立することができる。絶縁レベルＩの開口部は、例えばＢＨＦ（緩衝フッ化水素酸）タイプのウェットエッチング、またはプラズマエッチングによって形成される。

【0040】

第３のステップ中、導電層、例えば金属が絶縁レベルＩの上面に堆積され、次いでエッチングされて金属レベルＭ２が形成される。金属レベルＭ２の金属層は反射性であることが好ましい。一例として、金属レベルＭ２の金属層はアルミニウムからなる。この例では、金属レベルＭ２は、撮像装置のピクセルのアレイの行方向（図１Ａでの水平方向）に実質的に平行な複数の導電トラックを有する。より具体的には、この例では、撮像装置の各行について金属レベルＭ２に、装置の行の実質的に全長に沿って延びる導電行トラックＬ１が形成される。各導電行トラックＬ１は、対応行のピクセルのフォトダイオードを選択するための信号ＳＥＬＥＣＴを送達することが意図される。

【0041】

この例では、金属レベルＭ２に、装置の各ピクセルについて、ピクセルフォトダイオードの下部電極Ｅ１を画定する金属領域がさらに形成される。

【0042】

第３の堆積ステップの後、各ピクセルについて、金属レベルＭ２の導電領域に、ピクセルの基本チップの３つの別個の接続パッドをそれぞれ受けるように意図された３つの金属パッドＰ１、Ｐ２、Ｐ３が形成される。金属パッドＰ１、Ｐ２、Ｐ３は、対応ピクセル行の導電行トラックＬ１、対応ピクセル列の導電列トラックＣ１、及び対応ピクセルのフォトダイオードの下部電極Ｅ１にそれぞれ接続される。

【0043】

実際には、金属パッドＰ１、Ｐ２、Ｐ３は、金属レベルＭ２の形成直後、またはその後に形成され得る。図１Ｂ～図１Ｉの断面図に示される例では、金属パッドＰ１、Ｐ２、Ｐ３は、ピクセルのフォトダイオードの形成（図１Ｅのステップ）の後に形成される。

【0044】

図１Ｃは、各ピクセルにおいて、ピクセルフォトダイオードの下部電極Ｅ１上にアクティブ感光性ダイオードスタック１０３（以下、単にアクティブスタック１０３とも称する）を形成するステップの最後に得られる構造を示す。

【0045】

アクティブスタック１０３は、例えばＰＩＮダイオードスタックである。一例として、アクティブスタック１０３は、例えばアモルファスシリコンまたはインジウムガリウム亜鉛酸化物（ＩＧＺＯ）など、比較的大きな表面積に薄膜として堆積できる無機半導体材料に基づくスタックである。変形例として、アクティブスタック１０３は、例えば２つの電荷輸送層（図面にて詳述されず）の間に挟まれた有機アクティブ半導体層を有する有機フォトダイオードスタックである。

【0046】

非限定的な例として、行方向及び列方向の装置のピクセル間のピッチは、５０～５００μｍの範囲、例えば１００～２００μｍ、例えば１５０μｍのオーダーである。好ましくは、（上面図で）下部電極Ｅ１によって占められる表面積は、ピクセル表面積の５０％よりも大きく、好ましくは７０％よりも大きい。アクティブスタック１０３は、下部電極Ｅ１の実質的に全表面積を覆う。

【0047】

アクティブスタック１０３は例えば、最初に転写基板１００の表面全体にわたって連続的に堆積され、次いで例えばフォトリソグラフィ及びエッチングによって局所的に除去されて、スタックからタイルのみを分離したままとしてピクセルのフォトダイオードの下部電極Ｅ１の前面に位置させる。

【0048】

図１Ｄは、各ピクセルにおいて、ピクセルのアクティブスタック１０３に上部電極Ｅ２を形成するステップの最後に得られる構造を示す。上部電極Ｅ２は、透明導電材料、例えば透明導電酸化物、例えば酸化インジウムスズ（ＩＴＯ）からなる。各ピクセルにおいて、下部電極Ｅ１、アクティブスタック１０３、及び上部電極Ｅ２によって形成されるスタックは、ピクセルのフォトダイオードＰＤを画定する。

【0049】

一例として、センサピクセルのフォトダイオードＰＤの上部電極Ｅ２はすべて相互接続されている。つまり、フォトダイオードＰＤの上部電極Ｅ２は、全センサピクセルで共通である。しかし、異なるフォトダイオードＰＤの下部電極Ｅ１は別個であり、装置のフォトダイオードＰＤの個々の読み取りを可能にする。

【0050】

図示の例では、アクティブスタック１０３はピクセル化されており、すなわち、各ピクセルは、トレンチを絶縁することによって他のフォトダイオードＰＤのアクティブスタック１０３の一部から横方向に分離された、アクティブスタック１０３の一部によって形成されるタイルを備える。変形例（図示せず）として、例えばアクティブスタック１０３がアクティブ有機感光性ダイオードスタックである場合、アクティブスタック１０３はピクセルアレイ全体にわたって連続的に延在するゲートを形成し、ピクセル化はピクセルの下部電極Ｅ１のレベルでのみ実行される。

【0051】

図１Ｅは、ピクセルの基本チップの対応金属接続パッドに接合されて電気的に接続されることを意図した金属パッドＰ１、Ｐ２、Ｐ３を各ピクセルに形成するステップの最後に得られる構造を示す。この例では、金属パッドＰ１は、ピクセルの導電列トラックＣ１に接続された金属レベルＭ２の導電トラック部分に形成され、金属パッドＰ２は、金属ビアＶを介してピクセルの導電行トラックＬ１に接続された金属レベルＭ２の導電トラック部分に形成され、金属パッドＰ３は、ピクセルのフォトダイオードＰＤの下部電極Ｅ１に接続された金属レベルＭ２の導電トラック部分に形成される。

【0052】

図示の例では、金属パッドＰ１、Ｐ２、Ｐ３の上面は、ピクセルのフォトダイオードＰＤの上部電極Ｅ２の上面よりも高いレベルに位置する。つまり、金属パッドＰ１、Ｐ２、Ｐ３の上面は、上部電極Ｅ２の上面よりも上方に位置している。

【0053】

図１Ｆ及び図１Ｇは、ピクセルの金属パッドＰ１、Ｐ２、Ｐ３に接合され、電気的に接続された要素制御及び読み出し用の基本チップ１５３の各ピクセルにおける転写のステップを示す。

【0054】

この例では、基本チップ１５３は、一時的支持基板１４０から転写基板１００に一括転写される。

【0055】

基本チップ１５３は、最初に一時的支持基板１４０の表面（図での下面）に接合される。一時的支持基板１４０と基本チップ１５３とを含む構造は、例えば、図２Ａ～図２Ｅに関連して以下に説明する方法によって形成される。

【0056】

各基本チップ１５３は、半導体基板、例えば単結晶シリコン基板の内部及び上部に形成された少なくとも１つの、好ましくは複数のＭＯＳトランジスタを有する。基本チップ１５３は、例えば、ＣＭＯＳ技術で形成される。各基本チップ１５３は、対応ピクセルの導電列トラックＣ１に（端子Ｐ２を介して）信号、例えば、ピクセルのフォトダイオードＰＤによって受け取られた光強度を表す電圧を送達するように適合される。基本チップ１５３は、対応する導電行トラックＬ１に印加される信号ＳＥＬＥＣＴを介して行ごとに選択され、画像取得フェーズ中にフォトダイオードＰＤを行ごとに読み取り得る。

【0057】

一時的支持基板１４０を持ち手として用いて、転写基板１００の接続面の前面、すなわちその図面での上面に、基本チップ１５３を一括転写する（図１Ｆ）。

【0058】

次いで、基本チップ１５３の下面側に位置する接続パッド１４３が、転写基板１００の対応する金属パッドＰ１、Ｐ２、Ｐ３と接触するように配置され、これらの金属パッドＰ１、Ｐ２、Ｐ３に接合される。基本チップ１５３の接続パッド１４３の転写基板１００の接続パッドへの接合は例えば、直接接合、熱圧着、はんだ付け、接続パッド１４３に予め形成された金属微細構造（例えばマイクロピラー）によって、または、例えば、ＡＦＣ（異方性導電膜）タイプの導電膜による接続など、任意の他の適合された接合及び接続方法によって行われる。

【0059】

接続パッド１４３によって転写基板１００に接合されると、基本チップ１５３は一時的支持基板１４０から分離され、一時的支持基板１４０は除去され（図１Ｇ）、フォトダイオードＰＤの照射面へのアクセスをクリアにする。

【0060】

転写基板１００の基本チップ１５３のピッチは、一時的支持基板１４０の基本チップ１５３のピッチより大きくあり得る。好ましくは、転写基板１００の基本チップ１５３のピッチは、一時的支持基板１４０の基本チップ１５３のピッチの倍数である。この場合、基本チップ１５３の一部のみが、図１Ｆ及び図１Ｇに示されるように、各転写で一時的支持基板１４０からサンプリングされる。他の基本チップ１５３は、一時的支持基板１４０に固定されたままであり、一括転写の別のステップ中に使用されて、転写基板１００の別の部分または別の転写基板に移植され得る。

【0061】

図１Ｇは、図１Ａ～図１Ｇのステップの最後に得られた構造に平坦化層１７０を堆積するステップを示す。平坦化層１７０の材料は、透明誘電材料、例えばポリマー材料である。平坦化層１７０の材料は、転写基板１００の上面から、基本チップ１５３の上面よりも高い位置まで延在する。したがって、平坦化層１７０の材料は、転写基板１００、フォトダイオードＰＤ、及び基本チップ１５３を完全に覆う。平坦化層１７０の上面は、実質的に平坦であり、ピクセルアレイの表面全体にわたって連続的に延在する。

【0062】

図１Ｉは、平坦化層１７０の上面にシンチレータ１８０を堆積するステップの最後に得られる構造を示す。シンチレータ１８０は、例えば結晶形態のヨウ化セシウム（ＣｓＩ）、酸化ガドリニウム（ＧａｄＯｘ）、または任意の他の適合されたシンチレーション材料、すなわち、Ｘ線との相互作用によるエネルギーの蓄積の結果として発光する材料などのシンチレーション材料の層を有し、転写基板１００の表面全体にわたって連続的に延在する。

【0063】

図面は縮尺どおりに示されていないことに留意されたい。一例として、シンチレータ１８０の層は、対象となる用途に応じて２００μｍ～１ｍｍの範囲、例えば６００μｍのオーダーの厚さを有し得る。フォトダイオードＰＤの厚さは、例えば１～１０μｍの範囲であり、アモルファスシリコンまたは酸化インジウムガリウム亜鉛（ＩＧＺＯ）に基づくフォトダイオードについては例えば１～２μｍであり、有機フォトダイオードについては１～５μｍである。基本チップ１５３の厚さは、例えば１００～５００μｍの範囲である。基本チップ１５３の横方向寸法は、例えば５～１５０μｍ、例えば１０～６０μｍの範囲である。

【0064】

シンチレータ１８０は例えば、成長基板に別個に形成され、次いで平坦化層１７０の上面に転写される。変形例として、シンチレータ１８０は、平坦化層１７０の上面に直接、形成される。

【0065】

図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ、及び図２Ｅは、図１Ａ～図１Ｉに関連して説明されたタイプのＸ線撮像装置の基本チップ１５３を作製する方法の一例の連続するステップを示す断面図である。

【0066】

図２Ａは、装置のピクセルの将来の基本チップ１５３の集積制御回路にそれぞれ対応する、例えば同一または類似の複数の要素集積制御回路２０３がその内部及び上部に形成された基板２０１を備える制御構造を概略的に示す。

【0067】

図示の例では、基板２０１は、ＳＯＩ（セミコンダクタ・オン・インシュレータ）タイプの基板であり、例えばシリコンからなる半導体の支持基板２０１ａと、支持基板２０１ａの上面に接触配置された、例えばシリコン酸化物からなる絶縁層２０１ｂと、絶縁層２０１ｂの上面に接触配置された、例えば単結晶シリコンからなる上部の半導体層２０１ｃとを備える。

【0068】

この例では、要素集積制御回路２０３は、基板２０１の半導体層２０１ｃの内部及び上部に形成される。各要素集積制御回路２０３は例えば、１つまたは複数のＭＯＳトランジスタ（図面にて詳述されず）を有する。要素集積制御回路２０３は例えば、ＣＭＯＳ技術（相補型金属酸化物半導体）で形成される。各要素集積制御回路２０３は、撮像装置のフォトダイオードから読み取るための回路を有し得る。

【0069】

図２Ｂは、一時的支持基板１４０への図２Ａの構造の転写及び接合のステップの最後に得られる構造を示す。

【0070】

図２Ｂでは、図２Ａの構造の向きが図２Ａに対して逆になっている。

【0071】

この例では、一時的支持基板１４０は、例えば２００～７００μｍの範囲の厚さを有する支持材料、例えばガラスまたはシリコンの第１の層１４０ａと、図１Ｆ及び図１Ｇの一括転写のステップ中に基本チップ１５３の選択的分離を可能にする比較的低い接着性の接着材料、例えばポリマー材料からなるより薄い第２の層１４０ｂとを備える。この例では、第２の層１４０ｂは、第１の層１４０ａの上面に接触配置される。要素集積制御回路２０３を備える構造は、その下面、すなわち支持基板２０１ａとは反対側のその面（図２Ａにおける上面に対応する）によって、第２の層１４０ｂの上面に接合される。

【0072】

図２Ｃは、ＳＯＩ構造の絶縁層２０１ｂの上面へのアクセスをクリアにするために、例えば研削及び／または化学エッチングによって初期ＳＯＩ構造の支持基板２０１ａを除去するステップの後に得られる構造を示す。

【0073】

説明される実施形態は、基板２０１がＳＯＩタイプの基板である上記の例に限定されないことに留意されたい。変形例として、基板２０１は、例えばシリコンからなる固体半導体基板であり得る。この場合、図２Ｃのステップで、基板２０１は、例えば研削によって、その裏側（図２Ｃにおける上面）から薄くされ得る。次いで、例えば酸化シリコンからなる絶縁パッシベーション層を、薄くした基板の上面に堆積させて、ＳＯＩ基板の絶縁層２０１ｂを置き換え得る。

【0074】

図２Ｄは、絶縁層２０１ｂ及び半導体層２０１ｃに開口部を形成し、この開口部の内側及び上部に接触用のメタライゼーション１４３を形成するステップの最後に得られる構造を示す。メタライゼーション１４３は、半導体層２０１ｃの下面側に位置する相互接続スタックの金属レベル（図面にて詳述されず）上に電気接点を取ることを可能にする。メタライゼーション１４３は例えば、制御回路のトランジスタに電気的に接続され、これらのトランジスタ自体は、要素制御回路２０３の接続用のメタライゼーション２０５に電気的に接続または結合される。

【0075】

メタライゼーション１４３は、装置の転写基板１００の対応接続端子に接続されることを意図した、装置のピクセルの将来の基本チップの接続端子を形成する。

【0076】

図２Ｅは、装置の要素ピクセルチップの個片化のステップの最後に得られる構造を示す。この目的のために、絶縁層２０１ｂ及び半導体層２０１ｃを通って垂直に延びるトレンチ１５１が、ソーイングラインに沿って、構造の上面から形成される。この例では、トレンチ１５１は一時的支持基板１４０の上面まで現れる。トレンチ１５１は、それぞれが要素制御回路２０３を備える、例えば同一または類似の複数の基本チップ１５３を横方向に区切る連続ゲートを形成する。トレンチ１５１は、例えばプラズマエッチングによって形成される。

【0077】

基本チップ１５３は、図１Ａ～図１Ｉに関連して上述したように、Ｘ線撮像装置の転写基板１００上に転写されるように意図されている。

【0078】

図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、図３Ｅ、図３Ｆは、一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す上面図及び断面図である。

【0079】

図３Ａ～図３Ｆに示される方法では、ピクセルの基本チップ１５３が、フォトダイオードＰＤの形成前に転写基板１００上に転写され、図１Ａ～図１Ｉの例のようにその後ではないという点で、図３Ａ～図３Ｆの方法は、図１Ａ～図１Ｉの方法とは異なる。

【0080】

図３Ａは、撮像装置の転写基板１００の実施形態の一例の部分簡略上面図である。

【0081】

図３Ｂ～図３Ｆは、図３Ａの線Ａ－Ａに沿った断面図である。

【0082】

図１Ａ～図１Ｉに示す例のように、転写基板１００は、絶縁レベルＩによって分離された２つの金属レベルＭ１及びＭ２と、絶縁レベルＩを通って２つの金属レベルＭ１及びＭ２を接続する金属ビアＶとを備える。この例では、転写基板１００は、装置のピクセルの基本チップの対応接続領域に接続されるように意図された、上側の金属レベルＭ２に形成された金属接続領域をさらに備える。

【0083】

一例として、図１Ａ～図１Ｉに関連して説明したものと同様に、金属レベルＭ１は、撮像装置の各ピクセル列について、対応列のピクセルのフォトダイオードによって受け取られた光強度を表す信号ＶＸを送達することが意図された、装置の列の実質的に全長に沿って延在する導電列トラックＣ１を有し、金属レベルＭ２は、撮像装置のピクセルの各行について、対応行のピクセルのフォトダイオードを選択するための信号ＳＥＬＥＣＴを送達することが意図された、装置の行の実質的に全長に沿って延在する導電行トラックＬ１を有する。

【0084】

この例では、金属レベルＭ２において、各ピクセルについて、ピクセルフォトダイオードの下部電極に電気的に接続されるように意図された接触領域を画定する金属領域ＣＴがさらに形成される。図１Ａ～図１Ｉの例とは逆に、金属領域ＣＴはピクセルフォトダイオードの下部電極を直接、形成しない。特に、金属領域ＣＴは、ピクセルフォトダイオードの下部電極Ｅ１の表面積より小さい表面積を有し得る。

【0085】

金属レベルＭ２の形成後、各ピクセルについて、金属レベルＭ２の導電領域に、ピクセルの基本チップ１５３の３つの別個の接続パッドをそれぞれ受け入れるように意図された３つの金属パッドＰ１、Ｐ２、Ｐ３が形成される。金属パッドＰ１、Ｐ２、Ｐ３は、対応ピクセルの導電行トラックＬ１、対応ピクセルの導電列トラックＣ１、及び対応ピクセルのフォトダイオードの下部電極の金属領域ＣＴにそれぞれ接続される。

【0086】

変形例として、接続用の金属パッドＰ１、Ｐ２、Ｐ３は、金属レベルＭ２の一部によって直接、形成され得る。

【0087】

この例では、金属パッドＰ１は金属レベルＭ２の導電トラック部分を介してピクセルの導電列トラックＣ１に接続され、金属パッドＰ２は金属レベルＭ２の導電トラック部分及び金属ビアＶを介してピクセルの導電行トラックＬ１に接続され、金属パッドＰ３は、金属レベルＭ２の導電トラック部分によって金属領域ＣＴに接続される。

【0088】

図３Ｂは、ピクセルの金属パッドＰ１、Ｐ２、Ｐ３に接合されて電気的に接続された要素制御及び読み出し用の基本チップ１５３の、各ピクセルにおける転写ステップの最後に得られる構造を示す。

【0089】

基本チップ１５３は、例えば、図１Ｆ及び図１Ｇに関連して上述したものと同様に、一時的支持基板から一括転写される。

【0090】

図３Ｃは、図３Ａ及び図３Ｂのステップの最後に得られた構造に平坦化層１７０を堆積するステップを示す。平坦化層１７０の材料は、透明または透明でない誘電材料、例えばポリマー材料である。平坦化層１７０の材料は、転写基板１００の上面から、基本チップ１５３の上面よりも高い位置まで延在する。したがって、平坦化層１７０の材料は、転写基板１００及び基本チップ１５３を完全に覆う。平坦化層１７０の上面は、実質的に平坦であり、転写基板１００の表面全体にわたって連続的に延在する。

【0091】

図３Ｃは、平坦化層１７０を垂直に貫通する導電ビア３０１を各ピクセルに形成するステップを示す。導電ビア３０１は、その下面によって接続用の金属領域ＣＴの上面と接触する。導電ビア３０１の上面は、平坦化層１７０の上面と面一である。

【0092】

図３Ｅは、各ピクセルにおいて、ピクセルフォトダイオードの下部電極Ｅ１を形成すること、各ピクセルにおいて、下部電極Ｅ１の上面にてそれと接触するアクティブスタック１０３を形成すること、及び、各ピクセルにおいて、ピクセルフォトダイオードの上部電極Ｅ２を形成することの一連のステップの最後に得られる構造を示している。

【0093】

下部電極Ｅ１、アクティブスタック１０３、及び上部電極Ｅ２は、例えば、図１Ｂ、図１Ｃ、及び図１Ｄに関連して上述したものと同一または同様である。

【0094】

各ピクセルにおいて、下部電極Ｅ１は、その下面によって、導電ビア３０１の上面と接触している。したがって、下部電極Ｅ１は、導電ビア３０１によってピクセルの金属領域ＣＴに電気的に接続しており、よって、ピクセルの基本チップ１５３に電気的に接続される。

【0095】

各ピクセルにおいて、下部電極Ｅ１、アクティブスタック１０３、及び上部電極Ｅ２によって形成されるスタックは、ピクセルのフォトダイオードＰＤを画定する。

【0096】

一例として、センサピクセルのフォトダイオードＰＤの上部電極Ｅ２はすべて相互接続されている。つまり、フォトダイオードＰＤの上部電極Ｅ２は、全センサピクセルで共通である。しかし、異なるフォトダイオードＰＤの下部電極Ｅ１は別個であり、装置のフォトダイオードＰＤの個々の読み取りを可能にする。

【0097】

好ましくは、フォトダイオードＰＤ、より具体的にはフォトダイオードＰＤのアクティブスタック１０３は、基本チップ１５３の上に延在する。

【0098】

これは、ピクセル間のピッチが等しい場合、図１Ａ～図１Ｉの例に比較してピクセルの光検出表面積を増加させることを可能にする。

【0099】

図示の例では、アクティブスタック１０３はピクセル化されており、すなわち、各ピクセルは、トレンチを絶縁することによって他のフォトダイオードＰＤのアクティブスタック１０３の一部から横方向に分離された、アクティブスタック１０３の一部によって形成されるタイルを有する。変形例（図示せず）として、例えばアクティブスタック１０３がアクティブ有機感光性ダイオードスタックである場合、アクティブスタック１０３は、ピクセルアレイ全体にわたって連続的に延在し、ピクセル化は、ピクセルの下部電極Ｅ１のレベルでのみ実行される。

【0100】

図３Ｆは、例えば図１Ｉのものと同一または類似のシンチレータ１８０をフォトダイオードＰＤ上に堆積するステップの最後に得られる構造を示す。

【0101】

この例では、シンチレータ１８０はフォトダイオードＰＤの上に直接、堆積され、中間の平坦化層はない。

【0102】

変形例として、シンチレータ１８０の堆積前に、フォトダイオードＰＤの上に透明な平坦化層を堆積させ得る。

【0103】

図４は、図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、図３Ｅ、及び図３Ｆの方法の変形例を示す断面図である。

【0104】

この変形例では、各ピクセルにおいて、基本チップ１５３とピクセルフォトダイオードＰＤの下部電極Ｅ１との間の電気的接続は、基本チップ１５３の上面に位置する金属製の接続端子１４３′を介して行われる。接続端子１４３′は、平坦化層１７０の上面と面一である。接続端子１４３′は、その上面によって下部電極Ｅ１の下面と接触している。したがって、図３Ａ～図３Ｆの例における導電ビア３０１及び金属領域ＣＴは省略され得る。

【0105】

図５Ａ及び図５Ｂは、一実施形態によるＸ線撮像装置を製造する方法の別の例のステップを示す上面図及び断面図である。

【0106】

図５Ａは、撮像装置の転写基板１００の実施形態の一例の部分簡略上面図である。

【0107】

図５Ｂは、図５Ａの断面線Ａ－Ａに沿った装置の断面図である。

【0108】

図５Ａ及び図５Ｂに示す方法は、図１Ａ～図１Ｉの方法のステップと同一または類似のステップを含む。これらのステップは、以下では再度詳述せず、図１Ａ～図１Ｉの方法との違いのみを説明する。

【0109】

主に、図５Ａ及び図５Ｂの例では、各ピクセルにおいて、転写基板１００に配置された各基本チップ１５３が、ピクセルのフォトダイオードＰＤを制御してそこから読み取るための集積回路だけでなく、無機発光ダイオード（ＬＥＤ）、及びＬＥＤを制御するための集積回路も備えるという点において、図５Ａ及び図５Ｂの例は、図１Ａ～図１Ｉの例とは異なる。

【0110】

基本チップ１５３にＬＥＤを集積化することにより、有利には、２つの画像取得フェーズの間に、フォトダイオードＰＤに光フラッシュを印加することによってフォトダイオードＰＤをリセットするステップを実装することができる。

【0111】

基本チップ１５３は、例えば、先に出願された特許出願ＷＯ２０１７０８９６７６、ＥＰ３４０１９５８、及びＷＯ２０１８１８５４３３に記載されたタイプのモノリシックピクセルチップである。各基本チップ１５３は、ＬＥＤ５０１と、ＬＥＤ５０１に電気的に接続された要素制御回路５０３とを備える。要素制御回路５０３は、例えばＣＭＯＳ技術で作られる。要素制御回路５０３は、例えば、ピクセルのフォトダイオードＰＤを制御してそこから読み出すための回路と、ＬＥＤ５０１を制御するための回路とを備える。

【0112】

この例では、ＬＥＤ５０１は要素制御回路５０３の上面を覆う。要素制御回路５０３は、その下面側に接続端子１４３を有する。

【0113】

図示の例では、ＬＥＤ５０１は、その上面側が、例えば金属製である不透明または反射性の層５０５で覆われている。層５０５は、ＬＥＤによって放出された光をピクセルのフォトダイオードＰＤに向けることを可能にする。この層５０５は、例えば、ＬＥＤ５０１の上部電極を形成する。

【0114】

図５Ａ及び図５Ｂの例では、平坦化層１７０（図５Ｂ）は透明な材料からなる。

【0115】

ピクセルのフォトダイオードＰＤから読み取り、ピクセルのＬＥＤ５０１を伝達モードで制御できるようにするために、図５Ａ及び図５Ｂの例の転写基板１００は、図１Ａ～図１Ｉの例のものよりも、多くの導電トラックと多くの接続メタライゼーションとを備える。さらに、基本チップ１５３は、前述したものよりも多くの接続端子を備える。

【0116】

図示の例では、各基本チップ１５３は、転写基板１００の６つの接続用の金属パッドＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６にそれぞれ接続されるように意図された６つの接続端子を有する。

【0117】

一例として、金属レベルＭ１は、撮像装置の各ピクセル列について、対応列のピクセルのフォトダイオードによって受け取られた光強度を表す信号ＶＸ、対応列のピクセルのＬＥＤを制御するための信号ＤＡＴＡ、及び、対応列のピクセルのＬＥＤに電力供給するための信号ＶＤＤをそれぞれ送達することが意図された３つの導電列トラックＣ１、Ｃ２、Ｃ３を有する。この例では、金属レベルＭ２は、撮像装置の各ピクセル列について、対応行のピクセルのフォトダイオードの選択の信号ＳＥＬＰＤと、対応行のピクセルのＬＥＤを選択するための信号ＳＥＬＬＥＤとをそれぞれ送達することが意図された２つの導電行トラックＬ１及びＬ２を有する。

【0118】

金属パッドＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６は、金属レベルＭ２の導電領域に形成され、要素ピクセルチップの６つの別個の接続パッドをそれぞれ受けるように意図されている。金属パッドＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６は、対応ピクセルの導電行トラックＬ１、対応ピクセルの導電行トラックＬ２、対応ピクセルのフォトダイオードＰＤの下部電極Ｅ１、対応ピクセルの導電列トラックＣ３、対応ピクセルの導電列トラックＣ４、及び対応ピクセルの導電列トラックＣ５にそれぞれ接続される。

【0119】

図５Ａ及び図５Ｂに示す例では、図１Ａ～図１Ｉに関連して上述したものと同様に、基本チップ１５３は、ピクセルのフォトダイオードＰＤを形成する前に、転写基板１００に接合され、電気的に接続される。

【0120】

図６Ａ及び図６Ｂは、図５Ａ及び図５Ｂに示す方法の代替実施形態のステップを示す上面図及び断面図であり、基本チップは、図３Ａ～図３Ｆに関連して上述したものと同様に、フォトダイオードＰＤの形成後に転写基板に接合され、電気的に接続される。

【0121】

この変形例では、図５Ｂの層５０５は、省略されるか、または透明層、例えばＬＥＤ５０１の上部電極を形成する、例えばＩＴＯで作られる透明導電層で置き換えられ得ることに留意されたい。実際、各ピクセルにおいて、ピクセルのＬＥＤ５０１は、ピクセルのフォトダイオードＰＤの直下に位置する。

【0122】

図６Ａ及び図６Ｂの例では、平坦化層１７０（図６Ｂ）は透明材料からなる。

【0123】

図６Ａ及び図６Ｂの変形例は、図４の変形例と組み合わされ得、その場合には、図６Ｂの金属領域ＣＴ及び導電ビア３０１を省略し得ることに留意されたい。

【0124】

図７は、一実施形態によるＸ線撮像装置の別の代替実施形態を示す断面図である。この例では、装置は、図１Ｉに関連して説明したタイプの２つのスタック装置を備える。

【0125】

図７の装置は、カラーＸ線撮像とも呼ばれるデュアルエネルギーＸ線撮像を実行することを可能にし、すなわち、上部撮像装置によって低エネルギーレベル（ＢＥ）と呼ばれる第１のエネルギーレベルを、下部撮像装置によって高エネルギーレベル（ＨＥ）と呼ばれる第２のエネルギーレベルを、それぞれ撮像することができる。一例として、上部撮像装置は、１～１４０ｋｅＶ、例えば４０～８０ｋｅＶの範囲、例えば平均６０ｋｅＶのオーダーのエネルギーレベルを有する放射線を検出するように適合され、下部撮像装置は、６０～１４０ｋｅＶ、例えば８０～１２０ｋｅＶの範囲、例えば平均で１００ｋｅＶのオーダーのエネルギーレベルを有する放射線を検出するように適合される。

【0126】

図示の例では、インターフェース層７０１が、上部撮像装置の支持プレート１０１の下面と下部撮像装置のシンチレータ１８０の上面との間に配置されている。上部撮像装置の支持プレート１０１の厚さは、高エネルギーフォトンの吸収を制限するために比較的小さいことが好ましい。一例として、上部撮像装置の支持プレート１０１の厚さは、下部撮像装置の支持プレート１０１の厚さよりも小さい。

【0127】

インターフェース層７１０は、高エネルギー放射線のみが下部撮像装置に到達するように、低エネルギー放射線をフィルタリングするように適合されたフィルタリング層を有し得る。フィルタリング層は、例えば金属層であり、例えば連続的であり、例えば銅またはアルミニウムからなり、例えば０．１～０．４ｍｍの範囲の厚さを有する。フィルタリング層により、２つの撮像装置間のスペクトル分離を改善できる。

【0128】

変形例として、インターフェース層７０１は省略され得る。

【0129】

もちろん、図７の実施形態は、前述のすべての変形例と組み合わされ得る。

【0130】

様々な実施形態及び変形例が説明されてきた。当業者は、これらの様々な実施形態及び変形例の特定の特徴が組み合わされ得、他の変形例が当業者に思い浮かぶことを理解する。特に、記載された実施形態は、開示において言及された寸法及び材料の例に限定されない。

【0131】

さらに、それぞれのピクセルがモノリシックの基本チップ及びフォトダイオードを備えるピクセルのアレイを、シンチレータ１８０が、覆う実施形態の例が、上記で説明されている。変形例として、各ピクセルにおいて、検出器は、例えば、光フォトンがピクセルのフォトダイオードと相互作用して電子を生成するヨウ化セシウム（ＣｓＩ：Ｔｌ）またはＧＡＤＯＸ（ＧＤ２Ｏ２Ｓ：Ｔｂ）を備える群からの材料による、Ｘフォトンを光フォトンに直接、変換するように適合されたシンチレータ１８０に基づくアクティブ検出スタックを備える。

【0132】

各実施形態に記載した事項は相互に組み合わせることが可能である。また、特許請求の範囲に記載した独立請求項及び従属請求項は、引用形式に関わらず全てのあらゆる組み合わせにおいて、相互に組み合わせることが可能である。さらに、特許請求の範囲には他の２以上のクレームを引用するクレームを記載する形式（マルチクレーム形式）を用いているが、これに限るものではない。マルチクレームを少なくとも一つ引用するマルチクレーム（マルチマルチクレーム）を記載する形式を用いて記載しても良い。

【符号の説明】

【0133】

１００ 転写基板
１０３ アクティブ有機感光性ダイオードスタック（アクティブスタック）
１４０ 一時的支持基板
１５３ 基本チップ
１８０ シンチレータ
５０１ ＬＥＤ
５０３ 要素制御回路(集積回路)
７０１ インターフェース層（フィルタリング層）
ＰＤ フォトダイオード
Ｅ２ 上部電極

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図1F】

【図1G】

【図1H】

【図1I】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図4】

【図5A】

【図5B】

【図6A】

【図6B】

【図7】