知財求人 - 知財ポータルサイト「IP Force」
▶ コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023082697
(43)【公開日】2023-06-14
(54)【発明の名称】Ｘ線撮像装置
(51)【国際特許分類】
H01L 27/144 20060101AFI20230607BHJP
H01L 27/146 20060101ALI20230607BHJP
【ＦＩ】
H01L27/144 K
H01L27/146 F
H01L27/146 D
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2022192866
(22)【出願日】2022-12-01
(31)【優先権主張番号】2112879
(32)【優先日】2021-12-02
(33)【優先権主張国・地域又は機関】FR
(71)【出願人】
【識別番号】507362786
【氏名又は名称】コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ
(74)【代理人】
【識別番号】100114557
【弁理士】
【氏名又は名称】河野 英仁
(74)【代理人】
【識別番号】100078868
【弁理士】
【氏名又は名称】河野 登夫
(72)【発明者】
【氏名】テンプリエ，フランソワ
(72)【発明者】
【氏名】ヴェルジェ ロイク
(72)【発明者】
【氏名】グロス－ダイロン エリック
(72)【発明者】
【氏名】ベッカー セバスチャン
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA19
4M118CA14
4M118CB02
4M118CB05
4M118EA14
4M118FC04
4M118GA10
4M118HA26
4M118HA30
(57)【要約】 （修正有）
【課題】放射線撮影用途のためのＸ線撮像装置及びこのような装置を製造する方法を提供する。
【解決手段】Ｘ線撮像装置は、電気接続要素を有する転写基板（１００）及び転写基板（１００）の電気接続要素に接合されて電気的に接続されたモノリシックの基本チップ（１５３）と、基本チップ（１５３）に電気的に接続された直接変換Ｘフォトン検出器（ＸＤ）と、を夫々有しているピクセルのアレイを備える。各ピクセルでは、基本チップ（１５３）は、ピクセルの直接変換Ｘフォトン検出器（ＸＤ）から読み取るための集積回路を有している。
【選択図】図１Ｆ
【解決手段】Ｘ線撮像装置は、電気接続要素を有する転写基板（１００）及び転写基板（１００）の電気接続要素に接合されて電気的に接続されたモノリシックの基本チップ（１５３）と、基本チップ（１５３）に電気的に接続された直接変換Ｘフォトン検出器（ＸＤ）と、を夫々有しているピクセルのアレイを備える。各ピクセルでは、基本チップ（１５３）は、ピクセルの直接変換Ｘフォトン検出器（ＸＤ）から読み取るための集積回路を有している。
【選択図】図１Ｆ
【特許請求の範囲】
【請求項1】
電気接続要素を有する転写基板、及び
前記転写基板の電気接続要素に接合されて電気的に接続されたモノリシックの基本チップと、前記基本チップに電気的に接続された直接変換Ｘフォトン検出器とを夫々有しているピクセルのアレイ
を備えており、
各ピクセルでは、前記基本チップは、前記ピクセルの前記直接変換Ｘフォトン検出器から読み取るための集積回路を有している、Ｘ線撮像装置。
前記転写基板の電気接続要素に接合されて電気的に接続されたモノリシックの基本チップと、前記基本チップに電気的に接続された直接変換Ｘフォトン検出器とを夫々有しているピクセルのアレイ
を備えており、
各ピクセルでは、前記基本チップは、前記ピクセルの前記直接変換Ｘフォトン検出器から読み取るための集積回路を有している、Ｘ線撮像装置。
【請求項2】
各基本チップでは、前記ピクセルの前記直接変換Ｘフォトン検出器から読み取るための前記集積回路はＣＭＯＳ技術で形成されている、請求項１に記載のＸ線撮像装置。
【請求項3】
各ピクセルでは、前記直接変換Ｘフォトン検出器は、Ｘフォトンを電荷に直接、変換するように適合された半導体材料に基づくアクティブ検出スタックを有している、請求項１又は２に記載のＸ線撮像装置。
【請求項4】
前記半導体材料は、アモルファスセレン（ａ：Ｓｅ）、ヒ化ガリウム（ＧａＡｓ）、ヨウ化水銀（ＨｇＩ2 ）、酸化鉛（ＰｂＯ）、テルル化カドミウム－亜鉛（Ｃｄ（Ｚｎ）Ｔｅ）又はペロブスカイト材料を含む群からの材料である、請求項３に記載のＸ線撮像装置。
【請求項5】
前記アクティブ検出スタックは、前記ピクセルのアレイの表面全体に亘って連続的に延在している、請求項３に記載のＸ線撮像装置。
【請求項6】
各ピクセルでは、前記直接変換Ｘフォトン検出器は下部電極及び上部電極を有し、前記上部電極は前記Ｘ線撮像装置の全ての前記ピクセルに共通であり、前記下部電極はピクセル毎に個別化されている、請求項３に記載のＸ線撮像装置。
【請求項7】
各ピクセルでは、前記直接変換Ｘフォトン検出器は、前記ピクセルの前記基本チップを覆っている、請求項１又は２に記載のＸ線撮像装置。
【請求項8】
各ピクセルでは、前記ピクセルの前記基本チップは、無機ＬＥＤと、前記無機ＬＥＤを制御するための集積回路とを有している、請求項１又は２に記載のＸ線撮像装置。
【請求項9】
請求項１又は２に記載の積み重ねられた第１のＸ線撮像装置及び第２のＸ線撮像装置を備えている、アセンブリ。
【請求項10】
前記第１のＸ線撮像装置と前記第２のＸ線撮像装置との間にフィルタリング層を備えている、請求項９に記載のアセンブリ。
【請求項11】
請求項１又は２に記載のＸ線撮像装置の製造方法であって、
前記基本チップを、一時的支持基板により、前記転写基板に一括で転写して接合する、方法。
前記基本チップを、一時的支持基板により、前記転写基板に一括で転写して接合する、方法。
【請求項12】
前記基本チップを前記転写基板に転写して接合した後に平坦化層を堆積させる工程を有する、請求項１１に記載の方法。
【請求項13】
前記直接変換Ｘフォトン検出器を前記平坦化層の表面に転写する工程を有する、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、特に、例えば医療撮像の分野における放射線撮影用途のためのＸ線撮像装置、及び、このような装置を製造する方法に関する。
【背景技術】
【0002】
既知のＸ線撮像装置においては、間接変換装置及び直接変換装置を区別することができる。
【0003】
間接変換装置は、光放射線を捕捉するように適合されたフォトダイオードのアレイと、フォトダイオードのアレイの上側に配置されたシンチレータとを備える。動作中、シンチレータは、Ｘ線を吸収することにより光を放出する。シンチレータによって放出される光は、フォトダイオードによって電荷に変換される。従って、フォトダイオードのアレイは、シンチレータによって放出される光分布を表す画像を取得し、この光分布自体は、シンチレータによって受けるＸ線分布を表す。
【0004】
直接変換装置は、吸収されるＸ線を電荷に直接、変換するように適合された半導体の変換材料の変換層を備える。変換層は、変換材料で生成される電荷を読み取るように適合された基本回路のアレイの上側に配置されている。動作中、変換層は、Ｘ線を吸収することにより電荷を生成する。これらの電荷は、読み出し回路のアレイによって読み取られる。従って、読み出し回路のアレイは、変換材料によって受けるＸ線分布を表す画像を直接、取得する。
【発明の概要】
【課題を解決するための手段】
【0005】
本明細書では、直接変換Ｘ線撮像装置の形成がより具体的に検討される。
【0006】
実施形態は、
電気接続要素を有する転写基板、及び
前記転写基板の電気接続要素に接合されて電気的に接続されたモノリシックの基本チップと、前記基本チップに電気的に接続された直接変換Ｘフォトン検出器とを夫々有しているピクセルのアレイ
を備えており、
各ピクセルでは、前記基本チップは、前記ピクセルの前記直接変換Ｘフォトン検出器から読み取るための集積回路を有している、Ｘ線撮像装置を提供する。
電気接続要素を有する転写基板、及び
前記転写基板の電気接続要素に接合されて電気的に接続されたモノリシックの基本チップと、前記基本チップに電気的に接続された直接変換Ｘフォトン検出器とを夫々有しているピクセルのアレイ
を備えており、
各ピクセルでは、前記基本チップは、前記ピクセルの前記直接変換Ｘフォトン検出器から読み取るための集積回路を有している、Ｘ線撮像装置を提供する。
【0007】
実施形態によれば、各基本チップでは、前記ピクセルの前記直接変換Ｘフォトン検出器から読み取るための前記集積回路はＣＭＯＳ技術で形成されている。
【0008】
実施形態によれば、各ピクセルでは、前記直接変換Ｘフォトン検出器は、Ｘフォトンを電荷に直接、変換するように適合された半導体材料、例えばアモルファスセレン（ａ：Ｓｅ）、ヒ化ガリウム（ＧａＡｓ）、ヨウ化水銀（ＨｇＩ2 ）、酸化鉛（ＰｂＯ）、テルル化カドミウム－亜鉛（Ｃｄ（Ｚｎ）Ｔｅ）又はペロブスカイト材料を含む群からの材料に基づくアクティブ検出スタックを有している。
【0009】
実施形態によれば、前記アクティブ検出スタックは、前記ピクセルのアレイの表面全体に亘って連続的に延在している。
【0010】
実施形態によれば、各ピクセルでは、前記直接変換Ｘフォトン検出器は下部電極及び上部電極を有し、前記上部電極は前記Ｘ線撮像装置の全ての前記ピクセルに共通であり、前記下部電極はピクセル毎に個別化されている。
【0011】
実施形態によれば、各ピクセルでは、前記直接変換Ｘフォトン検出器は、前記ピクセルの前記基本チップを覆っている。
【0012】
実施形態によれば、各ピクセルでは、前記ピクセルの前記基本チップは、無機ＬＥＤと、前記無機ＬＥＤを制御するための集積回路とを有している。
【0013】
別の実施形態は、上記に定義されたような積み重ねられた第１のＸ線撮像装置及び第２のＸ線撮像装置を備えている、アセンブリを提供する。
【0014】
実施形態によれば、前記アセンブリは、前記第１のＸ線撮像装置と前記第２のＸ線撮像装置との間にフィルタリング層を備えている。
【0015】
別の実施形態は、上記に定義されたようなＸ線撮像装置の製造方法であって、前記基本チップを、一時的支持基板により、前記転写基板に一括で転写して接合する、方法を提供する。
【0016】
実施形態によれば、前記方法は、前記基本チップを前記転写基板に転写して接合した後に平坦化層を堆積させる工程を有する。
【0017】
実施形態によれば、前記方法は、前記直接変換Ｘフォトン検出器を前記平坦化層の表面に転写する工程を有する。
【図面の簡単な説明】
【0018】
前述及び他の特徴及び利点は、添付の図面に関連して、具体的な実施形態の以下の非限定的な説明で詳細に論じられる。
【0019】
【図1A】実施形態によるＸ線撮像装置を製造する方法の例の工程を示す平面図である。
【図1B】実施形態によるＸ線撮像装置を製造する方法の例の工程を示す断面図である。
【図1C】実施形態によるＸ線撮像装置を製造する方法の例の工程を示す断面図である。
【図1D】実施形態によるＸ線撮像装置を製造する方法の例の工程を示す断面図である。
【図1E】実施形態によるＸ線撮像装置を製造する方法の例の工程を示す断面図である。
【図1F】実施形態によるＸ線撮像装置を製造する方法の例の工程を示す断面図である。
【図3A】実施形態によるＸ線撮像装置の基本ピクセルチップを製造する方法の例の工程を示す断面図である。
【図3B】実施形態によるＸ線撮像装置の基本ピクセルチップを製造する方法の例の工程を示す断面図である。
【図3C】実施形態によるＸ線撮像装置の基本ピクセルチップを製造する方法の例の工程を示す断面図である。
【図3D】実施形態によるＸ線撮像装置の基本ピクセルチップを製造する方法の例の工程を示す断面図である。
【図3E】実施形態によるＸ線撮像装置の基本ピクセルチップを製造する方法の例の工程を示す断面図である。
【図4A】実施形態によるＸ線撮像装置を製造する方法の別の例の工程を示す平面図である。
【図4B】実施形態によるＸ線撮像装置を製造する方法の別の例の工程を示す断面図である。
【図5】実施形態によるＸ線撮像装置の変形例を示す断面図である。
【発明を実施するための形態】
【0020】
様々な図には、同様の特徴は同様の参照符号によって示されている。特に、様々な実施形態で共通の構造的特徴及び／又は機能的特徴は、同じ参照符号を有してもよく、同一の構造的特性、寸法的特性及び材料的特性を有してもよい。
【0021】
明確にするために、本明細書に記載の実施形態を理解するのに役立つ工程及び要素のみを図示し、詳細に説明している。特に、記載されたＸ線撮像装置の様々な可能な用途は詳述されておらず、記載された実施形態は、既知のＸ線撮像用途の全て又は大部分と互換性があり、より具体的には、大きな寸法のＸ線撮像装置、例えば、横方向の寸法が１０ｃｍを超え、好ましくは２０ｃｍを超える装置を利用できる用途と互換性がある。更に、記載された装置の直接変換検出器及び電子制御回路の形成は詳述されておらず、これらの要素の形成は、本開示の記載に基づく当業者の技能の範囲内である。本明細書でＸ線とは、例えば、１，０００ｅＶ（電子ボルト）から２０ＭｅＶ（メガ電子ボルト）の範囲のエネルギーを有するフォトンから形成される放射線を意味する。
【0022】
特に示されていない場合、共に接続された２つの要素について言及する場合、これは、導体以外のいかなる中間要素も無しの直接接続を表し、共に連結された２つの要素について言及する場合、これは、これら２つの要素が接続され得るか、又は一若しくは複数の他の要素を介して連結され得ることを表す。
【0023】
以下の説明では、用語「前」、「後」、「上」、「下」、「左」、「右」などの絶対位置を述べる用語、又は、用語「の上」、「の下」、「上側」、「下側」などの相対位置を述べる用語、又は、「水平」、「垂直」などの方向を述べる用語について言及する場合、特に明記されていない限り、図面の断面図の向きを指す。
【0024】
特に明記しない限り、「およそ」、「約」、「実質的に」及び「程度」という表現は、１０％以内、好ましくは５％以内を表す。
【0025】
記載された実施形態の態様によれば、転写基板、及び転写基板上に形成されたＸ線検出ピクセルアレイを備えるＸ線撮像装置が提供される。各検出ピクセルは、転写基板上に形成されて転写基板の電気接続要素（電気接続のためのトラック、領域、端子又はパッド）に電気的に連結又は接続された、Ｘフォトンを電荷に直接、変換するように適合された半導体変換材料に基づく検出器と、転写基板の電気接続要素に接合されて電気接続されたモノリシックの基本チップとを有する。各ピクセルでは、基本チップは、例えば、転写基板の少なくとも１つの電気接続要素によってＸ線検出器に接続される。基本チップは、好ましくはＣＭＯＳ技術で形成された、Ｘ線検出器から読み取るための少なくとも１つの集積回路を有する。
【0026】
各基本チップは、チップ制御のために転写基板に接続されるように構成された複数の電気接続パッド（端子又はランディングとも称される）を有する接続面を有している。チップは、接続面が転写基板の接続面に面するように転写基板上に転写され、各チップの電気接続パッドを転写基板の対応する電気接続パッドに接続するように転写基板に接合される。
【0027】
記載された実施形態の利点は、Ｘ線検出器から読み取るためのモノリシックの集積回路、例えばＣＭＯＳ回路の利点を受けながら、比較的低コストで、例えば１０ｃｍを超える、好ましくは２０ｃｍを超える横方向の寸法を有する大きな寸法の撮像装置を得ることができることである。利点は特に、転写基板上に直接、複数の薄層を連続的に堆積させることによって形成されるＴＦＴ（「薄膜トランジスタ」）に基づく回路に比べて、このようなモノリシックの集積回路によって導入される読み出しノイズが低いことである。別の利点は、ＴＦＴ回路に比べて、このようなモノリシックの集積回路における電荷担体の移動度が向上することにより、読み取り速度が増すことである。更に、このような回路は、Ｘ線検出器によって送達される電気信号を処理する追加機能の実装を任意に可能にする。別の利点は、ＴＦＴ回路に比べてモノリシックの基本チップの嵩が低いことである。
【0028】
このようなＸ線撮像装置の実施形態の例は、図面に関連して以下に更に詳細に説明される。
【0029】
【0030】
図１Ａは、撮像装置の転写基板１００の実施形態の例の部分簡略平面図である。
【0031】
図１Ａでは、撮像装置の同じ行の隣り合う２つのピクセルに対応する、転写基板１００の一部のみが示されている。
【0032】
【0033】
転写基板１００は、例えばガラス又はプラスチックなどの絶縁材料で形成された支持プレート又は支持シート１０１を例えば有している。変形例として、支持プレート又は支持シート１０１は、絶縁材料の層で覆われた、例えば金属製の導電支持体を有している。転写基板は、支持プレート１０１の上面に形成された電気接続要素、特に導電トラック及び導電パッドを更に有している。これらの電気接続要素は例えば、支持プレート１０１の上面における一連の導電レベル及び絶縁レベルのフルプレート堆積及びエッチングによって形成される。変形例として、電気接続要素は、支持プレート１０１の上面における一連の導電レベル及び絶縁レベルの印刷（又は別の局所堆積法）によって形成される。
【0034】
図示の例では、転写基板１００は、絶縁レベルＩ（図１Ａには図示せず）によって分離された２つの導電金属レベルＭ１及びＭ２と、絶縁レベルＩを通って２つの金属レベルＭ１及び金属レベルＭ２を接続する金属ビアＶ（図１Ｂには図示せず）とを有している。この例では、転写基板１００は、装置のピクセルの基本チップの対応する接続パッドに接続されるように構成された、上側の金属レベルＭ２に形成された金属接続パッドを更に有している。
【0035】
転写基板の電気接続要素を介して装置の基本チップに電力を供給して基本チップを制御するように適合された装置のアクティブ制御回路は例えば、転写基板１００の周囲で転写基板の電気接続要素に接続されている。
【0036】
例として、転写基板１００の製造は、以下の３つの連続した堆積・エッチング工程を有する。
【0037】
第１の工程中、例えば金属製の、例えばチタン、銅又はアルミニウムで形成された導電層を支持基板１０１の上面に堆積させて、次いでエッチングしてレベルＭ１を形成する。この例では、レベルＭ１は、撮像装置のピクセルのアレイの列方向（図１Ａの向きにおける垂直方向）に実質的に平行な複数の導電トラックを有する。より具体的には、この例では、撮像装置の列毎にレベルＭ１に、装置の列の実質的に全長に沿って延びる導電トラックＣ１が形成される。各トラックＣ１は、対応する列のピクセルの検出器で光生成される電荷の量、ひいては対応する列のピクセルの検出器が受けるＸフォトンの量を表す信号ＶＸを送達するように構成されている。
【0038】
第２の工程中、レベルＭ１を絶縁材料、例えば酸化シリコン又は窒化シリコンの層で覆って、絶縁レベルＩを形成する。次いで、ビアＶの位置で絶縁層Ｉに局部的な開口部をエッチングして、レベルＭ１及びレベルＭ２の間の電気接続部を形成することができる。絶縁層Ｉの開口部は、例えばＢＨＦ（「バッファードフッ化水素酸」）タイプのウェットエッチング、又はプラズマエッチングによって例えば形成される。
【0039】
第３の工程中、例えば金属製の導電層を絶縁レベルＩの上面に堆積させ、次いでエッチングしてレベルＭ２を形成する。例として、レベルＭ２の金属層はチタン、銅又はアルミニウムで形成される。この例では、レベルＭ２は、撮像装置のピクセルのアレイの行方向（図１Ａの向きにおける水平方向）に実質的に平行な複数の導電トラックを有する。より具体的には、この例では、撮像装置の行毎にレベルＭ２に、装置の行の実質的に全長に沿って延びる導電トラックＬ１が形成される。各導電トラックＬ１は、対応する行のピクセルの検出器を選択するための信号ＳＥＬＥＣＴを送達するように構成されている。
【0040】
この例では、装置のピクセル毎にレベルＭ２に、ピクセルのＸ線検出器の下部電極に電気的に接続されるように構成された接触領域を画定する金属領域ＣＴが更に形成される。
【0041】
第３の堆積工程の後、ピクセル毎に金属レベルＭ２の導電領域に、ピクセルの基本チップの３つの別個の接続パッドを夫々受けるように構成された３つの金属パッドＰ１、Ｐ２、Ｐ３を形成する。パッドＰ１、Ｐ２、Ｐ３は、対応するピクセル行の導電トラックＬ１、対応するピクセル列の導電トラックＣ１、及び接触領域ＣＴに夫々接続される。
【0042】
変形例として、接続パッドＰ１、Ｐ２、Ｐ３は、レベルＭ２の一部によって直接、形成されてもよい。
【0043】
この例では、パッドＰ１はレベルＭ２の導電トラック部分を介してピクセルの列導電トラックＣ１に接続され、パッドＰ２はレベルＭ２の導電トラック部分及びビアＶを介してピクセルの行導電トラックＬ１に接続され、パッドＰ３は、レベルＭ２の導電トラック部分によって接触領域ＣＴに接続される。
【0044】
非限定的な例として、行方向及び列方向の装置のピクセル間のピッチは、５０から５００μｍの範囲、例えば１００から２００μｍの範囲、例えば１５０μｍ程度である。
【0045】
【0046】
この例では、基本チップ１５３を一時的支持基板１４０から転写基板１００に一括で転写する。
【0047】
基本チップ１５３を、最初に一時的支持基板１４０の表面（図の向きにおける下面）に接合する。一時的支持基板１４０と基本チップ１５３とを有する構造体は例えば、図３Ａから図３Ｅに関連して以下に説明するタイプの方法によって形成される。
【0048】
各基本チップは、半導体基板、例えば単結晶シリコン基板の内部及び最上部に形成された少なくとも１つ、好ましくは複数のＭＯＳトランジスタを有する。基本チップ１５３は、例えば、ＣＭＯＳ技術で形成される。各基本チップは、対応するピクセルの列導電トラックＣ１に（端子Ｐ２を介して）ピクセルのＸ線検出器によって受けるＸフォトンの量を表す信号、例えば電圧を送達するように適合される。チップ１５３は、画像取得段階中にピクセルを行毎に読み取るために、対応する導電トラックＬ１に与えられる信号ＳＥＬＥＣＴによって行毎に選択されてもよい。
【0049】
一時的支持基板１４０をハンドルとして用いて、転写基板１００の接続面の前に、すなわち図の向きにおける上面に基本チップ１５３を一括で転写する（図１Ｂ）。
【0050】
次いで、前記チップの下面側に位置する基本チップ１５３の接続パッド１４３を、転写基板１００の対応する接続パッドＰ１、Ｐ２、Ｐ３と接するように配置して、前記接続パッドＰ１、Ｐ２、Ｐ３に接合する。転写基板の接続パッドへの基本チップ１５３の接続パッド１４３の接合を例えば、直接接合、熱圧着、はんだ付け、パッド１４３に予め形成された金属微細構造体（例えばマイクロピラー）によって、又は、任意の他の適合された接合及び接続方法によって行う。
【0051】
接続パッド１４３によって転写基板１００に接合されると、基本チップ１５３を一時的支持基板１４０から分離し、一時的支持基板を除去する（図１Ｃ）。
【0052】
転写基板１００における基本チップ１５３のピッチは、一時的支持基板１４０における基本チップ１５３のピッチより大きくてもよい。好ましくは、転写基板１００における基本チップ１５３のピッチは、一時的支持基板１４０における基本チップ１５３のピッチの倍数である。この場合、チップ１５３の一部のみが、図１Ｂ及び図１Ｃに示されるように、各転写で一時的支持基板１４０からサンプリングされる。他のチップ１５３は、一時的支持基板１４０に固定されたままであり、転写基板１００の別の部分又は別の転写基板に装着すべく、一括で転写する別の工程中に使用されてもよい。
【0053】
図１Ｄは、図１Ａから図１Ｃの工程の最後に得られた構造に平坦化層１７０を堆積させる工程を示す。平坦化層１７０の材料は、透明な又は透明でない誘電材料、例えばポリマー材料である。平坦化層１７０の材料は、転写基板の上面から、基本チップ１５３の上面の高さより大きい高さまで延在する。従って、平坦化層１７０の材料は、転写基板及び基本チップ１５３を完全に覆う。平坦化層１７０の上面は、実質的に平坦であり、ピクセルアレイの表面全体に亘って連続的に延在する。
【0054】
図１Ｅは、層１７０を垂直に貫通する導電ビア３０１を各ピクセルに形成する工程を示す。導電ビア３０１は、下面によって接触領域ＣＴの上面と接する。導電ビア３０１の上面は、層１７０の上面と面一である。
【0055】
図１Ｆは、アレイ検出構造体３１０をパッシベーション層１７０の上面に転写する工程の最後に得られる構造を示す。
【0056】
構造体３１０は、撮像装置のピクセルアレイと同じピッチ及び同じ寸法のＸ線検出器ＸＤのアレイを有する。従って、撮像装置の各ピクセルは、この例ではピクセルの基本制御チップ１５３と一列に垂直に配置された検出器ＸＤを有する。
【0057】
各検出器ＸＤは、下部電極Ｅ１、アクティブＸフォトン検出スタック１０３、及び上部電極Ｅ２のスタックによって形成される。
【0058】
下部電極Ｅ１及び上部電極Ｅ２は、例えば、電極間に電場を与え得るために、金属又は任意の他の適合された導電性材料で形成される。
【0059】
アクティブ検出スタック１０３は、半導体材料によって吸収されたＸフォトンを電荷（電子／正孔対）に直接、変換するように適合された半導体材料で形成された少なくとも１つの層を有する。
【0060】
検出スタック１０３の半導体材料は、例えばアモルファスセレン（ａ：Ｓｅ）、ヒ化ガリウム（ＧａＡｓ）、ヨウ化水銀（ＨｇＩ2 ）、酸化鉛（ＰｂＯ）、テルル化カドミウム－亜鉛（Ｃｄ（Ｚｎ）Ｔｅ）、又はペロブスカイト材料である。
【0061】
図示の例では、アクティブ検出スタック１０３及び上部電極Ｅ２は非ピクセル化されており、すなわち、撮像装置のピクセルアレイの表面全体に亘って連続的に延在する。
【0062】
しかし、様々な検出器の下部電極Ｅ１は、装置の様々なピクセルの光検出器ＸＤからの個々の読み取りを可能にするために互いに電気的に絶縁されている。つまり、構造体３１０のピクセル化は、検出器ＸＤの下部電極Ｅ１のレベルで行われる。
【0063】
装置の各ピクセルでは、ピクセル検出器ＸＤの下部電極Ｅ１は、下面によってビア３０１の上面と接している。従って、下部電極Ｅ１は、ビア３０１によってピクセルの接触領域ＣＴ（及び、ひいてはピクセルの基本チップ１５３）に電気的に接続されている。
【0064】
構造体３１０は、別個に形成され、次いでパッシベーション層１７０の上面に転写されてもよい。変形例として、電極Ｅ１、アクティブ検出スタック１０３及び共通の上部電極Ｅ２をパッシベーション層１７０の上面に連続して堆積させてもよい。
【0065】
下部電極Ｅ１の横方向の寸法は、撮像装置のピクセル間のピッチの５０％より大きく、好ましくは７０％より大きく、更に好ましくは９０％より大きいことが好ましい。
【0066】
図面は縮尺どおりに示されていないことに留意されたい。例として、アクティブ検出スタックの厚さは、対象となる用途に応じて２００μｍから１ｍｍの範囲であり、例えば６００μｍ程度である。基本チップ１５３の厚さは、例えば１００μｍから５００μｍの範囲である。基本チップ１５３の横方向の寸法は、例えば５μｍから１５０μｍ、例えば１０μｍから６０μｍの範囲である。
【0067】
図２は、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ及び図１Ｆの方法の変形例を示す断面図である。この変形例では、各ピクセルで、ピクセルの基本チップ１５３と検出器ＸＤの下部電極Ｅ１との電気接続が、基本チップの上面に設けられた基本チップの金属接続端子１４３’を介して行われる。接続端子１４３’は、平坦化層１７０の上面と面一である。接続端子１４３’は、上面によって電極Ｅ１の下面と接している。従って、図１Ａから図１Ｆの例における導電ビア３０１及び金属の接触領域ＣＴは省略されてもよい。
【0068】
【0069】
図３Ａは、装置のピクセルの今後の基本チップ１５３の集積制御回路に夫々対応する、例えば同一又は同様の複数の基本集積制御回路２０３が内部及び最上部に形成されている第１の基板２０１を備える制御構造体を概略的に示す。
【0070】
図示の例では、基板２０１は、ＳＯＩ（「セミコンダクタ・オン・インシュレータ」）タイプの基板であり、例えばシリコンで形成された半導体の支持基板２０１ａと、支持基板２０１ａの上面に配置されて支持基板２０１ａの上面と接する、例えばシリコン酸化物で形成された絶縁層２０１ｂと、絶縁層２０１ｂの上面に配置されて絶縁層２０１ｂの上面と接する、例えば単結晶シリコンで形成された上部半導体層２０１ｃとを有する。
【0071】
この例では、基本制御回路２０３は、基板２０１の上部半導体層２０１ｃの内部及び最上部に形成される。各基本制御回路２０３は例えば、一又は複数のＭＯＳトランジスタ（図面にて詳述されず）を有する。基本制御回路２０３は例えば、ＣＭＯＳ（「相補型金属酸化物半導体」）技術で形成される。各基本制御回路２０３は、撮像装置のフォトン検出器ＸＤから読み取るための回路を有してもよい。
【0072】
【0073】
【0074】
この例では、一時的支持基板１４０は、例えば２００μｍから７００μｍの範囲の厚さを有して支持材料、例えばガラス又はシリコンの第１の層１４０ａと、図１Ｂ及び図１Ｃの一括で転写する工程中に基本チップの選択的分離を可能にする比較的低い接着性の接着材料、例えばポリマー材料で形成されたより薄い第２の層１４０ｂとを有する。この例では、第２の層１４０ｂは、第１の層１４０ａの上面に配置されて第１の層１４０ａの上面と接する。制御回路２０３を有する構造体は、下面によって、すなわち（図３Ａの向きにおける上面に相当する）支持体２０１ａとは反対側の面によって第２の層１４０ｂの上面に接合される。
【0075】
図３Ｃは、ＳＯＩ構造の絶縁層２０１ｂの上面へのアクセスを可能にするために、例えば研削及び／又は化学エッチングによって最初のＳＯＩ構造の支持体２０１ａを除去する工程の後に得られる構造を示す。
【0076】
説明される実施形態は、基板２０１がＳＯＩタイプの基板である上記の例に限定されないことに注目すべきである。変形例として、基板２０１は、例えばシリコンで形成された固体半導体基板であってもよい。この場合、図３Ｃの工程で、基板２０１を、例えば研削によって、裏側（図３Ｃの向きにおける上面）から薄くしてもよい。次いで、例えば酸化シリコンで形成された絶縁性のパッシベーション層を、薄くした基板の上面に堆積させて、ＳＯＩ基板の層２０１ｂを置き換えてもよい。
【0077】
図３Ｄは、層２０１ｂ及び層２０１ｃに開口部を形成し、前記開口部の内側及び最上部に接触用メタライゼーション１４３を形成する工程の最後に得られる構造を示す。メタライゼーション１４３は、半導体層２０１ｃの下面側に配置された相互接続スタックの金属レベル（図面にて詳述されず）に電気接点を得ることを可能にする。メタライゼーション１４３は例えば、制御回路のトランジスタに電気的に接続され、これらのトランジスタ自体は、制御回路２０３の接続用メタライゼーション２０５に電気的に接続又は連結される。
【0078】
メタライゼーション１４３は、装置の転写基板１００の対応する接続端子に接続されるように構成された、装置のピクセルの今後の基本チップの接続端子を形成する。
【0079】
図３Ｅは、装置の基本ピクセルチップのダイシング工程の最後に得られる構造を示す。このために、層２０１ｂ及び層２０１ｃを通って垂直に延びるトレンチ１５１が、ソーイングラインに沿って構造体の上面から形成される。この例では、トレンチは一時的支持基板１４０の上面まで延びる。平面図ではトレンチ１５１は、基本制御回路２０３を夫々有する、例えば同一又は同様の複数の基本ピクセルチップ１５３を横方向に画定する連続したゲートを形成する。トレンチ１５１は、例えばプラズマエッチングによって形成される。
【0080】
【0081】
【0082】
【0083】
【0084】
図４Ａ及び図４Ｂの例では主に、各ピクセルで、転写基板に配置された各基本チップ１５３が、ピクセル検出器ＸＤから読み取るための集積回路だけでなく、無機発光ダイオード（ＬＥＤ）、及びＬＥＤを制御するための集積回路も有するという点において、図４Ａ及び図４Ｂの例は図１Ａから図１Ｆの例とは異なる。
【0085】
基本チップ１５３にＬＥＤを一体化することにより、２つの画像取得段階の間に、検出器ＸＤに光フラッシュを与えることによって検出器ＸＤをリセットする工程を行い得ることが有利である。
【0086】
この変形例では、ピクセルの下部電極Ｅ１は、好ましくは透明導電材料、例えば透明導電酸化物、例えば酸化インジウムスズ（ＩＴＯ）で形成される。
【0087】
基本チップ１５３は、例えば、先に出願された特許出願の国際公開第２０１７／０８９６７６号パンフレット、欧州特許出願公開第３４０１９５８号明細書、及び国際公開第２０１８／１８５４３３号パンフレットに記載されたタイプのモノリシックのピクセルチップである。各ピクセルチップは、ＬＥＤ５０１と、ＬＥＤに接するように配置されてＬＥＤに電気的に接続された基本制御回路５０３とを有する。制御回路５０３は、例えばＣＭＯＳ技術で形成される。制御回路５０３は例えば、ピクセルのＸ線検出器ＸＤを制御してＸ線検出器ＸＤを読み出すための回路と、ＬＥＤを制御するための回路とを有する。
【0088】
この例では、ＬＥＤ５０１は基本制御回路５０３の上面を覆う。基本制御回路５０３は、下面側に接続端子１４３を有する。
【0089】
【0090】
ピクセルの検出器ＸＤによって生成される電気信号を読み取り、放出中のピクセルのＬＥＤ５０１を制御することを可能にするために、図４Ａ及び図４Ｂの例の転写基板１００は、図１Ａから図１Ｆの例より多くの導電トラック及び接続用メタライゼーションを有する。更に、基本チップ１５３は、前述したものより多くの接続端子を有する。
【0091】
図示の例では、各基本チップは、転写基板１００の６つの金属接続パッドＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６に夫々接続されるように構成された６つの接続端子を有する。
【0092】
例として、レベルＭ１は、撮像装置のピクセル列毎に、対応する列のピクセルの検出器ＸＤによって受けるＸ放射線の強度を表す信号ＶＸ、対応する列のピクセルのＬＥＤを制御するための信号ＤＡＴＡ、対応する列のピクセルのＬＥＤを制御するための信号ＤＡＴＡ、及び対応する列のピクセルのＬＥＤに電力を供給するための信号ＶＤＤを夫々送達するように構成された３つの列導電トラックＣ１、Ｃ２、Ｃ３を有する。例として、レベルＭ２は、撮像装置のピクセル行毎に、対応する行のピクセルのＸ線検出器を選択するための信号ＳＥＬＸと、対応する列のピクセルのＬＥＤを選択するための信号ＳＥＬＬＥＤとを夫々送達するように構成された２つの行導電トラックＬ１、Ｌ２を有する。
【0093】
金属パッドＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６は、金属レベルＭ２の導電領域に形成されており、基本ピクセルチップの６つの別個の接続パッドを夫々受けるように構成されている。パッドＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６は、対応するピクセル行の導電トラックＬ１、対応するピクセル行の導電トラックＬ２、対応するピクセルの検出器ＸＤの電極Ｅ１、対応するピクセル列の導電トラックＣ３、対応するピクセル列の導電トラックＣ４、及び対応するピクセル列の導電トラックＣ５に夫々接続される。
【0094】
【0095】
【0096】
図５の装置は、カラーＸ線撮像とも称されるデュアルエネルギーＸ線撮像を行うことを可能にし、すなわち、上側撮像装置によって低エネルギーレベル（ＢＥ）と称される第１のエネルギーレベル、及び下側撮像装置によって高エネルギーレベル（ＨＥ）と称される第２のエネルギーレベルを夫々撮像することを可能にする。例として、上側撮像装置は、１ｋｅＶから１４０ｋｅＶ、例えば４０ｋｅＶから８０ｋｅＶの範囲、例えば平均で６０ｋｅＶ程度のエネルギーレベルを有する放射線を検出するように適合され、下側撮像装置は、６０ｋｅＶから１４０ｋｅＶ、例えば８０ｋｅＶから１２０ｋｅＶの範囲、例えば平均で１００ｋｅＶ程度の波長を有する放射線を検出するように適合される。
【0097】
図示の例では、インターフェース層５１０が、上側撮像装置の支持基板１０１の下面と下側撮像装置の検出構造体３１０の上面との間に配置されている。上側撮像装置の支持基板の厚さは、高エネルギーフォトンの吸収を制限するために比較的小さいことが好ましい。例として、上側撮像装置の支持基板の厚さは、下側撮像装置の支持基板の厚さより小さい。
【0098】
インターフェース層５１０は、高エネルギー放射線のみが下側撮像装置に達するように、低エネルギー放射線をフィルタリングするように適合されたフィルタリング層を有してもよい。フィルタリング層は、例えば金属層であり、例えば連続的であり、例えば銅又はアルミニウムで形成され、例えば０．１から０．４ｍｍの範囲の厚さを有する。フィルタリング層により、２つの撮像装置間のスペクトル分離を向上させることができる。フィルタリング層は、例えばポリマー材料などの電気絶縁材料で形成された透明なフィルム（図面には詳述されず）によって、検出構造体３１０の上部電極から電気的に絶縁されることが好ましい。例として、２つの撮像装置の夫々が、例えば電気絶縁材料で形成された、図面では見えない保護パッケージを有し、フィルタリング層は２つの撮像装置の間に配置される。
【0099】
変形例として、インターフェース層５１０は省略されてもよい。
【0100】
言うまでもなく、図５の実施形態は、前述の全ての変形例と組み合わされてもよい。
【0101】
様々な実施形態及び変形例が説明されている。当業者は、これらの様々な実施形態及び変形例のある特徴が組み合わされてもよいと理解し、他の変形例が当業者に想起される。特に、記載された実施形態は、本開示で言及された寸法及び材料の例に限定されない。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図4A】
【図4B】
【図5】