知財求人 - 知財ポータルサイト「IP Force」
特開2023-82722双方向絶縁型ＤＣ－ＤＣコンバータの制御装置および制御方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023082722
(43)【公開日】2023-06-15
(54)【発明の名称】双方向絶縁型ＤＣ－ＤＣコンバータの制御装置および制御方法
(51)【国際特許分類】
H02M 3/28 20060101AFI20230608BHJP
【ＦＩ】
H02M3/28 H
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2021196586
(22)【出願日】2021-12-03
(71)【出願人】
【識別番号】000006105
【氏名又は名称】株式会社明電舎
(74)【代理人】
【識別番号】100086232
【弁理士】
【氏名又は名称】小林 博通
(74)【代理人】
【識別番号】100092613
【弁理士】
【氏名又は名称】富岡 潔
(74)【代理人】
【識別番号】100104938
【弁理士】
【氏名又は名称】鵜澤 英久
(74)【代理人】
【識別番号】100210240
【弁理士】
【氏名又は名称】太田 友幸
(72)【発明者】
【氏名】比嘉 隼
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA02
5H730AS01
5H730AS08
5H730BB27
5H730BB66
5H730BB81
5H730DD04
5H730DD16
5H730EE07
5H730EE13
5H730EE57
5H730EE59
5H730FD01
5H730FD11
5H730FD31
5H730FD41
5H730FG05
(57)【要約】
【課題】複数台のコンバータ間の通信負荷を軽減させる。
【解決手段】複数台のＤＡＢコンバータを備えた双方向絶縁型ＤＣ－ＤＣコンバータにおいて、入出力電圧、電力指令値、絶縁型変圧器の巻き数比に基づいて、各コンバータの半導体スイッチング素子のパルス幅Ｗ1(n)，Ｗ2(n)と位相差θFF(n)を計算する位相差・パルス幅計算部４１と、前記パルス幅と、前記位相差θFF(n)からフィードバック制御により決定された位相指令値θFB(n)を減算した位相差指令値θ(n)とから、前記各半導体スイッチング素子のゲート信号を生成するゲート信号生成部４３とを備え、１台目のＤＡＢコンバータのゲート信号は電流制御成分をフィードバックして求めた位相差指令値θ(n)に基づいて生成し、２台目以降のＤＡＢコンバータのゲート信号はコンデンサ電圧バランス制御成分をフィードバックして求めた位相差指令値θ(n)に基づいて生成する。
【選択図】 図４
【解決手段】複数台のＤＡＢコンバータを備えた双方向絶縁型ＤＣ－ＤＣコンバータにおいて、入出力電圧、電力指令値、絶縁型変圧器の巻き数比に基づいて、各コンバータの半導体スイッチング素子のパルス幅Ｗ1(n)，Ｗ2(n)と位相差θFF(n)を計算する位相差・パルス幅計算部４１と、前記パルス幅と、前記位相差θFF(n)からフィードバック制御により決定された位相指令値θFB(n)を減算した位相差指令値θ(n)とから、前記各半導体スイッチング素子のゲート信号を生成するゲート信号生成部４３とを備え、１台目のＤＡＢコンバータのゲート信号は電流制御成分をフィードバックして求めた位相差指令値θ(n)に基づいて生成し、２台目以降のＤＡＢコンバータのゲート信号はコンデンサ電圧バランス制御成分をフィードバックして求めた位相差指令値θ(n)に基づいて生成する。
【選択図】 図４
【特許請求の範囲】
【請求項1】
絶縁型変圧器の１次巻線に交流側が接続された１次側単相インバータと、前記絶縁型変圧器の２次巻線に交流側が接続された２次側単相インバータと、前記１次側単相インバータの直流側の正、負極端間に接続された１次側コンデンサと、前記２次側単相インバータの直流側の正、負極端間に接続された２次側コンデンサとを備えたＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）コンバータを複数台設け、
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記複数台のＤＡＢコンバータの１次側コンデンサの電圧、２次側コンデンサの電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から決定した、複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、フィードバック制御により決定された位相指令値に基づいて、前記１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値と前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされる位相指令値と前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータの制御装置。
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記複数台のＤＡＢコンバータの１次側コンデンサの電圧、２次側コンデンサの電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から決定した、複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、フィードバック制御により決定された位相指令値に基づいて、前記１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値と前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされる位相指令値と前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータの制御装置。
【請求項2】
絶縁型変圧器の１次巻線に交流側が接続された１次側単相インバータと、前記絶縁型変圧器の２次巻線に交流側が接続された２次側単相インバータと、前記１次側単相インバータの直流側の正、負極端間に接続された１次側コンデンサと、前記２次側単相インバータの直流側の正、負極端間に接続された２次側コンデンサとを備えたＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）コンバータを複数台設け、
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、２次側コンデンサの電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から、複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、位相差を計算する位相差・パルス幅計算部と、
前記位相差・パルス幅計算部で計算されたゲートパルス幅の指令値と、位相差・パルス幅計算部で計算された位相差からフィードバック制御により決定された位相指令値を減算した位相差指令値とに基づいて、前記複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされる位相指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータの制御装置。
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、２次側コンデンサの電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から、複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、位相差を計算する位相差・パルス幅計算部と、
前記位相差・パルス幅計算部で計算されたゲートパルス幅の指令値と、位相差・パルス幅計算部で計算された位相差からフィードバック制御により決定された位相指令値を減算した位相差指令値とに基づいて、前記複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされる位相指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータの制御装置。
【請求項3】
絶縁型変圧器の１次巻線に交流側が接続された１次側単相インバータと、前記絶縁型変圧器の２次巻線に交流側が接続された２次側単相インバータと、前記１次側単相インバータの直流側の正、負極端間に接続された１次側コンデンサと、前記２次側単相インバータの直流側の正、負極端間に接続された２次側コンデンサとを備えたＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）コンバータを複数台設け、
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値、前記第２の直流電源の電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から、１台目のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、位相差を計算する位相差・パルス幅計算部と、
前記位相差・パルス幅計算部で計算されたゲートパルス幅の指令値と、位相差・パルス幅計算部で計算された位相差からフィードバック制御により決定された位相指令値を減算した位相差指令値とに基づいて、前記複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる１台目のＤＡＢコンバータの位相差指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と、前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされるｎ台目のＤＡＢコンバータの位相指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と、前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータの制御装置。
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値、前記第２の直流電源の電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から、１台目のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、位相差を計算する位相差・パルス幅計算部と、
前記位相差・パルス幅計算部で計算されたゲートパルス幅の指令値と、位相差・パルス幅計算部で計算された位相差からフィードバック制御により決定された位相指令値を減算した位相差指令値とに基づいて、前記複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる１台目のＤＡＢコンバータの位相差指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と、前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされるｎ台目のＤＡＢコンバータの位相指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と、前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータの制御装置。
【請求項4】
前記第１の直流電源と前記複数台のＤＡＢコンバータの各１次側単相インバータの直流側との間であって、第１の直流電源に対して直列に接続されるか、又は前記第２の直流電源と前記複数台のＤＡＢコンバータの各２次側単相インバータの直流側との間であって、第２の直流電源に対して直列に接続されたインダクタと、
前記インダクタに流れる電流に基づくか、又はインダクタが第２の直流電源に対して直列に接続されている場合は１台目のＤＡＢコンバータの２次側コンデンサの電圧に、インダクタが第１の直流電源に対して直列に接続されている場合は、第１の直流電源の電圧、又は１台目のＤＡＢコンバータの１次側コンデンサの電圧に基づいて、ダンピング制御を行ってインダクタおよびコンデンサによって発生する共振を抑制する位相差を出力するダンピング制御部とを備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値に代えて、前記電流制御部より出力される位相差指令値から前記ダンピング制御部より出力される位相差を減算してフィードバックされる位相指令値を用いてゲート信号を生成することを特徴とする請求項１から３のいずれか１項に記載の双方向絶縁型ＤＣ－ＤＣコンバータの制御装置。
前記インダクタに流れる電流に基づくか、又はインダクタが第２の直流電源に対して直列に接続されている場合は１台目のＤＡＢコンバータの２次側コンデンサの電圧に、インダクタが第１の直流電源に対して直列に接続されている場合は、第１の直流電源の電圧、又は１台目のＤＡＢコンバータの１次側コンデンサの電圧に基づいて、ダンピング制御を行ってインダクタおよびコンデンサによって発生する共振を抑制する位相差を出力するダンピング制御部とを備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値に代えて、前記電流制御部より出力される位相差指令値から前記ダンピング制御部より出力される位相差を減算してフィードバックされる位相指令値を用いてゲート信号を生成することを特徴とする請求項１から３のいずれか１項に記載の双方向絶縁型ＤＣ－ＤＣコンバータの制御装置。
【請求項5】
請求項１から４のいずれか１項に記載の双方向絶縁型ＤＣ－ＤＣコンバータの制御装置の各部の動作を実行するステップを備えたことを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、双方向絶縁型ＤＣ－ＤＣコンバータの制御装置に係り、入出力を絶縁しながら、双方向に電力伝送を行うＤｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ（以下、ＤＡＢと称する）コンバータにおいて、複数のＤＡＢコンバータを直並列接続する方式の制御に関する。
【背景技術】
【0002】
複数台のＤＡＢコンバータを直並列接続して制御する場合、直列接続側のコンデンサ電圧バランス制御が必要になる。電流制御や電圧制御、直流電圧の振動と別途リアクトルが接続された際の共振を抑制するためのダンピング制御を追加する場合もある。
【0003】
特許文献１では２台のＤＡＢの一方を直列、他方を並列接続し、位相差を制御して直列接続側のコンデンサ電圧バランス制御を実現している。
【0004】
また、非特許文献１、２では、３台以上のＤＡＢを直並列接続した構成において、コンデンサ電圧バランス制御と出力電圧制御に関して検討している。
【0005】
複数台のＤＡＢコンバータを備えたＤＣ－ＤＣコンバータにおいて、各コンバータ内の半導体スイッチング素子のパルス幅を決定する従来の技術は例えば非特許文献３に記載され、パルス幅指令値、位相指令値などから前記半導体スイッチング素子のゲート信号を生成する従来の技術は例えば特許文献２に記載されている。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】Ｐ．Ｚｕｍｅｌ ｅｔ ａｌ．，“Ｍｏｄｕｌａｒ Ｄｕａｌ－Ａｃｔｉｖｅ Ｂｒｉｄｇｅ Ｃｏｎｖｅｒｔｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ，”ｉｎ ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｄｕｓｔｒｙ Ａｐｐｌｃａｔｉｏｎｓ，ｖｏｌ， ５２，ｎｏ．３，ｐｐ．２４４４－２４５５．２０１６
【非特許文献2】Ｆ．Ｄｅｎｇ．Ｘ．Ｚｎａｎｇ．Ｘ．Ｌｉ，Ｔ．Ｌｅｉ ａｎｄ Ｔ．Ｗａｎｇ，“Ｄｅｃｏｕｐｌｉｎｇ Ｃｏｎｔｒｏｌ Ｓｔｒａｔｅｇｙ ｆｏｒ Ｉｎｐｕｔ－Ｓｅｒｉｅｓ Ｏｕｔｐｕｔ－Ｐａｒａｌｌｅｌ Ｓｙｓｔｅｍｓ Ｂａｓｅｄ ｏｎ Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ ｄｃ－ｄｃ Ｃｏｎｖｅｒｔｅｒｓ，“２０１８ ９ｔｈ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ｆｏｒ Ｄｉｓｔｒｉｂｕｔｅｄ Ｇｅｎｅｒａｔｉｏｎ Ｓｙｓｔｅｍｓ （ＰＥＤＧ），２０１８，ＰＰ．１－８
【非特許文献3】Ｂ．Ｚｈａｏ，Ｑ．Ｓｏｎｇ，Ｗ．Ｌｉｕ ａｎｄ Ｙ．Ｓｕｎ．“Ｏｖｅｒｖｉｅｗ ｏｆ Ｄｕａｌ－Ａｃｔｉｖｅ－Ｂｒｉｄｇｅ Ｉｓｏｌａｔｅｄ Ｂｉｄｉｒｅｃｔｉｏｎａｌ ＤＣ－ＤＣ Ｃｏｎｖｅｒｔｅｒ ｆｏｒ Ｈｉｇｈ－Ｆｒｅｑｕｅｎｃｙ－Ｌｉｎｋ Ｐｏｗｅｒ－Ｃｏｎｖｅｒｓｉｏｎ Ｓｙｓｔｅｍ”ｉｎ ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ．ｖｏｌ．２９．ｎｏ．８．ｐｐ．４０９１－４１０６．Ａｕｇ．２０１４
【非特許文献4】坪井、辻、山田、「入力ＬＣフィルタ付きチョッパ系の不安定現象とその対策」、電学論Ｄ，Ｖｏｌ．１２０、Ｎｏ．１０、ＰＰ．１１７１－１１８１（２０００）
【特許文献】
【0007】
【特許文献1】特許第６６７４１７１号公報
【特許文献2】特許第６７８５３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら特許文献１で検討されているコンデンサ電圧バランス制御は３台以上に適用できない。また、コンバータ台数が増加した場合、制御系をどのように変更するかが不明確である。
【0009】
また、非特許文献１、２において、電流制御を適用する場合、単純に各ＤＡＢコンバータに搭載されている電圧制御をそのまま電流制御に置換すると、電流検出値の急変時でも高応答の電流制御を行おうとするため、電流検出値の情報をＤＡＢコンバータ間で高速に通信する必要がある。電流制御の応答速度が低くてもよい適用先でも、電流リプルを低減する必要がある場合は高速通信あるいは大型のフィルタが必要となる。
【0010】
本発明は、上記課題を解決するものであり、その目的は、複数台のコンバータ間の通信負荷軽減とコンバータの台数変更時における制御変更点の簡易化を実現する双方向絶縁型ＤＣ－ＤＣコンバータの制御装置および制御方法を提供することにある。
【課題を解決するための手段】
【0011】
上記課題を解決するための請求項１に記載の双方向絶縁型ＤＣ－ＤＣコンバータの制御装置は、
絶縁型変圧器の１次巻線に交流側が接続された１次側単相インバータと、前記絶縁型変圧器の２次巻線に交流側が接続された２次側単相インバータと、前記１次側単相インバータの直流側の正、負極端間に接続された１次側コンデンサと、前記２次側単相インバータの直流側の正、負極端間に接続された２次側コンデンサとを備えたＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）コンバータを複数台設け、
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記複数台のＤＡＢコンバータの１次側コンデンサの電圧、２次側コンデンサの電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から決定した、複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、フィードバック制御により決定された位相指令値に基づいて、前記１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値と前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされる位相指令値と前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴としている。
絶縁型変圧器の１次巻線に交流側が接続された１次側単相インバータと、前記絶縁型変圧器の２次巻線に交流側が接続された２次側単相インバータと、前記１次側単相インバータの直流側の正、負極端間に接続された１次側コンデンサと、前記２次側単相インバータの直流側の正、負極端間に接続された２次側コンデンサとを備えたＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）コンバータを複数台設け、
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記複数台のＤＡＢコンバータの１次側コンデンサの電圧、２次側コンデンサの電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から決定した、複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、フィードバック制御により決定された位相指令値に基づいて、前記１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値と前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされる位相指令値と前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴としている。
【0012】
請求項２に記載の双方向絶縁型ＤＣ－ＤＣコンバータの制御装置は、
絶縁型変圧器の１次巻線に交流側が接続された１次側単相インバータと、前記絶縁型変圧器の２次巻線に交流側が接続された２次側単相インバータと、前記１次側単相インバータの直流側の正、負極端間に接続された１次側コンデンサと、前記２次側単相インバータの直流側の正、負極端間に接続された２次側コンデンサとを備えたＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）コンバータを複数台設け、
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、２次側コンデンサの電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から、複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、位相差を計算する位相差・パルス幅計算部と、
前記位相差・パルス幅計算部で計算されたゲートパルス幅の指令値と、位相差・パルス幅計算部で計算された位相差からフィードバック制御により決定された位相指令値を減算した位相差指令値とに基づいて、前記複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされる位相指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴としている。
絶縁型変圧器の１次巻線に交流側が接続された１次側単相インバータと、前記絶縁型変圧器の２次巻線に交流側が接続された２次側単相インバータと、前記１次側単相インバータの直流側の正、負極端間に接続された１次側コンデンサと、前記２次側単相インバータの直流側の正、負極端間に接続された２次側コンデンサとを備えたＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）コンバータを複数台設け、
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、２次側コンデンサの電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から、複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、位相差を計算する位相差・パルス幅計算部と、
前記位相差・パルス幅計算部で計算されたゲートパルス幅の指令値と、位相差・パルス幅計算部で計算された位相差からフィードバック制御により決定された位相指令値を減算した位相差指令値とに基づいて、前記複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされる位相指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴としている。
【0013】
請求項３に記載の双方向絶縁型ＤＣ－ＤＣコンバータの制御装置は、
絶縁型変圧器の１次巻線に交流側が接続された１次側単相インバータと、前記絶縁型変圧器の２次巻線に交流側が接続された２次側単相インバータと、前記１次側単相インバータの直流側の正、負極端間に接続された１次側コンデンサと、前記２次側単相インバータの直流側の正、負極端間に接続された２次側コンデンサとを備えたＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）コンバータを複数台設け、
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値、前記第２の直流電源の電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から、１台目のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、位相差を計算する位相差・パルス幅計算部と、
前記位相差・パルス幅計算部で計算されたゲートパルス幅の指令値と、位相差・パルス幅計算部で計算された位相差からフィードバック制御により決定された位相指令値を減算した位相差指令値とに基づいて、前記複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる１台目のＤＡＢコンバータの位相差指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と、前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされるｎ台目のＤＡＢコンバータの位相指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と、前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴としている。
絶縁型変圧器の１次巻線に交流側が接続された１次側単相インバータと、前記絶縁型変圧器の２次巻線に交流側が接続された２次側単相インバータと、前記１次側単相インバータの直流側の正、負極端間に接続された１次側コンデンサと、前記２次側単相インバータの直流側の正、負極端間に接続された２次側コンデンサとを備えたＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）コンバータを複数台設け、
前記複数台のＤＡＢコンバータの各１次側単相インバータの正、負極端を、第１の直流電源の正、負極端間に直列接続し、前記複数台のＤＡＢコンバータの各２次側単相インバータの正、負極端を、第２の直流電源の正、負極端間に並列接続して構成した双方向絶縁型ＤＣ－ＤＣコンバータの制御装置において、
前記制御装置は、
前記第１の直流電源又は第２の直流電源に流れる電流を、設定した電流指令値に追従させる位相差指令値を出力する電流制御部と、
前記１台目のＤＡＢコンバータの１次側コンデンサの電圧、又は第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値と、ｎ台目（ｎは２以上の正数）のＤＡＢコンバータの１次側コンデンサの電圧とを入力とし、ｎ台目のＤＡＢコンバータの１次側コンデンサの電圧の偏差を低減する位相指令値を出力するコンデンサ電圧バランス制御部と、
前記第１の直流電源の電圧をＤＡＢコンバータの設置台数で割った平均電圧値、前記第２の直流電源の電圧、絶縁型変圧器の１次巻線と２次巻線の巻き数比および電力指令値から、１台目のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲートパルス幅の指令値と、位相差を計算する位相差・パルス幅計算部と、
前記位相差・パルス幅計算部で計算されたゲートパルス幅の指令値と、位相差・パルス幅計算部で計算された位相差からフィードバック制御により決定された位相指令値を減算した位相差指令値とに基づいて、前記複数台のＤＡＢコンバータの１次側単相インバータおよび２次側単相インバータのゲート信号を生成するゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる１台目のＤＡＢコンバータの位相差指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と、前記ゲートパルス幅の指令値によって１台目のＤＡＢコンバータ用のゲート信号を生成し、前記コンデンサ電圧バランス制御部からフィードバックされるｎ台目のＤＡＢコンバータの位相指令値と前記位相差・パルス幅計算部で計算された位相差の差分である位相差指令値と、前記ゲートパルス幅の指令値によってｎ台目のＤＡＢコンバータ用のゲート信号を生成することを特徴としている。
【0014】
請求項４に記載の双方向絶縁型ＤＣ－ＤＣコンバータの制御装置は、請求項１から３のいずれか１項において、
前記第１の直流電源と前記複数台のＤＡＢコンバータの各１次側単相インバータの直流側との間であって、第１の直流電源に対して直列に接続されるか、又は前記第２の直流電源と前記複数台のＤＡＢコンバータの各２次側単相インバータの直流側との間であって、第２の直流電源に対して直列に接続されたインダクタと、
前記インダクタに流れる電流に基づくか、又はインダクタが第２の直流電源に対して直列に接続されている場合は１台目のＤＡＢコンバータの２次側コンデンサの電圧に、インダクタが第１の直流電源に対して直列に接続されている場合は、第１の直流電源の電圧、又は１台目のＤＡＢコンバータの１次側コンデンサの電圧に基づいて、ダンピング制御を行ってインダクタおよびコンデンサによって発生する共振を抑制する位相差を出力するダンピング制御部とを備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値に代えて、前記電流制御部より出力される位相差指令値から前記ダンピング制御部より出力される位相差を減算してフィードバックされる位相指令値を用いてゲート信号を生成することを特徴としている。
前記第１の直流電源と前記複数台のＤＡＢコンバータの各１次側単相インバータの直流側との間であって、第１の直流電源に対して直列に接続されるか、又は前記第２の直流電源と前記複数台のＤＡＢコンバータの各２次側単相インバータの直流側との間であって、第２の直流電源に対して直列に接続されたインダクタと、
前記インダクタに流れる電流に基づくか、又はインダクタが第２の直流電源に対して直列に接続されている場合は１台目のＤＡＢコンバータの２次側コンデンサの電圧に、インダクタが第１の直流電源に対して直列に接続されている場合は、第１の直流電源の電圧、又は１台目のＤＡＢコンバータの１次側コンデンサの電圧に基づいて、ダンピング制御を行ってインダクタおよびコンデンサによって発生する共振を抑制する位相差を出力するダンピング制御部とを備え、
前記ゲート信号生成部は、前記電流制御部からフィードバックされる位相差指令値に代えて、前記電流制御部より出力される位相差指令値から前記ダンピング制御部より出力される位相差を減算してフィードバックされる位相指令値を用いてゲート信号を生成することを特徴としている。
【0015】
請求項５に記載の双方向絶縁型ＤＣ－ＤＣコンバータの制御方法は、
請求項１から４のいずれか１項に記載の双方向絶縁型ＤＣ－ＤＣコンバータの制御装置の各部の動作を実行するステップを備えたことを特徴としている。
請求項１から４のいずれか１項に記載の双方向絶縁型ＤＣ－ＤＣコンバータの制御装置の各部の動作を実行するステップを備えたことを特徴としている。
【発明の効果】
【0016】
（１）請求項１～５に記載の発明によれば、複数台のＤＡＢコンバータで制御を分割しているため、各ＤＡＢコンバータ間で必要な通信負荷が削減される。また、ＤＡＢコンバータの設置台数変更時の変更点が少なく、設計時間の短縮が可能である。
（２）請求項２に記載の発明によれば、位相差・パルス幅計算部を設けたので、電力制御の応答性が向上する。
（３）請求項３に記載の発明によれば、位相差、パルス幅の計算に第１の直流電源電圧の平均値（入力電圧平均値）を用いているので、コンデンサ電圧のアンバランス率に関係なく全ＤＡＢコンバータの制御系で同じ位相差、パルス幅を使用することができ、これによってコンデンサ電圧の変動によるコンデンサ電圧バランス制御部への外乱が低減され、応答性が改善される。
（４）請求項４に記載の発明によれば、ダンピング制御部を設けたので、インダクタと１次側コンデンサ又は２次側コンデンサによるＬＣ共振を抑制することができる。
（２）請求項２に記載の発明によれば、位相差・パルス幅計算部を設けたので、電力制御の応答性が向上する。
（３）請求項３に記載の発明によれば、位相差、パルス幅の計算に第１の直流電源電圧の平均値（入力電圧平均値）を用いているので、コンデンサ電圧のアンバランス率に関係なく全ＤＡＢコンバータの制御系で同じ位相差、パルス幅を使用することができ、これによってコンデンサ電圧の変動によるコンデンサ電圧バランス制御部への外乱が低減され、応答性が改善される。
（４）請求項４に記載の発明によれば、ダンピング制御部を設けたので、インダクタと１次側コンデンサ又は２次側コンデンサによるＬＣ共振を抑制することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の双方向絶縁型ＤＣ－ＤＣコンバータを表し、（ａ）は２次側にインダクタを接続した構成図、（ｂ）は１次側にインダクタを接続した構成図。
【図3】本発明の実施例１における制御ブロック図。
【図4】本発明の実施例２における各制御系の構成図。
【図5】本発明の実施例３における各制御系の構成を示し（ａ）は１台目のＤＡＢコンバータの制御ブロック図、（ｂ）は２台目以降のＤＡＢコンバータの制御ブロック図。
【図6】本発明の各実施例における制御部の構成を示し（ａ）はインダクタを２次側に接続した場合の構成図、（ｂ）はインダクタを１次側に接続した場合の構成図。
【発明を実施するための形態】
【0018】
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。図１は本実施形態例による双方向絶縁型ＤＣ－ＤＣコンバータの構成を示している。
【0019】
２次側にインダクタ（Ｌ）を接続した構成を示す図１（ａ）において、１は半導体スイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１をブリッジ接続した１次側単相インバータであり、２は半導体スイッチング素子Ｓ５１，Ｓ６１，Ｓ７１，Ｓ８１をブリッジ接続した２次側単相インバータである。
【0020】
半導体スイッチング素子Ｓ１１およびＳ２１の共通接続点は、リアクトルＬ1および絶縁型変圧器３の１次巻線３1を介して半導体スイッチング素子Ｓ３１およびＳ４１の共通接続点に接続されている。
【0021】
半導体スイッチング素子Ｓ５１およびＳ６１の共通接続点は、リアクトルＬ2および絶縁型変圧器３の２次巻線３2を介して半導体スイッチング素子Ｓ７１およびＳ８１の共通接続点に接続されている。
【0022】
絶縁型変圧器３の１次巻線３1と２次巻線３2は互いに絶縁され、その巻き数比はＮ1：Ｎ2である。
【0023】
前記半導体スイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１，Ｓ５１，Ｓ６１，Ｓ７１，Ｓ８１は、例えばＩＧＢＴで構成され、後述する制御装置のゲート信号生成部で生成されたゲート信号によりスイッチング制御がなされる。
【0024】
Ｖacp1は半導体スイッチング素子Ｓ１１およびＳ２１の共通接続点の電圧、Ｖacs1は半導体スイッチング素子Ｓ５１およびＳ６１の共通接続点の電圧を各々示している。
【0025】
１次側単相インバータ１の直流側の正、負極端間には１次側コンデンサＣinが接続され、２次側単相インバータ２の直流側の正、負極端間には２次側コンデンサＣoutが接続されている。
【0026】
Ｖin1は１次側コンデンサＣinの電圧、Ｖoutは２次側コンデンサＣoutの電圧を各々示している。
【0027】
前記１次側単相インバータ１、１次側コンデンサＣin、絶縁型変圧器３、２次側単相インバータ２、２次側コンデンサＣoutによって１台目のＤＡＢコンバータ１０1が構成され、このＤＡＢコンバータ１０1と同様に構成したｎ台のＤＡＢコンバータ１０1～１０nが設けられている。
【0028】
１１は第１の直流電源であり、その正、負極端間にはｎ台のＤＡＢコンバータ１０1～１０nの各１次側単相インバータ１の正、負極端が順次直列に接続されている。
【0029】
１２は、第２の直流電源であり、その正、負極端間にはｎ台のＤＡＢコンバータ１０1～１０nの各２次側単相インバータ２の正、負極端が並列に接続されている。
【0030】
１台目のＤＡＢコンバータ１０1の２次側単相インバータ２の正極端と第２の直流電源１２の正極との間にはインダクタ２２（Ｌ）が接続されている。尚、第２の直流電源１２には例えば図示省略の負荷が接続されている。
【0031】
Ｖccは第１の直流電源１１の電圧、Ｖloadは第２の直流電源１２の電圧を各々示している。
【0032】
１次側にインダクタ（Ｌ）を接続した構成を示す図１（ｂ）では、図１（ａ）のインダクタ２２に代えて、１台目のＤＡＢコンバータ１０1の１次側単相インバータ１の正極端と第１の直流電源１１の正極との間にインダクタ２１（Ｌ）が接続されており、その他の部分は図１（ａ）と同様に構成されている。
【0033】
尚、前記インダクタ２１、２２を接続しない構成であっても良い。
【0034】
以下の明細書では、ＤＡＢコンバータ（１０1～１０n）の１台をセルと称することもある。また、図１（ａ），（ｂ）の各部の電流、電圧は、図示省略の電流検出器、電圧検出器により各々検出されるものである。
【0035】
図２に、本実施形態例の制御装置におけるパルス幅制御方式の動作波形を示す。各ＤＡＢコンバータ（１０1～１０n）内のインバータ１、２の、上アーム側半導体スイッチング素子２つ（１次側を例にするとＳ１１、Ｓ３１）または下アーム側半導体スイッチング素子２つ（同じく１次側を例にするとＳ２１、Ｓ４１）を同時にＯＮ（図示パルス幅Ｗ11，Ｗ21）して出力電圧が零となる期間を設定している。このパルス幅制御を用いて１次側と２次側の直流電圧の差が大きい場合でもソフトスイッチング範囲を拡大する手法が検討されている。本実施形態例の制御は、方形波、片側もしくは両側パルス幅制御時に適用できる。
【0036】
本実施形態例の制御はＤＡＢコンバータ毎に制御系を分割しており、制御応答性および過渡動作時における効率の観点から以下に示す３つの実施例がある。
【実施例0037】
実施例１における制御装置は、図３および図６の制御ブロックを備えている。図３において、３０は、ｎ台のＤＡＢコンバータ１０1～１０nの１次側単相インバータ１および２次側単相インバータ２のゲートパルス幅の指令値Ｗ1(n)，Ｗ2(n)（図２の動作波形で示した、各インバータの上アーム側半導体スイッチング素子または下アーム側半導体スイッチング素子を同時にＯＮするパルス幅Ｗ11，Ｗ21）と、後述のフィードバック制御により決定された位相指令値θFB(n)に基づいて各ＤＡＢコンバータ１０1～１０nの１次側単相インバータ１および２次側単相インバータ２のゲート信号（Ｓ１(n)，Ｓ２(n)，Ｓ３(n)，Ｓ４(n)，Ｓ５(n)，Ｓ６(n)，Ｓ７(n)，Ｓ８(n）を生成するゲート信号生成部である。
【0038】
前記パルス幅指令値Ｗ1(n)，Ｗ2(n)は、各ＤＡＢコンバータのｎセル目の入力電圧（１次側コンデンサＣinの電圧Ｖin(n)）、出力電圧（２次側コンデンサＣoutの電圧）Ｖout、絶縁型変圧器３の巻き数比Ｎ1／Ｎ2および電力指令値Ｐ*から、例えば非特許文献３に記載の方法によって決定する。
【0039】
前記フィードバック制御により決定される位相指令値θFB(n)は、図６の制御ブロックにより生成される。図６（ａ）はインダクタ２２を２次側に接続した図１（ａ）の装置に適用され、図６（ｂ）はインダクタ２１を１次側に接続した図１（ｂ）の装置に適用される。
【0040】
図６（ａ）において６１は、インダクタ２２に流れる電流（２次側直流電流））Ｉloadの検出値と、設定した電流指令値Ｉload
*を入力とし、その差分に対してＰＩ制御を行うことで前記検出値を電流指令値に追従させる位相差指令値θacrを出力する電流制御部である。
【0041】
６２は、１台目のＤＡＢコンバータ１０1の２次側コンデンサＣoutの電圧Ｖoutを入力とし、インダクタ（２２）と２次側コンデンサＣoutによって発生する共振を抑制する位相差θdump1を出力するダンピング制御部である。
【0042】
尚、ダンピング制御部６２の入力としては、インダクタ２２に流れる電流（２次側直流電流）Ｉloadを用いても良い。
【0043】
ダンピング制御部６２および後述のダンピング制御部６６は、例えば非特許文献４の図２に記載のダンピング回路が用いられる。
【0044】
６３は、電流制御部６１の出力（位相差指令値θacr）からダンピング制御部６２の出力（位相差θdump1）を減算して１セル目用の位相指令値θFB1を出力する減算器である。
【0045】
尚、インダクタ２２が無く共振の恐れがない場合や共振を許容できる場合はダンピング制御部６２を省略してもよい。
【0046】
６４は、１セル目のＤＡＢコンバータ１０1の１次側コンデンサＣinの電圧Ｖin1とｎセル目のＤＡＢコンバータ１０nの１次側コンデンサＣinの電圧Ｖin(n)を入力とし、両者の差分を制御器により増幅し、ｎセル目のコンデンサ電圧の偏差を低減する位相指令値θFB(n)（＝位相差θbal(n)）を出力するコンデンサ電圧バランス制御部である。
【0047】
尚、前記１セル目の１次側コンデンサＣinの電圧Ｖin1に代えて、第１の直流電源１１の電圧Ｖccをセル数（ＤＡＢコンバータの設置台数）で割った平均電圧値（Ｖcc／Ｎcell）を入力としてもよい。
【0048】
図６（ｂ）において６５は、インダクタ２１に流れる電流（１次側直流電流））Ｉinの検出値と、設定した電流指令値Ｉin
*を入力とし、その差分に対してＰＩ制御を行うことで前記検出値を電流指令値に追従させる位相差指令値θacrを出力する電流制御部である。
【0049】
６６は、１台目のＤＡＢコンバータ１０1の１次側コンデンサＣinの電圧Ｖin1を入力とし、インダクタ（２１）と１次側コンデンサＣinによって発生する共振を抑制する位相差θdump1を出力するダンピング制御部である。
【0050】
尚、ダンピング制御部６６の入力としては、インダクタ２１に流れる電流（１次側直流電流）Ｉinや第１の直流電源１１の電圧（入力電圧）Ｖccのどちらか一方又は両方を用いても良い。
【0051】
６７は、電流制御部６５の出力（位相差指令値θacr）からダンピング制御部６６の出力（位相差θdump1）を減算して１セル目用の位相指令値θFB1を出力する減算器である。
【0052】
尚、インダクタ２１が無く共振の恐れがない場合や共振を許容できる場合はダンピング制御部６６を省略してもよい。
【0053】
６４は、図６（ａ）のコンデンサ電圧バランス制御部６４と同一に構成されたコンデンサ電圧バランス制御部である。
【0054】
前記減算器６３、６７の減算出力θFB1（位相指令値）およびコンデンサ電圧バランス制御部６４の出力θFB(n)（位相指令値）は、フィードバック制御により決定された位相指令値（θFB(n)）としてゲート信号生成部３０に入力される。
【0055】
１セル目（ＤＡＢコンバータ１０1）の制御では、入力電力もしくは出力電力の制御である電流制御部（本実施形態例では電源電圧を一定とみなしているため）６１，６５の出力と、ＬＣ共振を抑制するダンピング制御部６２，６６の出力とを適用する。
【0056】
すなわちゲート信号生成部３０は、電流制御部６１又は６５より出力される位相差指令値θacrからダンピング制御部６２、６６より出力される位相差θdump1を、減算器６３又は６７で減算してフィードバックされる位相指令値θFB1と、ゲートパルス幅の指令値Ｗ1(n)，Ｗ2(n)によって１セル目のＤＡＢコンバータ１０1用のゲート信号を生成する。
【0057】
２セル目以降（ＤＡＢコンバータ１０2以降）の制御では各セルのコンデンサ電圧のバランス制御を適用する。すなわちゲート信号生成部３０は、コンデンサ電圧バランス制御部６４からフィードバックされる位相指令値θFB(n)と、ゲートパルス幅の指令値Ｗ1(n)，Ｗ2(n)によってｎセル目のＤＡＢコンバータ１０n用のゲート信号を生成する。
【0058】
上記のように各セルで制御を分割することで、所望の制御を実現するためにセル間で必要な通信は入力電圧値およびコンデンサ電圧の検出値のみでよい。電流制御を行うのは１台目のセルのみなので、電流検出値の情報の各セル間での高速通信が不要である。また、入力が容量性の場合、入力電圧値は高速に変化しないため、セル間の通信負荷を削減できる。
【0059】
また、セルの設置台数に関わらず本発明を適用することができ、セル数変更時の制御の変更点が少なく、設計時間の短縮が可能である。さらに本発明は、並列側の電力制御に限らず、直列側の電力制御でも適用可能である。
【0060】
以上のように実施例１によれば、セル間で通信する信号は、大きく変動しない入出力電圧およびコンデンサ電圧であるため、通信負荷を削減できる。したがって、通信負荷が多いときに適用が困難な光ケーブルや無線通信で制御系を構築でき、省配線化を実現できる。
【実施例0061】
【0062】
図４において４１は、複数台のＤＡＢコンバータ１０1～１０nの入力電圧（１次側コンデンサＣinの電圧）Ｖin(n)、出力電圧（２次側コンデンサＣoutの電圧）Ｖout、電力指令値Ｐ*および絶縁型変圧器３の巻き数比Ｎ1／Ｎ2から、パルス幅の指令値Ｗ1(n)，Ｗ2(n)（図２の動作波形で示した、各インバータの上アーム側半導体スイッチング素子または下アーム側半導体スイッチング素子を同時にＯＮするパルス幅Ｗ11，Ｗ21）と、位相差θFF(n)を計算する位相差・パルス幅計算部である。
【0063】
位相差・パルス幅計算部４１は、例えば非特許文献３の技術を利用して計算を行う。
【0064】
４２は、位相差・パルス幅計算部４１で計算された位相差θFF(n)から、図６の各制御部のフィードバック制御により決定された位相指令値θFB(n)を減算して位相差指令値θ(n)を出力する減算器である。
【0065】
このように減算器４２において、フィードバック制御の位相指令値θFBと位相差・パルス幅計算部４１で計算された位相差θFFの差分をとることで、回路定数のずれや検出誤差などによる伝送電力と電力指令値Ｐ*との誤差が補正される。
【0066】
４３は、位相差・パルス幅計算部４１で計算されたパルス幅Ｗ1(n)，Ｗ2(n)と、減算器４２から出力される位相指令値θ(n)に基づいて各ＤＡＢコンバータ１０1～１０nの１次側単相インバータ１および２次側単相インバータ２のゲート信号（Ｓ１(n)，Ｓ２(n)，Ｓ３(n)，Ｓ４(n)，Ｓ５(n)，Ｓ６(n)，Ｓ７(n)，Ｓ８(n）を生成するゲート信号生成部である。
【0067】
図６の前記減算器６３、６７の減算出力θFB1（位相指令値）およびコンデンサ電圧バランス制御部６４の出力θFB(n)（位相指令値）は、フィードバック制御により決定された位相指令値（θFB(n)）として図４の減算器４２に入力され、位相差θFF(n)との偏差がとられる。
【0068】
１セル目（ＤＡＢコンバータ１０1）の制御では、実施例１の場合と同様に電流制御部６１，６５の出力とダンピング制御部６２，６６の出力を適用する。
【0069】
すなわちゲート信号生成部４３は、減算器６３又は６７の出力がフィードバックされる位相指令値θFB1と位相差・パルス幅計算部４１で計算された位相差θFF(n)との偏差を減算器４２でとった位相指令値θ(n)と、ゲートパルス幅の指令値Ｗ1(n)，Ｗ2(n)によって１セル目のＤＡＢコンバータ１０1用のゲート信号を生成する。
【0070】
２セル目以降（ＤＡＢコンバータ１０2以降）の制御では各セルのコンデンサ電圧のバランス制御を適用する。すなわちゲート信号生成部４３は、コンデンサ電圧バランス制御部６４からフィードバックされる位相指令値θFB(n)と位相差・パルス幅計算部４１で計算された位相差θFF(n)との偏差を減算器４２でとった位相指令値θ(n)と、ゲートパルス幅の指令値Ｗ1(n)，Ｗ2(n)によってｎセル目のＤＡＢコンバータ１０n用のゲート信号を生成する。
【0071】
以上のように位相差・パルス幅計算部４１においてフィードフォワード的にパルス幅および位相差を計算することで電力制御の応答性を向上できる。しかし、セルの損失、デッドタイムやゲートドライバの遅延などによって、計算値通りにパルス幅や位相差が出力されず、電力が指令値に対して偏差が発生するため、検出値と指令値との差分に対してのみフィードバック制御を行う（電流制御部６１，６５）。そのため、フィードバック制御の応答を高速化する必要がない。
【0072】
尚、前述の偏差は過渡条件のときのみに発生するため、電力制御の精度への影響度は低い。
【0073】
以上のように実施例２によれば、位相差・パルス幅計算部を追加したので、電力制御の応答性が向上できる。さらに、コンデンサ電圧のアンバランス率に合わせて（コンデンサ電圧バランス制御部６４の出力に応じて）各セルのパルス幅を変化させるため、コンデンサ電圧バランス制御の過渡状態における電力変換効率が向上できる。
【実施例0074】
実施例３における制御装置は、図５および図６の制御ブロックを備えている。実施例３では、実施例２における位相差・パルス幅計算部４１の入力パラメータの一部を変更して１セル目のパルス幅指令および位相差θFFを計算し、その１セル目のパルス幅指令および位相差θFFを２セル目以降のＤＡＢコンバータの制御に使用する。
【0075】
１セル目の制御ブロックを示す図５（ａ）において、５１は、前記第１の直流電源１１の電圧ＶccをＤＡＢコンバータの設置台数Ｎcellで割った平均電圧値Ｖcc／Ｎcell（入力電圧平均値）、第２の直流電源１２の電圧Ｖload、電力指令値Ｐ*および絶縁型変圧器３の１次巻線と２次巻線の巻き数比Ｎ1／Ｎ2を入力とし、１セル目のＤＡＢコンバータ１０1のインバータ１、２のパルス幅Ｗ11，Ｗ21と位相差θFF1を計算する位相差・パルス幅計算部である。
【0076】
５２は、位相差・パルス幅計算部５１で計算された位相差θFF1から、図６の各制御部のフィードバック制御により決定された位相指令値θFB1を減算して位相差指令値θ1を出力する減算器である。
【0077】
５３は、位相差・パルス幅計算部５１で計算されたパルス幅Ｗ11，Ｗ21と、減算器５２から出力される位相指令値θ1に基づいて１セル目のＤＡＢコンバータ１０1の１次側単相インバータ１および２次側単相インバータ２のゲート信号（Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１，Ｓ５１，Ｓ６１，Ｓ７１，Ｓ８１）を生成するゲート信号生成部である。
【0078】
２セル目以降のＤＡＢコンバータの制御ブロックを示す図５（ｂ）において、５４は、図５（ａ）の位相差・パルス幅計算部５１で計算された１セル目の位相差θFF1から図６の各制御部のフィードバック制御により決定された２セル目以降の位相指令値θFB(n)を減算して２セル目以降の位相差指令値θ(n)を出力する減算器である。
【0079】
図５（ｂ）のゲート信号生成部５３は、位相差・パルス幅計算部５１で計算された１セル目のパルス幅Ｗ11，Ｗ21と、減算器５４の出力である位相差指令値θ(n)に基づいて、２セル目以降のＤＡＢコンバータ１０2～１０nの１次側単相インバータ１および２次側単相インバータ２のゲート信号（Ｓ１(n)，Ｓ２(n)，Ｓ３(n)，Ｓ４(n)，Ｓ５(n)，Ｓ６(n)，Ｓ７(n)，Ｓ８(n）を生成する。
【0080】
図６のコンデンサ電圧バランス制御部６４の過渡動作中はコンデンサ電圧の偏差があるため、パルス幅と位相差が変化する。パルス幅の変化はコンデンサ電圧バランス制御およびダンピング制御の外乱になるため、コンデンサ電圧が大きく変動する場合、コンデンサ電圧バランス制御とダンピング制御の応答性が悪化する。
【0081】
この問題を解決するために本実施例３では位相差、パルス幅の計算には入力電圧平均値（Ｖcc／Ｎcell）を入力とし、コンデンサ電圧のアンバランス率に関係なく全セルの制御系で同じ位相差、パルス幅（θFF1，Ｗ11，Ｗ21）を使用する。これにより、コンデンサ電圧の変動によるコンデンサ電圧バランス制御部６４とダンピング制御部６２，６６への外乱が低減できるため、応答性を改善できる。
【0082】
このように電圧バランス制御の応答性が向上するため、入力コンデンサ容量を小さくでき、装置の小型化が可能である。