特開 2023-82723 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023082723

(43)【公開日】2023-06-15

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02J 3/46 20060101AFI20230608BHJP

   H02J 3/38 20060101ALI20230608BHJP

   H02J 3/00 20060101ALI20230608BHJP

【ＦＩ】

H02J3/46

H02J3/38 110

H02J3/00 170

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2021196587

(22)【出願日】2021-12-03

(71)【出願人】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林 博通

(74)【代理人】

【識別番号】100092613

【弁理士】

【氏名又は名称】富岡 潔

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤 英久

(74)【代理人】

【識別番号】100210240

【弁理士】

【氏名又は名称】太田 友幸

(72)【発明者】

【氏名】東海林 和

【テーマコード（参考）】

5G066

【Ｆターム（参考）】

5G066AA03

5G066HA15

5G066HB02

5G066HB09

5G066JA05

5G066JB03

(57)【要約】

【課題】ＶＳＧモデルによって仮想同期発電機制御がなされる電力変換装置において、ＶＳＧモデルの出力周波数変化率を制限する。
【解決手段】同期制御出力Ｐｍ＿ｓｙｎｃからガバナ項の出力を減じて同期制御出力の変化量を求める減算器３１と、減算器３１の出力を、設定した周波数変化率制限値の範囲内に制限するリミッタ３２と、リミッタ３２の出力にガバナ項の出力を加算する加算器３３を備えた変化率制限処理部３０を設け、加算器３３の出力と機械入力指令Ｐｍを加算器２１で加算し、その加算出力から電気出力Ｐｅを減算器２２により減算し、減算器２２の出力と前記ガバナ項の出力との偏差を積分器２４で積分した積分出力に、バッファ２６の出力を加算器２５で加算して周波数偏差Δωｒを求め、前記ガバナ項は、バッファ２６に保存した前回の周波数偏差に、乗算器２７のガバナゲインＫｇｏｖを乗算して得る。
【選択図】 図３

【特許請求の範囲】

【請求項1】

電源系統と分散型電源の共通接続点に、前記分散型電源と連系可能に接続され、ＶＳＧ（Ｖｉｒｔｕａｌ Ｓｙｎｃｈｒｏｎｏｕｓ Ｇｅｎｅｒａｔｏｒｓ）モデルによって仮想同期発電機制御がなされる電力変換装置であって、
前記ＶＳＧモデルは、
前記電源系統の電圧を検出した信号をフィードバックして同期制御を行った結果の同期制御出力と機械入力指令の加算出力から、電力変換装置の出力電力を検出した電気出力を減算する加減算部と、
前記加減算部の出力と、周波数偏差成分の前回値にガバナゲインを乗じたものとの差分を、慣性定数および演算周期で積分して周波数偏差成分を出力する積分項と、
前記積分項から出力された周波数偏差成分の前回値にガバナゲインを乗じるガバナ項と、
前記周波数偏差成分に定格周波数成分を加算して出力周波数とする出力周波数生成部と、
前記加減算部における、前記機械入力に加算される前の同期制御出力に変化率制限処理を施す変化率制限処理部であって、前記同期制御出力から前記ガバナ項の出力を減じて同期制御出力の変化量を求める減算器と、前記減算器で求められた同期制御出力の変化量を、設定した周波数変化率制限値の範囲内に制限するリミッタと、前記リミッタの出力に前記ガバナ項の出力を加算する加算器と、を有した変化率制限処理部と、
を備えていることを特徴とする電力変換装置。

【請求項2】

電源系統と分散型電源の共通接続点に、前記分散型電源と連系可能に接続され、ＶＳＧ（Ｖｉｒｔｕａｌ Ｓｙｎｃｈｒｏｎｏｕｓ Ｇｅｎｅｒａｔｏｒｓ）モデルによって仮想同期発電機制御がなされる電力変換装置であって、
前記ＶＳＧモデルは、
前記電源系統の電圧を検出した信号をフィードバックして同期制御を行った結果の同期制御出力と機械入力指令を加算した後、該加算出力から、電力変換装置の出力電力を検出した電気出力を減算する加減算部と、
前記加減算部の出力と、周波数偏差成分の前回値にガバナゲインを乗じたものとの差分を、慣性定数および演算周期で積分して周波数偏差成分を出力する積分項と、
前記積分項から出力された周波数偏差成分の前回値にガバナゲインを乗じるガバナ項と、
前記周波数偏差成分に定格周波数成分を加算して出力周波数とする出力周波数生成部と、
前記加減算部における、前記同期制御出力と機械入力指令の加算出力に変化率制限処理を施す変化率制限処理部であって、前記同期制御出力と機械入力指令の加算出力から前記ガバナ項の出力を減じる減算器と、前記減算器の出力を、設定した周波数変化率制限値の範囲内に制限するリミッタと、前記リミッタの出力に前記ガバナ項の出力を加算する加算器と、を有した変化率制限処理部と、
を備えていることを特徴とする電力変換装置。

【請求項3】

前記ＶＳＧモデルにおける変化率制限処理部の周波数変化率制限値ωｒａｔｅｌｉｍは、次の（４）式を満たすように設定されていることを特徴とする請求項１又は２に記載の電力変換装置。

【数4】

（Ｐｉｎは加減算部の出力、Ｍは積分項の慣性定数、Ｋｇｏｖはガバナ項におけるガバナゲイン、Δωｒ（ｎ－１）は周波数偏差成分の前回値）

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、仮想同期発電機制御を搭載した電力変換装置の制御方法に関する。

【背景技術】

【0002】

従来、例えば特許文献１では、電源系統に対する発電機の同期投入に際して、同期対象である電源系統の周波数や位相をフィードバックして発電機回転数を制御することで、発電機の位相を電源系統と同期させる同期制御手法が提案されている。

【0003】

他方、同期発電機の動揺方程式を模擬した仮想同期発電機モデル（ＶＳＧ（Ｖｉｒｔｕａｌ Ｓｙｎｃｈｒｏｎｏｕｓ Ｇｅｎｅｒａｔｏｒｓ）モデル）制御を行う電力変換装置の先行例に、特許文献２、特許文献３がある。電力変換装置は動揺方程式によって求めた周波数で駆動する発電機のように（仮想発電機）動作する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００３－２８４２４６号公報

【特許文献2】特開２０１７－１２７１４１号公報

【特許文献3】特許第６３８６７１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明で想定するシステム構成を図１に、電力変換器内部のＶＳＧモデルを図２に示す。システム構成は特許文献１と同様に電源系統への同期投入を想定しているが、発電機の代わりとして仮想同期発電機制御を行う電力変換器があり、分散型電源が連系している。

【0006】

図１において、電源系統１の出力側には、遮断器２ａ，２ｂ，２ｃを介して分散型電源３、構内負荷４が接続されている。

【0007】

５は、半導体スイッチング素子を備え、仮想同期発電機制御により直流電力を交流電力に変換する電力変換器である。電力変換器５の交流出力側はＬＣフィルタ部６、変圧器７および遮断器２ｄを介して、遮断器２ａと遮断器２ｂ、２ｃの共通接続点８に接続されている。

【0008】

９は、電源系統１の系統電圧を計器用変圧器１０によって検出した信号（Ｖｓｙｓ）をフィードバックして同期制御を行う同期制御部である。

【0009】

１１は、ＬＣフィルタ部６の出力電流を変流器１２により検出し、それをｕｖｗ／ｄｑ座標変換器１３で座標変換した電流値と、ＬＣフィルタ部６の出力電圧を計器用変圧器１４により検出し、それをｕｖｗ／ｄｑ座標変換器１５で座標変換した電圧値とに基づいて、電力変換器５の出力電力を演算して電気出力Ｐｅとして出力する出力電力算出部である。

【0010】

１６は、座標変換器１５から出力される電圧値が電力変換器５の出力電圧指令値｜Ｖａｃ｜＊となるように制御する電圧制御器（ＡＶＲ）である。

【0011】

１７は、機械入力指令Ｐｍ、同期制御部９の出力Ｐｍ＿ｓｙｎｃおよび出力電力算出部１１の出力Ｐｅを入力とし、後述する図２の構成によって出力周波数ωｒを出力するＶＳＧモデルである。

【0012】

１８は、ＶＳＧモデル１７から出力された出力周波数ωｒを積分して位相θｒを出力する積分器である。

【0013】

電圧制御器１６の出力電圧はｄｑ／ｕｖｗ座標変換器１９で座標変換されることによりｕｖｗ相の電圧指令が得られる。

【0014】

２０は、前記ｕｖｗ相の電圧指令とキャリア信号の比較により、電力変換器５の半導体スイッチング素子を制御するゲート信号を生成するＰＷＭ変調器である。

【0015】

尚、ｕｖｗ／ｄｑ座標変換器１３、１５、ｄｑ／ｕｖｗ座標変換器１９は、積分器１８から出力される位相θｒによって各々座標変換がなされる。

【0016】

ＶＳＧモデル１７の構成を示す図２において、同期制御の出力Ｐｍ＿ｓｙｎｃ（図１の同期制御部９の出力）と機械入力指令Ｐｍは加算器２１により加算され、その加算出力は、減算器２２において電気出力Ｐｅ（図１の出力電力算出部１１の出力）が減算される。

【0017】

２３は、加算器２２の加算出力から、後述のガバナ項の出力（周波数偏差成分の前回値にガバナゲインを乗じた出力）を減算する減算器である。

【0018】

２４は、減算器２３の出力を演算周期Ｔｓ／慣性定数Ｍにより積分する積分器である。

【0019】

積分器２４の出力は、加算器２５において後述のバッファ２６の出力と加算されて周波数偏差Δωｒが得られる。

【0020】

バッファ２６は、周波数偏差Δωｒを１演算回遅延させて周波数偏差成分の前回値を出力する。

【0021】

２７は、バッファ２６から出力される周波数偏差成分の前回値にガバナゲインＫｇｏｖを乗じる乗算器であり、乗算器２７の出力がガバナ項の出力となる。

【0022】

２８は、加算器２５から出力される周波数偏差Δωｒに、定格周波数を表す１を加算して出力周波数ωｒを出力する加算器である。

【0023】

ここで、周波数や位相のフィードバック制御（同期制御）によって、仮想同期発電機制御を行う電力変換器５の出力周波数を制御し、電源系統１へ同期投入を行う場合を考える。同期制御の内容は、同期対象とＶＳＧモデルの位相差を偏差とした比例制御や比例積分制御、特許文献１のような周波数オフセットと位相制御の複合などが考えられる。同期制御の出力Ｐｍ＿ｓｙｎｃは、ＶＳＧモデル１７の機械入力指令Ｐｍに加算することで出力周波数を制御する。

【0024】

このときＶＳＧモデルの慣性定数ＭやガバナゲインＫｇｏｖ、同期制御部の設計によっては、ＶＳＧモデル１７の出力周波数ωｒが急変することで周波数変化率（ＲｏＣｏＦ）が大きくなり、電力変換装置に連系している太陽光ＰＣＳ等の分散型電源（３）が単独運転を誤検出する恐れがある。

【0025】

仮想同期発電機では慣性定数ＭやガバナゲインＫｇｏｖを任意のタイミングで自由に変更できるため、パラメータに依らず、周波数変化率を一定以下に抑えながら運転する同期制御が求められる。

【0026】

本発明は、上記課題を解決するものであり、その目的は、ＶＳＧモデルによって仮想同期発電機制御がなされる電力変換装置において、ＶＳＧモデルの出力周波数変化率を制限することにある。

【課題を解決するための手段】

【0027】

上記課題を解決するための請求項１に記載の電力変換装置は、
電源系統と分散型電源の共通接続点に、前記分散型電源と連系可能に接続され、ＶＳＧ（Ｖｉｒｔｕａｌ Ｓｙｎｃｈｒｏｎｏｕｓ Ｇｅｎｅｒａｔｏｒｓ）モデルによって仮想同期発電機制御がなされる電力変換装置であって、
前記ＶＳＧモデルは、
前記電源系統の電圧を検出した信号をフィードバックして同期制御を行った結果の同期制御出力と機械入力指令の加算出力から、電力変換装置の出力電力を検出した電気出力を減算する加減算部と、
前記加減算部の出力と、周波数偏差成分の前回値にガバナゲインを乗じたものとの差分を、慣性定数および演算周期で積分して周波数偏差成分を出力する積分項と、
前記積分項から出力された周波数偏差成分の前回値にガバナゲインを乗じるガバナ項と、
前記周波数偏差成分に定格周波数成分を加算して出力周波数とする出力周波数生成部と、
前記加減算部における、前記機械入力に加算される前の同期制御出力に変化率制限処理を施す変化率制限処理部であって、前記同期制御出力から前記ガバナ項の出力を減じて同期制御出力の変化量を求める減算器と、前記減算器で求められた同期制御出力の変化量を、設定した周波数変化率制限値の範囲内に制限するリミッタと、前記リミッタの出力に前記ガバナ項の出力を加算する加算器と、を有した変化率制限処理部と、
を備えていることを特徴とする。

【0028】

請求項２に記載の電力変換装置は、
電源系統と分散型電源の共通接続点に、前記分散型電源と連系可能に接続され、ＶＳＧ（Ｖｉｒｔｕａｌ Ｓｙｎｃｈｒｏｎｏｕｓ Ｇｅｎｅｒａｔｏｒｓ）モデルによって仮想同期発電機制御がなされる電力変換装置であって、
前記ＶＳＧモデルは、
前記電源系統の電圧を検出した信号をフィードバックして同期制御を行った結果の同期制御出力と機械入力指令を加算した後、該加算出力から、電力変換装置の出力電力を検出した電気出力を減算する加減算部と、
前記加減算部の出力と、周波数偏差成分の前回値にガバナゲインを乗じたものとの差分を、慣性定数および演算周期で積分して周波数偏差成分を出力する積分項と、
前記積分項から出力された周波数偏差成分の前回値にガバナゲインを乗じるガバナ項と、
前記周波数偏差成分に定格周波数成分を加算して出力周波数とする出力周波数生成部と、
前記加減算部における、前記同期制御出力と機械入力指令の加算出力に変化率制限処理を施す変化率制限処理部であって、前記同期制御出力と機械入力指令の加算出力から前記ガバナ項の出力を減じる減算器と、前記減算器の出力を、設定した周波数変化率制限値の範囲内に制限するリミッタと、前記リミッタの出力に前記ガバナ項の出力を加算する加算器と、を有した変化率制限処理部と、
を備えていることを特徴とする。

【0029】

請求項３に記載の電力変換装置は、請求項１又は２において、
前記ＶＳＧモデルにおける変化率制限処理部の周波数変化率制限値ωｒａｔｅｌｉｍは、次の（４）式を満たすように設定されていることを特徴とする。

【0030】

【数4】

【0031】

（Ｐｉｎは加減算部の出力、Ｍは積分項の慣性定数、Ｋｇｏｖはガバナ項におけるガバナゲイン、Δωｒ（ｎ－１）は周波数偏差成分の前回値）

【発明の効果】

【0032】

（１）請求項１、３に記載の発明によれば、同期制御出力の変化によるＶＳＧモデルの出力周波数変化率が制限され、同期制御中の電力変換装置に連系している分散型電源の単独運転誤検出を防止することができる。
（２）請求項２、３に記載の発明によれば、同期制御出力および機械入力の変化によるＶＳＧモデルの出力周波数変化率が制限され、同期制御中の電力変換装置に連系している分散型電源の単独運転誤検出を防止することができる。

【図面の簡単な説明】

【0033】

【図1】本発明が適用される電力変換装置のシステム構成図。

【図2】従来のＶＳＧモデルの構成図。

【図3】本発明の実施例１によるＶＳＧモデルの構成図。

【図4】本発明の実施例２によるＶＳＧモデルの構成図。

【図5】単純化したＶＳＧモデルの構成図。

【発明を実施するための形態】

【0034】

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。

【実施例0035】

本実施例１では、図１のシステム構成におけるＶＳＧモデル１７を図３のように構成した。図３において図２と同一部分は同一符号をもって示している。図３において図２と異なる点は、同期制御出力Ｐｍ＿ｓｙｎｃの入力部と加算器２１の一方の入力端との間に、ＶＳＧモデル１７の出力周波数ωｒの変化率を制限する処理を行う変化率制限処理部３０を設けた点にあり、その他の部分は図２と同様に構成されている。

【0036】

前記加算器２１および減算器２２は本発明の加減算部を構成し、前記バッファ２６と乗算器２７は本発明のガバナ項を構成し、前記加算器２８は本発明の出力周波数生成部を構成している。

【0037】

前記変化率制限処理部３０内の３１は、同期制御出力Ｐｍ＿ｓｙｎｃから、ガバナ項の出力、すなわち前回の出力周波数の偏差Δωｒ（バッファ２６の出力）にガバナゲインＫｇｏｖを乗じた値（乗算器２７の出力）を減算して、同期制御出力の変化量を求める減算器である。

【0038】

変化率制限処理部３０内の３２は、減算器３１から出力される同期制御出力の変化量が、±Ｍ＊周波数変化率制限値ωｒａｔｅｌｉｍの範囲内であればそのまま入力し、±Ｍ＊ωｒａｔｅｌｉｍ外の場合は前記変化量をＭ＊ωｒａｔｅｌｉｍに制限するリミッタである。

【0039】

リミッタ３２の出力は加算器３３において前記ガバナ項の出力（乗算器２７の出力）と加算され、加算器３３の出力は加算器２１において機械入力指令Ｐｍと加算される。

【0040】

加算器２１の出力から電気出力Ｐｅを減算する減算器２２以降の構成、動作は図２で述べたものと同様であるが、ＶＳＧモデルを、解析のために図５のように単純化して考える。

【0041】

図５において、図３と同一部分は同一符号をもって示しており、入力Ｐｉｎは本発明の加減算部の出力、すなわち減算器２２の出力を表している。

【0042】

図５において、加算器２５から出力される周波数偏差Δωｒ（ｎ）（ｎは演算回数）の変化率ｄωｒ／ｄｔは、バッファ２６に保存されている前回値Δωｒ（ｎ－１）と入力Ｐｉｎ、演算周期Ｔｓによって、次の（１）式、（２）式のように求められる。

【0043】

【数1】

【0044】

【数2】

【0045】

ここで、変化率ｄωｒ／ｄｔを周波数変化率制限値ωｒａｔｅｌｉｍ以下に抑えるためのＰｉｎ条件を次の（３）式、（４）式で求める。

【0046】

【数3】

【0047】

【数4】

【0048】

よって、（４）式を満たすようにＰｉｎに制限処理をかけることで、周波数変化率制限値ωｒａｔｅｌｉｍ以下の周波数変化率に制限することができる。

【0049】

ここで、図２のＶＳＧモデルに（４）式を適用するとＰｉｎは次の（５）式となる。

【0050】

【数5】

【0051】

変化率ｄωｒ／ｄｔを抑えるためには、加算器２５から出力される周波数偏差Δωｒを直接制限してもよいが、入力の機械入力Ｐｍや電気出力Ｐｅは指令変更や系統擾乱時の変動に対応するため、周波数変化率制限の影響を受けたくない場合がある。そこで（４）式を使用した入力制限を用いて、変化率制限の対象としたい項にのみ周波数変化率制限を実施する。

【0052】

以上のように実施例１によれば、同期制御出力Ｐｍ＿ｓｙｎｃのみに（４）式の制限処理を設けることで、同期制御出力の変化によるＶＳＧモデルの周波数変化率が制限される。機械入力Ｐｍや電気出力Ｐｅが変化した影響による周波数変化率は制限されない。同期制御からの入力による周波数変化率を一定値未満に制限することにより、同期制御中の電力変換装置に連系している分散型電源（３）の単独運転誤検出を防止することができる。

【実施例0053】

本実施例２では、図１のシステム構成におけるＶＳＧモデル１７を図４のように構成した。図４において図２と同一部分は同一符号をもって示している。図４において図２と異なる点は、加算器２１の出力側と減算器２２の正側入力端との間に、ＶＳＧモデル１７の出力周波数ωｒの変化率を制限する処理を行う変化率制限処理部４０を設けた点にあり、その他の部分は図２と同様に構成されている。

【0054】

前記加算器２１および減算器２２は本発明の加減算部を構成し、前記バッファ２６と乗算器２７は本発明のガバナ項を構成し、前記加算器２８は本発明の出力周波数生成部を構成している。

【0055】

前記変化率制限処理部４０内の４１は、加算器２１の加算出力である機械入力Ｐｍ’から、ガバナ項の出力、すなわち前回の出力周波数の偏差Δωｒ（バッファ２６の出力）にガバナゲインＫｇｏｖを乗じた値（乗算器２７の出力）を減算して、Ｐｍ’の変化量を求める減算器である。

【0056】

変化率制限処理部４０内の４２は、減算器４１の出力（Ｐｍ’の変化量）が、±Ｍ＊周波数変化率制限値ωｒａｔｅｌｉｍの範囲内であればそのまま入力し、±Ｍ＊ωｒａｔｅｌｉｍ外の場合は前記変化量をＭ＊ωｒａｔｅｌｉｍに制限するリミッタである。

【0057】

リミッタ４２の出力は加算器４３において前記ガバナ項の出力（乗算器２７の出力）と加算され、加算器４３の出力は減算器２２において電気出力Ｐｅが減算される。減算器２２以降の構成、動作は図２で述べたものと同様である。

【0058】

本実施例２においても、実施例１と同様に、減算器２２以降の構成を図５のように単純化したＶＳＧモデルとして考え、前記（１）式～（４）式に基づいてＶＳＧモデルの出力周波数の変化率制限を行うことができる。

【0059】

以上のように実施例２によれば、機械入力指令Ｐｍと同期制御出力Ｐｍ＿ｓｙｎｃを加算した後（加算器２１の出力）に（４）式の変化率制限処理を設けることで、同期制御出力および機械入力指令の変化によるＶＳＧモデルの周波数変化率が制限される。電気出力Ｐｅが変化した影響による周波数変化率は制限されない。機械入力および同期制御からの入力による周波数変化率を一定値未満に制限することにより、同期制御中の電力変換装置に連系している分散型電源（３）の単独運転誤検出を防止することができる。

【0060】

ここで、実施例１と実施例２の選択条件について説明する。同期制御出力Ｐｍ＿ｓｙｎｃの変動が大きい場合には、実施例１を用いるのがよい。機械入力指令Ｐｍまたは機械入力Ｐｍ’の変動が大きい場合には、実施例２を用いるのがよい。