特開 2023-83225 記憶装置の許可管理を行うエレクトロニクス装置及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023083225

(43)【公開日】2023-06-15

(54)【発明の名称】記憶装置の許可管理を行うエレクトロニクス装置及び方法

(51)【国際特許分類】

   G06F 21/78 20130101AFI20230608BHJP

   H04L 9/06 20060101ALI20230608BHJP

   G06F 21/62 20130101ALI20230608BHJP

   G06F 7/58 20060101ALI20230608BHJP

【ＦＩ】

G06F21/78

H04L9/06 Z

G06F21/62 318

G06F7/58 680

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2022185297

(22)【出願日】2022-11-18

(31)【優先権主張番号】63/286,083

(32)【優先日】2021-12-05

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/961,528

(32)【優先日】2022-10-06

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】520196623

【氏名又は名称】▲しゃーん▼碼科技股▲ふん▼有限公司

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】▲呉▼ 孟益

(72)【発明者】

【氏名】▲呉▼ 家徹

(72)【発明者】

【氏名】楊 青松

(57)【要約】

【課題】 記憶装置の許可管理を行うエレクトロニクス装置及び方法を提供する。
【解決手段】 記憶装置は複数のストレージブロックを含む。当該エレクトロニクス装置は、コントローラと、複数の専用インタフェースとを含み、該複数の専用インタフェースはコントローラの複数のポートに結合される。コントローラは、記憶装置のアクセス制御を実行するように構成される。複数の専用インタフェースは複数のストレージブロックに対応し、複数の専用インタフェースの各専用インタフェースが、コントローラを介して各専用インタフェースに対応する複数のストレージブロックのうちの１つにアクセスするための専用チャネルを提供するように構成される。
【選択図】 図１

【特許請求の範囲】

【請求項1】

記憶装置の許可管理を行うエレクトロニクス装置であって、前記記憶装置は複数のストレージブロックを有し、当該エレクトロニクス装置は、
前記記憶装置のアクセス制御を実行するように構成されたコントローラと、
前記コントローラの複数のポートに結合された複数の専用インタフェースであり、当該複数の専用インタフェースは前記複数のストレージブロックに対応し、当該複数の専用インタフェースの各専用インタフェースが、前記コントローラを介して前記各専用インタフェースに対応する前記複数のストレージブロックのうちの１つにアクセスするための専用チャネルを提供するように構成される、複数の専用インタフェースと、
を有する、エレクトロニクス装置。

【請求項2】

前記コントローラに結合され、前記コントローラを介して前記複数のストレージブロックの全てにアクセスするためのルートチャネルを提供するように構成されたルートインタフェース、
を更に有する請求項１に記載のエレクトロニクス装置。

【請求項3】

前記ルートインタフェースに結合されたホスト装置が前記記憶装置の品質チェックを実行し、該品質チェックが完了した後、前記ルートインタフェースの少なくとも一部が一時的又は永続的に無効化される、請求項２に記載のエレクトロニクス装置。

【請求項4】

前記ルートインタフェースに結合されたホスト装置が前記コントローラにエントロピーシードを送信し、該エントロピーシードの送信が完了した後、前記ルートインタフェースの少なくとも一部が一時的又は永続的に無効化される、請求項２に記載のエレクトロニクス装置。

【請求項5】

前記ルートインタフェースに結合されたホスト装置が前記複数のストレージブロックのセキュアフラグを設定し、該セキュアフラグの設定が完了した後、前記ルートインタフェースの少なくとも一部が一時的又は永続的に無効化される、請求項２に記載のエレクトロニクス装置。

【請求項6】

前記複数のストレージブロックのうちのいずれかのストレージブロックにアクセスすることの許可が、前記複数のストレージブロックの各々に対応する前記セキュアフラグが設定されているか否かによって決定される、請求項５に記載のエレクトロニクス装置。

【請求項7】

前記コントローラは、前記複数の専用インタフェースに複数のハードウェア固有キー（ＨＵＫ）をそれぞれ割り当て、前記コントローラは、前記複数の専用インタフェースのうちの第１の専用インタフェースに対応した、前記複数のストレージブロックのうちの第１のストレージブロックのアクセスを、前記第１の専用インタフェースに割り当てられたＨＵＫを用いて制御する、請求項１に記載のエレクトロニクス装置。

【請求項8】

前記コントローラは、
前記コントローラのエントロピーシードに従って前記複数のＨＵＫを生成するように構成されたキー導出関数（ＫＤＦ）回路、
を有する、請求項７に記載のエレクトロニクス装置。

【請求項9】

前記コントローラの前記エントロピーシードは、前記コントローラの外部から伝送される、請求項８に記載のエレクトロニクス装置。

【請求項10】

前記複数の専用インタフェースと前記複数のストレージブロックは一対一で互いに対応している、請求項１に記載のエレクトロニクス装置。

【請求項11】

前記コントローラは、前記第１の専用インタフェースに割り当てられた前記ＨＵＫと、前記第１の専用インタフェースを介して受信したアクセスコマンドとに従って、前記第１のストレージブロックについてのマッピングを実行する、請求項７に記載のエレクトロニクス装置。

【請求項12】

前記コントローラは、
暗号化されたデータを生成するために、前記各専用インタフェースからのデータを、前記各専用インタフェースに割り当てられたＨＵＫを用いて暗号化するように構成された暗号化回路、
を有し、
前記コントローラは、前記暗号化されたデータを、前記各専用インタフェースに対応するストレージブロックに格納する、
請求項７に記載のエレクトロニクス装置。

【請求項13】

前記暗号化回路は、少なくとも１つの排他的ＯＲ（ＸＯＲ）論理回路を有し、該少なくとも１つのＸＯＲ論理回路は、前記暗号化されたデータを生成するために、前記各専用インタフェースに割り当てられた前記ＨＵＫ及び前記各専用インタフェースからの前記データに対して、少なくとも１つのＸＯＲ論理演算を実行するように構成される、請求項１２に記載のエレクトロニクス装置。

【請求項14】

前記暗号化回路は、先進的暗号化標準（ＡＥＳ）アルゴリズムを採用することによって、前記各専用インタフェースからの前記データを暗号化する、請求項１２に記載のエレクトロニクス装置。

【請求項15】

前記暗号化回路は、データ暗号化標準（ＤＥＳ）アルゴリズムを採用することによって、前記各専用インタフェースからの前記データを暗号化する、請求項１２に記載のエレクトロニクス装置。

【請求項16】

記憶装置の許可管理を行う方法であって、前記記憶装置は複数のストレージブロックを有し、当該方法は、
第１の専用インタフェースを用いて、前記複数のストレージブロックのうちの第１のストレージブロックにアクセスするための第１の専用チャネルを提供し、
第２の専用インタフェースを用いて、前記複数のストレージブロックのうちの第２のストレージブロックにアクセスするための第２の専用チャネルを提供し、
コントローラを用いて、前記第１の専用インタフェースに結合されたホスト装置が前記第２のストレージブロックにアクセスするのを防止する、
ことを有する方法。

【請求項17】

前記コントローラを用いて、前記第１の専用インタフェースに結合された前記ホスト装置が前記第２のストレージブロックにアクセスするのを防止することは、
前記第１の専用インタフェース及び前記第２の専用インタフェースに、それぞれ、第１のハードウェア固有キー（ＨＵＫ）及び第２のＨＵＫを割り当て、
前記第１のストレージブロック及び前記第２のストレージブロックのアクセスを制御するために、それぞれ、前記第１のＨＵＫ及び前記第２のＨＵＫを使用する、
ことを有し、
前記第１のＨＵＫは前記第２のＨＵＫとは異なる、
請求項１６に記載の方法。

【請求項18】

前記第１のＨＵＫ及び前記第２のＨＵＫは、キー導出関数（ＫＤＦ）回路により、前記コントローラのエントロピーシードに従って生成される、請求項１７に記載の方法。

【請求項19】

当該方法は更に、
前記コントローラに結合されたルートインタフェースを介して、前記コントローラの外部から前記コントローラに前記エントロピーシードを伝送する、
ことを有し、
前記エントロピーシードの伝送が完了した後、前記ルートインタフェースは一時的又は永続的に無効化される、
請求項１８に記載の方法。

【請求項20】

前記コントローラに内蔵された物理的複製困難関数（ＰＵＦ）デバイスによって前記エントロピーシードを生成する、
ことを更に有する請求項１８に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、許可管理に関し、より具体的には、記憶装置の許可管理を行うエレクトロニクス装置及び方法に関する。

【背景技術】

【0002】

電子システムの動作を支援する記憶装置は、複数の記憶空間にパーティション分けされ、それら記憶空間の各々がコンテナと称され得る。電子システム上で実行される異なるアプリケーションにそれぞれ異なるコンテナが用意され得る。関連技術においては、複数の異なるコンテナのアクセス動作が同じインタフェースを介して実行される。例えば、複数の異なるコンテナに関するアクセス制御がソフトウェアによって管理され得る。複数の異なるコンテナにアクセスするために用意された特定のハードウェアレベル分割は存在しない。さらに、暗号化と解読の処理が必要な場合、複数の異なるコンテナのデータを暗号化又は解読するのに１つのキーを使用するのが通常である。そのため、記憶装置内のセキュアなパーティションと非セキュアなパーティションのアクセス許可を効果的に管理することが難しい。

【0003】

従って、複数の異なるコンテナのアクセスパスをハードウェアレベルで明確にパーティション分けし、それによって記憶装置の許可管理の堅牢性を向上させるために、新規な方法及び関連アーキテクチャが必要とされる。

【発明の概要】

【0004】

本発明の１つの目的は、副作用を導入することなく又は副作用を導入する可能性の低い方法で関連技術の問題を解決するための、記憶装置の許可管理を行うエレクトロニクス装置及び方法を提供することである。

【0005】

本発明の少なくとも１つの実施形態は、記憶装置の許可管理を行うエレクトロニクス装置を提供する。記憶装置は複数のストレージブロックを有し得る。当該エレクトロニクス装置は、コントローラと、複数の専用インタフェースとを有することができ、該複数の専用インタフェースはコントローラの複数のポートに結合される。コントローラは、記憶装置のアクセス制御を実行するように構成される。複数の専用インタフェースは複数のストレージブロックに対応し、複数の専用インタフェースの各専用インタフェースが、コントローラを介して各専用インタフェースに対応する複数のストレージブロックのうちの１つにアクセスするための専用チャネルを提供するように構成される。

【0006】

本発明の少なくとも１つの実施形態は、記憶装置の許可管理を行う方法を提供する。記憶装置は複数のストレージブロックを有し得る。当該方法は、第１の専用インタフェースを用いて、複数のストレージブロックのうちの第１のストレージブロックにアクセスするための第１の専用チャネルを提供し、第２の専用インタフェースを用いて、複数のストレージブロックのうちの第２のストレージブロックにアクセスするための第２の専用チャネルを提供し、コントローラを用いて、第１の専用インタフェースに結合されたホスト装置が第２のストレージブロックにアクセスするのを防止する、ことを有し得る。

【0007】

本発明の実施形態は、異なるコンテナ、例えばストレージブロックなど、にアクセスするために、異なるハードウェアパス、例えば専用インタフェース、を提供する。さらに、ホスト装置（例えば、ハッキング機器）が、特定のストレージブロックに、該特定のストレージブロックにアクセスする許可を持たないインタフェースを介してアクセスするのを防ぐために、専用インタフェースの各々に固有のキーを割り当てることができる。それ故に、記憶装置の許可管理の堅牢性を向上させることができる。

【0008】

様々な図及び図面に示される好適実施形態の以下の詳細な説明を読んだ後、本発明のこれら及び他の目的が当業者に明らかになるであろう。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施形態に従ったエレクトロニクス装置を示す図である。

【図2】本発明の一実施形態に従った、図１に示したエレクトロニクス装置の一部詳細を示す図である。

【図3】本発明の一実施形態に従った、ルートインタフェースを介した、図２に示したエレクトロニクス装置の一部ルート制御を示す図である。

【図4】本発明の一実施形態に従った、コントローラにエントロピーシードを伝送する動作を示す図である。

【図5】本発明の一実施形態に従った、内蔵デバイスを用いてエントロピーシードを自己生成する動作を示す図である。

【図6】本発明の一実施形態に従った、ハードウェア固有キーを割り当てる動作を示す図である。

【図7】本発明の一実施形態に従った、図２に示したエレクトロニクス装置を介した記憶装置のデータアクセスを示す図である。

【図8】本発明の一実施形態に従った、記憶装置の許可管理を行う方法の動作フローを示す図である。

【発明を実施するための形態】

【0010】

図１は本発明の一実施形態に従ったエレクトロニクス装置１００を示す図であり、エレクトロニクス装置１００は、例えばサブシステムＳｙｓ－１、Ｓｙｓ－２、…、及びＳｙｓ－Ｎなどの少なくとも１つのホスト装置が例えば不揮発性メモリ（ＮＶＭ）５０などの記憶装置にアクセスするための、関係する制御を実行するように構成される。ＮＶＭ５０の例は、以下に限られないが、ワンタイムプログラマブル（ＯＴＰ）メモリ、マルチタイムプログラマブル（ＭＴＰ）メモリ、電子ヒューズ（ｅＦｕｓｅ）メモリ、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）、及び抵抗ランダムアクセスメモリ（ＲＲＡＭ）を含み得る。

【0011】

図１に示すように、エレクトロニクス装置１００は、コントローラ１００Ｃ、専用インタフェース１２０－１、１２０－２、…、及び１２０－Ｎ（簡潔さのための図では“Ｉ／Ｆ”とラベル付ける）、及びルートインタフェース１１０（簡潔さのために図では“ルートＩ／Ｆ”とラベル付ける）を有し得る。コントローラ１００Ｃは、ＮＶＭ５０のアクセス制御を実行するように構成される。専用インタフェース１２０－１、１２０－２、…、及び１２０－Ｎは、コントローラの複数のポートに結合される。例えば、複数の専用インタフェース、コントローラの複数のポート、及び複数のストレージブロックは、一対一で互いに対応している。より具体的には、専用インタフェース１２０－１がコントローラ１００Ｃのポート＃１に結合され、専用インタフェース１２０－２がコントローラ１００Ｃのポート＃２に結合され、そして、残りは類推されることができ、例えば、専用インタフェース１２０－Ｎがコントローラ１００Ｃのポート＃Ｎに結合される。この実施形態において、ＮＶＭ５０は、例えば第１ストレージブロック、第２ストレージブロック、…、及び第Ｎストレージブロックなどの複数のストレージブロックを有することができ、複数のストレージブロックの各々を、特定の機能をサポートするためのコンテナとして参照することができる。専用インタフェース１２０－１、１２０－２、…、及び１２０－Ｎは、複数のストレージブロックにそれぞれ対応することができ、専用インタフェース１２０－１、１２０－２、…、及び１２０－Ｎの各専用インタフェースが、コントローラ１００Ｃを介して当該各専用インタフェースの対応するストレージブロックにアクセスするための専用チャネルを提供するように構成される。より具体的には、専用インタフェース１２０－１が、第１ストレージブロックにアクセスするための第１専用チャネルを提供するように構成され、専用インタフェース１２０－２が、第２ストレージブロックにアクセスするための第２専用チャネルを提供するように構成され、そして、残りは類推されることができ、例えば、専用インタフェース１２０－Ｎが、第Ｎストレージブロックにアクセスするための第Ｎ専用チャネルを提供するように構成される。なお、他の実施形態では、専用インタフェース１２０－１、１２０－２、…、１２０－Ｎの数が、複数のストレージブロックの数とは異なることができ、換言すれば、専用インタフェースと複数のストレージブロックは、一対一で互いに結合されるようには限定されない。

【0012】

上述の構成によれば、コントローラ１００Ｃは、特定の専用インタフェースに結合されたホスト装置が、該専用インタフェースに対応するストレージブロック以外のストレージブロックにアクセスすることを防止することができる。より具体的には、サブシステムＳｙｓ－１は第１ストレージブロックにのみアクセスすることができ、コントローラ１００Ｃは、サブシステムＳｙｓ－１が第１ストレージブロック以外のいずれかのストレージブロックにアクセスすることを防止し得る。残りは類推されることができ、例えば、サブシステムＳｙｓ－Ｎは第Ｎストレージブロックにのみアクセスすることができ、コントローラ１００Ｃは、サブシステムＳｙｓ－Ｎが第Ｎストレージブロック以外のいずれかのストレージブロックにアクセスすることを防止し得る。

【0013】

この実施形態において、コントローラ１００Ｃは、対応するポートを介してアクセスコマンドを受信する対応するストレージブロックに対する制御処理（例えば、アドレスマッピング、データマッピング、又は暗号化／解読処理）を実行し得る。アクセスコマンドは、データ及び／又はアドレス情報を含み得る。より具体的には、専用インタフェース１２０－１に結合されたサブシステムＳｙｓ－１がエレクトロニクス装置１００にアクセスコマンドを送るとき、コントローラ１００Ｃはポート＃１を介してこのアクセスコマンドを受信し、それにより制御処理ＣＴＲＬ－１を実行して、第１ストレージブロック（よりよい理解のために“ＮＶＭ－１”とラベル付ける）についてのマッピング結果及び／又は対応するデータを生成し得る。残りは類推されることができ、例えば、専用インタフェース１２０－Ｎに結合されたサブシステムＳｙｓ－Ｎがエレクトロニクス装置１００にアクセスコマンドを送るとき、コントローラ１００Ｃはポート＃Ｎを介してこのアクセスコマンドを受信し、それにより制御処理ＣＴＲＬ－Ｎを実行して、第Ｎストレージブロック（よりよい理解のために“ＮＶＭ－Ｎ”とラベル付ける）についてのマッピング結果及び／又は対応するデータを生成し得る。一実施形態において、マッピング結果は、詳細に後述するＨＵＫ－１、 ＨＵＫ－２、…、及びＨＵＫ－ＮなるＨＵＫに従って、アクセスコマンドに関するデータ又はアドレスにスクランブルをかける／スクランブルを解除することによって生成されることができる。

【0014】

この実施形態において、ルートインタフェース１１０は、コントローラ１００Ｃとルートシステム２０との間に結合されており、ルートインタフェース１１０は、コントローラ１００Ｃを介してＮＶＭ５０のストレージブロックの全てにアクセスすることができるルートチャネルを提供するように構成される。例えば、ルートシステム２０を含むホスト装置が、ルートインタフェース１１０を介してコントローラ１００Ｃにルートコマンドを送信し得る。ルートコマンドを受信したことをコントローラ１００Ｃが認識すると、コントローラ１００Ｃは、ＮＶＭ５０にアクセスするための最高の権限を許可することができ、それにより、ルートコマンドに従ってルート制御処理ＣＴＲＬ－ＲＯＯＴを実行し得る。ルート制御処理ＣＴＲＬ－ＲＯＯＴが完了した後、ルートインタフェース１１０の一部又は全てが一時的又は永続的に無効化され得る。ルート制御処理ＣＴＲＬ－ＲＯＯＴは、ＮＶＭ５０の品質チェック、コントローラ１００Ｃにエントロピーシードを送ること、又はＮＶＭ５０の複数のストレージブロックのセキュアフラグを設定することなどを含み得る。一実施形態において、エレクトロニクス装置１００が十分に保護されている場合、１つ以上のストレージブロックに対応するルートインタフェース１１０の部分的な機能（例えば、テストモード）のみが無効化され、他の機能は有効にされたままである。他の一実施形態において、ＮＶＭ５０のストレージブロックの各々に対する品質チェックが実行された後、品質チェックに失敗した１つ以上のストレージブロックはルートインタフェースを介してアクセスされないとすることができ、換言すれば、品質チェックに失敗した１つ以上のストレージブロックに対応するルートインタフェースの部分が一時的又は永続的に無効化され得る。

【0015】

一部の実施形態において、ＮＶＭ５０内の複数のストレージブロックのうちのいずれかのストレージブロックにアクセスすることの許可は、そのストレージブロックに対応するセキュアフラグが設定されているか否かによって決定され得る。例えば、ルートシステム２０は、第１ストレージブロック、第２ストレージブロック、…、及び第Ｎストレージブロックのうちのいずれかのストレージブロックを一時的又は永続的に無効にするために、ルートインタフェース１１０を介して、そのストレージブロックのセキュアフラグを設定するためのルートコマンドを送信し得る。一部の実施形態において、第１ストレージブロック、第２ストレージブロック、…、及び第Ｎストレージブロックのうちのいずれかのストレージブロック（例えば、Ｍは、Ｎより小さい正の整数であるとして、第Ｍストレージブロック）がいっぱいである又は書き込み処理が完了したときに、コントローラ１００Ｃは、第Ｍストレージブロックを読み出し専用ストレージブロックであるように設定するために、第Ｍストレージブロックのセキュアフラグを設定し得る。

【0016】

図２は、本発明の一実施形態に従ったエレクトロニクス装置１００の一部詳細を示す図である。コントローラ１００Ｃは更に、例えばハードウェア固有キー（hardware unique key；ＨＵＫ）１３０などのエントロピーシードを格納するための少なくとも１つのＯＴＰメモリを有し得る。加えて、コントローラ１００Ｃは更に、例えばＫＤＦエンジン１４０などのキー導出関数（key derivation function；ＫＤＦ）回路と、例えば先進的暗号化標準（advanced encryption standard；ＡＥＳ）エンジン１５０などの暗号化／解読回路とを有し得る。この実施形態において、コントローラ１００Ｃは、ＫＤＦエンジン１４０を使用して、コントローラ１００Ｃの例えばＨＵＫ１３０などのエントロピーシードに従って、例えばＨＵＫ－１、ＨＵＫ－２、…、及びＨＵＫ－Ｎなどの複数のＨＵＫを生成し、ＨＵＫ－１、ＨＵＫ－２、…、及びＨＵＫ－ＮなるＨＵＫを専用インタフェース１２０－１、１２０－２、…、及び１２０－Ｎにそれぞれ割り当て得る。ここで、ＨＵＫ－１、ＨＵＫ－２、…、及びＨＵＫ－ＮなるＨＵＫは互いに異なる。より具体的には、コントローラ１００Ｃは、ＨＵＫ－１なるＨＵＫを専用インタフェース１２０－１の専用チャネルに割り当て、ＨＵＫ－２なるＨＵＫを専用インタフェース１２０－２の専用チャネルに割り当て、そして、残りは類推されることができ、例えば、ＨＵＫ－ＮなるＨＵＫを専用インタフェース１２０－Ｎの専用チャネルに割り当て得る。各専用インタフェースについて、コントローラ１００Ｃは、当該各専用インタフェースに割り当てられたＨＵＫを用いて、対応するストレージブロックのアクセスを制御し得る。より具体的には、サブシステムＳｙｓ－１がエレクトロニクス装置１００にアクセスコマンドを送信するとき、コントローラ１００Ｃはポート＃１を介してこのアクセスコマンドを受信し、それによりＨＵＫ－１なるＨＵＫに従って制御処理ＣＴＲＬ－１を実行することができ、ＡＥＳエンジン１５０は、第１ストレージブロックに書き込むべき暗号化されたデータＥ（ＮＶＭ－１）（例えば、マッピング結果）を生成するために、専用インタフェース１２０－１からのデータを、ＨＵＫ－１なるＨＵＫを用いて暗号化することができる。残りは類推されることができ、例えば、サブシステムＳｙｓ－Ｎがエレクトロニクス装置１００にアクセスコマンドを送信するとき、コントローラ１００Ｃはポート＃Ｎを介してこのアクセスコマンドを受信し、それによりＨＵＫ－ＮなるＨＵＫに従って制御処理ＣＴＲＬ－Ｎを実行することができ、ＡＥＳエンジン１５０は、第Ｎストレージブロックに書き込むべき暗号化されたデータＥ（ＮＶＭ－Ｎ）を生成するために、専用インタフェース１２０－Ｎからのデータを、ＨＵＫ－ＮなるＨＵＫを用いて暗号化することができる。

【0017】

なお、図２の実施形態は、暗号化／解読回路の一例として、例えばＸＴＳ、暗号ブロック連鎖（Cipher Block Chaining；ＣＢＣ）、電子コードブック（Electronic Code Book；ＥＢＣ）などのＡＥＳアルゴリズムを使用してデータを暗号化するＡＥＳエンジンを採用しているが、本発明はこれに限定されるものではない。一部の実施形態において、暗号化／解読回路は、データ暗号化標準（Data Encryption Standard；ＤＥＳ）アルゴリズム、独自アルゴリズム、ブロック暗号アルゴリズム、又は他の暗号化／解読アルゴリズムを使用することによって、各専用インタフェースからのデータを暗号化する。一部の実施形態において、暗号化／解読回路は、少なくとも１つの排他的ＯＲ（ＸＯＲ）論理回路を有することができ、該少なくとも１つのＸＯＲ論理回路は、暗号化されたデータを生成するために、各専用インタフェースに割り当てられたＨＵＫ及び各専用インタフェースからのデータに対してＸＯＲ論理演算を実行するように構成される。暗号化／解読回路が、割り当てられたＨＵＫの助けを借りて、各専用インタフェースによって受信したデータ又はアドレスにスクランブルをかけることができる限り、使用するアルゴリズム又は標準は様々とし得る。

【0018】

図３は、本発明の一実施形態に従った、ルートインタフェース１１０を介したエレクトロニクス装置１００の一部ルート制御を示す図である。例えば、エレクトロニクス装置１００及び／又はＮＶＭ５０の製造プロセスのチッププローブ又は最終テスト（ＣＰ／ＦＴ）フェーズ中に、ルートシステム２０は、ルートインタフェース１１０を介して品質チェック及び／又はセキュアフラグの設定を行い得る。図３に示すように、エントロピーシードはまだコントローラ１００Ｃ（例えば、そのＯＴＰメモリ）に書き込まれておらず、それぞれの専用インタフェースの割り当てＨＵＫを格納するレジスタは依然として空（エンプティ）であり、よりよい理解のために図３では“ＨＵＫ－Ｅｍｐｔｙ”とラベル付けている。さらに、ＣＰ／ＦＴ段階においてＮＶＭ５０に書き込まれた又は保存されたデータはなく、よりよい理解のために図３では“ＮＶＭ－Ｅｍｐｔｙ”とラベル付けている。

【0019】

図４は、本発明の一実施形態に従った、コントローラ１００Ｃ（例えば、そのＯＴＰメモリ）に例えばＨＵＫ１３０などのエントロピーシードを伝送する動作を示す図である。図４に示すように、ルートシステムは、コントローラ１００Ｃの外部からコントローラ１００ＣにＨＵＫ１３０を送信し得る。しかしながら、ＨＵＫ１３０はコントローラ１００Ｃの外部から得られるように限定されるものではない。図５は、本発明の一実施形態に従った、内蔵デバイスを用いてＨＵＫ１３０を自己生成する動作を示す図である。図５に示すように、コントローラ１００Ｃは更に、物理的複製困難関数（physical unclonable function；ＰＵＦ）デバイス１６０を有することができ、ＰＵＦデバイス１６０がコントローラ１００ＣのＨＵＫ１３０を生成するように構成される。

【0020】

図６は、本発明の一実施形態に従った、ＨＵＫ－１、ＨＵＫ－２、…、及びＨＵＫ－ＮなるＨＵＫを割り当てる動作を示す図である。図６に示すように、ＨＵＫ１３０の準備ができた後、コントローラ１００Ｃは、本発明の一実施形態に従って、ＫＤＦエンジン１４０を使用して例えばＨＵＫ－１、ＨＵＫ－２、…、及びＨＵＫ－Ｎなどの複数の異なるＨＵＫを生成することができ、コントローラ１００Ｃは、ＨＵＫ－１、ＨＵＫ－２、…、及びＨＵＫ－ＮなるＨＵＫを、専用インタフェース１２０－１、１２０－２、…、及び１２０－Ｎによって提供される専用チャネルにそれぞれ割り当てることができる。詳細には、ＨＵＫ－１、ＨＵＫ－２、…、及びＨＵＫ－ＮなるＨＵＫを割り当てる動作は、エレクトロニクス装置１００が電源投入される時に行われ得る。例えば、本発明は以下に限られないが、エレクトロニクス装置が電源オフされると、レジスタに格納されたＨＵＫ－１、ＨＵＫ－２、…、及びＨＵＫ－ＮなるＨＵＫは消失し、次の電源投入時に、ＨＵＫ－１、ＨＵＫ－２、…、及びＨＵＫ－ＮなるＨＵＫをレジスタに再ロードすることができるが、。

【0021】

図７は、本発明の一実施形態に従った、エレクトロニクス装置１００を介したＮＶＭ５０のデータアクセスを示す図である。図７に示すように、サブシステムＳｙｓ－１がデータＤａｔａ－１をＮＶＭ５０の第１ストレージブロックに書き込むためにアクセスコマンドを送信するとき、ＡＥＳエンジン１５０が、ＨＵＫ－１なるＨＵＫに従ってデータＤａｔａ－１を暗号化して、第１ストレージブロックに書き込まれる暗号化されたデータＥ（Ｄａｔａ－１）を生成し得る。残りは類推されることができ、例えば、サブシステムＳｙｓ－ＮがデータＤａｔａ－ＮをＮＶＭ５０の第Ｎストレージブロックに書き込むためにアクセスコマンドを送信するとき、ＡＥＳエンジン１５０が、ＨＵＫ－ＮなるＨＵＫに従ってデータＤａｔａ－Ｎを暗号化して、第Ｎストレージブロックに書き込まれる暗号化されたデータＥ（Ｄａｔａ－Ｎ）を生成し得る。

【0022】

また、サブシステムＳｙｓ－１が第１ストレージブロックに格納されたデータＤａｔａ－１を読み出すためにアクセスコマンドを送信するとき、サブシステムＳｙｓ－１にデータＤａｔａ－１を応答するために、先ずコントローラ１００Ｃが第１ストレージブロックから暗号化されたデータＥ（Ｄａｔａ－１）を得て、ＡＥＳ１５０が、ＨＵＫ－１なるＨＵＫに従って、暗号化されたデータＥ（Ｄａｔａ－１）を解読し得る。残りは類推されることができ、例えば、サブシステムＳｙｓ－Ｎが第Ｎストレージブロックに格納されたデータＤａｔａ－Ｎを読み出すためにアクセスコマンドを送信するとき、サブシステムＳｙｓ－ＮにデータＤａｔａ－Ｎを応答するために、先ずコントローラ１００Ｃが第Ｎストレージブロックから暗号化されたデータＥ（Ｄａｔａ－Ｎ）を得て、ＡＥＳ１５０が、ＨＵＫ－ＮなるＨＵＫに従って、暗号化されたデータＥ（Ｄａｔａ－Ｎ）を解読し得る。

【0023】

一部の実施形態において、専用インタフェース１２０－１乃至１２０－Ｎの各々を介して実行される上述の動作は、代わりに、ルート制御処理ＣＴＲＬ－ＲＯＯＴが完了した後であってもＮ個のストレージブロックＮＶＭ－１乃至ＮＶＭ－Ｎの一部にアクセスするために利用可能なものであるルートインタフェース１１０を介して行われてもよい。

【0024】

本発明の構成に基づけば、ハッカーがある特定の違法なやり方を使用して、専用インタフェース１２０－１に送られるアクセスコマンドの目的位置を、例えば第２のストレージブロックといった、第１ストレージブロック以外のストレージブロックのアドレスにジャンプさせようとする場合であっても、異なるストレージブロックは異なるアドレスマッピングを持つことができるので、ハッカーは依然として、攻撃を試みた正しい位置を攻撃することができない。さらに、暗号化されたデータＥ（Ｄａｔａ－２）をハッカーが専用インタフェース１２０－１を介して不正に得たとしても、専用インタフェース１２０－１上で行われるアクセス動作はＨＵＫ－２なるＨＵＫを得る許可を持たないため、ハッカーは依然として、暗号化されたデータＥ（Ｄａｔａ－２）を正しく解読することができない。従って、単にソフトウェアレベルでの許可管理を実装するだけの関連技術と比較して、セキュリティ関連管理の堅牢性を効果的に向上させることができる。

【0025】

図８は、本発明の一実施形態に従った、記憶装置の許可管理を行う方法の動作フローを示す図であり、記憶装置は複数のストレージブロックを有し、当該動作フローはエレクトロニクス装置１００に適用可能である。なお、図８に示す動作フローにおいて、１つ以上のステップが追加、削除、又は変更されてもよく、同じ結果を得ることができれば、これらのステップは図８に示す順序通りに実行される必要はない。

【0026】

ステップＳ８１０にて、エレクトロニクス装置１００は、第１専用インタフェース（例えば、専用インタフェース１２０－１）を用いて、複数のストレージブロックのうちの第１ストレージブロックにアクセスするための第１専用チャネルを提供し得る。

【0027】

ステップＳ８２０にて、エレクトロニクス装置１００は、第２専用インタフェース（例えば、第１専用インタフェース１２０－１以外のいずれかの専用インタフェース）を用いて、複数のストレージブロックのうちの第２ストレージブロックにアクセスするための第２専用チャネルを提供し得る。

【0028】

ステップＳ８３０にて、エレクトロニクス装置１００は、コントローラ（例えば、コントローラ１００Ｃ）を用いて、第１専用インタフェースに結合されたホスト装置（例えば、サブシステムＳｙｓ－１）が第２ストレージブロック（例えば、第１ストレージブロック以外のいずれかのストレージブロック）にアクセスするのを防止し得る。

【0029】

まとめるに、本発明の実施形態は、記憶装置の複数の異なるコンテナにそれぞれ専用のインタフェースを提供し、これは、許可管理をハードウェアレベルで扱うことを可能にする。この構成を用いて、複数の異なるコンテナのいっそう柔軟な管理のために、それぞれのセキュアフラグを設定することができる。従って、記憶装置内の異なるコンテナは、異なる許可レベル、異なる専用インタフェース、異なる制御処理、異なる記憶空間、及び異なるアドレスマッピングを持つことができる。故に、許可管理の堅牢性を大幅に向上させることができる。

【0030】

当業者が直ちに気付くことには、発明の教示を保持しながら装置及び方法の数多くの変更及び改変が為され得る。従って、以上の開示は、添付の請求項の境界範囲によってのみ限定されると解釈されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【外国語明細書】