(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023083279
(43)【公開日】2023-06-15
(54)【発明の名称】デジタル撮像システムにおける放射線検出のための装置
(51)【国際特許分類】
H01L 27/146 20060101AFI20230608BHJP
A61B 6/00 20060101ALI20230608BHJP
H01L 31/10 20060101ALN20230608BHJP
H01L 31/08 20060101ALN20230608BHJP
【FI】
H01L27/146 C
A61B6/00 300S
H01L31/10 H
H01L31/00 A
【審査請求】有
【請求項の数】16
【出願形態】OL
(21)【出願番号】P 2023043856
(22)【出願日】2023-03-20
(62)【分割の表示】P 2019562322の分割
【原出願日】2018-05-09
(31)【優先権主張番号】62/503,408
(32)【優先日】2017-05-09
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】517211551
【氏名又は名称】ケーエー・イメージング・インコーポレイテッド
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(72)【発明者】
【氏名】カリム、カリム エス.
(72)【発明者】
【氏名】ガンバーザデー、シナ
(57)【要約】
【課題】本開示は、絶縁破壊の低減を支援しまた検出器素子の信頼性を改善し得る伝導性の遮蔽電極又は遮蔽電極層を含む検出器素子に向けられる。
【解決手段】検出器素子は、少なくとも2つの電極と半導体層とを支持する基板層を含む。遮蔽電極層は、2つの電極のうちの少なくとも1つに隣接して堆積又はパターン化される。
【選択図】
図5a
【特許請求の範囲】
【請求項1】
デジタル撮像システムに関する検出器素子であって、
第1電極と、
第2電極と、
前記第1及び第2電極間に配置された半導体層と、
前記第1及び第2電極のうちの1つに隣接する少なくとも1つの伝導性の遮蔽電極と、
を備える検出器素子。
【請求項2】
少なくとも1つのブロッキング層をさらに備える請求項1に記載の検出器素子。
【請求項3】
基板層をさらに備える請求項1に記載の検出器素子。
【請求項4】
前記遮蔽電極は、前記基板層に隣接する請求項3に記載の検出器素子。
【請求項5】
前記遮蔽電極は、前記基板層から離れる請求項3に記載の検出器素子。
【請求項6】
前記遮蔽電極は、透明である請求項5に記載の検出器素子。
【請求項7】
前記遮蔽電極は、前記第1及び第2電極のうちの少なくとも1つの近く又は周りの電解を形作る請求項1に記載の検出器素子。
【請求項8】
前記遮蔽電極層は、前記第1及び第2電極が水平に間隔を空けられるときに前記第1及び第2電極間の電解を形作る請求項1に記載の検出器素子。
【請求項9】
前記遮蔽電極は、前記基板層の幅を伸ばす請求項3に記載の検出器素子。
【請求項10】
前記遮蔽電極は、伝導材料から作成される請求項1に記載の検出器素子。
【請求項11】
前記伝導材料は、アルミニウム、クロム、モリブデン又は酸化インジウムスズである請求項10に記載の検出器素子。
【請求項12】
前記半導体層は、アモルファスシリコン、金属酸化物、ポリシリコン、有機半導体材料のうちの少なくとも1つから作成される請求項1に記載の検出器素子。
【請求項13】
前記ブロッキング層は、ポリイミド、ベンゾシクロブタン(BCB)、パリレン、ポリスチレン又はポリシロキサンのうちの少なくとも1つから作成される請求項12に記載の検出器素子。
【請求項14】
前記検出器素子は、金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子である請求項1に記載の検出器素子。
【請求項15】
反射防止層をさらに備える請求項2に記載の検出器素子。
【請求項16】
前記ブロッキング層は、絶縁ブロッキング層、オーミックブロッキング層、ショットキーブロッキング層である請求項2に記載の検出器素子。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
この出願は、2017年5月9日に出願された米国仮出願第62/503,408号の優先権を主張する。
【0002】
本開示は、概して、デジタル画像システムに関し、より詳細には、デジタル画像システムにおける放射線検出のための装置に関する。
【背景技術】
【0003】
従来、X線診断プロセスは、ハロゲン化銀フィルムにX線画像パターンを記録する。これらのシステムは、作用する(impinging)X線放射の最初の均一なパターンを調査対象の物体に向け、X線放射の変調パターンをX線放射増感スクリーンを用いて遮断し、ハロゲン化銀フィルムに増大パターンを記録し、潜在パターンをX線写真と呼ばれる永続的な可視画像に化学的に変換する。
【0004】
X線写真は、X線の画像を電荷の変調パターンとして直接捕捉するために、放射線に敏感な材料の層を使用することによって生成される。入射X線放射の強度に応じて、画素領域内のX線放射によって電気的又は光学的に生成された電荷は、別々の固体状態放射線センサの規則的に配置されたアレイを使用して量子化される。
【0005】
近年、大面積ディスプレイで使用されるアクティブマトリックス技術を含む、デジタル放射線用の大面積で、フラットパネルのデジタルX線撮像装置が急速に開発されている。アクティブマトリックスは、大面積に適合する半導体材料で作られた薄膜トランジスタ(TFT)の2次元配列(その各素子は画素と呼ばれる)を含む。フラットパネルX線検出器を作成するために、直接的なアプローチ又は間接的なアプローチの2つの一般的なアプローチがある。
【0006】
直接的なアプローチは、X線から電荷への変換層としてのアクティブマトリックスに直接的に結合された厚い光伝導体膜(例えば、アモルファスセレン)を主に使用する。間接的なアプローチでは、蛍光スクリーン又はシンチレータ(例えば、CsI、GdOSなど)が、X線を光の光子に変換し、その後、アクティブマトリックスアレイ上のTFTで作成された追加の画素レベルの光センサを使用して電荷に変換する。
【0007】
縦型フォトダイオードの製造の際に鍵となる課題は、TFT製造プロセス、特に、厚いアモルファスシリコン層、特殊なp型ドープ接触層、及び光学的なクロストークを防ぐための複雑な反応性イオンエッチング(RIE)側壁エッチングプロセスに必要な変更である。これらの課題は、製造歩留まりを低下させ、製造コストを押し上げる。横型MSM光伝導体の製造の際のカギとなる課題は、より高い電界での高い暗電流と、不均一な電界による光応答の不均一性とを含む。加えて、横型MSM光伝導体はスペース効率が悪く、低い実効量子効率(EQE)を引き起こす。これらの問題の各々は、撮像装置の性能を低下させる。これが、今日の業界において大面積デジタルX線撮像のためにMSMデバイスが使用されない主な理由である。
【0008】
したがって、デジタル撮像システムにおける放射線検出のための新規な方法及び装置が提供される。
【発明の概要】
【0009】
本開示の一態様では、第1電極と;第2電極と; 第1電極と第2電極との間に配置される半導体層と;第1及び第2電極のうちの1つに隣接する導電性遮蔽電極層と、を含むデジタル撮像システムのための検出器素子が提供される。
【0010】
別の態様では、検出器素子は少なくとも1つの絶縁ブロッキング層をさらに含む。さらに別の態様では、検出器素子は基板層をさらに含む。一実施形態では、遮蔽電極層は基板層に隣接している。別の実施形態では、遮蔽電極層は基板層から離れて配置される。更なる実施形態では、遮蔽電極が基板層から離れて配置されるとき、遮蔽電極層は透明である。
【0011】
別の態様では、遮蔽電極層は、第1及び第2電極のうちの少なくとも1つをX線放射から遮蔽するように形作られる。別の実施形態では、遮蔽電極層は、第1及び第2電極が水平方向に間隔を空けられたときに、第1及び第2電極間の空間を遮蔽するように形作られる。更なる態様では、遮蔽電極は基板層の幅を伸ばす。さらに別の態様では、遮蔽電極は、導電性材料から製造され、導電性材料は、アルミニウム、クロム、モリブデン、又は酸化インジウムスズであり得る。
【0012】
さらに別の態様では、半導体層は、アモルファスシリコン、金属酸化物、ポリシリコン、及び有機半導体材料のうちの少なくとも1つから製造される。別の態様では、ブロッキング層は、ポリイミド、ベンゾシクロブタン(BCB)、パリレン、ポリスチレン、及びポリシロキサンの少なくとも1つから製造される。別の態様では、検出器素子は、金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子である。さらに別の態様では、検出器素子は反射防止層をさらに含む。
【図面の簡単な説明】
【0013】
【
図1】
図1は、放射線撮像環境の概略的な図を例示する。
【
図2】
図2は、2次元アクティブマトリックス撮像アレイ構造を例示する。
【
図4a】
図4aは、既知の金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図4b】
図4bは、既知の金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図4c】
図4cは、既知の金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5a】
図5aは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5b】
図5bは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5c】
図5cは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5d】
図5dは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5e】
図5eは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5f】
図5fは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5g】
図5gは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5h】
図5hは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5i】
図5iは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5j】
図5jは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5k】
図5kは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5l】
図5lは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5m】
図5mは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5n】
図5nは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5o】
図5oは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5p】
図5pは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5q】
図5qは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5r】
図5rは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5s】
図5sは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5t】
図5tは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5u】
図5uは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5v】
図5vは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5w】
図5wは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5x】
図5xは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5y】
図5yは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5z】
図5zは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5aa】
図5aaは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図5ab】
図5abは、遮蔽電極層を有する金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子の断面を例示する。
【
図6】
図6は、本開示のボトムゲート及びトップゲート薄膜トランジスタ(TFT)構成の断面図である。
【
図7】
図7は、遮蔽電極を有する撮像装置の概略断面図である。
【発明を実施するための形態】
【0014】
ここで、添付の図面を参照して、本開示の実施形態をただの一例として説明する。
【0015】
本開示は、デジタル撮像システムにおける放射線検出のための装置に関する。本装置は、金属-絶縁体-半導体-絶縁体-金属(MISIM)検出器素子などの検出器素子と、遮蔽又は遮蔽電極又は電極層と、を含む光伝導素子を含み得る。別の実施形態では、検出器素子は、放射線撮像システムのための読出回路素子と統合される。
【0016】
図1は、放射線撮像環境の概略的な図を例示する。示されるように、X線源10は、放射線検出器システム(RDS:radiography detector system)14による撮像のために物体12、例えば患者の手に向かって送信されるX線ビーム又はX線11を生成する。X線の結果はコンピュータ16上で見られ得る。間接撮像システムとして見られ得る現在の実施形態では、放射線検出器システム14はシンチレータ15を含む。直接撮像システムでは、X線11は放射線検出器システム14内で電荷を生成し、シンチレータ15の必要性はない。
【0017】
一部の放射線検出器システム14については、X線源10と作用するX線ビーム11をサンプリングしている放射線検出器システム14との間の正しいタイミングを得るために同期ハードウェア18が必要である。本開示では、放射線検出器システム14は、物体12の撮像を達成するためにアクティブマトリックス技術に基づく大面積のフラットパネル検出器を含む。
【0018】
概して、撮像される物体12は、放射線源10と放射線検出器システム14との間に位置付けられる。物体12を通過するX線11は、放射線検出器システム14と相互作用する。間接イメージングでは、X線11は、蛍光体スクリーン又は構造化ヨウ化セシウム(Csl)、オキシ硫化ガドリニウム(GOS)、又は酸化タングステン(CaWO4)などのシンチレータ15を通過するときに、光子を生成する。次いで、これらの間接的に生成された光子は、放射線検出器システム14内でさらに電荷を生成する。
【0019】
図2は、放射線検出器システム14の概略図である。RDS14は、入射X線によって直接的又は間接的に生成された電荷が感知されて蓄積される画素素子の2次元マトリックスを有するアクティブマトリックス画素アレイ20を含む。各画素の蓄積された電荷にアクセスするために、ゲート線21は、典型的に、各アクティブマトリックス画素アレイ20の列の端部で電荷増幅器24に結合されたデータ線23に対して、1行の全ての画素にその蓄積された電荷を出力させる行切替制御部22によって連続的に駆動される。電荷増幅器24は、画素電荷データをアナログ/デジタル変換器(A/D)26に送り、アナログ信号がデジタル表現に変換される。次いで、デジタル表現はメモリ28に格納され、制御ロジック29によって決定された時間でのコンピュータ16への送信を待つ。また、電荷増幅器は、増幅機能に加えて多重化機能を実行し得る。
【0020】
図3は、
図2において説明されたアクティブマトリックス画素アレイ20内の1つの画素のための画素レベル回路の一実施形態の概略図である。アクティブマトリックス画素アレイ20は、典型的に、複数の画素を含む。各画素内には、入射光子を吸収して電荷を生成する2端子MISIM検出器素子30がある。2端子の選択的なコンデンサ32が変換された電荷を蓄積し、読出回路素子、通常では3電極薄膜トランジスタ(TFT)スイッチ34が画素から電荷を移動させる。MISIM検出器素子30の一方の電極はアクティブマトリックス画素アレイ20の他の画素と共有される高電位バイアス端子33に接続され、コンデンサ32の一方の電極は同様にアクティブマトリックス画素アレイ20内の他の画素と共有される低電位接地端子35に接続される。TFTスイッチ34のドレイン電極は、MISIM検出器30の第2電極及びコンデンサ32の第2端子に接続される。TFT34のソース電極は、
図2において説明された複数のデータ線23の1つに結合される画素データ線36に接続される。TFT34のゲート電極は、複数のゲート線21の1つに結合される画素ゲート線38に接続される。
【0021】
図4aを参照すると、電極が互い違いに配置された既知のMISIM検出器素子30の第1実施形態の概略図が示される。検出器素子30は、光学反射防止層49が堆積された基板層40を含む。第1接触又は電極層42は、反射防止層49の上に堆積又はパターン化される。第1ブロッキング層46は、第1電極42を覆う(encapsulate)反射防止層49の基板層40の上に堆積される。半導体又は半導体層44は、第1ブロッキング層46の上に堆積され、半導体層44の上に第2ブロッキング層47が堆積される。見て分かるように、第1及び第2ブロッキング層46及び47は、半導体層44の互いに反対側の表面に配置される。
【0022】
第2ブロッキング層47の上に第2電極48が堆積又はパターン化される。
図4aに示すように、第1及び第2電極は、半導体層44の反対側に見られ得る。いくつかの実施形態では、反射防止層49は選択的であり、MISIM検出器素子30の動作には必要というわけではない。しかし、間接的な変換撮像では、反射防止層49は、光子が吸収される半導体層44に衝突する光子の割合を増加させることにより性能を向上させる。
図4aに見られるように、選択的な反射防止層49は、MISIM検出器素子30に対するシンチレータの配置又は両方の場所に基づいて、MISIM検出器素子30の上部又はMISIM検出器素子30の底部に配置され得る。
【0023】
図4aに見られるように、第1及び第2電極は、半導体層44に垂直な面内で互いに対して互い違い(staggered)になっている。換言すれば、
図4aの垂直検出器に関して、第1電極は第2電極から水平に間隔をあけられ、垂直面内で第2電極と重ならない。好ましい実施形態では、第1及び第2電極は互いに重ならない。ブロッキング層46及び47のいずれか1つは、ブロッキング層及び反射防止層としての2つの機能を果たし得る。
【0024】
本実施形態では、第1及び第2接触のうちの1つは、第1及び第2ブロッキング層のいずれか又は両方に結合される。より高い暗電流及びより低いEQEが許容されるいくつかの実施形態では、第1及び第2ブロッキング層46及び47のいずれか又は両方が、オーミック及び/又はショットキー接触で置き換えられ得る。X線デジタル撮像に加えて、MISIM検出器素子の他の応用は、生体指紋認証撮像(biometric fingerprint imaging)、タッチディスプレイ及びジェスチャディスプレイを含む。生体指紋認証撮像では、MISIM検出器素子が、マルチスペクトル撮像のために、光波長だけでなく近赤外(600-900nm)を感知できる必要があるであろう。これは、半導体が光とともに赤外線波長を吸収できるように、半導体層44の厚さを変えることにより達成され得る。代替的には、半導体層44は、シリコンナノワイヤ、量子ドット、又は他の適切な無機若しくは有機半導体材料など、赤外線に対して向上した感度を有する材料で置き換えられ得る。タッチ又はジェスチャディスプレイの場合、MISIM検出器素子は簡単な製造プロセスを持ち、好ましい実施形態では大面積の薄膜エレクトロニクス処理と直接的な互換性があるため、MISIM検出器素子は、高性能、高費用対効果の表示センサ画素部を得るために薄膜LCD、OLED及びLEDディスプレイに直接統合され得る。
【0025】
図4bを参照すると、下部電極構成のMISIM検出器素子30の第2実施形態の概略図が示される。検出器素子30は、その上に第1及び第2電極42及び48がそれぞれ堆積又はパターン化された基板層40を含む。第1ブロッキング層46は、第1電極42及び第2電極48の少なくとも1つを覆う基板層40の上に堆積される。半導体層44は、第1ブロッキング層46の上に堆積され、選択的な反射防止層49が半導体層44の上に堆積される。
【0026】
図4cは、下部電極構成のMISIM検出器30の第3の実施形態の断面図を示す。この実施形態では、基板層40は、反射防止層49、半導体層44、光ブロッキング層、並びに電極42及び電極48を含む一対のパターン化された接触電極層を支持する。
【0027】
図4a、4b及び4cの実施形態と同様に、電極42及び電極48のいずれかがバイアス又はスイッチ34(
図3)に接続されるために選択され得る。
【0028】
図4aの実施形態と同様に、電極は、水平面と垂直面の両方で互いに対して互い違いになっていることがわかる。再び、いくつかの実施形態では、より高い暗電流及びより低いEQEが許容される場合、ブロッキング層のいずれか又は両方は選択的であるか、オーミック及び/又はショットキー接触で置き換えられ得る。
【0029】
暗電流は、検出器のダイナミックレンジ及び画質を低下させ、(電極42又は電極48として見られる)バイアス接触に印加される電界に応じるため、従来のMSM検出器の鍵となる問題である。半導体層44上で作用する光子から生成された電子キャリアの電荷分離には、大きな電界が必要である。暗電流を減らしている間に光電流が高レベルに維持され得る場合、又は代替的には、暗電流を増加させることなく電荷分離効率とそれに対応する光電流を増加させるためにより高い電位がバイアス接触(電極42又は電極48)に印加され得る場合、より大きなダイナミックレンジ、より高いコントラスト、より高い量子効率、より良いデジタル画像に相当する、より大きな光対暗電流比が可能である。電極48及び電極42の接触のためのオーミック又はショットキー接触は、これまで、高感度の医療用X線撮像の適用に必要な暗電流密度(約10pA/mm2以下)を達成できなかった。しかし、それほど厳密ではない適用(例えば、生体指紋認証スキャン又はタッチセンシング分野)に関して、オーミック及びショットキー接触で十分であり得る。
【0030】
本開示の一態様では、本開示は、(ショットキー接触のオーミックの代わりに)ブロッキング層と結合された互い違いのMISIM接触アーキテクチャを使用し、同時に、(1)半導体層に作用する光子がない場合に暗電流を低減し、(2)光子が半導体層に作用するときに高い光電流を可能にする。
【0031】
これら2つの目標を達成するために、ブロッキング層46及び47の材料は、半導体層との低トラップ密度界面を提供し、バイアス及び感知電極から半導体層への電荷キャリアの注入を防止又は低減し(例えば、広いバンドギャップを有する)、印加バイアス及びブロッキング層46の厚さが暗伝導度と半導体層44の厚さ、印加された電気バイアス及び材料特性にも応じる半導体層44の光導電性との両方を考慮して選択又は最適化される場合、デバイス動作中にソフトな(soft)(可逆の)絶縁破壊(breakdown)において繰り返し動作できるような絶縁耐力を有するために、慎重に選択される。
【0032】
光子が半導体層44に作用し、それにより半導体層44の抵抗率を低下させると、ブロッキング層46はソフトな(すなわち可逆の)絶縁破壊モードで動作し、バイアス部48及び感知接触(又は電極)42からブロッキング層46を介して半導体層44に至る垂直伝導経路を可能にする。ソフトな絶縁破壊で動作することは、ブロッキング層46を介した伝導を可能にし、バイアス部48と検知部42の接触注入電流を制限することで低暗電流を維持しながら、応答時間の課題を克服し得る。厚すぎるブロッキング層46又は高すぎる絶縁破壊強度を持つブロッキング層46を使用することは、不十分な結果を生じ得る。又は、代替的には、互換性のない(incompatible)ブロッキング層46の材料の選択は、半導体層44との不十分な界面をもたらし、トラップ及び欠陥がMISIM検出器30の量子効率の低下を引き起こし得る。
【0033】
実験では、450nmのアモルファスシリコン半導体層44を使用すると、200nmのポリイミドのブロッキング層46で良好に機能することがわかった。この組み合わせは、緑色の光に対して高いEQE(65%以上)を有する界面をもたらす。代替的には、青色光のために高い外部量子効率が必要な場合、同じアモルファスシリコンとポリイミド材料の組み合わせに対して、半導体層44の厚さを減らす必要があり、それに対応してブロッキング層の厚さ46を再最適化する必要があり得る。半導体層44がアモルファスシリコンからIGZO(酸化インジウムガリウム亜鉛)のような金属酸化物若しくはシリコン、ポリシリコン又は有機半導体に変更された場合、それらは全て異なる材料特性及び吸収係数を有し、ブロッキング層の材料(界面の目的)、適用される厚さ及び最大バイアス電圧の選択は、製造前に計算によって再検討又は再最適化され得る。ポリイミドの代替品は、ベンゾシクロブタン(BZB又はシクロテン)、パリレン、ポリスチレン、ポリシロキサン及び他の関連材料などを含むが、これらに限定されない。アモルファスシリコンナイトライドなどの選択的な反射防止層が入射光子の経路で直接的に半導体層の上で使用される場合、EQEをさらなる改善が可能となる。
【0034】
さらに、ブロッキング層46をパターン化し、バイアス部48と感知部42の両方の接触に絶縁接触を使用するか、又は代替的に1つの接触のみに絶縁接触を使用することが可能である(例えば、バイアス接触48及び使用されるバイアスに依存する感知部42の接触のいずれかに関して)。また、適用要件に応じて、オーミック及びショットキー接触が使用され得ることを理解されたい。
【0035】
また、(例えば、バイアス部48若しくは感知部42の接触又はブロッキング層46の)パターニングプロセスは、パターニングプロセス中に空気及び化学物質にさらされるため、半導体層44の界面を潜在的に劣化させ得る。しかし、典型的には、
図4aから4cに示すように、バイアス部48と感知部42との両方の接触を横切るブロッキング層は、欠陥及びトラップ(trap)を減らすとともに、半導体層44を覆うことによって高い量子効率を維持することで、半導体層44との界面を改善する。代替的な実施形態では、慎重な半導体処理が行われる場合、バイアス部48及び感知部42の接触の一方のみが絶縁されるMISIM検出器素子が用いられ得る。
【0036】
さらに、前述のように、バイアス部48及び感知部42の接触は、光子の吸収と移動が水平(横方向)に保たれるように水平距離だけ離れている限り、半導体44の層の両側にそれぞれ1つずつなど、様々な位置に配置され得る。さらに、バイアス部48と感知部42との接触が透明な材料を使用して作られている場合、上部電極と下部電極との両方の構成は、どちらの方向からの光子も等しく検出することができる。透明材料は、アルミニウム、モリブデン、クロム、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウムガリウム亜鉛(IGZO)、及びポリ(3,4-エチレンジオキシチオフェン)ポリスチレンスルホネート(PEDOT:PSS)を含むが、これらに限定されない。
【0037】
他の実施形態では、(1)低いセンサ静電容量(高い画素ダイナミックレンジを必要とする用途については困難な場合がある)及び(2)隣接するスイッチング又は他の関連するノイズ源によるセンサ出力電流の不安定性又は不均一性を改善するために、画素トランジスタ及び回路(低信号の適用については困難な場合がある)、遮蔽電極又は電極層は、検出器又は検出器素子内に統合される。遮蔽電極は、絶縁破壊を低減し、光検出器の信頼性を改善するのを支援することができる。別の実施形態では、遮蔽又は遮蔽電極は、個々の電極の近傍若しくは周囲、及び/又は検出器素子の電極の対の間で電界を形成するように設計される。1つの遮蔽電極は、電極間で生成される全ての電界のために使用され得るか、又は遮蔽電極と生成される電界との間で1:1の関係にあり得ることが理解される。また、遮蔽電極と電極間の電界との間の他の比率が考慮される。典型的に絶縁体のように振る舞うブロッキング層とは異なり、遮蔽電極は導電性である。遮蔽電極層は、アルミニウム、クロム、モリブデン、及び酸化インジウムスズを含むが、これらに限定されず、様々な材料から作成され得る。
図5の概略図は、様々な光検出器の設計を有する遮蔽電極の多くの実装を提供する。
【0038】
図5aを参照すると、遮蔽電極41を有する下部電極構成のMISIM検出器の第1実施形態の概略図が示される。遮蔽電極又は電極層の使用は、現在のシステムを超える更なる利点を提供する。まず、遮蔽電極は、感知電極に隣接して配置されると追加の画素容量を提供し(実施に応じて48又は42)、画素の暗電流を安定した低いレベルに安定させ、画素出力信号電流を増加させ、バイアス電極(42若しくは48)又は感知電極(42若しくは48)の端部の電界を変更することによりEQEを高める。
【0039】
図5aに示されるように、検出器は、遮蔽電極層41が堆積される基板層40を含む。遮蔽電極41の上には、遮蔽電極層41を覆い得るブロッキング層43がある。次いで、一対の電極42及び48が、ブロッキング層43の上に堆積又はパターン化される。一対の電極は、互いに水平に間隔を開けられるように見られ得る。本実施形態では、電極42及び電極48を覆う第1ブロッキング層43の上に第2ブロッキング層46が堆積又はパターン化される。半導体若しくは半導体層44は第2ブロッキング層46の上に堆積され、次いで、半導体層44の上に選択的な反射防止層49が堆積され得る。
【0040】
基板40と同じ幅を有するように示されているが、遮蔽電極41は、MISIM素子30の全ての領域を覆う必要はなく、電極42と電極48との間に、又は電極42及び48の全体又は一部分を覆うようにパターン化され得る。遮蔽電極41の配置は、用途、必要な画素容量、暗電流及びEQEのレベルに依存する。
【0041】
図5bから5abには、上部電極、下部電極、及び/又はマルチセンサMISIM、並びに互い違いのMISIMセンサを含む様々なMISIM画素アーキテクチャが、センサ性能の向上のために組み込まれる遮蔽電極とともに示される。
【0042】
図5bでは、遮蔽電極は、基板層40から離れて配置される。
図5bの実施形態では、遮蔽電極41と基板層40との間に、選択的な反射防止層49、半導体層44、一対の遮断層、並びに2つの電極42及び48がある。
【0043】
図5cでは、遮蔽電極41は、基板層の上に配置され、2つの水平方向に間隔を空けられた電極42及び48の間の空間と同じ幅になるように設計される。
図5dでは、遮蔽電極41は、基板層40の上に配置され、基板と電極42との間に直接的にある。
図5eでは、遮蔽電極41は、基板層40の上に配置され、基板と電極48との間に直接的にある。
【0044】
図5fの実施形態を参照すると、遮蔽電極は、基板層40の上に配置され、電極42及び48の両方を遮蔽する。
【0045】
図5gを参照すると、現在の実施形態では透明であり得る遮蔽電極41は、反射防止層49と基板層40から離れたブロッキング層43との間に配置される。
図5hの実施形態では、遮蔽電極41は、基板層の上に配置される。検出器30は、複数のブロッキング層43及び46、半導体層44、反射防止層49、並びに電極42及び48と共に更なる電極層60を含み得る。
【0046】
図5iを参照すると、電極は、一対の感知部(62及び66)並びに一対のバイアス電極(64及び68)として実装され得る。この実施形態では、遮蔽電極41は、基板の上に配置され、一対の感知電極およびバイアス電極のそれぞれを遮蔽する。
図5jの実施形態では、遮蔽電極は、基板層40から離れて配置されるが、それでもなお、一対の感知電極及びバイアス電極を遮蔽する。
図5kを参照すると、その実施形態は、一方が基板層40に隣接し、他方が基板層40から離れている一対の遮蔽電極41を含む。
図5lの実施形態では、遮蔽電極は、基板層40に隣接して配置され、3つの電極(2つの感知電極62及び66並びに1つのバイアス電極64)を遮蔽する。
図5mの実施形態では、遮蔽電極41(好ましくは透明)は、基板層40から離れて配置され、3つの電極を遮蔽する。
図5nは、3電極実装のデュアル遮蔽電極の実施形態を示す。
【0047】
図5oから5abの実施形態では、少なくとも1つの遮蔽電極がどのように検出器内に統合され得るかのさらなる例が示される。
図5xの実施形態では、検出器は、遮蔽電極に隣接する選択的な反射防止コーティングをさらに含み得る。また、反射防止コーティングは、基材層の両側に適用され得る。
【0048】
図6aは、ボトムゲートの逆スタガ型(inverted staggered)薄膜トランジスタ(TFT)構造を示す。基板50(例えば、ガラス又はプラスチック)は、パターン化されたゲート電極52を含み、その後にゲート絶縁体54、半導体層56、並びにソース58及びドレイン59の接触を画定するパターン化された接触層を含む。
図5bは、層が逆の構成になっているトップゲートの逆スタガ型TFT構造を示す。両者は、今日のディスプレイ業界で使用されるアモルファスシリコンTFTの実施である。当業者に理解されるように、CMOS(相補型金属酸化物半導体)、IGZO、及びポリシリコントランジスタについて同様の断面を描き得る。
【0049】
図7は、MISIM-遮蔽電極を有するTFT撮像装置に関する、ある潜在的なプロセス断面図である。示される断面は、ボトムゲートTFTを使用する下部電極MISIMに関する。当業者に理解されるように、この実施は、
図6で説明した様々なTFTアーキテクチャと組み合わせて、
図5a~5abに示すMISIMの他の潜在的な変形の全てに拡大縮小(scale)され得る。
【0050】
前の記述では、説明の目的で、実施形態の完全な理解を提供するために多くの詳細が述べられる。しかしながら、これらの特定の詳細が必要とされない可能性があることは、当業者に明らかであろう。他の例では、理解を不明瞭にしないために、周知の構造がブロック図の形式で示され得る。例えば、本明細書に記載された実施形態の素子がソフトウェアルーチン、ハードウェア回路、ファームウェア、又はそれらの組み合わせとして実施されるかどうかに関する特定の詳細は提供されない。
【0051】
本開示の実施形態又はその構成要素は、機械可読媒体(コンピュータ可読媒体、プロセッサ可読媒体、又はそれらに組み込まれたコンピュータ可読プログラムコードを有するコンピュータ使用可能媒体とも呼ばれる)に格納されたコンピュータプログラム製品として提供又は表され得る。機械可読媒体は、ディスケット、コンパクトディスク読取専用メモリ(CD-ROM)、メモリデバイス(揮発性又は不揮発性)又は同様の記憶機構を含む、磁気、光学又は電気の記憶媒体を含む任意の適切な有形の非一時的な媒体であり得る。機械可読媒体は、命令、コードシーケンス、構成情報、又は他のデータの様々な組を含むことができ、実行されると、プロセッサ又はコントローラに本開示の実施形態の方法のステップを実行させる。また、当業者は、記載された実装形態を実装するのに必要な他の命令及び動作が機械可読媒体に記憶され得ることを理解するであろう。機械可読媒体に記憶された命令は、プロセッサ、コントローラ又は他の適切な処理デバイスによって実行され、記載されたタスクを実行するための回路とインターフェースを取り得る。
【0052】
上述の実施形態は、単なる例であることを意図する。変更、修正及び変形は、添付の特許請求の範囲によってのみ定義される範囲から逸脱することなく、特定の実施形態に対して当業者によって実施され得る。