特開 2023-84090 高速低消費電力マイクロコントローラの高精度テストシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023084090

(43)【公開日】2023-06-16

(54)【発明の名称】高速低消費電力マイクロコントローラの高精度テストシステム

(51)【国際特許分類】

   G01R 31/28 20060101AFI20230609BHJP

【ＦＩ】

G01R31/28 S

G01R31/28 A

【審査請求】有

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022147192

(22)【出願日】2022-09-15

(31)【優先権主張番号】202111472709.8

(32)【優先日】2021-12-06

(33)【優先権主張国・地域又は機関】CN

(71)【出願人】

【識別番号】522367610

【氏名又は名称】広東利揚芯片測試股▲ふん▼有限公司

【氏名又は名称原語表記】Ｇｕａｎｇｄｏｎｇ Ｌｅａｄｙｏ ＩＣ Ｔｅｓｔｉｎｇ Ｃｏ．， Ｌｔｄ．

【住所又は居所原語表記】ＭｏＷｕ Ｄｉｓｔｒｉｃｔ， Ｗａｎｊｉａｎｇ， Ｄｏｎｇｇｕａｎ， Ｇｕａｎｇｄｏｎｇ， Ｃｈｉｎａ

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際弁理士法人

(72)【発明者】

【氏名】蒋 思平

(72)【発明者】

【氏名】楊 柳

(72)【発明者】

【氏名】盧 奇

(72)【発明者】

【氏名】盧 旭坤

(72)【発明者】

【氏名】袁 俊

(72)【発明者】

【氏名】張 亦鋒

(72)【発明者】

【氏名】辜 詩涛

(72)【発明者】

【氏名】鄭 朝生

【テーマコード（参考）】

2G132

【Ｆターム（参考）】

2G132AA03

2G132AE25

2G132AL11

(57)【要約】      （修正有）

【課題】コストを著しく削減し、且つ高速低消費電力マイクロコントローラのテスト精度が高い、ＭＣＵチップのための高精度テストシステムを提供する。
【解決手段】高精度テストシステムは３３８０Ｄテスタを二次利用し、高精度テストシステムはデュアルチャネルエッジコネクタを有するテストＬＢ（Ｌｏａｄ Ｂｏａｒｄ）ボードと、マルチチャネル双方向のアダプタベースとを備え、アダプタベースが上位へ前記テストＬＢボードに係合され、線路インピーダンスによるシングルチャネル単一出力サンプリング誤差を回避するように下位へＭＣＵチップを中継接続するＳｏｃｋｅｔに双方向マルチチャネル回路を提供する。３３８０Ｄテスタがほとんど半導体パッケージテスト分野における標準装備のテストマシンである。
【選択図】図１

【特許請求の範囲】

【請求項1】

ＭＣＵチップのための高精度テストシステムであって、
前記高精度テストシステムは３３８０Ｄテスタを二次利用し、
前記高精度テストシステムはデュアルチャネルエッジコネクタを有するテストＬＢ（Ｌｏａｄ Ｂｏａｒｄ）ボードと、マルチチャネル双方向のアダプタベースとを備え、
前記アダプタベースが上位へ前記テストＬＢボードに係合され、線路インピーダンスによるシングルチャネル単一出力サンプリング誤差を回避するように下位へＭＣＵチップを中継接続するＳＯＣＫＥＴに双方向マルチチャネル回路を提供することを特徴とするＭＣＵチップのための高精度テストシステム。

【請求項2】

前記３３８０Ｄテスタが前記高精度テストシステムの第１ステージとされる請求項１に記載の高精度テストシステム。

【請求項3】

デュアルチャネルエッジコネクタを有する前記テストＬＢボードが前記高精度テストシステムの第２ステージとされる請求項１に記載の高精度テストシステム。

【請求項4】

前記アダプタベースが前記高精度テストシステムの第３ステージとされる請求項１に記載の高精度テストシステム。

【請求項5】

前記ＭＣＵチップを中継接続する前記ＳＯＣＫＥＴはＩＣ ＳＯＣＫＥＴ１及びＩＣ ＳＯＣＫＥＴ２を備える請求項１に記載の高精度テストシステム。

【請求項6】

前記３３８０Ｄテスタがドロアコネクタ及び６４チャネルフラットケーブルによりデジタル及び電源アナログチャネルを引き出す請求項１に記載の高精度テストシステム。

【請求項7】

デュアルチャネルエッジコネクタを有する前記テストＬＢボードの裏面には６４チャネルドロアコネクタを有する請求項１に記載の高精度テストシステム。

【請求項8】

前記テストＬＢボードは２つのリレーを備え、第１リレーが高周波リレーとされ、第２リレーがプログラマＪＴＡＧインターフェース及び３３８０Ｄテスタデジタルポートの選択スイッチとされる請求項１に記載の高精度テストシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はチップパッケージテスト分野に属し、特に高速低消費電力マイクロコントローラの高精度テストシステムに関する。

【背景技術】

【0002】

チップパッケージテスト分野において、現在、ＭＣＵチップのようなマイクロコントローラをテストするとき、ＭＣＵメーカーは常にテストをする者がテストコストを厳しくコントロールするように求められている。それは、ＭＣＵチップがマイクロコントローラとしてＣＰＵプロセッサの縮減バージョンであると見なされてもよく、メモリ、カウンター、ＵＳＢ、Ａ／Ｄ変換、ＵＡＲＴ、ＰＬＣ、ＤＭＡ等の周辺インターフェースをすべて単一のチップに統合して、チップレベルのコンピュータを形成することに起因するのであり、その応用の利点は、異なる応用シーンにおいて異なる組み合わせ制御を行い、且つ極めて高いコストパフォーマンスを実現することに力を注ぐことにある。ＭＣＵの技術及び市場がいずれも非常に高いコストパフォーマンスを有するように求められているため、ＭＣＵメーカーは大量生産テストを行うようにパッケージテストをする者に依頼する際に、テストコストを制御するように求められている。代表的に、ＴＳＳＯＰのような成熟したパッケージ技術を用いるＭＣＵチップは、比較的低レベルで簡単なシングルチャネル直接接続方式を用い、テスト精度を犠牲にして、信号品質検出差異を緩和することにより、テストコストを削減する。

【0003】

その問題は、ＭＣＵチップがますます高速低消費電力マイクロコントローラへ発展しており、従来技術のテストコストが削減されたが、このようなＭＣＵチップのテスト品質が低下してしまうことにある。

【0004】

従って、本分野はテストコストとテスト品質とのバランスを取ることができる高速低消費電力マイクロコントローラのテストシステムを早急に必要としている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

これに鑑みて、本発明はＭＣＵチップのための高精度テストシステムを提供し、
前記高精度テストシステムは３３８０Ｄテスタを二次利用し、
前記高精度テストシステムはデュアルチャネルエッジコネクタを有するテストＬＢ（Ｌｏａｄ Ｂｏａｒｄ）ボードと、マルチチャネル双方向のアダプタベースとを備え、
前記アダプタベースが上位へ前記テストＬＢボードに係合され、線路インピーダンスによるシングルチャネル単一出力サンプリング誤差を回避するように下位へＭＣＵチップを中継接続するＳＯＣＫＥＴに双方向マルチチャネル回路を提供することを特徴とする。

【0006】

好ましくは、
前記３３８０Ｄテスタが前記高精度テストシステムの第１ステージとされる。

【0007】

好ましくは、
デュアルチャネルエッジコネクタを有する前記テストＬＢボードが前記高精度テストシステムの第２ステージとされる。

【0008】

好ましくは、
前記アダプタベースが前記高精度テストシステムの第３ステージとされる。

【0009】

好ましくは、
前記ＭＣＵチップを中継接続する前記ＳＯＣＫＥＴはＩＣ ＳＯＣＫＥＴ１及びＩＣ ＳＯＣＫＥＴ２を備える。

【0010】

好ましくは、
前記３３８０Ｄテスタがドロアコネクタ及び６４チャネルフラットケーブルによりデジタル及び電源アナログチャネルを引き出す。

【0011】

好ましくは、
デュアルチャネルエッジコネクタを有する前記テストＬＢボードの裏面には６４チャネルドロアコネクタを有する。

【0012】

好ましくは、
前記テストＬＢボードは２つのリレーを備え、第１リレーが高周波リレーとされ、第２リレーがプログラマＪＴＡＧインターフェース及び３３８０Ｄテスタデジタルポートの選択スイッチとされる。

【発明の効果】

【0013】

本発明は以下の技術的効果を有する。

【0014】

上記解決手段によって、３３８０Ｄテスタは本発明において多重化され、３３８０Ｄテスタのテスト作業を行う必要がある場合、独立した３３８０Ｄテスタとすることができ、本発明に記載のＭＣＵチップの高精度テスト使用を行う必要がある場合、前記高精度テストシステムの一部とすることができる。そして、３３８０Ｄテスタがほとんど半導体パッケージテスト分野における標準装備のテストマシンであるため、本発明の解決策は従来技術よりもコストを著しく削減し、且つ高速低消費電力マイクロコントローラのテストが従来技術のテスト精度よりも高い。即ち、本発明は高速低消費電力マイクロコントローラのテストに対してそのテストコストとテスト品質とのバランスを取ることができ、且つ従来技術よりもこのようなテストの品質を改善する。

【0015】

本発明の実施例の技術案をより明確に説明するために、以下に実施例の記述に必要な図面を簡単に説明するが、理解されるように、以下の図面は本発明のいくつかの実施例を示すに過ぎず、従って、範囲を限定するものと見なされるべきではなく、当業者であれば、創造的な労力を要することなく、更にこれらの図面に基づいて他の関連図面を得ることができる。

【図面の簡単な説明】

【0016】

【図1】本発明の一実施例の構造模式図である。

【図2】従来技術の測定効果の模式図である。

【図3】本発明の一実施例のテスト効果の模式図である。

【図4】本発明の一実施例の回路模式図である。

【図5】本発明の一実施例の回路模式図である。

【図6】本発明の一実施例の回路模式図である。

【図7】本発明の一実施例の回路模式図である。

【発明を実施するための形態】

【0017】

本発明の実施例の目的、技術案及び利点をより明確にするために、以下に本発明の実施例の図１～図７を参照しながら本発明の実施例の技術案を明確且つ完全に説明し、無論、説明される実施例は本発明の実施例の一部であり、実施例の全部ではない。一般的に、ここでの図面に説明及び図示する本発明の実施例のコンポーネントは様々な異なる構成で配置及び設計されてもよい。

【0018】

従って、以下の図面に提供する本発明の実施例の詳細な説明は請求保護する本発明の範囲を制限するように意図されるのではなく、むしろ、本発明の選択実施例を示すものである。本発明の実施例に基づいて、当業者が進歩性のある労働を必要とせずに取得する他の実施例は、いずれも本発明の保護範囲に属する。

【0019】

なお、類似の番号及びアルファベットは以下の図面において類似項を表し、従って、ある項が１つの図面において定義されたら、その後の図面において更に定義及び解釈される必要がない。

【0020】

本発明の説明において、説明されるように、用語「上」、「下」、「内」、「外」等で示される方位又は位置関係は図面に基づいて示す方位又は位置関係、又は該発明の製品が使用される際によく置かれる方位又は位置関係である場合、本発明を説明しやすくし及び説明を簡素化するためのものに過ぎず、指す装置又は素子が必ず特定の方位を有し、特定の方位で構成及び操作しなければならないことを指示又は暗示するのではなく、従って、本発明を制限するものと理解されるべきではない。

【0021】

また、用語「第１」、「第２」等は説明を区別するためのものに過ぎず、相対重要性を指示又は暗示するものと理解されるべきではない。

【0022】

なお、矛盾しない限り、本発明の実施例の特徴は互いに組み合わせることができる。

【0023】

一実施例では、本発明はＭＣＵチップのための高精度テストシステムを開示し、
前記高精度テストシステムは３３８０Ｄテスタを二次利用し、
前記高精度テストシステムはデュアルチャネルエッジコネクタを有するテストＬＢ（Ｌｏａｄ Ｂｏａｒｄ）ボードと、マルチチャネル双方向のアダプタベースとを備え、
前記アダプタベースが上位へ前記テストＬＢボードに係合され、線路インピーダンスによるシングルチャネル単一出力サンプリング誤差を回避するように下位へＭＣＵチップを中継接続するＳＯＣＫＥＴに双方向マルチチャネル回路を提供することを特徴とする。

【0024】

即ち、本発明の前記高精度システムは３３８０Ｄテスタを大きく利用し、これにより、３３８０Ｄテスタは本発明において多重化され、３３８０Ｄテスタのテスト作業を行う必要がある場合、独立した３３８０Ｄテスタとすることができ、本発明に記載のＭＣＵチップの高精度テスト使用を行う必要がある場合、前記高精度テストシステムの一部とすることができる。そして、３３８０Ｄテスタがほとんど半導体パッケージテスト分野における標準装備のテストマシンであるため、本発明の解決策は従来技術よりもコストを著しく削減し、且つ高速低消費電力マイクロコントローラのテストが従来技術のテスト精度よりも高い。即ち、本発明は高速低消費電力マイクロコントローラのテストに対して、そのテストコストとテスト品質とのバランスを取ることができ、且つ従来技術よりもこのようなテストの品質を改善する。

【0025】

好ましくは、
前記３３８０Ｄテスタが前記高精度テストシステムの第１ステージとされる。

【0026】

好ましくは、
デュアルチャネルエッジコネクタを有する前記テストＬＢボードが前記高精度テストシステムの第２ステージとされる。

【0027】

好ましくは、
前記アダプタベースが前記高精度テストシステムの第３ステージとされる。

【0028】

好ましくは、
ＭＣＵチップを中継接続する前記ＳＯＣＫＥＴはＩＣ ＳＯＣＫＥＴ１及びＩＣ ＳＯＣＫＥＴ２を備える。

【0029】

好ましくは、
前記３３８０Ｄテスタがドロアコネクタ及び６４チャネルフラットケーブルによりデジタル及び電源アナログチャネルを引き出す。

【0030】

好ましくは、
デュアルチャネルエッジコネクタを有する前記テストＬＢボードの裏面には６４チャネルドロアコネクタを有する。

【0031】

好ましくは、
前記テストＬＢボードは２つのリレーを備え、第１リレーが高周波リレーとされ、第２リレーがプログラマＪＴＡＧインターフェース及び３３８０Ｄテスタデジタルポートの選択スイッチとされる。

【0032】

図１～図７を参照し、以下の実施例では、
ＭＣＵチップのための前記高精度テストシステムにおいて、
第１ステージのテストシステムは３３８０Ｄデジタルテスタを用い、ドロアコネクタ及び６４チャネルフラットケーブルによりデジタル及び電源アナログチャネルを引き出し、
第２ステージのテストシステムは裏面に同様に６４チャネルドロアコネクタを有するテストＬＢ（Ｌｏａｄ Ｂｏａｒｄ）ボード、即ちテスト基板をコアとし、ドロアコネクタが第１ステージにおいて与えられたテスト及び制御信号に接続され、テスト基板に接続される電源ポートが１００ｎｆ及び１０μｆの２つのバイパスコンデンサに並列接続され、それにより３３８０Ｄの電源ポートに給電する高周波クラッタと低周波クラッタの干渉をフィルタリングする。テストＬＢボードは２つのリレーを備え、第１リレーは高周波リレーであり、少なくとも１６Ｍクロック信号の通信標準を満たし、外部１６Ｍ水晶発振器を切り替えてクロックソースとして被テストチップに接続し、又は３３８０Ｄテスタデジタルチャネルを切り替えて被テストチップのクロックチャネルを制御するためのものである。第２リレーはプログラマＪＴＡＧインターフェース及び３３８０Ｄテスタデジタルポートの選択スイッチとされ、それぞれ両方のチップシリアルポート端子への接続及び通信を切り替え、図１に示されるとおりであり、ＭＣＵチップの各機能モジュールをテストする実行プログラムはコンパイル暗号化により図１に示されるプログラマに固定化され、テスタは通信制御端子とされるだけであり、プログラマがプログラムをロードして被テストチップに装着されるかどうかを制御し、且つチップにプログラムをロードした後、各機能モジュールに対応するテストを実行する開始命令を送信し、テスタ端子から被テストチップの各内部モジュールを直接配置することを回避し、暗号化後のプログラムの内部に１つのバージョンのシリアル番号を書き込み、テストプログラミングするたびに、３３８０Ｄテスタはまず現在テストする必要があるバージョン番号を被テストチップに送信してチップ内にロードしたバージョンのシリアル番号と比較し、同じである場合に後続の機能項テストが許容され、プログラムの誤プログラミング検出を防止し、
なお、チャネル原理図は図４～図７を参照し、ｓｌｏｔ０／ｓｌｏｔ１がデジタルインターフェースに接続され、ＤＰＳが電源インターフェースに接続され、ＴＢＵＳがリレー制御端子に接続され、
第３ステージ及び第２ステージのテストシステムは１つのマルチチャネル双方向アダプタベースをコアとし、最初のテスト信号が第１ステージから送信される場合、第２ステージにおいて下位へ送信されることにより、リンク伝送中に不可避的な損失誤差が発生し、各単方向チャネルに１つの高抵抗状態フィードバック経路（開回路で、電流がなく、信号損失がないことに相当する）を並行して追加することにより、テスト端末ＩＣ ＳＯＣＫＥＴ（チップソケット）における最終的な信号状況をリアルタイムにフィードバックし、それによりテスト信号の制御中にフィードバック結果に基づいて出力信号誤差をリアルタイムに変えることができ、
マルチチャネル双方向アダプタベースは下位へテストシステムの最終的なＩＣ ＳＯＣＫＥＴ１又はＳＯＣＫＥＴ２（即ち、チップソケット）に接続され、制御及び測定信号精度の向上を更に確保するために、マルチチャネル双方向アダプタベースはテスト端末ＩＣ ＳＯＣＫＥＴの信号をフィードバック経路によって第２ステージのテストシステムに導入することができ、好ましくは、第２ステージのテストシステムはエッジコネクタを用い、エッジコネクタの各列の左右にそれぞれある１つの対称ピンインターフェースを所定及びフィードバック経路として利用し、これにより、該エッジコネクタ及びそのインターフェースを十分に利用し、第２ステージ及び第３ステージの２つのステージのテストシステムを貫通してケルビン方式接続を形成し、最終的な電圧制御精度を従来の接続線方式の±０．０５Ｖから±０．０１Ｖに変動低下させ、電圧誤差を減少させるとともに低消費電力モードにおけるｕＡ～ｎＡレベルの電流測定精度の向上を確保し、且つ５０ＭＨｚ高速度周波数信号を測定する際の±３％誤差を±１％に減少させ、図２及び図３に示される。

【0033】

正常のＴＳＳＯＰパッケージのＭＣＵマイクロコントローラのテストを例として、それは、テストシステムがシングルチャネル中継線を介してチップテストベースに接続され、高速低消費電力ＭＣＵのクロック速度が１０ＭＨｚ以上に達し、且つＡ／Ｄ変換等の電圧精度が±０．０１Ｖ以内に求められる場合、シングルチャネル中継線の長さ、材質及び接続方式がいずれも測定信号に対して規格範囲内に許容される偏差を超える偏差を与え、更にマルチレベルテストシステム間の伝達損失を加えて、最終的に誤差を２倍以上に拡大してしまう。

【0034】

要するに、本発明は３３８０Ｄデジタルテスタをテストシステムの第１ステージとして用い、それに組み合わせて、デュアルチャネルエッジコネクタのテストＬＢ（Ｌｏａｄ Ｂｏａｒｄ）基板（ボード）をテストシステムの第２ステージとして用い、第１ステージと第２ステージとの間に６４チャネルフラットケーブルを接続チャネルとして用いるとともに、以前に第３ステージが用いたシングルチャネル中継線＋バーンインベース底板方式をマルチチャネル双方向中継接続方式の接続ベースに置き換え、上位へ第２ステージの双方向エッジコネクタに係合し、下位へＭＣＵ ＩＣを中継接続するＳＯＣＫＥＴ（チップソケット）に双方向マルチチャネル回路を有させ、線路インピーダンスによるシングルチャネル単一出力サンプリング誤差を回避する。更に、第３ステージは２つのＳＯＣＫＥＴを用いて出力＋フィードバックの方式を実現し、所定及びサンプリング精度が比較的高い測定チャネルに対して出力＋フィードバックのケルビン接続方式を実現し、テスト品質を更に改善する。

【0035】

理解されるように、本発明によって、被テストチップの電圧測定及び所定精度を効果的に向上させることができ、更に高速低消費電力マイクロコントローラチップ（ＭＣＵ）のＡ／Ｄ変換精度の検査を向上させ、ＨＳＬ／ＬＳＩ内部クロックタイミング及びレベル誤差判断を減少させ、及び低消費電力モードにおける電流の安定性及び参照ＶＲＥＦレベルの精度を向上させ、且つ、該解決手段は同じモジュールタイプを有するデジタルチップに普及することができ、量産テスト環境を作るたびに発生するシステム誤差干渉を低減し、それにより大量テストの精度を向上させて量産収率を改善し、生産テストのオーバーキル損失を低減する。これは、オーバーキルをもたらす根本的な原因が装置、ウェハプロービング損失、人員設定等を含むためである。

【0036】

要するに、本発明は、多すぎるテストコストを追加せず、従来のテスト計器及び装置を利用し、外部ハードウェアシステムの変換方式を改めて設計することにより、より正確なテスト電圧制御を行い、高速低消費電力マイクロコントローラの一層高いテスト要件を満たすという目的を達成する。

【0037】

以上の説明は本発明の具体的な実施形態に過ぎず、本発明の保護範囲を制限するものではなく、当業者が本発明に開示される技術的範囲内で容易に想到し得る変更や置換は、いずれも本発明の保護範囲内に含まれるべきである。従って、本発明の保護範囲は前記特許請求の範囲に準じるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】