知財求人 - 知財ポータルサイト「IP Force」
▶ ズハイ アクセス セミコンダクター シーオー．，エルティーディーの特許一覧
特開2023-86100複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023086100
(43)【公開日】2023-06-21
(54)【発明の名称】複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法
(51)【国際特許分類】
H05K 3/46 20060101AFI20230614BHJP
H01L 23/12 20060101ALI20230614BHJP
H05K 3/00 20060101ALI20230614BHJP
H05K 3/28 20060101ALI20230614BHJP
【ＦＩ】
H05K3/46 Q
H01L23/12 B
H01L23/12 N
H05K3/46 N
H05K3/46 T
H05K3/00 N
H05K3/28 B
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022183205
(22)【出願日】2022-11-16
(31)【優先権主張番号】202111518254.9
(32)【優先日】2021-12-09
(33)【優先権主張国・地域又は機関】CN
(71)【出願人】
【識別番号】521133551
【氏名又は名称】ズハイ アクセス セミコンダクター シーオー．，エルティーディー
【氏名又は名称原語表記】Ｚｈｕｈａｉ Ａｃｃｅｓｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．， Ｌｔｄ
(74)【代理人】
【識別番号】100088904
【弁理士】
【氏名又は名称】庄司 隆
(74)【代理人】
【識別番号】100124453
【弁理士】
【氏名又は名称】資延 由利子
(74)【代理人】
【識別番号】100135208
【弁理士】
【氏名又は名称】大杉 卓也
(74)【代理人】
【識別番号】100183656
【弁理士】
【氏名又は名称】庄司 晃
(74)【代理人】
【識別番号】100224786
【弁理士】
【氏名又は名称】大島 卓之
(74)【代理人】
【識別番号】100225015
【弁理士】
【氏名又は名称】中島 彩夏
(72)【発明者】
【氏名】チェン ケンメイ
(72)【発明者】
【氏名】フェン レイ
(72)【発明者】
【氏名】フアン ガオ
(72)【発明者】
【氏名】フアン ベンキア
(72)【発明者】
【氏名】ホン イエジェ
【テーマコード（参考）】
5E314
5E316
【Ｆターム（参考）】
5E314AA24
5E314BB06
5E314BB12
5E314FF05
5E314FF17
5E314GG17
5E314GG26
5E316AA02
5E316AA38
5E316AA43
5E316BB13
5E316CC04
5E316CC05
5E316CC08
5E316CC09
5E316CC10
5E316CC31
5E316CC32
5E316CC36
5E316DD17
5E316DD23
5E316DD24
5E316EE01
5E316FF07
5E316GG15
5E316GG17
5E316GG28
5E316HH06
5E316HH07
5E316HH22
5E316JJ12
5E316JJ13
(57)【要約】 （修正有）
【課題】複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法を提供する。
【解決手段】製造方法は、ポリマー支持フレームを用意するステップと、第１パッケージング層１０１５を形成するステップと、第１回路層及び第２回路層３０１２を形成するステップであって、第１回路層に第２絶縁層２０１を形成し、第２回路層に第３絶縁層３０１を形成するステップと、第１部品配置枠１０１３と垂直に重なる第２部品配置枠２０１６を形成するステップと、第２部品配置枠内に第２部品１０４２及び第３部品１０４３を実装し、第２パッケージング層２０１８を形成するステップと、第２絶縁層に第３回路層４０１２を形成するステップと、を含む。第２部品及び第３部品の端子は、それぞれ第３回路層に連通し、第１導電性回路層２０１２及び第３回路層は、第２導電性銅ピラー層２０１４を介して導電的に接続される。
【選択図】図２
【解決手段】製造方法は、ポリマー支持フレームを用意するステップと、第１パッケージング層１０１５を形成するステップと、第１回路層及び第２回路層３０１２を形成するステップであって、第１回路層に第２絶縁層２０１を形成し、第２回路層に第３絶縁層３０１を形成するステップと、第１部品配置枠１０１３と垂直に重なる第２部品配置枠２０１６を形成するステップと、第２部品配置枠内に第２部品１０４２及び第３部品１０４３を実装し、第２パッケージング層２０１８を形成するステップと、第２絶縁層に第３回路層４０１２を形成するステップと、を含む。第２部品及び第３部品の端子は、それぞれ第３回路層に連通し、第１導電性回路層２０１２及び第３回路層は、第２導電性銅ピラー層２０１４を介して導電的に接続される。
【選択図】図２
【特許請求の範囲】
【請求項1】
複数の部品を層分けに埋め込みパッケージングした構造の製造方法であって、
（ａ）ポリマー支持フレームを用意するステップであって、前記ポリマー支持フレームは第１絶縁層と、前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含むステップと、
（ｂ）前記第１部品配置枠の底部に第１部品を実装し、且つ前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層を形成するステップと、
（ｃ）前記第１絶縁層の上面と下面にそれぞれ第１回路層及び第２回路層を形成するステップであって、前記第１回路層は第１導電性回路層と第１犠牲回路層とを含み、前記第１犠牲回路層は前記第１部品配置枠を覆い、前記第１部品の端子は前記第２回路層に連通し、前記第１導電性回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続されるステップと、
（ｄ）前記第１回路層に第２銅ピラー層を形成するステップであって、前記第２銅ピラー層は第２導電性銅ピラー層と第２犠牲銅ピラー層とを含み、前記第２犠牲銅ピラー層は前記第１犠牲回路層に位置するステップと、
（ｅ）前記第１回路層と前記第２銅ピラー層に絶縁材料を積層し、絶縁材料を薄めて前記第２銅ピラー層の端部を露出して第２絶縁層を形成し、前記第２回路層に絶縁材料を積層して第３絶縁層を形成するステップと、
（ｆ）前記第１犠牲回路層と前記第２犠牲銅ピラー層をエッチングして第２部品配置枠を形成するステップであって、前記第２部品配置枠と前記第１部品配置枠は垂直に重なるステップと、
（ｇ）前記第２部品配置枠の底部に第２部品及び第３部品を実装し、且つ前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層を形成するステップであって、前記第２部品及び前記第３部品はそれぞれ前記第１部品と層分け垂直に重なるステップと、
（ｈ）前記第２絶縁層の上面に第３回路層を形成するステップであって、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３回路層に連通し、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して導電的に接続されるステップとを含む、複数の部品を層分けに埋め込みパッケージングした構造の製造方法。
（ａ）ポリマー支持フレームを用意するステップであって、前記ポリマー支持フレームは第１絶縁層と、前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含むステップと、
（ｂ）前記第１部品配置枠の底部に第１部品を実装し、且つ前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層を形成するステップと、
（ｃ）前記第１絶縁層の上面と下面にそれぞれ第１回路層及び第２回路層を形成するステップであって、前記第１回路層は第１導電性回路層と第１犠牲回路層とを含み、前記第１犠牲回路層は前記第１部品配置枠を覆い、前記第１部品の端子は前記第２回路層に連通し、前記第１導電性回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続されるステップと、
（ｄ）前記第１回路層に第２銅ピラー層を形成するステップであって、前記第２銅ピラー層は第２導電性銅ピラー層と第２犠牲銅ピラー層とを含み、前記第２犠牲銅ピラー層は前記第１犠牲回路層に位置するステップと、
（ｅ）前記第１回路層と前記第２銅ピラー層に絶縁材料を積層し、絶縁材料を薄めて前記第２銅ピラー層の端部を露出して第２絶縁層を形成し、前記第２回路層に絶縁材料を積層して第３絶縁層を形成するステップと、
（ｆ）前記第１犠牲回路層と前記第２犠牲銅ピラー層をエッチングして第２部品配置枠を形成するステップであって、前記第２部品配置枠と前記第１部品配置枠は垂直に重なるステップと、
（ｇ）前記第２部品配置枠の底部に第２部品及び第３部品を実装し、且つ前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層を形成するステップであって、前記第２部品及び前記第３部品はそれぞれ前記第１部品と層分け垂直に重なるステップと、
（ｈ）前記第２絶縁層の上面に第３回路層を形成するステップであって、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３回路層に連通し、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して導電的に接続されるステップとを含む、複数の部品を層分けに埋め込みパッケージングした構造の製造方法。
【請求項2】
（ｉ）ステップ（ｈ）を受けて続き、前記第３回路層に絶縁材料を積層して第４絶縁層を形成し、前記第３絶縁層と前記第４絶縁層内にそれぞれ第１ブラインドビアと第２ブラインドビアを形成するステップと、
（ｊ）前記第１ブラインドビア内と前記第３絶縁層の面にそれぞれ第１導電性ビアと第５回路層を形成し、前記第２ブラインドビア内と前記第４絶縁層の面にそれぞれ第２導電性ビアと第４回路層を形成するステップであって、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続されるステップと、
（ｋ）前記第４回路層に第１ソルダーレジスト層を形成し、前記第５回路層に第２ソルダーレジスト層を形成し、且つそれぞれ前記第１ソルダーレジスト層と前記第２ソルダーレジスト層内に露出した金属面を処理し、第１金属面処理層と第２金属面処理層を形成するステップとをさらに含む、請求項１に記載の製造方法。
（ｊ）前記第１ブラインドビア内と前記第３絶縁層の面にそれぞれ第１導電性ビアと第５回路層を形成し、前記第２ブラインドビア内と前記第４絶縁層の面にそれぞれ第２導電性ビアと第４回路層を形成するステップであって、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続されるステップと、
（ｋ）前記第４回路層に第１ソルダーレジスト層を形成し、前記第５回路層に第２ソルダーレジスト層を形成し、且つそれぞれ前記第１ソルダーレジスト層と前記第２ソルダーレジスト層内に露出した金属面を処理し、第１金属面処理層と第２金属面処理層を形成するステップとをさらに含む、請求項１に記載の製造方法。
【請求項3】
ステップ（ｂ）は、
（ｂ１）前記第１絶縁層の底部に第１接着層を設けるステップと、
（ｂ２）前記第１部品の端子面を前記第１部品配置枠内に露出した第１接着層に付着するステップと、
（ｂ３）前記第１絶縁層の上面及び前記第１部品と前記第１部品配置枠とのギャップにパッケージング材料を積層し、前記パッケージング材料を硬化して第１パッケージング層を形成するステップと、
（ｂ４）前記第１パッケージング層を薄めることにより前記第１導電性銅ピラー層の端部を露出させるステップと、
（ｂ５）前記第１接着層を取り除くステップとを含む、請求項１に記載の製造方法。
（ｂ１）前記第１絶縁層の底部に第１接着層を設けるステップと、
（ｂ２）前記第１部品の端子面を前記第１部品配置枠内に露出した第１接着層に付着するステップと、
（ｂ３）前記第１絶縁層の上面及び前記第１部品と前記第１部品配置枠とのギャップにパッケージング材料を積層し、前記パッケージング材料を硬化して第１パッケージング層を形成するステップと、
（ｂ４）前記第１パッケージング層を薄めることにより前記第１導電性銅ピラー層の端部を露出させるステップと、
（ｂ５）前記第１接着層を取り除くステップとを含む、請求項１に記載の製造方法。
【請求項4】
前記第１接着層は片面テープを含む、請求項３に記載の製造方法。
【請求項5】
ステップ（ｇ）は前記第２部品配置枠の底部に粘着性材料を設け、続いて前記第２部品の裏面及び前記第３部品の裏面をそれぞれ前記粘着性材料に実装することにより、前記第２部品配置枠の底部に前記第２部品及び前記第３部品を実装することを実現することを含む、請求項１に記載の製造方法。
【請求項6】
ステップ（ｇ）はそれぞれ前記第２部品の裏面及び前記第３部品の裏面に粘着性材料を設け、続いて前記第２部品の裏面及び前記第３部品の裏面をそれぞれ前記第２部品配置枠の底部に実装することにより、前記第２部品配置枠の底部に前記第２部品及び前記第３部品を実装することを実現することを含む、請求項１に記載の製造方法。
【請求項7】
ステップ（ｉ）はレーザ加工という手段によってブラインドビアを形成することを含む、請求項２に記載の製造方法。
【請求項8】
絶縁材料は純樹脂又はガラス繊維を含む樹脂から選ばれる、請求項２に記載の製造方法。
【請求項9】
前記第１パッケージング層と前記第２パッケージング層はそれぞれ熱硬化型媒体材料又は感光型媒体材料から選ばれる、請求項１に記載の製造方法。
【請求項10】
前記第１部品、前記第２部品及び前記第３部品はそれぞれ能動部品及び受動部品のうちの１種又は多種を含む、請求項１に記載の製造方法。
【請求項11】
複数の部品を層分けに埋め込みパッケージングした構造の製造方法であって、
（ａ）ポリマー支持フレームを用意するステップであって、前記ポリマー支持フレームは第１絶縁層と、前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含むステップと、
（ｂ）前記第１部品配置枠の頂部に第１部品を実装し、且つ前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層を形成するステップと、
（ｃ）前記第１絶縁層の下面に第２回路層を形成し、前記第１絶縁層の上面に第５絶縁層を形成するステップであって、前記第５絶縁層は前記第５絶縁層の下面内に位置する第６回路層及び前記第６回路層に位置する第３導電性銅ピラー層を含み、前記第１部品の端子は前記第６回路層に連通し、前記第６回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続されるステップと、
（ｄ）前記第５絶縁層の上面に第１回路層を形成するステップであって、前記第１回路層は第１導電性回路層及び第１犠牲回路層を含み、前記第１導電性回路層及び前記第６回路層は前記第３導電性銅ピラー層を介して導電的に接続され、前記第１犠牲回路層と前記第１部品配置枠は縦方向における位置が同じであるステップと、
（ｅ）前記第１回路層に第２銅ピラー層を形成するステップであって、前記第２銅ピラー層は第２導電性銅ピラー層と第２犠牲銅ピラー層とを含み、前記第２犠牲銅ピラー層は前記第１犠牲回路層に位置するステップと、
（ｆ）前記第１回路層と前記第２銅ピラー層に絶縁材料を積層し、絶縁材料を薄めて前記第２銅ピラー層の端部を露出して第２絶縁層を形成し、前記第２回路層に絶縁材料を積層して第３絶縁層を形成するステップと、
（ｇ）前記第１犠牲回路層と前記第２犠牲銅ピラー層をエッチングして第２部品配置枠を形成するステップであって、前記第２部品配置枠と前記第１部品配置枠は垂直に重なるステップと、
（ｈ）前記第２部品配置枠の底部に第２部品及び第３部品を実装し、且つ前記第２絶縁層の上面及び前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層を形成するステップであって、前記第１部品は前記第２部品及び前記第３部品と層分け垂直に重なるステップと、
（ｉ）前記第２パッケージング層内に第３ブラインドビアを形成し、前記第３ブラインドビア内に第３導電性ビアを形成し、前記第２パッケージング層及び前記第３導電性ビアの面に第３回路層を形成するステップであって、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３導電性ビアを介して前記第３回路層に導電的に接続され、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して前記第３導電性ビアに導電的に接続されるステップとを含む、複数の部品を層分けに埋め込みパッケージングした構造の製造方法。
（ａ）ポリマー支持フレームを用意するステップであって、前記ポリマー支持フレームは第１絶縁層と、前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含むステップと、
（ｂ）前記第１部品配置枠の頂部に第１部品を実装し、且つ前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層を形成するステップと、
（ｃ）前記第１絶縁層の下面に第２回路層を形成し、前記第１絶縁層の上面に第５絶縁層を形成するステップであって、前記第５絶縁層は前記第５絶縁層の下面内に位置する第６回路層及び前記第６回路層に位置する第３導電性銅ピラー層を含み、前記第１部品の端子は前記第６回路層に連通し、前記第６回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続されるステップと、
（ｄ）前記第５絶縁層の上面に第１回路層を形成するステップであって、前記第１回路層は第１導電性回路層及び第１犠牲回路層を含み、前記第１導電性回路層及び前記第６回路層は前記第３導電性銅ピラー層を介して導電的に接続され、前記第１犠牲回路層と前記第１部品配置枠は縦方向における位置が同じであるステップと、
（ｅ）前記第１回路層に第２銅ピラー層を形成するステップであって、前記第２銅ピラー層は第２導電性銅ピラー層と第２犠牲銅ピラー層とを含み、前記第２犠牲銅ピラー層は前記第１犠牲回路層に位置するステップと、
（ｆ）前記第１回路層と前記第２銅ピラー層に絶縁材料を積層し、絶縁材料を薄めて前記第２銅ピラー層の端部を露出して第２絶縁層を形成し、前記第２回路層に絶縁材料を積層して第３絶縁層を形成するステップと、
（ｇ）前記第１犠牲回路層と前記第２犠牲銅ピラー層をエッチングして第２部品配置枠を形成するステップであって、前記第２部品配置枠と前記第１部品配置枠は垂直に重なるステップと、
（ｈ）前記第２部品配置枠の底部に第２部品及び第３部品を実装し、且つ前記第２絶縁層の上面及び前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層を形成するステップであって、前記第１部品は前記第２部品及び前記第３部品と層分け垂直に重なるステップと、
（ｉ）前記第２パッケージング層内に第３ブラインドビアを形成し、前記第３ブラインドビア内に第３導電性ビアを形成し、前記第２パッケージング層及び前記第３導電性ビアの面に第３回路層を形成するステップであって、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３導電性ビアを介して前記第３回路層に導電的に接続され、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して前記第３導電性ビアに導電的に接続されるステップとを含む、複数の部品を層分けに埋め込みパッケージングした構造の製造方法。
【請求項12】
（ｊ）ステップ（ｉ）を受けて続き、前記第３回路層に絶縁材料を積層して第４絶縁層を形成し、前記第３絶縁層と前記第４絶縁層内にそれぞれ第１ブラインドビアと第２ブラインドビアを形成するステップと、
（ｋ）前記第１ブラインドビア内と前記第３絶縁層の面にそれぞれ第１導電性ビアと第５回路層を形成し、前記第２ブラインドビア内と前記第４絶縁層の面にそれぞれ第２導電性ビアと第４回路層を形成するステップであって、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続されるステップと、
（ｌ）前記第４回路層に第１ソルダーレジスト層を形成し、前記第５回路層に第２ソルダーレジスト層を形成し、且つそれぞれ前記第１ソルダーレジスト層と前記第２ソルダーレジスト層内に露出した金属面を処理し、第１金属面処理層と第２金属面処理層を形成するステップとをさらに含む、請求項１１に記載の製造方法。
（ｋ）前記第１ブラインドビア内と前記第３絶縁層の面にそれぞれ第１導電性ビアと第５回路層を形成し、前記第２ブラインドビア内と前記第４絶縁層の面にそれぞれ第２導電性ビアと第４回路層を形成するステップであって、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続されるステップと、
（ｌ）前記第４回路層に第１ソルダーレジスト層を形成し、前記第５回路層に第２ソルダーレジスト層を形成し、且つそれぞれ前記第１ソルダーレジスト層と前記第２ソルダーレジスト層内に露出した金属面を処理し、第１金属面処理層と第２金属面処理層を形成するステップとをさらに含む、請求項１１に記載の製造方法。
【請求項13】
複数の部品を層分けに埋め込みパッケージングした構造であって、それは請求項１～１０のいずれか一項に記載の複数の部品を層分けに埋め込みパッケージングした構造の製造方法を用いて製造される、複数の部品を層分けに埋め込みパッケージングした構造。
【請求項14】
第１絶縁層及び前記第１絶縁層の上方にある第２絶縁層を含み、前記第１絶縁層は高さ方向に沿って前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含み、前記第１部品配置枠の底部に第１部品が実装され、前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層が設けられており、前記第２絶縁層は第２部品配置枠と、前記第２絶縁層の下面内に位置する第１導電性回路層と前記第１導電性回路層に位置する第２導電性銅ピラー層とを含み、前記第２部品配置枠の底部に第２部品と第３部品が実装され、前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層が設けられており、そのうち前記第１部品配置枠と前記第２部品配置枠は垂直に重なり、前記第１部品は前記第２部品及び前記第３部品と層分け垂直に重なる、請求項１３に記載の複数の部品を層分けに埋め込みパッケージングした構造。
【請求項15】
前記第１絶縁層の下方にある第３絶縁層及び前記第２絶縁層の上方にある第４絶縁層をさらに含み、前記第３絶縁層は前記第３絶縁層の上面内に位置する第２回路層、前記第２回路層にある第１導電性ビア及び前記第３絶縁層の下面に位置する第５回路層を含み、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第１導電性回路層及び前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続され、前記第１部品の端子は前記第２回路層に連通し、
前記第４絶縁層は前記第４絶縁層の下面内に位置する第３回路層、前記第３回路層にある第２導電性ビア及び前記第４絶縁層の上面に位置する第４回路層を含み、前記第２部品の端子及び前記第３部品の端子はそれぞれ前記第３回路層に連通し、前記第３回路層及び前記第４回路層は前記第２導電性ビアを介して導電的に接続され、前記第１導電性回路層及び前記第３回路層は前記第２導電性銅ピラー層を介して導電的に接続される、請求項１４に記載の複数の部品を層分けに埋め込みパッケージングした構造。
前記第４絶縁層は前記第４絶縁層の下面内に位置する第３回路層、前記第３回路層にある第２導電性ビア及び前記第４絶縁層の上面に位置する第４回路層を含み、前記第２部品の端子及び前記第３部品の端子はそれぞれ前記第３回路層に連通し、前記第３回路層及び前記第４回路層は前記第２導電性ビアを介して導電的に接続され、前記第１導電性回路層及び前記第３回路層は前記第２導電性銅ピラー層を介して導電的に接続される、請求項１４に記載の複数の部品を層分けに埋め込みパッケージングした構造。
【請求項16】
それぞれ前記第４回路層と前記第５回路層に形成された第１ソルダーレジスト層と第２ソルダーレジスト層とをさらに含み、前記第１ソルダーレジスト層内に第１金属面処理層が設けられており、前記第２ソルダーレジスト層内に第２金属面処理層が設けられている、請求項１５に記載の複数の部品を層分けに埋め込みパッケージングした構造。
【請求項17】
複数の部品を層分けに埋め込みパッケージングした構造であって、それは請求項１１～１２のいずれか一項に記載の複数の部品を層分けに埋め込みパッケージングした構造の製造方法を用いて製造される、複数の部品を層分けに埋め込みパッケージングした構造。
【請求項18】
第１絶縁層と、前記第１絶縁層の上方にある第５絶縁層と前記第５絶縁層の上方にある第２絶縁層とを含み、前記第１絶縁層は高さ方向に沿って前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含み、前記第１部品配置枠の頂部に第１部品が実装され、前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層が設けられており、前記第５絶縁層は前記第５絶縁層の下面内に位置する第６回路層と前記第６回路層にある第３導電性銅ピラー層とを含み、前記第２絶縁層は第２部品配置枠、前記第２絶縁層の下面内に位置する第１導電性回路層及び前記第１導電性回路層に位置する第２導電性銅ピラー層を含み、前記第２部品配置枠の底部に第２部品及び第３部品が実装され、前記第２絶縁層の上面及び前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層が設けられており、そのうち前記第６回路層及び前記第１導電性回路層は前記第３導電性銅ピラー層を介して導電的に接続され、前記第１部品の端子は前記第６回路層に連通し、前記第１部品配置枠と前記第２部品配置枠は垂直に重なり、前記第１部品は前記第２部品及び前記第３部品と層分け垂直に重なる、請求項１７に記載の複数の部品を層分けに埋め込みパッケージングした構造。
【請求項19】
前記第１絶縁層の下方にある第３絶縁層及び前記第２絶縁層の上方にある第４絶縁層をさらに含み、前記第３絶縁層は前記第３絶縁層の上面内に位置する第２回路層、前記第２回路層にある第１導電性ビア及び前記第３絶縁層の下面に位置する第５回路層を含み、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第６回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続され、
前記第４絶縁層は前記第４絶縁層の下面内に位置する第３回路層、前記第３回路層にある第２導電性ビア及び前記第４絶縁層の上面に位置する第４回路層を含み、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続され、前記第２パッケージング層内に第３導電性ビアが設けられており、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３導電性ビアを介して前記第３回路層に導電的に接続され、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して前記第３導電性ビアに導電的に接続される、請求項１８に記載の複数の部品を層分けに埋め込みパッケージングした構造。
前記第４絶縁層は前記第４絶縁層の下面内に位置する第３回路層、前記第３回路層にある第２導電性ビア及び前記第４絶縁層の上面に位置する第４回路層を含み、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続され、前記第２パッケージング層内に第３導電性ビアが設けられており、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３導電性ビアを介して前記第３回路層に導電的に接続され、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して前記第３導電性ビアに導電的に接続される、請求項１８に記載の複数の部品を層分けに埋め込みパッケージングした構造。
【請求項20】
それぞれ前記第４回路層及び前記第５回路層に形成された第１ソルダーレジスト層及び第２ソルダーレジスト層をさらに含み、前記第１ソルダーレジスト層内に第１金属面処理層が設けられており、前記第２ソルダーレジスト層内に第２金属面処理層が設けられている、請求項１９に記載の複数の部品を層分けに埋め込みパッケージングした構造。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子部品のパッケージング構造に関し、具体的には、複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法に関する。
【背景技術】
【0002】
現在、パネルレベルの埋め込みパッケージング分野において、既に複数の部品の埋め込みパッケージングを実現することができるが、依然として一定の制限性が存在する。複数の部品は一度に基板内部の同一レベルに埋め込みパッケージングされ、水平方向の寸法が大きく、埋め込みパッケージングの小型化の発展要求を満たすことができず、且つ実際の製品構造及び配線設計に基づき、最も合理的な埋め込みパッケージング構造を実現することができず、配線の難度及び導線の長さを増加させ、電気的性能に影響を与える。
【発明の概要】
【発明が解決しようとする課題】
【0003】
上記技術的問題を解決するために、本発明の実施形態は、複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法を提供する。本発明は、パッケージングモジュールの実際のニーズに基づき、複数の部品をそれぞれ基板の異なるレベルに埋め込みパッケージングすることができ、ＸＹ方向の寸法を効果的に縮小し、より高い密度の集積パッケージングを実現すると同時に、配線難度を低減することができ、且つ部品と基板との最短距離の電気的接続を実現し、パッケージングモジュールの電気的性能を向上させる。
【課題を解決するための手段】
【0004】
本発明の第１の態様は、次のステップを含む、複数の部品を層分けに埋め込みパッケージングした構造の製造方法に関する。
（ａ）ポリマー支持フレームを用意し、前記ポリマー支持フレームは第１絶縁層と、前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含む。
（ｂ）前記第１部品配置枠の底部に第１部品を実装し、且つ前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層を形成する。
（ｃ）前記第１絶縁層の上面と下面にそれぞれ第１回路層及び第２回路層を形成し、前記第１回路層は第１導電性回路層と第１犠牲回路層とを含み、前記第１犠牲回路層は前記第１部品配置枠を覆い、前記第１部品の端子は前記第２回路層に連通し、前記第１導電性回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続される。
（ｄ）前記第１回路層に第２銅ピラー層を形成し、前記第２銅ピラー層は第２導電性銅ピラー層と第２犠牲銅ピラー層とを含み、前記第２犠牲銅ピラー層は前記第１犠牲回路層に位置する。
（ｅ）前記第１回路層と前記第２銅ピラー層に絶縁材料を積層し、絶縁材料を薄めて前記第２銅ピラー層の端部を露出して第２絶縁層を形成し、前記第２回路層に絶縁材料を積層して第３絶縁層を形成する。
（ｆ）前記第１犠牲回路層と前記第２犠牲銅ピラー層をエッチングして第２部品配置枠を形成し、前記第２部品配置枠と前記第１部品配置枠は垂直に重なる。
（ｇ）前記第２部品配置枠の底部に第２部品及び第３部品を実装し、且つ前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層を形成し、前記第２部品及び前記第３部品はそれぞれ前記第１部品と層分け垂直に重なる。
（ｈ）前記第２絶縁層の上面に第３回路層を形成し、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３回路層に連通し、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して導電的に接続される。
（ａ）ポリマー支持フレームを用意し、前記ポリマー支持フレームは第１絶縁層と、前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含む。
（ｂ）前記第１部品配置枠の底部に第１部品を実装し、且つ前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層を形成する。
（ｃ）前記第１絶縁層の上面と下面にそれぞれ第１回路層及び第２回路層を形成し、前記第１回路層は第１導電性回路層と第１犠牲回路層とを含み、前記第１犠牲回路層は前記第１部品配置枠を覆い、前記第１部品の端子は前記第２回路層に連通し、前記第１導電性回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続される。
（ｄ）前記第１回路層に第２銅ピラー層を形成し、前記第２銅ピラー層は第２導電性銅ピラー層と第２犠牲銅ピラー層とを含み、前記第２犠牲銅ピラー層は前記第１犠牲回路層に位置する。
（ｅ）前記第１回路層と前記第２銅ピラー層に絶縁材料を積層し、絶縁材料を薄めて前記第２銅ピラー層の端部を露出して第２絶縁層を形成し、前記第２回路層に絶縁材料を積層して第３絶縁層を形成する。
（ｆ）前記第１犠牲回路層と前記第２犠牲銅ピラー層をエッチングして第２部品配置枠を形成し、前記第２部品配置枠と前記第１部品配置枠は垂直に重なる。
（ｇ）前記第２部品配置枠の底部に第２部品及び第３部品を実装し、且つ前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層を形成し、前記第２部品及び前記第３部品はそれぞれ前記第１部品と層分け垂直に重なる。
（ｈ）前記第２絶縁層の上面に第３回路層を形成し、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３回路層に連通し、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して導電的に接続される。
【0005】
いくつかの実施形態において、次をさらに含む。
（ｉ）ステップ（ｈ）を受けて続き、前記第３回路層に絶縁材料を積層して第４絶縁層を形成し、前記第３絶縁層と前記第４絶縁層内にそれぞれ第１ブラインドビアと第２ブラインドビアを形成する。
（ｊ）前記第１ブラインドビア内と前記第３絶縁層の面にそれぞれ第１導電性ビアと第５回路層を形成し、前記第２ブラインドビア内と前記第４絶縁層の面にそれぞれ第２導電性ビアと第４回路層を形成し、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続される。
（ｋ）前記第４回路層に第１ソルダーレジスト層を形成し、前記第５回路層に第２ソルダーレジスト層を形成し、且つそれぞれ前記第１ソルダーレジスト層と前記第２ソルダーレジスト層内に露出した金属面を処理し、第１金属面処理層と第２金属面処理層を形成する。
（ｉ）ステップ（ｈ）を受けて続き、前記第３回路層に絶縁材料を積層して第４絶縁層を形成し、前記第３絶縁層と前記第４絶縁層内にそれぞれ第１ブラインドビアと第２ブラインドビアを形成する。
（ｊ）前記第１ブラインドビア内と前記第３絶縁層の面にそれぞれ第１導電性ビアと第５回路層を形成し、前記第２ブラインドビア内と前記第４絶縁層の面にそれぞれ第２導電性ビアと第４回路層を形成し、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続される。
（ｋ）前記第４回路層に第１ソルダーレジスト層を形成し、前記第５回路層に第２ソルダーレジスト層を形成し、且つそれぞれ前記第１ソルダーレジスト層と前記第２ソルダーレジスト層内に露出した金属面を処理し、第１金属面処理層と第２金属面処理層を形成する。
【0006】
いくつかの実施形態において、ステップ（ｂ）は次を含む。
（ｂ１）前記第１絶縁層の底部に第１接着層を設ける。
（ｂ２）前記第１部品の端子面を前記第１部品配置枠内に露出した第１接着層に付着する。
（ｂ３）前記第１絶縁層の上面及び前記第１部品と前記第１部品配置枠とのギャップにパッケージング材料を積層し、前記パッケージング材料を硬化して第１パッケージング層を形成する。
（ｂ４）前記第１パッケージング層を薄めることにより前記第１導電性銅ピラー層の端部を露出させる。
（ｂ５）前記第１接着層を取り除く。
（ｂ１）前記第１絶縁層の底部に第１接着層を設ける。
（ｂ２）前記第１部品の端子面を前記第１部品配置枠内に露出した第１接着層に付着する。
（ｂ３）前記第１絶縁層の上面及び前記第１部品と前記第１部品配置枠とのギャップにパッケージング材料を積層し、前記パッケージング材料を硬化して第１パッケージング層を形成する。
（ｂ４）前記第１パッケージング層を薄めることにより前記第１導電性銅ピラー層の端部を露出させる。
（ｂ５）前記第１接着層を取り除く。
【0007】
いくつかの実施形態において、前記第１接着層は片面テープを含む。
【0008】
いくつかの実施形態において、ステップ（ｇ）は前記第２部品配置枠の底部に粘着性材料を設け、続いて前記第２部品の裏面及び前記第３部品の裏面をそれぞれ前記粘着性材料に実装することにより、前記第２部品配置枠の底部に前記第２部品及び前記第３部品を実装することを実現することを含む。
【0009】
いくつかの実施形態において、ステップ（ｇ）はそれぞれ前記第２部品の裏面及び前記第３部品の裏面に粘着性材料を設け、続いて前記第２部品の裏面及び前記第３部品の裏面をそれぞれ前記第２部品配置枠の底部に実装することにより、前記第２部品配置枠の底部に前記第２部品及び前記第３部品を実装することを実現することを含む。
【0010】
いくつかの実施形態において、ステップ（ｉ）はレーザ加工という手段によってブラインドビアを形成することを含む。
【0011】
いくつかの実施形態において、絶縁材料は純樹脂又はガラス繊維を含む樹脂から選ばれる。
【0012】
いくつかの実施形態において、前記第１パッケージング層と前記第２パッケージング層は、それぞれ熱硬化型媒体材料又は感光型媒体材料から選ばれる。
【0013】
いくつかの実施形態において、前記第１部品、前記第２部品及び前記第３部品はそれぞれ能動部品及び受動部品のうちの１種又は多種を含む。
【0014】
本発明の第２の態様は、次を含む、複数の部品を層分けに埋め込みパッケージングした構造の製造方法に関する。
（ａ）ポリマー支持フレームを用意し、前記ポリマー支持フレームは第１絶縁層と、前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含む。
（ｂ）前記第１部品配置枠の頂部に第１部品を実装し、且つ前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層を形成する。
（ｃ）前記第１絶縁層の下面に第２回路層を形成し、前記第１絶縁層の上面に第５絶縁層を形成し、前記第５絶縁層は前記第５絶縁層の下面内に位置する第６回路層及び前記第６回路層に位置する第３導電性銅ピラー層を含み、前記第１部品の端子は前記第６回路層に連通し、前記第６回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続される。
（ｄ）前記第５絶縁層の上面に第１回路層を形成し、前記第１回路層は第１導電性回路層と第１犠牲回路層とを含み、前記第１導電性回路層と前記第６回路層は前記第３導電性銅ピラー層を介して導電的に接続され、前記第１犠牲回路層と前記第１部品配置枠は縦方向における位置が同じである。
（ｅ）前記第１回路層に第２銅ピラー層を形成し、前記第２銅ピラー層は第２導電性銅ピラー層と第２犠牲銅ピラー層とを含み、前記第２犠牲銅ピラー層は前記第１犠牲回路層に位置する。
（ｆ）前記第１回路層と前記第２銅ピラー層に絶縁材料を積層し、絶縁材料を薄めて前記第２銅ピラー層の端部を露出して第２絶縁層を形成し、前記第２回路層に絶縁材料を積層して第３絶縁層を形成する。
（ｇ）前記第１犠牲回路層と前記第２犠牲銅ピラー層をエッチングして第２部品配置枠を形成し、前記第２部品配置枠と前記第１部品配置枠は垂直に重なる。
（ｈ）前記第２部品配置枠の底部に第２部品及び第３部品を実装し、且つ前記第２絶縁層の上面及び前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層を形成し、前記第１部品は前記第２部品及び前記第３部品と層分け垂直に重なる。
（ｉ）前記第２パッケージング層内に第３ブラインドビアを形成し、前記第３ブラインドビア内に第３導電性ビアを形成し、前記第２パッケージング層及び前記第３導電性ビアの面に第３回路層を形成し、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３導電性ビアを介して前記第３回路層に導電的に接続され、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して前記第３導電性ビアに導電的に接続される。
（ａ）ポリマー支持フレームを用意し、前記ポリマー支持フレームは第１絶縁層と、前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含む。
（ｂ）前記第１部品配置枠の頂部に第１部品を実装し、且つ前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層を形成する。
（ｃ）前記第１絶縁層の下面に第２回路層を形成し、前記第１絶縁層の上面に第５絶縁層を形成し、前記第５絶縁層は前記第５絶縁層の下面内に位置する第６回路層及び前記第６回路層に位置する第３導電性銅ピラー層を含み、前記第１部品の端子は前記第６回路層に連通し、前記第６回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続される。
（ｄ）前記第５絶縁層の上面に第１回路層を形成し、前記第１回路層は第１導電性回路層と第１犠牲回路層とを含み、前記第１導電性回路層と前記第６回路層は前記第３導電性銅ピラー層を介して導電的に接続され、前記第１犠牲回路層と前記第１部品配置枠は縦方向における位置が同じである。
（ｅ）前記第１回路層に第２銅ピラー層を形成し、前記第２銅ピラー層は第２導電性銅ピラー層と第２犠牲銅ピラー層とを含み、前記第２犠牲銅ピラー層は前記第１犠牲回路層に位置する。
（ｆ）前記第１回路層と前記第２銅ピラー層に絶縁材料を積層し、絶縁材料を薄めて前記第２銅ピラー層の端部を露出して第２絶縁層を形成し、前記第２回路層に絶縁材料を積層して第３絶縁層を形成する。
（ｇ）前記第１犠牲回路層と前記第２犠牲銅ピラー層をエッチングして第２部品配置枠を形成し、前記第２部品配置枠と前記第１部品配置枠は垂直に重なる。
（ｈ）前記第２部品配置枠の底部に第２部品及び第３部品を実装し、且つ前記第２絶縁層の上面及び前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層を形成し、前記第１部品は前記第２部品及び前記第３部品と層分け垂直に重なる。
（ｉ）前記第２パッケージング層内に第３ブラインドビアを形成し、前記第３ブラインドビア内に第３導電性ビアを形成し、前記第２パッケージング層及び前記第３導電性ビアの面に第３回路層を形成し、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３導電性ビアを介して前記第３回路層に導電的に接続され、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して前記第３導電性ビアに導電的に接続される。
【0015】
いくつかの実施形態において、次をさらに含む。
（ｊ）ステップ（ｉ）を受けて続き、前記第３回路層に絶縁材料を積層して第４絶縁層を形成し、前記第３絶縁層と前記第４絶縁層内にそれぞれ第１ブラインドビアと第２ブラインドビアを形成する。
（ｋ）前記第１ブラインドビア内と前記第３絶縁層の面にそれぞれ第１導電性ビアと第５回路層を形成し、前記第２ブラインドビア内と前記第４絶縁層の面にそれぞれ第２導電性ビアと第４回路層を形成し、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続される。
（ｌ）前記第４回路層に第１ソルダーレジスト層を形成し、前記第５回路層に第２ソルダーレジスト層を形成し、且つそれぞれ前記第１ソルダーレジスト層と前記第２ソルダーレジスト層内に露出した金属面を処理し、第１金属面処理層と第２金属面処理層を形成する。
（ｊ）ステップ（ｉ）を受けて続き、前記第３回路層に絶縁材料を積層して第４絶縁層を形成し、前記第３絶縁層と前記第４絶縁層内にそれぞれ第１ブラインドビアと第２ブラインドビアを形成する。
（ｋ）前記第１ブラインドビア内と前記第３絶縁層の面にそれぞれ第１導電性ビアと第５回路層を形成し、前記第２ブラインドビア内と前記第４絶縁層の面にそれぞれ第２導電性ビアと第４回路層を形成し、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続される。
（ｌ）前記第４回路層に第１ソルダーレジスト層を形成し、前記第５回路層に第２ソルダーレジスト層を形成し、且つそれぞれ前記第１ソルダーレジスト層と前記第２ソルダーレジスト層内に露出した金属面を処理し、第１金属面処理層と第２金属面処理層を形成する。
【0016】
本発明の第３の態様は、複数の部品を層分けに埋め込みパッケージングした構造に関し、それは本発明の第１の態様に記載の複数の部品を層分けに埋め込みパッケージングした構造の製造方法を用いて製造される。
【0017】
いくつかの実施形態において、第１絶縁層と、前記第１絶縁層の上方にある第２絶縁層とを含み、前記第１絶縁層は高さ方向に沿って前記第１絶縁層を貫通する第１導電性銅ピラー層と第１部品配置枠とを含み、前記第１部品配置枠の底部に第１部品が実装され、前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層が設けられており、前記第２絶縁層は前記第２部品配置枠、前記第２絶縁層の下面内に位置する第１導電性回路層及び前記第１導電性回路層に位置する第２導電性銅ピラー層を含み、前記第２部品配置枠の底部に第２部品と第３部品が実装され、前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層が設けられており、そのうち前記第１部品配置枠と前記第２部品配置枠は垂直に重なり、前記第１部品は前記第２部品及び前記第３部品と層分け垂直に重なる。
【0018】
いくつかの実施形態において、
前記第１絶縁層の下方に位置する第３絶縁層及び前記第２絶縁層の上方に位置する第４絶縁層をさらに含み、前記第３絶縁層は前記第３絶縁層の上面内に位置する第２回路層、前記第２回路層にある第１導電性ビア及び前記第３絶縁層の下面に位置する第５回路層を含み、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第１導電性回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続され、前記第１部品の端子は前記第２回路層に連通する。
前記第４絶縁層は前記第４絶縁層の下面内に位置する第３回路層、前記第３回路層にある第２導電性ビア及び前記第４絶縁層の上面に位置する第４回路層を含み、前記第２部品の端子及び前記第３部品の端子はそれぞれ前記第３回路層に連通し、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続され、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して導電的に接続される。
前記第１絶縁層の下方に位置する第３絶縁層及び前記第２絶縁層の上方に位置する第４絶縁層をさらに含み、前記第３絶縁層は前記第３絶縁層の上面内に位置する第２回路層、前記第２回路層にある第１導電性ビア及び前記第３絶縁層の下面に位置する第５回路層を含み、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第１導電性回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続され、前記第１部品の端子は前記第２回路層に連通する。
前記第４絶縁層は前記第４絶縁層の下面内に位置する第３回路層、前記第３回路層にある第２導電性ビア及び前記第４絶縁層の上面に位置する第４回路層を含み、前記第２部品の端子及び前記第３部品の端子はそれぞれ前記第３回路層に連通し、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続され、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して導電的に接続される。
【0019】
いくつかの実施形態において、それぞれ前記第４回路層及び前記第５回路層に形成された第１ソルダーレジスト層及び第２ソルダーレジスト層をさらに含み、前記第１ソルダーレジスト層内に第１金属面処理層が設けられており、前記第２ソルダーレジスト層内に第２金属面処理層が設けられている。
【0020】
本発明の第４の態様は、複数の部品を層分けに埋め込みパッケージングした構造に関し、それは本発明の第２の態様に記載の複数の部品を層分けに埋め込みパッケージングした構造の製造方法を用いて製造される。
【0021】
いくつかの実施形態において、第１絶縁層、前記第１絶縁層の上方にある第５絶縁層及び前記第５絶縁層の上方にある第２絶縁層を含み、前記第１絶縁層は高さ方向に沿って前記第１絶縁層を貫通する第１導電性銅ピラー層及び第１部品配置枠を含み、前記第１部品配置枠の頂部に第１部品が実装され、前記第１部品配置枠と前記第１部品とのギャップ内に第１パッケージング層が設けられており、前記第５絶縁層は前記第５絶縁層の下面内に位置する第６回路層及び前記第６回路層に位置する第３導電性銅ピラー層を含み、前記第２絶縁層は第２部品配置枠、前記第２絶縁層の下面内に位置する第１導電性回路層及び前記第１導電性回路層に位置する第２導電性銅ピラー層を含み、前記第２部品配置枠の底部に第２部品と第３部品が実装され、前記第２絶縁層の上面及び前記第２部品配置枠と前記第２部品及び前記第３部品とのギャップ内に第２パッケージング層が設けられており、そのうち前記第６回路層と前記第１導電性回路層は前記第３導電性銅ピラー層を介して導電的に接続され、前記第１部品の端子は前記第６回路層に連通し、前記第１部品配置枠と前記第２部品配置枠は垂直に重なり、前記第１部品は前記第２部品及び前記第３部品と層分け垂直に重なる。
【0022】
いくつかの実施形態において、
前記第１絶縁層の下方に位置する第３絶縁層及び前記第２絶縁層の上方に位置する第４絶縁層をさらに含み、前記第３絶縁層は前記第３絶縁層の上面内に位置する第２回路層、前記第２回路層にある第１導電性ビア及び前記第３絶縁層の下面に位置する第５回路層を含み、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第６回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続される。
前記第４絶縁層は前記第４絶縁層の下面内に位置する第３回路層、前記第３回路層にある第２導電性ビア及び前記第４絶縁層の上面に位置する第４回路層を含み、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続され、前記第２パッケージング層内に第３導電性ビアが設けられており、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３導電性ビアを介して前記第３回路層に導電的に接続され、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して前記第３導電性ビアに導電的に接続される。
前記第１絶縁層の下方に位置する第３絶縁層及び前記第２絶縁層の上方に位置する第４絶縁層をさらに含み、前記第３絶縁層は前記第３絶縁層の上面内に位置する第２回路層、前記第２回路層にある第１導電性ビア及び前記第３絶縁層の下面に位置する第５回路層を含み、前記第２回路層と前記第５回路層は前記第１導電性ビアを介して導電的に接続され、前記第６回路層と前記第２回路層は前記第１導電性銅ピラー層を介して導電的に接続される。
前記第４絶縁層は前記第４絶縁層の下面内に位置する第３回路層、前記第３回路層にある第２導電性ビア及び前記第４絶縁層の上面に位置する第４回路層を含み、前記第３回路層と前記第４回路層は前記第２導電性ビアを介して導電的に接続され、前記第２パッケージング層内に第３導電性ビアが設けられており、前記第２部品の端子と前記第３部品の端子はそれぞれ前記第３導電性ビアを介して前記第３回路層に導電的に接続され、前記第１導電性回路層と前記第３回路層は前記第２導電性銅ピラー層を介して前記第３導電性ビアに導電的に接続される。
【0023】
いくつかの実施形態において、それぞれ前記第４回路層及び前記第５回路層に形成された第１ソルダーレジスト層及び第２ソルダーレジスト層をさらに含み、前記第１ソルダーレジスト層内に第１金属面処理層が設けられており、前記第２ソルダーレジスト層内に第２金属面処理層が設けられている。
【図面の簡単な説明】
【0024】
本発明をより良く理解し且つ本発明の実施形態を示すために、添付の図面を純粋に例として参照する。
【0025】
具体的には、図面を参照する場合、特定の図面が例示的であり、目的は本発明の好ましい実施形態を説明的に検討するだけであり、本発明の原理及び概念的態様の説明のために最も有用であり、最も容易に理解されると考えられる図を提供することに基づいて提示されていることを強調しなければならない。なお、本発明の基本的な理解に必要な詳細を超えて本発明の構成の詳細を図示しようとするものではない。図面を参照する説明は、本発明のいくつかの形態がどのように実際に実施され得るかを当業者に認識させる。
【発明を実施するための形態】
【0026】
電子技術の発展に伴い、電子製品は高機能化、高密度集積化になっている。部品の小型化が限界に近づいているため、いかに複数の部品を合理的にパッケージングし、高機能化、高密度集積化を実現するかが、現在の業界で検討されている重要な課題となっている。同時に、コスト及び効率を考慮するため、パネルレベルのパッケージングも現在の傾向になり、基板を製造する過程において、部品が基板内部に埋め込まれ、パッケージング体積を効果的に縮小すると同時に、生産効率を向上させ、同時にウエハレベルのパッケージングに比べ、コストが大幅に低減される。継続的な発展と進化の後、パネルレベルの埋め込みパッケージング技術が益々適用され、半導体パッケージング分野で益々重要な役割を果たしている。それと同時に、パネルレベルの埋め込みパッケージング技術も発展され、現在パネルレベルの埋め込みパッケージング分野では、既に複数の部品の埋め込みパッケージングを実現することができるが、依然として一定の限界が存在する。
【0027】
従来のパネルレベルの埋め込みパッケージング解決手段は既に複数のチップなどの部品の埋め込みパッケージングを実現することができ、従来技術ＣＮ１０９６８６６６９Ｂに開示されたパネルレベルの埋め込みパッケージング解決手段のように、図１に示すように、該パッケージング構造は複数の部品１１を一度に基板中間層のフレーム１０に埋め込み、パッケージングした後に片面ファンアウトを行い、続いて両面ビルドアップを行う。該解決手段に一定の制限性が存在し、部品が全部一度に初期層に埋め込みパッケージングされなければならず、複数のチップなどの部品を異なるレベルに埋め込みパッケージングすることを実現することができない。複数の部品を一度に基板内部の同一レベルに埋め込みパッケージングすることしかできないため、水平方向の寸法が大きく、埋め込みパッケージングの小型化の発展要求を満たすことができず、且つ実際の製品構造及び配線設計に基づき、最も合理的な埋め込みパッケージング構造を実現することができず、配線難度及び導線長さを増加させ、電気的特性に影響する。
【0028】
上記問題を解決するために、本発明は、複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法を提供し、以下図面を参照しながら詳細に説明する。
【0029】
図２を参照し、複数の部品を層分けに埋め込みパッケージングした構造１００の断面概略図を示し、パッケージング構造１００は第１絶縁層１０１及び第１絶縁層１０１の上方にある第２絶縁層２０１を含む。第１絶縁層１０１、第２絶縁層２０１は同じ材料を含んでもよく、異なる材料を含んでもよい。第１絶縁層１０１及び第２絶縁層２０１はそれぞれ純樹脂又はガラス繊維を含む樹脂から選ぶことができ、好ましくは、第１絶縁層はポリイミド、エポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ）、セラミックフィラー、ガラス繊維又はそれらの組み合わせから選ばれ、第２絶縁層はガラス繊維を含む樹脂から選ばれる。
【0030】
第１絶縁層１０１は、高さ方向に沿って第１絶縁層１０１を貫通する第１導電性銅ピラー層１０１２及び第１部品配置枠１０１３を含み、第１部品配置枠１０１３の底部に第１部品１０４１が実装され、第１部品配置枠１０１３と第１部品１０４１とのギャップ内に第１パッケージング層１０１５が設けられている。一般的には、本実施形態に言及される部品は能動部品及び受動部品のうちの１種又は多種を含むことができる。部品はベアチップであってもよく、例えば集積回路の駆動チップ（ＩＣ ｄｒｉｖｅｒ）、電界効果トランジスタ（ＦＥＴ））などであり、また受動部品であってもよく、例えばコンデンサ、抵抗又はインダクタンスなどであり、また初期パッケージングされた単一パッケージング体であってもよく、例えばボールグリッドアレイ（ＢＧＡ）／グリッドアレイ（ＬＧＡ）などであり、又はそのうちの複数種類の部品の組み合わせである。好ましくは、第１部品１０４１は受動部品である。
【0031】
本実施形態に係る導電性銅ピラー層は少なくとも１つの銅ビア柱をＩＯチャネルとして含むことができ、それにより層と層との間の導電を実現し、複数の銅ビア柱のサイズ及び／又は形状は同じでも異なってもよい。銅ビア柱は中実銅ピラーであってもよく、面銅めっきの中空柱であってもよい。好ましくは、第１導電性銅ピラー層１０１２は複数の銅ビア柱をＩＯチャネルとして含み、第１導電性銅ピラー層の端部は第１絶縁層と面一であってもよく、第１絶縁層より高くてもよい。
【0032】
本実施形態に言及されるパッケージング層は熱硬化型媒体材料から選ばれてもよく、感光型媒体材料から選ばれてもよく、好ましくは、第１パッケージング層１０１５は熱硬化型樹脂材料から選ばれる。第１パッケージング層１０１５は第１部品１０４１を覆い、第１部品１０４１を固定することができ、第１部品１０４１が第２部品１０４２又は第３部品１０４３との間で短絡が発生することを防止することができる。
【0033】
第２絶縁層２０１は第２部品配置枠２０１６、第２絶縁層２０１の下面内に位置する第１導電性回路層２０１２及び第１導電性回路層２０１２に位置する第２導電性銅ピラー層２０１４を含み、好ましくは、第２導電性銅ピラー層２０１４は複数の銅ビア柱をＩＯチャネルとして含み、第２導電性銅ピラー層２０１４の端部は第２絶縁層２０１と面一であってもよく、第２絶縁層２０１より高くてもよい。第２部品配置枠２０１６の底部に第２部品１０４２及び第３部品１０４３が実装され、好ましくは、第２部品１０４２及び第３部品１０４３はいずれも受動部品である。第２部品配置枠２０１６と第２部品１０４２及び第３部品１０４３とのギャップ内に第２パッケージング層２０１８が設けられており、好ましくは、第２パッケージング層２０１８は熱硬化型樹脂材料から選ばれ、第２パッケージング層２０１８は第２部品１０４２及び第３部品１０４３を固定することができる。第１部品配置枠１０１３と第２部品配置枠２０１６が垂直に重なり、第１部品１０４１と第２部品１０４２及び第３部品１０４３は層分け垂直に重なり、基板ＸＹ方向の寸法を効果的に縮小し、より高密度の集積パッケージングを実現すると同時に、配線難度を低下させ、且つ部品と基板との最短距離の電気的接続を実現し、パッケージングモジュールの電気的性能を向上させる。
【0034】
パッケージング構造１００は第１絶縁層１０１の下方にある第３絶縁層３０１及び第２絶縁層２０１の上方にある第４絶縁層４０１をさらに含み、好ましくは、第３絶縁層３０１及び第４絶縁層４０１はそれぞれ純樹脂から選ばれる。第３絶縁層３０１は第３絶縁層３０１の上面内に位置する第２回路層３０１２、第２回路層３０１２にある第１導電性ビア３０１４及び第３絶縁層３０１の下面に位置する第５回路層３０１５を含み、第２回路層３０１２及び第５回路層３０１５は第１導電性ビア３０１４を介して導電的に接続され、第１導電性回路層２０１２及び第２回路層３０１２は第１導電性銅ピラー層１０１２を介して導電的に接続され、第１部品の端子は第２回路層に連通する。
【0035】
第４絶縁層４０１は第４絶縁層４０１の下面に位置する第３回路層４０１２、第３回路層４０１２にある第２導電性ビア４０１４及び第４絶縁層４０１の上面に位置する第４回路層４０１５を含み、第２部品１０４２の端子及び第３部品１０４３の端子はそれぞれ第３回路層４０１２に連通し、第３回路層４０１２及び第４回路層４０１５は第２導電性ビア４０１４を介して導電的に接続され、第１導電性回路層１０１２及び第３回路層４０１２は第２導電性銅ピラー層２０１４を介して導電的に接続される。
【0036】
図２を参照し、パッケージング構造１００はさらにそれぞれ第４回路層４０１５及び第５回路層３０１５に形成された第１ソルダーレジスト層６０１及び第２ソルダーレジスト層７０１をさらに含み、第１ソルダーレジスト層６０１内に第１金属面処理層６０１１が設けられており、第２ソルダーレジスト層７０１内に第２金属面処理層７０１１が設けられている。
【0037】
図３を参照し、複数の部品を層分けに埋め込みパッケージングした構造２００の断面概略図を示す。パッケージング構造２００及びパッケージング構造１００の違いは以下のとおりである。パッケージング構造２００は第１絶縁層１０１と第２絶縁層２０１との間に位置する第５絶縁層５０１を含み、好ましくは、第５絶縁層５０１はガラス繊維を含む樹脂から選ばれ、第５絶縁層５０１は第５絶縁層５０１の下面内に位置する第６回路層５０１２及び第６回路層５０１２に位置する第３導電性銅ピラー層５０１３を含み、好ましくは、第３導電性銅ピラー層５０１３は複数の銅ビア柱をＩＯチャネルとして含み、第３導電性銅ピラー層５０１３の端部は第５絶縁層５０１と面一であってもよく、第５絶縁層５０１より高くてもよい。第１導電性回路層２０１２及び第６回路層５０１２は第３導電性銅ピラー層５０１３を介して導電的に接続される。第１部品１０４１は第１部品配置枠１０１３の頂部に実装され、第１部品１０４１の端子は第６回路層５０１２に連通する。第２絶縁層２０１の上面及び第２部品配置枠２０１６と第２部品１０４２及び第３部品１０４３とのギャップ内に第２パッケージング層２０１８が設けられており、第２パッケージング層２０１８内に第３導電性ビア２０１９が設けられており、第２部品１０４２の端子及び第３部品１０４３の端子はそれぞれ第３導電性ビア２０１９を介して第３回路層４０１２に連通し、第１導電性回路層２０１２及び第３回路層４０１２は第２導電性銅ピラー層２０１４を介して第３導電性ビア２０１９に導電的に接続される。
【0038】
【0039】
前記製造方法は以下のステップを含む。図４（ａ）に示すように、ポリマー支持フレームを用意する。ポリマー支持フレームは第１絶縁層１０１、第１絶縁層１０１を貫通する第１導電性銅ピラー層１０１２及び第１部品配置枠１０１３を含む。通常、第１部品配置枠１０１３は第１絶縁層１０１を貫通することができ、複数の第１部品配置枠１０１３を設けて後続の部品実装に用いられてもよく、そのサイズは同じであってもよく、異なっていてもよく、埋め込む必要がある部品の形状及び大きさに基づいて決定される。
【0040】
通常、ポリマー支持フレームの製造方法は以下のサブステップを含む。
犠牲キャリアを取得する。
犠牲キャリアに銅シード層を付与する。
犠牲キャリアにレジスト層を付与する。
別の銅シード層を付与する。
フォトレジスト層を付与する。
パターニングされたフォトレジストは銅ビアとリングストリップ状ビアを有するパターンである。
パターンに銅を電気めっきして第１導電性銅ピラー層１０１２及び第１リングストリップ状銅ピラー層を形成する。
フォトレジスト層を剥離する。
絶縁材料を採用して第１導電性銅ピラー層１０１２及び第１リングストリップ状銅ピラーを積層する。
絶縁材料を薄めて平坦化させて第１導電性銅ピラー１０１２及び第１リングストリップ状銅ピラー層の端部を露出させ、第１絶縁層１０１を形成する。
犠牲キャリアを取り除く。
レジスト層をエッチングする。
第１絶縁層１０１の上面と下面にそれぞれ上フォトレジスト層と下フォトレジスト層を付与し、上フォトレジスト層と下フォトレジスト層を露光・現像し、第１リングストリップ状銅ピラー層内のリングストリップ状銅ピラーを露出させる。
リングストリップ状銅ピラーをエッチングし且つその中の誘電材料を取り除き、第１部品配置枠１０１３を形成し、上フォトレジスト層と下フォトレジスト層を取り除き、ポリマー支持フレームを製造しえる。
犠牲キャリアを取得する。
犠牲キャリアに銅シード層を付与する。
犠牲キャリアにレジスト層を付与する。
別の銅シード層を付与する。
フォトレジスト層を付与する。
パターニングされたフォトレジストは銅ビアとリングストリップ状ビアを有するパターンである。
パターンに銅を電気めっきして第１導電性銅ピラー層１０１２及び第１リングストリップ状銅ピラー層を形成する。
フォトレジスト層を剥離する。
絶縁材料を採用して第１導電性銅ピラー層１０１２及び第１リングストリップ状銅ピラーを積層する。
絶縁材料を薄めて平坦化させて第１導電性銅ピラー１０１２及び第１リングストリップ状銅ピラー層の端部を露出させ、第１絶縁層１０１を形成する。
犠牲キャリアを取り除く。
レジスト層をエッチングする。
第１絶縁層１０１の上面と下面にそれぞれ上フォトレジスト層と下フォトレジスト層を付与し、上フォトレジスト層と下フォトレジスト層を露光・現像し、第１リングストリップ状銅ピラー層内のリングストリップ状銅ピラーを露出させる。
リングストリップ状銅ピラーをエッチングし且つその中の誘電材料を取り除き、第１部品配置枠１０１３を形成し、上フォトレジスト層と下フォトレジスト層を取り除き、ポリマー支持フレームを製造しえる。
【0041】
次に、図４（ｂ）に示すように、第１絶縁層１０１の底部に第１接着層１０１４を設け、第１部品１０４１の端子面を第１部品配置枠１０１３内に露出した第１接着層１０１４に付着する。通常、第１接着層１０１４は片面テープであってもよく、一般的には、片面テープは市販されている熱分解性又は紫外線照射により分解可能な透明フィルムである。第１接着層１０１４は第１部品１０４１に対して一時的な支持及び固定を行うことができる。好ましくは、第１部品は受動部品である。
【0042】
続いて、図４（ｃ）に示すように、第１絶縁層１０１の上面及び第１部品１０４１と第１部品配置枠１０１３とのギャップ内にパッケージング材料を積層し、パッケージング材料を硬化して第１パッケージング層１０１５を形成し、第１パッケージング層１０１５を薄めて第１導電性銅ピラー層１０１２の端部を露出させ、第１接着層１０１４を取り除く。通常、紫外線照射又は熱分解の方式で第１接着層１０１４を取り除くことができる。パッケージング材料は熱硬化型媒体材料から選ばれてもよいし、感光型媒体材料から選ばれてもよい。好ましくは、熱硬化型樹脂材料を積層し、加熱の方式で熱硬化型樹脂材料を硬化して第１パッケージング層１０１５を形成し、プラズマエッチング又は研削の方式を用いて第１パッケージング層１０１５を全体的に薄めることにより第１導電性銅ピラー層１０１２の端部を露出させることができる。
【0043】
次に、図４（ｄ）に示すように、第１絶縁層１０１の上面と下面にそれぞれ第１回路層と第２回路層３０１２を形成し、第１回路層は第１導電性回路層２０１２及び第１犠牲回路層２０１３を含み、第１犠牲回路層２０１３は第１部品配置枠１０１３を覆い、第１部品１０４１の端子は第２回路層３０１２に連通し、第１導電性回路層２０１２及び第２回路層３０１２は第１導電性銅ピラー層１０１２を介して導電的に接続される。通常、以下のステップを含む。
第１絶縁層１０１の上面と下面にそれぞれ第１金属シード層２０１１及び第２金属シード層３０１１を形成する。
第１金属シード層２０１１に第１フォトレジスト層を付与し、第２金属シード層３０１１に第２フォトレジスト層を付与する。
第１フォトレジスト層及び第２フォトレジスト層を露光・現像し、それぞれ第１特徴パターン及び第２特徴パターンを形成する。
第１特徴パターンに第１回路層を電気めっきして形成し、第２特徴パターンに第２回路層３０１２を電気めっきして形成する。
第１フォトレジスト層及び第２フォトレジスト層を取り除く。
第１絶縁層１０１の上面と下面にそれぞれ第１金属シード層２０１１及び第２金属シード層３０１１を形成する。
第１金属シード層２０１１に第１フォトレジスト層を付与し、第２金属シード層３０１１に第２フォトレジスト層を付与する。
第１フォトレジスト層及び第２フォトレジスト層を露光・現像し、それぞれ第１特徴パターン及び第２特徴パターンを形成する。
第１特徴パターンに第１回路層を電気めっきして形成し、第２特徴パターンに第２回路層３０１２を電気めっきして形成する。
第１フォトレジスト層及び第２フォトレジスト層を取り除く。
【0044】
一般的には、無電解めっき又はスパッタリングの方式により金属シード層を形成することができ、金属シード層はそれぞれチタン、銅、チタンタングステン合金又はそれらの組み合わせを含むことができる。好ましくは、チタンと銅をスパッタリングして第１金属シード層２０１１及び第２金属シード層３０１１を製造する。第１特徴パターン及び第２特徴パターンにそれぞれ銅を電気めっきして第１回路層及び第２回路層３０１２を形成し、第１回路層及び第２回路層３０１２の厚さは実際のニーズに応じて決定することができ、第１回路層における第１犠牲回路層２０１３に含まれる犠牲回路の数は実際に埋め込まれる必要がある部品の数に応じて決定することができる。
【0045】
続いて、図４（ｅ）に示すように、第１回路層に第２銅ピラー層を形成し、第２銅ピラー層は第２導電性銅ピラー層２０１４及び第２犠牲銅ピラー層２０１５を含み、第２犠牲銅ピラー層２０１５は第１犠牲回路層２０１３に位置する。通常、以下のステップを含む。
第１回路層に第３フォトレジスト層を付与し、第３フォトレジスト層を露光・現像して第３特徴パターンを形成する。
第３特徴パターンにおいて銅を電気めっきして第２銅ピラー層を形成する。
第３フォトレジスト層を取り除き、且つ露出した第１金属シード層２０１１及び第２金属シード層３０１１をエッチングする。
第１回路層に第３フォトレジスト層を付与し、第３フォトレジスト層を露光・現像して第３特徴パターンを形成する。
第３特徴パターンにおいて銅を電気めっきして第２銅ピラー層を形成する。
第３フォトレジスト層を取り除き、且つ露出した第１金属シード層２０１１及び第２金属シード層３０１１をエッチングする。
【0046】
続いて、図４（ｆ）に示すように、第１回路層と第２銅ピラー層に絶縁材料を積層し、絶縁材料を薄めて第２銅ピラー層の端部を露出させて第２絶縁層２０１を形成し、第２回路層３０１２に絶縁材料を積層して第３絶縁層３０１を形成する。好ましくは、第２絶縁層はガラス繊維を含む樹脂から選ばれ、第３絶縁層は純樹脂から選ばれる。一般的には、絶縁材料を全体的に薄めることができ、例えば、研削又はプラズマエッチングの方式で絶縁材料を全体的に薄めることができる。また部分的に絶縁材料を薄めることができ、例えば、レーザ又は機械的ドリルの方式で第２銅ピラー層にある絶縁材料を部分的に薄めて第２銅ピラー層の端部を露出することができる。好ましくは、研削又はプラズマエッチングの方式で全体的に絶縁材料を薄めて第２銅ピラー層の端部を露出させる。
【0047】
次に、図４（ｇ）に示すように、第１犠牲回路層２０１３及び第２犠牲銅ピラー層２０１５をエッチングして第２部品配置枠２０１６を形成する。第２部品配置枠２０１６は第１部品配置枠１０１３と垂直に重なる。通常、以下のステップを含む。
第２絶縁層２０１の上面に第４フォトレジスト層を付与する。
露光・現像して第４特徴パターンを形成し、第２犠牲銅ピラー層２０１５の端部を露出させる。
第２犠牲銅ピラー層２０１５及び第１犠牲回路層２０１３をエッチングし、第２部品配置枠２０１６を形成する。
第４フォトレジスト層を取り除く。
第２絶縁層２０１の上面に第４フォトレジスト層を付与する。
露光・現像して第４特徴パターンを形成し、第２犠牲銅ピラー層２０１５の端部を露出させる。
第２犠牲銅ピラー層２０１５及び第１犠牲回路層２０１３をエッチングし、第２部品配置枠２０１６を形成する。
第４フォトレジスト層を取り除く。
【0048】
次に、図（ｈ）に示すように、第２部品配置枠２０１６の底部に第２部品１０４２及び第３部品１０４３を実装し、第２部品１０４２及び第３部品１０４３はそれぞれ第１部品１０４１と層分け垂直に重なる。通常、第２部品配置枠２０１６の底部に粘着性材料２０１７を設け、続いて第２部品１０４２の裏面及び第３部品１０４３の裏面をそれぞれ粘着性材料２０１７に実装することにより、第２部品配置枠２０１６の底部に第２部品１０４２及び第３部品１０４３を実装することを実現する。第２部品１０４２の裏面及び第３部品１０４３の裏面にそれぞれ粘着性材料２０１７を設けた後、第２部品１０４２の裏面及び第３部品１０４３の裏面をそれぞれ第２部品配置枠２０１６の底部に実装することにより、第２部品配置枠２０１６の底部に第２部品１０４２及び第３部品１０４３を実装することを実現する。好ましくは、第２部品１０４２及び第３部品１０４３はそれぞれ受動部品である。
【0049】
次に、図４（ｉ）に示すように、第２部品配置枠２０１６と第２部品１０４２及び第３部品１０４３とのギャップ内に第２パッケージング層２０１８を形成する。通常、以下のステップを含む。
第２絶縁層２０１の上面及び第２部品配置枠２０１６と第２部品１０４２及び第３部品１０４３とのギャップ内にパッケージング材料を積層し、パッケージング材料を硬化して第２パッケージング層２０１８を形成する。
第２パッケージング層２０１８を薄めて第２導電性銅ピラー層２０１４の端部、第２部品１０４２の端子及び第３部品１０４３の端子を露出させる。
第２絶縁層２０１の上面及び第２部品配置枠２０１６と第２部品１０４２及び第３部品１０４３とのギャップ内にパッケージング材料を積層し、パッケージング材料を硬化して第２パッケージング層２０１８を形成する。
第２パッケージング層２０１８を薄めて第２導電性銅ピラー層２０１４の端部、第２部品１０４２の端子及び第３部品１０４３の端子を露出させる。
【0050】
好ましくは、熱硬化型樹脂材料を積層し、加熱の方式で熱硬化型樹脂材料を硬化して第２パッケージング層２０１８を形成する。プラズマエッチング又は研削の方式で第２パッケージング層２０１８を全体的に薄めることにより第２導電性銅ピラー層２０１４、第２部品１０４２及び第３部品１０４３の端部を露出させる。
【0051】
次に、図４（ｊ）に示すように、第２絶縁層２０１の上面に第３回路層４０１２を形成し、第２部品１０４２の端子及び第３部品１０４３の端子はそれぞれ第３回路層４０１２に連通し、第１導電性回路層２０１２及び第３回路層４０１２は第２導電性銅ピラー層２０１４を介して導電的に連通される。通常、以下のステップを含む。
第２絶縁層２０１の上面に第３金属シード層４０１１を形成する。
第３金属シード層４０１１に第５フォトレジスト層を付与し、露光・現像して第５特徴パターンを形成する。
第５特徴パターンにおいて銅を電気めっきして第３回路層４０１２を形成する。
第５フォトレジスト層を取り除き、露出した第３金属シード層４０１１をエッチングする。
第２絶縁層２０１の上面に第３金属シード層４０１１を形成する。
第３金属シード層４０１１に第５フォトレジスト層を付与し、露光・現像して第５特徴パターンを形成する。
第５特徴パターンにおいて銅を電気めっきして第３回路層４０１２を形成する。
第５フォトレジスト層を取り除き、露出した第３金属シード層４０１１をエッチングする。
【0052】
好ましくは、チタンと銅をスパッタリングして第３金属シード層４０１１を製造する。
【0053】
次に、図４（ｋ）に示すように、第３回路層４０１２に絶縁材料を積層して第４絶縁層４０１を形成し、第３絶縁層３０１及び第４絶縁層４０１内にそれぞれ第１ブラインドビア３０１７及び第２ブラインドビア４０１７を形成する。通常、レーザ加工という手段によってブラインドビアを形成することができる。好ましくは、第４絶縁層は純樹脂から選ばれる。
【0054】
続いて、図４（ｌ）に示すように、第１ブラインドビア３０１７内及び第３絶縁層３０１の面にそれぞれ第１導電性ビア３０１４及び第５回路層３０１５を形成し、第２ブラインドビア４０１７内及び第４絶縁層４０１の面にそれぞれ第２導電性ビア４０１４及び第４回路層４０１５を形成し、第２回路層３０１２及び第５回路層３０１５は第１導電性ビア３０１４を介して導電的に接続され、第３回路層４０１２及び第４回路層４０１５は第２導電性ビア４０１４を介して導電的に接続される。通常、以下のステップを含む。
第１ブラインドビア３０１７の底部と側壁及び第３絶縁層３０１の面に第５金属シード層３０１３を形成し、第２ブラインドビア４０１７の底部と側壁及び第４絶縁層４０１の面に第４金属シード層４０１３を形成する。
第４金属シード層４０１３に第６フォトレジスト層を付与し、第５金属シード層３０１３に第７フォトレジスト層を付与し、第６フォトレジスト層と第７フォトレジスト層を露光・現像してそれぞれ第６特徴パターンと第７特徴パターンを形成する。
第６特徴パターンに銅を電気めっきして第２導電性ビア４０１４及び第４回路層４０１５を形成し、第７特徴パターンに銅を電気めっきして第１導電性ビア３０１４及び第５回路層３０１５を形成する。
第６フォトレジスト層及び第７フォトレジスト層を取り除き、露出した第４金属シード層４０１３及び第５金属シード層３０１３をエッチングする。
第１ブラインドビア３０１７の底部と側壁及び第３絶縁層３０１の面に第５金属シード層３０１３を形成し、第２ブラインドビア４０１７の底部と側壁及び第４絶縁層４０１の面に第４金属シード層４０１３を形成する。
第４金属シード層４０１３に第６フォトレジスト層を付与し、第５金属シード層３０１３に第７フォトレジスト層を付与し、第６フォトレジスト層と第７フォトレジスト層を露光・現像してそれぞれ第６特徴パターンと第７特徴パターンを形成する。
第６特徴パターンに銅を電気めっきして第２導電性ビア４０１４及び第４回路層４０１５を形成し、第７特徴パターンに銅を電気めっきして第１導電性ビア３０１４及び第５回路層３０１５を形成する。
第６フォトレジスト層及び第７フォトレジスト層を取り除き、露出した第４金属シード層４０１３及び第５金属シード層３０１３をエッチングする。
【0055】
好ましくは、チタンと銅をスパッタリングすることにより第４金属シード層４０１３及び第５金属シード層３０１３を製造する。
【0056】
最後に、図４（ｍ）に示すように、第４回路層４０１５に第１ソルダーレジスト層６０１を形成し、第５回路層３０１５に第２ソルダーレジスト層７０１を形成し、且つそれぞれ第１ソルダーレジスト層６０１及び第２ソルダーレジスト層７０１内に露出した金属面を処理し、第１金属面処理層６０１１及び第２金属面処理層７０１１を形成する。通常、酸化防止、ニッケルパラジウム金メッキ、錫メッキ、銀化などを選択して第１金属面処理層６０１１及び第２金属面処理層７０１１を形成する。
【0057】
本発明は、さらに複数の部品を層分けに埋め込みパッケージングした構造２００の製造方法を提供し、パッケージング構造２００の製造方法とパッケージング構造１００の製造方法との違いは以下のとおりである。１、第１部品配置枠１０１３の頂部に第１部品１０４１を実装する。２、第１パッケージング層１０１５を形成した後、第１絶縁層１０１の上面に第５絶縁層５０１を形成し、第５絶縁層５０１は第５絶縁層５０１の下面内に位置する第６回路層５０１２及び第６回路層５０１２に位置する第３導電性銅ピラー層５０１３を含み、第１部品１０４１の端子は第６回路層５０１２に連通し、第６回路層５０１２及び第２回路層３０１２は第１導電性銅ピラー層１０１２を介して導電的に接続される。３、第５絶縁層５０１に第１導電性回路層２０１２及び第１犠牲回路層２０１３を含む第１回路層を形成し、第１導電性回路層２０１２及び第６回路層５０１２は第３導電性銅ピラー層５０１３を介して導電的に接続される。４、第２絶縁層２０１の上面及び第２部品配置枠２０１６と第２部品１０４２及び第３部品１０４３とのギャップ内に第２パッケージング層２０１８を形成する。５、第２パッケージング層２０１８内に第３導電性ビア２０１９を形成し、第２部品１０４２の端子及び第３部品１０４３の端子はそれぞれ第３導電性ビア２０１９を介して第３回路層４０１２に導電的に接続され、第１導電性回路層２０１２及び第３回路層４０１２は第２導電性銅ピラー層２０１４を介して第３導電性ビア２０１９に導電的に接続される。
【0058】
パッケージング構造２００の製造方法における他のステップはパッケージング構造１００の製造方法における対応するステップと同じであるため、ここでは説明を省略する。
【0059】
当業者は、本発明がコンテキストにおける具体的な図示及びその説明内容に限定されないことを理解できるだろう。また、本発明の範囲は特許請求の範囲によって限定され、上述した各技術特徴の組み合わせとサブ組み合わせ及びその変化と改善を含み、当業者が上記の説明を読み終えるとこのような組み合わせ、変化と改善に思いつくことができるだろう。
【0060】
特許請求の範囲において、用語「含む」、及び似たような用語、例えば「備える」、「含有する」などは列挙された要素を含み、ただし他の要素を排除しないことを意味する。
【符号の説明】
【0061】
100：パッケージング構造
101：第１絶縁層
1012：第１導電性銅ピラー層
1013：第１部品配置枠
1014：第１接着層
1015：第１パッケージング層
1041：第１部品
1042：第２部品
1043：第３部品
200：パッケージング構造
201：第２絶縁層
2011：第１金属シード層
2012：第１導電性回路層
2013：第１犠牲回路層
2014：第２導電性銅ピラー層
2015：第２犠牲銅ピラー層
2016：第２部品配置枠
2017：粘着性材料
2018：第２パッケージング層
2019：第３導電性ビア
301：第３絶縁層
3011：第２金属シード層
3012：第１回路層と第２回路層
3012：第２回路層
3013：第５金属シード層
3014：第１導電性ビア
3015：第５回路層
3017：第１ブラインドビア
401：第４絶縁層
4011：第３金属シード層
4012：第３回路層
4013：第４金属シード層
4014：第２導電性ビア
4015：第４回路層
4017：第２ブラインドビア
501：第５絶縁層
5012：第６回路層
5013：第３導電性銅ピラー層
601：第１ソルダーレジスト層
6011：第１金属面処理層
701：第２ソルダーレジスト層
7011：第２金属面処理層
101：第１絶縁層
1012：第１導電性銅ピラー層
1013：第１部品配置枠
1014：第１接着層
1015：第１パッケージング層
1041：第１部品
1042：第２部品
1043：第３部品
200：パッケージング構造
201：第２絶縁層
2011：第１金属シード層
2012：第１導電性回路層
2013：第１犠牲回路層
2014：第２導電性銅ピラー層
2015：第２犠牲銅ピラー層
2016：第２部品配置枠
2017：粘着性材料
2018：第２パッケージング層
2019：第３導電性ビア
301：第３絶縁層
3011：第２金属シード層
3012：第１回路層と第２回路層
3012：第２回路層
3013：第５金属シード層
3014：第１導電性ビア
3015：第５回路層
3017：第１ブラインドビア
401：第４絶縁層
4011：第３金属シード層
4012：第３回路層
4013：第４金属シード層
4014：第２導電性ビア
4015：第４回路層
4017：第２ブラインドビア
501：第５絶縁層
5012：第６回路層
5013：第３導電性銅ピラー層
601：第１ソルダーレジスト層
6011：第１金属面処理層
701：第２ソルダーレジスト層
7011：第２金属面処理層
【図1】
【図2】
【図3】
【図4-1】
【図4-2】
【図4-3】
【図4-4】
【図4-5】
