特開 2023-88120 ソフトウェア開発装置およびソフトウェア開発プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023088120

(43)【公開日】2023-06-26

(54)【発明の名称】ソフトウェア開発装置およびソフトウェア開発プログラム

(51)【国際特許分類】

   G06F 8/41 20180101AFI20230619BHJP

【ＦＩ】

G06F8/41 130

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2021202788

(22)【出願日】2021-12-14

(71)【出願人】

【識別番号】521314127

【氏名又は名称】帝都 久利寿

(71)【出願人】

【識別番号】514318600

【氏名又は名称】コネクトフリー株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】帝都 久利寿

【テーマコード（参考）】

5B081

【Ｆターム（参考）】

5B081CC21

5B081CC41

(57)【要約】

【課題】プロセッサの命令セットアーキテクチャおよびプロセッサに与える命令コードの両方を考慮した新たなソフトウェア開発技術を提供する。
【解決手段】再構成可能なプロセッサで実行されるソフトウェアを生成するソフトウェア開発装置は、ソースコードを解析する解析モジュールと、プロセッサに与える命令コードを含むオブジェクトコードを生成する第１の生成モジュールと、プロセッサの命令セットアーキテクチャを定義する命令セットアーキテクチャ設定コードを生成する第２の生成モジュールと、解析結果に基づいて、オブジェクトコードおよび命令セットアーキテクチャ設定コードの内容を決定する最適化モジュールとを含む。
【選択図】図２

【特許請求の範囲】

【請求項1】

再構成可能なプロセッサで実行されるソフトウェアを生成するソフトウェア開発装置であって、
ソースコードを解析する解析モジュールと、
前記プロセッサに与える命令コードを含むオブジェクトコードを生成する第１の生成モジュールと、
前記プロセッサの命令セットアーキテクチャを定義する命令セットアーキテクチャ設定コードを生成する第２の生成モジュールと、
解析結果に基づいて、前記オブジェクトコードおよび前記命令セットアーキテクチャ設定コードの内容を決定する最適化モジュールとを備える、ソフトウェア開発装置。

【請求項2】

前記命令セットアーキテクチャ設定コードは、前記プロセッサに実現されたワイヤードロジックを用いた複数の処理を単一の命令コードに対応付ける定義を含む、請求項１に記載のソフトウェア開発装置。

【請求項3】

前記命令セットアーキテクチャ設定コードは、前記プロセッサに実現すべきワイヤードロジックの定義を含む、請求項１または２に記載のソフトウェア開発装置。

【請求項4】

前記最適化モジュールは、前記ソースコードに含まれる特定の処理の繰り返し数および処理の複雑性に応じて、前記オブジェクトコードおよび前記命令セットアーキテクチャ設定コードの内容を決定する、請求項１～３のいずれか１項に記載のソフトウェア開発装置。

【請求項5】

再構成可能なプロセッサで実行されるソフトウェアを生成するソフトウェア開発プログラムであって、前記ソフトウェア開発プログラムはコンピュータに
ソースコードを解析するステップと、
前記プロセッサに与える命令コードを含むオブジェクトコードを生成するステップと、
前記プロセッサの命令セットアーキテクチャを定義する命令セットアーキテクチャ設定コードを生成するステップと、
解析結果に基づいて、前記オブジェクトコードおよび前記命令セットアーキテクチャ設定コードの内容を決定するステップとを実行させる、ソフトウェア開発プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ソフトウェア開発装置およびソフトウェア開発プログラムに関する。

【背景技術】

【0002】

従来より、再構成可能なコンピュータあるいはプロセッサが実用化されている。このようなコンピュータあるいはプロセッサのためのソフトウェアを生成する技術が提案されている。例えば、特開２００６－１５５６３２号公報（特許文献１）は、たとえばＣまたはパスカルで書かれたソースコードをコンパイルして、選択的に交換可能な内部ハードウェア構造を有する動的に再設定可能な処理ユニットで使用する実行ファイルを生成するためのシステムを開示する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００６－１５５６３２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上述の特許文献１に開示される構成において、動的に再設定可能な処理ユニットで使用するためのオブジェクトファイルを生成するためには、複数の命令ステートメントと、命令ステートメントのサブセットについてハードウェア構造の１つを指定する再設定指示とを含むソースファイルを入力する必要がある。そのため、予め定められたハードウェア構造を利用することができるのみであり、処理全体が最適化されているとは限らない。

【0005】

本開示は、プロセッサの命令セットアーキテクチャおよびプロセッサに与える命令コードの両方を考慮した新たなソフトウェア開発技術を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示のある形態に従えば、再構成可能なプロセッサで実行されるソフトウェアを生成するソフトウェア開発装置が提供される。ソフトウェア開発装置は、ソースコードを解析する解析モジュールと、プロセッサに与える命令コードを含むオブジェクトコードを生成する第１の生成モジュールと、プロセッサの命令セットアーキテクチャを定義する命令セットアーキテクチャ設定コードを生成する第２の生成モジュールと、解析結果に基づいて、オブジェクトコードおよび命令セットアーキテクチャ設定コードの内容を決定する最適化モジュールとを含む。

【0007】

命令セットアーキテクチャ設定コードは、プロセッサに実現されたワイヤードロジックを用いた複数の処理を単一の命令コードに対応付ける定義を含んでいてもよい。

【0008】

命令セットアーキテクチャ設定コードは、プロセッサに実現すべきワイヤードロジックの定義を含んでいてもよい。

【0009】

最適化モジュールは、ソースコードに含まれる特定の処理の繰り返し数および処理の複雑性に応じて、オブジェクトコードおよび命令セットアーキテクチャ設定コードの内容を決定するようにしてもよい。

【0010】

本開示の別の形態に従えば、再構成可能なプロセッサで実行されるソフトウェアを生成するソフトウェア開発プログラムが提供される。ソフトウェア開発プログラムはコンピュータに、ソースコードを解析するステップと、プロセッサに与える命令コードを含むオブジェクトコードを生成するステップと、プロセッサの命令セットアーキテクチャを定義する命令セットアーキテクチャ設定コードを生成するステップと、解析結果に基づいて、オブジェクトコードおよび命令セットアーキテクチャ設定コードの内容を決定するステップとを実行させる。

【発明の効果】

【0011】

本開示によれば、プロセッサの命令セットアーキテクチャおよびプロセッサに与える命令コードの両方を考慮した新たなソフトウェア開発技術を実現できる。

【図面の簡単な説明】

【0012】

【図1】関連技術に従うソフトウェア開発装置を説明するための図である。

【図2】本実施の形態に従うソフトウェア開発装置を説明するための図である。

【図3】本実施の形態に従うソフトウェア開発装置のハードウェア構成例を示す模式図である。

【図4】本実施の形態に従うソフトウェア開発装置の機能構成例を示す模式図である。

【図5】本実施の形態に従うソフトウェア開発装置がマイクロプログラムを含む回路設計コードを生成する処理例を示す図である。

【図6】本実施の形態に従うソフトウェア開発装置がコンフィグレーションを含む回路設計コードを生成する処理例を示す図である。

【図7】本実施の形態に従うソフトウェア開発装置によるソースコードの処理例を示す模式図である。

【図8】本実施の形態に従うソフトウェア開発装置におけるコード生成処理の処理例を示す模式図である。

【図9】本実施の形態に従うソフトウェア開発装置が実行する処理手順の一例を示すフローチャートである。

【発明を実施するための形態】

【0013】

本開示に係る実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。

【0014】

＜Ａ．概要＞
まず、本開示の概要について説明する。本開示は、再構成可能なプロセッサで実行されるソフトウェアを生成するソフトウェア開発装置に向けられる。

【0015】

図１は、関連技術に従うソフトウェア開発装置を説明するための図である。図１には、汎用的なプロセッサ２０でプログラムを実行する例を示す。

【0016】

より具体的には、対象のプログラムを記述したソースコード１０は、コンパイラ１２により、オブジェクトコード１４に変換される。プログラムが実行される際には、オブジェクトコード１４に含まれる命令コード１６（機械語で記述されている）がプロセッサ２０に順次与えられる。

【0017】

プロセッサ２０は、多数の論理回路で構成されており、入力される命令コード１６に従って対象の論理回路を活性化し、命令コード１６に対応する処理を順次実行する。命令コード１６の各々は、命令を指令するためのオペコードと、（必要に応じて）対象を指定するためのオペランドとから構成される。

【0018】

プロセッサ２０には、命令セットアーキテクチャ２２が予め設計されている。そのため、ソースコード１０に記述されたプログラムに従った処理をプロセッサ２０に実行させるために、コンパイラ１２は、命令セットアーキテクチャ２２と整合するように、オブジェクトコード１４を生成する。

【0019】

すなわち、オブジェクトコード１４に含まれる命令コード１６は、プロセッサ２０に対して設定されている規則（命令セットアーキテクチャ２２）に従って生成される。

【0020】

命令セットアーキテクチャとしては、ＣＩＳＣ（Complex Instruction Set Computer：複雑命令セットコンピュータ）およびＲＩＳＣ（Reduce Instruction Set Computer：縮小命令セットコンピュータ）に大別される。それぞれの方式には、一長一短があるが、実行環境が定まっていれば、ユーザが命令セットアーキテクチャを自由に選択することはできない。

【0021】

本願発明者は、ソースコードに記述されたプログラムの内容などに応じて、命令セットアーキテクチャと命令コードとの組み合わせを最適化することで、処理性能をより向上できるという新たな技術思想を見出した。

【0022】

図２は、本実施の形態に従うソフトウェア開発装置を説明するための図である。図２を参照して、本実施の形態においては、再構成可能なプロセッサ４０を用いる。プロセッサ４０は、命令セットアーキテクチャを任意に構成できる。

【0023】

命令セットアーキテクチャを任意に構成する仕組みとしては、例えば、（１）プロセッサ４０に実装されるマイクロプログラムを任意に設定する、（２）ワイヤードロジック（論理回路）を任意に設定する、（３）（１）および（２）の組み合わせなど、が挙げられる。

【0024】

（１）プロセッサ４０に実装されるマイクロプログラムを任意に設定する場合には、プロセッサ４０に格納されるマイクロプロセッサを更新するためのインターフェイスがプロセッサ４０に用意される。マイクロプログラムは、命令コードを解釈して、プロセッサに構成されたワイヤードロジックのうちいずれのワイヤードロジックをどのような順序で使用するかなどを決定する。

【0025】

（２）ワイヤードロジックを任意に設定する場合には、ＦＰＧＡ（Field-Programmable Gate Array）や公知の再構成可能デバイスを用いることができる。

【0026】

本実施の形態において、コード生成モジュール３２は、コンパイラに対応する機能を有しており、ソースコード１０からオブジェクトコード３４および命令セットアーキテクチャ設定コード３８を生成する。プログラムが実行される際には、オブジェクトコード３４に含まれる命令コード３６（機械語で記述されている）がプロセッサ４０に順次与えられる。

【0027】

命令セットアーキテクチャ設定コード３８は、プロセッサ４０に命令セットアーキテクチャ４２を設定するための情報を含む。上述したように、（１）プロセッサ４０に実装されるマイクロプログラムを任意に設定する場合には、命令セットアーキテクチャ設定コード３８は、マイクロプログラムを含む。このように、命令セットアーキテクチャ設定コード３８は、プロセッサ４０に実現されたワイヤードロジックを用いた複数の処理を単一の命令コードに対応付ける定義を含む。

【0028】

また、（２）ワイヤードロジックを任意に設定する場合には、命令セットアーキテクチャ設定コード３８は、ワイヤードロジックを構成するための情報（以下、「コンフィグレーション」とも称す。）を含む。このように、命令セットアーキテクチャ設定コード３８は、プロセッサ４０に実現すべきワイヤードロジックの定義を含む。

【0029】

なお、（３）（１）および（２）の組み合わせの場合には、命令セットアーキテクチャ設定コード３８は、マイクロプログラムおよびコンフィグレーションの両方を含み得る。

【0030】

コード生成モジュール３２は、ソースコード１０に記述されたプログラムに応じて、最適化されたオブジェクトコード３４および命令セットアーキテクチャ設定コード３８を生成する。

【0031】

上述したように、本実施の形態に従うソフトウェア開発装置によれば、ソースコード１０に記述されたプログラムに応じて、プロセッサ４０の命令セットアーキテクチャ４２と、プロセッサ４０に対して出力される命令コード３６とを総合的に考慮して最適化できる。

【0032】

＜Ｂ．ハードウェア構成例＞
次に、本実施の形態に従うソフトウェア開発装置のハードウェア構成例について説明する。

【0033】

図３は、本実施の形態に従うソフトウェア開発装置１００のハードウェア構成例を示す模式図である。ソフトウェア開発装置１００は、典型的には汎用コンピュータで実現される。

【0034】

図３を参照して、ソフトウェア開発装置１００は、主たるコンポーネントとして、プロセッサ１０２と、メインメモリ１０４と、入力部１０６と、ディスプレイ１０８と、ハードディスク１１０と、通信インターフェイス１１２とを含む。これらのコンポーネントは、内部バス１１４を介して接続されている。

【0035】

プロセッサ１０２は、例えば、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などで構成される。複数のプロセッサ１０２が配置されてもよいし、複数のコアを有するプロセッサ１０２を採用してもよい。

【0036】

メインメモリ１０４は、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などの揮発性記憶装置で構成される。ハードディスク１１０は、プロセッサ１０２で実行される各種プログラムや各種データを保持する。なお、ハードディスク１１０に代えて、ＳＳＤ（Solid State Drive）やフラッシュメモリなどの不揮発性記憶装置を採用してもよい。ハードディスク１１０に格納されたプログラムのうち、指定されたプログラムがメインメモリ１０４上に展開され、プロセッサ１０２は、メインメモリ１０４上に展開されたプログラムに含まれるコンピュータ可読命令（computer-readable instructions）を順次実行することで、後述するような各種機能を実現する。

【0037】

典型的には、ハードディスク１１０には、統合開発環境を実現するためのソフトウェア開発プログラム１２０と、ユーザが任意に作成するソースコード１０と、ソースコード１０から生成されるオブジェクトコード３４および命令セットアーキテクチャ設定コード３８とが格納される。ソフトウェア開発プログラム１２０は、ユーザが任意に作成するソースコード１０からオブジェクトコード３４および命令セットアーキテクチャ設定コード３８を生成するものであり、プログラムの開発環境を提供するモジュールを含む。

【0038】

入力部１０６は、ソフトウェア開発装置１００を操作するユーザの入力操作を受け付ける。入力部１０６は、例えば、キーボード、マウス、表示デバイス上に配置されたタッチパネル、ソフトウェア開発装置１００の筐体に配置された操作ボタンなどであってもよい。

【0039】

ディスプレイ１０８は、プロセッサ１０２での処理結果などを表示する。ディスプレイ１０８は、例えば、ＬＣＤ（Liquid Crystal Display）や有機ＥＬ（Electro-Luminescence)ディスプレイなどであってもよい。

【0040】

通信インターフェイス１１２は、プロセッサ４０を含むデバイス２００とのデータ交換を担当する。通信インターフェイス１１２は、例えば、ＵＳＢ（Universal Serial Bus）ポート、ＩＥＥＥ１３９４などのシリアルポート、レガシーなパラレルポートといった有線接続端子を含む。あるいは、通信インターフェイス１１２は、イーサネット（登録商標）ポートを含んでいてもよい。

【0041】

また、通信インターフェイス１１２は、プロセッサ４０に対して、マイクロプログラムを書き込む機能、および／または、コンフィグレーションを書き込む機能を有していてもよい。

【0042】

ソフトウェア開発装置１００は、コンピュータ可読命令を含むソフトウェア開発プログラム１２０を格納する非一過性（non-transitory）のメディアから、当該格納しているプログラムなどを読み出すためのコンポーネントをさらに有していてもよい。メディアは、例えば、ＤＶＤ（Digital Versatile Disc）などの光学メディア、ＵＳＢメモリなどの半導体メディアなどであってもよい。

【0043】

なお、ソフトウェア開発プログラム１２０は、メディアを介してソフトウェア開発装置１００にインストールされるだけではなく、ネットワーク上の配信サーバから提供されるようにしてもよい。

【0044】

＜Ｃ．機能構成例＞
次に、本実施の形態に従うソフトウェア開発装置１００の機能構成例について説明する。

【0045】

図４は、本実施の形態に従うソフトウェア開発装置１００の機能構成例を示す模式図である。図４に示す各モジュールは、典型的には、ソフトウェア開発装置１００のプロセッサ１０２がソフトウェア開発プログラム１２０を実行することで実現されてもよい。

【0046】

図４を参照して、ソフトウェア開発装置１００は、コード生成モジュール３２を構成する機能構成として、字句解析モジュール１２１と、構文解析モジュール１２２と、中間コード生成モジュール１２３と、最適化モジュール１２４と、オブジェクトコード生成モジュール１２５と、プロセッサ構成コード生成モジュール１２６とを含む。

【0047】

字句解析モジュール１２１および構文解析モジュール１２２は、ソースコード１０を解析する。

【0048】

より具体的には、字句解析モジュール１２１は、ソースコード１０に含まれるキーワード、識別子、演算子、区切り文字などを解析する。構文解析モジュール１２２は、字句解析モジュール１２１により解析された字句に基づいて、ソースコード１０に含まれる構文構造を決定する。

【0049】

中間コード生成モジュール１２３は、構文解析モジュール１２２により決定された構文構造に基づいて、任意の表現形式の中間コードを生成する。

【0050】

最適化モジュール１２４は、構文解析モジュール１２２により決定された構文構造および中間コード生成モジュール１２３により生成された中間コードに基づいて、プロセッサ４０が処理を実現するための、命令セットアーキテクチャと命令コードとの組み合わせを決定する。このように、最適化モジュール１２４は、解析結果に基づいて、オブジェクトコード３４および命令セットアーキテクチャ設定コード３８の内容を決定する。

【0051】

オブジェクトコード生成モジュール１２５は、最適化モジュール１２４により決定された組み合わせに従って、中間コードから決定された命令コードを出力できるオブジェクトコード３４を生成する。このように、オブジェクトコード生成モジュール１２５は、プロセッサ４０に与える命令コードを含むオブジェクトコード３４を生成する。

【0052】

プロセッサ構成コード生成モジュール１２６は、最適化モジュール１２４により決定された命令セットアーキテクチャに従って、決定された命令セットアーキテクチャを実現できる命令セットアーキテクチャ設定コード３８を生成する。このように、プロセッサ構成コード生成モジュール１２６は、プロセッサ４０の命令セットアーキテクチャを定義する命令セットアーキテクチャ設定コード３８を生成する。

【0053】

以上のような機能構成によって、コード生成モジュール３２（ソフトウェア開発プログラム１２０）は、ソースコード１０からオブジェクトコード３４および命令セットアーキテクチャ設定コード３８を生成する。

【0054】

＜Ｄ．処理例＞
次に、本実施の形態に従うソフトウェア開発装置１００によるコード生成処理の一例について説明する。

【0055】

（ｄ１：処理例１）
図５は、本実施の形態に従うソフトウェア開発装置１００がマイクロプログラム４８を含む命令セットアーキテクチャ設定コード３８を生成する処理例を示す図である。図５には、一例として、通信モジュールからパケットを送信する例を示す。

【0056】

より具体的には、通信モジュールのレジスタ４６に送信対象のデータが順次書き込まれる例を示す。メモリ４４には、アドレス００１～アドレス００４が付与された領域が形成されており、データ１～データ４がそれぞれ格納される。メモリ４４に格納されたデータ１～データ４が順次レジスタ４６へ送信される。このような一連の処理によって、通信モジュールからパケットが送信される。

【0057】

図５（Ａ）を参照して、オブジェクトコード３４Ａ（説明の便宜上、ニーモニックの類似した表現を用いている（以下も同様である））は、データをメモリ４４に順次格納するための命令群３４１と、メモリ４４に格納されたデータをレジスタ４６に順次格納するための命令群３４２とを含む。図５（Ａ）に示すように、命令セットアーキテクチャ設定コード３８に実質的な情報を含めず、プロセッサ４０の命令セットアーキテクチャ４２に従って、オブジェクトコード３４Ａを生成するようにしてもよい。

【0058】

図５（Ｂ）を参照して、同一の処理を複数回繰り返す必要があるような場合には、任意の処理をマイクロプログラム４８に定義してもよい。例えば、オブジェクトコード３４Ｂには、データ格納命令３４３と、データ移動命令３４４とを含む。

【0059】

データ格納命令３４３は、「ＢＳＴ Ｄａｔａ Ａｄｄｒ ４」といった命令コードで記述されている。ここで、オペコードである「ＢＳＴ」の意味およびオペランドの形式は、マイクロプログラム４８に記述されている。そのため、データ格納命令３４３は、マイクロプログラム４８を参酌して解釈される。

【0060】

同様に、データ移動命令３４４は、「ＢＭＶ Ａｄｄｒ ４ Ｒｅｇ」といった令コードで記述されている。ここで、オペコードである「ＢＭＶ」の意味およびオペランドの形式は、マイクロプログラム４８に記述されている。そのため、データ移動命令３４４は、マイクロプログラム４８を参酌して解釈される。

【0061】

すなわち、ソフトウェア開発装置１００は、任意のオペコードの意味および対応するオペランドの形式を記述したマイクロプログラムを生成するとともに、生成されたマイクロプログラムに記述されたオペコードを用いたオブジェクトコード３４を生成する。

【0062】

図６は、本実施の形態に従うソフトウェア開発装置１００がコンフィグレーション５０を含む命令セットアーキテクチャ設定コード３８を生成する処理例を示す図である。図６にも、一例として、通信モジュールからパケットを送信する例を示す。

【0063】

図６（Ａ）には、図５（Ａ）と同様の構成を示す。図６（Ａ）に示す構成に対して、図（Ｂ）に示すように、通信モジュールからのパケットの送信に適したワイヤードロジックを採用してもよい。より具体的には、メモリ４４１～メモリ４４４をカスケード接続するとともに、メモリ４４１～メモリ４４４にデータ１～データ４をそれぞれ格納する入力経路を設けてもよい。そして、メモリ４４１～メモリ４４４に格納されているデータを順次隣接するメモリに移動する回路を設けてもよい。このように、通信モジュールからパケットを送信する処理に適したワイヤードロジックを構成することで、効率的な処理を実現できる。なお、コンフィグレーション５０は、図６（Ｂ）に示すようなワイヤードロジックを構成するための情報を含む。

【0064】

また、図６（Ｂ）に示すようなワイヤードロジックを構成することで、併せて生成されるオブジェクトコード３４Ｃは、通信モジュールからパケットを送信するための送信命令３４５を含むシンプルなコードにすることができる。なお、送信命令３４５は、コンフィグレーション５０に従って構成されたワイヤードロジックに対応するオペコードを含む。

【0065】

このように、ワイヤードロジックおよびオブジェクトコードをトータルで最適化して、処理性能をより向上できる。

【0066】

ここで、命令セットアーキテクチャと命令コードとの組み合わせの最適化方法の一例として、ソースコード１０に含まれる特定の処理の繰り返し数や処理の複雑性に応じて、命令セットアーキテクチャと命令コードとの組み合わせを決定してもよい。すなわち、最適化の手法として、ソースコード１０に含まれる特定の処理の繰り返し数および処理の複雑性に応じて、オブジェクトコードおよび命令セットアーキテクチャ設定コードの内容を決定してもよい。

【0067】

あるいは、ソースコード１０に含まれる記述のうち、予め定められた規則に合致する記述を抽出し、当該抽出した記述について、対応する命令セットアーキテクチャを割り当てるとともに、割り当てた命令セットアーキテクチャを参照するオペコードおよびオペランドからなる命令コード３６（機械語で記述されている）を生成するようにしてもよい。

【0068】

（ｄ２：処理例２）
図７は、本実施の形態に従うソフトウェア開発装置１００によるソースコード１０の処理例を示す模式図である。図７に示すソースコード１０は、例えば、入力処理コード、演算処理コード、暗号化処理コード、および、通信処理コードを含むとする。なお、実際のソースコード１０においては、各処理コードが明確に区別されていないこともある。

【0069】

ソフトウェア開発装置１００は、字句解析および構文解析によって、ソースコード１０に含まれる処理を特定するとともに、特定した処理の繰り返し数や処理の複雑性などに基づいて、オブジェクトコード３４および命令セットアーキテクチャ設定コード３８（プロセッサ４０に実現されるワイヤードロジック）のいずれを用いて各処理を実装するのかを決定する。

【0070】

図７（Ａ）には、ソースコード１０に記述された処理のすべてがオブジェクトコード１４に実装されている例を示す。説明の便宜上、各処理を実現するための命令が個々に配置されている例を示すが、実際には、最適化されたオブジェクト形式のデータが生成される。

【0071】

図７（Ｂ）には、ソースコード１０に記述された処理のうち、暗号化処理を除く処理がオブジェクトコード１４に実装されている例を示す。命令セットアーキテクチャ設定コード３８は、暗号化処理を実現するための暗号化処理ロジックを含んでおり、オブジェクトコード１４は、命令セットアーキテクチャ設定コード３８が定義する暗号化処理ロジックを参照するように構成されている。すなわち、命令セットアーキテクチャ設定コード３８により、プロセッサ４０には暗号化処理を実行するためのワイヤードロジックが構成される。オブジェクトコード１４は、プロセッサ４０に構成されたワイヤードロジックを実行できるようになっている。

【0072】

このように、ソフトウェア開発装置１００は、ソースコード１０の内容に応じて、オブジェクトコード１４および命令セットアーキテクチャ設定コード３８の内容を最適化する。

【0073】

（ｄ３：処理例３）
図８は、本実施の形態に従うソフトウェア開発装置１００におけるコード生成処理の処理例を示す模式図である。図８には、ソースコード１０から生成された中間コードの一部をグラフ化した図である。すなわち、図８には、中間コードに対応する中間表現（ＩＲ：Intermediate Representation）の一例を示す。

【0074】

中間表現は、最終的に生成されるオブジェクトコード３４および命令セットアーキテクチャ設定コード３８とは独立した形式で、ソースコード１０の内容を表現したものであり、例えば、図８に示すような木構造で表現されたものであってもよいし、命令列の組み合わせで表現されたものであってもよい。

【0075】

例えば、パターンマッチングなどを用いて、繰り返し現れる部分的な木構造を抽出する。ソフトウェア開発装置１００は、中間表現に含まれる構造のうち、同一または類似した部分（以下、「共通構造」とも称す。）を抽出する。

【0076】

ソフトウェア開発装置１００は、検索された共通構造の処理内容および複雑性などに応じて、プロセッサ４０にワイヤードロジックを構成する方が有利であると判断すると、共通記述に対応する専用ロジックを決定し、命令セットアーキテクチャ４２（図２参照）の一部として追加する。

【0077】

なお、中間表現に含まれる共通構造を抽出する方法としては、パターンマッチングに限らず、公知のＡＩ（人工知能）を利用する方法であってもよい。また、パターンマッチングについても、任意のアルゴリズムを採用できる。

【0078】

上述したように、中間コード（中間表現）上で同一あるいは類似する部分を抽出することで、ソースコード１０の記述に揺らぎが含まれる場合や、プログラム作成者間の記述のちがいなどがある場合であっても、確実に最適化できる。これによって、より効率的に、オブジェクトコード３４および命令セットアーキテクチャ設定コード３８を生成できる。

【0079】

＜Ｅ．処理手順＞
次に、本実施の形態に従うソフトウェア開発装置１００が実行する処理手順の一例について説明する。

【0080】

図９は、本実施の形態に従うソフトウェア開発装置１００が実行する処理手順の一例を示すフローチャートである。図９に示す各ステップは、典型的には、ソフトウェア開発装置１００のプロセッサ１０２がソフトウェア開発プログラム１２０を実行することで実現されてもよい。

【0081】

図９を参照して、ソフトウェア開発装置１００は、ユーザ操作に応じて、ソースコード１０を読み込み（ステップＳ２）、ソースコード１０の字句解析を行う（ステップＳ４）。続いて、ソフトウェア開発装置１００は、字句解析の結果に基づいて、ソースコード１０に含まれる構文構造を決定し（ステップＳ６）、決定した構文構造に基づいて、中間コードを生成する（ステップＳ８）。

【0082】

ソフトウェア開発装置１００は、字句解析の結果および生成された中間コードに基づいて、命令セットアーキテクチャと命令コードとの組み合わせを決定する（ステップＳ１０）。そして、ソフトウェア開発装置１００は、決定された組み合わせに従って、中間コードから決定された命令コードを出力できるオブジェクトコード３４を生成する（ステップＳ１２）。また、ソフトウェア開発装置１００は、決定された組み合わせに従って、決定された命令セットアーキテクチャを実現できる命令セットアーキテクチャ設定コード３８を生成する（ステップＳ１４）。

【0083】

以上により、ソースコード１０からのコード生成に係る処理は終了する。

【0084】

最終的に、ソフトウェア開発装置１００は、ユーザ操作に応じて、生成したオブジェクトコード３４および命令セットアーキテクチャ設定コード３８を対象のデバイス２００へ送信する（ステップＳ１６）。

【0085】

＜Ｆ．利点＞
本実施の形態によれば、ソースコードの解析結果に基づいて、オブジェクトコードおよび命令セットアーキテクチャ設定コードの内容を最適化した上で、プロセッサに与える命令コードを含むオブジェクトコード、および、プロセッサの命令セットアーキテクチャを定義する命令セットアーキテクチャ設定コードを生成する。このような構成を採用することで、プロセッサの命令セットアーキテクチャおよびプロセッサに与える命令コードの両方を考慮した新たなソフトウェア開発技術を実現できる。

【0086】

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0087】

１０ ソースコード、１２ コンパイラ、１４，３４，３４Ａ，３４Ｂ，３４Ｃ オブジェクトコード、１６，３６ 命令コード、２０，４０ プロセッサ、２２，４２ 命令セットアーキテクチャ、３２ コード生成モジュール、３８ 命令セットアーキテクチャ設定コード、４４，４４１～４４４ メモリ、４６ レジスタ、４８ マイクロプログラム、５０ コンフィグレーション、１００ ソフトウェア開発装置、１０２ プロセッサ、１０４ メインメモリ、１０６ 入力部、１０８ ディスプレイ、１１０ ハードディスク、１１２ 通信インターフェイス、１１４ 内部バス、１２０ ソフトウェア開発プログラム、１２１ 字句解析モジュール、１２２ 構文解析モジュール、１２３ 中間コード生成モジュール、１２４ 最適化モジュール、１２５ オブジェクトコード生成モジュール、１２６ プロセッサ構成コード生成モジュール、２００ デバイス、３４１，３４２ 命令群、３４３ データ格納命令、３４４ データ移動命令、３４５ 送信命令。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】