(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023088953
(43)【公開日】2023-06-27
(54)【発明の名称】シリコン上のカラーＩＬＥＤディスプレイ
(51)【国際特許分類】
G09F 9/33 20060101AFI20230620BHJP
G09F 9/30 20060101ALI20230620BHJP
G09G 3/20 20060101ALI20230620BHJP
G09G 3/32 20160101ALI20230620BHJP
H01L 33/00 20100101ALI20230620BHJP
H01L 33/62 20100101ALI20230620BHJP
H01L 33/48 20100101ALI20230620BHJP
【ＦＩ】
G09F9/33
G09F9/30 349D
G09G3/20 642K
G09G3/32 A
H01L33/00 L
H01L33/62
H01L33/48
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023041504
(22)【出願日】2023-03-16
(62)【分割の表示】P 2022000267の分割
【原出願日】2015-07-31
(31)【優先権主張番号】1413578.4
(32)【優先日】2014-07-31
(33)【優先権主張国・地域又は機関】GB
(71)【出願人】
【識別番号】515046968
【氏名又は名称】メタ プラットフォームズ テクノロジーズ， リミテッド ライアビリティ カンパニー
【氏名又は名称原語表記】ＭＥＴＡ ＰＬＡＴＦＯＲＭＳ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＬＬＣ
(74)【代理人】
【識別番号】110002974
【氏名又は名称】弁理士法人Ｗｏｒｌｄ ＩＰ
(72)【発明者】
【氏名】ヘンリー、ウィリアム
(72)【発明者】
【氏名】ヒューズ、パドレイグ
(72)【発明者】
【氏名】オキーフ、ジョセフ
(57)【要約】 （修正有）
【課題】バックプレーンドライバ上に配置され、各々、画像生成器の複数の隣接画素のためのＩＬＥＤエミッタを提供する複数のモノリシックＩＬＥＤアレイチップのための方法および装置を提供する。
【解決手段】複数の無機発光ダイオード（ＩＬＥＤ）アレイチップが、当該ＩＬＥＤアレイチップの第１の側を通って光を放射するように構成された複数のＩＬＥＤエミッタを含む、複数のＩＬＥＤアレイチップと、第１の側と反対側のＩＬＥＤアレイチップの第２の側で、複数の共通接点を介してＩＬＥＤアレイチップに相互接続されたドライババックプレーンであって、各共通接点が、ＩＬＥＤアレイチップのサブセットにおける１つの極性の複数の接点に亘っており、ＩＬＥＤアレイチップのサブセットが、ＩＬＥＤアレイチップのうち２つ以上の隣接するＩＬＥＤアレイチップを含む、ドライババックプレーンとを備える。
【選択図】なし
【解決手段】複数の無機発光ダイオード（ＩＬＥＤ）アレイチップが、当該ＩＬＥＤアレイチップの第１の側を通って光を放射するように構成された複数のＩＬＥＤエミッタを含む、複数のＩＬＥＤアレイチップと、第１の側と反対側のＩＬＥＤアレイチップの第２の側で、複数の共通接点を介してＩＬＥＤアレイチップに相互接続されたドライババックプレーンであって、各共通接点が、ＩＬＥＤアレイチップのサブセットにおける１つの極性の複数の接点に亘っており、ＩＬＥＤアレイチップのサブセットが、ＩＬＥＤアレイチップのうち２つ以上の隣接するＩＬＥＤアレイチップを含む、ドライババックプレーンとを備える。
【選択図】なし
【特許請求の範囲】
【請求項1】
ディスプレイで使用するための画像生成器を製造する方法であって、
同一波長を有する光を生成するように構成された複数のＩＬＥＤエミッタを備え、複数
の波長のうちの１つを有する光を生成するようにそれぞれ構成された個別の複数のＩＬＥ
Ｄアレイチップを製造すること、
隣接するチップの複数のＩＬＥＤエミッタがディスプレイの画素を形成するように前記
個別の複数のＩＬＥＤアレイチップをキャリア基板上に配置すること、
前記複数のＩＬＥＤアレイチップの電気接点がドライババックプレーンと電気的に導通
されるように前記複数のＩＬＥＤアレイチップの第１面を前記ドライババックプレーンに
ボンディングすることを備え、前記ドライババックプレーンが前記ＩＬＥＤアレイチップ
を駆動するための電子制御回路を備える、方法。
同一波長を有する光を生成するように構成された複数のＩＬＥＤエミッタを備え、複数
の波長のうちの１つを有する光を生成するようにそれぞれ構成された個別の複数のＩＬＥ
Ｄアレイチップを製造すること、
隣接するチップの複数のＩＬＥＤエミッタがディスプレイの画素を形成するように前記
個別の複数のＩＬＥＤアレイチップをキャリア基板上に配置すること、
前記複数のＩＬＥＤアレイチップの電気接点がドライババックプレーンと電気的に導通
されるように前記複数のＩＬＥＤアレイチップの第１面を前記ドライババックプレーンに
ボンディングすることを備え、前記ドライババックプレーンが前記ＩＬＥＤアレイチップ
を駆動するための電子制御回路を備える、方法。
【請求項2】
第１の波長を有する光を放射するように構成されたＩＬＥＤアレイチップが第１の工程
で前記キャリア基板上に配置され、第２の波長を有する光を放射するように構成されたＩ
ＬＥＤアレイチップが第２の工程で前記キャリア基板上に配置される、請求項１に記載の
方法。
で前記キャリア基板上に配置され、第２の波長を有する光を放射するように構成されたＩ
ＬＥＤアレイチップが第２の工程で前記キャリア基板上に配置される、請求項１に記載の
方法。
【請求項3】
前記ドライババックプレーンは、シリコンウェハ、ＴＦＴバックプレーン、または他の
ＩＬＥＤドライバ電子制御回路によって形成されている、請求項１または２に記載の方法
。
ＩＬＥＤドライバ電子制御回路によって形成されている、請求項１または２に記載の方法
。
【請求項4】
前記キャリア基板を取り除くことをさらに備える請求項１～３のいずれか一項に記載の
方法。
方法。
【請求項5】
前記キャリア基板は実質的に透過性を有し、前記ＩＬＥＤアレイチップの発光面は前記
キャリア基板に面しており、前記ＩＬＥＤアレイチップの電気接点は前記ＩＬＥＤアレイ
チップの前記発光面とは反対側に位置する、請求項１～４のいずれか一項に記載の方法。
キャリア基板に面しており、前記ＩＬＥＤアレイチップの電気接点は前記ＩＬＥＤアレイ
チップの前記発光面とは反対側に位置する、請求項１～４のいずれか一項に記載の方法。
【請求項6】
前記キャリア基板は前記画像生成器用のカバーガラスである、請求項５に記載の方法。
【請求項7】
前記キャリア基板は、ガラス、プラスチック材料、または他の透過性材料からなる、請
求項５または６に記載の方法。
求項５または６に記載の方法。
【請求項8】
前記キャリア基板は可撓性または剛性を有する、請求項１～７のいずれか一項に記載の
方法。
方法。
【請求項9】
前記キャリア基板は、前記画像生成器から発光した光を扱うように構成された１つまた
は複数の光学部品を備える、請求項１～８のいずれか一項に記載の方法。
は複数の光学部品を備える、請求項１～８のいずれか一項に記載の方法。
【請求項10】
前記複数のＩＬＥＤアレイチップは、接着剤または透過性を有する接着剤を用いて前記
キャリア基板に接合される、請求項１～９のいずれか一項に記載の方法。
キャリア基板に接合される、請求項１～９のいずれか一項に記載の方法。
【請求項11】
前記複数のＩＬＥＤアレイチップは、赤色光、緑色光、または青色光を生成するように
構成された少なくとも１つのＩＬＥＤアレイチップを備える、請求項１～１０のいずれか
一項に記載の方法。
構成された少なくとも１つのＩＬＥＤアレイチップを備える、請求項１～１０のいずれか
一項に記載の方法。
【請求項12】
前記複数のＩＬＥＤアレイチップを、三角形、四角形、六角形、またはテッセレーショ
ン可能な他の幾何学形状を有するように形成することをさらに備える請求項１～１１のい
ずれか一項に記載の方法。
ン可能な他の幾何学形状を有するように形成することをさらに備える請求項１～１１のい
ずれか一項に記載の方法。
【請求項13】
前記複数のＩＬＥＤエミッタを前記複数のＩＬＥＤアレイチップのコーナーに形成する
ことをさらに備える請求項１２に記載の方法。
ことをさらに備える請求項１２に記載の方法。
【請求項14】
前記複数のＩＬＥＤアレイチップの少なくとも１つを画像生成器のコーナーに接合する
ことをさらに備える請求項１２に記載の方法。
ことをさらに備える請求項１２に記載の方法。
【請求項15】
前記ＩＬＥＤアレイチップは、直接ボンディング相互接続を用いて前記ドライババック
プレーンに接合される、請求項１～１４のいずれか一項に記載の方法。
プレーンに接合される、請求項１～１４のいずれか一項に記載の方法。
【請求項16】
複数のアドレス指定可能な画素が規定されるようにドライバ電子制御回路との電気的な
導通状態をもたらすことをさらに備え、各アドレス指定可能な画素は、複数の隣接するＩ
ＬＥＤアレイチップからの少なくとも１つのＩＬＥＤエミッタを備える、請求項１～１５
のいずれか一項に記載の方法。
導通状態をもたらすことをさらに備え、各アドレス指定可能な画素は、複数の隣接するＩ
ＬＥＤアレイチップからの少なくとも１つのＩＬＥＤエミッタを備える、請求項１～１５
のいずれか一項に記載の方法。
【請求項17】
前記ドライババックプレーンはアクティブバックプレーンからなる、請求項１～１６の
いずれか一項に記載の方法。
いずれか一項に記載の方法。
【請求項18】
前記アクティブバックプレーンは、アモルファスシリコン（ａ－Ｓｉ）、低温ポリシリ
コン（ＬＴＰＳ）、または金属酸化物（ＭＯ－ＴＦＴ）を用いて製作される、請求項１７
に記載の方法。
コン（ＬＴＰＳ）、または金属酸化物（ＭＯ－ＴＦＴ）を用いて製作される、請求項１７
に記載の方法。
【請求項19】
前記ＩＬＥＤエミッタはマイクロＩＬＥＤエミッタである、請求項１～１８のいずれか
一項に記載の方法。
一項に記載の方法。
【請求項20】
ディスプレイで使用するための画像生成器であって、請求項１～１９のいずれか一項に
記載の方法により製造された画像生成器。
記載の方法により製造された画像生成器。
【請求項21】
請求項２０に記載の画像生成器を１つまたは複数備えたディスプレイ。
【請求項22】
複数のＩＬＥＤエミッタを備えるＩＬＥＤアレイチップであって、
前記ＩＬＥＤアレイチップは、個別の複数のＩＬＥＤアレイチップをキャリア基板上に
備えたＩＬＥＤ画像生成器で使用するのに適しており、前記複数のＩＬＥＤアレイチップ
は、隣接するチップの複数のＩＬＥＤエミッタがディスプレイの画素を形成するように配
置されている、ＩＬＥＤアレイチップ。
前記ＩＬＥＤアレイチップは、個別の複数のＩＬＥＤアレイチップをキャリア基板上に
備えたＩＬＥＤ画像生成器で使用するのに適しており、前記複数のＩＬＥＤアレイチップ
は、隣接するチップの複数のＩＬＥＤエミッタがディスプレイの画素を形成するように配
置されている、ＩＬＥＤアレイチップ。
【請求項23】
前記ＩＬＥＤエミッタがマイクロＩＬＥＤエミッタからなる、請求項２２に記載のＩＬ
ＥＤアレイチップ。
ＥＤアレイチップ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光学ディスプレイモジュールに関し、詳しくは、これに限定されないが、Ｉ
ＬＥＤディスプレイデバイスを形成する非シリコンの赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ
）のＬＥＤエミッタのハイブリッド集積を含むＩＬＥＤのＲＧＢカラーディスプレイモジ
ュールに関する。例示のエミッタは、適切な３次元パッケージ集積方法を用いて直接集積
化されたシリコン駆動回路に搭載され得る。
ＬＥＤディスプレイデバイスを形成する非シリコンの赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ
）のＬＥＤエミッタのハイブリッド集積を含むＩＬＥＤのＲＧＢカラーディスプレイモジ
ュールに関する。例示のエミッタは、適切な３次元パッケージ集積方法を用いて直接集積
化されたシリコン駆動回路に搭載され得る。
【背景技術】
【0002】
周知のＬＣＤ（液晶ディスプレイ）やＯＬＥＤ（有機発光ダイオード）ディスプレイに
代わるディスプレイ技術の新たなカテゴリーは、ＩＬＥＤ（無機発光ダイオード）ディス
プレイと呼ばれる。ＩＬＥＤディスプレイは、本質的には標準的なＬＥＤと同じであり、
そのすべての利点を有するので、ＬＣＤやＯＬＥＤディスプレイの負の特性を有していな
い。ＩＬＥＤディスプレイは、高品質の黒色出力および高品質の白色出力を有し、ディザ
（dither）がなく、また、高品質の均一性、長寿命、極めて低い消費電力、予測可能なカ
ラーガンマ、高い応答率を有し、ちらつきがごく僅かである。
代わるディスプレイ技術の新たなカテゴリーは、ＩＬＥＤ（無機発光ダイオード）ディス
プレイと呼ばれる。ＩＬＥＤディスプレイは、本質的には標準的なＬＥＤと同じであり、
そのすべての利点を有するので、ＬＣＤやＯＬＥＤディスプレイの負の特性を有していな
い。ＩＬＥＤディスプレイは、高品質の黒色出力および高品質の白色出力を有し、ディザ
（dither）がなく、また、高品質の均一性、長寿命、極めて低い消費電力、予測可能なカ
ラーガンマ、高い応答率を有し、ちらつきがごく僅かである。
【0003】
投影ディスプレイ技術は、大面積投影ディスプレイ（スクリーンディスプレイ）からヘ
ッドアップ画像ディスプレイなどの小型マイクロディスプレイにまで及ぶ。
投影ディスプレイは、一般的には、光源、画像エンジン、ドライバ、および光学経路の
４つの構成要素からなる。光源は、画像エンジン用の入力光を与える。画像エンジンは、
その光を処理して画像を生成する。ドライバは、要求される画像がどのように生成される
べきか、すなわちどの画素をオンまたはオフすべきかを画像エンジンに対して指示する。
光学経路は、意図されるアプリケーションにおいて、システムによって指定されたように
画像を拡大、縮小、または制御する。
ッドアップ画像ディスプレイなどの小型マイクロディスプレイにまで及ぶ。
投影ディスプレイは、一般的には、光源、画像エンジン、ドライバ、および光学経路の
４つの構成要素からなる。光源は、画像エンジン用の入力光を与える。画像エンジンは、
その光を処理して画像を生成する。ドライバは、要求される画像がどのように生成される
べきか、すなわちどの画素をオンまたはオフすべきかを画像エンジンに対して指示する。
光学経路は、意図されるアプリケーションにおいて、システムによって指定されたように
画像を拡大、縮小、または制御する。
【0004】
投影に必要な光は、連続発光帯（ハロゲン、蛍光灯、白色ＬＥＤ）または離散バンド（
ＲＧＢ型ＬＥＤ、レーザー光源）として生成することができる。画像エンジンには、デジ
タル・ライト・プロセッシング（ＤＬＰ）、ガルバノ・スキャニング・ミラー、液晶ディ
スプレイ（ＬＣＤ）、またはエルコス（ＬＣＯＳ）などが含まれる。例えば、ＬＣＤにお
いて、有効なエンジンは、液晶と、明色を制御するための一連のフィルタとからなる。し
かしながら、ＬＣＤディスプレイは、均一な照明を提供するために、典型的にはＬＥＤデ
バイスのアレイと拡散器とからなるバックライトを必要とする。大規模ＬＥＤディスプレ
イ（スポーツスタジアムやショップモールのスクリーン）の場合も同様に、光源と画像エ
ンジンとが、標準ＳＭＴフォーマットの大面積ＩＬＥＤチップパッケージを使用して組み
合わせられる。上記の例では、ドライバは（おそらくはグラフィック処理ユニットからの
）入力データに基づいて活性化される画素を決定する電子制御回路（アクティブバックプ
レーンまたはシリコンコントローラチップの形態）である。
ＲＧＢ型ＬＥＤ、レーザー光源）として生成することができる。画像エンジンには、デジ
タル・ライト・プロセッシング（ＤＬＰ）、ガルバノ・スキャニング・ミラー、液晶ディ
スプレイ（ＬＣＤ）、またはエルコス（ＬＣＯＳ）などが含まれる。例えば、ＬＣＤにお
いて、有効なエンジンは、液晶と、明色を制御するための一連のフィルタとからなる。し
かしながら、ＬＣＤディスプレイは、均一な照明を提供するために、典型的にはＬＥＤデ
バイスのアレイと拡散器とからなるバックライトを必要とする。大規模ＬＥＤディスプレ
イ（スポーツスタジアムやショップモールのスクリーン）の場合も同様に、光源と画像エ
ンジンとが、標準ＳＭＴフォーマットの大面積ＩＬＥＤチップパッケージを使用して組み
合わせられる。上記の例では、ドライバは（おそらくはグラフィック処理ユニットからの
）入力データに基づいて活性化される画素を決定する電子制御回路（アクティブバックプ
レーンまたはシリコンコントローラチップの形態）である。
【0005】
ディスプレイのスケールサイズの他端にマイクロディスプレイがある。これらの装置で
は、非常に小さい画像または非常に小さな画像システムが目標とされる。他のヘッドアッ
プタイプのディスプレイには小さな画像システムが必要とされる一方で、非常に小さい画
像は網膜投影ディスプレイ（Google Glass（登録商標）など）で使用することができる。
様々な画像エンジンおよび光源が上記に挙げたものを含む装置に採用されている。近年の
ＯＬＥＤ技術は商業的に注目されている。ＯＬＥＤ技術は、光源と画像化エンジンが同じ
ものである大規模ＩＬＥＤディスプレイに匹敵する。その製造方法は、ＩＬＥＤに相当す
る大型ディスプレイを製造することができないものの、ＬＣＤ技術に相当する２５０ｐｐ
ｉ以上の高解像度ディスプレイを製造することが可能である。上記ディスプレイと同様に
、ＯＬＥＤディスプレイのドライバは、アクティブバックプレーンまたはシリコンコント
ローラチップとすることができる。
は、非常に小さい画像または非常に小さな画像システムが目標とされる。他のヘッドアッ
プタイプのディスプレイには小さな画像システムが必要とされる一方で、非常に小さい画
像は網膜投影ディスプレイ（Google Glass（登録商標）など）で使用することができる。
様々な画像エンジンおよび光源が上記に挙げたものを含む装置に採用されている。近年の
ＯＬＥＤ技術は商業的に注目されている。ＯＬＥＤ技術は、光源と画像化エンジンが同じ
ものである大規模ＩＬＥＤディスプレイに匹敵する。その製造方法は、ＩＬＥＤに相当す
る大型ディスプレイを製造することができないものの、ＬＣＤ技術に相当する２５０ｐｐ
ｉ以上の高解像度ディスプレイを製造することが可能である。上記ディスプレイと同様に
、ＯＬＥＤディスプレイのドライバは、アクティブバックプレーンまたはシリコンコント
ローラチップとすることができる。
【0006】
ＯＬＥＤおよびＬＣＤ型のディスプレイの双方は、例えば１５μｍ未満の画素ピッチを
有するマイクロディスプレイにおいてより高い解像度の画素を達成するために大きな欠点
を有している。例えば、ＯＬＥＤは、解像度を３００ｐｐｉ未満に制限するシャドウマス
ク製造プロセスのために解像度が制限されている。これを克服する方法には、ＯＬＥＤデ
ィスプレイの解像度を３００ｐｐｉ以上に高めるためのＲ、Ｂ、およびＧチップ用のペン
タイル（pentile）エミッタ設計の構成が挙げられる。この設計は、ＯＬＥＤによるシャ
ドウマスク製造に関連する解像度問題を克服し、ＴＦＴによる均一性を排除して全体的に
滑らかな欠陥のない画像を生成する。
有するマイクロディスプレイにおいてより高い解像度の画素を達成するために大きな欠点
を有している。例えば、ＯＬＥＤは、解像度を３００ｐｐｉ未満に制限するシャドウマス
ク製造プロセスのために解像度が制限されている。これを克服する方法には、ＯＬＥＤデ
ィスプレイの解像度を３００ｐｐｉ以上に高めるためのＲ、Ｂ、およびＧチップ用のペン
タイル（pentile）エミッタ設計の構成が挙げられる。この設計は、ＯＬＥＤによるシャ
ドウマスク製造に関連する解像度問題を克服し、ＴＦＴによる均一性を排除して全体的に
滑らかな欠陥のない画像を生成する。
【0007】
モノリシックアレイの製造方法によって高解像度のディスプレイを実現する他の方法が
存在する。モノリシックは、互いに切り離せない構成要素を指すのに使用され、より大き
なブロックからなる。「モノリシックアレイ」という用語は、同じ材料上に製造され、且
つ物理的に接続された幾つかのアドレス指定可能な発光領域を有する発光デバイスを指す
。モノリシックアレイは、無機ＬＥＤデバイスに特有であり、ＯＬＥＤ材料から形成され
ない。これは、２つのＬＥＤタイプの製造の違いによる。無機ＬＥＤは「トップダウン」
法を用いて製造される。この方法は単一の半導体材料片を起点とし、この単一の半導体材
料片からＬＥＤが生成される。製造プロセスの最後に多数の発光領域間の物理的接触が残
っている場合（すなわち、半導体材料が分離されていない場合）には、モノリシックアレ
イが製造されたと言える。モノリシックＩＬＥＤアレイチップは、複数の発光領域が形成
された単一の半導体材料片である。これは、物理的相互接続上の発光デバイスのアセンブ
リとは異なり、それらを一斉に転置させることができる。
存在する。モノリシックは、互いに切り離せない構成要素を指すのに使用され、より大き
なブロックからなる。「モノリシックアレイ」という用語は、同じ材料上に製造され、且
つ物理的に接続された幾つかのアドレス指定可能な発光領域を有する発光デバイスを指す
。モノリシックアレイは、無機ＬＥＤデバイスに特有であり、ＯＬＥＤ材料から形成され
ない。これは、２つのＬＥＤタイプの製造の違いによる。無機ＬＥＤは「トップダウン」
法を用いて製造される。この方法は単一の半導体材料片を起点とし、この単一の半導体材
料片からＬＥＤが生成される。製造プロセスの最後に多数の発光領域間の物理的接触が残
っている場合（すなわち、半導体材料が分離されていない場合）には、モノリシックアレ
イが製造されたと言える。モノリシックＩＬＥＤアレイチップは、複数の発光領域が形成
された単一の半導体材料片である。これは、物理的相互接続上の発光デバイスのアセンブ
リとは異なり、それらを一斉に転置させることができる。
【0008】
対照的に、有機ＬＥＤは「ボトムアップ」アプローチによって製造される。これは、タ
ーゲット基板上の反復層における有機材料の堆積によって生じる。ＯＬＥＤデバイスは単
一の半導体材料片を起点としないので、完成したデバイスはモノリシックであるとはみな
されない。モノリシックＯＬＥＤは特定の刊行物にて参照され得る。しかしながら、これ
はＯＬＥＤデバイスをドライバ回路上、一般にはＣＭＯＳ上に直接集積することに関連し
ている。この場合、「トップダウン」アプローチから形成されたバックプレーンまたはＣ
ＭＯＳチップはモノリシックであり、ＯＬＥＤ材料はモノリシック構成要素を形成するた
めに一体化されている。
ーゲット基板上の反復層における有機材料の堆積によって生じる。ＯＬＥＤデバイスは単
一の半導体材料片を起点としないので、完成したデバイスはモノリシックであるとはみな
されない。モノリシックＯＬＥＤは特定の刊行物にて参照され得る。しかしながら、これ
はＯＬＥＤデバイスをドライバ回路上、一般にはＣＭＯＳ上に直接集積することに関連し
ている。この場合、「トップダウン」アプローチから形成されたバックプレーンまたはＣ
ＭＯＳチップはモノリシックであり、ＯＬＥＤ材料はモノリシック構成要素を形成するた
めに一体化されている。
【0009】
モノリシックＩＬＥＤデバイスの製造は、１０μｍ以下のスケールでのチップ製造およ
び微小位置決めを回避する必要がある場合に必要とされる。例えばモノリシックＩＬＥＤ
デバイスの製造には、１ｍｍ×１ｍｍよりも大きなモノリシックチップ上で個々にアドレ
ス指定可能な１６０×１２０個の画素を含むチップの製造が含まれ得る。大きなモノリシ
ックＩＬＥＤチップに基づくディスプレイには、固有の課題がある。第１に、ＩＬＥＤデ
バイスは単一の半導体材料片を起点とするので、モノリシックＩＬＥＤアレイチップは、
単一の波長光しか生成できない。さらに、モノリシックＩＬＥＤアレイデバイスの製造は
、歩留まりに関連する問題を生じる。ＩＬＥＤデバイスが製造されると、多数のデバイス
が故障し得る。異常デバイスが製造されると、その故障したデバイスのみが廃棄される。
しかし、モノリシックＩＬＥＤアレイチップでは、デバイスの故障はモノリシックチップ
全体を廃棄することになる。１６０×１２０個のモノリシックアレイの上記の例では、１
つのデバイスの故障により１９，２００個のエミッタが廃棄されることになるが、その大
部分が機能する可能性がある。これにより、使用される材料および製造品質に基づく収率
が低下する。
び微小位置決めを回避する必要がある場合に必要とされる。例えばモノリシックＩＬＥＤ
デバイスの製造には、１ｍｍ×１ｍｍよりも大きなモノリシックチップ上で個々にアドレ
ス指定可能な１６０×１２０個の画素を含むチップの製造が含まれ得る。大きなモノリシ
ックＩＬＥＤチップに基づくディスプレイには、固有の課題がある。第１に、ＩＬＥＤデ
バイスは単一の半導体材料片を起点とするので、モノリシックＩＬＥＤアレイチップは、
単一の波長光しか生成できない。さらに、モノリシックＩＬＥＤアレイデバイスの製造は
、歩留まりに関連する問題を生じる。ＩＬＥＤデバイスが製造されると、多数のデバイス
が故障し得る。異常デバイスが製造されると、その故障したデバイスのみが廃棄される。
しかし、モノリシックＩＬＥＤアレイチップでは、デバイスの故障はモノリシックチップ
全体を廃棄することになる。１６０×１２０個のモノリシックアレイの上記の例では、１
つのデバイスの故障により１９，２００個のエミッタが廃棄されることになるが、その大
部分が機能する可能性がある。これにより、使用される材料および製造品質に基づく収率
が低下する。
【0010】
ＩＬＥＤおよびＯＬＥＤデバイスに関連する明確な課題がある。ＩＬＥＤアレイチップ
の製造では、１μｍのサイズ（またはナノインプリントリソグラフィ技術を用いたより小
さなサイズ）での製造が実現可能である。しかしながら、１０×１０μｍ２（１００μｍ
２）より小さいサイズのＩＬＥＤデバイスをピック・アンド・プレースまたはマイクロ・
アセンブルする能力は、依然として非常に重要な課題である。ＯＬＥＤデバイスの場合、
１０μｍ未満のサイズのデバイスを形成することは、シャドウマスキングおよび使用され
る堆積プロセスに関連する他の影響のために困難である。しかしながら、ＯＬＥＤデバイ
スは、ターゲット制御デバイス（例えば、ＣＭＯＳまたはＴＦＴバックプレーン）上に直
接製造することができるので、製造後にデバイスをピック・アンド・プレースする必要は
ない。ＯＬＥＤは白とすることができフィルタを使用することができる。
の製造では、１μｍのサイズ（またはナノインプリントリソグラフィ技術を用いたより小
さなサイズ）での製造が実現可能である。しかしながら、１０×１０μｍ２（１００μｍ
２）より小さいサイズのＩＬＥＤデバイスをピック・アンド・プレースまたはマイクロ・
アセンブルする能力は、依然として非常に重要な課題である。ＯＬＥＤデバイスの場合、
１０μｍ未満のサイズのデバイスを形成することは、シャドウマスキングおよび使用され
る堆積プロセスに関連する他の影響のために困難である。しかしながら、ＯＬＥＤデバイ
スは、ターゲット制御デバイス（例えば、ＣＭＯＳまたはＴＦＴバックプレーン）上に直
接製造することができるので、製造後にデバイスをピック・アンド・プレースする必要は
ない。ＯＬＥＤは白とすることができフィルタを使用することができる。
【0011】
ＬＥＤ技術に関して、シリコン上の高解像度アクティブマトリクス単色ディスプレイの
モノリシック方法が特許文献１にて提示されている。この特許文献１では、ＩＬＥＤ材料
の単一片がドライバ回路と統合され、単一色を生成するデバイスが得られる。
モノリシック方法が特許文献１にて提示されている。この特許文献１では、ＩＬＥＤ材料
の単一片がドライバ回路と統合され、単一色を生成するデバイスが得られる。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】米国特許第８５５７６１６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0013】
本発明は、現在のマイクロディスプレイの欠点を克服しようとするものである。本発明
は、バックプレーンドライバ上に配置され、各々、画像生成器の複数の隣接画素のための
ＩＬＥＤエミッタを提供する複数のモノリシックＩＬＥＤアレイチップのための方法およ
び装置を提供する。
は、バックプレーンドライバ上に配置され、各々、画像生成器の複数の隣接画素のための
ＩＬＥＤエミッタを提供する複数のモノリシックＩＬＥＤアレイチップのための方法およ
び装置を提供する。
【課題を解決するための手段】
【0014】
以下、本明細書で使用される「画像生成器」という用語は、複数の画素に光を供給する
ＩＬＥＤ（またはマイクロＩＬＥＤ）アレイチップのアレイを包含する。ＩＬＥＤアレイ
チップは、複数のＩＬＥＤエミッタを含み、モノリシックであってもよく、全ての単一色
を生成し得る。ＩＬＥＤアレイチップの各ＩＬＥＤエミッタは、画像生成器の隣接画素の
うちの１つに光を供給する。画像生成器は、ディスプレイの光源及び画像エンジンを提供
する単一のデバイスと見なすことができる。
ＩＬＥＤ（またはマイクロＩＬＥＤ）アレイチップのアレイを包含する。ＩＬＥＤアレイ
チップは、複数のＩＬＥＤエミッタを含み、モノリシックであってもよく、全ての単一色
を生成し得る。ＩＬＥＤアレイチップの各ＩＬＥＤエミッタは、画像生成器の隣接画素の
うちの１つに光を供給する。画像生成器は、ディスプレイの光源及び画像エンジンを提供
する単一のデバイスと見なすことができる。
【0015】
上記を考慮し、本発明者らは、１５μｍ以下のピッチを実現しモノリシックＩＬＥＤに
関連する歩留まり問題のない、ＩＬＥＤデバイスからなる高解像度マイクロディスプレイ
を製造する必要性を認識した。ＩＬＥＤプラットフォームを使用するため、ＯＬＥＤデバ
イスに関連する寿命、劣化、解像度の問題がない。本発明では、ハイブリッドマイクロア
センブリ技術を使用する小型ＩＬＥＤアレイチップからなる高画素解像度ディスプレイが
開示される。
関連する歩留まり問題のない、ＩＬＥＤデバイスからなる高解像度マイクロディスプレイ
を製造する必要性を認識した。ＩＬＥＤプラットフォームを使用するため、ＯＬＥＤデバ
イスに関連する寿命、劣化、解像度の問題がない。本発明では、ハイブリッドマイクロア
センブリ技術を使用する小型ＩＬＥＤアレイチップからなる高画素解像度ディスプレイが
開示される。
【0016】
本発明は、ディスプレイ技術、および無機ＬＥＤ光源とディスプレイの各画素をオン／
オフする電子制御回路とを組み合わせた光学画像エンジンに関し、具体的には、光源およ
び画像形成エンジンから離れたところで画像が生成される投影ディスプレイに関連する。
投影ディスプレイ技術は、大面積投影ディスプレイ（スクリーンディスプレイ）からヘッ
ドアップ画像ディスプレイなどの小型マイクロディスプレイにまで及ぶ。
オフする電子制御回路とを組み合わせた光学画像エンジンに関し、具体的には、光源およ
び画像形成エンジンから離れたところで画像が生成される投影ディスプレイに関連する。
投影ディスプレイ技術は、大面積投影ディスプレイ（スクリーンディスプレイ）からヘッ
ドアップ画像ディスプレイなどの小型マイクロディスプレイにまで及ぶ。
【0017】
本発明は、現在のマイクロディスプレイアーキテクチャの欠点を克服しようとするもの
である。本発明は、有機ＬＥＤよりも無機ＬＥＤに特有の改良をもたらす。これらの改良
には、安定性の向上、電力効率の向上、明るさの向上が含まれる。
である。本発明は、有機ＬＥＤよりも無機ＬＥＤに特有の改良をもたらす。これらの改良
には、安定性の向上、電力効率の向上、明るさの向上が含まれる。
【0018】
本発明者らは、適切なワイヤレス相互接続ボンディング法を用いてＩＣドライバ回路の
裏面に接続され、赤色、緑色、及び青色の発光源のための異種材料を組み合わせたフルカ
ラーディスプレイモジュールを構成する必要性を認識した。ワイヤレス直接ボンディング
方法は、ワイヤボンディング、はんだバンプ／フリップチップ技術の必要性を排除して相
互接続を簡素化する。
裏面に接続され、赤色、緑色、及び青色の発光源のための異種材料を組み合わせたフルカ
ラーディスプレイモジュールを構成する必要性を認識した。ワイヤレス直接ボンディング
方法は、ワイヤボンディング、はんだバンプ／フリップチップ技術の必要性を排除して相
互接続を簡素化する。
【0019】
関連する駆動電子機器を備えたカラーディスプレイのための新規ＩＬＥＤ画像生成器が
開示される。無機ＬＥＤ（ＩＬＥＤ）を使用して高解像度の画素画像エンジンを実現する
方法が開示される。具体的には、複数のエミッタを有する特定の形状のＩＬＥＤアレイチ
ップを配列して、最小のフィルファクタ損失を有する高密度ディスプレイを形成する方法
が開示される。ＩＬＥＤアレイチップの設計も開示される。
開示される。無機ＬＥＤ（ＩＬＥＤ）を使用して高解像度の画素画像エンジンを実現する
方法が開示される。具体的には、複数のエミッタを有する特定の形状のＩＬＥＤアレイチ
ップを配列して、最小のフィルファクタ損失を有する高密度ディスプレイを形成する方法
が開示される。ＩＬＥＤアレイチップの設計も開示される。
【0020】
画像生成器は、用途要件に応じて単色でも多波長でもよい。この設計は、近視眼および
ピコプロジェクタ用途に特に適した超高密度ＬＥＤ光源を提供する。
本発明の一態様によれば、ディスプレイで使用するための画像生成器を製造する方法が
提供される。当該方法は、同一波長を有する光を生成するように構成された複数のＩＬＥ
Ｄエミッタを備え、複数の波長のうちの１つを有する光を生成するようにそれぞれ構成さ
れた個別の複数のＩＬＥＤアレイチップを製造すること、隣接するチップの複数のＩＬＥ
Ｄエミッタがディスプレイの画素を形成するように前記個別の複数のＩＬＥＤアレイチッ
プをキャリア基板上に配置すること、前記複数のＩＬＥＤアレイチップの電気接点がドラ
イババックプレーンと電気的に導通されるように前記複数のＩＬＥＤアレイチップの第１
面を前記ドライババックプレーンにボンディングすることを備える。前記ドライババック
プレーンは前記ＩＬＥＤアレイチップを駆動するための電子制御回路を備えている。
ピコプロジェクタ用途に特に適した超高密度ＬＥＤ光源を提供する。
本発明の一態様によれば、ディスプレイで使用するための画像生成器を製造する方法が
提供される。当該方法は、同一波長を有する光を生成するように構成された複数のＩＬＥ
Ｄエミッタを備え、複数の波長のうちの１つを有する光を生成するようにそれぞれ構成さ
れた個別の複数のＩＬＥＤアレイチップを製造すること、隣接するチップの複数のＩＬＥ
Ｄエミッタがディスプレイの画素を形成するように前記個別の複数のＩＬＥＤアレイチッ
プをキャリア基板上に配置すること、前記複数のＩＬＥＤアレイチップの電気接点がドラ
イババックプレーンと電気的に導通されるように前記複数のＩＬＥＤアレイチップの第１
面を前記ドライババックプレーンにボンディングすることを備える。前記ドライババック
プレーンは前記ＩＬＥＤアレイチップを駆動するための電子制御回路を備えている。
【0021】
任意で、第１の波長を有する光を放出するように構成されたＩＬＥＤアレイチップが第
１の工程で前記キャリア基板上に配置され、第２の波長を有する光を放出するように構成
されたＩＬＥＤアレイチップが第２の工程で前記キャリア基板上に配置される。
１の工程で前記キャリア基板上に配置され、第２の波長を有する光を放出するように構成
されたＩＬＥＤアレイチップが第２の工程で前記キャリア基板上に配置される。
【0022】
任意で、前記ドライババックプレーンは、シリコンウェハ、ＴＦＴバックプレーン、ま
たは他のＩＬＥＤドライバ電子制御回路によって形成される。
任意で、当該方法は、前記キャリア基板を取り除くことをさらに備える。
たは他のＩＬＥＤドライバ電子制御回路によって形成される。
任意で、当該方法は、前記キャリア基板を取り除くことをさらに備える。
【0023】
任意で、前記キャリア基板は実質的に透過性を有し、前記ＩＬＥＤアレイチップの発光
面は前記キャリア基板に面しており、前記ＩＬＥＤアレイチップの電気接点は前記ＩＬＥ
Ｄアレイチップの前記発光面とは反対側に位置する。
面は前記キャリア基板に面しており、前記ＩＬＥＤアレイチップの電気接点は前記ＩＬＥ
Ｄアレイチップの前記発光面とは反対側に位置する。
【0024】
任意で、前記キャリア基板は前記画像生成器用のカバーガラスである。
任意で、前記キャリア基板は、ガラス、プラスチック材料、または別の透過性材料から
なる。
任意で、前記キャリア基板は、ガラス、プラスチック材料、または別の透過性材料から
なる。
【0025】
任意で、前記キャリア基板は可撓性または剛性を有する。
任意で、前記キャリア基板は、前記画像生成器から発光した光を扱うように構成された
１つまたは複数の光学部品を備える。
任意で、前記キャリア基板は、前記画像生成器から発光した光を扱うように構成された
１つまたは複数の光学部品を備える。
【0026】
任意で、前記複数のＩＬＥＤアレイチップは、接着剤または透過性を有する接着剤を用
いて前記キャリア基板に接合される。
任意で、前記複数のＩＬＥＤアレイチップは、赤色光、緑色光、または青色光を生成す
るように構成された少なくとも１つのＩＬＥＤアレイチップを備える。
いて前記キャリア基板に接合される。
任意で、前記複数のＩＬＥＤアレイチップは、赤色光、緑色光、または青色光を生成す
るように構成された少なくとも１つのＩＬＥＤアレイチップを備える。
【0027】
任意で、当該方法は、複数のＩＬＥＤアレイチップを、三角形、四角形、六角形、また
はテッセレーション可能な任意の他の幾何学的形状を有するように形成することをさらに
備える。
はテッセレーション可能な任意の他の幾何学的形状を有するように形成することをさらに
備える。
【0028】
任意で、当該方法は、前記複数のＩＬＥＤエミッタを前記複数のＩＬＥＤアレイチップ
のコーナーに形成することをさらに備える。
任意で、当該方法は、前記複数のＩＬＥＤアレイチップの少なくとも１つを画像生成器
のコーナーに接合することをさらに備える。
のコーナーに形成することをさらに備える。
任意で、当該方法は、前記複数のＩＬＥＤアレイチップの少なくとも１つを画像生成器
のコーナーに接合することをさらに備える。
【0029】
任意で、前記ＩＬＥＤアレイチップは、直接ボンディング相互接続を用いて前記ドライ
ババックプレーンに接合される。
任意で、当該方法は、複数のアドレス指定可能な画素が規定されるようにドライバ電子
制御回路との電気的な導通状態をもたらすことをさらに備え、各アドレス指定可能な画素
は、複数の隣接するＩＬＥＤアレイチップからの少なくとも１つのＩＬＥＤエミッタを備
える。
ババックプレーンに接合される。
任意で、当該方法は、複数のアドレス指定可能な画素が規定されるようにドライバ電子
制御回路との電気的な導通状態をもたらすことをさらに備え、各アドレス指定可能な画素
は、複数の隣接するＩＬＥＤアレイチップからの少なくとも１つのＩＬＥＤエミッタを備
える。
【0030】
任意で、前記ドライババックプレーンはアクティブバックプレーンからなる。
任意で、前記アクティブバックプレーンは、アモルファスシリコン（ａ－Ｓｉ）、低温
ポリシリコン（ＬＴＰＳ）、または金属酸化物（ＭＯ－ＴＦＴ）を用いて製作される。
任意で、前記アクティブバックプレーンは、アモルファスシリコン（ａ－Ｓｉ）、低温
ポリシリコン（ＬＴＰＳ）、または金属酸化物（ＭＯ－ＴＦＴ）を用いて製作される。
【0031】
任意で、前記ＩＬＥＤエミッタはマイクロＩＬＥＤエミッタである。
本発明の一態様によれば、ディスプレイで使用するための画像生成器であって、上記の
ように製造された画像生成器が提供される。
本発明の一態様によれば、ディスプレイで使用するための画像生成器であって、上記の
ように製造された画像生成器が提供される。
【0032】
本発明の一態様によれば、上記した画像生成器を１つまたは複数備えたディスプレイが
提供される。
本発明の一態様によれば、複数のＩＬＥＤエミッタを備えるＩＬＥＤアレイチップが提
供される。前記ＩＬＥＤアレイチップは、個別の複数のＩＬＥＤアレイチップをキャリア
基板上に備えたＩＬＥＤ画像生成器で使用するのに適しており、前記複数のＩＬＥＤアレ
イチップは、隣接するチップからの複数のＩＬＥＤエミッタがディスプレイの画素を形成
するように配置されている。
提供される。
本発明の一態様によれば、複数のＩＬＥＤエミッタを備えるＩＬＥＤアレイチップが提
供される。前記ＩＬＥＤアレイチップは、個別の複数のＩＬＥＤアレイチップをキャリア
基板上に備えたＩＬＥＤ画像生成器で使用するのに適しており、前記複数のＩＬＥＤアレ
イチップは、隣接するチップからの複数のＩＬＥＤエミッタがディスプレイの画素を形成
するように配置されている。
【0033】
任意で、前記ＩＬＥＤエミッタがマイクロＩＬＥＤエミッタからなる。
本発明の第１の態様によれば、アドレス可能なＬＥＤアレイチップを製造する方法が提
供される。当該方法は、１つまたは複数のエミッタを備える複数のＬＥＤチップを製造す
ることであって、各ＬＥＤチップが赤色光、緑色光、または青色光を生成するように構成
されていること、前記複数のＬＥＤチップの電気接点がドライバと電気的に導通されるよ
うに前記複数のＬＥＤチップの第１面を前記ドライバにボンディングすることを備える。
前記ドライバは、前記ＬＥＤチップを駆動するための電子制御回路を備えている。
本発明の第１の態様によれば、アドレス可能なＬＥＤアレイチップを製造する方法が提
供される。当該方法は、１つまたは複数のエミッタを備える複数のＬＥＤチップを製造す
ることであって、各ＬＥＤチップが赤色光、緑色光、または青色光を生成するように構成
されていること、前記複数のＬＥＤチップの電気接点がドライバと電気的に導通されるよ
うに前記複数のＬＥＤチップの第１面を前記ドライバにボンディングすることを備える。
前記ドライバは、前記ＬＥＤチップを駆動するための電子制御回路を備えている。
【0034】
任意で、当該方法は、前記複数のＬＥＤチップの電気接点が前記第１面とは反対側の前
記ＬＥＤチップの第２面上に位置するように前記ＬＥＤチップをキャリア基板にボンディ
ングすること、前記ＬＥＤチップの第２面を前記ドライバにボンディングすることを備え
る。
記ＬＥＤチップの第２面上に位置するように前記ＬＥＤチップをキャリア基板にボンディ
ングすること、前記ＬＥＤチップの第２面を前記ドライバにボンディングすることを備え
る。
【0035】
任意で、前記ドライバは、シリコンウェハ、ＴＦＴバックプレーン、または他のＬＥＤ
ドライバ電子回路の形態によって形成される。
任意で、当該方法は、前記キャリア基板を除去することをさらに備える。
ドライバ電子回路の形態によって形成される。
任意で、当該方法は、前記キャリア基板を除去することをさらに備える。
【0036】
任意で、前記キャリア基板は、透明または不透明である。
任意で、前記キャリア基板は、アドレス指定可能なＬＥＤアレイチップのカバーガラス
である。
任意で、前記キャリア基板は、アドレス指定可能なＬＥＤアレイチップのカバーガラス
である。
【0037】
任意で、前記キャリア基板は、ガラス、プラスチック材料、または別の透過性材料から
なる。
任意で、前記キャリア基板は、可撓性または剛性を有する。
なる。
任意で、前記キャリア基板は、可撓性または剛性を有する。
【0038】
任意で、前記キャリア基板は、アドレス指定可能なＬＥＤアレイチップから発光した光
を扱うように構成された１つまたは複数の光学部品を備える。
任意で、前記複数のＬＥＤチップの各々の発光面は前記キャリア基板にボンディングさ
れる。
を扱うように構成された１つまたは複数の光学部品を備える。
任意で、前記複数のＬＥＤチップの各々の発光面は前記キャリア基板にボンディングさ
れる。
【0039】
任意で、前記複数のＬＥＤチップは、接着剤または透過性を有する接着剤を用いて前記
キャリア基板にボンディングされる。
任意で、前記複数のＬＥＤチップは、赤色光、緑色光、または青色光を生成するように
構成された少なくとも１つのＬＥＤチップを備える。
キャリア基板にボンディングされる。
任意で、前記複数のＬＥＤチップは、赤色光、緑色光、または青色光を生成するように
構成された少なくとも１つのＬＥＤチップを備える。
【0040】
任意で、当該方法は、前記ＬＥＤアレイチップを、三角形、四角形、六角形、またはテ
ッセレーション可能な任意の他の幾何学形状を有するように形成することをさらに備える
。
ッセレーション可能な任意の他の幾何学形状を有するように形成することをさらに備える
。
【0041】
任意で、当該方法は、前記複数のＬＥＤチップの少なくとも１つを前記ＬＥＤアレイチ
ップのコーナーにボンディングすることをさらに備える。
任意で、前記ＬＥＤチップは、直接ボンディング相互接続を使用してシリコンウェハに
ボンディングされる。
ップのコーナーにボンディングすることをさらに備える。
任意で、前記ＬＥＤチップは、直接ボンディング相互接続を使用してシリコンウェハに
ボンディングされる。
【0042】
任意で、当該方法は、複数のアドレス指定可能な画素が規定されるようにドライバ電子
機器との電気的な導通状態をもたらすことをさらに備え、各アドレス指定可能な画素は、
前記複数のＬＥＤアレイチップの各々からの少なくとも１つのＬＥＤチップを備える。
機器との電気的な導通状態をもたらすことをさらに備え、各アドレス指定可能な画素は、
前記複数のＬＥＤアレイチップの各々からの少なくとも１つのＬＥＤチップを備える。
【0043】
任意で、前記シリコンウェハはアクティブバックプレーンを備える。
任意で、前記アクティブバックプレーンは、アモルファスシリコン（ａ－Ｓｉ）、低温
ポリシリコン（ＬＴＰＳ）、または金属酸化物（ＭＯ－ＴＦＴ）により製造される。
任意で、前記アクティブバックプレーンは、アモルファスシリコン（ａ－Ｓｉ）、低温
ポリシリコン（ＬＴＰＳ）、または金属酸化物（ＭＯ－ＴＦＴ）により製造される。
【0044】
本発明の第２の態様によれば、上記方法に従って製造されたアドレス指定可能なＬＥＤ
アレイチップが提供される。
本発明の第３の態様によれば、上記複数のアドレス指定可能なＬＥＤアレイチップを備
えるマイクロ画像エンジンが提供される。
アレイチップが提供される。
本発明の第３の態様によれば、上記複数のアドレス指定可能なＬＥＤアレイチップを備
えるマイクロ画像エンジンが提供される。
【図面の簡単な説明】
【0045】
【図1】６つのＬＥＤ画素を含む六角形形状チップの一例を示す図。
【図2】ＲＧＢ（白色）画素を有するタイル状配置のＬＥＤチップを示す図。
【図3】画像エンジンにおけるＡＢ断面図。
【図4】最小ディスプレイ画素サイズの画像およびＩＬＥＤアレイレイアウトおよびパッキング密度の依存性を示す図。
【図5a】三角形チップによるＲＧＢ画素を示す図。
【図5b】四角形チップによるＲＧＢＧ画素を示す図。
【図6】集積シリコンドライブ回路を備えるＩＬＥＤ画像エンジンのプラットフォームを示す図であって、ＩＬＥＤ用のガラスキャリアはあってもなくてもよく、例として３画素カラーディスプレイが提示されている。
【図7a】起点材料（赤色、緑色、青色の各ＬＥＤウェハ）を上面視および側面視にて示す図。
【図7b】ウェハ上に製造された青色ＩＬＥＤデバイスを上面視及び側面視にて示す図。
【図7c】キャリア基板上にマイクロアセンブリされた青色ＩＬＥＤデバイスを上面視及び側面視にて示す図。
【図7d】キャリア基板上にマイクロアセンブリされた赤色、青色、および青色ＩＬＥＤデバイスを上面視及び側面視にて示す図。
【図7e】画像エンジンを形成するべく制御電子回路にボンディングされた赤色、青色、および青色ＩＬＥＤデバイスを上面視及び側面視にて示す図。
【図7f】キャリア基板を取り除いた後の画像エンジンを示す図。
【図8】デバイスレベルでの相互接続方法の取り得る例について概略を示す図。
【図9】マイクロＩＬＥＤの概略説明図。
【発明を実施するための形態】
【0046】
開示される方法および装置は、超高解像度用途の無機発光体を製造する方法に関する。
特に、本発明は、高密度のＲ、Ｇ、Ｂの異種材料のＩＬＥＤエミッタ（サブ画素）からな
るＩＬＥＤディスプレイをＳｉ上に集積化して、搭載プラットフォーム上に直接組み合わ
せ、その後、集積化ＩＣ駆動／マルチプレクス回路を含むシリコン基板と一体化する方法
に関する。ＩＬＥＤエミッタは、マイクロＬＥＤを含み得る。また、方法および装置は、
多数の可能なプラットフォームを介して光源がドライババックプレーンに直接集積化され
る用途に関する。
特に、本発明は、高密度のＲ、Ｇ、Ｂの異種材料のＩＬＥＤエミッタ（サブ画素）からな
るＩＬＥＤディスプレイをＳｉ上に集積化して、搭載プラットフォーム上に直接組み合わ
せ、その後、集積化ＩＣ駆動／マルチプレクス回路を含むシリコン基板と一体化する方法
に関する。ＩＬＥＤエミッタは、マイクロＬＥＤを含み得る。また、方法および装置は、
多数の可能なプラットフォームを介して光源がドライババックプレーンに直接集積化され
る用途に関する。
【0047】
Ｒ、Ｇ、Ｂの発光源のための異種材料を組み合わせて高密度の画素を形成し、スキャン
およびデータライン制御のための薄膜トランジスタ（ＴＦＴ）と個別の充電コンデンサと
を組み合わせたバックプレーンに直接集積化するフルカラーマイクロ画像エンジンを形成
する必要性がある。
およびデータライン制御のための薄膜トランジスタ（ＴＦＴ）と個別の充電コンデンサと
を組み合わせたバックプレーンに直接集積化するフルカラーマイクロ画像エンジンを形成
する必要性がある。
【0048】
特に、ＩＬＥＤ構成は、画素群またはサブ画素群を形成し、最終的にディスプレイ用の
画像エンジンを形成するための高性能特性アレイチップの組み立ておよび実装に基づき得
る。これにより、小さなモノリシックアレイチップを用いたディスプレイ用エミッタの大
規模アレイの形成が可能になる。また、マイクロアセンブリ技術における大きな課題を有
するチップを操作して相互接続する必要なしにＩＬＥＤ材料によるマイクロディスプレイ
の製造を可能にする。
画像エンジンを形成するための高性能特性アレイチップの組み立ておよび実装に基づき得
る。これにより、小さなモノリシックアレイチップを用いたディスプレイ用エミッタの大
規模アレイの形成が可能になる。また、マイクロアセンブリ技術における大きな課題を有
するチップを操作して相互接続する必要なしにＩＬＥＤ材料によるマイクロディスプレイ
の製造を可能にする。
【0049】
開示されるマイクロディスプレイ用の高解像度画像エンジンを実現する方法は、以下の
手段によって実現される。１）異なる形状の高性能ＩＬＥＤ（例えばマイクロＬＥＤ）ア
レイチップ（ＷＯ２００４／０９７９４７（米国特許第７，５１８，１４９号））の製造
、２）ＩＬＥＤアレイチップを適切な構成にマイクロアセンブリして小ピッチで複数チッ
プをタイル状に組み合わせたモザイクを形成する能力、および３）このモザイクと電子制
御回路との相互接続。別の方法では、モザイクは、コントローラデバイス（ＣＭＯＳまた
はＴＦＴバックプレーンなど）上または後にコントローラデバイスに集積化されるキャリ
ア基板上に直接形成することができる。チップ形状は、より小さなチップサイズを使用し
て一貫したピッチのチップアレイを構成することを可能にする。異なる構成を実現するこ
とができ、それぞれ一貫した画素は、画素の品質および色を決定する。
手段によって実現される。１）異なる形状の高性能ＩＬＥＤ（例えばマイクロＬＥＤ）ア
レイチップ（ＷＯ２００４／０９７９４７（米国特許第７，５１８，１４９号））の製造
、２）ＩＬＥＤアレイチップを適切な構成にマイクロアセンブリして小ピッチで複数チッ
プをタイル状に組み合わせたモザイクを形成する能力、および３）このモザイクと電子制
御回路との相互接続。別の方法では、モザイクは、コントローラデバイス（ＣＭＯＳまた
はＴＦＴバックプレーンなど）上または後にコントローラデバイスに集積化されるキャリ
ア基板上に直接形成することができる。チップ形状は、より小さなチップサイズを使用し
て一貫したピッチのチップアレイを構成することを可能にする。異なる構成を実現するこ
とができ、それぞれ一貫した画素は、画素の品質および色を決定する。
【0050】
マイクロアセンブリ方法は、ＩＬＥＤアレイチップのアレイを基板またはコントローラ
デバイス上に作成する方法として、打ち抜きプロセス、真空、圧電作動、インク転写、レ
ーザアシスト、自己アセンブリ、および／または磁気転写を含み得る。
デバイス上に作成する方法として、打ち抜きプロセス、真空、圧電作動、インク転写、レ
ーザアシスト、自己アセンブリ、および／または磁気転写を含み得る。
【0051】
ＩＬＥＤ画像生成器を製造するために使用される方法に関連する詳細な工程は、以下の
とおりである。図７ａ～図７ｆは、各工程に関連する画像を提供する。ここでは、ＣＭＯ
Ｓドライバ回路上に搭載されたＲＧＢディスプレイについての方法を説明する。ドライバ
回路との統合やモノリシックまたは他の色を形成するために、この方法を変更する必要も
あり得る。そのような方法の変更も本発明によって包含される。
とおりである。図７ａ～図７ｆは、各工程に関連する画像を提供する。ここでは、ＣＭＯ
Ｓドライバ回路上に搭載されたＲＧＢディスプレイについての方法を説明する。ドライバ
回路との統合やモノリシックまたは他の色を形成するために、この方法を変更する必要も
あり得る。そのような方法の変更も本発明によって包含される。
【0052】
（１）最初に使用される材料は半導体ウェハである。Ｒ、Ｇ、Ｂのディスプレイの場合
は、各色に１つずつ、３つの半導体ウェハが必要となる。
（２）これらの半導体ウェハにモノリシックＩＬＥＤアレイチップを製作する。基板上
におけるＩＬＥＤアレイチップのレイアウトはターゲットディスプレイのレイアウトに依
存する。
は、各色に１つずつ、３つの半導体ウェハが必要となる。
（２）これらの半導体ウェハにモノリシックＩＬＥＤアレイチップを製作する。基板上
におけるＩＬＥＤアレイチップのレイアウトはターゲットディスプレイのレイアウトに依
存する。
【0053】
（３）単色のウェハによるモノリシックＩＬＥＤアレイチップを適切なマイクロアセン
ブリ方法を用いてキャリア基板上に組み立てる。ＩＬＥＤアレイチップのためのコンタク
トパッドは基板から離れて面している。
ブリ方法を用いてキャリア基板上に組み立てる。ＩＬＥＤアレイチップのためのコンタク
トパッドは基板から離れて面している。
【0054】
（４）異なる色のウェハによるＩＬＥＤアレイチップのためのスペースが残される。
（５）他のウェハによるモノリシックＩＬＥＤアレイチップをキャリア基板上にマイク
ロアセンブリする。
（５）他のウェハによるモノリシックＩＬＥＤアレイチップをキャリア基板上にマイク
ロアセンブリする。
【0055】
（６）ＩＬＥＤアレイチップ用のコンタクトをドライバ装置のコンタクトパッドに接続
する。全てのＩＬＥＤアレイチップがキャリア基板上にあるので、この接続は単一ステッ
プで完了することができる。
する。全てのＩＬＥＤアレイチップがキャリア基板上にあるので、この接続は単一ステッ
プで完了することができる。
【0056】
（７）キャリア基板をＩＬＥＤアレイデバイスから取り除く。
ディスプレイの最終的な画像生成器はモノリシックではないことに留意すべきである。
より正確には、小さなモノリシックＩＬＥＤアレイチップのアレイとして説明される。こ
れは、モノリシックＩＬＥＤアレイ（光源が単一チップから製造される）とモノリシック
ドライバ回路と一体化されたＯＬＥＤデバイスの両方からデバイスを実質的に区別する。
ディスプレイの最終的な画像生成器はモノリシックではないことに留意すべきである。
より正確には、小さなモノリシックＩＬＥＤアレイチップのアレイとして説明される。こ
れは、モノリシックＩＬＥＤアレイ（光源が単一チップから製造される）とモノリシック
ドライバ回路と一体化されたＯＬＥＤデバイスの両方からデバイスを実質的に区別する。
【0057】
幾つかのＩＬＥＤアレイチップの形状および構成について説明する。最も単純な形態は
四角形のＩＬＥＤアレイチップであり、複数のＩＬＥＤエミッタを備えている（各コーナ
ーに１つずつ、計４つ）。これらのチップがタイル状に組み合わせられると、Ｎ×Ｍチッ
プアレイが形成される。このＮ×Ｍチップアレイは、各画素が複数の隣接するＩＬＥＤア
レイチップからのエミッタを含む対応する画素アレイを有する。
四角形のＩＬＥＤアレイチップであり、複数のＩＬＥＤエミッタを備えている（各コーナ
ーに１つずつ、計４つ）。これらのチップがタイル状に組み合わせられると、Ｎ×Ｍチッ
プアレイが形成される。このＮ×Ｍチップアレイは、各画素が複数の隣接するＩＬＥＤア
レイチップからのエミッタを含む対応する画素アレイを有する。
【0058】
ディスプレイの画素は、複数の隣接するモノリシックチップのコーナーにおける１つず
つのエミッタを用いた複数のＩＬＥＤエミッタから構成されている。異なる波長のチップ
が隣接する位置にタイル状に並べられると、４つの発光素子からなる白色画素、例えば、
赤、緑、青、緑の画素構成が形成される。２つ目の緑は、緑色ＬＥＤ材料に内在するより
低い効率を補償する。ＩＬＥＤアレイチップの全てのコーナーがエミッタ画素を有してい
る必要はない。例えば、３つのコーナーにエミッタを有し、４つ目のコーナーにｎ接点ま
たは非アクティブな領域を有する正方形のチップを使用してＲＧＢのアレイを形成するこ
とも可能である。
つのエミッタを用いた複数のＩＬＥＤエミッタから構成されている。異なる波長のチップ
が隣接する位置にタイル状に並べられると、４つの発光素子からなる白色画素、例えば、
赤、緑、青、緑の画素構成が形成される。２つ目の緑は、緑色ＬＥＤ材料に内在するより
低い効率を補償する。ＩＬＥＤアレイチップの全てのコーナーがエミッタ画素を有してい
る必要はない。例えば、３つのコーナーにエミッタを有し、４つ目のコーナーにｎ接点ま
たは非アクティブな領域を有する正方形のチップを使用してＲＧＢのアレイを形成するこ
とも可能である。
【0059】
例示的な方法および装置では、材料の使用効率が最大になるように三角形または六角形
のアレイチップを３つの画素の白色要素の形成に使用することができる（図２参照）。こ
れは、赤、緑、青の画素をもたらし得る。図２は、上述したアセンブリ技術のうちの１つ
または複数を使用して基板上に組み立てられた複数のＩＬＥＤアレイチップを示している
。一つの構成では、表示画素の最小サイズ（Ｘｍｉｎ）（ディスプレイ解像度に関連する
）は、２×（Ｄｐ＋Ｄｅ）＋Ｓｃによって定義することができる。
のアレイチップを３つの画素の白色要素の形成に使用することができる（図２参照）。こ
れは、赤、緑、青の画素をもたらし得る。図２は、上述したアセンブリ技術のうちの１つ
または複数を使用して基板上に組み立てられた複数のＩＬＥＤアレイチップを示している
。一つの構成では、表示画素の最小サイズ（Ｘｍｉｎ）（ディスプレイ解像度に関連する
）は、２×（Ｄｐ＋Ｄｅ）＋Ｓｃによって定義することができる。
【0060】
ここで、
ＤｐはＩＬＥＤ（例えば、マイクロＩＬＥＤ）エミッタの直径であり、
Ｓｃはキャリア上のＩＬＥＤアレイチップ間の分離であり、
Ｄｅはチップの端部からＩＬＥＤエミッタまでの距離である。
ＤｐはＩＬＥＤ（例えば、マイクロＩＬＥＤ）エミッタの直径であり、
Ｓｃはキャリア上のＩＬＥＤアレイチップ間の分離であり、
Ｄｅはチップの端部からＩＬＥＤエミッタまでの距離である。
【0061】
図４には、更なる例示が示されている。
ドライババックプレーンへのチップのコンタクトは、コントローラ回路の設計に依存す
る。表示画素内のエミッタの全てのｐ接点（アノード）を相互に接続することが可能であ
る。これらのモノリシックＩＬＥＤアレイチップは、他のＩＬＥＤエミッタとｎ接点を共
有してもよいが、これは同じ表示画素からではない。したがって、表示サブ画素から出力
される光は、他のＩＬＥＤアレイチップと共有されるｐ接点を駆動することによって生成
することができる。図８は、デバイスレベルでの相互接続方法の概要を示している。青色
画素を点灯するために、赤色、緑色、および青色のサブ画素のｐ接点に電圧が印加される
。そして、青色サブ画素のｎ接点が接地され、青色デバイスのみが点灯する。
ドライババックプレーンへのチップのコンタクトは、コントローラ回路の設計に依存す
る。表示画素内のエミッタの全てのｐ接点（アノード）を相互に接続することが可能であ
る。これらのモノリシックＩＬＥＤアレイチップは、他のＩＬＥＤエミッタとｎ接点を共
有してもよいが、これは同じ表示画素からではない。したがって、表示サブ画素から出力
される光は、他のＩＬＥＤアレイチップと共有されるｐ接点を駆動することによって生成
することができる。図８は、デバイスレベルでの相互接続方法の概要を示している。青色
画素を点灯するために、赤色、緑色、および青色のサブ画素のｐ接点に電圧が印加される
。そして、青色サブ画素のｎ接点が接地され、青色デバイスのみが点灯する。
【0062】
チップの幾つかの原理を以下に示す。
１．ＩＬＥＤアレイチップは、チップ毎に２つ以上の発光領域が存在するように、すな
わちチップがアレイとなるように設計される。
１．ＩＬＥＤアレイチップは、チップ毎に２つ以上の発光領域が存在するように、すな
わちチップがアレイとなるように設計される。
【0063】
【0064】
４．１つのチップ上に複数のエミッタサブ画素を含むＩＬＥＤアレイチップが隣接する
チップに近接して配置されるように設計され、これにより、隣接するチップ上のエミッタ
同士が単一の表示画素を形成する。この設計は、ディスプレイ上のチップ、画素、および
／またはエミッタ間のピッチを一定にすることを目的とする。
チップに近接して配置されるように設計され、これにより、隣接するチップ上のエミッタ
同士が単一の表示画素を形成する。この設計は、ディスプレイ上のチップ、画素、および
／またはエミッタ間のピッチを一定にすることを目的とする。
【0065】
５．ＩＬＥＤアレイチップは、これに限定されないが、三角形、四角形、五角形、また
は六角形を含む多くの形状にて製作することができる。例示的な方法および装置において
、ＩＬＥＤアレイチップは、テッセレーションが可能な形状である。
は六角形を含む多くの形状にて製作することができる。例示的な方法および装置において
、ＩＬＥＤアレイチップは、テッセレーションが可能な形状である。
【0066】
【0067】
７．カラーディスプレイの場合、異なる波長で発光するＩＬＥＤアレイチップの隣接す
る位置決めによって白色画素を形成することができる。
８．白色画素を形成する隣接する画素は個別に接続されてもよいし、相互に接続されて
もよい。これは項目２に関連しており、各エミッタはそれ自体のｎ接点（個別にアドレス
指定可能）を有してもよく、またはエミッタが同じチップ上の別のエミッタ（すなわちマ
トリクスアドレス指定）とｎ接点を共有してもよい。
る位置決めによって白色画素を形成することができる。
８．白色画素を形成する隣接する画素は個別に接続されてもよいし、相互に接続されて
もよい。これは項目２に関連しており、各エミッタはそれ自体のｎ接点（個別にアドレス
指定可能）を有してもよく、またはエミッタが同じチップ上の別のエミッタ（すなわちマ
トリクスアドレス指定）とｎ接点を共有してもよい。
【0068】
９．光出力全体の制御は、各エミッタのｐ接点、ｎ接点、またはその両方における電流
および／または電圧によって行うことができる。
１０．多波長ディスプレイにおける色の比率は、チップ設計およびチップ配置によって
決定され得る。チップ設計およびチップ配置は、白色画素の画素数を決定する。
および／または電圧によって行うことができる。
１０．多波長ディスプレイにおける色の比率は、チップ設計およびチップ配置によって
決定され得る。チップ設計およびチップ配置は、白色画素の画素数を決定する。
【0069】
例として、幾つかのディスプレイアセンブリプロセスについて開示する。ディスプレイ
アセンブリプロセスは、本発明による方法が、ディスプレイ産業において現在使用されて
いる標準プロセスのフローとどのように統合されるかを強調する。これらのディスプレイ
アセンブリプロセスは、以下のように要約することができる。
アセンブリプロセスは、本発明による方法が、ディスプレイ産業において現在使用されて
いる標準プロセスのフローとどのように統合されるかを強調する。これらのディスプレイ
アセンブリプロセスは、以下のように要約することができる。
【0070】
・第１のディスプレイアセンブリプロセスは、制御回路に関する主流のＴＦＴ製造プロ
セスに適合する方法を開示する。この方法では、ＩＬＥＤアレイチップが搭載されるキャ
リア基板は製造プロセスの標準的な構成要素（カバーガラスなど）であり、ドライバ電子
制御回路（バックプレーン等）への相互接続が標準的なＴＦＴアセンブリプロセスの一部
として行われる。このプラットフォームでは、キャリア基板はアセンブリ後もディスプレ
イの一部となり、ＴＦＴおよびキャリア基板は共にディスプレイのバックボーンを形成す
る。
セスに適合する方法を開示する。この方法では、ＩＬＥＤアレイチップが搭載されるキャ
リア基板は製造プロセスの標準的な構成要素（カバーガラスなど）であり、ドライバ電子
制御回路（バックプレーン等）への相互接続が標準的なＴＦＴアセンブリプロセスの一部
として行われる。このプラットフォームでは、キャリア基板はアセンブリ後もディスプレ
イの一部となり、ＴＦＴおよびキャリア基板は共にディスプレイのバックボーンを形成す
る。
【0071】
・第２のディスプレイアセンブリプロセスは、キャリアとして使用される仮基板上にＩ
ＬＥＤアレイチップを搭載した後、そのキャリアをディスプレイのドライバ電子制御回路
に適切なボンディング方法によって取り付けることに関する。その後、ＩＬＥＤアレイチ
ップをＣＭＯＳ上に残した状態で仮基板を除去する。このプラットフォームでは、ドライ
バ電子制御回路はディスプレイのバックボーンを形成し、ＣＭＯＳ上のマイクロディスプ
レイに関連付けられる。
ＬＥＤアレイチップを搭載した後、そのキャリアをディスプレイのドライバ電子制御回路
に適切なボンディング方法によって取り付けることに関する。その後、ＩＬＥＤアレイチ
ップをＣＭＯＳ上に残した状態で仮基板を除去する。このプラットフォームでは、ドライ
バ電子制御回路はディスプレイのバックボーンを形成し、ＣＭＯＳ上のマイクロディスプ
レイに関連付けられる。
【0072】
・第３のフローでは、ドライバ電子制御回路は個別の電子制御回路チップであり、キャ
リア基板上にアセンブリされる。その後、電子制御回路チップがＩＬＥＤアレイチップと
相互接続される。このようなアプローチでは、キャリア基板は常設されてディスプレイの
バックボーンを形成する。
リア基板上にアセンブリされる。その後、電子制御回路チップがＩＬＥＤアレイチップと
相互接続される。このようなアプローチでは、キャリア基板は常設されてディスプレイの
バックボーンを形成する。
【0073】
ＩＬＥＤアレイチップによる発光波長に対して基板が透過性（例えば、ガラス基板）で
ある場合、例示的な方法および装置において、基板は常設され得ることに留意されたい。
この場合、基板はディスプレイの外面を形成し得る。
ある場合、例示的な方法および装置において、基板は常設され得ることに留意されたい。
この場合、基板はディスプレイの外面を形成し得る。
【0074】
上記の全てのフローについては、能動素子がエミッタから離れるようにＩＬＥＤアレイ
チップをパッシブマトリクスアレイ上に実装することも可能であり、本発明によって包含
されることに留意されたい。
チップをパッシブマトリクスアレイ上に実装することも可能であり、本発明によって包含
されることに留意されたい。
【0075】
マイクロアセンブリ方法によって組み立てられた高解像度ＩＬＥＤアレイチップアレイ
設計と組み合わせることでＴＦＴ集積化および製造に適合化されるディスプレイアセンブ
リプロセスが開示される。例示的な方法では、上記に箇条書きしたプロセスフローは上記
の方法とほぼ同じである。主な違いは、構成要素（ＴＦＴに対してＣＭＯＳ）と最終的な
フォームファクタ（キャリアオンなのかキャリアオフなのか）である。
設計と組み合わせることでＴＦＴ集積化および製造に適合化されるディスプレイアセンブ
リプロセスが開示される。例示的な方法では、上記に箇条書きしたプロセスフローは上記
の方法とほぼ同じである。主な違いは、構成要素（ＴＦＴに対してＣＭＯＳ）と最終的な
フォームファクタ（キャリアオンなのかキャリアオフなのか）である。
【0076】
そのようなアセンブリの一例が本明細書において説明される。隣接チップのエミッタか
ら画素が形成されるように配置された複数のＩＬＥＤアレイチップを含む最終的なアレイ
チップは最終的なディスプレイの構成要素上に組み立てられる。次いで、ＴＦＴ制御回路
を含むＴＦＴプレーナバックプレーンと相互接続される。アモルファスシリコンを用いた
ＴＦＴ（ａ－Ｓｉ－ＴＦＴ）、金属酸化物を用いたＴＦＴ（ＭＯ－ＴＦＴ）、または低温
ポリシリコンを用いたＴＦＴ（ＬＴＰＳ－ＴＦＴ）によりＩＬＥＤに電流が供給され、そ
れによってそれぞれの輝度が制御される。
ら画素が形成されるように配置された複数のＩＬＥＤアレイチップを含む最終的なアレイ
チップは最終的なディスプレイの構成要素上に組み立てられる。次いで、ＴＦＴ制御回路
を含むＴＦＴプレーナバックプレーンと相互接続される。アモルファスシリコンを用いた
ＴＦＴ（ａ－Ｓｉ－ＴＦＴ）、金属酸化物を用いたＴＦＴ（ＭＯ－ＴＦＴ）、または低温
ポリシリコンを用いたＴＦＴ（ＬＴＰＳ－ＴＦＴ）によりＩＬＥＤに電流が供給され、そ
れによってそれぞれの輝度が制御される。
【0077】
開示される方法および装置は、ＬＣＤ／ＴＦＴ製造ラインのセル製造ラインに適合可能
なマイクロアセンブリプロセスを展開するディスプレイアセンブリプロセス、すなわち、
ポリイミド／ガスケット液晶注入／ガラスサンドイッチ／偏光子プロセスを対応するマイ
クロアセンブリ処理ステップと置き換えるディスプレイアセンブリプロセスを備える。Ｉ
Ｃ配置、異方性導電フィルム（ＡＣＦ）ラミネーション、およびリボンケーブルのモジュ
ール製造は、ＯＬＥＤまたはＩＬＥＤ技術には依存しない。この技術は、ＴＦＴラインを
製造する上では大きな影響を与えないと考えられる。利点は、ＬＣＤ／ＴＦＴバックプレ
ーンとは異なり、マイクロＩＬＥＤ／ＴＦＴ設計はバックライトの必要性に起因してフィ
ルファクタ損失を被らない点にある。最終的な金属枠アセンブリとパッケージングはバッ
クライトの要件を取り除く。
なマイクロアセンブリプロセスを展開するディスプレイアセンブリプロセス、すなわち、
ポリイミド／ガスケット液晶注入／ガラスサンドイッチ／偏光子プロセスを対応するマイ
クロアセンブリ処理ステップと置き換えるディスプレイアセンブリプロセスを備える。Ｉ
Ｃ配置、異方性導電フィルム（ＡＣＦ）ラミネーション、およびリボンケーブルのモジュ
ール製造は、ＯＬＥＤまたはＩＬＥＤ技術には依存しない。この技術は、ＴＦＴラインを
製造する上では大きな影響を与えないと考えられる。利点は、ＬＣＤ／ＴＦＴバックプレ
ーンとは異なり、マイクロＩＬＥＤ／ＴＦＴ設計はバックライトの必要性に起因してフィ
ルファクタ損失を被らない点にある。最終的な金属枠アセンブリとパッケージングはバッ
クライトの要件を取り除く。
【0078】
例示的な方法および装置では、具体的にＩＬＥＤアレイチップは複数色のチップを近接
して組み立ててドライババックプレーン上に直接高密度の白色表示画素を本質的に生成す
ることができるように設計される。表示アレイ内のＩＬＥＤアレイチップとＴＦＴバック
プレーンとを含む画像エンジンはコントローラＩＣと統合され、ＡＣＦ／ＦＰＣケーブル
によってＰＣＢマザーボードに接続される。
して組み立ててドライババックプレーン上に直接高密度の白色表示画素を本質的に生成す
ることができるように設計される。表示アレイ内のＩＬＥＤアレイチップとＴＦＴバック
プレーンとを含む画像エンジンはコントローラＩＣと統合され、ＡＣＦ／ＦＰＣケーブル
によってＰＣＢマザーボードに接続される。
【0079】
第２のディスプレイアセンブリプロセスでは、高解像度ＩＬＥＤアレイチップが適切な
透明基板の上にフェイスアップで、すなわち、ＩＬＥＤアレイチップの発光面が透明基板
に面するように直接搭載される。透明基板は、ＩＬＥＤアレイチップに対して一時的にま
たは永続的に固定することができる。その後、ＩＬＥＤアレイチップは、適切な無線相互
接続ボンディング方法を使用してドライババックプレーンおよびＩＣコントローラに接続
される。ワイヤレス直接ボンディング方法は、ワイヤボンディング、はんだバンプ／フリ
ップチップ技術の必要性を排除して相互接続を簡素化する。
透明基板の上にフェイスアップで、すなわち、ＩＬＥＤアレイチップの発光面が透明基板
に面するように直接搭載される。透明基板は、ＩＬＥＤアレイチップに対して一時的にま
たは永続的に固定することができる。その後、ＩＬＥＤアレイチップは、適切な無線相互
接続ボンディング方法を使用してドライババックプレーンおよびＩＣコントローラに接続
される。ワイヤレス直接ボンディング方法は、ワイヤボンディング、はんだバンプ／フリ
ップチップ技術の必要性を排除して相互接続を簡素化する。
【0080】
相互接続を形成する例示的な方法および装置では、各チップの酸化シリコン面間または
窒化シリコン面間の共有結合による室温結合が形成される。直接結合は、チップ間の有効
な電気的接続を形成する金属パターンを含むチップ表面間の非常に高い結合エネルギーに
より特徴付けられる。この技術により、これらの電気接続の抵抗が低いため、電力効率が
向上し、モジュールの全体的な消費電力が低減される。
窒化シリコン面間の共有結合による室温結合が形成される。直接結合は、チップ間の有効
な電気的接続を形成する金属パターンを含むチップ表面間の非常に高い結合エネルギーに
より特徴付けられる。この技術により、これらの電気接続の抵抗が低いため、電力効率が
向上し、モジュールの全体的な消費電力が低減される。
【0081】
一般的に電子制御回路は透明ではない。バックライト付きＬＣＤディスプレイに使用さ
れるアクティブバックプレーンの場合、制御回路のサイズを最小にするために多大な努力
がなされている。これにより、最大量の光が、回路によりブロックされて無駄になること
なく画素を通過することが可能になる。例示的な方法および装置では、パッシブマトリク
ス駆動方式を使用することが可能である。パッシブマトリクス駆動方式では、アノードお
よびカソードの制御ラインが互いに直交して配置される。エミッタ（この場合はＩＬＥＤ
アレイチップ）はＩＬＥＤアレイチップがアノードおよびカソードライン上の適切な選択
によって選択的に照射されるように搭載される。駆動回路は発光および透過領域から離れ
て配置される。このような配置は、ドライバ回路の単純化とディスプレイの透明度の向上
の点で有利である。しかしながら、このアプローチでは、複数の画素にわたり電流を駆動
しなければならず、またそれに伴う損失のために、アレイのサイズが制限される。
れるアクティブバックプレーンの場合、制御回路のサイズを最小にするために多大な努力
がなされている。これにより、最大量の光が、回路によりブロックされて無駄になること
なく画素を通過することが可能になる。例示的な方法および装置では、パッシブマトリク
ス駆動方式を使用することが可能である。パッシブマトリクス駆動方式では、アノードお
よびカソードの制御ラインが互いに直交して配置される。エミッタ（この場合はＩＬＥＤ
アレイチップ）はＩＬＥＤアレイチップがアノードおよびカソードライン上の適切な選択
によって選択的に照射されるように搭載される。駆動回路は発光および透過領域から離れ
て配置される。このような配置は、ドライバ回路の単純化とディスプレイの透明度の向上
の点で有利である。しかしながら、このアプローチでは、複数の画素にわたり電流を駆動
しなければならず、またそれに伴う損失のために、アレイのサイズが制限される。
【0082】
画像エンジンに対して小型のＩＬＥＤアレイチップを使用することにより、大きなモノ
リシックアレイチップの歩留まり損失に関する問題が大幅に低減される。エミッタが故障
すると、モノリシックＩＬＥＤチップを廃棄しなければならない。小さなＩＬＥＤアレイ
チップでは、チップを廃棄すると材料の損失が少なくなる。大きなモノリシックアレイの
場合、エミッタが故障すると、作業に伴う多くの量の材料からなるチップが廃棄され、そ
の結果、かなりの歩留まり損失が生じる。また、光出力性能に基づいてＩＬＥＤアレイチ
ップのビニングが可能になり、これにより、より均一でより複雑でないコントローラ回路
が提供される。光源をドライババックプレーン上に直接集積し、より高密度の相互接続で
より優れた性能と信頼性を有する最小の体積パッケージングに対する多くの競争上の利点
がもたらされる。開示される方法および装置は、パッシブマトリクスを組み込むこともで
きる。この利点には、光を最小限の散乱で通過させる透明ディスプレイの可能性が含まれ
ます。このような概念は、拡張現実システムまたは表示接点レンズに適用することができ
る。
リシックアレイチップの歩留まり損失に関する問題が大幅に低減される。エミッタが故障
すると、モノリシックＩＬＥＤチップを廃棄しなければならない。小さなＩＬＥＤアレイ
チップでは、チップを廃棄すると材料の損失が少なくなる。大きなモノリシックアレイの
場合、エミッタが故障すると、作業に伴う多くの量の材料からなるチップが廃棄され、そ
の結果、かなりの歩留まり損失が生じる。また、光出力性能に基づいてＩＬＥＤアレイチ
ップのビニングが可能になり、これにより、より均一でより複雑でないコントローラ回路
が提供される。光源をドライババックプレーン上に直接集積し、より高密度の相互接続で
より優れた性能と信頼性を有する最小の体積パッケージングに対する多くの競争上の利点
がもたらされる。開示される方法および装置は、パッシブマトリクスを組み込むこともで
きる。この利点には、光を最小限の散乱で通過させる透明ディスプレイの可能性が含まれ
ます。このような概念は、拡張現実システムまたは表示接点レンズに適用することができ
る。
【0083】
以下の定義が本明細書で使用される。
・キャリア基板：ＩＬＥＤチップがマイクロアセンブリされるシート状の基板を包含す
る。キャリア基板は仮の基板であってもよく、または常設される透明キャリア基板を用い
ることもできる。
・キャリア基板：ＩＬＥＤチップがマイクロアセンブリされるシート状の基板を包含す
る。キャリア基板は仮の基板であってもよく、または常設される透明キャリア基板を用い
ることもできる。
【0084】
・ドライバ：電子制御回路および／または関連する接点が設けられた材料。ドライバ電
子制御回路、ＴＦＴバックプレーン、またはディスプレイ技術で使用されるその他の形態
のコントローラを備えたシリコンウェハとすることができる。
子制御回路、ＴＦＴバックプレーン、またはディスプレイ技術で使用されるその他の形態
のコントローラを備えたシリコンウェハとすることができる。
【0085】
・表示画素：ディスプレイのユーザが見るＲＧＢ画素を包含する。
・表示サブ画素：単一の色および任意選択で単一のエミッタにより形成される表示画素
の小さな単位。
・表示サブ画素：単一の色および任意選択で単一のエミッタにより形成される表示画素
の小さな単位。
【0086】
・エミッタ：表示画素の最も基本的な構築ブロックを包含し、マイクロＩＬＥＤ光源と
することができる。エミッタは、複数のエミッタを含むマイクロＩＬＥＤチップ上にあっ
てもよい。エミッタは、個別にアドレス指定可能なより小さい構成要素を含まなくてもよ
いが、エミッタは単一のＬＥＤデバイスまたはＬＥＤデバイスのクラスタを備えてもよい
。
することができる。エミッタは、複数のエミッタを含むマイクロＩＬＥＤチップ上にあっ
てもよい。エミッタは、個別にアドレス指定可能なより小さい構成要素を含まなくてもよ
いが、エミッタは単一のＬＥＤデバイスまたはＬＥＤデバイスのクラスタを備えてもよい
。
【0087】
・クラスタ：個別にアドレス指定不可なエミッタのグループを包含する。
・ＩＬＥＤチップ：１つの機能コンポーネント（クラスタまたはエミッタ）のみを有す
るＬＥＤデバイス（ＩＬＥＤチップを含む）を包含する。なお、ＩＬＥＤチップは、ＬＥ
Ｄが個別にアドレス指定され得るＩＬＥＤアレイチップとは区別され得る。ＬＥＤチップ
は、ＬＥＤエミッタ、マイクロＨＢＤエミッタ、または別のタイプの小型ＬＥＤエミッタ
を含むことができる。
・ＩＬＥＤチップ：１つの機能コンポーネント（クラスタまたはエミッタ）のみを有す
るＬＥＤデバイス（ＩＬＥＤチップを含む）を包含する。なお、ＩＬＥＤチップは、ＬＥ
Ｄが個別にアドレス指定され得るＩＬＥＤアレイチップとは区別され得る。ＬＥＤチップ
は、ＬＥＤエミッタ、マイクロＨＢＤエミッタ、または別のタイプの小型ＬＥＤエミッタ
を含むことができる。
【0088】
・ＩＬＥＤアレイチップ：複数の個別にアドレス指定可能な発光領域を含むＬＥＤチッ
プを包含する。
ＩＬＥＤエミッタは、図９に示すように、マイクロＩＬＥＤエミッタであってもよい。
図９は、ＷＯ２００４／０９７９４７（米国特許第７，５１８，１４９号）で提案された
ものと同様のマイクロＩＬＥＤ構造９００を示し、このマイクロＩＬＥＤ構造９００は、
高い抽出効率を有し、その形状により準平行光を出力する。このようなマイクロＩＬＥＤ
９００が図３に示されており、基板９０２上に半導体エピタキシャル層９０４が配置され
ている。エピタキシャル層９０４は、メサ９０６の形状を有している。アクティブ（また
は発光）層９０８は、メサ構造９０６内に封止されている。メサ９０６は、光透過面また
は発光面９１０とは反対側に切頂部を有する。メサ９０６はまた、デバイス内で生成また
は検出された光の反射エンクロージャを形成するようにほぼ放物線形状を有する。矢印９
１２は、アクティブ層９０８から放出された光がどのようにメサ９０６の壁から発光面９
１０に向かってＬＥＤデバイス９００から出るのに十分な角度で（すなわち全反射の角度
内で）反射されるかを示している。
プを包含する。
ＩＬＥＤエミッタは、図９に示すように、マイクロＩＬＥＤエミッタであってもよい。
図９は、ＷＯ２００４／０９７９４７（米国特許第７，５１８，１４９号）で提案された
ものと同様のマイクロＩＬＥＤ構造９００を示し、このマイクロＩＬＥＤ構造９００は、
高い抽出効率を有し、その形状により準平行光を出力する。このようなマイクロＩＬＥＤ
９００が図３に示されており、基板９０２上に半導体エピタキシャル層９０４が配置され
ている。エピタキシャル層９０４は、メサ９０６の形状を有している。アクティブ（また
は発光）層９０８は、メサ構造９０６内に封止されている。メサ９０６は、光透過面また
は発光面９１０とは反対側に切頂部を有する。メサ９０６はまた、デバイス内で生成また
は検出された光の反射エンクロージャを形成するようにほぼ放物線形状を有する。矢印９
１２は、アクティブ層９０８から放出された光がどのようにメサ９０６の壁から発光面９
１０に向かってＬＥＤデバイス９００から出るのに十分な角度で（すなわち全反射の角度
内で）反射されるかを示している。
【0089】
本明細書で開示される方法および装置は、以下の付記によって定義され得る。
１）アドレス指定可能なマイクロ画像エンジンであって、
ａ．マイクロアセンブリ技術を用いてマイクロ表示アレイの高解像度表示画素を形成
するようにタイル状に配置されたＩＬＥＤアレイチップと、
ｂ．１つまたは複数のＩＬＥＤエミッタを備える表示画素と、
ｃ．１つまたは複数のＩＬＥＤ光エミッタを備えるＩＬＥＤアレイチップと、
ｄ．隣接する表示画素が同一のマイクロＩＬＥＤアレイチップにおける異なるエミッ
タを用い得るように複数の表示画素間でエミッタを共有可能な単一のＩＬＥＤアレイチッ
プと、を備える。
１）アドレス指定可能なマイクロ画像エンジンであって、
ａ．マイクロアセンブリ技術を用いてマイクロ表示アレイの高解像度表示画素を形成
するようにタイル状に配置されたＩＬＥＤアレイチップと、
ｂ．１つまたは複数のＩＬＥＤエミッタを備える表示画素と、
ｃ．１つまたは複数のＩＬＥＤ光エミッタを備えるＩＬＥＤアレイチップと、
ｄ．隣接する表示画素が同一のマイクロＩＬＥＤアレイチップにおける異なるエミッ
タを用い得るように複数の表示画素間でエミッタを共有可能な単一のＩＬＥＤアレイチッ
プと、を備える。
【0090】
２）上記１において、ＩＬＥＤアレイチップは１つまたは複数の波長を有する。
３）上記１において、ＧａＮ、ＧａＡｓ、ＧａＰ、または任意の他の発光半導体材料が
用いられる。
３）上記１において、ＧａＮ、ＧａＡｓ、ＧａＰ、または任意の他の発光半導体材料が
用いられる。
【0091】
４）上記１において、個別のＩＬＥＤアレイチップがマイクロアセンブリ方法を用いて
組み立てられる。
５）上記１において、ＩＬＥＤアレイチップ間の間隔が１００μｍ未満である。
組み立てられる。
５）上記１において、ＩＬＥＤアレイチップ間の間隔が１００μｍ未満である。
【0092】
６）上記１において、レーザーダイオード、ＶＣＳＥＬ、ＲＣＬＥＤ、または任意の他
の形態の発光半導体によって光が生成される。
（モジュール）
７）アドレス指定可能アレイ・マイクロ・ディスプレイモジュールであって、
ａ．高解像度の画素アレイを形成するようにタイル状に配置されたＩＬＥＤアレイチ
ップと、
ｂ．入力情報に基づいて発光すべきエミッタを決定するドライバ電子制御回路と、
ｃ．ドライバとＩＬＥＤアレイチップとの間の相互接続方法と、を備える。
の形態の発光半導体によって光が生成される。
（モジュール）
７）アドレス指定可能アレイ・マイクロ・ディスプレイモジュールであって、
ａ．高解像度の画素アレイを形成するようにタイル状に配置されたＩＬＥＤアレイチ
ップと、
ｂ．入力情報に基づいて発光すべきエミッタを決定するドライバ電子制御回路と、
ｃ．ドライバとＩＬＥＤアレイチップとの間の相互接続方法と、を備える。
【0093】
８）マイクロアセンブリ製造プラットフォームであって、
ｉ．高性能ＩＬＥＤアレイチップのアレイを備えるＩＬＥＤアレイと、
ｉｉ．一時的なまたは常設されるキャリアプラットフォームと、
ｉｉｉ．マイクロアセンブリ方法または直接接合を用いてＩＬＥＤアレイをドライバ
に直接統合してＩＬＥＤ画像生成器を製造する方法と、
ｉｖ．ＩＬＥＤアレイチップと、キャリアプラットフォームにアセンブリするために
準備されたマイクロアセンブリであるバックプレーン回路とを製造する方法と、を備える
。
ｉ．高性能ＩＬＥＤアレイチップのアレイを備えるＩＬＥＤアレイと、
ｉｉ．一時的なまたは常設されるキャリアプラットフォームと、
ｉｉｉ．マイクロアセンブリ方法または直接接合を用いてＩＬＥＤアレイをドライバ
に直接統合してＩＬＥＤ画像生成器を製造する方法と、
ｉｖ．ＩＬＥＤアレイチップと、キャリアプラットフォームにアセンブリするために
準備されたマイクロアセンブリであるバックプレーン回路とを製造する方法と、を備える
。
【0094】
９）上記７において、ドライバが低温ポリシリコン（ＬＴＰＳ）からなるアクティブバ
ックプレーンである。
１０）上記７において、ドライバがアモルファスシリコン（ａ－Ｓｉ）型である。
ックプレーンである。
１０）上記７において、ドライバがアモルファスシリコン（ａ－Ｓｉ）型である。
【0095】
１１）上記７において、ドライバが接点ラインを介しておりコントローラチップが離れ
て配置されている。
１２）上記７において、ドライバがＣＭＯＳチップである。
て配置されている。
１２）上記７において、ドライバがＣＭＯＳチップである。
【0096】
１３）上記７において、相互接続方法がはんだボールによるものである。
１４）上記７において、相互接続が直接ボンディング相互接続型プロセスを介して行わ
れる。
１４）上記７において、相互接続が直接ボンディング相互接続型プロセスを介して行わ
れる。
【0097】
１５）上記７において、相互接続が金属－金属型プロセスを介して行われる。
（ＩＬＥＤアレイチップ）
１６）ＩＬＥＤアレイチップであって、
ａ．複数のアドレス可能な発光領域を有するＩＬＥＤアレイチップと、
ｂ．三角形、正方形、六角形、またはコーナーにＩＬＥＤエミッタを有する他の形状
の構成を有するＩＬＥＤアレイチップと、を備える。
（ＩＬＥＤアレイチップ）
１６）ＩＬＥＤアレイチップであって、
ａ．複数のアドレス可能な発光領域を有するＩＬＥＤアレイチップと、
ｂ．三角形、正方形、六角形、またはコーナーにＩＬＥＤエミッタを有する他の形状
の構成を有するＩＬＥＤアレイチップと、を備える。
【0098】
１７）エミッタの数は設計に応じたコーナーの数に関連し得る。例えば、正方形のチッ
プは４個のエミッタを有することができ、五角形では５個のエミッタを有することができ
、六角形では６個のエミッタを有することができる。
プは４個のエミッタを有することができ、五角形では５個のエミッタを有することができ
、六角形では６個のエミッタを有することができる。
【0099】
１８）ＩＬＥＤアレイチップの形状はディスプレイピクセル設計に関連し、ＬＥＤ製造
プロセスの仕様に基づいて任意に選択されない。
１９）ＩＬＥＤアレイチップは、複数の表示画素にエミッタを寄与し得る。
プロセスの仕様に基づいて任意に選択されない。
１９）ＩＬＥＤアレイチップは、複数の表示画素にエミッタを寄与し得る。
【0100】
２０）ＩＬＥＤアレイチップは、冗長性を考慮して、各コーナーに複数の画素を有し得
る。
２１）発光領域は、ＬＥＤ、レーザ、ＶＣＳＥＬ、ＲＣＬＥＤ、または他の発光半導体
構造によるものとすることができる。
る。
２１）発光領域は、ＬＥＤ、レーザ、ＶＣＳＥＬ、ＲＣＬＥＤ、または他の発光半導体
構造によるものとすることができる。
【0101】
２２）エミッタが、マイクロＬＥＤ、ＨＢＤ、または他の小型エミッタの形態によるア
レイのエミッタである。
２３）ＩＬＥＤアレイチップは、マトリクスアドレス方式を用いて駆動し得る。
レイのエミッタである。
２３）ＩＬＥＤアレイチップは、マトリクスアドレス方式を用いて駆動し得る。
【0102】
２４）ＩＬＥＤアレイチップは、個別にアドレス指定する方式を用いて駆動し得る。
２５）個別のＩＬＥＤチップ上におけるエミッタのｐ接点は、ｐ接点におけるバイアス
と、共有されるｎ接点におけるバイアスとの両方によって照明が制御されるように相互に
接続され得る。
２５）個別のＩＬＥＤチップ上におけるエミッタのｐ接点は、ｐ接点におけるバイアス
と、共有されるｎ接点におけるバイアスとの両方によって照明が制御されるように相互に
接続され得る。
【0103】
（アセンブリプロセス）
２６）以下の工程の幾つかまたは全てを備える高密度ディスプレイデバイスの製造方法
であって、当該工程が、
小型のＩＬＥＤアレイチップが予め選択された形状に加工されることであって、概して
その形状のコーナーにマイクロＬＥＤエミッタが存在すること、
ＩＬＥＤアレイチップが、関連するｐ接点および複数のｎ接点を有する複数のエミッタ
画素からなること、
画素化されたＩＬＥＤアレイチップがキャリア基板上に搭載されるとともに接着剤また
は他の結合材料で所定の位置に保持され、単一の色／ウェハのタイプが一度に配置され、
必要な全ての色／チップが基板上に配置されるまで後続の工程が実行されること、
チップのための電気接点がキャリア基板から離れる方向を向くようにすること、
基板は透明であっても不透明であってもよく、接着剤は取り外し可能であっても取り外
し不可であってもよく、不透明な基板の場合には取り外し可能な接着剤を使用する必要が
あること、
上記構成はディスプレイデバイスの画像エンジン構成要素を形成すること、
キャリア基板がドライバ電子制御回路と相互に接続されることであって、この相互接続
は、直接ボンディング相互接続（ＤＢＩ）プロセスまたは他の類似のプロセスを使用して
ドライバチップが製造されたシリコンウェハへのフリップチップ実装を介して行い得るこ
と、
ＤＢＩプロセスによる要求に従ってパッドが適合し適切な金属仕上げが両側に適用され
るようにＩＬＥＤダイとシリコンウェハの両方が設計されること、
この時点で必要に応じてキャリア基板が取り外され、透明なキャリアウェハが除去され
ること、
あるいは、キャリア基板を使用して、デバイスの性能のための任意の追加の構成要素を
集積化することであって、この構成要素には、これに限定されないが、光デバイスまたは
電気部品が含まれること、
組み合わせられたＩＬＥＤ／シリコン構造がダイシングされ、その結果、単一チップカ
ラーマイクロディスプレイが形成されること、を備える。
２６）以下の工程の幾つかまたは全てを備える高密度ディスプレイデバイスの製造方法
であって、当該工程が、
小型のＩＬＥＤアレイチップが予め選択された形状に加工されることであって、概して
その形状のコーナーにマイクロＬＥＤエミッタが存在すること、
ＩＬＥＤアレイチップが、関連するｐ接点および複数のｎ接点を有する複数のエミッタ
画素からなること、
画素化されたＩＬＥＤアレイチップがキャリア基板上に搭載されるとともに接着剤また
は他の結合材料で所定の位置に保持され、単一の色／ウェハのタイプが一度に配置され、
必要な全ての色／チップが基板上に配置されるまで後続の工程が実行されること、
チップのための電気接点がキャリア基板から離れる方向を向くようにすること、
基板は透明であっても不透明であってもよく、接着剤は取り外し可能であっても取り外
し不可であってもよく、不透明な基板の場合には取り外し可能な接着剤を使用する必要が
あること、
上記構成はディスプレイデバイスの画像エンジン構成要素を形成すること、
キャリア基板がドライバ電子制御回路と相互に接続されることであって、この相互接続
は、直接ボンディング相互接続（ＤＢＩ）プロセスまたは他の類似のプロセスを使用して
ドライバチップが製造されたシリコンウェハへのフリップチップ実装を介して行い得るこ
と、
ＤＢＩプロセスによる要求に従ってパッドが適合し適切な金属仕上げが両側に適用され
るようにＩＬＥＤダイとシリコンウェハの両方が設計されること、
この時点で必要に応じてキャリア基板が取り外され、透明なキャリアウェハが除去され
ること、
あるいは、キャリア基板を使用して、デバイスの性能のための任意の追加の構成要素を
集積化することであって、この構成要素には、これに限定されないが、光デバイスまたは
電気部品が含まれること、
組み合わせられたＩＬＥＤ／シリコン構造がダイシングされ、その結果、単一チップカ
ラーマイクロディスプレイが形成されること、を備える。
【0104】
２７）上記２６において、標準的なディスプレイ製造プロセスの一部として、ＩＬＥＤ
チップがドライバに相互接続される。
２８）上記２６において、ディスプレイのカバーガラスがキャリア基板として機能する
。
チップがドライバに相互接続される。
２８）上記２６において、ディスプレイのカバーガラスがキャリア基板として機能する
。
【0105】
２９）上記２６において、ドライバがアクティブバックプレーン型デバイスである。
３０）上記２６において、アクティブバックプレーンが、アモルファスシリコン（ａ－
Ｓｉ）、低温ポリシリコン（ＬＴＰＳ）、または金属酸化物（ＭＯ－ＴＦＴ）により製造
される。
３０）上記２６において、アクティブバックプレーンが、アモルファスシリコン（ａ－
Ｓｉ）、低温ポリシリコン（ＬＴＰＳ）、または金属酸化物（ＭＯ－ＴＦＴ）により製造
される。
【0106】
（キャリア基板）
３１）キャリア基板は、ガラス、プラスチック、または別の透明材料であってもよい。
３２）キャリア基板は、剛性であってもよいし可撓性であってもよい。
３１）キャリア基板は、ガラス、プラスチック、または別の透明材料であってもよい。
３２）キャリア基板は、剛性であってもよいし可撓性であってもよい。
【0107】
３３）キャリア基板は、常設されてもよいし取り外し可能であってもよい。
３４）キャリア基板は、光を扱うための追加の光学部品を含み得る。
（概略性能）
３５）ディスプレイから出力される光は、５０ｃｄ／ｍ２よりも大きい。
３４）キャリア基板は、光を扱うための追加の光学部品を含み得る。
（概略性能）
３５）ディスプレイから出力される光は、５０ｃｄ／ｍ２よりも大きい。
【0108】
３６）ディスプレイ内の画素間のピッチは、１００μｍ未満である。
３７）ディスプレイのサイズは、これに限定されないが、１６×１６画素から２５６０
×２４８０画素までの範囲であり得る。
３７）ディスプレイのサイズは、これに限定されないが、１６×１６画素から２５６０
×２４８０画素までの範囲であり得る。
【0109】
３８）ディスプレイの各エミッタは、１ｎＡ～１Ａの電流を消費し得る。
３９）マイクロアセンブリ製造プラットフォームであって、
ｉ．高性能ＩＬＥＤチップのアレイを備えるＩＬＥＤアレイと、
ｉｉ．一時的なまたは常設されるキャリアプラットフォームと、
ｉｉｉ．マイクロアセンブリ方法または直接接合を用いてＩＬＥＤアレイをドライ
バに直接統合してＩＬＥＤ画像生成器を製造する方法と、
ｉｖ．ＩＬＥＤアレイチップと、キャリアプラットフォームにアセンブリするため
に準備されたマイクロアセンブリであるバックプレーン回路とを製造する方法と、からな
る。
３９）マイクロアセンブリ製造プラットフォームであって、
ｉ．高性能ＩＬＥＤチップのアレイを備えるＩＬＥＤアレイと、
ｉｉ．一時的なまたは常設されるキャリアプラットフォームと、
ｉｉｉ．マイクロアセンブリ方法または直接接合を用いてＩＬＥＤアレイをドライ
バに直接統合してＩＬＥＤ画像生成器を製造する方法と、
ｉｖ．ＩＬＥＤアレイチップと、キャリアプラットフォームにアセンブリするため
に準備されたマイクロアセンブリであるバックプレーン回路とを製造する方法と、からな
る。
【0110】
４０）マイクロアセンブリ製造プラットフォームであって、
ａ．マイクロアセンブリプロセスを用いてより大きなアレイを形成するようにタイル
状に配置されたＩＬＥＤアレイチップと、
ｂ．アレイ内のエミッタを制御するために使用されるドライバ電子制御回路と、
ｃ．ＩＬＥＤアレイとドライバとの相互接続方法と、からなる。
ａ．マイクロアセンブリプロセスを用いてより大きなアレイを形成するようにタイル
状に配置されたＩＬＥＤアレイチップと、
ｂ．アレイ内のエミッタを制御するために使用されるドライバ電子制御回路と、
ｃ．ＩＬＥＤアレイとドライバとの相互接続方法と、からなる。
【0111】
４１）ＩＬＥＤアレイチップであって、
ａ．複数のアドレス指定可能な発光領域を有するＩＬＥＤアレイチップと、
ｂ．三角形、正方形、六角形、またはコーナーにＩＬＥＤエミッタを有する他の形状
の構成を有するＩＬＥＤアレイチップと、
ｃ．エミッタの数は設計に応じたコーナーの数に関連し得るものであり、例えば、正
方形のチップは４個のエミッタを有することができ、五角形では５個のエミッタを有する
ことができ、六角形では６個のエミッタを有することができることと、
ｄ．ＩＬＥＤアレイチップが単一の波長または複数の波長であることと、
ｅ．各ＩＬＥＤアレイチップが複数の表示画素にエミッタを寄与し得ること、を備え
る。
ａ．複数のアドレス指定可能な発光領域を有するＩＬＥＤアレイチップと、
ｂ．三角形、正方形、六角形、またはコーナーにＩＬＥＤエミッタを有する他の形状
の構成を有するＩＬＥＤアレイチップと、
ｃ．エミッタの数は設計に応じたコーナーの数に関連し得るものであり、例えば、正
方形のチップは４個のエミッタを有することができ、五角形では５個のエミッタを有する
ことができ、六角形では６個のエミッタを有することができることと、
ｄ．ＩＬＥＤアレイチップが単一の波長または複数の波長であることと、
ｅ．各ＩＬＥＤアレイチップが複数の表示画素にエミッタを寄与し得ること、を備え
る。
【0112】
４２）以下の方法によって１つの製造プラットフォームの一部として使用され得るキャ
リア基板であって、当該方法が、
ａ．ＩＬＥＤアレイチップがドライバとのインタフェース前に仮のまたは常設される
キャリア基板上に実装され得ること、
ｂ．キャリア基板がコントローラ電子制御回路とのインタフェース後に取り外し可能
または取り外し不可とされること、
ｃ．キャリア基板がＩＬＥＤデバイスの性能を向上させるためのマイクロ光学系を含
み得ること、
ｄ．マイクロ光学素子がその性能を向上させるためにＩＬＥＤアレイチップの発光面
に直接搭載され得ること、
ｅ．マイクロ光学素子が打ち抜き加工、リソグラフィ、または他のプロセスを介して
ＩＬＥＤの発光面上形成され得ること、
ｆ．光吸収材料が画素のコントラストを向上させるためにチップ間に配置され得るこ
と、
ｇ．熱伝導材料がデバイスの熱管理のためにチップ間に配置され得ること、
ｈ．熱伝導層が熱管理を強化するためにデバイスのＮ側で使用され得ること、
ｉ．ＩＬＥＤアレイチップがアクティブまたはマトリクスアドレス方式を用いて駆動
され得ること、
ｊ．相互接続層が複数のＩＬＥＤアレイチップのエミッタに対応し得ること、
ｋ．各ＬＥＤのｐ接点がコントローラチップと同じ側にあること、
ｌ．各ｎ接点がコントローラチップと同じ側または異なる側にあること、
ｍ．エミッタを流れる電流が、ｐ接点、ｎ接点、またはその両方を介して制御され得
ること、を備える。
リア基板であって、当該方法が、
ａ．ＩＬＥＤアレイチップがドライバとのインタフェース前に仮のまたは常設される
キャリア基板上に実装され得ること、
ｂ．キャリア基板がコントローラ電子制御回路とのインタフェース後に取り外し可能
または取り外し不可とされること、
ｃ．キャリア基板がＩＬＥＤデバイスの性能を向上させるためのマイクロ光学系を含
み得ること、
ｄ．マイクロ光学素子がその性能を向上させるためにＩＬＥＤアレイチップの発光面
に直接搭載され得ること、
ｅ．マイクロ光学素子が打ち抜き加工、リソグラフィ、または他のプロセスを介して
ＩＬＥＤの発光面上形成され得ること、
ｆ．光吸収材料が画素のコントラストを向上させるためにチップ間に配置され得るこ
と、
ｇ．熱伝導材料がデバイスの熱管理のためにチップ間に配置され得ること、
ｈ．熱伝導層が熱管理を強化するためにデバイスのＮ側で使用され得ること、
ｉ．ＩＬＥＤアレイチップがアクティブまたはマトリクスアドレス方式を用いて駆動
され得ること、
ｊ．相互接続層が複数のＩＬＥＤアレイチップのエミッタに対応し得ること、
ｋ．各ＬＥＤのｐ接点がコントローラチップと同じ側にあること、
ｌ．各ｎ接点がコントローラチップと同じ側または異なる側にあること、
ｍ．エミッタを流れる電流が、ｐ接点、ｎ接点、またはその両方を介して制御され得
ること、を備える。
【0113】
４３）コントローラ／アセンブリであって、
ａ．単一のコントローラチップに複数のＩＬＥＤチップが搭載されていること、
ｂ．ドライバ電子制御回路がアクティブバックプレーンの形態を取り得ること、
ｃ．ドライバ電子制御回路がＣＭＯＳチップの形態を取り得ること、
ｄ．ドライバ電子制御回路がパッシブマトリクス駆動方式の制御ラインの形態を取り
得ること、
ｅ．アクティブバックプレーンがＬＴＰＳの形態を取り得ること、
ｆ．アクティブバックプレーンがａ－Ｓｉの形態を取り得ること、を特徴とする。
ａ．単一のコントローラチップに複数のＩＬＥＤチップが搭載されていること、
ｂ．ドライバ電子制御回路がアクティブバックプレーンの形態を取り得ること、
ｃ．ドライバ電子制御回路がＣＭＯＳチップの形態を取り得ること、
ｄ．ドライバ電子制御回路がパッシブマトリクス駆動方式の制御ラインの形態を取り
得ること、
ｅ．アクティブバックプレーンがＬＴＰＳの形態を取り得ること、
ｆ．アクティブバックプレーンがａ－Ｓｉの形態を取り得ること、を特徴とする。
【0114】
４４）アセンブリの別の実施形態では、コアデバイスの電気接点が或る接続点まで引き
回されてもよい。この引き回しは、金属性または導電性酸化物のような他の種類のもので
あってもよい。これらは、制御電子機器の接続を可能にするパッドを搭載する際に終端さ
れ得る。
回されてもよい。この引き回しは、金属性または導電性酸化物のような他の種類のもので
あってもよい。これらは、制御電子機器の接続を可能にするパッドを搭載する際に終端さ
れ得る。
【0115】
４５）ディスプレイから出力される光は、５０ｃｄ／ｍ２よりも大きい。
４６）ディスプレイの画素間のピッチは、１００μｍ未満である。
４７）ディスプレイのサイズは、これに限定されないが、１６×１６画素から２５６０
×２４８０画素までの範囲であり得る。
４６）ディスプレイの画素間のピッチは、１００μｍ未満である。
４７）ディスプレイのサイズは、これに限定されないが、１６×１６画素から２５６０
×２４８０画素までの範囲であり得る。
【図1】
【図2】
【図3】
【図4】
【図5a】
【図5b】
【図6】
【図7a】
【図7b】
【図7c】
【図7d】
【図7e】
【図7f】
【図8】
【図9】
【手続補正書】
【提出日】2023-04-14
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
複数の無機発光ダイオード（ＩＬＥＤ）アレイチップであって、各ＩＬＥＤアレイチップが、当該ＩＬＥＤアレイチップの第１の側を通って光を放射するように構成された複数のＩＬＥＤエミッタを含む、複数のＩＬＥＤアレイチップと、
前記第１の側と反対側のＩＬＥＤアレイチップの第２の側で、複数の共通接点を介して前記ＩＬＥＤアレイチップに相互接続されたドライババックプレーンであって、各共通接点が、前記ＩＬＥＤアレイチップのサブセットにおける１つの極性の複数の接点に亘っており、前記ＩＬＥＤアレイチップの前記サブセットが、前記ＩＬＥＤアレイチップのうち２つ以上の隣接するＩＬＥＤアレイチップを含む、ドライババックプレーンと
を備えるディスプレイ。
前記第１の側と反対側のＩＬＥＤアレイチップの第２の側で、複数の共通接点を介して前記ＩＬＥＤアレイチップに相互接続されたドライババックプレーンであって、各共通接点が、前記ＩＬＥＤアレイチップのサブセットにおける１つの極性の複数の接点に亘っており、前記ＩＬＥＤアレイチップの前記サブセットが、前記ＩＬＥＤアレイチップのうち２つ以上の隣接するＩＬＥＤアレイチップを含む、ドライババックプレーンと
を備えるディスプレイ。
【請求項2】
各ＩＬＥＤアレイチップが、当該ＩＬＥＤアレイチップに含まれる前記複数のＩＬＥＤエミッタの数に対応する数の前記極性の接点を含み、各ＩＬＥＤアレイチップにおける前記複数のＩＬＥＤエミッタのうち少なくとも２つのＩＬＥＤエミッタが、前記共通接点のうち異なる共通接点に接続される、請求項１に記載のディスプレイ。
【請求項3】
前記サブセットにおける前記２つ以上の隣接するＩＬＥＤアレイチップのＩＬＥＤエミッタにより、前記ディスプレイの単一画素が形成される、請求項１に記載のディスプレイ。
【請求項4】
前記２つ以上の隣接するＩＬＥＤアレイチップが、赤色光を生成するように構成された複数の第１のＩＬＥＤエミッタを含む第１のＩＬＥＤアレイチップと、緑色光を生成するように構成された複数の第２のＩＬＥＤエミッタを含む第２のＩＬＥＤアレイチップと、青色光を生成するように構成された複数の第３のＩＬＥＤエミッタを含む第３のＩＬＥＤアレイチップとを含む、請求項３に記載のディスプレイ。
【請求項5】
前記第１のＩＬＥＤアレイチップにおける前記第１のＩＬＥＤエミッタの各々が、異なる画素を構成する部分である、請求項４に記載のディスプレイ。
【請求項6】
前記ドライババックプレーンが、前記共通接点を通じて電流を供給することによって前記ＩＬＥＤアレイチップを動作させるように構成された薄膜トランジスタ（ＴＦＴ）回路を含む、請求項１に記載のディスプレイ。
【請求項7】
前記共通接点がｐ接点であり、前記ＩＬＥＤアレイチップのｎ接点が前記ドライババックプレーンによって個別にアドレス指定可能である、請求項１に記載のディスプレイ。
【請求項8】
前記ドライババックプレーンが、相補型金属酸化物半導体（ＣＭＯＳ）回路または薄膜トランジスタ（ＴＦＴ）回路を含む、請求項１に記載のディスプレイ。
【請求項9】
各ＩＬＥＤエミッタが、対応するＩＬＥＤアレイチップのコーナーに位置している、請求項１に記載のディスプレイ。
【請求項10】
各ＩＬＥＤアレイチップは、
窒化ガリウム（ＧａＮ）、
リン化ガリウム（ＧａＰ）、または
ヒ化ガリウム（ＧａＡｓ）
のうち１つを含む、請求項１に記載のディスプレイ。
窒化ガリウム（ＧａＮ）、
リン化ガリウム（ＧａＰ）、または
ヒ化ガリウム（ＧａＡｓ）
のうち１つを含む、請求項１に記載のディスプレイ。
【請求項11】
隣接するＩＬＥＤアレイチップ間の間隔が１００μｍ未満である、請求項１に記載のディスプレイ。
【請求項12】
各ＩＬＥＤアレイチップの各ＩＬＥＤエミッタは、生成された光が当該ＩＬＥＤエミッタを出て行くように、前記生成された光を一定の角度で反射する反射性メサ構造を含む、請求項１に記載のディスプレイ。
【請求項13】
各ＩＬＥＤアレイチップは、四角形、三角形または六角形である、請求項１に記載のディスプレイ。
【請求項14】
ディスプレイを動作させる方法であって、
第１の極性の第１の接点を第１の電圧レベルに結合することであって、前記第１の接点が、前記ディスプレイにおいて隣接する無機発光ダイオード（ＩＬＥＤ）アレイチップのサブセットにわたって共有されている、第１の接点を第１の電圧レベルに結合することと、
第２の極性の第２の接点を、前記第１の電圧レベルとは異なる第２の電圧レベルに結合することであって、前記第２の接点が、前記ＩＬＥＤアレイチップのうち１つのＩＬＥＤアレイチップにおける複数のＩＬＥＤエミッタにわたって共有されている、第２の接点を第２の電圧レベルに結合することと、
前記第１の接点および前記第２の接点を用いて、前記ＩＬＥＤアレイチップの前記サブセットのうち１つのＩＬＥＤアレイチップにおける前記ＩＬＥＤエミッタの１つに電流を供給することと、
前記ＩＬＥＤアレイチップの前記サブセットのうち前記１つのＩＬＥＤアレイチップにおける前記ＩＬＥＤエミッタの前記１つに電流を供給することに応じて、前記ＩＬＥＤエミッタの前記１つから光を放射することと
を含む方法。
第１の極性の第１の接点を第１の電圧レベルに結合することであって、前記第１の接点が、前記ディスプレイにおいて隣接する無機発光ダイオード（ＩＬＥＤ）アレイチップのサブセットにわたって共有されている、第１の接点を第１の電圧レベルに結合することと、
第２の極性の第２の接点を、前記第１の電圧レベルとは異なる第２の電圧レベルに結合することであって、前記第２の接点が、前記ＩＬＥＤアレイチップのうち１つのＩＬＥＤアレイチップにおける複数のＩＬＥＤエミッタにわたって共有されている、第２の接点を第２の電圧レベルに結合することと、
前記第１の接点および前記第２の接点を用いて、前記ＩＬＥＤアレイチップの前記サブセットのうち１つのＩＬＥＤアレイチップにおける前記ＩＬＥＤエミッタの１つに電流を供給することと、
前記ＩＬＥＤアレイチップの前記サブセットのうち前記１つのＩＬＥＤアレイチップにおける前記ＩＬＥＤエミッタの前記１つに電流を供給することに応じて、前記ＩＬＥＤエミッタの前記１つから光を放射することと
を含む方法。
【請求項15】
前記第１の極性の第３の接点を前記第２の電圧レベルに結合することと、
前記第２の接点および前記第３の接点を用いて、前記ＩＬＥＤアレイチップの前記サブセットのうち前記１つのＩＬＥＤアレイチップにおける前記ＩＬＥＤエミッタの別のＩＬＥＤエミッタに電流を供給することと、
前記ＩＬＥＤアレイチップの前記サブセットのうち前記１つのＩＬＥＤアレイチップにおける前記ＩＬＥＤエミッタの前記別のＩＬＥＤエミッタに電流を供給することに応じて、前記別のＩＬＥＤエミッタから光を放出することと
をさらに含む、請求項１４に記載の方法。
前記第２の接点および前記第３の接点を用いて、前記ＩＬＥＤアレイチップの前記サブセットのうち前記１つのＩＬＥＤアレイチップにおける前記ＩＬＥＤエミッタの別のＩＬＥＤエミッタに電流を供給することと、
前記ＩＬＥＤアレイチップの前記サブセットのうち前記１つのＩＬＥＤアレイチップにおける前記ＩＬＥＤエミッタの前記別のＩＬＥＤエミッタに電流を供給することに応じて、前記別のＩＬＥＤエミッタから光を放出することと
をさらに含む、請求項１４に記載の方法。
【請求項16】
前記ＩＬＥＤアレイチップのうち１つのＩＬＥＤアレイチップのＩＬＥＤエミッタが同一色の光を放射する、請求項１４に記載の方法。
【請求項17】
前記ＩＬＥＤアレイチップのうち２つ以上のＩＬＥＤアレイチップのＩＬＥＤエミッタが、前記ディスプレイの単一画素を形成する、請求項１４に記載の方法。
【請求項18】
薄膜トランジスタ（ＴＦＴ）回路が、前記第１の接点を前記第１の電圧レベルに結合し、前記第２の接点を前記第２の電圧レベルに結合し、前記ＴＦＴ回路は、前記ＩＬＥＤアレイチップの、光が放射される側とは反対の別の側でドライババックプレーン内に設けられる、請求項１４に記載の方法。
【請求項19】
前記第１の接点がｐ接点であり、前記第２の接点がｎ接点である、請求項１４に記載の方法。
【請求項20】
各ＩＬＥＤエミッタが、対応するＩＬＥＤアレイチップのコーナーに位置している、請求項１４に記載の方法。
【外国語明細書】