特開 2023-89479 演算装置、マージン測定方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023089479

(43)【公開日】2023-06-28

(54)【発明の名称】演算装置、マージン測定方法

(51)【国際特許分類】

   H04L 25/02 20060101AFI20230621BHJP

【ＦＩ】

H04L25/02 302B

H04L25/02 V

【審査請求】有

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021203988

(22)【出願日】2021-12-16

(71)【出願人】

【識別番号】000005108

【氏名又は名称】株式会社日立製作所

(74)【代理人】

【識別番号】110002365

【氏名又は名称】弁理士法人サンネクスト国際特許事務所

(72)【発明者】

【氏名】東 亮太

(72)【発明者】

【氏名】荻原 政男

【テーマコード（参考）】

5K029

【Ｆターム（参考）】

5K029AA02

5K029DD24

5K029KK24

5K029KK27

5K029KK28

(57)【要約】

【課題】演算装置の動作中に動作マージンを測定できる。
【解決手段】演算装置は、第１装置および第２装置と、第１装置および第２装置を相互に接続する差動伝送線路と、差動伝送線路にノイズを印加するノイズ印加部と、ノイズ印加部を制御するノイズ制御部と、第１装置と第２装置との間の通信エラーの発生頻度を測定するマージン測定部と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１装置および第２装置と、
前記第１装置および前記第２装置を相互に接続する差動伝送線路と、
前記差動伝送線路にノイズを印加するノイズ印加部と、
前記ノイズ印加部を制御するノイズ制御部と、
前記第１装置と前記第２装置との間の通信エラーの発生頻度を測定するマージン測定部と、を備える演算装置。

【請求項2】

請求項１に記載の演算装置において、
前記マージン測定部による測定結果が記録される記録部をさらに備える、演算装置。

【請求項3】

請求項１に記載の演算装置において、
前記マージン測定部による測定結果を報知する報知部をさらに備える、演算装置。

【請求項4】

請求項１に記載の演算装置において、
前記ノイズ印加部は、前記差動伝送線路に含まれる１対の信号線の少なくとも一方に電圧または電流を印加する、演算装置。

【請求項5】

請求項１に記載の演算装置において、
前記差動伝送線路に含まれる１対の信号線の所定区間において並行に配されるクロストーク試験用配線をさらに備え、
前記クロストーク試験用配線は、前記１対の信号線を構成する第１信号線および第２信号線に対して前記クロストーク試験用配線から前記第１信号線までの距離と前記クロストーク試験用配線から前記第２信号線までの距離が異なり、
前記ノイズ印加部は、前記クロストーク試験用配線に電圧を印加する、演算装置。

【請求項6】

第１装置と、第２装置と、前記第１装置および前記第２装置を相互に接続する差動伝送線路と、を含む演算装置が実行するマージン測定方法であって、
前記差動伝送線路にノイズを印加することと、
前記第１装置と前記第２装置との間の通信エラーの発生頻度を測定することと、を含むマージン測定方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、演算装置、およびマージン測定方法に関する。

【背景技術】

【0002】

２つの信号線の電圧差を用いて情報を伝達する差動伝送線路は、ノイズへの耐性が高いことから幅広く用いられている。特許文献１には、相互に接続された第１及び第２の伝送線路と、前記第１の伝送線路のインピーダンスを記憶する第１のインピーダンス記憶回路と、前記第２の伝送線路のインピーダンスと、前記第１のインピーダンス記憶回路に記憶されたインピーダンスとの整合情報を出力する制御回路と、を備えることを特徴とする信号伝送回路が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００９－１３５６４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載されている発明では、動作中に動作マージンを測定できない。

【課題を解決するための手段】

【0005】

本発明の第１の態様による演算装置は、第１装置および第２装置と、前記第１装置および前記第２装置を相互に接続する差動伝送線路と、前記差動伝送線路にノイズを印加するノイズ印加部と、前記ノイズ印加部を制御するノイズ制御部と、前記第１装置と前記第２装置との間の通信エラーの発生頻度を測定するマージン測定部と、を備える。
本発明の第２の態様によるマージン測定方法は、第１装置と、第２装置と、前記第１装置および前記第２装置を相互に接続する差動伝送線路と、を含む演算装置が実行するマージン測定方法であって、前記差動伝送線路にノイズを印加することと、前記第１装置と前記第２装置との間の通信エラーの発生頻度を測定することと、を含む。

【発明の効果】

【0006】

本発明によれば、演算装置の動作中に動作マージンを測定できる。

【図面の簡単な説明】

【0007】

【図1】演算装置の構成図

【図2】閾値設定テーブルの一例を示す図

【図3】試験結果の一例を示す図

【図4】オフセット試験における試験用配線を示す図

【図5】図４に対応する差動伝送線路の第１の実装例を示す図

【図6】図４に対応する差動伝送線路の第２の実装例を示す図

【図7】クロストーク試験における試験用配線を示す図

【図8】図７に対応する差動伝送線路の実装例を示す図

【図9】演算装置１の起動時の処理を示すフローチャート

【図10】マージン測定処理を示すフローチャート

【図11】図１０に対応するタイムチャート

【図12】オフセット試験における詳細処理を示すフローチャート

【図13】クロストーク試験における詳細処理を示すフローチャート

【発明を実施するための形態】

【0008】

―第１の実施の形態―
以下、図１～図１３を参照して、演算装置の第１の実施の形態を説明する。

【0009】

図１は、演算装置１の構成図である。演算装置１は、ＣＰＵ２と、ＩＯモジュール３と、マージン記録部４と、ノイズ制御部５と、ノイズ印加部６と、差動伝送線路Ｔと、試験用配線Ｌと、を備える。ＣＰＵ２およびＩＯモジュール３は、差動伝送線路Ｔにより接続される。差動伝送線路Ｔは、第１差動伝送線路Ｔ１および第２差動伝送線路Ｔ２から構成される。第１差動伝送線路Ｔ１は、ＣＰＵ２からＩＯモジュール３への情報伝達に用いられる。第２差動伝送線路Ｔ２は、ＩＯモジュール３からＣＰＵ２への情報伝送に用いられる。

【0010】

ＣＰＵ２は、中央演算装置である。ＣＰＵ２は、様々な演算処理の実行、および演算装置１に内蔵される別のハードウエアとの通信を行う。ＣＰＵ２には、この通信におけるエラーを検出する公知の手法が実装されている。この公知の手法はハードウエアとして実装されてもよいし、ソフトウエアとして実装されてもよい。ＩＯモジュール３は、外部信号の入力、および外部への信号の出力を行う装置である。

【0011】

第１差動伝送線路Ｔ１および第２差動伝送線路Ｔ２は伝送路の総称であり、ＣＰＵ２とＩＯモジュール３との間には複数組の伝送路が存在する。すなわち第１差動伝送線路Ｔ１は、ＣＰＵ２からＩＯモジュール３へ情報を伝送する伝送路である第１－１差動伝送線路Ｔ１－１、第１－２差動伝送線路Ｔ１－２、・・、第１－ｎ差動伝送線路Ｔ１－ｎの総称である。また第２差動伝送線路Ｔ２は、ＩＯモジュール３からＣＰＵ２へ情報を伝送する伝送路である第２－１差動伝送線路Ｔ２－１、第２－２差動伝送線路Ｔ２－２、・・、第２－ｎ差動伝送線路Ｔ２－ｎの総称である。また、それぞれの差動伝送線路は１対、すなわち２本の信号線を含む。ここでは便宜的にとＮの枝番を付して両者を区別する。たとえば第１－１差動伝送線路Ｔ１－１は、差動伝送線路Ｔ１－１Ｐと、差動伝送線路Ｔ１－１Ｎとを含む。また以下では、１対の差動伝送線路を「Ｐ極」と「Ｎ極」とも呼ぶ。

【0012】

第１差動伝送線路Ｔ１および第２差動伝送線路Ｔ２は、ノイズに対する耐性を有するものの限度があり、強いノイズを受けると通信に悪影響が生じる。本実施の形態では、ノイズにより通信に影響が生じるまでの猶予である動作マージンを、演算装置１の稼働中に測定する。以下では動作マージンの測定を「マージン測定」とも呼ぶ。

【0013】

ＣＰＵ２は、マージン測定部１１および報知部１５を有する。マージン測定部１１は、測定実施時間情報１２および閾値設定テーブル１３を有する。ただしここでいう「有する」とは概念的なものであり、ＣＰＵ２のハードウエア上、たとえばレジスタ内に測定実施時間情報１２および閾値設定テーブル１３が記録されることが必須の構成ではなく、ＣＰＵ２により実現されるマージン測定部１１が自由にアクセス可能な保存領域、たとえばマージン記録部４に測定実施時間情報１２および閾値設定テーブル１３が記録されていればよい。

【0014】

測定実施時間情報１２には、マージン測定を行う時間の間隔、たとえば「６０分」などの値が予め設定される。閾値設定テーブル１３には、マージン測定において参照される値が予め設定される。閾値設定テーブル１３の具体例は後述する。マージン記録部４は記憶装置であり、マージン記録部４には、試験結果１４が記録される。マージン記録部４は不揮発性の記憶装置、たとえばフラッシュメモリであることが望ましいが、揮発性の記憶装置、たとえばＤＲＡＭ（Dynamic Random Access Memory）でもよい。

【0015】

マージン測定部１１は、ノイズ制御部５に対して印加するノイズ量を指示する。報知部１５は、マージン測定部１１による測定結果を報知する。報知部１５による報知はたとえば、演算装置１に接続される表示端末９０１に試験内容とエラー数を表示する。表示端末９０１がたとえば液晶ディスプレイであれば、報知部１５は映像信号を出力する映像出力装置である。表示端末９０１がたとえば汎用のコンピュータであれば、報知部１５はたとえばネットワークインタフェースカードである。

【0016】

ノイズ制御部５は、ノイズ印加部６を制御して、第１差動伝送線路Ｔ１および第２差動伝送線路Ｔ２にノイズを印加する。なお図１ではノイズ制御部５がＣＰＵ２の外部に存在するが、ノイズ制御部５がＣＰＵ２により実現されてもよい。ノイズ印加部６は、電流電圧源であり、試験用配線Ｌを用いて第１差動伝送線路Ｔ１および第２差動伝送線路Ｔ２にノイズを印加する。なお図１において一点鎖線で示す試験用配線Ｌは模式的なものであり、具体的な構成は後述する。

【0017】

マージン測定部１１は、第２差動伝送線路Ｔ２を通して送られてくる信号のエラー発生頻度を測定する。そしてマージン測定部１１は、エラー測定結果をマージン記録部４に記録する。次にマージン測定部１１は、ノイズ制御部５を介してノイズ印加部６を介して、第１差動伝送線路Ｔ１および第２差動伝送線路Ｔ２へ異なるノイズ量のノイズを印加する。その後、マージン測定部１１は再度、第１差動伝送線路Ｔ１を通して送られてくる信号のエラー発生頻度を測定し、マージン記録部４に記録する。詳しくは後述するが、本実施の形態では、２種類の試験、すなわちオフセット試験およびクロストーク試験が行われる。

【0018】

図２は、閾値設定テーブル１３の一例を示す図である。閾値設定テーブル１３には、エラーカウント数の閾値と、マージン測定に用いる、オフセット電流およびパルス振幅の値が予め収められる。オフセット電流の値はオフセット試験において参照され、パルス振幅の値はクロストーク試験において参照される。図２に示す例では、エラーカウント数の閾値が「１」、オフセット電流が「０．５ｍＡ」、パルス振幅が「２００ｍＶ」に設定されている。

【0019】

図３は、試験結果１４の一例を示す図である。試験結果１４には、オフセット試験結果とクロストーク試験結果が格納される。オフセット試験結果には、複数回のオフセット試験の結果が含まれる。それぞれのオフセット試験の結果には、開始時刻、終了時刻、オフセット電流、ＣＰＵエラーカウント数、およびＩＯモジュールエラーカウント数が含まれる。

【0020】

開始時刻および終了時刻は、試験を開始した時刻および試験を修了した時刻である。図３では作図の都合によりそれぞれの時刻を１つの変数で表しているが、たとえば「Ｔｓ１ｓ」は、「２０２１年１２月１日３時４５分２１秒」などの具体的な値である。オフセット電流は、オフセット試験に用いた電流の値である。ＣＰＵエラーカウント数は、そのオフセット試験において検出されたＣＰＵ２のエラーカウント数である。ＩＯモジュールエラーカウント数は、そのオフセット試験において検出されたＩＯモジュール３のエラーカウント数である。

【0021】

クロストーク試験結果には、複数回のクロストーク試験の結果が含まれる。それぞれのクロストーク試験の結果には、開始時刻、終了時刻、パルス振幅、ＣＰＵエラーカウント数、およびＩＯモジュールエラーカウント数が含まれる。開始時刻および終了時刻は、試験を開始した時刻および試験を修了した時刻である。パルス振幅は、クロストーク試験に用いた電流の値である。ＣＰＵエラーカウント数は、そのクロストークにおいて検出されたＣＰＵ２のエラーカウント数である。ＩＯモジュールエラーカウント数は、そのクロストーク試験において検出されたＩＯモジュール３のエラーカウント数である。

【0022】

図４は、オフセット試験における試験用配線Ｌを示す図である。図４では試験用配線Ｌは他の線と区別するために一点鎖線で示している。オフセット試験では、差動伝送線路に含まれる１対の信号線の両方に電圧が印加される。これを実現するために、各レーンに所定の抵抗、たとえば１ｋΩの抵抗を介して電圧源であるノイズ印加部６と接続される。具体的には、差動伝送線路Ｔ１－１Ｐ、差動伝送線路Ｔ１－１Ｎ、差動伝送線路Ｔ２－１Ｐ、差動伝送線路Ｔ２－２Ｐ、差動伝送線路Ｔ１－２Ｐ、・・・などの全てについて、抵抗を介してノイズ印加部６と接続される。オフセット試験に用いられる試験用配線Ｌは、抵抗を含む一点鎖線の配線である。

【0023】

図５は、図４に対応する差動伝送線路の第１の実装例を示す図である。図５の上段には１対の差動伝送線路の全体を示し、図５の中段にはＡ部の拡大図を示し、図５の下段にはＡ部の深さ方向の概略図を示す。図５においてドットのハッチングは表面層配線、すなわち基板の表面に存在する配線を示す。図５において斜線のハッチングは内層配線、すなわち基板の内部に存在する配線を示す。ハッチングが意味するものは図６以下でも同様である。表面層配線と内層配線は、図５の下段に示すように、ビアＶにより接続される。

【0024】

図５の中段に示すように、作動伝送路を構成する各レーンには、チップキャパシタＴＣが基板の表面に実装される。また、試験用配線Ｌに含まれる抵抗は、チップ抵抗ＴＲとして基板の表面に実装される。チップキャパシタＴＣおよびチップ抵抗ＴＲは、パッドＰを介して表面層配線と接続される。チップキャパシタＴＣからパッドＰおよび表面層配線を介して接続されるビアＶは、ＣＰＵ２に接続される。チップ抵抗ＴＲからパッドＰおよび表面層配線を介して接続されるビアＶは、ノイズ印加部６に接続される。図５に示す実装例では、チップキャパシタＴＣおよびチップ抵抗ＴＲが、ＣＰＵ２に対して並んで配置される。そのため、ＣＰＵ２に接する側に広い領域を必要とする代わりに、差動伝送線路Ｔ１－１Ｐと差動伝送線路Ｔ１－１Ｎの幅、言い換えると太さの制限が緩い。

【0025】

図６は、図４に対応する差動伝送線路の第２の実装例を示す図である。ここでは、図５との相違点を主に説明する。図６の上部には１対の差動伝送線路の全体を示し、図６の下部にはＡ部の拡大図を示す。深さ方向の概略図は、図５と略同一なので省略する。図６は図５と同様に図４に対応するため、チップ抵抗ＴＲを介してノイズ印加部６と接続される点は図５と同様である。ただし図６では、チップ抵抗ＴＲがＣＰＵ２に対してチップキャパシタＴＣと直列に配される。そのため、ＣＰＵ２に接する側に広い領域を必要としないが、差動伝送線路Ｔ１－１Ｐと差動伝送線路Ｔ１－１Ｎの幅、言い換えると太さが制限される。

【0026】

図７は、クロストーク試験における試験用配線Ｌを示す図である。図７では試験用配線Ｌは他の線と区別するために一点鎖線で示している。クロストーク試験に用いられる試験用配線Ｌは、差動伝送線路に含まれる１対の信号線の所定区間において並行に配される。この試験用配線Ｌの一端はノイズ印加部６に接続され、他端は所定値の抵抗、たとえば５０Ωの抵抗を介してグランド電位に接続される。１対の差動伝送線路を構成する２本の信号線それぞれから、試験用配線Ｌまでの距離を異ならせることにより、一方の信号線にだけ強い影響を与えることでクロストークを生じさせる。図７に示す例では、試験用配線ＬはＰ側よりもＮ側の配線の近くに配されるので、試験用配線ＬはＮ側の配線に強い影響を及ぼす。

【0027】

図８は、図７に対応する差動伝送線路Ｔの実装例を示す図である。図８の上部には１対の差動伝送線路の全体を示し、図８の下部にはＣ部の拡大図を示す。図８の上部において、破線で示すＣ部は、たとえば差動伝送線路Ｔ１－１Ｐと試験用配線Ｌの一部を含む。Ｃ部において、差動伝送線路Ｔ１－１Ｐと、差動伝送線路Ｔ１－１Ｎと、試験用配線Ｌとは平行に配される。３つの配線のうち差動伝送線路Ｔ１－１Ｎが真ん中に配されるので、差動伝送線路Ｔ１－１Ｐから試験用配線Ｌまでの距離よりも、差動伝送線路Ｔ１－１Ｎから試験用配線Ｌまでの距離の方が必ず短い。そのため、差動伝送線路Ｔ１－１Ｎは試験用配線Ｌからの影響を受けやすい。

【0028】

図９は、演算装置１の起動時の処理を示すフローチャートである。ステップＳ２０１ではＣＰＵ２は、測定実施時間情報１２を参照してマージン測定用の割り込みタイマーの設定処理を行う。このタイマーの設定により、所定時間ごと、たとえば「６０分」ごとにマージン測定が行われる。続くステップＳ２０２ではＣＰＵ２は、ステップＳ２０１において設定した割り込みタイマーを開始して図９に示す処理を終了する。

【0029】

図１０は、マージン測定処理を示すフローチャートである。ステップＳ３０１ではマージン測定部１１はエラーカウンタを初期化する。続くステップＳ３０２ではマージン測定部１１は、ノイズ制御部５およびノイズ印加部６を用いてノイズ印加を開始させる。具体的なノイズ印加の方法は後述する。続くステップＳ３０３では＿は所定時間だけ待機する。続くステップＳ３０４ではマージン測定部１１は、ＣＰＵ２およびＩＯモジュール３におけるエラーを計測する。具体的には、ＣＰＵ２およびＩＯモジュール３が備えるエラー検出手法を用いてそれぞれのエラーを計測する。

【0030】

続くステップＳ３０５ではノイズ印加を終了し、続くステップＳ３０６では計測したエラー情報をマージン記録部４に記録する。そしてステップＳ３０７ではマージン測定部１１は、ステップＳ３０４において計測したエラーの数、すなわちエラーカウントが閾値を超えたか否かを判断する。本ステップにおける閾値は、閾値設定テーブル１３に記載されている値である。マージン測定部１１は、閾値を超えると判断する場合はステップＳ３０８に進んで、報知部１５を用いて報知を行う。マージン測定部１１は、閾値を超えないと判断する場合、およびステップＳ３０８の処理が完了した場合に図１０に示す処理を終了する。

【0031】

図１１は、図１０に対応するタイムチャートである。図１１では図示上部から下部に向かって時間が経過している。また図１１では、図１０に対応するステップ番号を付している。まずステップＳ３０１では、ＣＰＵ２がマージン測定部１１にエラーカウンタの初期化を指令する。続くステップＳ３０２では、ＣＰＵ２がマージン測定部１１にノイズ印加を指示し、マージン測定部１１はノイズ制御部およびノイズ印加部６を介して差動伝送線路にノイズを印加する。続くステップＳ３０３では所定時間待機し、ステップＳ３０４ではエラーを計測する。具体的にはステップＳ３０４では、ＣＰＵ２がマージン測定部１１にエラー計測の開始を指示し、マージン測定部１１がＩＯモジュール３およびＣＰＵ２のエラーを計測する。

【0032】

続くステップＳ３０５ではＣＰＵ２がマージン測定部１１に印加終了を指示し、ノイズ制御部５およびノイズ印加部６を介して差動伝送線路へのノイズ印加が停止される。その後、マージン測定部１１はマージン記録部４の試験結果１４にエラー情報を記録する。続くステップＳ３０６においてマージン測定部１１は、エラーがあればアラートを上げ、報知部１５により報知をし、最後にステップＳ３０７においてマージン測定の終了を報告する。

【0033】

図１２は、オフセット試験における詳細処理を示すフローチャートである。図１２に示す処理は、図１０におけるステップＳ３０２～Ｓ３０５に相当する。ステップＳ３４１ではマージン測定部１１は、ノイズ制御部５およびノイズ印加部６を有効化、すなわち動作を開始させる。本オフセット試験におけるオフセット電流の値は、閾値設定テーブル１３に記載されており、たとえば図２に示した例によれば「０．５ｍＡ」に設定される。続くステップＳ３４２ではマージン測定部１１は、Ｐ極の差動伝送線路Ｔにオフセットを設定して所定時間待機する。続くステップＳ３４３ではマージン測定部１１は、ＣＰＵとＩＯモジュールのエラー数を測定する。続くステップＳ３４４ではマージン測定部１１は、Ｐ極の差動伝送線路のオフセットを初期値に戻す。

【0034】

続くステップＳ３４５ではマージン測定部１１は、Ｎ極の差動伝送線路にオフセットを設定して所定時間待機する。続くステップＳ３４６ではマージン測定部１１は、ＣＰＵとＩＯモジュールのエラー数を測定する。続くステップＳ３４７ではマージン測定部１１は、Ｎ極の差動伝送線路のオフセットを初期値に戻す。続くステップＳ３４８ではマージン測定部１１は、ステップＳ３４３およびステップＳ３４６において計測したエラー数をＣＰＵ２とＩＯモジュール３のそれぞれで合算して図１２に示す処理を終了する。

【0035】

図１３は、クロストーク試験における詳細処理を示すフローチャートである。図１３に示す処理は、図１０におけるステップＳ３０２～Ｓ３０５に相当する。ステップＳ３５１ではマージン測定部１１は、ノイズ制御部５およびノイズ印加部６を有効化、すなわち動作を開始させる。続くステップＳ３５２ではマージン測定部１１は、クロストーク試験用の試験用配線Ｌに所定のパルスを印加させて所定の時間待機する。本ステップにおいて印加するパルスの振幅は閾値設定テーブル１３に記載されており、図２の例によれば「２００ｍＶ」が設定される。続くステップＳ３５３ではマージン測定部１１は、ＣＰＵとＩＯモジュールのエラー数を測定して図１３に示す処理を終了する。

【0036】

上述した第１の実施の形態によれば、次の作用効果が得られる。
（１）演算装置１は、ＣＰＵ２およびＩＯモジュール３と、ＣＰＵ２およびＩＯモジュール３を相互に接続する差動伝送線路Ｔと、差動伝送線路Ｔにノイズを印加するノイズ印加部６と、ノイズ印加部６を制御するノイズ制御部５と、ＣＰＵ２とＩＯモジュール３との間の通信エラーの発生頻度を測定するマージン測定部１１と、を備える。そのため、演算装置１の動作中に動作マージンを測定できる。

【0037】

（２）演算装置１は、マージン測定部１１による測定結果が記録されるマージン記録部４を備える。そのため、システムトラブル時にマージン記録部４のログを解析することで、差動伝送線路Ｔに問題があるか否かを切り分けることができる。

【0038】

（３）演算装置１は、マージン測定部１１による測定結果を報知する報知部１５を備える。そのため、測定結果をユーザに報知することで、問題発生前にマージンの余裕が少ないことを知らせることができる。またこの予防保守により、未然に通信不良を防ぐことができ、データ破壊のリスクを低減させることが可能となる。

【0039】

（４）ノイズ印加部６は、差動伝送線路Ｔに含まれる１対の信号線の少なくとも一方に電圧または電流を印加する。そのため演算装置１は、演算装置１の動作中にオフセット試験が実行できる。

【0040】

（５）演算装置１は、差動伝送線路Ｔに含まれる１対の信号線の所定区間において並行に配されるクロストーク試験用配線を含む試験用配線Ｌを備える。図８に示すように、クロストーク試験用配線は、１対の信号線を構成する第１信号線および第２信号線に対してクロストーク試験用配線から第１信号線までの距離とクロストーク試験用配線から第２信号線までの距離が異なる。ノイズ印加部６は、クロストーク試験用配線に電圧を印加する。そのため演算装置１は、演算装置１の動作中にクロストーク試験が実行できる。

【0041】

（変形例１）
上述した実施の形態では、ＣＰＵ２はＩＯモジュール３と第１差動伝送線路Ｔ１および第２差動伝送線路Ｔ２により接続された。しかし差動伝送線路におけるマージン余裕の測定は、ＣＰＵ２とＩＯモジュール３との間に限定されず、様々な差動伝送線路に適用できる。

【0042】

（変形例２）
上述した実施の形態では演算装置１は、マージン測定部１１による測定結果をマージン記録部４に記録することと、マージン測定部１１による測定結果を報知部１５により外部に報知することの両方を実行した。しかし演算装置１は、マージン測定部１１による測定結果をマージン記録部４に記録することと、マージン測定部１１による測定結果を報知部１５により外部に報知することの少なくとも一方を行えばよい。この場合には、実行しない機能に対応する構成を備えなくてもよい。たとえば、演算装置１がマージン測定部１１による測定結果を記録しない場合には、演算装置１はマージン記録部４を備えなくてよい。たとえば、演算装置１がマージン測定部１１による測定結果を外部に報知しない場合には、演算装置１は報知部１５を備えなくてよい。

【0043】

（変形例３）
上述した実施の形態では演算装置１は、ノイズ制御部５はオフセット試験およびクロストーク試験の両方を実行する指令をノイズ印加部６に出力した。しかしノイズ制御部５は、オフセット試験およびクロストーク試験の少なくとも一方を実行する指令をノイズ印加部６に出力すればよい。この場合には、演算装置１に内蔵される試験用配線Ｌは、ノイズ制御部５が出力する試験に対応するものだけでよい。

【0044】

（変形例４）
上述した実施の形態では演算装置１は、マージン測定用の割り込みタイマーを設定した。しかしタイマーを使用することは必須の構成ではなく、たとえば起動するたびに１回のみマージン測定を行ってもよい。

【0045】

（変形例５）
オフセット試験において、一対の作動伝送路の片側にだけオフセット電圧を印加してもよい。具体的には、図１２に示したフローチャートのうち、ステップＳ３４２～Ｓ３４４およびステップＳ３４５～Ｓ３４７のいずれか一方のみを実行してもよい。

【0046】

（変形例６）
一対の差動伝送線路のＰ側の経路近くにクロストーク試験用の試験用配線Ｌを配して、クロストーク試験を行ってもよい。さらに、クロストーク試験用の配線をＰ側とＮ側の両側に設け、両者に順番に電圧を印加してもよい。すなわち、両者に同時に電圧を印加するとクロストーク試験とならないので、同一ではないタイミングで両者に電圧を印加することでＰ側とＮ側のそれぞれに対してクロストーク試験を行ってもよい。

【0047】

上述した各実施の形態および変形例において、機能ブロックの構成は一例に過ぎない。別々の機能ブロックとして示したいくつかの機能構成を一体に構成してもよいし、１つの機能ブロック図で表した構成を２以上の機能に分割してもよい。また各機能ブロックが有する機能の一部を他の機能ブロックが備える構成としてもよい。

【0048】

上述した各実施の形態および変形例は、それぞれ組み合わせてもよい。上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

【符号の説明】

【0049】

１…演算装置
２…ＣＰＵ
３…ＩＯモジュール
４…マージン記録部
５…ノイズ制御部
６…ノイズ印加部
１１…マージン測定部
１２…測定実施時間情報
１３…閾値設定テーブル
１４…試験結果
１５…報知部
Ｌ…試験用配線
Ｔ…差動伝送線路
Ｔ１…第１差動伝送線路
Ｔ２…第２差動伝送線路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】