特開 2023-90416 電力変換装置、制御方法およびプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023090416

(43)【公開日】2023-06-29

(54)【発明の名称】電力変換装置、制御方法およびプログラム

(51)【国際特許分類】

   H02M 3/28 20060101AFI20230622BHJP

【ＦＩ】

H02M3/28 H

H02M3/28 W

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2021205364

(22)【出願日】2021-12-17

(71)【出願人】

【識別番号】000001236

【氏名又は名称】株式会社小松製作所

(74)【代理人】

【識別番号】110001634

【氏名又は名称】弁理士法人志賀国際特許事務所

(72)【発明者】

【氏名】佐藤 拓也

(72)【発明者】

【氏名】広田 崇

(72)【発明者】

【氏名】尾畑 功治

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA15

5H730BB27

5H730BB85

5H730BB88

5H730DD03

5H730EE04

5H730EE07

5H730EE57

5H730EE59

5H730FD01

5H730FD41

5H730FG12

(57)【要約】

【課題】燃料電池に接続されるＤＣ－ＤＣコンバータの小型化を実現する電力変換装置、制御方法およびプログラムを提供する。
【解決手段】電力変換装置は、直流電圧を交流電圧に変換するインバータ、１次側コイルに印加された前記インバータの出力する交流電圧を２次側コイルの交流電圧に変換するトランス、および前記２次側コイルの交流電圧を整流する整流回路を有する２以上の整数ｎ個のＤＣ－ＤＣコンバータと、前記ｎ個のＤＣ－ＤＣコンバータそれぞれが有するインバータのスイッチング素子を制御する制御信号であって、３６０度を前記ＤＣ－ＤＣコンバータの個数ｎで除算した角度ずつずらした位相を有する制御信号を生成し、生成した制御信号を用いて前記ｎ個のＤＣ－ＤＣコンバータそれぞれが有するインバータを制御する制御装置と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

直流電圧を交流電圧に変換するインバータ、１次側コイルに印加された前記インバータの出力する交流電圧を２次側コイルの交流電圧に変換するトランス、および前記２次側コイルの交流電圧を整流する整流回路を有する２以上の整数ｎ個のＤＣ－ＤＣコンバータと、
前記ｎ個のＤＣ－ＤＣコンバータそれぞれが有するインバータのスイッチング素子を制御する制御信号であって、３６０度を前記ＤＣ－ＤＣコンバータの個数ｎで除算した角度ずつずらした位相を有する制御信号を生成し、生成した制御信号を用いて前記ｎ個のＤＣ－ＤＣコンバータそれぞれが有するインバータを制御する制御装置と、
を備える電力変換装置。

【請求項2】

前記ＤＣ－ＤＣコンバータは、
リップルを低減させる目的のリアクトルを備えない、
請求項１に記載の電力変換装置。

【請求項3】

直流電圧を交流電圧に変換するインバータ、１次側コイルに印加された前記インバータの出力する交流電圧を２次側コイルの交流電圧に変換するトランス、および前記２次側コイルの交流電圧を整流する整流回路を有する２以上の整数ｎ個のＤＣ－ＤＣコンバータを備える電力変換装置が実行する制御方法であって、
前記ｎ個のＤＣ－ＤＣコンバータそれぞれが有するインバータのスイッチング素子を制御する制御信号であって、３６０度を前記ＤＣ－ＤＣコンバータの個数ｎで除算した角度ずつずらした位相を有する制御信号を生成することと、
生成した制御信号を用いて前記ｎ個のＤＣ－ＤＣコンバータそれぞれが有するインバータを制御することと、
を含む制御方法。

【請求項4】

直流電圧を交流電圧に変換するインバータ、１次側コイルに印加された前記インバータの出力する交流電圧を２次側コイルの交流電圧に変換するトランス、および前記２次側コイルの交流電圧を整流する整流回路を有する２以上の整数ｎ個のＤＣ－ＤＣコンバータを備える電力変換装置のコンピュータに、
前記ｎ個のＤＣ－ＤＣコンバータそれぞれが有するインバータのスイッチング素子を制御する制御信号であって、３６０度を前記ＤＣ－ＤＣコンバータの個数ｎで除算した角度ずつずらした位相を有する制御信号を生成することと、
生成した制御信号を用いて前記ｎ個のＤＣ－ＤＣコンバータそれぞれが有するインバータを制御することと、
を実行させるプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力変換装置、制御方法およびプログラムに関する。

【背景技術】

【0002】

特許文献１には、発電システムにおいて直流電力の電圧を昇圧する機能を有する電力変換装置に関する技術が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１７－０１１９６４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、燃料電池を用いる応用分野において、燃料電池に接続されるＤＣ－ＤＣコンバータの小型化が望まれている。

【0005】

本開示は、上記事情に鑑みてなされたものであり、燃料電池に接続されるＤＣ－ＤＣコンバータの小型化を実現する電力変換装置、制御方法およびプログラムを提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の一態様は、直流電圧を交流電圧に変換するインバータ、１次側コイルに印加された前記インバータの出力する交流電圧を２次側コイルの交流電圧に変換するトランス、および前記２次側コイルの交流電圧を整流する整流回路を有する２以上の整数ｎ個のＤＣ－ＤＣコンバータと、前記ｎ個のＤＣ－ＤＣコンバータそれぞれが有するインバータのスイッチング素子を制御する制御信号であって、３６０度を前記ＤＣ－ＤＣコンバータの個数ｎで除算した角度ずつずらした位相を有する制御信号を生成し、生成した制御信号を用いて前記ｎ個のＤＣ－ＤＣコンバータそれぞれが有するインバータを制御する制御装置と、を備える電力変換装置である。

【発明の効果】

【0007】

本開示の電力変換装置、制御方法およびプログラムによれば、燃料電池に接続されるＤＣ－ＤＣコンバータの小型化を実現することができる。

【図面の簡単な説明】

【0008】

【図1】本開示の実施形態に係る電力変換装置の構成の一例を示す図である。

【図2】本開示の実施形態に係る各コンバータの構成の一例を示す図である。

【図3】本開示の実施形態に係る制御装置の構成の一例を示す図である。

【図4】本開示の実施形態による制御装置の処理フローの一例を示す図である。

【図5】少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して本開示の実施形態について説明する。なお、各図において同一または対応する構成には同一の符号を用いて説明を適宜省略する。

【0010】

（電力変換装置の構成）
図１は、本開示の実施形態に係る電力変換装置１の構成の一例を示す図である。電力変換装置１は、図１に示すように、コンバータ１０ａ１、１０ａ２、・・・、１０ａｎ、電流検出装置２０、電圧検出装置３０ａ１、３０ａ２、・・・、３０ａｎ、および制御装置４０を備える。以下、コンバータ１０ａ１、１０ａ２、・・・、１０ａｎを総称してコンバータ１０ａという。また、電圧検出装置３０ａ１、３０ａ２、・・・、３０ａｎを総称して電圧検出装置３０ａという。電力変換装置１は、各コンバータ１０ａを制御する制御信号の位相を３６０度／ｎ（すなわち、コンバータ１０ａの総数）ずつずらし、コンバータ１０ａ全体の入力電流および各コンバータ１０ａの出力電圧に基づいて、各コンバータ１０ａの出力電圧が同等になるように制御する装置である。なお、各コンバータ１０ａは、下記で示すように、整流回路１０３とキャパシタ１０５との間にリアクトルを有していない。

【0011】

各コンバータ１０ａは、入力端子ＩＮ、入力端子ＩＮにおける電位の基準となる端子ＧＮＤ１、出力端子ＯＵＴ、出力端子ＯＵＴにおける電位の基準となる端子ＧＮＤ２、および、制御装置４０からの制御信号を受ける端子ＣＴＲＬを備える。端子ＣＴＲＬは、実際には後述するスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄそれぞれの制御信号が入力される端子（スイッチング素子が後述するＩＧＢＴである場合には、各ＩＧＢＴのゲート）の総称である。なお、スイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄそれぞれの制御信号Ｖｃｔｒｌが入力される端子をまとめて端子ＣＴＲＬとして説明した場合であっても、スイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄのそれぞれに入力される制御信号は、適切な信号である。電力変換装置１において、コンバータ１０ａ、電流検出装置２０、電圧検出装置３０ａ、および制御装置４０のそれぞれは、次のように接続される。

【0012】

コンバータ１０ａ１の端子ＧＮＤ１は、コンバータ１０ａ２、１０ａ３、・・・、１０ａｎそれぞれの端子ＧＮＤ１に接続される。コンバータ１０ａ１の入力端子ＩＮは、コンバータ１０ａ２、１０ａ３、・・・、１０ａｎそれぞれの入力端子ＩＮ、および電流検出装置２０の第１端子に接続される。コンバータ１０ａ１の端子ＧＮＤ２は、電圧検出装置３０ａ１の第１端子に接続される。コンバータ１０ａ１の出力端子ＯＵＴは、コンバータ１０ａ２の端子ＧＮＤ２、電圧検出装置３０ａ１の第２端子、および電圧検出装置３０ａ２の第１端子に接続される。コンバータ１０ａ２の出力端子ＯＵＴは、コンバータ１０ａ３の端子ＧＮＤ２、電圧検出装置３０ａ２の第２端子、および電圧検出装置３０ａ３の第１端子に接続される。同様に、コンバータ１０ａ（ｎ―１）の出力端子ＯＵＴは、コンバータ１０ａｎの端子ＧＮＤ２、電圧検出装置３０ａ（ｎ－１）の第２端子、および電圧検出装置３０ａｎの第１端子に接続される。コンバータ１０ａｎの出力端子ＯＵＴは、電圧検出装置３０ａｎの第２端子に接続される。電圧検出装置３０ａ１の第３端子は、制御装置４０の第１端子に接続される。電圧検出装置３０ａ２の第３端子は、制御装置４０の第２端子に接続される。電圧検出装置３０ａｎの第３端子は、制御装置４０の第ｎ端子に接続される。コンバータ１０ａ１の端子ＣＴＲＬは、制御装置４０の第（ｎ＋１）端子に接続される。コンバータ１０ａ２の端子ＣＴＲＬは、制御装置４０の第（ｎ＋２）端子に接続される。コンバータ１０ａｎの端子ＣＴＲＬは、制御装置４０の第２ｎ端子に接続される。電流検出装置２０の第２端子は、制御装置４０の第（２ｎ＋１）端子に接続される。

【0013】

なお、電流検出装置２０の第３端子は、電力変換装置１全体の入力端子ＩＮａｌｌである。コンバータ１０ａ１の端子ＧＮＤ１は、電力変換装置１全体の入力端子ＩＮａｌｌにおける電位の基準となる端子ＧＮＤｉｎである。コンバータ１０ａｎの出力端子ＯＵＴは、電力変換装置１全体の出力端子ＯＵＴａｌｌである。コンバータ１０ａ１の端子ＧＮＤ２は、電力変換装置１全体の出力端子ＯＵＴａｌｌにおける電位の基準となる端子ＧＮＤｏｕｔである。

【0014】

図２は、本開示の実施形態に係る各コンバータ１０ａの構成の一例を示す図である。各コンバータ１０ａは、例えば、フルブリッジコンバータと呼ばれる絶縁型スイッチングレギュレータである。各コンバータ１０ａは、図２に示すように、インバータ１０１、トランス１０２、整流回路１０３、キャパシタ１０４および１０５を備える。

【0015】

インバータ１０１は、スイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄを備える。スイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄのそれぞれは、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体である。スイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄのそれぞれは、制御装置４０による制御の下、トランス１０２の１次側（入力側）コイルに所望の電圧が印加されるように、オン状態またはオフ状態となる。インバータ１０１から出力された電圧は、トランス１０２の１次側コイルに印加される。

【0016】

トランス１０２は、１次側コイルに印加された電圧を、１次側コイルと２次側コイルとの巻数比に応じた電圧に変換して、２次側（出力側）コイルから出力する。２次側コイルから出力された電圧は、整流回路１０３の入力に印加される。

【0017】

整流回路１０３は、ダイオード１０３ａ、１０３ｂ、１０３ｃおよび１０３ｄを備える。整流回路１０３は、ダイオードブリッジによる全波整流回路である。整流回路１０３は、トランス１０２の２次側コイルから出力された交流電圧を整流することにより、直流電圧に変換する。

【0018】

キャパシタ１０４は、インバータ１０１の入力に印加される直流電圧を一定の電圧に安定させる。キャパシタ１０５は、整流回路１０３が出力する直流電圧を一定の電圧に安定させる。

【0019】

スイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄのそれぞれがＩＧＢＴである場合、各コンバータ１０ａにおいて、インバータ１０１、トランス１０２、整流回路１０３、キャパシタ１０４および１０５のそれぞれは、次のように接続される。

【0020】

スイッチング素子１０１ａのエミッタは、スイッチング素子１０１ｂのコレクタ、およびトランス１０２の第１端子に接続される。スイッチング素子１０１ａのコレクタは、スイッチング素子１０１ｃのコレクタ、およびキャパシタ１０４の第１端子に接続される。スイッチング素子１０１ｂのエミッタは、スイッチング素子１０１ｄのエミッタ、およびキャパシタ１０４の第２端子に接続される。スイッチング素子１０１ｃのエミッタは、スイッチング素子１０１ｄのコレクタ、およびトランス１０２の第２端子に接続される。トランス１０２の第３端子は、ダイオード１０３ｃのアノード、およびダイオード１０３ｄのカソードに接続される。トランス１０２の第４端子は、ダイオード１０３ａのアノード、およびダイオード１０３ｂのカソードに接続される。ダイオード１０３ａのカソードは、ダイオード１０３ｃのカソード、およびキャパシタ１０５の第１端子に接続される。ダイオード１０３ｂのアノードは、ダイオード１０３ｄのアノード、およびキャパシタ１０５の第２端子に接続される。

【0021】

スイッチング素子１０１ａのコレクタは、各コンバータ１０ａの入力端子ＩＮである。スイッチング素子１０１ｂのエミッタは、各コンバータ１０ａの入力端子ＩＮにおける電位の基準となる端子ＧＮＤ１である。ダイオード１０３ａのカソードは、各コンバータ１０ａの出力端子ＯＵＴである。ダイオード１０３ｂのアノードは、各コンバータ１０ａの出力端子ＯＵＴにおける電位の基準となる端子ＧＮＤ２である。

【0022】

なお、スイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄのそれぞれがＭＯＳＦＥＴである場合には、ＩＧＢＴのエミッタをソースに置き換え、ＩＧＢＴのコレクタをドレインに置き換えることにより、上述のスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄのそれぞれがＩＧＢＴの場合と同様に接続を考えることができる。

【0023】

電流検出装置２０は、すべてのコンバータ１０ａに供給される電流の総和を検出する。そして、電流検出装置２０は、検出した電流値Ｉｉｎを制御装置４０に出力する。

【0024】

電圧検出装置３０ａのそれぞれは、接続されている対応するコンバータ１０ａの出力電圧を検出する。具体的には、例えば、電圧検出装置３０ａ１は、コンバータ１０ａ１の出力電圧Ｖｏｕｔ１を検出する。電圧検出装置３０ａ２は、コンバータ１０ａ２の出力電圧Ｖｏｕｔ２を検出する。また、電圧検出装置３０ａｎは、コンバータ１０ａｎの出力電圧Ｖｏｕｔｎを検出する。そして、電圧検出装置３０ａのそれぞれは、検出した電圧値を制御装置４０に出力する。

【0025】

図３は、本開示の実施形態に係る制御装置４０の構成の一例を示す図である。制御装置４０は、第１処理部Ｆ１、第２処理部Ｆ２、第３処理部Ｆ３、第４処理部Ｆ４、第５処理部Ｆ５、第６処理部Ｆ６、第７処理部Ｆ７、第８処理部Ｆ８、第９処理部Ｆ９、第１０処理部Ｆ１０、および第１１処理部Ｆ１１を備える。

【0026】

第１処理部Ｆ１は、電流指令Ｉｉｎ＊と、電流検出装置２０が検出した電流値Ｉｉｎとの差分（Ｉｉｎ＊－Ｉｉｎ）を算出する。第１処理部Ｆ１は、差分（Ｉｉｎ＊－Ｉｉｎ）を第２処理部Ｆ２に出力する。

【0027】

第２処理部Ｆ２は、差分（Ｉｉｎ＊－Ｉｉｎ）に対して、ＰＩ制御を実行する。第２処理部Ｆ２によるこの処理により、電力変換装置１が備えるコンバータ１０ａ全体の目標となる変調率ｍ＊が生成されたことになる。第２処理部Ｆ２は、目標となる変調率ｍ＊を、目標となる変調率ｍ＊と、後述する各コンバータ１０ａについての変量率の補正量Δｍ１＊～Δｍｎ＊との差分を算出する処理部（図３に示す例はｎ＝３の場合の例であり、この場合、第７処理部Ｆ７、第８処理部Ｆ８および第９処理部Ｆ９）に出力する。

【0028】

第３処理部Ｆ３は、電圧検出装置３０ａのそれぞれが検出した電圧と、電圧検出装置３０ａのそれぞれが検出した電圧の平均値との差分を算出する。例えば、電圧検出装置３０ａ１が検出した電圧がＶｏｕｔ１、電圧検出装置３０ａ２が検出した電圧がＶｏｕｔ２、・・・、電圧検出装置３０ａｎが検出した電圧がＶｏｕｔｎであり、それらの平均値がＶｏｕｔ＿ａｖｅであるとすると、第３処理部Ｆ３は、差分ΔＶ１＝（Ｖｏｕｔ１－Ｖｏｕｔ＿ａｖｅ）、差分ΔＶ２＝（Ｖｏｕｔ２－Ｖｏｕｔ＿ａｖｅ）、・・・、差分ΔＶｎ＝（Ｖｏｕｔｎ－Ｖｏｕｔ＿ａｖｅ）と算出する。そして、第３処理部Ｆ３は、算出した差分に対してＰＩ制御を実行する処理部（図３に示す例はｎ＝３の場合の例であり、この場合、第４処理部Ｆ４、第５処理部Ｆ５および第６処理部Ｆ６）に出力する。具体的には、ｎ＝３の場合、第３処理部Ｆ３は、差分ΔＶ１を第４機能部Ｆ４に出力する。また、第３処理部Ｆ３は、差分ΔＶ２を第５機能部Ｆ５に出力する。また、第３処理部Ｆ３は、差分ΔＶｎを第６機能部Ｆ６に出力する。

【0029】

第３処理部Ｆ３が算出した差分に対してＰＩ制御を実行する処理部は、目標となる変調率ｍ＊と、各コンバータ１０ａについての補正量Δｍ１＊～Δｍｎ＊との差分を算出する処理部に実行結果を出力する。具体的には、ｎ＝３の場合、第４処理部Ｆ４は、差分ΔＶ１に対してＰＩ制御を実行する。なお、第４処理部Ｆ４によるこの処理により、電圧検出装置３０ａ１が検出した電圧Ｖｏｕｔ１を出力したコンバータ１０ａ１について、変調率ｍ＊からの補正量Δｍ１＊が生成されたことになる。第４処理部Ｆ４は、補正量Δｍ１＊を第７処理部Ｆ７に出力する。また、第５処理部Ｆ５は、差分ΔＶ２に対してＰＩ制御を実行する。なお、第５処理部Ｆ５によるこの処理により、電圧検出装置３０ａ２が検出した電圧Ｖｏｕｔ２を出力したコンバータ１０ａ２について、変調率ｍ＊からの補正量Δｍ２＊が生成されたことになる。第５処理部Ｆ５は、補正量Δｍ２＊を第８処理部Ｆ８に出力する。また、第６処理部Ｆ６は、差分ΔＶ３に対してＰＩ制御を実行する。なお、第６処理部Ｆ６によるこの処理により、電圧検出装置３０ａｎが検出した電圧Ｖｏｕｔｎを出力したコンバータ１０ａｎについて、変調率ｍ＊からの補正量Δｍｎ＊が生成されたことになる。第６処理部Ｆ６は、補正量Δｍｎ＊を第９処理部Ｆ９に出力する。

【0030】

第７処理部Ｆ７、第８処理部Ｆ８および第９処理部Ｆ９のそれぞれは、目標となる変調率ｍ＊と、各コンバータ１０ａについての補正量Δｍ１＊～Δｍｎ＊との差分を算出する。具体的には、第７処理部Ｆ７は、変調率ｍ＊から補正量Δｍ１＊を減算して、コンバータ１０ａ１に対する変調率ｍ１＝（ｍ＊－Δｍ１＊）を算出する。また、第８処理部Ｆ８は、変調率ｍ＊から補正量Δｍ２＊を減算して、コンバータ１０ａ２に対する変調率ｍ２＝（ｍ＊－Δｍ２＊）を算出する。また、第９処理部Ｆ９は、変調率ｍ＊から補正量Δｍｎ＊を減算して、コンバータ１０ａｎに対する変調率ｍｎ＝（ｍ＊－Δｍｎ＊）を算出する。そして、第７処理部Ｆ７は、変調率ｍ１を第１０処理部Ｆ１０に出力する。また、第８処理部Ｆ８は、変調率ｍ２を第１０処理部Ｆ１０に出力する。また、第９処理部Ｆ９は、変調率ｍｎを第１０処理部Ｆ１０に出力する。

【0031】

第１０処理部Ｆ１０は、第７処理部Ｆ７が出力した変調率ｍ１、第８処理部Ｆ８が出力した変調率ｍ２、第９処理部Ｆ９が出力した変調率ｍｎのそれぞれをサンプリングし、ホールド（保持）する。そして、第１０処理部Ｆ１０は、変調率ｍ１、ｍ２、ｍｎを同時に第１１処理部Ｆ１１に出力する。第１０処理部Ｆ１０によるこの処理は、第７処理部Ｆ７、第８処理部Ｆ８および第９処理部Ｆ９それぞれの処理が完了するタイミングが異なった場合であっても、制御に用いる変量率ｍ１、ｍ２、ｍｎの組み合わせが正しいものであることを保証するための処理である。

【0032】

第１１処理部Ｆ１１は、変調率ｍ１、ｍ２、ｍｎに応じた制御信号Ｖｃｔｒｌを生成する。具体的には、第１１処理部Ｆ１１は、変調率ｍ１に応じたコンバータ１０ａ１のスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄを制御する制御信号を生成する。また、第１１処理部Ｆ１１は、変調率ｍ２に応じたコンバータ１０ａ２のスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄを制御する制御信号を生成する。また、第１１処理部Ｆ１１は、変調率ｍｎに応じたコンバータ１０ａｎのスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄを制御する制御信号を生成する。すなわち、制御信号Ｖｃｔｒｌには、コンバータ１０ａ１～１０ａｎそれぞれのスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄを制御する制御信号が含まれている。なお、第１１処理部Ｆ１１は、生成する各コンバータ１０ａの制御信号の位相を３６０度／ｎ（すなわち、コンバータ１０ａの総数）ずつずらした信号としている。第１１処理部Ｆ１１によるこの処理により、コンバータ１０ａそれぞれが出力するリップルがピークとなるタイミングがずれるため、電力変換装置１全体の出力ＶＯＵＴのリップルを小さくすることができる。第１１処理部Ｆ１１は、制御信号Ｖｃｔｒｌを各コンバータ１０ａに出力する。上述したように、制御信号Ｖｃｔｒｌは、第１１処理部Ｆ１１から各コンバータ１０ａそれぞれに適切に出力される。その結果、各コンバータ１０ａのスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄに対して、所望の制御が行われ、各コンバータ１０ａの出力電圧がほぼ等しくなるバランス制御が実現される。

【0033】

（制御装置が行う処理）
図４は、本開示の実施形態による制御装置４０の処理フローの一例を示す図である。次に、制御装置４０が制御信号Ｖｃｔｒｌを生成する処理について、図４を参照して説明する。

【0034】

第１処理部Ｆ１は、電流指令Ｉｉｎ＊と、電流検出装置２０が検出した電流値Ｉｉｎとの差分（Ｉｉｎ＊－Ｉｉｎ）を算出する（ステップＳ１）。第１処理部Ｆ１は、差分（Ｉｉｎ＊－Ｉｉｎ）を第２処理部Ｆ２に出力する。

【0035】

第２処理部Ｆ２は、差分（Ｉｉｎ＊－Ｉｉｎ）に対して、ＰＩ制御を実行する（ステップＳ２）。第２処理部Ｆ２は、目標となる変調率ｍ＊を、目標となる変調率ｍ＊と、後述する各コンバータ１０ａについての補正量Δｍ１＊～Δｍｎ＊との差分を算出する処理部に出力する。

【0036】

第３処理部Ｆ３は、電圧検出装置３０ａのそれぞれが検出した電圧と、電圧検出装置３０ａのそれぞれが検出した電圧の平均値との差分を算出する（ステップＳ３）。例えば、電圧検出装置３０ａ１が検出した電圧がＶｏｕｔ１、電圧検出装置３０ａ２が検出した電圧がＶｏｕｔ２、・・・、電圧検出装置３０ａｎが検出した電圧がＶｏｕｔｎであり、それらの平均値がＶｏｕｔ＿ａｖｅであるとすると、第３処理部Ｆ３は、差分ΔＶ１＝（Ｖｏｕｔ１－Ｖｏｕｔ＿ａｖｅ）、差分ΔＶ２＝（Ｖｏｕｔ２－Ｖｏｕｔ＿ａｖｅ）、・・・、差分ΔＶｎ＝（Ｖｏｕｔｎ－Ｖｏｕｔ＿ａｖｅ）と算出する。そして、第３処理部Ｆ３は、算出した差分に対してＰＩ制御を実行する処理部に出力する。具体的には、ｎ＝３の場合、第３処理部Ｆ３は、差分ΔＶ１を第４機能部Ｆ４に出力する。また、第３処理部Ｆ３は、差分ΔＶ２を第５機能部Ｆ５に出力する。また、第３処理部Ｆ３は、差分ΔＶｎを第６機能部Ｆ６に出力する。

【0037】

第３処理部Ｆ３が算出した差分に対してＰＩ制御を実行する処理部は、目標となる変調率ｍ＊と、各コンバータ１０ａについての補正量Δｍ１＊～Δｍｎ＊との差分を算出する処理部に実行結果を出力する。具体的には、ｎ＝３の場合、第４処理部Ｆ４は、差分ΔＶ１に対してＰＩ制御を実行する。第４処理部Ｆ４によるこの処理により、電圧検出装置３０ａ１が検出した電圧Ｖｏｕｔ１を出力したコンバータ１０ａ１について、変調率ｍ＊からの補正量Δｍ１＊が生成されたことになる。第４処理部Ｆ４は、補正量Δｍ１＊を第７処理部Ｆ７に出力する。また、第５処理部Ｆ５は、差分ΔＶ２に対してＰＩ制御を実行する。第５処理部Ｆ５によるこの処理により、電圧検出装置３０ａ２が検出した電圧Ｖｏｕｔ２を出力したコンバータ１０ａ２について、変調率ｍ＊からの補正量Δｍ２＊が生成されたことになる。第５処理部Ｆ５は、補正量Δｍ２＊を第８処理部Ｆ８に出力する。また、第６処理部Ｆ６は、差分ΔＶ３に対してＰＩ制御を実行する。第６処理部Ｆ６によるこの処理により、電圧検出装置３０ａｎが検出した電圧Ｖｏｕｔｎを出力したコンバータ１０ａｎについて、変調率ｍ＊からの補正量Δｍｎ＊が生成されたことになる（ステップＳ４）。第６処理部Ｆ６は、補正量Δｍｎ＊を第９処理部Ｆ９に出力する。

【0038】

第７処理部Ｆ７、第８処理部Ｆ８および第９処理部Ｆ９のそれぞれは、目標となる変調率ｍ＊と、各コンバータ１０ａについての補正量Δｍ１＊～Δｍｎ＊との差分を算出する（ステップＳ５）。具体的には、第７処理部Ｆ７は、変調率ｍ＊から補正量Δｍ１＊を減算して、コンバータ１０ａ１に対する変調率ｍ１＝（ｍ＊－Δｍ１＊）を算出する。また、第８処理部Ｆ８は、変調率ｍ＊から補正量Δｍ２＊を減算して、コンバータ１０ａ２に対する変調率ｍ２＝（ｍ＊－Δｍ２＊）を算出する。また、第９処理部Ｆ９は、変調率ｍ＊から補正量Δｍｎ＊を減算して、コンバータ１０ａｎに対する変調率ｍｎ＝（ｍ＊－Δｍｎ＊）を算出する。そして、第７処理部Ｆ７は、変調率ｍ１を第１０処理部Ｆ１０に出力する。また、第８処理部Ｆ８は、変調率ｍ２を第１０処理部Ｆ１０に出力する。また、第９処理部Ｆ９は、変調率ｍｎを第１０処理部Ｆ１０に出力する。

【0039】

第１０処理部Ｆ１０は、第７処理部Ｆ７が出力した変調率ｍ１、第８処理部Ｆ８が出力した変調率ｍ２、第９処理部Ｆ９が出力した変調率ｍｎのそれぞれをサンプリングし、ホールド（保持）する（ステップＳ６）。そして、第１０処理部Ｆ１０は、変調率ｍ１、ｍ２、ｍｎを同時に第１１処理部Ｆ１１に出力する。

【0040】

第１１処理部Ｆ１１は、変調率ｍ１、ｍ２、ｍｎに応じた制御信号Ｖｃｔｒｌを生成する（ステップＳ７）。具体的には、第１１処理部Ｆ１１は、変調率ｍ１に応じたコンバータ１０ａ１のスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄを制御する制御信号を生成する。また、第１１処理部Ｆ１１は、変調率ｍ２に応じたコンバータ１０ａ２のスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄを制御する制御信号を生成する。また、第１１処理部Ｆ１１は、変調率ｍｎに応じたコンバータ１０ａｎのスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄを制御する制御信号を生成する。すなわち、制御信号Ｖｃｔｒｌには、コンバータ１０ａ１～１０ａｎそれぞれのスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄを制御する制御信号が含まれている。なお、第１１処理部Ｆ１１は、生成する各コンバータ１０ａの制御信号の位相を３６０度／ｎ（すなわち、コンバータ１０ａの総数）ずつずらした信号としている。第１１処理部Ｆ１１によるこの処理により、コンバータ１０ａそれぞれが出力するリップルがピークとなるタイミングがずれるため、電力変換装置１全体の出力ＶＯＵＴのリップルを小さくすることができる。第１１処理部Ｆ１１は、制御信号Ｖｃｔｒｌを各コンバータ１０ａに出力する。

【0041】

（作用効果）
以上、本開示の実施形態による電力変換装置１について説明した。電力変換装置１において、電力変換装置１は、直流電圧を交流電圧に変換するインバータ１０１、１次側コイルに印加された前記インバータの出力する交流電圧を２次側コイルの交流電圧に変換するトランス１０２、および前記２次側コイルの交流電圧を整流する整流回路１０３を有する２以上の整数ｎ個のＤＣ－ＤＣコンバータ１０ａと、前記ｎ個のＤＣ－ＤＣコンバータ１０ａそれぞれが有するインバータ１０１のスイッチング素子を制御する制御信号であって、３６０度を前記ＤＣ－ＤＣコンバータ１０ａの個数ｎで除算した角度ずつずらした位相を有する制御信号を生成し、生成した制御信号を用いて前記ｎ個のＤＣ－ＤＣコンバータ１０ａそれぞれが有するインバータ１０１を制御する制御装置と、を備える。

【0042】

一般的に、フルブリッジコンバータの絶縁型スイッチングレギュレータでは、出力電圧のリップルを低減させるために、整流回路（整流回路１０３に相当）とキャパシタ（キャパシタ１０５に相当）との間にリアクトルを設け、キャパシタとリアクトルとでリップルを低減させるフィルタが形成される。しかしながら、その場合、整流回路に電流を流すためには、リアクトルに電圧が印加されている必要があり、整流回路を構成するダイオードの印加電圧が上昇する。その結果、入力電圧を上昇させると共によりインバータを構成するスイッチング素子として耐圧の高いスイッチング素子を用いるか、トランス（トランス１０２に相当）としてはより大きな巻数比の大型のトランスを用いる必要があり、電力変換装置が大きくなってしまう。

【0043】

本開示の実施形態によるＤＣ－ＤＣコンバータ１０ａは、整流回路１０３とキャパシタ１０５との間にリアクトルを有していないため、上述の一般的なリアクトルを用いてリップルを低減させるＤＣ－ＤＣコンバータに比べて、整流回路１０３を構成するダイオードの印加電圧を低くすることができる。その結果、インバータ１０１を構成するスイッチング素子１０１ａ、１０１ｂ、１０１ｃおよび１０１ｄの耐圧を低くすること、またはトランス１０２として、リアクトルを用いたＤＣ－ＤＣコンバータに比べて、巻数比の小さい小型のトランスを用いることができる。

【0044】

つまり、燃料電池に接続されるＤＣ－ＤＣコンバータの小型化を実現する電力変換装置、制御方法およびプログラムを提供することが可能となる。

【0045】

なお、各ＤＣ－ＤＣコンバータ１０ａのリップルは、上述の一般的なＤＣ－ＤＣコンバータのリップルに比べて大きくなる。そのリップルが許容できない場合には、本開示の実施形態による電力変換装置１では、ＤＣ－ＤＣコンバータ１０ａそれぞれが有するインバータ１０１のスイッチング素子を、３６０度をＤＣ－ＤＣコンバータ１０ａの個数ｎで除算した角度ずつ位相をずらした制御信号を用いて制御する。これにより、リアクトルを用いないＤＣ－ＤＣコンバータを備える本開示の実施形態による電力変換装置１により、リップルを低減させるとともに、小型の電力変換装置１を実現することができる。

【0046】

なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

【0047】

本開示の実施形態における記憶部や記憶装置（レジスタ、ラッチを含む）のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部や記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。

【0048】

本開示の実施形態について説明したが、上述の制御装置４０、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。

【0049】

図５は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ５は、図５に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。例えば、上述の制御装置４０、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。

【0050】

ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。

【0051】

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

【0052】

本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、種々の省略、種々の置き換え、種々の変更を行ってよい。

【符号の説明】

【0053】

１…電力変換装置 ５…コンピュータ ６…ＣＰＵ ７…メインメモリ ８…ストレージ ９…インターフェース １０ａ（１０ａ１、１０ａ２、・・・、１０ａｎ）…コンバータ ２０…電流検出装置 ３０ａ（３０ａ１、３０ａ２、・・・、３０ａｎ）…電圧検出装置 ４０…制御装置 １０１…インバータ １０１ａ、１０１ｂ、１０１ｃ、１０１ｄ…スイッチング素子 １０２…トランス １０３…整流回路 １０３ａ、１０３ｂ、１０３ｃ、１０３ｄ…ダイオード １０４、１０５…キャパシタ Ｆ１…第１処理部 Ｆ２…第２処理部 Ｆ３…第３処理部 Ｆ４…第４処理部 Ｆ５…第５処理部 Ｆ６…第６処理部 Ｆ７…第７処理部 Ｆ８…第８処理部 Ｆ９…第９処理部 Ｆ１０…第１０処理部 Ｆ１１…第１１処理部

【図1】

【図2】

【図3】

【図4】

【図5】