▶ エーイーエス グローバル ホールディングス， プライベート リミテッドの特許一覧
特開2023-90823可変かつ不確実小数値ビット寄与率の存在下における精密デジタル／アナログ変換
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023090823
(43)【公開日】2023-06-29
(54)【発明の名称】可変かつ不確実小数値ビット寄与率の存在下における精密デジタル／アナログ変換
(51)【国際特許分類】
H05H 1/46 20060101AFI20230622BHJP
H03H 7/40 20060101ALI20230622BHJP
【ＦＩ】
H05H1/46 R
H03H7/40
【審査請求】有
【請求項の数】1
【出願形態】ＯＬ
(21)【出願番号】P 2023072238
(22)【出願日】2023-04-26
(62)【分割の表示】P 2020562579の分割
【原出願日】2019-05-10
(31)【優先権主張番号】62/669,454
(32)【優先日】2018-05-10
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】519027693
【氏名又は名称】エーイーエス グローバル ホールディングス， プライベート リミテッド
(74)【代理人】
【識別番号】100078282
【弁理士】
【氏名又は名称】山本 秀策
(74)【代理人】
【識別番号】100113413
【弁理士】
【氏名又は名称】森下 夏樹
(74)【代理人】
【識別番号】100181674
【弁理士】
【氏名又は名称】飯田 貴敏
(74)【代理人】
【識別番号】100181641
【弁理士】
【氏名又は名称】石川 大輔
(74)【代理人】
【識別番号】230113332
【弁護士】
【氏名又は名称】山本 健策
(72)【発明者】
【氏名】ギデオン バン ジル
(57)【要約】
【課題】好適な可変かつ不確実小数値ビット寄与率の存在下における精密デジタル／アナログ変換を提供すること。
【解決手段】本開示は、可変コンデンサおよび／または整合ネットワークの一部であり得る、デジタル／アナログ（ＤＡＣ）コンバータのためのシステム、方法、および装置を説明する。ＤＡＣは、デジタル入力と、アナログ出力と、Ｎ個の寄与因子（例えば、切替式コンデンサ）と、Ｎ個の寄与因子を接続し、その寄与率の和（例えば、静電容量の和）を発生させ、和をアナログ出力に提供する、相互接続トポロジとを含むことができる。Ｎ個の寄与因子は、和へのその寄与率が平均寄与率によって順序付けられるとき、サブバイナリシーケンスを形成することができる。また、１つの寄与因子の最大寄与率と後続寄与因子の最小寄与率との間のギャップサイズは、Ｄ未満であって、Ｄは、Ｎ個の寄与因子の第１または最小のものの最大寄与率の２倍以下である。
【選択図】図３Ａ
【解決手段】本開示は、可変コンデンサおよび／または整合ネットワークの一部であり得る、デジタル／アナログ（ＤＡＣ）コンバータのためのシステム、方法、および装置を説明する。ＤＡＣは、デジタル入力と、アナログ出力と、Ｎ個の寄与因子（例えば、切替式コンデンサ）と、Ｎ個の寄与因子を接続し、その寄与率の和（例えば、静電容量の和）を発生させ、和をアナログ出力に提供する、相互接続トポロジとを含むことができる。Ｎ個の寄与因子は、和へのその寄与率が平均寄与率によって順序付けられるとき、サブバイナリシーケンスを形成することができる。また、１つの寄与因子の最大寄与率と後続寄与因子の最小寄与率との間のギャップサイズは、Ｄ未満であって、Ｄは、Ｎ個の寄与因子の第１または最小のものの最大寄与率の２倍以下である。
【選択図】図３Ａ
【特許請求の範囲】
【請求項1】
本明細書に記載の発明。
【発明の詳細な説明】
【技術分野】
【0001】
（３５Ｕ．Ｓ．Ｃ．§１１９下の優先権の主張）
特許のための本願は、本明細書の譲受人に割り当てられ、参照することによって本明細書に明示的に組み込まれる、「ＰＲＥＣＩＳＩＯＮ ＤＩＧＩＴＡＬ ＴＯ ＡＮＡＬＯＧ ＣＯＮＶＥＲＳＩＯＮ ＩＮ ＴＨＥ ＰＲＥＳＥＮＣＥ ＯＦ ＶＡＲＩＡＢＬＥ ＡＮＤ ＵＮＣＥＲＴＡＩＮ ＦＲＡＣＴＩＯＮＡＬ ＢＩＴ ＣＯＮＴＲＩＢＵＴＩＯＮＳ」と題され、２０１８年５月１０日に出願された、仮出願第６２／６６９，４５４号の優先権を主張する。
特許のための本願は、本明細書の譲受人に割り当てられ、参照することによって本明細書に明示的に組み込まれる、「ＰＲＥＣＩＳＩＯＮ ＤＩＧＩＴＡＬ ＴＯ ＡＮＡＬＯＧ ＣＯＮＶＥＲＳＩＯＮ ＩＮ ＴＨＥ ＰＲＥＳＥＮＣＥ ＯＦ ＶＡＲＩＡＢＬＥ ＡＮＤ ＵＮＣＥＲＴＡＩＮ ＦＲＡＣＴＩＯＮＡＬ ＢＩＴ ＣＯＮＴＲＩＢＵＴＩＯＮＳ」と題され、２０１８年５月１０日に出願された、仮出願第６２／６６９，４５４号の優先権を主張する。
【0002】
本発明は、概して、プラズマ処理に関する。特に、限定ではないが、本発明は、高周波発電機から半導体処理チャンバ内のプラズマ負荷に伝送されるインピーダンス整合高周波電力のためのシステム、方法、および装置に関する。
【背景技術】
【0003】
半導体製造界では、製造業者は、高周波（ＲＦ）電力を利用して、プラズマを発生させる、プラズマ処理チャンバを生産する。ＲＦ発電機（「発電機」）とプラズマ負荷との間の効率的電力の輸送を達成するために、インピーダンス整合ネットワーク（「整合ネットワーク」）が、多くの場合、負荷インピーダンスを所望の入力インピーダンス、典型的には、５０Ωに整合させるために使用される。プラズマ負荷インピーダンスは、発電機周波数、電力、チャンバ圧力、ガス組成物、およびプラズマ点火等の変数に応じて変動し得る。整合ネットワークは、可能性として、整合ネットワークの内部のソリッドステート可変コンデンサを含む、電気要素を変動させ、所望の入力インピーダンスを維持することによって、負荷インピーダンスのこれらの変動を考慮する。
【0004】
事前留意として、本開示は、多くの場合、回路の内外に切り替えられる、コンデンサの「寄与率（ｃｏｎｔｒｉｂｕｔｉｏｎ）」について議論するであろう。回路の全体的静電容量へのコンデンサの寄与率は、コンデンサの静電容量と同一値ではないことに留意されたい。例えば、５ｐＦコンデンサは、回路内に切り替えられる（オン状態）とき、５ｐＦに寄与し、回路外に切り替えられる（オフ状態）とき、０ｐＦに寄与することのない場合がある。代わりに、コンデンサの「寄与率」はまた、コンデンサを回路の内外に切り替えるために使用されるスイッチの静電容量も考慮する。上記の５ｐＦコンデンサと直列のオフ状態における６ｐＦ静電容量を伴うスイッチを前提とすると、その組み合わせは、スイッチがオンであるとき、５ｐＦ静電容量を有し、スイッチがオフであるとき、約２．７３ｐＦを有する
。したがって、本５ｐＦコンデンサは、そのオフとオン状態との間の静電容量における２．２７ｐＦ
差（または寄与率）に寄与し、したがって、２．２７ｐＦ値に寄与する、または２．２７ｐＦ値を有すると言える。本開示は、多くの場合、これをコンデンサの「寄与率」と言及するであろうが、これは、実際には、コンデンサ単独の実際の静電容量ではなく、オン状態およびオフ状態における、コンデンサとスイッチの組み合わせの静電容量の変化である。
【化1】
。したがって、本５ｐＦコンデンサは、そのオフとオン状態との間の静電容量における２．２７ｐＦ
【化2】
差（または寄与率）に寄与し、したがって、２．２７ｐＦ値に寄与する、または２．２７ｐＦ値を有すると言える。本開示は、多くの場合、これをコンデンサの「寄与率」と言及するであろうが、これは、実際には、コンデンサ単独の実際の静電容量ではなく、オン状態およびオフ状態における、コンデンサとスイッチの組み合わせの静電容量の変化である。
【0005】
図１は、典型的発電機、整合ネットワーク、およびプラズマ負荷システムを図示する。発電機１０２は、ＲＦ電力を、伝送ライン１０８（例えば、同軸ケーブル）を介して、整合ネットワーク１０４に、次いで、電気接続１１０を介して、プラズマ負荷１０６上に伝送する。整合ネットワーク１０４は、整合ネットワーク１０４の入力インピーダンスが所望の入力インピーダンスに近くなるように、その内部電気要素（例えば、可変コンデンサ）を変動させる。整合ネットワークは、典型的には、電力を消散させる抵抗要素とは対照的に、エネルギーを電場および磁場内に貯蔵する要素を意味する、リアクタンス要素を含有する。最も一般的リアクタンス要素は、コンデンサ、インダクタ、および結合インダクタであるが、分散型回路等のその他もまた、使用される。
【0006】
いくつかの整合ネットワークは、図２に示される可変コンデンサ２０２および２０４等の２つ以上の可変リアクタンス要素を含む。可変コンデンサはそれぞれ、複数の切替式コンデンサを含むことができる。可変コンデンサは、可変コンデンサ２０２および２０４のそれぞれの内外に切り替えられる、複数の小数値および完全値コンデンサを含むことができる。一般に、切替式コンデンサは、全てのスイッチがオンであるとき、切替式コンデンサが全て並列となるように、個別の可変コンデンサ２０２または２０４内に切り替えられる。完全値コンデンサの値は、スイッチまたはコンデンサのいずれかが取り扱え得る最大電流によって決定付けられる。例えば、可変コンデンサ上の最大電圧が、１０００Ｖであって、動作周波数が、１３．５６ＭＨｚであって、スイッチが、４Ａを取り扱うことができる場合、完全値コンデンサがとり得る最大値は、４７ｐＦである。例えば、スイッチが、８．２ｐＦのオフ状態静電容量を有する場合、スイッチとコンデンサの組み合わせ（例えば、図３ＡにおけるＣＮおよびＳＷＮ参照）は、スイッチがオンであるとき、４７ｐＦを、スイッチがオフであるとき、７ｐＦを、可変コンデンサの総静電容量に加算する。そのようなコンデンサとスイッチの対は、可変コンデンサの値の基線に対する７ｐＦと４０ｐＦの静電容量の変化を加算し、これは、スイッチの状態が変化されるときの、コンデンサとスイッチの組み合わせと関連付けられた「値」または「寄与率」である。これらの切替式コンデンサが可変コンデンサの内外に切り替えられるにつれて達成される、静電容量の量は、「コンデンサ設定」にマッピングされ得、これは、０から２０４７等の便宜的数まで変動し得る。１．１から２．３まで等の他のマッピングもまた、可能性として考えられるが、０から２ｎ－１（ｎは、整数である）までのマッピングが、概して、デジタルハードウェアおよびソフトウェアにおける実装のために便宜的である。小数値および完全値コンデンサのいずれも、可変コンデンサ内に切り替えられないとき、可変コンデンサは、本実施例では０である、最低コンデンサ設定値に対応する、有限であるが、最小の静電容量を有する。小数値および完全値コンデンサが全て、可変コンデンサ内に切り替えられると、可変コンデンサは、本実施例では２０４７である、最高コンデンサ設定値に対応する、最大静電容量を有することができる。小数値および完全値コンデンサの組み合わせを可変コンデンサ内に切り替えることによって、本最小と最大との間の静電容量が、達成され、それによって、可変コンデンサの静電容量を変動させることができる。
【0007】
２つの可変コンデンサ２０２および２０４が、図２に示されるが、他の実施形態では、１つの可変コンデンサまたは２つを上回る可変コンデンサが、使用されることができる。１つ以上のインダクタもまた、可変コンデンサの前またはその間に配列されてもよく、図示される構成は、多くの実装のうちの１つにすぎない。可変コンデンサ２０２、２０４を含む、可変リアクタンス区分２０６は、例えば、コンデンサおよびインダクタを備える、例えば、固定リアクタンス区分２０８および２１０とともに配列されることができるが、固定リアクタンス区分２０８および２１０の他の実施形態もまた、実装されることができる。ともに、固定および可変リアクタンス区分２０８、２１０、および２０６は、整合ネットワークを構成することができる。
【0008】
換言すると、切替式コンデンサを使用して、可変コンデンサを作成するためのソリッドステート整合は、デジタルコンデンサ設定をアナログコンデンサ値に変換する。変換は、デジタル／アナログ変換の形態であって、小数値（完全値未満を意味する）および完全値コンデンサは、ともに加算され、可変コンデンサ値を設定する。例えば、５ｐＦ、１０ｐＦ、および２０ｐＦの静電容量を加算する、小数値コンデンサは、それぞれ、４０ｐＦを５０ｐＦの基線値に対して加算する、５つの完全値コンデンサとともに、理論的に、５０ｐＦ（基線値）から２８５ｐＦ（５０＋５×４０＋５＋１０＋２０＝２８５）まで変動する、有効可変コンデンサを作成することができる。これらの「寄与因子」または「値」はそれぞれ、所与の１つ以上のコンデンサが回路内に切り替えられるときの、可変コンデンサの静電容量の変化を表す。前述に記載されるように、可変コンデンサの内外に切り替えられる実際のコンデンサは、他の理由の中でもとりわけ、コンデンサを回路の内外に切り替えるために使用されるスイッチが回路の有効静電容量に寄与するため、それらが総静電容量に寄与する値と異なる値を有する。
【0009】
少なくとも１つの既存の解決策は、構成要素公差が、可変コンデンサが達成し得る静電容量値間のギャップにつながり得ることを認識する（第ＵＳ２０１８／００７６７８８号参照）が、公知の解決策は、より大きいコンデンサ値を次の標準的値に丸めることと、小数値コンデンサのバイナリシーケンスの継続使用とを伴う。これは、完全値コンデンサが追加された直後の静電容量が増加している間のギャップの一部を緩和させるが、静電容量が増加するにつれて別の完全値コンデンサが追加されることになる直前にギャップを増加させる。
【発明の概要】
【課題を解決するための手段】
【0010】
以下は、本明細書に開示される１つ以上の側面および／または実施形態に関連する簡略化された概要を提示する。したがって、以下の概要は、全ての検討される側面および／または実施形態に関連する広範な概要であると見なされるべきではなく、また、以下の概要は、全ての検討される側面および／または実施形態に関連する重要または必須要素を識別する、または任意の特定の側面および／または実施形態と関連付けられた範囲を境界するものと見なされるべきでもない。故に、以下の概要は、下記に提示される詳細な説明に進むために、本明細書に開示される機構に関連する１つ以上の側面および／または実施形態に関連するある概念を簡略化された形態において提示するという唯一の目的を有する。
【0011】
本開示のいくつかの実施形態は、デジタル入力と、Ｎ個の寄与因子と、相互接続ネットワークと、アナログ出力とを含む、デジタル／アナログコンバータ（ＤＡＣ）として特徴付けられ得る。Ｎ個の寄与因子はそれぞれ、デジタル入力によって制御される、オン状態およびオフ状態を有することができる。相互接続ネットワークは、Ｎ個の寄与因子およびアナログ出力のそれぞれに結合されることができる。相互接続ネットワークは、Ｎ個の寄与因子の寄与率の和をアナログ出力に提供するように構成されることができる。Ｎ個の寄与因子の各々に対し、Ｎ個の寄与因子のうちの１つのものの寄与率は、Ｎ個の寄与因子のうちの１つのものの状態が、オフからオンに変化され、全ての残りのＮ－１個の寄与因子の状態が、同一のままであるときの、アナログ出力の変化であることができる。Ｎ個の寄与因子の各々に対し、Ｎ個の寄与因子のうちの少なくとも１つのものの寄与率は、アナログ出力が変動されるにつれて変動し得、Ｎ個の寄与因子のうちの少なくとも１つのものの寄与率の最大対最小の比は、少なくとも１．１である。Ｎ個の寄与因子は、最小から最大の平均寄与率に順序付けられ、順序性を形成することができる。ギャップサイズＤは、Ｎ個の寄与因子の第１のものの寄与率の最大値の２倍以下である。２からＮに及ぶｋに関して、ｋ番目の寄与因子の最大寄与率は、Ｄ＋寄与因子１から寄与因子ｋ－１の最小寄与率の和以下である。
【0012】
本開示の他の実施形態はまた、１つ以上の可変コンデンサを備える、整合ネットワークとして特徴付けられ得、１つ以上の可変コンデンサはそれぞれ、デジタル入力と、Ｎ個の切替式コンデンサと、相互接続ネットワークと、アナログ出力とを含む。Ｎ個の切替式コンデンサはそれぞれ、デジタル入力および出力によって制御される、オン状態およびオフ状態を有することができる。相互接続ネットワークは、Ｎ個の切替式コンデンサのそれぞれに結合することができ、Ｎ個の切替式コンデンサの寄与率の和を出力の端子間の可変コンデンサの静電容量に提供するように構成されることができる。Ｎ個の切替式コンデンサのうちの各１つに対し、Ｎ個の切替式コンデンサのうちの１つのものの寄与率は、切替式コンデンサのうちの１つのものの状態が、オフからオンに切り替えられ、全ての残りのＮ－１切替式コンデンサの状態が、同一のままであるときの、可変コンデンサ静電容量の変化である。Ｎ個の切替式コンデンサのうちの各１つに対し、切替式コンデンサのうちの少なくとも１つのものの寄与率は、残りのＮ－１切替式コンデンサの状態に基づいて、ある範囲を横断して変動する。Ｎ個の切替式コンデンサは、可変コンデンサ静電容量への寄与率の各切替式コンデンサの範囲の平均を介して、最小から最大に順序付けられることができる。ギャップサイズＤは、Ｎ個の切替式コンデンサの第１のものの寄与率の最大値の２倍以下である。２からＮに及ぶｋに関して、ｋ番目の切替式コンデンサの最大寄与率は、Ｄ＋切替式コンデンサ１から切替式コンデンサｋ－１の最小寄与率の和以下でありあることができる。
【0013】
本開示の他の実施形態は、可変コンデンサを形成する方法として特徴付けられ得る。本方法は、デジタル入力を提供することと、相互接続トポロジを介して相互に結合される、Ｎ個の切替式コンデンサを提供することと、相互接続トポロジからのアナログ出力をＮ個の切替式コンデンサの静電容量寄与率の和として提供することと、Ｎ個のコンデンサを選択し、サブバイナリシーケンスを形成することであって、ｋ番目の切替式コンデンサの最大寄与率は、ギャップサイズＤ＋第１の切替式コンデンサから（ｋ－１）番目の切替式コンデンサの最小寄与率の和以下である、こととを含むことができる。
【0014】
別の実施形態では、整合ネットワークを使用するための方法が、開示される。本方法は、デジタル入力を整合ネットワークの可変コンデンサに提供することと、デジタル入力に対応するスイッチ構成を設定することであって、スイッチ構成は、可変コンデンサ内のＮ個のスイッチのオンまたはオフ状態を制御し、Ｎ個のスイッチはそれぞれ、Ｎ個のコンデンサのうちの１つと相互接続トポロジとの間に直列接続を作製し、相互接続トポロジは、Ｎ個のコンデンサの静電容量の和を出力に提供し、Ｎ個のコンデンサの各々に対し、静電容量の和に対する寄与率は、Ｎ個のコンデンサのうちの１つが、オンからオフに切り替えられ、全ての残りのＮ－１個のコンデンサの状態が、同一のままであるときの、静電容量の和の差異であって、静電容量の和に対する寄与率は、残りのＮ－１個のコンデンサの状態に基づいて、ある範囲を横断して変動し、Ｎ個のコンデンサのうちの１つのものの最大寄与率とＮ個のコンデンサの連続するものの最小寄与率との間のギャップサイズＤは、Ｎ個のコンデンサの第１のものの寄与率の最大値の２倍以下であり、Ｎ個のコンデンサは、寄与率のその範囲のそれぞれを横断して平均寄与率に従って順序付けられ、２からＮに及ぶｋに関して、ｋ番目のコンデンサの静電容量の和に対する最大寄与率は、Ｄ＋第１のコンデンサから（ｋ－１）番目のコンデンサの最小寄与率の和以下である、ことと、電圧または電流を整合ネットワークを通して通過させることであって、電圧または電流によって被られるインピーダンスは、Ｎ個のコンデンサの静電容量の静電容量の和によって影響される、こととを含むことができる。
本明細書は、例えば、以下の項目も提供する。
（項目１）
デジタル／アナログコンバータであって、
デジタル入力と、
Ｎ個の寄与因子であって、各々が前記デジタル入力によって制御されるオン状態およびオフ状態を有するＮ個の寄与因子と、
前記Ｎ個の寄与因子およびアナログ出力の各々に結合される相互接続ネットワークであって、前記相互接続ネットワークは、前記Ｎ個の寄与因子の寄与率の和を前記アナログ出力に提供するように構成され、
前記Ｎ個の寄与因子の各々に対し、
前記Ｎ個の寄与因子のうちの１つのものの寄与率は、前記Ｎ個の寄与因子のうちの１つのものの状態が、オフからオンに変化され、全ての残りのＮ－１個の寄与因子の状態が、同一のままであるときの、前記アナログ出力の変化であり、
前記Ｎ個の寄与因子のうちの少なくとも１つのものの寄与率は、前記アナログ出力が変動されるにつれて変動し、前記Ｎ個の寄与因子のうちの少なくとも１つのものの寄与率の最大対最小の比は、少なくとも１．１である、
相互接続ネットワークと
を備え、
前記Ｎ個の寄与因子は、最小から最大の平均寄与率に順序付けられ、順序性を形成し、
ギャップサイズＤは、前記Ｎ個の寄与因子の第１のものの寄与率の最大値の２倍以下であり、
２からＮに及ぶｋに関して、ｋ番目の寄与因子の最大寄与率は、Ｄ＋寄与因子１から寄与因子ｋ－１の最小寄与率の和以下である、
デジタル／アナログコンバータ。
（項目２）
前記Ｎ個の寄与因子のうちの少なくとも１つのものの平均寄与率は、前記Ｎ個の寄与因子のうちの少なくとも１つのものの最大寄与率および最小寄与率の積の平方根である、項目１に記載のデジタル／アナログコンバータ。
（項目３）
４つ以上の小数値寄与因子が存在し、
前記Ｎ個の寄与因子の順序性における寄与因子４の平均寄与率対前記Ｎ個の寄与因子の順序性における寄与因子３の平均寄与率の第１の比は、少なくとも１．２であり、
前記Ｎ個の寄与因子の順序性における寄与因子４の平均寄与率対前記Ｎ個の寄与因子の順序性における前記第１の寄与因子の平均寄与率の第２の比は、６未満である、
項目１に記載のデジタル／アナログコンバータ。
（項目４）
５つ以上の小数値寄与因子が存在し、
前記Ｎ個の寄与因子の順序性における寄与因子５の平均寄与率対前記Ｎ個の寄与因子の順序性における寄与因子４の平均寄与率の第３の比は、少なくとも１．２であり、
前記Ｎ個の寄与因子の順序性における寄与因子５の平均寄与率対前記Ｎ個の寄与因子の順序性における前記第１の寄与因子の平均寄与率の第４の比は、１２未満である、
項目１に記載のデジタル／アナログコンバータ。
（項目５）
６つ以上の小数値寄与因子が存在し、
前記Ｎ個の寄与因子の順序性における寄与因子６の平均寄与率対前記Ｎ個の寄与因子の順序性における寄与因子５の平均寄与率の第５の比は、少なくとも１．２であり、
前記Ｎ個の寄与因子の順序性における寄与因子６の平均寄与率対前記Ｎ個の寄与因子の順序性における前記第１の寄与因子の平均寄与率の第６の比は、２０未満である、
項目１に記載のデジタル／アナログコンバータ。
（項目６）
前記アナログ出力は、前記デジタル入力に対して単調関係を有し、前記デジタル入力のインクリメントあたりの前記アナログ出力の最大ギャップサイズは、Ｄ未満である、項目１に記載のデジタル／アナログコンバータ。
（項目７）
前記アナログ出力値は、可変コンデンサの静電容量である、項目１に記載のデジタル／アナログコンバータ。
（項目８）
前記寄与因子は、スイッチと直列のコンデンサである、項目７に記載のデジタル／アナログコンバータ。
（項目９）
前記スイッチは、ＰＩＮダイオードである、項目８に記載のデジタル／アナログコンバータ。
（項目１０）
１つ以上の可変コンデンサを備える整合ネットワークであって、前記１つ以上の可変コンデンサの各々は、
デジタル入力と、
Ｎ個の切替式コンデンサであって、各々が前記デジタル入力および出力によって制御されるオン状態およびオフ状態を有するＮ個の切替式コンデンサと、
前記Ｎ個の切替式コンデンサの各々に結合される相互接続ネットワークであって、前記相互接続ネットワークは、前記Ｎ個の切替式コンデンサの寄与率の和を前記出力の端子間の前記可変コンデンサの静電容量に提供するように構成され、
前記Ｎ個の切替式コンデンサのうちの各１つに対し、
前記Ｎ個の切替式コンデンサのうちの１つのものの寄与率は、前記切替式コンデンサのうちの１つのものの状態が、オフからオンに切り替えられ、全ての残りのＮ－１切替式コンデンサの状態が、同一のままであるときの、前記可変コンデンサ静電容量の変化であり、
前記切替式コンデンサのうちの少なくとも１つのものの寄与率は、前記残りのＮ－１切替式コンデンサの状態に基づいて、ある範囲を横断して変動する、
相互接続ネットワークと
を備え、
前記Ｎ個の切替式コンデンサは、前記可変コンデンサ静電容量への寄与率の各切替式コンデンサの範囲の平均を介して、最小から最大に順序付けられ、
ギャップサイズＤは、前記Ｎ個の切替式コンデンサの第１のものの寄与率の最大値の２倍以下であり、
２からＮに及ぶｋに関して、ｋ番目の切替式コンデンサの最大寄与率は、Ｄ＋切替式コンデンサ１から切替式コンデンサｋ－１の最小寄与率の和以下である、
整合ネットワーク。
（項目１１）
前記切替式コンデンサのうちの少なくとも１つのものの寄与率の範囲は、前記切替式コンデンサのうちの少なくとも１つのものの最大寄与率対前記切替式コンデンサのうちの少なくとも１つのものの最小寄与率の比が少なくとも１．１であるようなものである、項目１０に記載の整合ネットワーク。
（項目１２）
前記Ｎ個の切替式コンデンサの第４のものの平均寄与率対前記Ｎ個の切替式コンデンサのうちの第３のものの平均寄与率の第１の比は、少なくとも１．２であり、
前記Ｎ個の切替式コンデンサの第４のものの平均寄与率対前記Ｎ個の切替式コンデンサの第１のものの平均寄与率の第２の比は、６未満である、
項目１０に記載の整合ネットワーク。
（項目１３）
前記Ｎ個の切替式コンデンサの第５のものの平均寄与率対前記Ｎ個の切替式コンデンサの第４のものの平均寄与率の第３の比は、少なくとも１．２であり、
前記Ｎ個の切替式コンデンサの第５のものの平均寄与率対前記Ｎ個の切替式コンデンサの第１のものの平均寄与率の第４の比は、１２未満である、
項目１０に記載の整合ネットワーク。
（項目１４）
前記Ｎ個の切替式コンデンサの第６のものの平均寄与率対前記Ｎ個の切替式コンデンサの第５のものの平均寄与率の第５の比は、少なくとも１．２であり、
前記Ｎ個の切替式コンデンサの第６のものの平均寄与率対前記Ｎ個の切替式コンデンサの第１のものの平均寄与率の第６の比は、２０未満である、
項目１０に記載の整合ネットワーク。
（項目１５）
前記可変コンデンサ静電容量は、前記デジタル入力に対して単調関係を有し、前記デジタル入力のインクリメントあたりの前記可変コンデンサ静電容量の最大ギャップサイズは、Ｄ未満である、項目１０に記載の整合ネットワーク。
（項目１６）
可変コンデンサを形成する方法であって、前記方法は、
デジタル入力を提供することと、
相互接続トポロジを介して相互に結合されるＮ個の切替式コンデンサを提供することと、
前記相互接続トポロジからのアナログ出力を前記Ｎ個の切替式コンデンサの静電容量寄与率の和として提供することと、
前記Ｎ個のコンデンサを選択し、サブバイナリシーケンスを形成することであって、ｋ番目の切替式コンデンサの最大寄与率は、ギャップサイズＤ＋第１の切替式コンデンサから（ｋ－１）番目の切替式コンデンサの最小寄与率の和以下である、ことと
を含む、方法。
（項目１７）
前記ギャップサイズＤは、前記Ｎ個の切替式コンデンサの第１のものの最大寄与率の２倍以下である、項目１６に記載の方法。
（項目１８）
前記Ｎ個の切替式コンデンサの各々は、静電容量寄与率の和に対してある範囲の寄与率を有し、前記Ｎ個の切替式コンデンサのうちの少なくとも１つのものに関して、本範囲は、前記Ｎ個の切替式コンデンサのうちの少なくとも１つのものの最大対最小の寄与率の比が少なくとも１．１であるようなものである、項目１６に記載の方法。
本明細書は、例えば、以下の項目も提供する。
（項目１）
デジタル／アナログコンバータであって、
デジタル入力と、
Ｎ個の寄与因子であって、各々が前記デジタル入力によって制御されるオン状態およびオフ状態を有するＮ個の寄与因子と、
前記Ｎ個の寄与因子およびアナログ出力の各々に結合される相互接続ネットワークであって、前記相互接続ネットワークは、前記Ｎ個の寄与因子の寄与率の和を前記アナログ出力に提供するように構成され、
前記Ｎ個の寄与因子の各々に対し、
前記Ｎ個の寄与因子のうちの１つのものの寄与率は、前記Ｎ個の寄与因子のうちの１つのものの状態が、オフからオンに変化され、全ての残りのＮ－１個の寄与因子の状態が、同一のままであるときの、前記アナログ出力の変化であり、
前記Ｎ個の寄与因子のうちの少なくとも１つのものの寄与率は、前記アナログ出力が変動されるにつれて変動し、前記Ｎ個の寄与因子のうちの少なくとも１つのものの寄与率の最大対最小の比は、少なくとも１．１である、
相互接続ネットワークと
を備え、
前記Ｎ個の寄与因子は、最小から最大の平均寄与率に順序付けられ、順序性を形成し、
ギャップサイズＤは、前記Ｎ個の寄与因子の第１のものの寄与率の最大値の２倍以下であり、
２からＮに及ぶｋに関して、ｋ番目の寄与因子の最大寄与率は、Ｄ＋寄与因子１から寄与因子ｋ－１の最小寄与率の和以下である、
デジタル／アナログコンバータ。
（項目２）
前記Ｎ個の寄与因子のうちの少なくとも１つのものの平均寄与率は、前記Ｎ個の寄与因子のうちの少なくとも１つのものの最大寄与率および最小寄与率の積の平方根である、項目１に記載のデジタル／アナログコンバータ。
（項目３）
４つ以上の小数値寄与因子が存在し、
前記Ｎ個の寄与因子の順序性における寄与因子４の平均寄与率対前記Ｎ個の寄与因子の順序性における寄与因子３の平均寄与率の第１の比は、少なくとも１．２であり、
前記Ｎ個の寄与因子の順序性における寄与因子４の平均寄与率対前記Ｎ個の寄与因子の順序性における前記第１の寄与因子の平均寄与率の第２の比は、６未満である、
項目１に記載のデジタル／アナログコンバータ。
（項目４）
５つ以上の小数値寄与因子が存在し、
前記Ｎ個の寄与因子の順序性における寄与因子５の平均寄与率対前記Ｎ個の寄与因子の順序性における寄与因子４の平均寄与率の第３の比は、少なくとも１．２であり、
前記Ｎ個の寄与因子の順序性における寄与因子５の平均寄与率対前記Ｎ個の寄与因子の順序性における前記第１の寄与因子の平均寄与率の第４の比は、１２未満である、
項目１に記載のデジタル／アナログコンバータ。
（項目５）
６つ以上の小数値寄与因子が存在し、
前記Ｎ個の寄与因子の順序性における寄与因子６の平均寄与率対前記Ｎ個の寄与因子の順序性における寄与因子５の平均寄与率の第５の比は、少なくとも１．２であり、
前記Ｎ個の寄与因子の順序性における寄与因子６の平均寄与率対前記Ｎ個の寄与因子の順序性における前記第１の寄与因子の平均寄与率の第６の比は、２０未満である、
項目１に記載のデジタル／アナログコンバータ。
（項目６）
前記アナログ出力は、前記デジタル入力に対して単調関係を有し、前記デジタル入力のインクリメントあたりの前記アナログ出力の最大ギャップサイズは、Ｄ未満である、項目１に記載のデジタル／アナログコンバータ。
（項目７）
前記アナログ出力値は、可変コンデンサの静電容量である、項目１に記載のデジタル／アナログコンバータ。
（項目８）
前記寄与因子は、スイッチと直列のコンデンサである、項目７に記載のデジタル／アナログコンバータ。
（項目９）
前記スイッチは、ＰＩＮダイオードである、項目８に記載のデジタル／アナログコンバータ。
（項目１０）
１つ以上の可変コンデンサを備える整合ネットワークであって、前記１つ以上の可変コンデンサの各々は、
デジタル入力と、
Ｎ個の切替式コンデンサであって、各々が前記デジタル入力および出力によって制御されるオン状態およびオフ状態を有するＮ個の切替式コンデンサと、
前記Ｎ個の切替式コンデンサの各々に結合される相互接続ネットワークであって、前記相互接続ネットワークは、前記Ｎ個の切替式コンデンサの寄与率の和を前記出力の端子間の前記可変コンデンサの静電容量に提供するように構成され、
前記Ｎ個の切替式コンデンサのうちの各１つに対し、
前記Ｎ個の切替式コンデンサのうちの１つのものの寄与率は、前記切替式コンデンサのうちの１つのものの状態が、オフからオンに切り替えられ、全ての残りのＮ－１切替式コンデンサの状態が、同一のままであるときの、前記可変コンデンサ静電容量の変化であり、
前記切替式コンデンサのうちの少なくとも１つのものの寄与率は、前記残りのＮ－１切替式コンデンサの状態に基づいて、ある範囲を横断して変動する、
相互接続ネットワークと
を備え、
前記Ｎ個の切替式コンデンサは、前記可変コンデンサ静電容量への寄与率の各切替式コンデンサの範囲の平均を介して、最小から最大に順序付けられ、
ギャップサイズＤは、前記Ｎ個の切替式コンデンサの第１のものの寄与率の最大値の２倍以下であり、
２からＮに及ぶｋに関して、ｋ番目の切替式コンデンサの最大寄与率は、Ｄ＋切替式コンデンサ１から切替式コンデンサｋ－１の最小寄与率の和以下である、
整合ネットワーク。
（項目１１）
前記切替式コンデンサのうちの少なくとも１つのものの寄与率の範囲は、前記切替式コンデンサのうちの少なくとも１つのものの最大寄与率対前記切替式コンデンサのうちの少なくとも１つのものの最小寄与率の比が少なくとも１．１であるようなものである、項目１０に記載の整合ネットワーク。
（項目１２）
前記Ｎ個の切替式コンデンサの第４のものの平均寄与率対前記Ｎ個の切替式コンデンサのうちの第３のものの平均寄与率の第１の比は、少なくとも１．２であり、
前記Ｎ個の切替式コンデンサの第４のものの平均寄与率対前記Ｎ個の切替式コンデンサの第１のものの平均寄与率の第２の比は、６未満である、
項目１０に記載の整合ネットワーク。
（項目１３）
前記Ｎ個の切替式コンデンサの第５のものの平均寄与率対前記Ｎ個の切替式コンデンサの第４のものの平均寄与率の第３の比は、少なくとも１．２であり、
前記Ｎ個の切替式コンデンサの第５のものの平均寄与率対前記Ｎ個の切替式コンデンサの第１のものの平均寄与率の第４の比は、１２未満である、
項目１０に記載の整合ネットワーク。
（項目１４）
前記Ｎ個の切替式コンデンサの第６のものの平均寄与率対前記Ｎ個の切替式コンデンサの第５のものの平均寄与率の第５の比は、少なくとも１．２であり、
前記Ｎ個の切替式コンデンサの第６のものの平均寄与率対前記Ｎ個の切替式コンデンサの第１のものの平均寄与率の第６の比は、２０未満である、
項目１０に記載の整合ネットワーク。
（項目１５）
前記可変コンデンサ静電容量は、前記デジタル入力に対して単調関係を有し、前記デジタル入力のインクリメントあたりの前記可変コンデンサ静電容量の最大ギャップサイズは、Ｄ未満である、項目１０に記載の整合ネットワーク。
（項目１６）
可変コンデンサを形成する方法であって、前記方法は、
デジタル入力を提供することと、
相互接続トポロジを介して相互に結合されるＮ個の切替式コンデンサを提供することと、
前記相互接続トポロジからのアナログ出力を前記Ｎ個の切替式コンデンサの静電容量寄与率の和として提供することと、
前記Ｎ個のコンデンサを選択し、サブバイナリシーケンスを形成することであって、ｋ番目の切替式コンデンサの最大寄与率は、ギャップサイズＤ＋第１の切替式コンデンサから（ｋ－１）番目の切替式コンデンサの最小寄与率の和以下である、ことと
を含む、方法。
（項目１７）
前記ギャップサイズＤは、前記Ｎ個の切替式コンデンサの第１のものの最大寄与率の２倍以下である、項目１６に記載の方法。
（項目１８）
前記Ｎ個の切替式コンデンサの各々は、静電容量寄与率の和に対してある範囲の寄与率を有し、前記Ｎ個の切替式コンデンサのうちの少なくとも１つのものに関して、本範囲は、前記Ｎ個の切替式コンデンサのうちの少なくとも１つのものの最大対最小の寄与率の比が少なくとも１．１であるようなものである、項目１６に記載の方法。
【図面の簡単な説明】
【0015】
本開示の種々の目的および利点およびより完全な理解は、付随の図面と関連して検討されるとき、以下の詳細な説明および添付の請求項を参照することによって明白となり、かつより容易に理解される。
【0016】
【0017】
【0018】
【0019】
【0020】
【0021】
【0022】
【0023】
【0024】
【0025】
【0026】
【0027】
【0028】
【0029】
【0030】
【0031】
【0032】
【0033】
【0034】
【0035】
【0036】
【発明を実施するための形態】
【0037】
切替式コンデンサを利用する可変コンデンサの状況において現れる問題は、各切替式コンデンサが、可変コンデンサの総静電容量に応じて、切り替えられるとき、可変量を総静電容量に寄与することである。例えば、図１３と組み合わせて、図６に図示されるように、可変コンデンサ（例えば、２０２または２０４）の総静電容量が、１ｎＦ等、低い場合、４．１７ｐＦ寄与率を伴う７．５ｐＦ小数値コンデンサ（本７．５ｐＦコンデンサを回路内に切り替えることは、公称上、可変コンデンサの総静電容量を４．１７ｐＦ変化させるはずであることを意味する）は、実際には、合計４．４ｐＦを寄与し得る一方、その同一７．５ｐＦ小数値コンデンサは、可変コンデンサの総静電容量が、３．５ｎＦ等、高いとき、３．３ｐＦのみを寄与し得る。本変動性は、部分的に、可変コンデンサ内のコンデンサを共通入力および出力ノードに接続するために使用される構造の寄生効果の結果である。後で詳細に議論される図６－１０におけるプロットは、スイッチ構成の関数としてのコンデンサに関してシミュレートされた静電容量値の実施例を示す。スイッチ構成は、本明細書では、可変コンデンサのための静電容量を生産するために可変コンデンサの内外に切り替えられている切替式コンデンサのある組み合わせを意味するために使用される。
【0038】
例えば、図６では、スイッチ構成の関数としての７．５ｐＦコンデンサの静電容量寄与率のシミュレートされたプロットが見られる。スイッチ構成は、オンまたはオフである、したがって、切替式コンデンサを可変コンデンサの内外に結合する、スイッチの異なる構成を示す。スイッチ構成の各々に対し、ｙ－軸上に示されるように、本７．５ｐＦコンデンサのための結果として生じる静電容量寄与率が存在する。本非限定的実施例では、可変コンデンサ内に切り替えられる切替式コンデンサの数が増加するにつれて、７．５ｐＦコンデンサからの寄与率は、概して、減少する（但し、スイッチ構成が増加するにつれた局所値は、実際には、上下する）。これらのシミュレートされた結果を導出するために、７．５ｐＦコンデンサは、全てのスイッチ構成のために、オンおよびオフに切り替えられ、全てのスイッチ構成のために、これらの２つの状態間の静電容量差、すなわち、寄与率を決定する。構成要素公差もまた、本変動性に寄与し得る。図６－１０に示されるシミュレーションは、静電容量寄与率とスイッチ構成との間の下方関係であるように現れる内容を示すが、これは、例証にすぎず、他の実施形態では、最小寄与率および最大寄与率は、プロット内の任意の場所に生じ得ることに留意されたい。
【0039】
従来、切替式コンデンサを利用する可変コンデンサは、４０ｐＦ等の１つ以上の「完全値寄与因子」とともに、５ｐＦ、１０ｐＦ、および２０ｐＦ等の「小数値寄与因子」のバイナリシーケンスから形成される。本実施例では、これらの４つのコンデンサのみが、可変コンデンサ内に実装される場合、結果として生じる可変コンデンサは、５０ｐＦの「基線値」（全ての切替式コンデンサが可変コンデンサ外に切り替えられた状態の静電容量寄与率）を有し得、したがって、５０～１２５ｐＦの静電容量に寄与し得る。１２５ｐＦの最大寄与率は、「オン」または可変コンデンサ内に切り替えられるときの、基線値５０ｐＦ＋全４つのコンデンサの寄与率７５ｐＦ（５＋１０＋２０＋４０）から生じ、これは、１２５ｐＦを与える。これらの値は、４つのコンデンサの実際の値ではなく、むしろ、単に、これらのコンデンサのうちの１つが切り替えられるときに生じる静電容量の変化であることに留意されたい。５０ｐＦ寄与率を提供する、最低スイッチ構成は、０（可変コンデンサの最低値）のスイッチ構成またはデジタルコンデンサ設定を有することができ、最高スイッチ構成、３１（または別の便宜的数、例えば、１）のスイッチ構成またはデジタルコンデンサ設定に対応する、１２５ｐＦ寄与率を提供する。本実施例では、寄与率は、５ｐＦステップサイズを有することができる。言い換えると、０～３１のデジタル入力は、総静電容量値間の５ｐＦステップに伴って、可変コンデンサアナログ出力を５０～１２５ｐＦに設定する。
【0040】
本可変コンデンサが、３つの付加的完全値４０ｐＦコンデンサを含むように修正された場合、基線寄与率は、５０ｐＦから６６ｐＦまで増加し得、可変コンデンサは、６６ｐＦ～２６１ｐＦ（６６＋４０×４＋２０＋１０＋５＝２６１）に寄与し得る。これらの小数値および完全値コンデンサの組み合わせを可変コンデンサ内に切り替えることによって、最小（例えば、６６ｐＦ）と最大（例えば、２６１ｐＦ）との間の静電容量値の範囲が、達成されることができる。そのような可変コンデンサに関して、スイッチ構成またはデジタル入力が１ずつインクリメントされるときのコンデンサ寄与率における予期されるステップ（「ステップサイズ」）は、再び、５ｐＦ、すなわち、最小小数値寄与因子と同一値であり得る。実際は、実際のステップサイズは、予期されるステップサイズより何倍も大きくあり得ることが見出されている。より大きいステップサイズは、達成され得るコンデンサ値におけるギャップにつながり得る。典型的には、整合ネットワークは、コンデンサ値におけるギャップがある閾値、例えば、５ｐＦを下回る、十分な公差を伴って、整合ネットワークの入力インピーダンスを所望の入力インピーダンスに整合させ得るように設計される。したがって、これらのギャップは、それらが、ある状況では、整合をインピーダンス整合不可能なままにするため、問題となる。
【0041】
これらの問題に対する本明細書に開示される解決策を図示することに役立つために、図３Ａは、本開示の側面を具現化する、可変コンデンサ回路図を図示する。特に、図３Ａは、切替式コンデンサを利用する可変コンデンサを図示する。図３Ａでは、コンデンサＣ１－ＣＮは、それぞれ、スイッチＳＷ１－ＳＷＮと直列である。各スイッチは、オフ状態静電容量ＣＳＷを有し、コンデンサおよびスイッチは、相互接続ネットワークを通して接続される。分析目的のために、相互接続ネットワークは、コンデンサおよびスイッチを可変コンデンサの端子に接続するネットワークの影響をモデル化すべきであって、スイッチドライバ等の寄生要素を含み得る。可変コンデンサの本モデルから、図３Ｂに示されるもの等の可変コンデンサの等価ネットワークが、導出され得、その中で、寄生直列インダクタンスＬＳが、ネットワークから抽出される。本寄生インダクタンスは、整合ネットワークの設計内に含まれることができる。ＬＳ等の寄生要素を除去した後に残る図３ＢにおけるコンデンサＣは、コンデンサのさらなる分析において使用されるコンデンサ値である。これは、些細な詳細のように思われるが、公称寄生要素を除去しないことは、特定の切替式コンデンサが総静電容量が変動されるにつれて総静電容量に寄与する、値の範囲の決定を難しくすることにつながる。例えば、図３ＢにおけるＣが２０ｎＨインダクタ（図３ＢにおけるＬｓ）と直列において１～４ｎＦで変動する、コンデンサは、図３Ａおよび３Ｂでは、１３．５６ＭＨｚで測定されるとき、１．１７ｎＦ～９．５４ｎＦで変動する、Ｃｅを生産するであろう。寄生要素は、異なる周波数においてＣｅを測定し、回路モデルを測定されたデータに適合させ、図３ＢにおけるＣが周波数に依存しないと仮定することによって抽出され得る。
【0042】
先行技術は、コンデンサ公差の問題に基づいて、可変コンデンサ値における上記のギャップに対処することを模索しているが、寄生は、これらのギャップをコンデンサ公差のみが検討されるときに予期されるものよりさらに大きくし得る。すなわち、各小数値コンデンサは、コンデンサ設定によって与えられる総静電容量に応じて、可変寄与率を有する。コンデンサのより多くのものが、可変コンデンサ内に切り替えられるにつれて、コンデンサのうちの任意の１つ、特に、より小さいものからの寄与率は、変化する。これは、単に、寄生ではない、デバイス公差によって生じるギャップを検討する、先行技術によって予期されるものより大きいギャップにつながり得る。
【0043】
図４は、バイナリ小数値コンデンサ値が、図３Ａに描写されるような回路において使用され、総静電容量値間のギャップにつながる、スイッチ構成の関数としての可変コンデンサの総静電容量を示す。図３Ａを参照すると、スイッチ構成は、
として定義され、式中、Ｍは、可変コンデンサ内に切り替えられる、完全値コンデンサの数であって、Ｎｆｒａｃは、小数値コンデンサの数であって、Ｓｋは、スイッチＳＷｋがオンであるとき、１であって、スイッチＳＷｋがオフであるとき、ゼロである。小数のスイッチを採用する切替式可変コンデンサに関しては、単に、スイッチが小数値または完全値コンデンサと関連付けられるかどうかに関係なく、あらゆる可能性として考えられるスイッチ構成を検討することができるが、これは、多数の完全値コンデンサ（例えば、１５を上回るまたは２０を上回る）を伴う切替式可変コンデンサに関しては、非実践的となる。例えば、５つの小数値および４５の完全値コンデンサを伴う可変コンデンサの例を検討する。小数値コンデンサの全ての組み合わせを検討するが、定義されたシーケンスにおいて完全値コンデンサをオンにすると、検討される可能性として考えられる組み合わせの数は、４６×２５＝１４７２である。小数値と完全値コンデンサとの間の区別を行わず、あらゆる可能性として考えられる組み合わせを検討すると、可能性として考えられる組み合わせの数は、２５０であって、これは、天文学的数である（測定が１マイクロ秒毎に行われる場合、全ての構成を測定するために３５年かかるであろう）。
【化3】
として定義され、式中、Ｍは、可変コンデンサ内に切り替えられる、完全値コンデンサの数であって、Ｎｆｒａｃは、小数値コンデンサの数であって、Ｓｋは、スイッチＳＷｋがオンであるとき、１であって、スイッチＳＷｋがオフであるとき、ゼロである。小数のスイッチを採用する切替式可変コンデンサに関しては、単に、スイッチが小数値または完全値コンデンサと関連付けられるかどうかに関係なく、あらゆる可能性として考えられるスイッチ構成を検討することができるが、これは、多数の完全値コンデンサ（例えば、１５を上回るまたは２０を上回る）を伴う切替式可変コンデンサに関しては、非実践的となる。例えば、５つの小数値および４５の完全値コンデンサを伴う可変コンデンサの例を検討する。小数値コンデンサの全ての組み合わせを検討するが、定義されたシーケンスにおいて完全値コンデンサをオンにすると、検討される可能性として考えられる組み合わせの数は、４６×２５＝１４７２である。小数値と完全値コンデンサとの間の区別を行わず、あらゆる可能性として考えられる組み合わせを検討すると、可能性として考えられる組み合わせの数は、２５０であって、これは、天文学的数である（測定が１マイクロ秒毎に行われる場合、全ての構成を測定するために３５年かかるであろう）。
【0044】
図５は、スイッチ構成が１ずつインクリメントされるにつれた可変コンデンサに関する静電容量の漸増の１つの例証を示す。図４および図５から、大ギャップが総静電容量に存在することが分かり得る。ギャップは、予期される５ｐＦギャップ（最小小数値寄与因子は、本実施例では、５ｐＦであるため）の約８倍であって、図３Ａの相互接続ネットワークの効果と、図６－１０に描写されるように、総静電容量が変動するにつれた可変コンデンサの総静電容量に対する切替式コンデンサの結果として生じる変化する寄与率とを考慮しないことの結果である。
【0045】
提案される解決策は、限定ではないが、図３Ａの相互接続ネットワークの影響および構成要素公差を含む、全ての効果の影響を検討し、可変コンデンサを設計するとき、（「バイナリ」シーケンスではなく）小数値の「サブバイナリ」シーケンスを選定することである。
【0046】
本開示の目的のために、「サブバイナリ」シーケンスは、連続数間の比が２未満である、数のシーケンスである。例えば、コンデンサ値の場合、バイナリシーケンスは、５ｐＦ、１０ｐＦ、２０ｐＦ、および４０ｐＦを含み得、各値は、前の値を２倍上回る一方、サブバイナリシーケンスは、５ｐＦ、８．４ｐＦ、１４．１ｐＦ、２３．８ｐＦ、および４０ｐＦ、または５ｐＦ、７．６ｐＦ、１１．６ｐＦ、１７．６ｐＦ、２６．７ｐＦ、および４０ｐＦを含み得、各値は、前の値を２倍未満上回る。また、本明細書に開示されるサブバイナリシーケンスは、先行技術のバイナリ均等物におけるものよりともにより近い値を伴うため、１つ以上の余剰コンデンサ（寄与因子）が、シーケンスが従来のバイナリシーケンスと同一値範囲を網羅し得ることを確実にするために可変コンデンサ内で必要とされ得ることに留意されたい。例えば、値５（小数値）、１０（小数値）、２０（小数値）、および４０（完全値）を含む、バイナリシーケンスの範囲を網羅するために、一例示的サブバイナリシーケンスは、同一範囲（例えば、５（小数値）、８．４（小数値）、１４．１（小数値）、２３．８（小数値）、および４０（完全値））を網羅するために付加的小数値を含み得る。したがって、提案される解決策は、ある意味では、実際には、複雑性、コスト、および構成要素を追加し、したがって、当業者に明白な設計選択肢ではないであろう。
【0047】
図１１は、合計Ｎ個の切替式コンデンサおよびｍａｘＣの最大コンデンサ値を伴う、切替式コンデンサを利用する可変コンデンサにおいて、コンデンサ値のサブバイナリシーケンスを作成し、可変コンデンサ値（可変コンデンサの総静電容量）における最大ギャップｄＣを超えないことを確実にするための手順を示す。図１１の方法１１００は、例示的回路および図６－１０に示されるその静電容量プロットを参照して説明されるであろう。手順（ブロック１１０５）を開始する前に、図３Ａに示されるような可変コンデンサの初期設計が、分析されることができる。図３Ａの相互接続ネットワークの性質は、標準的技法（例えば、電磁場（例えば、ＨＦＳＳ）および回路分析（例えば、ＳＰＩＣＥおよびＭＡＴＬＡＢ（登録商標））シミュレーションソフトウェア）を使用して分析されることができる。相互接続ネットワークの性質が既知である状態で、使用され得る切替式コンデンサ値の初期推定値（例えば、５、１０、２０、および４０ｐＦ等の寄与率のバイナリシーケンスを、例えば、６ｐＦのスイッチ静電容量の推定値とともに仮定することは、８．５、１４．２、２４．８、および４５．３ｐＦのシーケンスをもたらす）を用いて、可変コンデンサの総静電容量が、全てのスイッチ構成のために計算されることができる。公称寄生要素が、回路から除去されると、図３Ｂ等の等価回路に辿り着くことができる。スイッチ構成（図６－１０におけるｘ－軸）の各々に対し、各切替式コンデンサは、スイッチ構成の関数として、可変コンデンサの総静電容量（図３ＢにおけるＣ）に対する切替式コンデンサのシミュレートされた寄与率を見出すために、可変コンデンサ回路の内外に切り替えられる。本手順の結果は、切替式コンデンサの各々に対し、シミュレートされた最小寄与率およびシミュレートされた最大寄与率を含む、可変コンデンサ内の全ての切替式コンデンサのための図６に描写されるようなデータのセットとなる。例えば、図６の７．５ｐＦコンデンサは、約４．４ｐＦの最大寄与率Ｃｍａｘ（１）と、約３．３ｐＦの最小寄与率Ｃｍｉｎ（１）とを有する。本タイプのデータは、可変コンデンサ内の切替式コンデンサの各々に対し、シミュレートされることができる。例えば、図６－１０は、７つの小数値および１３の完全値切替式コンデンサを有する、可変コンデンサ内の２０の切替式コンデンサのうちの４つに関するデータを表す。切替式コンデンサ毎のこれらのデータのセットからのＣｍａｘおよびＣｍｉｎを前提として、方法１１００は、次いで、切替式コンデンサの各々に対し、これらのシミュレートされた最小寄与率および最大寄与率を使用し、ステップの反復セットを実施し、先行技術に見られる値間のギャップ（例えば、図４におけるギャップ）を低減させる、最適切替式コンデンサ値を決定することができる。
【0048】
特に、図１１は、第１の小数値が、所望のギャップサイズｄＣ未満の最大寄与率Ｃｍａｘ（１）を有するように選択され、全ての後続小数値が、次の小数値の最大寄与率Ｃｍａｘ（ｋ）が、全ての以前に選定された小数値の最小寄与率の和＋最大ステップサイズに等しいまたはそれ未満であるように選択されることができる、方法１１００を示す。方程式形態では、これは、ｋ＞１である、ｋ番目の寄与因子に関して、以下のように記述され得る。
【化4】
【0049】
これは、典型的バイナリシーケンスよりも１つ以上の付加的小数値を含有し得る小数値のサブバイナリ昇順セットをもたらす。さらに、いったんＣｍａｘ（ｋ）値が、決定されると、実際のコンデンサは、選択が、多くの場合、標準的コンデンサ値に限定されること（故に、Ｃｍａｘ（ｋ）は、ある値に等しいまたはそれ未満となるという概念）を念頭に置いて選択されることができる。
【0050】
例えば、シミュレーションは、第１の小数値が、５ｐＦの最大寄与率Ｃｍａｘ（１）と、３ｐＦの最小寄与率Ｃｍｉｎ（１）とを有することを示し得る（例えば、寄生および公差効果を考慮する）。方程式１を使用して、第２の小数値の最大寄与率Ｃｍａｘ（２）は、第１の小数値の最小寄与率＋所望のステップサイズ、すなわち、３ｐＦ＋５ｐＦ＝８ｐＦに等しいまたはそれ未満となり得る。さらにシミュレーションは、６ｐＦの本第２の小数値に関する最小寄与率Ｃｍｉｎ（２）を示すことができる。方程式１は、次いで、第１および第２の小数値の最小寄与率（３ｐＦ＋６ｐＦ＝９ｐＦ）＋ステップサイズ（例えば、５ｐＦ）、すなわち、３ｐＦ＋６ｐＦ＋５ｐＦ＝１４ｐＦに等しいまたはそれ未満である、第３の小数値に関するＣｍａｘ（３）を与える。シミュレーションは、次いで、第３の小数値の最小寄与率Ｃｍｉｎ（３）が１１ｐＦであることを示し得る。方程式１は、次いで、前の小数値に関する最小小数値の和＋ステップサイズ、すなわち、３ｐＦ＋６ｐＦ＋１１ｐＦ＋５ｐＦ＝２５ｐＦに等しいまたはそれ未満の第４の小数値に関するＣｍａｘ（４）を与える。シミュレーションは、次いで、１９ｐＦの本第４の小数値に関する最小寄与率Ｃｍｉｎ（４）を示し得る。したがって、５ｐＦの本例示的ステップサイズｄＣに関して、最初の４つの小数値の最大寄与率は、５ｐＦ、８ｐＦ、１４ｐＦ、および２５ｐＦに等しいまたはそれ未満であり得る。
【0051】
小数値コンデンサに関するこれらの最大寄与率Ｃｍａｘ（ｋ）を前提として、完全値コンデンサに関する最大寄与率が、選択されることができる。完全値コンデンサもまた、方程式１を使用し、したがって、３ｐＦ＋６ｐＦ＋１１ｐＦ＋１９ｐＦ＋５ｐＦ＝４４ｐＦに等しいまたはそれ未満のＣｍａｘ（５）を有する。本Ｃｍａｘ（５）を有する、任意の数の完全値コンデンサが、実装されてもよい。
【0052】
これらの最大寄与率Ｃｍａｘ（ｋ）を前提として、これらの最大寄与率をもたらす、実際のコンデンサ値Ｃ（ｋ）が、次いで、コンデンサが標準的値となることを念頭に置いて選択され、したがって、実際のコンデンサ値は、上記で決定された計算されるＣ（ｋ）値に対応しなくてもよい。いったん実際のコンデンサ値が、選択されると、サブバイナリ解決策は、反復され、選択されたコンデンサ値が、依然として、実行可能解決策につながることを確実にし得、必要に応じて、選択されたコンデンサへの変更が行われ得る。
【0053】
図１１の詳細が、ここで、議論が進むにつれて具体的実施例を使用して述べられるであろう。第１の切替式コンデンサｋ＝１（ブロック１１１０）から開始し、ブロック１１１５が、第１の切替式コンデンサに関する図６等のデータのセット（例えば、静電容量Ｃ（１）＝７．５ｐＦ）を展開し、第１の切替式コンデンサに関するシミュレートされた寄与率の範囲（例えば、図６に従って、３．２７～４．３８ｐＦ）を見出す。図３Ａのスイッチ静電容量ＣＳＷ（例えば、６ｐＦ）を用いると、Ｃ１とＳＷ１の組み合わせの予期される寄与率は、オン状態およびオフ状態におけるその組み合わせられた静電容量間の差異（例えば、７．５－１／（１／７．５＋１／６）ｐＦ＝４．１７ｐＦ）となる（図３ＡにおけるＣｋは、図１１ではＣ（ｋ）であることに留意されたい）。図６の実施例では、実際の静電容量寄与率は、予期される４．１７ｐＦ寄与率の７８％～１０５％で変動する。ブロック１１１５は、次いで、最大ギャップｄＣ（例えば、５ｐＦ）を標的化し、最大ギャップｄＣ以下である、第１のコンデンサの最大寄与率Ｃｍａｘ（１）をもたらすものとなるはずである、第１の切替式コンデンサＣ（１）の値を決定する。実施例では、第１の切替式コンデンサの公称寄与率は、５／１．０５＝４．７６ｐＦであって、最大寄与率が５ｐＦ（すなわち、実際の寄与率とシミュレートされたデータ（例えば、図６）によって決定された予期される寄与率および計算を通して取得される予期される寄与率の最大比によって除算される、ギャップサイズｄＣ）未満であることを確実にする。
【0054】
図６の実施例に戻ると、切替式コンデンサは、したがって、
以下の静電容量Ｃ（１）を有するはずである。ブロック１１１５は、次いで、コンデンサ公差を本計算された値から減算し、第１の切替式コンデンサの所望の静電容量Ｃ（１）に辿り着くことができる。本実施例では、０．５ｐＦのコンデンサ公差を仮定して、第１の切替式コンデンサに関する最大静電容量Ｃ（１）、７．７３ｐＦ（例えば、８．２３ｐＦ－０．５ｐＦ）である。ブロック１１１５は、次いで、本実施例では７．５ｐＦである、Ｃ（１）より小さい、最も近い標準的静電容量を決定することができる。したがって、ステップ１１１５において決定されるような本実施例における第１の切替式コンデンサ静電容量Ｃ（１）は、７．５ｐＦである。
【化5】
以下の静電容量Ｃ（１）を有するはずである。ブロック１１１５は、次いで、コンデンサ公差を本計算された値から減算し、第１の切替式コンデンサの所望の静電容量Ｃ（１）に辿り着くことができる。本実施例では、０．５ｐＦのコンデンサ公差を仮定して、第１の切替式コンデンサに関する最大静電容量Ｃ（１）、７．７３ｐＦ（例えば、８．２３ｐＦ－０．５ｐＦ）である。ブロック１１１５は、次いで、本実施例では７．５ｐＦである、Ｃ（１）より小さい、最も近い標準的静電容量を決定することができる。したがって、ステップ１１１５において決定されるような本実施例における第１の切替式コンデンサ静電容量Ｃ（１）は、７．５ｐＦである。
【0055】
本実施例では、最小寄与率および最大寄与率をシミュレートするために使用されるコンデンサと、ブロック１１１５を介して選択されたコンデンサは、同一である。しかしながら、他の場合には、シミュレートされたコンデンサとブロック１１１５によって選択されたものは、異なり得る。これらの場合では、後続分析（すなわち、全ての切替式コンデンサ値を計算後、回路が、新しいコンデンサ値を用いて分析され、図１１の全ての計算が、繰り返される）は、典型的には、切替式コンデンサ値の最終セットＣ（ｋ）に短時間で収束する。手元にある、第１のコンデンサ値Ｃ（１）を用いる場合、第２のコンデンサ値Ｃ（２）の決定は、最大ステップサイズｄＣおよび第１のコンデンサ値Ｃ（１）の最小寄与率を伴う。したがって、第１の切替式コンデンサの最小寄与率が、決定される（ブロック１１２５）。第１のコンデンサＣ１の最小の予期される寄与率Ｃｍｉｎ（１）は、０．７８×［（７．５－０．５）－１／（１／（７．５－０．５）＋１／６））ｐＦ＝２．９４ｐＦとして計算され、これは、図６に見られるシミュレートされた最小値未満であることが分かり、これは、寄生効果のみを考慮し、構成要素公差を考慮しない。第２の小数値は、第２の小数値の最大寄与率Ｃｍａｘ（２）が、第１の小数値の最小寄与率Ｃｍｉｎ（１）＋最大ステップサイズｄＣに等しいまたはそれ未満であるまま、可能な限り大きくなるように選択されることができる（ｋ＝２である、ステップ１１２５）。本実施例では、第２のコンデンサＣ２の最大寄与率Ｃｍａｘ（２）は、したがって、２．９４＋５ｐＦ＝７．９４ｐＦに等しいまたはそれ未満となるはずである。総静電容量に対するＣ２のシミュレートされた最大寄与率およびシミュレートされた最小寄与率Ｃｍａｘ（２）およびＣｍｉｎ（２）は、それぞれ、シミュレーションおよび上記に記載のような計算を介して、再び、見出される。我々の実施例では、図７は、１１ｐＦの値を有する、Ｃ２に関する本シミュレーションを示す。図７から、総静電容量に対するＣ２の寄与率は、Ｃ２の予期される寄与率の７５％～１０３％であることが見出される。Ｃ２の予期される寄与率は、したがって、７．９４／１．０３ｐＦ＝７．７ｐＦ以下となるはずであって、これは、ひいては、Ｃ２が１１．６６ｐＦ以下となるはずであることを意味する。２％コンデンサ公差を仮定すると、Ｃ（２）の最大値は、１１．６６／１．０２ｐＦ＝１１．４３ｐＦ以下となるはずである。１１．４３ｐＦ未満である、最大の標準的コンデンサ値は、１１ｐＦである。Ｃ２の値Ｃ（２）は、したがって、１１ｐＦに等しくなるように選択され、これは、また、シミュレーションにおいて使用される同一値にも生じる。Ｃ（２）＝１１ｐＦの本選択されたコンデンサ値は、ｍａｘＣ以下であって、これは、本実施例では、スイッチが取り扱え得る最大電流に基づいて、１８０ｐＦに設定され（ブロック１１３０）、したがって、方法１１００は、（ブロック１１３５）を反復し、切替式コンデンサ（Ｎ）の総数に到達していないため（ブロック１１２０）、Ｃ（３）に関するコンデンサ値を選定する（ブロック１１２５）。
【0056】
Ｃ２の最小寄与率Ｃｍｉｎ（２）は、方法１１００がその計算を通してループするにつれて、
等と続くように見出される。
【化6】
等と続くように見出される。
【0057】
方法１１００は、全ての寄与因子が考慮されるまで（すなわち、決定１１２０または１１５０においてｎｋ＜Ｎ＋１であるとき）、ステップ１１２５を通してループされ得る。これは、小数値のサブバイナリ昇順セットをもたらし、これは、典型的バイナリシーケンスを１つ以上の付加的小数値を含有し得る。プロセスは、Ｎ個の小数値が選択され、完全値コンデンサが必要とされなくなると、またはいくつかの完全値コンデンサがステップ１１４０において選択されると、ステップ１１２０において終了することができる。多くの完全値コンデンサが要求され得るため、完全値コンデンサに関する最大寄与率が、ステップ１１２５において決定されるとき、全ての完全値コンデンサに関する最大値を使用すべきである。実施例として、図９および１０を参照すると、コンデンサＣ（１０）は、予期される寄与率の最大１．０７に、コンデンサＣ（２０）は、予期される寄与率の最大１．０９に寄与することが見出される。全ての完全値コンデンサを検討すると、最大値と予期される寄与率の最大比が、１．１０であることが見出され得、したがって、係数１．１が、完全値コンデンサがとるべき最大値を見出すために使用されるべきである。
【0058】
前述に記載されるように、１つ以上の余剰ビットが、バイナリシーケンスの範囲を網羅するためにサブバイナリシーケンスにおいて必要とされ得るため、本明細書に開示される解決策は、複雑性およびコストをこれまでの試みに追加する。追加された複雑性およびコストにもかかわらず、サブバイナリシーケンスは、予想外にも、より小さいギャップを可能にし、ユーザまたは管理者が、信頼性を持って、最大ステップサイズを選択することを可能にし、それによって、整合のより正確な調整を可能にする。
【0059】
図１２は、コンデンサ値のサブバイナリシーケンスを作成し、それぞれ、ｍａｘＣの最大の可能性として考えられるコンデンサ値を有する合計Ｎ個の切替式コンデンサを伴う、切替式コンデンサを利用する可変コンデンサ内で可変コンデンサ値における最大ギャップｄＣを超えないことを確実にするための手順の別の実施形態を図示する。最初に、ブロック１２１０では、図３Ａにおける可変コンデンサ等、相互接続ネットワークによって接続されるＮ個の切替式コンデンサを伴う可変コンデンサのシミュレーションが、作成され、初期コンデンサ値が、切替式コンデンサのために選定される。本シミュレーションを使用して、相互接続ネットワークの性質が、次いで、ブロック１２１５において分析され、図３Ｂにおける回路等、公称寄生要素を伴わない等価回路が、それらの性質を使用して発生される。次に、ブロック１２２０では、可変コンデンサの総静電容量に対する各切替式コンデンサの寄与率のシミュレートされた範囲が、スイッチ構成の各々に対し、見出される。切替式コンデンサのシミュレートされた寄与率を見出すために、各切替式コンデンサは、可変コンデンサ回路の内外に切り替えられ、２つのスイッチ状態における可変コンデンサの静電容量間の差異が、切替式コンデンサのシミュレートされた寄与率であると決定される。本寄与率決定プロセスは、全てのスイッチ構成のために繰り返され、スイッチ構成と図６－１０等における各切替式コンデンサのシミュレートされた寄与率との間のマッピングを発生させる。ブロック１２２１は、コンデンサおよびスイッチが取り扱え得る最大電流に基づいて、完全値切替式コンデンサに関する最大静電容量ｍａｘＣを計算する。
【0060】
次いで、第１の切替式コンデンサｋ＝１（ブロック１２２５）から開始し、可変コンデンサの静電容量における最大許容可能ギャップｄＣが、ブロック１２３０において選定され、第１のスイッチコンデンサの静電容量Ｃ（１）が、そのシミュレートされた最大寄与率Ｃｍａｘ（１）が、依然として、ｄＣ未満であるまま、可能な限り大きくなるように選定される。Ｃｍａｘ（１）が、ブロック１２２０において生産されたシミュレーション寄与率データを使用して見出され、次いで、第１の切替式コンデンサのスイッチ部分の静電容量および第１の切替式コンデンサの公差とともに使用され、第１の切替式コンデンサの最大の所望の静電容量を計算する。ブロック１２３０は、次いで、本最大の所望の静電容量より小さい、最も近い標準的静電容量を決定し、その最も近い標準的静電容量値を第１の切替式コンデンサにＣ（１）として割り当て得る。方法１２００は、次いで、第２の切替式コンデンサｋ＝２（ブロック１２３５）に進み、本切替式コンデンサが、ブロック１２４０において、切替式コンデンサの総数Ｎ内に含まれるかどうかをチェックする。本次の切替式コンデンサが、スイッチコンデンサの総数内に含まれない場合、方法１２００は、可変コンデンサ内の全ての切替式コンデンサが静電容量値を割り当てられているため、ブロック１２８５における終了に進む。そうでなければ、方法１２００は、ブロック１２５０において継続し、静電容量値をこれまで割り当てられた全ての切替式コンデンサの最小の予期される寄与率Ｃｍｉｎ（ｋ）が、ｄＣとともに加算され、Ｃｍａｘ（ｋ）に関する上限を提供する（ブロック１２５５）。各Ｃｍｉｎ（ｋ）値が、コンデンサ公差を考慮して、ブロック１２２０において生産されるシミュレーション寄与率データおよび各切替式コンデンサの予期される寄与率を使用して計算される。ブロック１２５５は、次いで、本最大所望の静電容量寄与率Ｃｍａｘ（ｋ）に等しいまたはそれ未満の最大寄与率をもたらす、最も近い標準的静電容量を決定し、その最も近い標準的静電容量値を電流切替式コンデンサにＣ（ｋ）として割り当てる。
【0061】
次に、割り当てられたコンデンサ値Ｃ（ｋ）が、ブロック１２６５において、完全値コンデンサの最大静電容量ｍａｘＣ（ブロック１２２１を思い出されたい）と比較される。電流切替式コンデンサの割り当てられた値Ｃ（ｋ）が、完全値切替式コンデンサに関する最大静電容量ｍａｘＣを超える場合、Ｃ（ｋ）は、ブロック１２７０において、ｍａｘＣに等しくなるように上書きされる。加えて、残りの切替式コンデンサもまた、ブロック１２８０において決定されるように、反復数が切替式コンデンサの総数Ｎを上回る切替式コンデンサ数に到達するまで、ブロック１２７５において、次の切替式コンデンサに繰り返し反復し、ブロック１２７０において、それにｍａｘＣの値を割り当てることによって、ｍａｘＣのコンデンサ値を割り当てられる。そうでなければ、ブロック１２５５において割り当てられるＣ（ｋ）が、ｍａｘＣを超えない場合、方法１２００は、ブロック１２６０において、次の切替式コンデンサに継続し、ブロック１２４０から開始して、上記に説明されるプロセスを繰り返す。
【0062】
図１３は、図１１の手順に従って計算されるコンデンサ値を伴う、切替式コンデンサを使用する可変コンデンサに関するスイッチ構成の関数としての総静電容量（図３ＢにおけるＣ）の実施例を示す。図１４は、スイッチ構成がスイッチ構成の関数として１ずつインクリメントされるときの、コンデンサ値のステップを示す。図１４は、図１１の手順が、コンデンサ値のステップが所望の最大ステップサイズｄＣを超えない（すなわち、図示されるステップのいずれも、５ｐＦを上回らない）ことを確実にすることの確認である。
【0063】
小数値および完全値コンデンサに関する計算された寄与率を前提として、可変コンデンサに印加されるデジタル入力であり得る、コンデンサ設定と、可変コンデンサの結果として生じる静電容量との間に、線形または単調関係を有することが望ましくあり得る。図１３は、可変コンデンサ静電容量と方法１１００を使用して選定される切替式コンデンサ値を伴う可変コンデンサのためのスイッチ構成との間の関係を示す。したがって、方法１１００および１２００に対する付加的ステップは、コンデンサ設定とスイッチ構成との間のマッピングを決定するステップを含んでもよい。本プロセスは、最大ステップが所望のステップサイズより小さいことを確実にするために、上記に説明されるように選定される値を伴うコンデンサを組み込む、物理的に構築された可変コンデンサのために実施される。コンデンサ値が計算される方法のため、全てのスイッチ構成が使用される場合、０～１（または０～２０４７または別の好ましいマッピング）のコンデンサ設定が、単調増加方式において最小から最大値までの実際の可変コンデンサ静電容量に対応し、所望のステップサイズｄＣより大きいステップが存在しないように、コンデンサ設定にマッピングされたスイッチ構成のシーケンスを見出し得ることが保証される。図１５は、水平軸上のコンデンサ設定と、垂直軸上のスイッチ構成との間のそのようなマッピングの実施例である。垂直軸は、水平軸上のコンデンサ設定に対応するはずであるコンデンサ値に最も近整合する、コンデンサ値をもたらす、スイッチ構成である。プロセスは、例えば、ネットワーク分析器を用いて、全てのスイッチ構成のための静電容量を測定し、図３Ｂ等のモデルに辿り着くために公称寄生要素を除去し、次いで、離散化されたコンデンサ設定のそれぞれに最も近い、それらのスイッチ構成を選択するステップを伴う。コンデンサ設定の離散化は、ステップサイズに有意に寄与しないように行われるべきである。例えば、物理的コンデンサが、５０～２８５ｐＦで変動し、所望の最大ステップサイズが、５ｐＦである場合、離散化のために、０～１０２３を使用するように選定し得る。これは、（２８５－５０）／１０２４＝０．２３ｐＦの付加的誤差をもたらす。物理的コンデンサが、４つの小数値ビットおよび５つの完全値ビット（例えば、４、７、１２．５、２２ｐＦ小数値ビットおよび４０ｐＦの５つの完全値ビット）の公称寄与率から成るサブバイナリシーケンスを使用した場合、可能性として考えられる組み合わせの総数は、２の９乗、すなわち、５１２である。これは、いくつかのコンデンサ設定に関して、スイッチ構成が、５１２を上回るスイッチ設定、例えば、２０４８が、使用される（例えば、５００、５０１、および５０２のコンデンサ設定が全て、同一スイッチ構成を使用し、したがって、同一コンデンサ値に対応し得る）場合、繰り返されるべきであることを意味する。従来のデジタル／アナログ変換スキームでは、２の次の累乗まで丸められた（２８５－５０）／５＝４７のステップ、したがって、典型的には、１０２３のステップではなく、６４のステップを使用する。当然ながら、サブバイナリスキームに従って選定されていないコンデンサのための同一再マッピング技法を使用することもできるが、そのように行うことは、最大ステップサイズを保証するものではない。
【0064】
スイッチ構成は、寄与因子のオン状態およびオフ状態の具体的かつ一意の組み合わせであって、スイッチ構成は、間隔の一方の終点が、デジタル／アナログコンバータから最小アナログ出力に対応し、間隔の他方の終点は、デジタル／アナログコンバータからの最大アナログ出力に対応するような数の間隔にマッピングされ、デジタル／アナログコンバータのアナログ出力は、間隔にわたって単調であって、デジタル／アナログコンバータからのアナログ出力における対応するステップの絶対値がＤ未満であるように、間隔におけるステップを十分に小さくすることが可能である。
【0065】
【0066】
図１７は、コンデンサ設定が１ずつインクリメントされ、図１５のマッピングがスイッチ構成とコンデンサ設定との間に適用され、切替式コンデンサの値が図１１の方法に従って計算されるときの、可変コンデンサ静電容量の変化を図示する。
【0067】
以下の実施例は、開示される解決策の有効性をハイライトする。２つのコンデンサスイッチ構成を規定する、２つの連続バイナリ数１０１１０１１１および１０１１１０００を検討する。各バイナリ数の右の最下位ビット（ＬＳＢ）は、第１のコンデンサ寄与率が合計に加算されるかどうかを規定し（１は、加算を意味し、０は、加算しない）、右から２番目の数は、第２のコンデンサ寄与率が合計に加算されるかどうかを規定する等と続く。バイナリ数をインクリメントするために、ＬＳＢから進み、最初の０を見出し、その０を１に変更し、右の全てのものをゼロに変更し得る。１に変更された０の左の全てのビットは、変更されない。これらのビットは、変化しないが、それらが合計に加算する、有効静電容量は、図６－１０に示されるように変化し得る。しかしながら、これらの変更されないビットの寄与率は、コンデンサ値のわずかな変化に関してあまり変化せず、変化は、ｄＣｕとして有界され得る。小数値が加算された変化から生じる変化は、第４のビットの最大寄与率－第１のビットから第３のビットの最小寄与率の和を上回らない。しかしながら、図１１の手順は、第４のビットの最大寄与率が、下位ビットの最小寄与率の和＋所望のステップサイズ未満であって、したがって、総変化が、ｄＣｕ＋所望のステップサイズ未満であることを確実にする。総静電容量は、したがって、基線値から基線値＋全てのコンデンサの最小寄与率の和までとなり得、連続コンデンサ設定は、ｄＣｕ＋所望のステップサイズ以下で増加する。故に、基線値から基線値＋全てのコンデンサの最小寄与率の和までのコンデンサ範囲は、ｄＣｕ＋所望のステップサイズを上回らないステップで網羅され得る。最も実践的用途では、ｄＣｕは、図６－１０に示されるように負であって、個々のコンデンサ寄与率は、コンデンサ設定が増加するにつれて減少する。ｄＣｕが、正であるが、所望のステップサイズ未満である場合、図１１の手順においてｄＣ×ｄＣｕを低減させることによって考慮され得る。
【0068】
切替式コンデンサによる可変寄与率の存在下、コンデンサ設定と可変コンデンサ静電容量との間に単調関係を有する、可変コンデンサを作成するための本明細書に説明される技法は、より一般的に適用されることができる。例えば、個々の電流源をともに総和し、総電流出力を生産する、デジタル／アナログコンバータでは、個々の電流源の寄与率が、総出力電流が変動されるにつれて、同一量を出力電流に寄与しない場合、同一技法が、デジタル／アナログコンバータに適用されることができる。我々は、コンデンサとスイッチまたは個々の電流源の組み合わせを、組み合わせられたアナログ出力に寄与する寄与因子として、より広義に説明することができる。可変コンデンサの場合、アナログ出力は、出力の端子に提示される静電容量であって、電流源の場合、アナログ出力は、電流源のアナログ出力から出力される総電流である。
【0069】
図１８Ａは、デジタル／アナログコンバータ（ＤＡＣ）および等価回路（図１８Ｂ）を図示する。ＤＡＣ１８００は、デジタル入力１８０２と、Ｎ個の寄与因子１８０４と、相互接続ネットワーク１８０６と、アナログ出力１８０８とを含むことができる。Ｎ個の寄与因子１８０４はそれぞれ、デジタル入力１８０２によって制御される、オン状態およびオフ状態を有することができる。相互接続ネットワーク１８０６は、Ｎ個の寄与因子１８０４およびアナログ出力１８０８のそれぞれに結合されることができる。相互接続ネットワーク１８０６は、Ｎ個の寄与因子１８０４の寄与率の和をアナログ出力１８０８に提供するように構成されることができる。Ｎ個の寄与因子１８０４の各々に対し、Ｎ個の寄与因子１８０４のうちの１つのものの寄与率は、Ｎ個の寄与因子のうちの１つのものの状態が、オフからオンに変化され、Ｎ－１個の寄与因子１８０４の全ての残りの状態が、同一のままであるときの、アナログ出力の変化である。例えば、図６－１０は、全ての他の寄与因子１８０４の状態が同一のままにし、寄与因子１８０４の状態をオンおよびオフにすることから導出される、データのプロットを示す。本プロセスは、寄与因子１８０４毎のシミュレートされた最大寄与率および最小寄与率を提供する。言い換えると、各寄与因子の寄与率は、アナログ出力が変動されるにつれて変動する。寄与因子１８０４のうちの少なくとも１つもののに関する最大対最小寄与率の比は、少なくとも１：１である。Ｎ個の寄与因子１８０４のそれぞれの平均寄与率が、見出されることができ、Ｎ個の寄与因子１８０４は、最小から最大の平均寄与率に順序付けられ、順序性を形成し得る。平均は、１つの事例では、Ｎ個の寄与因子１８０４のうちの１つのものの最大寄与率および最小寄与率の積の平方根として決定されることができる。ギャップサイズＤは、Ｎ個の寄与因子１８０４の第１のものの寄与率の最大値の２倍以下でありあることができる。Ｎ個の寄与因子１８０４のそれぞれの最大寄与率が、次いで、ｋ番目の寄与因子に関して定義されることができ、ｋは、２からＮである。ｋ番目の寄与因子の最大寄与率は、Ｄ＋寄与因子１（すなわち、ｋ＝１）から寄与因子ｋ－１の最小寄与率の和以下である。方程式形態では、以下となる。
【化7】
【0070】
ＤＡＣ１８００は、小数値および完全値コンデンサが前述で説明された同一方法において、小数値および完全値寄与因子を使用することができる。一実施形態では、４つ以上の小数値寄与因子が、使用され、Ｎ個の寄与因子の順序性における寄与因子４の平均寄与率対Ｎ個の寄与因子の順序性における寄与因子３の平均寄与率の第１の比は、少なくとも１．２であって、Ｎ個の寄与因子の順序性における寄与因子４の平均寄与率対Ｎ個の寄与因子の順序性における第１の寄与因子の平均寄与率の第２の比は、６未満である。別の実施形態では、５つ以上の小数値寄与因子が存在し、Ｎ個の寄与因子の順序性における寄与因子５の平均寄与率対Ｎ個の寄与因子の順序性における寄与因子４の平均寄与率の第３の比は、少なくとも１．２であって、Ｎ個の寄与因子の順序性における寄与因子５の平均寄与率対Ｎ個の寄与因子の順序性における第１の寄与因子の平均寄与率の第４の比は、１２未満である。別の実施形態では、６つ以上の小数値寄与因子が存在し、Ｎ個の寄与因子の順序性における寄与因子６の平均寄与率対Ｎ個の寄与因子の順序性における寄与因子５の平均寄与率の第５の比は、少なくとも１．２であって、Ｎ個の寄与因子の順序性における寄与因子６の平均寄与率対Ｎ個の寄与因子の順序性における第１の寄与因子の平均寄与率の第６の比は、２０未満である。
【0071】
実践的かつ効率的制御スキームに関して、寄与因子設定（すなわち、デジタル入力１８０２設定）とアナログ出力１８０８との間には、単調関係が存在すべきである。故に、アナログ出力１８０８は、デジタル入力１８０２に対して単調関係を有し得、デジタル入力１８０２のインクリメントあたりのアナログ出力１８０８における最大ギャップサイズは、Ｄ未満である。
【0072】
ＤＡＣ１８０４は、種々の形態をとることができる。例えば、ＤＡＣ１８０４は、例えば、整合ネットワークにおいて使用するための可変コンデンサであり得る（例えば、プラズマ処理のため）。寄与因子１８０８は、それぞれ、個別のスイッチと直列であって、それによって、コンデンサを可変コンデンサの内外に切り替える、コンデンサであり得る。ある実施形態では、スイッチは、ＰＩＮダイオードであり得る。
【0073】
用語「ギャップサイズ」が、変数ｄＣおよびＤの両方に対して使用されるが、これらは、必ずしも、同一ギャップサイズではない。ギャップサイズｄＣは、可変コンデンサの試験および設計の間に選択されたギャップサイズを指す。ギャップサイズＤは、既存のシステムに基づく、ギャップサイズを指し、例えば、ＤＡＣまたは可変コンデンサが、小数値寄与因子のサブバイナリまたはバイナリシーケンスを使用しているかどうかを決定するために求める。
【0074】
図１９は、整合ネットワーク１９０４を備える、電力システムを図示し、これは、図１８に関して図示および説明されるＤＡＣの実施形態を利用し得る。電力システム１９００は、整合ネットワーク１９０４を通して、負荷１９０６に結合され、そこに電力を提供する、電力供給源１９０２を含むことができる。整合ネットワーク１９０４は、それぞれ、１つ以上の可変コンデンサ１９１０、１９１２を含むことができ、これは、Ｎ個の切替式コンデンサと、相互接続トポロジと、相互接続トポロジのアナログ出力と、デジタル入力とを含むことができる（全て図１８に示されるようなものである）。整合ネットワーク１９０４は、１つ以上の可変コンデンサ１９１０、１９１２のそれぞれのデジタル入力に結合される、またはそれを制御し得る、デジタル入力１９１４を含むことができる。負荷１９０６は、例えば、プラズマ処理チャンバまたは遠隔プラズマ源内に見られるようなプラズマ負荷を含むことができ、遠隔プラズマが遠隔で発生され、次いで、処理チャンバの中に給送される。
【0075】
本明細書に開示される実施形態に関連して説明される方法は、直接、ハードウェア内に、非一過性有形プロセッサ可読記憶媒体内にエンコードされたプロセッサ実行可能コード内に、またはその２つの組み合わせ内に具現化されてもよい。例えば、図２０を参照すると、示されるものは、例示的実施形態による、図３Ａにおける相互接続ネットワーク、ＤＡＣ１８００、または整合ネットワーク１９０４のコントローラを実現するために利用され得る、物理的構成要素を描写する、ブロック図である。示されるように、本実施形態では、ディスプレイ部分２０１２および不揮発性メモリ２０２０は、ランダムアクセスメモリ（「ＲＡＭ」）２０２４、処理部分（Ｎ個の処理構成要素を含む）２０２６、随意のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）２０２７、およびＮ個の送受信機を含む、送受信機構成要素２０２８にも結合される、バス２０２２に結合される。図２０に描写される構成要素は、物理的構成要素を表すが、図２０は、詳述されるハードウェア略図であることを意図するものではない。したがって、図２０に描写される構成要素の多くは、一般的構築物によって実現される、または付加的物理的構成要素間に分散され得る。さらに、他の既存およびまだ開発されていない物理的構成要素およびアーキテクチャが、図２０を参照して説明される機能構成要素を実装するために利用されてもよいことが検討される。
【0076】
本ディスプレイ部分２０１２は、概して、ユーザのためのユーザインターフェースを提供するように動作し、いくつかの実装では、ディスプレイは、タッチ画面ディスプレイによって実現される。一般に、不揮発性メモリ２０２０は、データおよびプロセッサ実行可能コード（本明細書に説明される方法をもたらすことと関連付けられた実行可能コードを含む）を記憶する（例えば、持続的に記憶する）ように機能する、非一過性メモリである。いくつかの実施形態では、例えば、不揮発性メモリ２０２０は、ブートローダコード、オペレーティングシステムコード、ファイルシステムコード、および非一過性プロセッサ実行可能コードを含み、さらに本明細書に説明される図１１および１２を参照して説明される方法の実行を促進する。
【0077】
多くの実装では、不揮発性メモリ２０２０は、フラッシュメモリ（例えば、ＮＡＮＤまたはＯＮＥＮＡＮＤメモリ）によって実現されるが、他のメモリタイプも同様に利用されてもよいことが検討される。不揮発性メモリ２０２０からのコードを実行することが可能性として考えられ得るが、不揮発性メモリ内の実行可能コードは、典型的には、ＲＡＭ２０２４の中にロードされ、処理部分２０２６内のＮ個の処理構成要素のうちの１つ以上のものによって実行される。
【0078】
ＲＡＭ２０２４と接続するＮ個の処理構成要素は、概して、不揮発性メモリ２０２０内に記憶される命令を実行し、図３Ａにおける相互接続ネットワーク、ＤＡＣ１８００、または整合ネットワーク１９０４の制御を可能にするように、またはコンデンサのサブバイナリシーケンスの選択のために動作する。例えば、図１１および１２を参照して説明される方法をもたらすための非一過性プロセッサ実行可能コードは、不揮発性メモリ２０２０内に持続的に記憶され、ＲＡＭ２０２４と接続するＮ個の処理構成要素によって実行されてもよい。当業者が理解するであろうように、処理部分２０２６は、ビデオプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、マイクロコントローラ、グラフィック処理ユニット（ＧＰＵ）、または他のハードウェア処理構成要素、またはハードウェアおよびソフトウェア処理構成要素（例えば、デジタル論理処理部分を含む、ＦＰＧＡまたはＦＰＧＡ）の組み合わせを含んでもよい。
【0079】
加えて、または代替として、処理部分２０２６は、本明細書に説明される方法論（例えば、図１１および１２を参照して説明される方法）の１つ以上の側面をもたらすように構成されてもよい。例えば、非一過性プロセッサ可読命令は、不揮発性メモリ２０２０またはＲＡＭ２０２４内に記憶され、処理部分２０２６上で実行されると、処理部分２０２６に、図３Ａにおける相互接続ネットワーク、ＤＡＣ１８００、または整合ネットワーク１９０４の制御、またはコンデンサのサブバイナリシーケンスの選択を実施させてもよい。代替として、非一過性ＦＰＧＡ構成命令は、不揮発性メモリ２０２０内に持続的に記憶され、処理部分２０２６によってアクセスされ（例えば、ブートアップの間）、処理部分２０２６のハードウェア構成可能部分を構成し、図３Ａにおける相互接続ネットワーク、ＤＡＣ１８００、または整合ネットワーク１９０４の制御の機能をもたらしてもよい。
【0080】
入力構成要素２０３０は、ＤＡＣまたは整合ネットワーク上のユーザ制御の１つ以上の側面を示す、またはコンデンサのサブバイナリシーケンスの選択のための信号（例えば、コントローラの場合、ユーザ入力、または相互接続トポロジの場合、デジタル入力）を受信するように動作する。出力構成要素は、概して、１つ以上のアナログまたはデジタル信号を提供し、コントローラの動作側面をもたらすように動作する。例えば、出力部分２０３２は、アナログ出力を提供してもよい。
【0081】
描写される送受信機構成要素２０２８は、Ｎ個の送受信機鎖を含み、これは、無線または有線ネットワークを介して、外部デバイスと通信するために使用されてもよい。Ｎ個の送受信機鎖はそれぞれ、特定の通信スキーム（例えば、ＷＩＦＩ、Ｅｔｈｅｒｎｅｔ（登録商標）、Ｐｒｏｆｉバス等）と関連付けられた送受信機を表し得る。
【0082】
いくつかの部分は、コンピュータメモリ等のコンピューティングシステムメモリ内に記憶されるデータビットまたはバイナリデジタル信号上での動作のアルゴリズムまたは記号表現の観点で提示される。これらのアルゴリズム説明または表現は、データ処理技術における当業者によって、その研究の内容を他の当業者に伝達するために使用される技法の実施例である。アルゴリズムは、所望の結果につながる動作または類似処理のセルフコンシステントシーケンスである。本文脈では、動作または処理は、物理的量の物理的操作を伴う。典型的には、必ずしもではないが、そのような量は、記憶される、転送される、組み合わせられる、比較される、または別様に、操作されることが可能な電気または磁気信号の形態をとり得る。時として、主に、一般的使用の理由から、ビット、データ、値、要素、記号、文字、項、数、数値、または同等物として、そのような信号を参照することは、便宜的であることが証明されている。しかしながら、これらおよび類似用語は全て、適切な物理的量と関連付けられることになるが、単に、便宜的標識であることを理解されたい。別様に具体的に述べられない限り、本明細書全体を通して、「処理」、「算出」、「計算」、「決定」、および「識別」または同等物等の用語を利用する議論は、メモリ、レジスタ、またはコンピューティングプラットフォームの他の情報記憶デバイス、伝送デバイス、またはディスプレイデバイス内の物理的電子または磁気量として表されるデータを操作または変換する、１つ以上のコンピュータまたは類似電子コンピューティングデバイスまたは複数のデバイス等のコンピューティングデバイスのアクションまたはプロセスを指すことを理解されたい。
【0083】
当業者によって理解されるであろうように、本発明の側面は、システム、方法、またはコンピュータプログラム製品として具現化されてもよい。故に、本発明の側面は、完全にハードウェアの実施形態、完全にソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、マイクロコード等を含む）、または全て、概して、本明細書では「回路」、「モジュール」、または「システム」と称され得るソフトウェアおよびハードウェア側面を組み合わせる実施形態の形態をとってもよい。さらに、本発明の側面は、その上で具現化されるコンピュータ可読プログラムコードを有する１つ以上のコンピュータ可読媒体において具現化されるコンピュータプログラム製品の形態をとってもよい。
【0084】
本明細書に使用されるように、「Ａ、Ｂ、およびＣのうちの少なくとも１つ」の列挙は、「Ａ、Ｂ、Ｃのいずれか、またはＡ、Ｂ、およびＣの任意の組み合わせ」を意味することを意図している。開示される実施形態の前述の説明は、当業者が本開示を作製または使用することを可能にするために提供される。これらの実施形態の種々の修正が、当業者に容易に明白となり、本明細書に定義される一般的原理は、本開示の精神または範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書に示される実施形態に限定されることを意図しておらず、本明細書に開示される原理および新規の特徴と一貫する最も広い範囲を与えられるものである。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図19】
【図20】
