特開 2023-93305 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023093305

(43)【公開日】2023-07-04

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H01L 21/52 20060101AFI20230627BHJP

   H01L 21/301 20060101ALI20230627BHJP

   H01L 29/861 20060101ALI20230627BHJP

   H01L 29/06 20060101ALI20230627BHJP

   H01L 21/329 20060101ALI20230627BHJP

   H01L 21/02 20060101ALI20230627BHJP

   H01L 29/78 20060101ALI20230627BHJP

   H01L 21/60 20060101ALI20230627BHJP

【ＦＩ】

H01L21/52 A

H01L21/78 Q

H01L29/91 Z

H01L29/06 301M

H01L29/06 301V

H01L29/91 A

H01L21/02 C

H01L29/78 652L

H01L29/78 653C

H01L21/60 311Q

H01L21/60 301P

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022129700

(22)【出願日】2022-08-16

(31)【優先権主張番号】P 2021207807

(32)【優先日】2021-12-22

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100108062

【弁理士】

【氏名又は名称】日向寺 雅彦

(74)【代理人】

【識別番号】100168332

【弁理士】

【氏名又は名称】小崎 純一

(74)【代理人】

【識別番号】100146592

【弁理士】

【氏名又は名称】市川 浩

(74)【代理人】

【氏名又は名称】白井 達哲

(74)【代理人】

【識別番号】100172188

【弁理士】

【氏名又は名称】内田 敬人

(74)【代理人】

【識別番号】100197538

【弁理士】

【氏名又は名称】竹内 功

(72)【発明者】

【氏名】隠塚 信次

【テーマコード（参考）】

5F044

5F047

5F063

【Ｆターム（参考）】

5F044EE13

5F047AA17

5F047BA01

5F047CB03

5F063BA45

5F063CB03

5F063CB06

5F063CB12

5F063CB16

5F063CB22

5F063CB27

5F063CC22

5F063DD26

5F063DD46

(57)【要約】

【課題】実装基板に対するボンディング強度を向上させた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体部と、第１電極と、第２電極と、を備える。前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、を含む。前記第１電極は、前記半導体部の表面上に設けられる。前記第２半導体層は、前記第１半導体層と前記第１電極との間に設けられる。前記第２電極は、前記半導体部の前記表面とは反対側の裏面上に設けられ、前記裏面の外縁から外側に延びた延出部を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１導電形の第１半導体層と、第２導電形の第２半導体層と、を含む半導体部と、
前記半導体部の表面上に設けられた第１電極であって、前記第２半導体層は、前記第１半導体層と前記第１電極との間に設けられる、第１電極と、
前記半導体部の前記表面とは反対側の裏面上に設けられ、前記裏面の外縁から外側に延びた延出部を含む第２電極と、
を備えた半導体装置。

【請求項2】

前記第２電極の前記延出部は、前記半導体部の前記裏面の外縁に沿って延在し、前記第２電極における前記半導体部の前記裏面に接する領域を囲む請求項１記載の半導体装置。

【請求項3】

前記第２電極は、前記半導体部の前記裏面全体に接する請求項１記載の半導体装置。

【請求項4】

前記第２電極は、前記半導体部の前記裏面の外縁に接する請求項１記載の半導体装置。

【請求項5】

前記第２電極の前記延出部は、前記半導体部の前記裏面に平行な方向に延びる請求項１記載の半導体装置。

【請求項6】

前記第１電極と前記第２電極との間に設けられ、前記半導体部中に位置する制御電極をさらに備え、
前記制御電極は、前記第１半導体層および前記第２半導体層に第１絶縁膜を介して向き合い、前記第１電極に第２絶縁膜を介して向き合い、
前記半導体層は、前記第１導電形の第３半導体層をさらに含み、前記第３半導体層は、前記第１電極と前記第２半導体層との間に部分的に設けられ、前記第１絶縁膜に接する請求項１記載の半導体装置。

【請求項7】

半導体ウェーハの裏面上に設けられた金属膜を分断し、前記裏面上に複数の電極を形成する工程と、
前記半導体ウェーハの前記裏面とは反対側の表面から前記裏面に至る溝を形成し、前記半導体ウェーハを前記複数の電極のそれぞれを有する半導体チップに分割する工程と、を備え、
前記半導体ウェーハの前記裏面上において、前記複数の電極は、前記裏面に平行な第１方向に並び、
前記溝は、前記半導体ウェーハの前記表面から前記複数の電極間のスペースに連通し、
前記溝の前記第１方向における幅は、前記第１方向において隣り合う２つの電極間の幅よりも広い半導体装置の製造方法。

【請求項8】

前記溝は、前記半導体ウェーハをエッチングし、前記電極をエッチングしないか、または、前記電極のエッチング速度が前記半導体ウェーハのエッチング速度よりも遅い条件下のドライエッチングにより形成される請求項７記載の半導体装置の製造方法。

【請求項9】

前記半導体ウェーハの前記表面に設けられるダイシングラインに沿って走査されるレーザ光を照射することにより、前記金属膜を分断する請求項７記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、半導体装置およびその製造方法に関する。

【背景技術】

【0002】

実装基板上にマウントされる半導体装置のボンディング強度は、ボンディング面における、電極とはんだ材等の接続部材との間の接続強度に左右される。電極と接続部材との間の接続強度を向上させるためには、電極と接続部材の間の接続面積を広げることが好ましい。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－１５８５１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

実施形態は、実装基板に対するボンディング強度を向上させた半導体装置およびその製造方法を提供する。

【課題を解決するための手段】

【0005】

実施形態に係る半導体装置は、半導体部と、第１電極と、第２電極と、を備える。前記半導体部は、第１導電型の第１半導体層と、第２導電型の第２半導体層と、を含む。前記第１電極は、前記半導体部の表面上に設けられる。前記第２半導体層は、前記第１半導体層と前記第１電極との間に設けられる。前記第２電極は、前記半導体部の前記表面とは反対側の裏面上に設けられ、前記裏面の外縁から外側に延びた延出部を含む。

【図面の簡単な説明】

【0006】

【図1】実施形態に係る半導体装置を示す模式断面図である。

【図2】実施形態に係る半導体装置のボンディング面を示す模式平面図である。

【図3】実施形態に係る半導体装置の製造に用いられる半導体ウェーハを示す模式平面図である。

【図4】実施形態に係る半導体装置の製造過程を示す模式断面図である。

【図5】図４に続く製造過程を示す模式断面図である。

【図6】比較例に係る半導体装置を示す模式断面図である。

【図7】実施形態の変形例に係る半導体装置を示す模式断面図である。

【発明を実施するための形態】

【0007】

以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。

【0008】

さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。

【0009】

図１は、実施形態に係る半導体装置１を示す模式断面図である。半導体装置１は、例えば、ダイオードである。なお、実施形態は、ダイオードに限定される訳ではなく、ＭＯＳＦＥＴ等であっても良い。

【0010】

図１に示すように、半導体装置１は、半導体部１０と、第１電極２０と、第２電極３０と、を備える。半導体部１０は、例えば、シリコンである。第１電極２０は、半導体部１０の表面１０Ｆ上に設けられる。第１電極２０は、例えば、アノード電極である。第２電極３０は、表面１０Ｆの反対側の裏面１０Ｂ上に設けられる。第２電極３０は、例えば、カソード電極である。

【0011】

半導体部１０は、例えば、第１導電形の第１半導体層１３と、第２導電形の第２半導体層１５と、を含む。第１導電形は、例えば、ｎ形である。第２導電形は、例えば、ｐ形である。

【0012】

第１半導体層１３は、第１電極２０と第２電極３０との間に延在する。第２半導体層１５は、第１半導体層１３と第１電極２０との間に設けられ、第１電極２０に電気的に接続される。第２半導体層１５は、例えば、ｐ形アノード層である。

【0013】

半導体装置１は、絶縁膜２１をさらに備える。絶縁膜２１は、半導体部１０の表面１０Ｆを部分的に覆う。絶縁膜２１は、例えば、第２半導体層１５の外縁を覆う。第１電極２０は、絶縁膜２１に設けられたコンタクトホールを介して、第２半導体層１５に電気的に接続される。

【0014】

第２電極３０は、半導体部１０の裏面１０Ｂを覆い、第１半導体層１３に電気的に接続される。第２電極３０は、半導体部１０の裏面１０Ｂの外縁から外側に延びる延出部３０ｅを含む。延出部３０ｅは、裏面１０Ｂの外縁から裏面１０Ｂに平行な方向、例えば、Ｘ向および－Ｘ方向に延出する。また、延出部３０ｅは、例えば、第２電極３０の半導体部１０に接する領域と同じ厚さを有する。

【0015】

図２は、実施形態に係る半導体装置１のボンディング面を示す模式平面図である。図２は、第２電極３０の半導体部１０に接する表面とは反対側の裏面を表している。

【0016】

図２に示すように、第２電極３０は、半導体部１０の裏面１０Ｂの全体を覆う。第２電極３０の延出部３０ｅは、裏面１０Ｂの外縁に沿って広がり、裏面１０Ｂに接する領域を囲むように設けられる。言い換えれば、延出部３０ｅは、裏面１０Ｂに平行な平面視において、半導体部１０を囲むように設けられる。このような延出部３０ｅを設けることにより、第２電極３０のボンディング面が拡大され、半導体装置１のボンディング強度を高くすることができる。

【0017】

図３は、実施形態に係る半導体ウェーハ５０を示す模式平面図である。半導体ウェーハ５０は、半導体装置１の製造に用いられる。半導体ウェーハ５０は、例えば、ｎ形シリコンウェーハである。図２は、半導体ウェーハ５０の表面５０Ｆを示している。

【0018】

半導体ウェーハ５０の表面５０Ｆ上には、複数の第１電極２０および複数の絶縁膜２１が設けられる。第１電極２０および絶縁膜２１は、それぞれ、Ｘ方向およびＹ方向に並ぶ。隣り合う絶縁膜２１の間には、ダイシングラインＤＬが設けられる。ダイシングラインＤＬは、例えば、Ｘ方向およびＹ方向に延在する。

【0019】

次に、図４（ａ）～図５（ｃ）を参照して、半導体装置１の製造方法を説明する。図４（ａ）～図５（ｃ）は、実施形態に係る半導体装置１の製造過程を示す模式断面図である。

【0020】

図４（ａ）は、図３中に示すＡ－Ａ線に沿った、半導体ウェーハ５０の断面図である。半導体ウェーハ５０の表面５０Ｆ側には、複数の第２半導体層１５が設けられる。また、絶縁膜２１は、第２半導体層１５を覆うように設けられる。第１電極２０は、絶縁膜２１上に設けられ、絶縁膜２１に設けられたコンタクトホールを介して、第２半導体層１５に電気的に接続される。第１電極２０は、例えば、チタニウム（Ｔｉ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、アルミニウムシリコン（ＡｌＳｉ）、金（Ａｕ）、パラジウム（Ｐｄ）のうちの少なくとも１つを含む。絶縁膜２１には、例えば、シリコン酸化膜、ポリイミド等を用いることができる。

【0021】

半導体ウェーハ５０は、裏面５０Ｂ側を、例えば、研削もしくはエッチングすることにより薄層化される。半導体ウェーハ５０は、例えば、１５０マイクロメートル（μｍ）以下の厚さに薄層化される。

【0022】

続いて、半導体ウェーハ５０の裏面上に、金属膜３３が形成される。金属膜３３は、例えば、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ＡｌＳｉ、金（Ａｕ）、銀（Ａｇ）、ＡｕＡｇ、銅（Ｃｕ）のうちの少なくとも１つを含む。金属膜３３は、例えば、スパッタ法、めっき法を用いて形成される。

【0023】

図４（ｂ）に示すように、樹脂シート５３の上に、薄層化された半導体ウェーハ５０が貼り付けられる。樹脂シート５３は、半導体ウェーハ５０の表面５０Ｆ側に貼り付けられる。樹脂シート５３は、ポリオレフィン、ＰＥＴ、塩化ビニル等を含む。樹脂シート５３は、例えば、アクリル系粘着材を介して、半導体ウェーハ５０に貼り付けられる。

【0024】

続いて、金属膜３３上に保護膜３５が形成される。保護膜３５は、例えば、樹脂部材を塗布し、硬化させることにより形成される。保護膜３５は、例えば、ポリビニルアルコール、ホリエチレングリコール、ポリグリセリン等を含む。また、保護膜３５は、フォトレジスト膜でも良い。

【0025】

図４（ｃ）に示すように、半導体ウェーハ５０の裏面５０Ｂ上において、金属膜３３および保護膜３５を分断する。例えば、レーザ光ＬＬ１を照射することにより、溝Ｇｒ１を形成し、金属膜３３および保護膜３５を分断する。レーザ光ＬＬ１は、例えば、ダイシングラインＤＬ（図３参照）に沿って走査され、溝Ｇｒ１は、表面５０Ｆ側のダイシングラインＤＬに沿って延在する。これにより、金属膜３３は、複数の第２電極３０に分離される。

【0026】

また、保護膜３５は、フォトリソグラフィを用いてパターニングされても良い。その後、保護膜３５をマスクとして金属膜３３をエッチングすることにより、複数の第２電極３０を半導体ウェーハ５０の裏面５０Ｂ上に形成しても良い。その場合、金属膜３３は、例えば、ＲＩＥ（Reactive Ion Etching）またはウェットエッチングを用いて選択的に除去される。

【0027】

続いて、第２電極３０（金属膜３３）上の保護膜３５を除去する。保護膜３５が水溶性の樹脂である場合、保護膜３５は、水洗により除去される。また、保護膜３５がフォトレジストの場合、保護膜３５は、例えば、酸素アッシングにより除去される。

【0028】

図５（ａ）に示すように、半導体ウェーハ５０の裏面５０Ｂ上に樹脂シート５５を貼り付けた後、表面５０Ｆ側の樹脂シート５３を剥離する。樹脂シート５５は、例えば、樹脂シート５３と同じ材料を含む。

【0029】

さらに、半導体ウェーハ５０の表面５０Ｆ上に保護膜２５を形成する。保護膜２５は、表面５０Ｆ上において、第１電極２０および絶縁膜２１を覆う。保護膜２５は、例えば、樹脂部材を塗布し、硬化させることにより形成される。保護膜２５は、例えば、ポリビニルアルコール、ホリエチレングリコール、ポリグリセリン等を含む。また、保護膜２５は、フォトレジスト膜でも良い。

【0030】

図５（ｂ）に示すように、例えば、レーザ光ＬＬ２を照射することにより、保護膜２５を分断する。レーザ光ＬＬ２は、ダイシングラインＤＬ（図３参照）に沿って走査され、溝Ｇｒ２を形成し、保護膜２５を分断する。レーザ光ＬＬ２のスポット径は、レーザ光ＬＬ１（図４（ｃ）参照）のスポット径よりも大きい。このため、溝Ｇｒ２の幅は、溝Ｇｒ１の幅よりも広くなる。また、レーザ光ＬＬ２は、半導体ウェーハ５０の一部を除去するように照射される。これにより、ダイシングラインＤＬ上の位置合わせマークやモニタパターン等が除去され、溝Ｇｒ２の底面に半導体ウェーハ５０の表面５０Ｆが露出される。また、保護膜２５は、フォトリソグラフィを用いてパターニングされても良い。

【0031】

図５（ｃ）に示すように、保護膜２５をマスクとして半導体ウェーハ５０をエッチングし、溝Ｇｒ３を形成する。半導体ウェーハ５０は、例えば、ドライエッチングを用いて、選択的に除去される。また、半導体ウェーハ５０は、ウェットエッチングにより選択的に除去されても良い。溝Ｇｒ３は、ダイシングラインＤＬ（図３参照）に沿って、例えば、Ｘ方向、Ｙ方向に延在するように形成される。半導体ウェーハ５０は、溝Ｇｒ３により複数の半導体部１０に分断され、複数の半導体装置１にチップ化される。

【0032】

溝Ｇｒ３は、半導体ウェーハ５０の表面５０Ｆから裏面５０Ｂに至る深さを有する。溝Ｇｒ３は、裏面５０Ｂ上において隣り合う第２電極３０の間のスペース（溝Ｇｒ１）に連通するように設けられる。溝Ｇｒ３の幅は、溝Ｇｒ１の幅よりも広い。このため、半導体部１０の裏面１０Ｂの外縁に沿って第２電極３０の延出部３０ｅが形成される。延出部３０ｅは、裏面１０Ｂ（図１参照）に平行な方向に延出するように形成される。

【0033】

半導体ウェーハ５０は、例えば、第２電極３０をエッチングしないか、第２電極３０のエッチング速度が半導体ウェーハ５０のエッチング速度よりも遅い条件下においてエッチングされる。

【0034】

さらに、実施形態に係る製造方法では、溝Ｇｒ３を形成することにより、レーザ光ＬＬ１（図４（ｃ）参照）により溝Ｇｒ１の底面に形成されるダメージ層が除去される。また、レーザ光ＬＬ２（図５（ｂ）参照）の照射により溝Ｇｒ２の底面に形成されるダメージ層も、溝Ｇｒ３の形成過程において除去される。すなわち、レーザ光ＬＬ１およびＬＬ２の照射により生じる半導体部１０ダメージ層を除去することができる。

【0035】

続いて、第１電極２０および絶縁膜２１を覆う保護膜２５を除去する。保護膜２５が水溶性の樹脂である場合、保護膜２５は、水洗により除去される。また、保護膜２５がフォトレジストの場合、保護膜２５は、例えば、酸素アッシングにより除去される。

【0036】

図６は、比較例に係る半導体装置２を示す模式断面図である。半導体装置２は、例えば、ダイシングブレードを用いて半導体ウェーハ５０をチップ化することにより形成される。このため、半導体ウェーハ５０の裏面５０Ｂ上に形成される金属膜３３（図４（ｂ）参照）もダイシングブレードを用いて切断される。

【0037】

半導体装置２では、第２電極３０の外縁において、例えば、半導体部１０の裏面１０Ｂに垂直な方向に延びるバリ３０ｆが生じる場合がある。バリ３０ｆは、第２電極３０を構成する金属の延性により、第２電極３０の一部がダイシングブレードの回転方向に延ばされることにより生じる。このようなバリ３０ｆは、例えば、半導体装置２を実装基板上にボンディングする際に、第２電極３０と実装基板との間に隙間を生じさせ、接合部材中のボイドなどの要因となる。結果として、半導体装置２のボンディング強度を低下させる。

【0038】

これに対し、実施形態に係る半導体装置１では、第２電極３０の延出部３０ｅは、半導体部１０の裏面１０Ｂに平行な方向に延出する。このため、延出部３０ｅが半導体装置１を実装基板上にボンディングする際の障害になることはない。また、延出部３０ｅは、半導体装置１のボンディング面を拡張し、ボンディング強度を向上させる。

【0039】

図７は、実施形態の変形例に係る半導体装置３を示す模式断面図である。半導体装置３は、例えば、ＭＯＳＦＥＴである。

【0040】

図７に示すように、半導体装置３は、半導体部１０と、第１電極２０と、第２電極３０と、制御電極４０を備える。第１電極２０は、半導体部１０の表面１０Ｆ上に設けられる。第１電極２０は、例えば、ソース電極である。第２電極３０は、半導体部１０の裏面１０Ｂ上に設けられる。第２電極３０は、例えば、ドレイン電極である。

【0041】

半導体部１０は、例えば、第１導電形の第１半導体層１３と、第２導電形の第２半導体層１５と、第１導電形の第３半導体層１６と、第１導電形の第４半導体層１７と、を含む。

【0042】

この例では、第１半導体層１３は、例えば、ｎ形ドリフト層である。第１半導体層１３は、第１電極２０と第２電極３０との間に延在する。第２半導体層１５は、例えば、ｐ形ボディ層である。第２半導体層１５は、第１半導体層１３と第１電極２０との間に設けられる。第３半導体層１６は、例えば、ｎ形ソース層である。第３半導体層１６は、第２半導体層１３と第１電極２０との間において、第２半導体層１５上に部分的に設けられる。第４半導体層１７は、例えば、ｎ形ドレイン層である。第４半導体層１７は、第１半導体層１３と第２電極３０との間に設けられる。

【0043】

制御電極４０は、第１電極２０と第２電極３０との間に設けられる。制御電極４０は、半導体部１０中において、第１絶縁膜４３を介して、第１半導体層１３および第２半導体層１５に向き合うように設けられる。また、制御電極４０は、第２絶縁膜４５を介して、第１電極２０に向き合うように設けられる。制御電極４０は、例えば、ゲート電極である。第１絶縁膜４３は、例えば、ゲート絶縁膜である。第２絶縁膜４５は、例えば、層間絶縁膜である。

【0044】

第３半導体層１６は、第１絶縁膜４３に接し、第２半導体層１５は、第１半導体層１３と第３半導体層１６との間において、第１絶縁膜を介して、制御電極４０に向き合う。第１電極２０は、第２半導体層１５および第３半導体層１６に電気的に接続される。

【0045】

第２電極３０は、半導体部１０の裏面１０Ｂを覆い、第４半導体層１７に電気的に接続される。この例でも、第２電極３０は、半導体部１０の裏面１０Ｂの外縁から外側に延びる延出部３０ｅを含む。延出部３０ｅは、裏面１０Ｂの外縁から裏面１０Ｂに平行な方向、例えば、Ｘ向および－Ｘ方向に延出する。また、延出部３０ｅは、例えば、第２電極３０の半導体部１０に接する領域と同じ厚さを有する。

【0046】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0047】

（付記１）
第１導電形の第１半導体層と、第２導電形の第２半導体層と、を含む半導体部と、
前記半導体部の表面上に設けられた第１電極であって、前記第２半導体層は、前記第１半導体層と前記第１電極との間に設けられる、第１電極と、
前記半導体部の前記表面とは反対側の裏面上に設けられ、前記裏面の外縁から外側に延びた延出部を含む第２電極と、
を備えた半導体装置。
（付記２）
前記第２電極の前記延出部は、前記半導体部の前記裏面の外縁に沿って延在し、前記第２電極における前記半導体部の前記裏面に接する領域を囲む付記１記載の半導体装置。
（付記３）
前記第２電極は、前記半導体部の前記裏面全体に接する付記１または２に記載の半導体装置。
（付記４）
前記第２電極は、前記半導体部の前記裏面の外縁に接する付記１乃至３のいずれか１つに記載の半導体装置。
（付記５）
前記第２電極の前記延出部は、前記半導体部の前記裏面に平行な方向に延びる付記１乃至４のいずれか１つに記載の半導体装置。
（付記６）
前記第１電極と前記第２電極との間に設けられ、前記半導体部中に位置する制御電極をさらに備え、
前記制御電極は、前記第１半導体層および前記第２半導体層に第１絶縁膜を介して向き合い、前記第１電極に第２絶縁膜を介して向き合い、
前記半導体層は、前記第１導電形の第３半導体層をさらに含み、前記第３半導体層は、前記第１電極と前記第２半導体層との間に部分的に設けられ、前記第１絶縁膜に接する付記１乃至５のいずれか１つに記載の半導体装置。
（付記７）
半導体ウェーハの裏面上に設けられた金属膜を分断し、前記裏面上に複数の電極を形成する工程と、
前記半導体ウェーハの前記裏面とは反対側の表面から前記裏面に至る溝を形成し、前記半導体ウェーハを前記複数の電極のそれぞれを有する半導体チップに分割する工程と、を備え、
前記半導体ウェーハの前記裏面上において、前記複数の電極は、前記裏面に平行な第１方向に並び、
前記溝は、前記半導体ウェーハの前記表面から前記複数の電極間のスペースに連通し、
前記溝の前記第１方向における幅は、前記第１方向において隣り合う２つの電極間の幅よりも広い半導体装置の製造方法。
（付記８）
前記溝は、前記半導体ウェーハをエッチングし、前記電極をエッチングしないか、または、前記電極のエッチング速度が前記半導体ウェーハのエッチング速度よりも遅い条件下のドライエッチングにより形成される付記７記載の半導体装置の製造方法。
（付記９）
前記半導体ウェーハの前記表面に設けられるダイシングラインに沿って走査されるレーザ光を照射することにより、前記金属膜を分断する付記７または８に記載の半導体装置の製造方法。

【符号の説明】

【0048】

１、２…半導体装置、 １０…半導体部、 １０Ｂ、５０Ｂ…裏面、 １０Ｆ、５０Ｆ…表面、 １３…第１半導体層、 １５…第２半導体層、 １６…第３半導体層、 １７…第４半導体層、 ２０…第１電極、 ２１…絶縁膜、 ２５、３５…保護膜、 ３０…第２電極、 ３０ｅ…延出部、 ３０ｆ…バリ、 ３３…金属膜、 ４０…制御電極、 ４３…第１絶縁膜、 ４５…第２絶縁膜、 ５０…半導体ウェーハ、 ５３、５５…樹脂シート、 ＤＬ…ダイシングライン、 Ｇｒ１、Ｇｒ２、Ｇｒ３…溝、 ＬＬ１、ＬＬ２…レーザ光

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】