(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023093311
(43)【公開日】2023-07-04
(54)【発明の名称】送信ドライバ、電子機器及び電子機器の制御方法
(51)【国際特許分類】
G06F 3/041 20060101AFI20230627BHJP
G06F 3/044 20060101ALI20230627BHJP
G06F 3/03 20060101ALI20230627BHJP
【ＦＩ】
G06F3/041 570
G06F3/044 126
G06F3/03 400
【審査請求】未請求
【請求項の数】21
【出願形態】ＯＬ
(21)【出願番号】P 2022133595
(22)【出願日】2022-08-24
(31)【優先権主張番号】P 2021207912
(32)【優先日】2021-12-22
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2022097581
(32)【優先日】2022-06-16
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000139403
【氏名又は名称】株式会社ワコム
(74)【代理人】
【識別番号】100176072
【弁理士】
【氏名又は名称】小林 功
(74)【代理人】
【識別番号】100169225
【弁理士】
【氏名又は名称】山野 明
(72)【発明者】
【氏名】小池 健
(57)【要約】
【課題】単独でも消費電力を削減することができる送信ドライバ、送信ドライバを搭載した電子機器及び電子機器の制御方法を提供する。
【解決手段】送信ドライバは、入力信号、第一電位、及び第一電位よりも高い第二電位が供給され、入力信号に応じて送信信号を送信し、第一電位から第二電位までの電位で前記送信信号を送信する第一モードと、第一電位から第二電位よりも高い第三電位までの電位で送信信号を送信する第二モードと、を有する。
【選択図】図５
【解決手段】送信ドライバは、入力信号、第一電位、及び第一電位よりも高い第二電位が供給され、入力信号に応じて送信信号を送信し、第一電位から第二電位までの電位で前記送信信号を送信する第一モードと、第一電位から第二電位よりも高い第三電位までの電位で送信信号を送信する第二モードと、を有する。
【選択図】図５
【特許請求の範囲】
【請求項1】
入力信号、第一電位、及び前記第一電位よりも高い第二電位が供給され、前記入力信号に応じて送信信号を送信する送信ドライバであって、
前記第一電位から前記第二電位までの電位で前記送信信号を送信する第一モードと、
前記第一電位から前記第二電位よりも高い第三電位までの電位で前記送信信号を送信する第二モードと、
を有する送信ドライバ。
前記第一電位から前記第二電位までの電位で前記送信信号を送信する第一モードと、
前記第一電位から前記第二電位よりも高い第三電位までの電位で前記送信信号を送信する第二モードと、
を有する送信ドライバ。
【請求項2】
前記第三電位を供給する第一昇圧回路、
をさらに備える請求項１に記載の送信ドライバ。
をさらに備える請求項１に記載の送信ドライバ。
【請求項3】
前記第一電位、並びに前記第二電位若しくは前記第三電位が供給され、前記送信信号を出力端子から出力する出力制御回路と、
前記出力制御回路に対する前記第二電位の供給を制御する短絡制御素子と、
をさらに備える請求項２に記載の送信ドライバ。
前記出力制御回路に対する前記第二電位の供給を制御する短絡制御素子と、
をさらに備える請求項２に記載の送信ドライバ。
【請求項4】
前記第一昇圧回路は、容量素子を有する、
請求項３に記載の送信ドライバ。
請求項３に記載の送信ドライバ。
【請求項5】
前記第一モードにおいて、前記短絡制御素子を介して前記出力制御回路に前記第二電位が供給され、
前記第二モードにおいて、前記短絡制御素子は、前記出力制御回路への前記第二電位の供給を遮断し、かつ、前記第一昇圧回路が前記出力制御回路に前記第三電位を供給する、
請求項４に記載の送信ドライバ。
前記第二モードにおいて、前記短絡制御素子は、前記出力制御回路への前記第二電位の供給を遮断し、かつ、前記第一昇圧回路が前記出力制御回路に前記第三電位を供給する、
請求項４に記載の送信ドライバ。
【請求項6】
前記出力制御回路は、正電源端子及び負電源端子を有し、
前記負電源端子に前記第一電位が供給され、
前記短絡制御素子の一端に前記第二電位が供給され、
前記正電源端子に前記短絡制御素子の他端及び前記容量素子の一端が接続される、
請求項５に記載の送信ドライバ。
前記負電源端子に前記第一電位が供給され、
前記短絡制御素子の一端に前記第二電位が供給され、
前記正電源端子に前記短絡制御素子の他端及び前記容量素子の一端が接続される、
請求項５に記載の送信ドライバ。
【請求項7】
前記入力信号に従って第一信号及び第二信号を生成する信号生成回路をさらに備え、
前記出力制御回路は、前記第一信号に従って、前記正電源端子に供給される電位又は前記負電源端子に供給される電位を前記送信信号として前記送信信号を出力し、
前記容量素子は、他端に前記第二信号が入力される、
請求項６に記載の送信ドライバ。
前記出力制御回路は、前記第一信号に従って、前記正電源端子に供給される電位又は前記負電源端子に供給される電位を前記送信信号として前記送信信号を出力し、
前記容量素子は、他端に前記第二信号が入力される、
請求項６に記載の送信ドライバ。
【請求項8】
前記第一信号の電位が前記第一電位である間短絡し、前記第一信号の電位が前記第一電位より高い第四電位である間開放するように前記短絡制御素子を制御する制御回路をさらに備え、
前記信号生成回路は、前記入力信号の立ち上がりに従う第一タイミングで、電位を前記第一電位から前記第四電位に遷移させ、前記入力信号の立ち下がりに従う第三タイミングから所定の時間が経過した第四タイミングで、電位を前記第四電位から前記第一電位に遷移させるように前記第一信号を生成し、
前記信号生成回路は、前記第一タイミングから所定の時間が経過した第二タイミングで、電位を前記第一電位から前記第一電位より高い第五電位に遷移させ、前記第三タイミングで、電位を前記第五電位から前記第一電位に遷移させるように前記第二信号を生成する、
請求項７に記載の送信ドライバ。
前記信号生成回路は、前記入力信号の立ち上がりに従う第一タイミングで、電位を前記第一電位から前記第四電位に遷移させ、前記入力信号の立ち下がりに従う第三タイミングから所定の時間が経過した第四タイミングで、電位を前記第四電位から前記第一電位に遷移させるように前記第一信号を生成し、
前記信号生成回路は、前記第一タイミングから所定の時間が経過した第二タイミングで、電位を前記第一電位から前記第一電位より高い第五電位に遷移させ、前記第三タイミングで、電位を前記第五電位から前記第一電位に遷移させるように前記第二信号を生成する、
請求項７に記載の送信ドライバ。
【請求項9】
前記第一タイミングから前記第二タイミングに至るまでの時間は、前記第一タイミングから前記第三タイミングに至るまでの時間の半分以下であり、前記第三タイミングから前記第四タイミングに至るまでの時間は、前記第二タイミングから前記第四タイミングに至るまでの時間の半分以下である、
請求項８に記載の送信ドライバ。
請求項８に記載の送信ドライバ。
【請求項10】
前記第四電位及び前記第五電位は、前記第二電位に等しい、
請求項９に記載の送信ドライバ。
請求項９に記載の送信ドライバ。
【請求項11】
前記容量素子の静電容量は、前記出力端子に接続される寄生容量の１０倍以上である、
請求項４～１０の何れか一項に記載の送信ドライバ。
請求項４～１０の何れか一項に記載の送信ドライバ。
【請求項12】
前記第一電位から前記第三電位よりも高い第六電位までの電位で前記送信信号を送信する第三モード、
をさらに有する請求項１に記載の送信ドライバ。
をさらに有する請求項１に記載の送信ドライバ。
【請求項13】
前記第三電位又は前記第六電位を供給する第一昇圧回路、
をさらに備える請求項１２に記載の送信ドライバ。
をさらに備える請求項１２に記載の送信ドライバ。
【請求項14】
前記第一電位よりも前記第三電位及び前記第二電位の差の分高い第七電位、又は前記第七電位よりも前記第六電位及び前記第二電位の差の分高い第八電位を前記第一昇圧回路に供給する第二昇圧回路、
をさらに備える請求項１３に記載の送信ドライバ。
をさらに備える請求項１３に記載の送信ドライバ。
【請求項15】
前記第一昇圧回路は、一端から前記第三電位又は前記第六電位を供給する第一容量素子を有し、
前記第二昇圧回路は、一端から前記第七電位又は前記第八電位を前記第一昇圧回路に供給する第二容量素子を有し、
前記第一容量素子の静電容量は、前記第一容量素子及び前記第二容量素子の静電容量の合計の０．６倍である、
請求項１４に記載の送信ドライバ。
前記第二昇圧回路は、一端から前記第七電位又は前記第八電位を前記第一昇圧回路に供給する第二容量素子を有し、
前記第一容量素子の静電容量は、前記第一容量素子及び前記第二容量素子の静電容量の合計の０．６倍である、
請求項１４に記載の送信ドライバ。
【請求項16】
前記第一電位から前記第一電位及び前記第二電位の間の電位である第九電位までの電位で前記送信信号を送信する第四モードと、
前記第一電位から前記第二電位及び前記第三電位の間の電位である第十電位までの電位で前記送信信号を送信する第五モードと、
をさらに有する請求項１に記載の送信ドライバ。
前記第一電位から前記第二電位及び前記第三電位の間の電位である第十電位までの電位で前記送信信号を送信する第五モードと、
をさらに有する請求項１に記載の送信ドライバ。
【請求項17】
前記第九電位、前記第十電位又は前記第三電位を供給する第三昇圧回路、
をさらに備える請求項１６に記載の送信ドライバ。
をさらに備える請求項１６に記載の送信ドライバ。
【請求項18】
前記第三昇圧回路は、前記第一電位及び前記第二電位を分圧することによって、前記第九電位を生成し、生成した前記第九電位を前記第二電位の分昇圧することによって前記第十電位を生成する、
請求項１７に記載の送信ドライバ。
請求項１７に記載の送信ドライバ。
【請求項19】
信号の送受信を行う電極と、
入力信号、第一電位、及び前記第一電位よりも高い第二電位が供給され、前記入力信号に従って送信信号を生成し対応する前記電極に送信する送信ドライバと、
を備え、
前記送信ドライバは、前記第一電位から前記第二電位までの電位で前記送信信号を送信する第一モードと、前記第一電位から前記第二電位よりも高い第三電位までの電位で前記送信信号を送信する第二モードとを有する、
電子機器。
入力信号、第一電位、及び前記第一電位よりも高い第二電位が供給され、前記入力信号に従って送信信号を生成し対応する前記電極に送信する送信ドライバと、
を備え、
前記送信ドライバは、前記第一電位から前記第二電位までの電位で前記送信信号を送信する第一モードと、前記第一電位から前記第二電位よりも高い第三電位までの電位で前記送信信号を送信する第二モードとを有する、
電子機器。
【請求項20】
前記送信ドライバは、スタイラスに搭載され、
前記電極は、センサコントローラと接続されるセンサ側電極との間の静電結合を通じて信号の送受信を行うスタイラス側電極であり、前記スタイラスに搭載される、
請求項１９に記載の電子機器。
前記電極は、センサコントローラと接続されるセンサ側電極との間の静電結合を通じて信号の送受信を行うスタイラス側電極であり、前記スタイラスに搭載される、
請求項１９に記載の電子機器。
【請求項21】
信号の送受信を行う電極と、入力信号、第一電位、及び前記第一電位よりも高い第二電位が供給され、前記入力信号に応じて送信信号を前記電極に送信する送信ドライバとを備える電子機器の制御方法であって、
第一モードにおいて、前記第一電位から前記第二電位までの電位で前記送信信号を送信することと、
第二モードにおいて、前記第一電位から前記第二電位よりも高い第三電位までの電位で前記送信信号を送信することと、
を含む電子機器の制御方法。
第一モードにおいて、前記第一電位から前記第二電位までの電位で前記送信信号を送信することと、
第二モードにおいて、前記第一電位から前記第二電位よりも高い第三電位までの電位で前記送信信号を送信することと、
を含む電子機器の制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は送信ドライバに関し、特に、送信ドライバ、送信ドライバが搭載される電子機器及び電子機器の制御方法に関する。
【背景技術】
【0002】
従来から、入力信号に従い送信信号を送信する送信ドライバや、送信ドライバを搭載したタブレット端末やスタイラスなどの電子機器が知られている。
【0003】
これに関し、特許文献１には、複数のセンサ電極と、センサ電極ごとに設けられセンサ電極に接続される出力信号線と、出力信号線ごとに設けられ、一端が出力信号線に他端がショート線にそれぞれ接続されるスイッチと、各スイッチを制御する制御信号線と、を備えるタブレット端末が開示されている。特許文献１に記載の技術では、電位がハイレベルにある出力信号線と電位がロウレベルにある出力信号線同士を短絡し、出力信号線の間で電荷を共有することによって消費電力を削減する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１９－０９１４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記した技術は、タブレット端末以外の他の電子機器、例えば、タブレット端末と一緒に用いられるスタイラスにも適用し得る。しかしながら、スタイラスの種類によっては、出力信号線に信号を出力する送信ドライバが単体である場合や、複数の送信ドライバが離れた位置に配置される場合がある。このため、上記した技術を適用できないという問題があった。また、電磁結合方式のスタイラスでは、信号のハイレベル及びロウレベルの電位差を大きくする必要がある。
【0006】
本発明はこのような課題に鑑みてなされたものであり、その目的は、単独でも消費電力を削減できる送信ドライバ、送信ドライバを搭載した電子機器及び電子機器の制御方法を提供することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、第一の本発明に係る送信ドライバは、入力信号、第一電位、及び前記第一電位よりも高い第二電位が供給され、前記入力信号に応じて送信信号を送信する送信ドライバであって、前記第一電位から前記第二電位までの電位で前記送信信号を送信する第一モードと、前記第一電位から前記第二電位よりも高い第三電位までの電位で前記送信信号を送信する第二モードと、を有する。
【0008】
また、第二の本発明に係る送信ドライバは、前記第三電位を供給する昇圧回路をさらに備える。
【0009】
また、第三の本発明に係る送信ドライバでは、前記第一電位、並びに前記第二電位若しくは前記第三電位が供給され、前記送信信号を出力端子から出力する出力制御回路と、前記出力制御回路に対する前記第二電位の供給を制御する短絡制御素子と、をさらに備える。
【0010】
また、第四の本発明に係る送信ドライバでは、前記昇圧回路は、容量素子を有する。
【0011】
また、第五の本発明に係る送信ドライバでは、前記第一モードにおいて、前記短絡制御素子を介して前記出力制御回路に前記第二電位が供給され、前記第二モードにおいて、前記短絡制御素子は、前記出力制御回路への前記第二電位の供給を遮断し、かつ、前記昇圧回路が前記出力制御回路に前記第三電位を供給する。
【0012】
また、第六の本発明に係る送信ドライバでは、前記出力制御回路は、正電源端子及び負電源端子を有し、前記負電源端子に前記第一電位が供給され、前記短絡制御素子の一端に前記第二電位が供給され、前記正電源端子に前記短絡制御素子の他端及び前記容量素子の一端が接続される。
【0013】
また、第七の本発明に係る送信ドライバは、前記入力信号に従って第一信号及び第二信号を生成する信号生成回路をさらに備え、前記出力制御回路は、前記第一信号に従って、前記正電源端子に供給される電位又は前記負電源端子に供給される電位を前記送信信号として前記送信信号を出力し、前記容量素子は、他端に前記第二信号が入力される。
【0014】
また、第八の本発明に係る送信ドライバは、前記第一信号の電位が前記第一電位である間短絡し、前記第一信号の電位が前記第一電位より高い第四電位である間開放するように前記短絡制御素子を制御する制御回路をさらに備え、前記信号生成回路は、前記入力信号の立ち上がりに従う第一タイミングで、電位を前記第一電位から前記第四電位に遷移させ、前記入力信号の立ち下がりに従う第三タイミングから所定の時間が経過した第四タイミングで、電位を前記第四電位から前記第一電位に遷移させるように前記第一信号を生成し、前記信号生成回路は、前記第一タイミングから所定の時間が経過した第二タイミングで、電位を前記第一電位から前記第一電位より高い第五電位に遷移させ、前記第三タイミングで、電位を前記第五電位から前記第一電位に遷移させるように前記第二信号を生成する。
【0015】
また、第九の本発明に係る送信ドライバでは、前記第一タイミングから前記第二タイミングに至るまでの時間は、前記第一タイミングから前記第三タイミングに至るまでの時間の半分以下であり、前記第三タイミングから前記第四タイミングに至るまでの時間は、前記第二タイミングから前記第四タイミングに至るまでの時間の半分以下である。
【0016】
また、第十の本発明に係る送信ドライバでは、前記第四電位及び前記第五電位は、前記第二電位に等しい。
【0017】
また、第十一の本発明に係る送信ドライバでは、前記容量素子の静電容量は、前記出力端子に接続される寄生容量の１０倍以上である。
【0018】
また、第十二の本発明に係る送信ドライバは、前記第一電位から前記第三電位よりも高い第六電位までの電位で前記送信信号を送信する第三モードをさらに有する。
【0019】
また、第十三の本発明に係る送信ドライバは、前記第三電位又は前記第六電位を供給する第一昇圧回路をさらに備える。
【0020】
また、第十四の本発明に係る送信ドライバは、前記第一電位よりも前記第三電位及び前記第二電位の差の分高い第七電位、又は前記第一電位よりも前記第六電位及び前記第二電位の差の分高い第八電位を前記第一昇圧回路に供給する第二昇圧回路をさらに備える。
【0021】
また、第十五の本発明に係る送信ドライバでは、前記第一昇圧回路は、一端から前記第三電位又は前記第六電位を供給する第一容量素子を有し、前記第二昇圧回路は、一端から前記第七電位又は前記第八電位を前記第一昇圧回路に供給する第二容量素子を有し、前記第一容量素子の静電容量は、前記第一容量素子及び前記第二容量素子の静電容量の合計の０．６倍である。
【0022】
また、第十六の本発明に係る送信ドライバは、前記第一電位から前記第一電位及び前記第二電位の間の電位である第九電位までの電位で前記送信信号を送信する第四モードと、前記第一電位から前記第二電位及び前記第三電位の間の電位である第十電位までの電位で前記送信信号を送信する第五モードとをさらに有する。
【0023】
また、第十七の本発明に係る送信ドライバは、前記第九電位、前記第十電位又は前記第三電位を供給する第三昇圧回路をさらに備える。
【0024】
また、第十八の本発明に係る送信ドライバでは、前記第三昇圧回路は、前記第一電位及び前記第二電位を分圧することによって、前記第九電位を生成し、生成した前記第九電位を前記第二電位の分昇圧することによって前記第十電位を生成する。
【0025】
また、第十九の本発明に係る電子機器は、信号の送受信を行う電極と、入力信号、第一電位、及び前記第一電位よりも高い第二電位が供給され、前記入力信号に従って送信信号を生成し対応する前記電極に送信する送信ドライバと、を備え、前記送信ドライバは、前記第一電位から前記第二電位までの電位で前記送信信号を送信する第一モードと、前記第一電位から前記第二電位よりも高い第三電位までの電位で前記送信信号を送信する第二モードとを有する。
【0026】
また、第二十の本発明に係る電子機器では、前記送信ドライバは、スタイラスに搭載され、前記電極は、センサコントローラと接続されるセンサ側電極との間の静電結合を通じて信号の送受信を行うスタイラス側電極であり、前記スタイラスに搭載される。
【0027】
また、第二十一の本発明に係る電子機器の制御方法は、信号の送受信を行う電極と、入力信号、第一電位、及び前記第一電位よりも高い第二電位が供給され、前記入力信号に応じて送信信号を前記電極に送信する送信ドライバとを備える電子機器の制御方法であって、第一モードにおいて、前記第一電位から前記第二電位までの電位で前記送信信号を送信することと、第二モードにおいて、前記第一電位から前記第二電位よりも高い第三電位までの電位で前記送信信号を送信することと、を含む。
【発明の効果】
【0028】
本発明によれば、送信ドライバは単独でも消費電力を削減できる。
【図面の簡単な説明】
【0029】
【図1】スタイラスシステムの一例を示す図である。
【図5】第一実施形態に係る送信ドライバの一例を示す図である。
【図6】第一実施形態に係る送信ドライバにおける各信号の電位の遷移の一例を示すタイミングチャートである。
【図7】第一実施形態に係る送信ドライバを備える電子機器の一連の処理の流れの一例を示すフローチャートである。
【図8】第二実施形態に係る送信ドライバの一例を示す図である。
【図9】第二実施形態に係る送信ドライバにおける各信号の電位の遷移の一例を示すタイミングチャートである。
【図10】第二実施形態に係る送信ドライバを備える電子機器の一連の処理の流れの一例を示すフローチャートである。
【図11】第三実施形態に係る送信ドライバの一例を示す図である。
【図12】第三実施形態に係る送信ドライバにおける各信号の電位の遷移の一例を示すタイミングチャートである。
【図13】第三実施形態に係る送信ドライバを備える電子機器の一連の処理の流れの一例を示すフローチャートである。
【図14】第二実施形態に係る送信ドライバにおける容量素子の静電容量と送信信号の電位との関係の一例を示す図表である。
【図15】第二実施形態に係る送信ドライバにおける容量素子の静電容量の比と送信信号の電位との関係の一例を示すグラフである。
【発明を実施するための形態】
【0030】
以下、添付図面を参照しながら本発明の実施形態（以下、「本実施形態」という。）について説明する。説明の理解を容易にするため、各図面において同一の構成要素及びステップに対しては可能な限り同一の符号を付して、重複する説明は省略する。
【0031】
―――第一実施形態―――
まず、第一実施形態について説明する。
まず、第一実施形態について説明する。
【0032】
＜回路構成＞
図１は、本発明に係るスタイラスシステム１の一例を示す図である。スタイラスシステム１は、例えば、アクティブ静電方式を利用したシステムである。スタイラスシステム１は、液晶パネルなどの表示装置に重畳されたタッチセンサ３０、及びタッチセンサ３０を用いて現在のスタイラス２の指示位置を導出し操作状態データとともに制御回路１２に出力するセンサコントローラ１０を有するタッチセンサ搭載装置３と、指示位置や筆圧等の操作状態データ等をタッチセンサ搭載装置３に入力するためのスタイラス２（アクティブスタイラス）と、を含んで構成される。スタイラス２及びタッチセンサ搭載装置３は、いずれも電子機器であり、容量Ｃｐｅｎによって互いに静電容量結合される。容量Ｃｐｅｎの静電容量は、典型的には１０ｐＦ未満である。
図１は、本発明に係るスタイラスシステム１の一例を示す図である。スタイラスシステム１は、例えば、アクティブ静電方式を利用したシステムである。スタイラスシステム１は、液晶パネルなどの表示装置に重畳されたタッチセンサ３０、及びタッチセンサ３０を用いて現在のスタイラス２の指示位置を導出し操作状態データとともに制御回路１２に出力するセンサコントローラ１０を有するタッチセンサ搭載装置３と、指示位置や筆圧等の操作状態データ等をタッチセンサ搭載装置３に入力するためのスタイラス２（アクティブスタイラス）と、を含んで構成される。スタイラス２及びタッチセンサ搭載装置３は、いずれも電子機器であり、容量Ｃｐｅｎによって互いに静電容量結合される。容量Ｃｐｅｎの静電容量は、典型的には１０ｐＦ未満である。
【0033】
スタイラス２は、センサコントローラ１０から所定の周期で送信されるアップリンク信号ＵＳを検出し、検出されたアップリンク信号ＵＳを基準時刻として指示された時間にダウンリンク信号ＤＳを送信するための電源、通信回路及び電極を備えている例えばアクティブ静電結合方式（ＡＥＳ）のスタイラスである。
【0034】
タッチセンサ搭載装置３は、ユーザが所有するコンピュータであって、例えば、タブレット、スマートフォン、パーソナルコンピュータなどから構成される。タッチセンサ搭載装置３は、スタイラス２の指示位置を検出し、該検出結果に従って様々な情報処理を行う。具体的には、タッチセンサ搭載装置３は、スタイラス２に対してアップリンク信号ＵＳを送信し、スタイラス２からのダウンリンク信号ＤＳの受信結果に応じてスタイラス２の指示位置を検出し、デジタルインクの生成処理やポインタの表示処理などを行う。タッチセンサ搭載装置３は、センサコントローラ１０及びタッチセンサ３０の他に、ホストプロセッサ、メモリや通信モジュール（いずれも不図示）などを備える。
【0035】
【0036】
タッチセンサ３０は、複数の検出電極を面状に配置してなる静電容量方式のセンサである。このタッチセンサ３０は、例えば、センサ座標系のＸ軸の位置を検出するための複数本のＸライン電極（以下、「線状電極３１」という）と、Ｙ軸の位置を検出するための複数本のＹライン電極（以下、「線状電極３２」という）とを含んで構成される。線状電極３１及び線状電極３２は、ＩＴＯ（Indium Tin Oxide）を含む透明導電性材料から構成されてもよいし、ワイヤメッシュセンサから構成されてもよい。なお、タッチセンサ３０は、上記した相互容量方式のセンサに代えて、ブロック状の電極を二次元格子状に配置した自己容量方式のセンサであってもよい。
【0037】
センサコントローラ１０は、ＭＣＵ（Micro Controller Unit）１１と、制御回路１２と、送信回路１３と、受信回路１４と、出力回路１５と、検出回路１６と、選択回路１７及び１８とを含んで構成される。
【0038】
出力回路１５は、制御回路１２からの指示に基づいて、複数の線状電極３２の中のひとつ又は互いに隣接する複数本を選択し、制御回路１２から送信される入力信号を所定の電圧に増幅して出力信号として、該出力信号を線状電極３２に出力する回路である。また、検出回路１６は、制御回路１２からの指示に基づき複数の線状電極３１の中のひとつ又は互いに隣接する複数本を選択する回路である。
【0039】
選択回路１７は、例えば、マルチプレクサであり、出力回路１５によって選択した線状電極３２を受信用として用いるか送信用として用いるかを切り替えるための回路である。選択回路１７は、制御回路１２から出力される選択信号ＳＥＬＹがロウ状態「０」の場合、選択回路１８を介して出力回路１５によって選択した線状電極３２を受信回路１４に接続する。一方、選択回路１７は、選択信号ＳＥＬＹがハイ状態「１」の場合、制御回路１２から送信回路１３を介して入力される入力信号を出力回路１５によって選択した線状電極３２に供給する。
【0040】
選択回路１８は、例えば、マルチプレクサであり、出力回路１５によって選択された線状電極３２から選択回路１７を介して入力される信号か、又は検出回路１６によって選択された線状電極３１から入力される信号を選択し、該選択した信号を受信回路１４に出力する。一方、選択回路１８は、制御回路１２から出力される選択信号ＳＥＬＸがロウ状態の場合、出力回路１５によって選択された線状電極３２を受信回路１４に接続する。他方、選択回路１８は、選択信号ＳＥＬＸがハイ状態の場合、選択回路１７を介して出力回路１５によって選択された線状電極３２を受信回路１４に接続する。
【0041】
タッチセンサ搭載装置３は、以下に示す四種類のモードを有しており、制御回路１２はこれらのモードを以下に示す順に切り替えながら、センサコントローラ１０内の各回路の制御を行う。以下、一つずつ詳しく説明する。
【0042】
一つ目のモードは、指の位置検出を行うモードである。当該モードにおいて制御回路１２は、選択信号ＳＥＬＹをハイ状態とし、選択信号ＳＥＬＸをロウ状態とする。即ち、出力回路１５によって選択された線状電極３２には、制御回路１２から送信回路１３及び出力回路１５を介して出力される送信信号が供給され、タッチセンサ３０からタッチ検出信号を送信する。また、検出回路１６によって選択された線状電極３１は、受信回路１４に接続される。このように構成することにより、ＭＣＵ１１は、指がセンサ面に接触したことによる検出信号の変化を読み取り指の座標位置を算出する。
【0043】
二つ目のモードは、スタイラス２に対してアップリンク信号ＵＳを送信するモードである。この場合の制御回路１２は、選択信号ＳＥＬＹをハイ状態とすることにより、出力回路１５によって選択した線状電極３２には制御回路１２から送信回路１３及び出力回路１５を介して出力される送信信号が供給され、タッチセンサ３０からはアップリンク信号ＵＳが送信される。このとき、出力回路１５は、線状電極３２のうちスタイラス２が指示している近傍の電極を選択してアップリンク信号ＵＳを送信しても良いし、出力回路１５が線状電極３２の全ての電極を同時に選択してトリガ信号ＵＳ＿ｔｒｇを送信するようにしても良い。
【0044】
三つ目のモードは、スタイラス２が送信する位置信号ＤＳ＿ｐｏｓを検出することによりスタイラス２の位置検出を行うモードである。この場合の制御回路１２は、選択信号ＳＥＬＹをロウ状態とすることにより、出力回路１５によって選択された線状電極３２は、選択回路１７を介して受信回路１４に接続される。スタイラス２のＸ軸座標を求める場合、制御回路１２は、選択信号ＳＥＬＸをロウ状態として、検出回路１６によって選択された線状電極３１を受信回路１４に接続する。この状態で検出回路１６が選択する線状電極３１を、スタイラス２の指示位置に最も近い線状電極３１を中心とする複数本、例えば五本の線状電極３１を一本ずつ順次選択しながら、ＭＣＵ１１は、受信回路１４から出力されるデータを信号レベル値として読み取る。ＭＣＵ１１は、選択した線状電極３１に対する信号レベル分布よりスタイラス２のＸ軸座標を算出する。また、スタイラス２のＹ軸座標を求める場合、制御回路１２は、選択信号ＳＥＬＸをハイ状態として、出力回路１５によって選択した線状電極３２を受信回路１４に接続する。この状態で出力回路１５が選択する線状電極３２を、スタイラス２の指示位置に最も近い線状電極３２を中心とする複数本、例えば五本の線状電極３２を一本ずつ順次選択しながら、ＭＣＵ１１は、受信回路１４から出力されるデータを信号レベル値として読み取る。ＭＣＵ１１は、選択された線状電極３２に対する信号レベル分布よりスタイラス２のＹ軸座標を算出する。
【0045】
四つ目のモードは、スタイラス２が送信するデータ信号ＤＳ＿ｒｅｓを受信するモードである。データ信号ＤＳ＿ｒｅｓを受信するときは、線状電極３１と線状電極３２のうちどちらを用いても良いが、ここでは線状電極３１を用いてデータ信号ＤＳ＿ｒｅｓを受信する場合について説明する。制御回路１２は、選択信号ＳＥＬＸをロウ状態とすることにより、検出回路１６によって選択された線状電極３１を受信回路１４に接続する。また、検出回路１６がスタイラス２の指示位置に最も近い線状電極３１を中心とする複数本、たとえば三本の線状電極３１を同時に選択するように制御回路１２を動作させる。この状態で、ＭＣＵ１１は、受信回路１４からの出力を定期的に読み取る。なお、線状電極３２を用いてデータ信号ＤＳ＿ｒｅｓを受信する場合は、選択信号ＳＥＬＹをロウ状態とし、選択信号ＳＥＬＸをハイ状態とすればよい。
【0046】
以上が、各モードにおける制御回路１２の動作である。以上の説明から理解されるように、タッチセンサ搭載装置３は、送信と受信とで同じタッチセンサ３０を用いて信号の送受信を行うよう構成される。以下、引き続き、図２に示したタッチセンサ搭載装置３内の他の構成について説明する。
【0047】
ＭＣＵ１１は、内部にＲＯＭ及びＲＡＭを有しており所定のプログラムに基づき動作するマイクロプロセッサで、制御回路１２から出力される各信号を前述したように出力するように制御回路１２に対して制御を行うとともに、受信回路１４が出力するデジタルデータを読み取り処理する。
【0048】
制御回路１２は、ＭＣＵ１１からの指示に基づき、各信号を指定されたタイミングで正確に出力するための論理回路である。
【0049】
以上、タッチセンサ搭載装置３の構成及び動作について説明した。次に、出力回路１５が線状電極３２に対して信号を送信する際に機能する回路の構成について詳しく説明する。図３は、図２に示す出力回路１５の回路構成の一部及びタッチセンサ３０の一例を示した図である。
【0050】
図３に示すように、出力回路１５は、ドライバ選択回路１５１と、複数の送信ドライバ１５２Ａとを含んで構成される。
【0051】
ドライバ選択回路１５１は、制御回路１２の指示に従って線状電極３２に信号を送信する複数の送信ドライバ１５２Ａのうちいくつかを選択し、送信回路１３から送信されるデータ信号を複数の入力信号ＩＮとして、各入力信号ＩＮを対応する送信ドライバ１５２Ａに出力する。
【0052】
送信ドライバ１５２Ａは、一本の線状電極３２に対して一つ設けられる。送信ドライバ１５２Ａは、基準線Ｗ＿ＧＮＤから電位ＧＮＤ（第一電位）が供給され、電源線Ｗ＿ＶＤＤから電位ＶＤＤ（第二電位）が供給され、ドライバ選択回路１５１から入力される入力信号ＩＮに対して、信号を増幅して、該増幅した信号を送信信号ＯＵＴとして、出力信号線Ｗｏｕｔを介して送信信号ＯＵＴを対応する線状電極３２に送信する。また、送信ドライバ１５２Ａは、第一モード及び第二モードを有する。送信ドライバ１５２Ａは、第一モードでは、信号を電位ＧＮＤから電位ＶＤＤまでの電位差に増幅し、該増幅した信号を送信信号ＯＵＴとして出力する。他方、送信ドライバ１５２Ａは、第二モードでは、電位ＧＮＤ（第一電位）から線状電極３２から信号を送信できる電位（第三電位）までの電位差に信号を増幅し、該増幅した信号を送信信号ＯＵＴとして出力する。ここで、線状電極３２から信号を送信できる電位（第三電位）とは、５Ｖよりも高く、電位ＶＤＤ（第二電位）よりも高い例えば９Ｖ程度の電位である。
【0053】
【0054】
スタイラス２は、例えば、電極２０と、選択回路２１と、発振部２２と、送信部２３と、受信部２４と、検出部２５と、入力部２６と、記憶部２７と、制御部２８と、電源２９とを含んで構成される。
【0055】
電極２０は、ダウンリンク信号ＤＳ又はアップリンク信号ＵＳに対応した電荷が誘導される導体である。
【0056】
選択回路２１は、例えば、マルチプレクサであり、制御部２８から入力される選択信号ＳＥＬに従って、電極２０と、送信部２３又は受信部２４との間の接続状態を切り替える。
【0057】
発振部２２は、制御部２８から入力される周波数設定信号ＳＥＬ＿Ｆに基づいてタッチセンサ搭載装置３及びスタイラス２の間で通信に用いる周波数のキャリア信号を生成する発振回路である。キャリア信号は正弦波であってもクロックパルスの矩形波であってもよい。
【0058】
送信部２３は、制御部２８から入力されるデータに基づいてダウンリンク信号ＤＳを生成し、電極２０を介して生成したダウンリンク信号ＤＳをタッチセンサ搭載装置３に送信する。送信部２３は、上述した送信ドライバ１５２Ａを有する。送信ドライバ１５２Ａは、ダウンリンク信号ＤＳの電位差をスタイラス２の電源電圧の例えば２倍に増幅し、電位差を増幅したダウンリンク信号ＤＳをタッチセンサ搭載装置３に送信する。送信ドライバ１５２Ａによって電位差が増幅されたダウンリンク信号ＤＳは、ロウレベル（第一電位）が例えば０Ｖであり、ハイレベル（第三電位）が１５Ｖ以上である例えば２０Ｖ程度の電位であり、電位差が１５Ｖ以上である例えば２０Ｖ程度の電位差である。
【0059】
受信部２４は、電極２０に誘導された電荷量の変化（信号）を検波して復調し、復調した信号を制御部２８に出力する。
【0060】
検出部２５は、スタイラス２の側面に設けられた押しボタンなどである入力部２６のオンオフなどの操作状態や、図示しない筆圧検出部により検出された筆圧Ｆの値、スタイラス２の駆動電源である電源２９の残量データなどスタイラス２の操作状態によって変化する動的なデータを取得し、取得したデータを制御部２８に出力する。
【0061】
記憶部２７は、スタイラス２の識別情報や、スタイラス２のメーカーを示すベンダ情報、スタイラス２のペン先のタイプ（ボールペン、ブラシなど）、入力部２６の数などスタイラス２の操作状態によって変化しない静的なデータである構成データを記憶し、記憶している構成データを制御部２８に出力する。
【0062】
制御部２８は、スタイラス２をタッチセンサ３０に近づける操作（ペンダウン操作）の開始後に受信部２４が検出したアップリンク信号ＵＳの受信時刻を基準時刻としてセンサコントローラ１０に指示された時間にダウンリンク信号ＤＳが送信されるように送信部２３を制御する。
【0063】
以上、スタイラス２の構成について説明した。次に、送信ドライバ１５２Ａの回路の構成について詳しく説明する。図５は、第一実施形態に係る送信ドライバ１５２Ａの回路構成の一例を示した図である。
【0064】
図５に示すように、送信ドライバ１５２Ａは、例えば、信号生成回路１５３Ａと、出力制御回路１５４と、論理否定回路ＩＮＶ１と、第一昇圧回路１５５と、短絡制御素子ＳＷ１とを含んで構成される。なお、図５における寄生容量Ｃｏｕｔは、送信ドライバ１５２Ａの出力に接続される負荷容量である。具体的には、寄生容量Ｃｏｕｔは、例えば、送信ドライバ１５２Ａがスタイラス２に搭載されている場合は、電極２０と容量Ｃｐｅｎとの合成容量を示し、例えば、送信ドライバ１５２Ａがセンサコントローラ１０に搭載されている場合は、タッチセンサ３０の線状電極３２と容量Ｃｐｅｎとの合成容量を示す。
【0065】
信号生成回路１５３Ａは、入力される入力信号ＩＮに従ってドライブ信号ＤＲＶ及びブースト信号ＢＳＴ１を生成し、生成したドライブ信号ＤＲＶ（第一信号）を論理否定回路ＩＮＶ１及び出力制御回路１５４に出力する一方で、生成したブースト信号ＢＳＴ１（第二信号）を第一昇圧回路１５５の緩衝回路ＢＵＦ１に出力する。
【0066】
具体的には、信号生成回路１５３Ａは、入力信号ＩＮの立ち上がりに従う第一タイミングで、電位をロウレベル（第一電位）からハイレベル（第四電位）に遷移させる一方で、入力信号ＩＮの立ち下がりに従う第三タイミングから所定の時間が経過した第四タイミングで、電位をハイレベル（第四電位）からロウレベル（第一電位）に遷移させるようにドライブ信号ＤＲＶ（第一信号）を生成する。また、信号生成回路１５３Ａは、第一タイミングから所定の時間が経過した第二タイミングで、電位をロウレベル（第一電位）からハイレベル（第五電位）に遷移させ、第三タイミングで、電位をハイレベル（第五電位）からロウレベル（第一電位）に遷移させるようにブースト信号ＢＳＴ１を生成する。ここで、第一タイミングは、例えば、入力信号ＩＮが立ち上がってから、所定のクロックが数回交番したタイミングや、入力信号ＩＮに対して所定の遅延を有する信号が立ち上がったタイミングなどである。また、第三タイミングは、例えば、入力信号ＩＮが立ち下がってから、所定のクロックが数回交番したタイミングや、入力信号ＩＮに対して所定の遅延を有する信号が立ち下がったタイミングなどである。
【0067】
論理否定回路ＩＮＶ１は、例えばトランジスタを含んで構成されるインバータ回路であり、制御信号ＣＴ１によって短絡制御素子ＳＷ１を制御する制御回路として機能する。論理否定回路ＩＮＶ１は、信号生成回路１５３Ａから入力されるドライブ信号ＤＲＶに対して論理否定演算を行い、該演算を行った信号を制御信号ＣＴ１として、制御信号ＣＴ１を短絡制御素子ＳＷ１の制御端子に出力する。
【0068】
第一昇圧回路１５５は、例えば、緩衝回路ＢＵＦ１と、容量素子Ｃｅｘｔ１とを含んで構成される。第一昇圧回路１５５は、信号生成回路１５３Ａから出力されるブースト信号ＢＳＴ１に従って、出力側に接続されるノードの電位を昇圧し、昇圧した電位（第三電位）を出力制御回路１５４の正電源端子Ｐに供給する。具体的には、一方、第一昇圧回路１５５は、信号生成回路１５３Ａから出力されるブースト信号ＢＳＴ１の電位がハイレベル（第五電位）の場合、出力側に接続されるノードの電位を昇圧し、昇圧した電位を出力制御回路１５４の正電源端子Ｐに供給する。他方、第一昇圧回路１５５は、ブースト信号ＢＳＴ１の電位がロウレベル（第一電位）の場合、当該昇圧を停止し、昇圧を行っていない電位（第二電位）を出力制御回路１５４の正電源端子Ｐに供給する。
【0069】
緩衝回路ＢＵＦ１は、例えばＭＯＳトランジスタを含んで構成されるバッファ回路である。緩衝回路ＢＵＦ１は、信号生成回路１５３Ａから出力されるブースト信号ＢＳＴ１に対して、信号増強をして、該信号増強を行ったブースト信号ＢＳＴ１を容量素子Ｃｅｘｔ１に出力する。また、緩衝回路ＢＵＦ１は、容量素子Ｃｅｘｔ１及び信号生成回路１５３Ａが互いに及ぼしあう電気的影響を低減又は排除する。なお、第一実施形態では、送信ドライバ１５２Ａに緩衝回路ＢＵＦ１が設けられているが、緩衝回路ＢＵＦ１を設けず信号生成回路１５３Ａから直接ブースト信号ＢＳＴ１を容量素子Ｃｅｘｔ１の一端に入力するようにしても良い。
【0070】
容量素子Ｃｅｘｔ１は、一端が緩衝回路ＢＵＦ１の出力端子に接続される一方で、他端が短絡制御素子ＳＷ１の他端と出力制御回路１５４の正電源端子Ｐとに接続される。容量素子Ｃｅｘｔ１は、出力制御回路１５４の正電源端子Ｐに電位ＶＰ２を供給する。また、容量素子Ｃｅｘｔ１は、短絡制御素子ＳＷ１が短絡している場合、電源線Ｗ＿ＶＤＤから電位ＶＤＤの供給を受ける。容量素子Ｃｅｘｔ１の静電容量は、例えば、１ｕＦ～１０ｕＦであり、典型的には１ｕＦである。
【0071】
短絡制御素子ＳＷ１は、例えば、スイッチ素子やトランジスタなどである。短絡制御素子ＳＷ１は、一端が電源線Ｗ＿ＶＤＤに接続される一方で、他端が容量素子Ｃｅｘｔ１の他端と出力制御回路１５４の正電源端子Ｐとに接続され、制御端子に入力される制御信号ＣＴ１に従って、両端を短絡又は開放する。具体的には、一方、短絡制御素子ＳＷ１は、制御信号ＣＴ１の状態がハイ状態の場合、両端を短絡し、出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１とに電源線Ｗ＿ＶＤＤの電位ＶＤＤを供給する。他方、短絡制御素子ＳＷ１は、制御信号ＣＴ１の状態がロウ状態の場合、両端を開放し、電源線Ｗ＿ＶＤＤの電位ＶＤＤの供給を停止する。
【0072】
出力制御回路１５４は、信号生成回路１５３Ａから入力端子Ｉに入力されるドライブ信号ＤＲＶに対して、正電源端子Ｐに供給される電位及び負電源端子Ｍに供給される電位に従って信号増強を行い、送信信号ＯＵＴとして出力端子Ｏから電極２０又は線状電極３２に送信する。具体的には、ドライブ信号ＤＲＶの状態がハイ状態の場合、送信信号ＯＵＴの電位を正電源端子Ｐに供給される電位とする一方で、ドライブ信号ＤＲＶの状態がロウ状態の場合、送信信号ＯＵＴの電位を負電源端子Ｍに供給される電位として、送信信号ＯＵＴを出力端子Ｏから出力する。
【0073】
以上のように構成される送信ドライバ１５２Ａにおいて、短絡制御素子ＳＷ１は、入力信号ＩＮに従うドライブ信号ＤＲＶの状態がロウ状態の場合両端を短絡する一方で、ドライブ信号ＤＲＶの状態がハイ状態の場合両端を開放する。一方、短絡制御素子ＳＷ１が短絡している間、送信ドライバ１５２Ａの動作モードは、第一モードとなり、出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とには、電源線Ｗ＿ＶＤＤから電位ＶＤＤ（第二電位）が供給され、容量素子Ｃｅｘｔ１の一端には基準線Ｗ＿ＧＮＤの電位ＧＮＤ（第一電位：例えば０Ｖ）が供給される。
【0074】
他方、短絡制御素子ＳＷ１が開放している間、送信ドライバ１５２Ａの動作モードは第二モードとなり、短絡制御素子ＳＷ１によって出力制御回路１５４への電位ＶＤＤの供給は遮断され、出力制御回路１５４の正電源端子Ｐには、容量素子Ｃｅｘｔ１の他端から電位ＶＰ１が供給される。短絡制御素子ＳＷ１が開放している間、電位ＶＰ１は、入力信号ＩＮに従うブースト信号ＢＳＴ１によって決定される容量素子Ｃｅｘｔ１の一端の電位に電位ＶＤＤを加算した電位となる。具体的には、容量素子Ｃｅｘｔ１の一端の電位が電位ＧＮＤである場合、電位ＶＰ１は、電位ＶＤＤ（第二電位）となる一方で、容量素子Ｃｅｘｔ１の電位が電位ＶＤＤである場合、電位ＶＰ１は、電位ＶＤＤを２倍した電位（第三電位）となる。
【0075】
そして、送信ドライバ１５２Ａは、入力信号ＩＮの状態に従って、出力制御回路１５４の正電源端子Ｐに供給される電位か、出力制御回路１５４の負電源端子Ｍに供給される電位を送信信号ＯＵＴとして、電極２０又は線状電極３２に送信する。すなわち、送信ドライバ１５２Ａは、入力信号ＩＮに従って、電位が電位ＶＤＤ（第二電位）、電位ＶＤＤを２倍した電位（第三電位）、及び電位ＧＮＤ（第一電位）の間で遷移する送信信号ＯＵＴを生成し、送信信号ＯＵＴを電極２０又は線状電極３２に送信する。
【0076】
＜送信ドライバに係る一連の動作の流れ＞
以上、送信ドライバ１５２Ａの構成について説明した。次に、送信ドライバ１５２Ａにおける各信号の電位の遷移について詳しく説明する。図６は、第一実施形態に係る送信ドライバ１５２Ａにおける各信号の電位の遷移の一例を示すタイミングチャートである。
以上、送信ドライバ１５２Ａの構成について説明した。次に、送信ドライバ１５２Ａにおける各信号の電位の遷移について詳しく説明する。図６は、第一実施形態に係る送信ドライバ１５２Ａにおける各信号の電位の遷移の一例を示すタイミングチャートである。
【0077】
時刻ｔ６０で、送信ドライバ１５２Ａの動作モードは、第一モードである。時刻ｔ６０で、ドライバ選択回路１５１又は制御部２８は、入力信号ＩＮの電位を０Ｖ（第一電位）から電位ＶＤＤ（第四電位）に遷移させる。また、時刻ｔ６０で、信号生成回路１５３Ａは、入力信号ＩＮの電位の立ち上がりを検出する。時刻ｔ６０で、短絡制御素子ＳＷ１は短絡されており、出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とには電源線Ｗ＿ＶＤＤから電位ＶＤＤが供給されている。また、時刻ｔ６０で、信号生成回路１５３Ａは、ブースト信号ＢＳＴ１の電位を０Ｖ（第一電位）として、ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ１に出力している。よって、時刻ｔ６０で、電位ＶＰ１は、電位ＶＤＤである。結果、時刻ｔ６０で、出力制御回路１５４は、送信信号ＯＵＴの電位を０Ｖ（第一電位）として電極２０又は線状電極３２に送信する。
【0078】
時刻ｔ６１で、信号生成回路１５３Ａは、入力信号ＩＮの立ち上がりに従いドライブ信号ＤＲＶの電位を０Ｖ（第一電位）から電位ＶＤＤ（第五電位）に遷移させる。時刻ｔ６１で、論理否定回路ＩＮＶ１は、制御信号ＣＴ１の電位を電位ＶＤＤ（第五電位）から０Ｖ（第一電位）に遷移させる。時刻ｔ６１で、短絡制御素子ＳＷ１は、電位が０Ｖ（第一電位）である制御信号ＣＴ１に従い、その両端が開放される。時刻ｔ６１で、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とへの電位ＶＤＤ（第二電位）の供給が停止する。時刻ｔ６１で、電位ＶＰ１は、電位ＶＤＤ（第二電位）である。時刻ｔ６１で、出力制御回路１５４は、ドライブ信号ＤＲＶに従い、送信信号ＯＵＴの電位を０Ｖ（第一電位）から正電源端子Ｐに供給されている電位ＶＤＤ（第二電位）に遷移させる。
【0079】
時刻ｔ６２で、送信ドライバ１５２Ａの動作モードは、第一モードから第二モードへと切り替わる。時刻ｔ６２で、信号生成回路１５３Ａは、ブースト信号ＢＳＴ１の電位を０Ｖ（第一電位）から電位ＶＤＤ（第五電位）に遷移させる。時刻ｔ６２で、緩衝回路ＢＵＦ１は、容量素子Ｃｅｘｔ１の一端の電位を０Ｖ（第一電位）から電位ＶＤＤ（第五電位）に遷移させる。これに伴い、容量素子Ｃｅｘｔ１が両端の電位差を保持しようとするため、時刻ｔ６２で、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤ（第二電位）から電位ＶＤＤに容量素子Ｃｅｘｔ１の一端の電位（第五電位：電位ＶＤＤ）を加算した電位（第三電位：２×電位ＶＤＤ）に遷移する。結果、時刻ｔ６２で、出力制御回路１５４は、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から正電源端子Ｐに供給されている電位ＶＰ１（第三電位：２×電位ＶＤＤ）に遷移させる。
【0080】
時刻ｔ６３で、ドライバ選択回路１５１又は制御部２８は、入力信号ＩＮの電位を電位ＶＤＤ（第四電位）から０Ｖ（第一電位）に遷移させる。また、時刻ｔ６３で、信号生成回路１５３Ａは、入力信号ＩＮの電位の立ち下がりを検出する。時刻ｔ６３で、出力制御回路１５４は、依然として送信信号ＯＵＴの電位を電位ＶＰ１（第三電位：２×電位ＶＤＤ）として電極２０又は線状電極３２に送信する。
【0081】
時刻ｔ６４で、送信ドライバ１５２Ａの動作モードは、第二モードから第一モードへと切り替わる。時刻ｔ６４で、信号生成回路１５３Ａは、ブースト信号ＢＳＴ１の電位を電位ＶＤＤ（第五電位）から０Ｖ（第一電位）に遷移させる。時刻ｔ６４で、緩衝回路ＢＵＦ１は、容量素子Ｃｅｘｔ１の一端の電位を電位ＶＤＤ（第五電位）から０Ｖ（第一電位）に遷移させる。これに伴い、容量素子Ｃｅｘｔ１が両端の電位差を保持しようとするため、時刻ｔ６４で、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤ（第二電位）に遷移する。結果、時刻ｔ６４で、出力制御回路１５４は、電位ＶＤＤを２倍した電位（第三電位）から正電源端子Ｐに供給されている電位ＶＰ１（第二電位：電位ＶＤＤ）に送信信号ＯＵＴの電位を遷移させる。
【0082】
時刻ｔ６５で、信号生成回路１５３Ａは、入力信号ＩＮの立ち下がり従いドライブ信号ＤＲＶの電位を電位ＶＤＤ（第五電位）から０Ｖ（第一電位）に遷移させる。時刻ｔ６５で、論理否定回路ＩＮＶ１は、制御信号ＣＴ１の電位を０Ｖ（第一電位）から電位ＶＤＤ（第四電位）に遷移させる。時刻ｔ６５で、短絡制御素子ＳＷ１は、電位が電位ＶＤＤ（第四電位）である制御信号ＣＴ１に従い、その両端が短絡される。時刻ｔ６５で、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とに電位ＶＤＤ（第二電位）が供給される。時刻ｔ６５で、電位ＶＰ１は、電位ＶＤＤ（第二電位）である。時刻ｔ６５で、出力制御回路１５４は、ドライブ信号ＤＲＶに従い、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から負電源端子Ｍに供給されている０Ｖ（第一電位）に遷移させる。
【0083】
なお、典型的には、時刻ｔ６１から時刻ｔ６２に至るまでの時間は、時刻ｔ６１から時刻ｔ６３に至るまでの時間の半分以下であり、また、時刻ｔ６３から時刻ｔ６４に至るまでの時間は、時刻ｔ６２から時刻ｔ６４に至るまでの時間の半分以下である。
【0084】
以上、送信ドライバ１５２Ａにおける各信号の電位の遷移の一例について説明した。次に、送信ドライバ１５２Ａを備える電子機器（スタイラス２又はタッチセンサ搭載装置３）の一連の処理の流れについて詳しく説明する。図７は、第一実施形態に係る送信ドライバ１５２Ａを備える電子機器の一連の処理の流れの一例を示すフローチャートである。
【0085】
（ステップＳＰ１０）
電子機器は、送信ドライバ１５２Ａの信号生成回路１５３Ａによって、入力信号ＩＮの信号波形が立ち上がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち上がっていると判定する場合、処理は、ステップＳＰ１２の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち上がっていないと判定する場合、処理は、ステップＳＰ１８の処理に移行する。
電子機器は、送信ドライバ１５２Ａの信号生成回路１５３Ａによって、入力信号ＩＮの信号波形が立ち上がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち上がっていると判定する場合、処理は、ステップＳＰ１２の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち上がっていないと判定する場合、処理は、ステップＳＰ１８の処理に移行する。
【0086】
（ステップＳＰ１２）
電子機器の動作モードは第一モードとなっている。第一モードにおいて、電子機器は、送信ドライバ１５２Ａによって０Ｖ（第一電位）から電位ＶＤＤ（第二電位）までの範囲の電位で送信信号ＯＵＴを送信する。電子機器は、信号生成回路１５３Ａによってドライブ信号ＤＲＶの電位を０Ｖ（第一位）から電位ＶＤＤ（第四電位）に遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。続いて、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を０Ｖ（第一電位）から電位ＶＤＤ（第二電位）に遷移させる。そして、処理は、ステップＳＰ１４の処理に移行する。
電子機器の動作モードは第一モードとなっている。第一モードにおいて、電子機器は、送信ドライバ１５２Ａによって０Ｖ（第一電位）から電位ＶＤＤ（第二電位）までの範囲の電位で送信信号ＯＵＴを送信する。電子機器は、信号生成回路１５３Ａによってドライブ信号ＤＲＶの電位を０Ｖ（第一位）から電位ＶＤＤ（第四電位）に遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。続いて、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を０Ｖ（第一電位）から電位ＶＤＤ（第二電位）に遷移させる。そして、処理は、ステップＳＰ１４の処理に移行する。
【0087】
（ステップＳＰ１４）
電子機器は、短絡制御素子ＳＷ１を開放することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とへの電位ＶＤＤ（第二電位）の供給を停止する。そして、処理は、ステップＳＰ１６の処理に移行する。
電子機器は、短絡制御素子ＳＷ１を開放することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とへの電位ＶＤＤ（第二電位）の供給を停止する。そして、処理は、ステップＳＰ１６の処理に移行する。
【0088】
（ステップＳＰ１６）
電子機器は、動作モードを第一モードから第二モードに切り替える。また、電子機器は、信号生成回路１５３Ａによってブースト信号ＢＳＴ１の電位を０Ｖ（第一電位）から電位ＶＤＤ（第五電位）に遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ１に出力する。これに伴い、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤ（第二電位）から電位ＶＤＤの２倍の電位（第三電位）に遷移し、電位ＶＤＤの２倍の電位（第三電位）が出力制御回路１５４の正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から電位ＶＤＤの２倍の電位（第三電位）に遷移させる。そして、処理は、ステップＳＰ１８の処理に移行する。
電子機器は、動作モードを第一モードから第二モードに切り替える。また、電子機器は、信号生成回路１５３Ａによってブースト信号ＢＳＴ１の電位を０Ｖ（第一電位）から電位ＶＤＤ（第五電位）に遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ１に出力する。これに伴い、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤ（第二電位）から電位ＶＤＤの２倍の電位（第三電位）に遷移し、電位ＶＤＤの２倍の電位（第三電位）が出力制御回路１５４の正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から電位ＶＤＤの２倍の電位（第三電位）に遷移させる。そして、処理は、ステップＳＰ１８の処理に移行する。
【0089】
（ステップＳＰ１８）
電子機器は、送信ドライバ１５２Ａの信号生成回路１５３Ａによって、入力信号ＩＮの信号波形が立ち下がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち下がっていると判定する場合、処理は、ステップＳＰ２０の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち上がっていないと判定する場合、処理は、図７に係る一連の処理を終了する。
電子機器は、送信ドライバ１５２Ａの信号生成回路１５３Ａによって、入力信号ＩＮの信号波形が立ち下がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち下がっていると判定する場合、処理は、ステップＳＰ２０の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち上がっていないと判定する場合、処理は、図７に係る一連の処理を終了する。
【0090】
（ステップＳＰ２０）
電子機器の動作モードは第二モードとなっている。第二モードにおいて、電子機器は、送信ドライバ１５２Ａによって０Ｖ（第一電位）から電位ＶＤＤ（第二電位）より高い電位（第三電位）までの範囲の電位で送信信号ＯＵＴを送信する。続いて、電子機器は、動作モードを第二モードから第一モードに切り替える。また、電子機器は、信号生成回路１５３Ａによってブースト信号ＢＳＴ１の電位を電位ＶＤＤ（第五電位）から０Ｖ（第一電位）に遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ１に出力する。これに伴い、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤの２倍の電位（第三電位）から電位ＶＤＤ（第二電位）に遷移し、電位ＶＤＤ（第二電位）が出力制御回路１５４の正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤの２倍の電位（第三電位）から電位ＶＤＤ（第二電位）に遷移させる。そして、処理は、ステップＳＰ２２の処理に移行する。
電子機器の動作モードは第二モードとなっている。第二モードにおいて、電子機器は、送信ドライバ１５２Ａによって０Ｖ（第一電位）から電位ＶＤＤ（第二電位）より高い電位（第三電位）までの範囲の電位で送信信号ＯＵＴを送信する。続いて、電子機器は、動作モードを第二モードから第一モードに切り替える。また、電子機器は、信号生成回路１５３Ａによってブースト信号ＢＳＴ１の電位を電位ＶＤＤ（第五電位）から０Ｖ（第一電位）に遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ１に出力する。これに伴い、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤの２倍の電位（第三電位）から電位ＶＤＤ（第二電位）に遷移し、電位ＶＤＤ（第二電位）が出力制御回路１５４の正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤの２倍の電位（第三電位）から電位ＶＤＤ（第二電位）に遷移させる。そして、処理は、ステップＳＰ２２の処理に移行する。
【0091】
（ステップＳＰ２２）
電子機器は、信号生成回路１５３Ａによってドライブ信号ＤＲＶの電位を電位ＶＤＤ（第四電位）から０Ｖ（第一電位）に遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。続いて、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から０Ｖ（第一電位）に遷移させる。そして、処理は、ステップＳＰ２４の処理に移行する。
電子機器は、信号生成回路１５３Ａによってドライブ信号ＤＲＶの電位を電位ＶＤＤ（第四電位）から０Ｖ（第一電位）に遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。続いて、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から０Ｖ（第一電位）に遷移させる。そして、処理は、ステップＳＰ２４の処理に移行する。
【0092】
（ステップＳＰ２４）
電子機器は、短絡制御素子ＳＷ１を短絡することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とへ電位ＶＤＤ（第二電位）を供給する。
電子機器は、短絡制御素子ＳＷ１を短絡することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とへ電位ＶＤＤ（第二電位）を供給する。
【0093】
＜効果＞
以上、第一実施形態では、送信ドライバ１５２Ａは、入力信号ＩＮ、電位ＧＮＤ（第一電位）、及び電位ＶＤＤ（第二電位）が供給され、入力信号ＩＮに応じて送信信号ＯＵＴを送信する。また、送信ドライバ１５２Ａは、電位ＧＮＤ（第一電位）から電位ＶＤＤ（第二電位）までの範囲の電位で送信信号ＯＵＴを送信する第一モードと、電位ＧＮＤ（第一電位）から電位ＶＤＤ（第二電位）よりも高い電位（第三電位）までの範囲の電位で送信信号ＯＵＴを送信する第二モードと、を有する。
以上、第一実施形態では、送信ドライバ１５２Ａは、入力信号ＩＮ、電位ＧＮＤ（第一電位）、及び電位ＶＤＤ（第二電位）が供給され、入力信号ＩＮに応じて送信信号ＯＵＴを送信する。また、送信ドライバ１５２Ａは、電位ＧＮＤ（第一電位）から電位ＶＤＤ（第二電位）までの範囲の電位で送信信号ＯＵＴを送信する第一モードと、電位ＧＮＤ（第一電位）から電位ＶＤＤ（第二電位）よりも高い電位（第三電位）までの範囲の電位で送信信号ＯＵＴを送信する第二モードと、を有する。
【0094】
この構成によれば、送信ドライバ１５２Ａは、供給される電位ＶＤＤ（第二電位）よりも高い電位（第三電位）で送信信号ＯＵＴを出力することができるため、電位ＶＤＤを供給する電源の電位を電位ＶＤＤより高くする必要がなく、したがって単独での消費電力を削減できる。
【0095】
また、第一実施形態では、送信ドライバ１５２Ａは、電位ＶＤＤ（第二電位）よりも高い電位（第三電位）を供給する第一昇圧回路１５５をさらに備える。
【0096】
この構成によれば、送信ドライバ１５２Ａは、第一昇圧回路１５５によって供給される電位ＶＤＤ（第二電位）よりも高い電位（第三電位）を供給することができるため、電位ＶＤＤを供給する電源の電位を電位ＶＤＤより高くする必要がなく、したがって単独での消費電力を削減できる。
【0097】
また、第一実施形態では、送信ドライバ１５２Ａは、電位ＧＮＤ（第一電位）、並びに電位ＶＤＤ（第二電位）若しくは電位ＶＤＤより高い電位（第三電位）が供給され、送信信号ＯＵＴを出力端子Ｏから出力する出力制御回路１５４と、出力制御回路１５４に対する電位ＶＤＤ（第二電位）の供給を制御する短絡制御素子ＳＷ１と、をさらに備える。
【0098】
この構成によれば、送信ドライバ１５２Ａは、短絡制御素子ＳＷ１によって出力制御回路１５４への電位の供給を制御できるため、簡素な構成で単独での消費電力を削減できる。
【0099】
また、第一実施形態では、第一昇圧回路１５５は、容量素子Ｃｅｘｔ１を有する。
【0100】
この構成によれば、送信ドライバ１５２Ａは、容量素子Ｃｅｘｔ１によって昇圧を実現するため、簡素な構成で単独での消費電力を削減できる。
【0101】
また、第一実施形態では、送信ドライバ１５２Ａは、第一モードにおいて、短絡制御素子ＳＷ１を介して出力制御回路１５４に電位ＶＤＤ（第二電位）が供給される。また、第二モードにおいて、短絡制御素子ＳＷ１は、出力制御回路１５４への電位ＶＤＤ（第二電位）の供給を遮断し、かつ、第一昇圧回路１５５が出力制御回路１５４に電位ＶＤＤより高い電位（第三電位）を供給する。
【0102】
この構成によれば、送信ドライバ１５２Ａは、短絡制御素子ＳＷ１によって出力制御回路１５４への電位の供給を制御できるため、簡素な構成で単独での消費電力を削減できる。
【0103】
また、第一実施形態では、出力制御回路１５４は、正電源端子Ｐ及び負電源端子Ｍを有し、負電源端子Ｍに電位ＧＮＤ（第一電位）が供給され、短絡制御素子ＳＷ１の一端に電位ＶＤＤ（第二電位）が供給され、正電源端子Ｐに短絡制御素子ＳＷ１の他端及び容量素子Ｃｅｘｔ１の一端が接続される。
【0104】
この構成によれば、送信ドライバ１５２Ａは、容量素子Ｃｅｘｔ１によって昇圧を実現するため、簡素な構成で単独での消費電力を削減できる。
【0105】
また、第一実施形態では、送信ドライバ１５２Ａは、入力信号ＩＮに従ってドライブ信号ＤＲＶ（第一信号）及びブースト信号ＢＳＴ１（第二信号）を生成する信号生成回路１５３Ａをさらに備える。出力制御回路１５４は、ドライブ信号ＤＲＶ（第一信号）に従って、正電源端子Ｐに供給される電位又は負電源端子Ｍに供給される電位（第一電位）を送信信号ＯＵＴとして送信信号ＯＵＴを出力する。容量素子Ｃｅｘｔ１は、他端にブースト信号ＢＳＴ１（第二信号）が入力される。
【0106】
この構成によれば、送信ドライバ１５２Ａにおける容量素子Ｃｅｘｔ１の一端の電位は、ブースト信号ＢＳＴ１の電位によって決定する。また、短絡制御素子ＳＷ１の両端が開放されている場合、容量素子Ｃｅｘｔ１が両端の電位差を維持しようとするため、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、容量素子Ｃｅｘｔ１の一端の電位によって決定する。すなわち、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１が電位ＶＤＤである状態で、容量素子Ｃｅｘｔ１の一端の電位を上昇させれば、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は電位ＶＤＤを上回る。これによって、送信ドライバ１５２Ａは、電源線Ｗ＿ＶＤＤの電位ＶＤＤを上回る電位を出力制御回路１５４から送信信号ＯＵＴとして出力できるため、電源線Ｗ＿ＶＤＤの電位を低く抑えることができる。よって、送信ドライバ１５２Ａは、単独での消費電力の削減を実現する。
【0107】
また、第一実施形態では、送信ドライバ１５２Ａは、ドライブ信号ＤＲＶ（第一信号）の電位が電位ＧＮＤ（第一電位）である間短絡し、ドライブ信号ＤＲＶ（第一信号）の電位が電位ＶＤＤ（第四電位）である間開放するように短絡制御素子ＳＷ１を制御する論理否定回路ＩＮＶ１（制御回路）をさらに備える。信号生成回路１５３Ａは、入力信号ＩＮの立ち上がりに従う第一タイミング（時刻ｔ６１）で、電位を電位ＧＮＤ（第一電位）から電位ＶＤＤ（第四電位）に遷移させ、入力信号ＩＮの立ち下がりに従う第三タイミング（時刻ｔ６４）から所定の時間が経過した第四タイミング（時刻ｔ６５）で、電位を電位ＶＤＤ（第四電位）から電位ＧＮＤ（第一電位）に遷移させるようにドライブ信号ＤＲＶ（第一信号）を生成する。さらに、信号生成回路１５３Ａは、第一タイミング（時刻ｔ６１）から所定の時間が経過した第二タイミング（時刻ｔ６２）で、電位を電位ＧＮＤ（第一電位）から電位ＶＤＤ（第五電位）に遷移させ、第三タイミング（時刻ｔ６４）で、電位を電位ＶＤＤ（第五電位）から電位ＧＮＤ（第一電位）に遷移させるようにブースト信号ＢＳＴ１（第二信号）を生成する。
【0108】
この構成によれば、送信ドライバ１５２Ａは、容量素子Ｃｅｘｔ１の一端に０Ｖを供給し、容量素子Ｃｅｘｔ１の他端に電源線Ｗ＿ＶＤＤから電位ＶＤＤを供給した後に、容量素子Ｃｅｘｔ１の他端への電源線Ｗ＿ＶＤＤからの電位ＶＤＤの供給を停止する。さらに、送信ドライバ１５２Ａは、容量素子Ｃｅｘｔ１の一端の電位を０Ｖから電位ＶＤＤまで上昇させることによって容量素子Ｃｅｘｔ１の他端の電位ＶＰ１を電位ＶＤＤの２倍の電位まで引き上げ、当該電位ＶＰ１を出力制御回路１５４の正電源端子Ｐに供給する。これによって、送信ドライバ１５２Ａは、電源線Ｗ＿ＶＤＤの電位ＶＤＤの２倍の電位を出力制御回路１５４から送信信号ＯＵＴとして出力できるため、電源線Ｗ＿ＶＤＤの電位を低く抑えることができる。よって、送信ドライバ１５２Ａは、単独での消費電力の削減を実現する。
【0109】
また、第一実施形態では、第一タイミング（時刻ｔ６１）から第二タイミング（時刻ｔ６２）に至るまでの時間は、第一タイミング（時刻ｔ６１）から第三タイミング（時刻ｔ６３）に至るまでの時間の半分以下である。また、第三タイミング（時刻ｔ６３）から第四タイミング（時刻ｔ６４）に至るまでの時間は、第二タイミング（時刻ｔ６２）から第四タイミング（時刻ｔ６４）に至るまでの時間の半分以下である。
【0110】
また、第一実施形態では、第四電位及び第五電位は、電源線Ｗ＿ＶＤＤの電位ＶＤＤ（第二電位）と等しい。
【0111】
この構成によれば、送信ドライバ１５２Ａは、電源系統が一つの場合においても、電源線Ｗ＿ＶＤＤの電位ＶＤＤを上回る電位を有する送信信号ＯＵＴを出力することができ、よって単独での消費電力の削減を実現する。
【0112】
また、第一実施形態では、容量素子Ｃｅｘｔ１の静電容量は、出力端子Ｏに接続される寄生容量Ｃｏｕｔの１０倍以上である。具体的には、寄生容量Ｃｏｕｔの静電容量が１０ｐＦ未満であるのに対して、容量素子Ｃｅｘｔ１の静電容量は、１ｕＦ～１０ｕＦである。
【0113】
また、第一実施形態では、電子機器（スタイラス２又はタッチセンサ搭載装置３）は、信号の送受信を行う電極２０又は線状電極３２と、入力信号ＩＮ、電位ＧＮＤ（第一電位）、及び電位ＶＤＤ（第二電位）が供給され、入力信号ＩＮに応じて送信信号ＯＵＴを送信する送信ドライバ１５２Ａとを備える。電子機器において、送信ドライバ１５２Ａは、電位ＧＮＤ（第一電位）から電位ＶＤＤ（第二電位）までの電位で送信信号ＯＵＴを送信する第一モードと、電位ＧＮＤ（第一電位）から電位ＶＤＤ（第二電位）よりも高い電位（第三電位）までの電位で送信信号ＯＵＴを送信する第二モードと、を有する。
【0114】
この構成によれば、送信ドライバ１５２Ａを搭載する電子機器（スタイラス２又はタッチセンサ搭載装置３）は、消費電力を削減できる。
【0115】
また、第一実施形態では、送信ドライバ１５２Ａは、スタイラス２に搭載される。また、電極２０は、センサコントローラ１０と接続されるセンサ側電極との間の静電結合を通じて信号の送受信を行うスタイラス側電極であり、スタイラス２に搭載される。
【0116】
この構成によれば、スタイラス２は、消費電力を削減できる。
【0117】
また、第一実施形態では、電子機器（タッチセンサ搭載装置３）は、複数の線状電極３２が面状に配置されてなるタッチセンサ３０と、送信信号ＯＵＴを対応する線状電極３２に送信する複数の送信ドライバ１５２Ａを有し、タッチセンサ３０に接続されるセンサコントローラ１０と、を備える。
【0118】
この構成によれば、タッチセンサ搭載装置３は、消費電力を削減できる。
【0119】
―――第二実施形態―――
以上、第一実施形態について説明した。続いて、第二実施形態について説明する。
以上、第一実施形態について説明した。続いて、第二実施形態について説明する。
【0120】
＜回路構成＞
図８は、第二実施形態に係る送信ドライバ１５２Ｂの回路構成の一例を示した図である。図８に示すように、送信ドライバ１５２Ｂは、例えば、送信ドライバ１５２Ａに対して、さらに第二昇圧回路１５６と、論理否定回路ＩＮＶ２とを加えて構成される。また、送信ドライバ１５２Ｂは、送信ドライバ１５２Ａに対して、信号生成回路１５３Ａに代えて信号生成回路１５３Ｂを含んで構成される。なお、送信ドライバ１５２Ｂの回路構成の説明において、送信ドライバ１５２Ａと同様の構成については、適宜その説明を省略する。
図８は、第二実施形態に係る送信ドライバ１５２Ｂの回路構成の一例を示した図である。図８に示すように、送信ドライバ１５２Ｂは、例えば、送信ドライバ１５２Ａに対して、さらに第二昇圧回路１５６と、論理否定回路ＩＮＶ２とを加えて構成される。また、送信ドライバ１５２Ｂは、送信ドライバ１５２Ａに対して、信号生成回路１５３Ａに代えて信号生成回路１５３Ｂを含んで構成される。なお、送信ドライバ１５２Ｂの回路構成の説明において、送信ドライバ１５２Ａと同様の構成については、適宜その説明を省略する。
【0121】
信号生成回路１５３Ｂは、入力される入力信号ＩＮに従ってドライブ信号ＤＲＶ並びにブースト信号ＢＳＴ１及びＢＳＴ２を生成する。信号生成回路１５３Ｂは、生成したドライブ信号ＤＲＶを論理否定回路ＩＮＶ１及び出力制御回路１５４に出力し、生成したブースト信号ＢＳＴ１を論理否定回路ＩＮＶ２と第一昇圧回路１５５の緩衝回路ＢＵＦ１とに出力し、生成したブースト信号ＢＳＴ２を第二昇圧回路１５６の緩衝回路ＢＵＦ２に出力する。
【0122】
具体的には、信号生成回路１５３Ｂは、第一タイミングで電位をロウレベル（第一電位）からハイレベル（第四電位）に遷移させる一方で、第四タイミングで電位をハイレベル（第四電位）からロウレベル（第一電位）に遷移させるようにドライブ信号ＤＲＶを生成する。また、信号生成回路１５３Ｂは、第二タイミングで電位をロウレベル（第一電位）からハイレベル（第五電位）に遷移させ、第三タイミングで電位をハイレベル（第五電位）からロウレベル（第一電位）に遷移させるようにブースト信号ＢＳＴ１を生成する。
【0123】
また、信号生成回路１５３Ｂは、第二タイミングから第三タイミングまでの期間中のタイミングである第五タイミングで電位をロウレベルからハイレベルに遷移させる一方で、第五タイミングから第三タイミングまでの期間中のタイミングである第六タイミングで電位をハイレベルからロウレベルに遷移させるようにブースト信号ＢＳＴ２を生成する。
【0124】
論理否定回路ＩＮＶ２は、例えばトランジスタを含んで構成されるインバータ回路であり、制御信号ＣＴ２によって短絡制御素子ＳＷ２を制御する制御回路として機能する。論理否定回路ＩＮＶ２は、信号生成回路１５３Ｂから入力されるブースト信号ＢＳＴ１に対して論理否定演算を行い、該演算を行った信号を制御信号ＣＴ２として、制御信号ＣＴ２を短絡制御素子ＳＷ２の制御端子に出力する。
【0125】
第二昇圧回路１５６は、例えば、緩衝回路ＢＵＦ２と、容量素子Ｃｅｘｔ２とを含んで構成される。第二昇圧回路１５６は、０Ｖ（第一電位）よりも電位ＶＤＤを２倍した電位（第三電位）及び電位ＶＤＤ（第二電位）の差の分高い電位（第七電位）か、または、０Ｖ（第一電位）よりも電位ＶＤＤを３倍した電位（第六電位）及び電位ＶＤＤ（第二電位）の差の分高い電位（第八電位）を第一昇圧回路１５５に供給する。具体的には、一方、第二昇圧回路１５６は、信号生成回路１５３Ｂから出力されるブースト信号ＢＳＴ２の電位がハイレベルの場合、出力側に接続されるノードの電位を昇圧し、昇圧した電位（第八電位）を第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子に供給する。他方、第二昇圧回路１５６は、ブースト信号ＢＳＴ２の電位がロウレベルの場合、当該昇圧を停止し、昇圧を行っていない電位（第七電位）を第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子に供給する。
【0126】
緩衝回路ＢＵＦ２は、例えばＭＯＳトランジスタを含んで構成されるバッファ回路である。緩衝回路ＢＵＦ２は、信号生成回路１５３Ｂから出力されるブースト信号ＢＳＴ２に対して、信号増強をして、該信号増強を行ったブースト信号ＢＳＴ２を容量素子Ｃｅｘｔ２に出力する。また、緩衝回路ＢＵＦ２は、容量素子Ｃｅｘｔ２及び信号生成回路１５３Ｂが互いに及ぼしあう電気的影響を低減又は排除する。なお、第二実施形態では、送信ドライバ１５２Ｂに緩衝回路ＢＵＦ２が設けられているが、緩衝回路ＢＵＦ２を設けず信号生成回路１５３Ｂから直接ブースト信号ＢＳＴ２を容量素子Ｃｅｘｔ２の一端に入力するようにしても良い。
【0127】
容量素子Ｃｅｘｔ２は、一端が緩衝回路ＢＵＦ２の出力端子に接続される一方で、他端が短絡制御素子ＳＷ２の他端と第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子とに接続される。容量素子Ｃｅｘｔ２は、第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子に電位ＶＰ２（第七電位又は第八電位）を供給する。また、容量素子Ｃｅｘｔ２は、短絡制御素子ＳＷ２が短絡している場合、電源線Ｗ＿ＶＤＤから電位ＶＤＤの供給を受ける。容量素子Ｃｅｘｔ２の静電容量は、例えば、１ｕＦ～１０ｕＦであり、典型的には１ｕＦである。
【0128】
短絡制御素子ＳＷ２は、例えば、スイッチ素子やトランジスタなどである。短絡制御素子ＳＷ２は、一端が電源線Ｗ＿ＶＤＤに接続される一方で、他端が容量素子Ｃｅｘｔ２の他端と第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子とに接続され、制御端子に入力される制御信号ＣＴ２に従って、両端を短絡又は開放する。具体的には、一方、短絡制御素子ＳＷ２は、制御信号ＣＴ２の状態がハイ状態の場合、両端を短絡し、第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子と容量素子Ｃｅｘｔ２とに電源線Ｗ＿ＶＤＤの電位ＶＤＤ（第七電位）を供給する。他方、短絡制御素子ＳＷ２は、制御信号ＣＴ２の状態がロウ状態の場合、両端を開放し、電源線Ｗ＿ＶＤＤの電位ＶＤＤの供給を停止する。
【0129】
以上のように構成される送信ドライバ１５２Ｂにおいて、短絡制御素子ＳＷ１は、入力信号ＩＮに従うドライブ信号ＤＲＶの状態がロウ状態の場合両端を短絡する一方で、ドライブ信号ＤＲＶの状態がハイ状態の場合両端を開放する。短絡制御素子ＳＷ１が短絡している間、送信ドライバ１５２Ｂの動作モードは、第一モードとなり、出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とには、電源線Ｗ＿ＶＤＤから電位ＶＤＤ（第二電位）が供給され、容量素子Ｃｅｘｔ１の一端には電位ＧＮＤ（第一電位）が供給される。
【0130】
また、短絡制御素子ＳＷ１が開放しており、かつ短絡制御素子ＳＷ２が短絡している間、送信ドライバ１５２Ｂの動作モードは第二モードとなり、短絡制御素子ＳＷ１によって出力制御回路１５４への電位ＶＤＤの供給は遮断され、出力制御回路１５４の正電源端子Ｐには、容量素子Ｃｅｘｔ１の他端から電位ＶＰ１が供給される。短絡制御素子ＳＷ１が開放しており、かつ短絡制御素子ＳＷ２が短絡している間、電位ＶＰ１は、入力信号ＩＮに従うブースト信号ＢＳＴ１によって決定される容量素子Ｃｅｘｔ１の一端の電位に電位ＶＤＤを加算した電位となる。具体的には、容量素子Ｃｅｘｔ１の一端の電位が電位ＧＮＤである場合、電位ＶＰ１は、電位ＶＤＤ（第二電位）となる一方で、容量素子Ｃｅｘｔ１の電位が電位ＶＤＤである場合、電位ＶＰ１は、電位ＶＤＤを２倍した電位（第三電位）となる。
【0131】
また、短絡制御素子ＳＷ１及びＳＷ２のいずれもが開放している間、送信ドライバ１５２Ａの動作モードは第三モードとなり、短絡制御素子ＳＷ１によって出力制御回路１５４への電位ＶＤＤの供給が遮断され、出力制御回路１５４の正電源端子Ｐには、容量素子Ｃｅｘｔ１の他端から電位ＶＰ１が供給される。また、短絡制御素子ＳＷ２によって第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子への電位ＶＤＤ（第七電位）の供給が遮断され、第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子には、容量素子Ｃｅｘｔ２の他端から電位ＶＰ２（第七電位）が供給される。
【0132】
短絡制御素子ＳＷ１及びＳＷ２のいずれもが開放している間、電位ＶＰ２は、入力信号ＩＮに従うブースト信号ＢＳＴ２によって決定される容量素子Ｃｅｘｔ２の一端の電位に電位ＶＤＤを加算した電位となる。具体的には、容量素子Ｃｅｘｔ２の一端の電位が電位ＧＮＤである場合、電位ＶＰ２は、電位ＶＤＤ（第七電位）となる一方で、容量素子Ｃｅｘｔ２の電位が電位ＶＤＤである場合、電位ＶＰ２は、電位ＶＤＤを２倍した電位（第八電位）となる。
【0133】
短絡制御素子ＳＷ１及びＳＷ２のいずれもが開放している間、電位ＶＰ１は、入力信号ＩＮに従うブースト信号ＢＳＴ１及びＢＳＴ２によって決定される容量素子Ｃｅｘｔ１の一端の電位に電位ＶＤＤを加算した電位となる。具体的には、一方、容量素子Ｃｅｘｔ１の一端の電位が電位ＧＮＤである場合、電位ＶＰ１は、電位ＶＤＤ（第二電位）となる。他方、容量素子Ｃｅｘｔ１の電位が電位ＶＰ２（電位ＶＤＤ、又は電位ＶＤＤを２倍した電位）である場合、電位ＶＰ１は、電位ＶＤＤに電位ＶＰ２を加算した電位、即ち電位ＶＤＤを２倍した電位（第三電位）か又は電位ＶＤＤを３倍した電位（第六電位）となる。
【0134】
そして、送信ドライバ１５２Ｂは、入力信号ＩＮの状態に従って、出力制御回路１５４の正電源端子Ｐに供給される電位か、出力制御回路１５４の負電源端子Ｍに供給される電位を送信信号ＯＵＴとして、電極２０又は線状電極３２に送信する。すなわち、送信ドライバ１５２Ｂは、入力信号ＩＮに従って、電位が電位ＶＤＤ（第二電位）、電位ＶＤＤを２倍した電位（第三電位）、電位ＶＤＤを３倍した電位（第六電位）、及び電位ＧＮＤ（第一電位）の間で遷移する送信信号ＯＵＴを生成し、送信信号ＯＵＴを電極２０又は線状電極３２に送信する。
【0135】
＜送信ドライバに係る一連の動作の流れ＞
以上、送信ドライバ１５２Ｂの構成について説明した。次に、送信ドライバ１５２Ｂにおける各信号の電位の遷移について詳しく説明する。図９は、第二実施形態に係る送信ドライバ１５２Ｂにおける各信号の電位の遷移の一例を示すタイミングチャートである。
以上、送信ドライバ１５２Ｂの構成について説明した。次に、送信ドライバ１５２Ｂにおける各信号の電位の遷移について詳しく説明する。図９は、第二実施形態に係る送信ドライバ１５２Ｂにおける各信号の電位の遷移の一例を示すタイミングチャートである。
【0136】
時刻ｔ９１で、送信ドライバ１５２Ｂの動作モードは、第一モードである。時刻ｔ９１で、ドライバ選択回路１５１又は制御部２８は、入力信号ＩＮの電位を０Ｖから電位ＶＤＤに遷移させる。また、時刻ｔ９１で、信号生成回路１５３Ｂは、入力信号ＩＮの電位の立ち上がりを検出する。時刻ｔ９１で、短絡制御素子ＳＷ１は短絡されており、出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とには電源線Ｗ＿ＶＤＤから電位ＶＤＤが供給されている。時刻ｔ９１で、短絡制御素子ＳＷ２は短絡されており、第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子と容量素子Ｃｅｘｔ２の他端とには電源線Ｗ＿ＶＤＤから電位ＶＤＤが供給されている。また、時刻ｔ９１で、信号生成回路１５３Ｂは、ブースト信号ＢＳＴ１の電位を０Ｖとして、ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ１に出力している。よって、時刻ｔ９１で、電位ＶＰ１の電位は、電位ＶＤＤ（第二電位）である。また、時刻ｔ９１で、電位ＶＰ２の電位は、電位ＶＤＤ（第七電位）である。結果、時刻ｔ９１で、出力制御回路１５４は、送信信号ＯＵＴの電位を０Ｖ（第一電位）として電極２０又は線状電極３２に送信する。
【0137】
時刻ｔ９２で、信号生成回路１５３Ｂは、入力信号ＩＮの立ち上がりに従いドライブ信号ＤＲＶの電位を０Ｖから電位ＶＤＤに遷移させる。時刻ｔ９２で、論理否定回路ＩＮＶ１は、制御信号ＣＴ１の電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ９２で、短絡制御素子ＳＷ１は、電位が０Ｖである制御信号ＣＴ１に従い、その両端が開放される。時刻ｔ９２で、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とへの電位ＶＤＤ（第二電位）の供給が停止する。よって、時刻ｔ９２で、電位ＶＰ１の電位は、電位ＶＤＤ（第二電位）である。また、時刻ｔ９２で、電位ＶＰ２の電位は、電位ＶＤＤ（第七電位）である。時刻ｔ９２で、出力制御回路１５４は、ドライブ信号ＤＲＶに従い、送信信号ＯＵＴの電位を０Ｖ（第一電位）から正電源端子Ｐに供給されている電位ＶＤＤ（第二電位）に遷移させる。
【0138】
時刻ｔ９３で、送信ドライバ１５２Ｂの動作モードは、第一モードから第二モードへと切り替わる。時刻ｔ９３で、信号生成回路１５３Ｂは、ブースト信号ＢＳＴ１の電位を０Ｖから電位ＶＤＤに遷移させる。時刻ｔ９３で、論理否定回路ＩＮＶ２は、制御信号ＣＴ２の電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ９３で、短絡制御素子ＳＷ２は、電位が０Ｖである制御信号ＣＴ２に従い、その両端が開放される。時刻ｔ９３で、電源線Ｗ＿ＶＤＤから第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子と容量素子Ｃｅｘｔ２の他端とへの電位ＶＤＤ（第二電位）の供給が停止する。時刻ｔ９３で、電位ＶＰ２の電位は、電位ＶＤＤ（第七電位）である。時刻ｔ９３で、緩衝回路ＢＵＦ１は、容量素子Ｃｅｘｔ１の一端の電位を０Ｖから電位ＶＤＤに遷移させる。これに伴い、容量素子Ｃｅｘｔ１が両端の電位差を保持しようとするため、時刻ｔ９３で、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤ（第二電位）から電位ＶＤＤに容量素子Ｃｅｘｔ１の一端の電位（電位ＶＤＤ）を加算した電位（第三電位：２×電位ＶＤＤ）に遷移する。結果、時刻ｔ９３で、出力制御回路１５４は、電位ＶＤＤ（第二電位）から電位ＶＤＤを２倍した電位（第三電位）に送信信号ＯＵＴの電位を遷移させる。
【0139】
時刻ｔ９４で、送信ドライバ１５２Ｂの動作モードは、第二モードから第三モードへと切り替わる。時刻ｔ９４で、信号生成回路１５３Ｂは、ブースト信号ＢＳＴ２の電位を０Ｖから電位ＶＤＤに遷移させる。時刻ｔ９４で、緩衝回路ＢＵＦ２は、容量素子Ｃｅｘｔ２の一端の電位を０Ｖから電位ＶＤＤに遷移させる。これに伴い、容量素子Ｃｅｘｔ２が両端の電位差を保持しようとするため、時刻ｔ９４で、容量素子Ｃｅｘｔ２の他端の電位ＶＰ２は、電位ＶＤＤ（第七電位）から電位ＶＤＤに容量素子Ｃｅｘｔ２の一端の電位（電位ＶＤＤ）を加算した電位（第八電位：２×電位ＶＤＤ）に遷移する。また、時刻ｔ９４で、緩衝回路ＢＵＦ１は、容量素子Ｃｅｘｔ１の一端の電位を電位ＶＤＤ（第七電位）から電位ＶＤＤに容量素子Ｃｅｘｔ２の一端の電位（電位ＶＤＤ）を加算した電位（第八電位：２×電位ＶＤＤ）に遷移させる。これに伴い、容量素子Ｃｅｘｔ１が両端の電位差を保持しようとするため、時刻ｔ９４で、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、第三電位（２×電位ＶＤＤ）から電位ＶＤＤに容量素子Ｃｅｘｔ１の一端の電位（２×電位ＶＤＤ）を加算した電位（第六電位：３×電位ＶＤＤ）に遷移する。結果、時刻ｔ９４で、出力制御回路１５４は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤを３倍した電位（第六電位）に送信信号ＯＵＴの電位を遷移させる。
【0140】
時刻ｔ９５で、ドライバ選択回路１５１又は制御部２８は、入力信号ＩＮの電位を電位ＶＤＤから０Ｖに遷移させる。また、時刻ｔ９５で、信号生成回路１５３Ｂは、入力信号ＩＮの電位の立ち下がりを検出する。時刻ｔ９５で、出力制御回路１５４は、依然として送信信号ＯＵＴの電位を電位ＶＤＤを３倍した電位（第六電位）として電極２０又は線状電極３２に送信する。
【0141】
時刻ｔ９６で、送信ドライバ１５２Ｂの動作モードは、第三モードから第二モードへと切り替わる。時刻ｔ９６で、信号生成回路１５３Ｂは、ブースト信号ＢＳＴ２の電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ９６で、緩衝回路ＢＵＦ２は、容量素子Ｃｅｘｔ２の一端の電位を電位ＶＤＤから０Ｖに遷移させる。これに伴い、容量素子Ｃｅｘｔ２が両端の電位差を保持しようとするため、時刻ｔ９６で、容量素子Ｃｅｘｔ２の他端の電位ＶＰ２は、電位ＶＤＤを２倍した電位（第八電位）から電位ＶＤＤ（第七電位）に遷移する。また、時刻ｔ９６で、緩衝回路ＢＵＦ１は、電位ＶＤＤを２倍した電位（第八電位）から電位ＶＤＤ（第七電位）に容量素子Ｃｅｘｔ１の一端の電位を遷移させる。これに伴い、容量素子Ｃｅｘｔ１が両端の電位差を保持しようとするため、時刻ｔ９６で、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤを３倍した電位（第六電位）から電位ＶＤＤを２倍した電位（第三電位）に遷移する。結果、時刻ｔ９６で、出力制御回路１５４は、電位ＶＤＤを３倍した電位（第六電位）から電位ＶＤＤを２倍した電位（第三電位）に送信信号ＯＵＴの電位を遷移させる。
【0142】
時刻ｔ９７で、送信ドライバ１５２Ｂの動作モードは、第二モードから第一モードへと切り替わる。時刻ｔ９７で、信号生成回路１５３Ｂは、ブースト信号ＢＳＴ１の電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ９７で、論理否定回路ＩＮＶ２は、制御信号ＣＴ２の電位を０Ｖから電位ＶＤＤに遷移させる。時刻ｔ９７で、短絡制御素子ＳＷ２は、電位が電位ＶＤＤである制御信号ＣＴ２に従い、その両端が短絡される。時刻ｔ９７で、電源線Ｗ＿ＶＤＤから第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子と容量素子Ｃｅｘｔ２の他端とに電位ＶＤＤが供給される。時刻ｔ９７で、緩衝回路ＢＵＦ１は、容量素子Ｃｅｘｔ１の一端の電位を電位ＶＤＤから０Ｖに遷移させる。これに伴い、容量素子Ｃｅｘｔ１が両端の電位差を保持しようとするため、時刻ｔ９７で、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤ（第二電位）に遷移する。結果、時刻ｔ９７で、出力制御回路１５４は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤ（第二電位）に送信信号ＯＵＴの電位を遷移させる。
【0143】
時刻ｔ９８で、信号生成回路１５３Ｂは、入力信号ＩＮの立ち下がり従いドライブ信号ＤＲＶの電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ９８で、論理否定回路ＩＮＶ１は、制御信号ＣＴ１の電位を０Ｖから電位ＶＤＤに遷移させる。時刻ｔ９８で、短絡制御素子ＳＷ１は、電位が電位ＶＤＤである制御信号ＣＴ１に従い、その両端が短絡される。時刻ｔ９８で、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とに電位ＶＤＤ（第二電位）が供給される。時刻ｔ９８で、電位ＶＰ１は、電位ＶＤＤ（第二電位）である。時刻ｔ９８で、出力制御回路１５４は、ドライブ信号ＤＲＶに従い、電位ＶＤＤ（第二電位）から負電源端子Ｍに供給されている０Ｖ（第一電位）に送信信号ＯＵＴの電位を遷移させる。
【0144】
なお、時刻ｔ９２から時刻ｔ９３に至るまでの時間は、例えば、時刻ｔ９２から時刻ｔ９５に至るまでの時間の１／３以下である。また、時刻ｔ９３から時刻ｔ９４に至るまでの時間は、例えば、時刻ｔ９２から時刻ｔ９５に至るまでの時間の１／３以下である。また、時刻ｔ９５から時刻ｔ９６に至るまでの時間は、例えば、時刻ｔ９５から時刻ｔ９８に至るまでの時間の１／３以下である。また、時刻ｔ９６から時刻ｔ９７に至るまでの時間は、例えば、時刻ｔ９５から時刻ｔ９８に至るまでの時間の１／３以下である。
【0145】
以上、送信ドライバ１５２Ｂにおける各信号の電位の遷移の一例について説明した。次に、送信ドライバ１５２Ｂを備える電子機器（スタイラス２又はタッチセンサ搭載装置３）の一連の処理の流れについて詳しく説明する。図１０は、第二実施形態に係る送信ドライバ１５２Ｂを備える電子機器の一連の処理の流れの一例を示すフローチャートである。
【0146】
（ステップＳＰ４０）
電子機器は、送信ドライバ１５２Ｂの信号生成回路１５３Ｂによって、入力信号ＩＮの信号波形が立ち上がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち上がっていると判定する場合、処理は、ステップＳＰ４２の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち上がっていないと判定する場合、処理は、ステップＳＰ５２の処理に移行する。
電子機器は、送信ドライバ１５２Ｂの信号生成回路１５３Ｂによって、入力信号ＩＮの信号波形が立ち上がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち上がっていると判定する場合、処理は、ステップＳＰ４２の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち上がっていないと判定する場合、処理は、ステップＳＰ５２の処理に移行する。
【0147】
（ステップＳＰ４２）
電子機器の動作モードは第一モードとなっている。電子機器は、信号生成回路１５３Ｂによってドライブ信号ＤＲＶの電位を０Ｖから電位ＶＤＤに遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。続いて、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を０Ｖ（第一電位）から電位ＶＤＤ（第二電位）に遷移させる。そして、処理は、ステップＳＰ４４の処理に移行する。
電子機器の動作モードは第一モードとなっている。電子機器は、信号生成回路１５３Ｂによってドライブ信号ＤＲＶの電位を０Ｖから電位ＶＤＤに遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。続いて、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を０Ｖ（第一電位）から電位ＶＤＤ（第二電位）に遷移させる。そして、処理は、ステップＳＰ４４の処理に移行する。
【0148】
（ステップＳＰ４４）
電子機器は、短絡制御素子ＳＷ１を開放することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とへの電位ＶＤＤ（第二電位）の供給を停止する。そして、処理は、ステップＳＰ４６の処理に移行する。
電子機器は、短絡制御素子ＳＷ１を開放することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とへの電位ＶＤＤ（第二電位）の供給を停止する。そして、処理は、ステップＳＰ４６の処理に移行する。
【0149】
（ステップＳＰ４６）
電子機器は、動作モードを第一モードから第二モードに切り替える。また、電子機器は、信号生成回路１５３Ｂによってブースト信号ＢＳＴ１の電位を０Ｖから電位ＶＤＤに遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ１に出力する。これに伴い、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤ（第二電位）から電位ＶＤＤを２倍した電位（第三電位）に遷移し、電位ＶＤＤを２倍した電位（第三電位）が出力制御回路１５４の正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から電位ＶＤＤを２倍した電位（第三電位）に遷移させる。そして、処理は、ステップＳＰ４８の処理に移行する。
電子機器は、動作モードを第一モードから第二モードに切り替える。また、電子機器は、信号生成回路１５３Ｂによってブースト信号ＢＳＴ１の電位を０Ｖから電位ＶＤＤに遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ１に出力する。これに伴い、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤ（第二電位）から電位ＶＤＤを２倍した電位（第三電位）に遷移し、電位ＶＤＤを２倍した電位（第三電位）が出力制御回路１５４の正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から電位ＶＤＤを２倍した電位（第三電位）に遷移させる。そして、処理は、ステップＳＰ４８の処理に移行する。
【0150】
（ステップＳＰ４８）
電子機器は、短絡制御素子ＳＷ２を開放することによって、電源線Ｗ＿ＶＤＤから第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子と容量素子Ｃｅｘｔ２の他端とへの電位ＶＤＤの供給を停止する。そして、処理は、ステップＳＰ５０の処理に移行する。
電子機器は、短絡制御素子ＳＷ２を開放することによって、電源線Ｗ＿ＶＤＤから第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子と容量素子Ｃｅｘｔ２の他端とへの電位ＶＤＤの供給を停止する。そして、処理は、ステップＳＰ５０の処理に移行する。
【0151】
（ステップＳＰ５０）
電子機器は、動作モードを第二モードから第三モードに切り替える。第三モードにおいて、電子機器は、送信ドライバ１５２Ｂによって０Ｖ（第一電位）から電位ＶＤＤ（第二電位）より高い電位（第三電位）より高い電位（第六電位）までの範囲の電位で送信信号ＯＵＴを送信する。また、電子機器は、信号生成回路１５３Ｂによってブースト信号ＢＳＴ２の電位を０Ｖから電位ＶＤＤに遷移させ、当該ブースト信号ＢＳＴ２を緩衝回路ＢＵＦ２に出力する。これに伴い、容量素子Ｃｅｘｔ２の他端の電位ＶＰ２は、電位ＶＤＤ（第七電位）から電位ＶＤＤを２倍した電位（第八電位）に遷移し、電位ＶＤＤを２倍した電位（第八電位）が第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子に供給される。さらに、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤを３倍した電位（第六電位）に遷移し、電位ＶＤＤを３倍した電位（第六電位）が出力制御回路１５４における正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤを３倍した電位（第六電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ５２の処理に移行する。
電子機器は、動作モードを第二モードから第三モードに切り替える。第三モードにおいて、電子機器は、送信ドライバ１５２Ｂによって０Ｖ（第一電位）から電位ＶＤＤ（第二電位）より高い電位（第三電位）より高い電位（第六電位）までの範囲の電位で送信信号ＯＵＴを送信する。また、電子機器は、信号生成回路１５３Ｂによってブースト信号ＢＳＴ２の電位を０Ｖから電位ＶＤＤに遷移させ、当該ブースト信号ＢＳＴ２を緩衝回路ＢＵＦ２に出力する。これに伴い、容量素子Ｃｅｘｔ２の他端の電位ＶＰ２は、電位ＶＤＤ（第七電位）から電位ＶＤＤを２倍した電位（第八電位）に遷移し、電位ＶＤＤを２倍した電位（第八電位）が第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子に供給される。さらに、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤを３倍した電位（第六電位）に遷移し、電位ＶＤＤを３倍した電位（第六電位）が出力制御回路１５４における正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤを３倍した電位（第六電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ５２の処理に移行する。
【0152】
（ステップＳＰ５２）
電子機器は、送信ドライバ１５２Ｂの信号生成回路１５３Ｂによって、入力信号ＩＮの信号波形が立ち下がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち下がっていると判定する場合、処理は、ステップＳＰ５４の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち下がっていないと判定する場合、処理は、図１０に係る一連の処理を終了する。
電子機器は、送信ドライバ１５２Ｂの信号生成回路１５３Ｂによって、入力信号ＩＮの信号波形が立ち下がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち下がっていると判定する場合、処理は、ステップＳＰ５４の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち下がっていないと判定する場合、処理は、図１０に係る一連の処理を終了する。
【0153】
（ステップＳＰ５４）
電子機器は、動作モードを第三モードから第二モードに切り替える。また、電子機器は、信号生成回路１５３Ｂによってブースト信号ＢＳＴ２の電位を電位ＶＤＤから０Ｖに遷移させ、当該ブースト信号ＢＳＴ２を緩衝回路ＢＵＦ２に出力する。これに伴い、容量素子Ｃｅｘｔ２の他端の電位ＶＰ２は、電位ＶＤＤを２倍した電位（第八電位）から電位ＶＤＤ（第七電位）に遷移し、電位ＶＤＤ（第七電位）が第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子に供給される。さらに、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤを３倍した電位（第六電位）から電位ＶＤＤを２倍した電位（第三電位）に遷移し、電位ＶＤＤを２倍した電位（第三電位）が出力制御回路１５４の正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを３倍した電位（第六電位）から電位ＶＤＤを２倍した電位（第三電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ５６の処理に移行する。
電子機器は、動作モードを第三モードから第二モードに切り替える。また、電子機器は、信号生成回路１５３Ｂによってブースト信号ＢＳＴ２の電位を電位ＶＤＤから０Ｖに遷移させ、当該ブースト信号ＢＳＴ２を緩衝回路ＢＵＦ２に出力する。これに伴い、容量素子Ｃｅｘｔ２の他端の電位ＶＰ２は、電位ＶＤＤを２倍した電位（第八電位）から電位ＶＤＤ（第七電位）に遷移し、電位ＶＤＤ（第七電位）が第一昇圧回路１５５における緩衝回路ＢＵＦ１の電源端子に供給される。さらに、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤを３倍した電位（第六電位）から電位ＶＤＤを２倍した電位（第三電位）に遷移し、電位ＶＤＤを２倍した電位（第三電位）が出力制御回路１５４の正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを３倍した電位（第六電位）から電位ＶＤＤを２倍した電位（第三電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ５６の処理に移行する。
【0154】
（ステップＳＰ５６）
電子機器は、動作モードを第二モードから第一モードに切り替える。また、電子機器は、信号生成回路１５３Ｂによってブースト信号ＢＳＴ１の電位を電位ＶＤＤから０Ｖに遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ１に出力する。これに伴い、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤ（第二電位）に遷移し、電位ＶＤＤ（第二電位）が出力制御回路１５４の正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤの２倍の電位（第三電位）から電位ＶＤＤ（第二電位）に遷移させる。そして、処理は、ステップＳＰ５８の処理に移行する。
電子機器は、動作モードを第二モードから第一モードに切り替える。また、電子機器は、信号生成回路１５３Ｂによってブースト信号ＢＳＴ１の電位を電位ＶＤＤから０Ｖに遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ１に出力する。これに伴い、容量素子Ｃｅｘｔ１の他端の電位ＶＰ１は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤ（第二電位）に遷移し、電位ＶＤＤ（第二電位）が出力制御回路１５４の正電源端子Ｐに供給される。結果、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤの２倍の電位（第三電位）から電位ＶＤＤ（第二電位）に遷移させる。そして、処理は、ステップＳＰ５８の処理に移行する。
【0155】
（ステップＳＰ５８）
電子機器は、短絡制御素子ＳＷ２を短絡することによって、電源線Ｗ＿ＶＤＤから第一昇圧回路１５５の電源端子と容量素子Ｃｅｘｔ２の他端とへ電位ＶＤＤ（第七電位）を供給する。そして、処理は、ステップＳＰ６０の処理に移行する。
電子機器は、短絡制御素子ＳＷ２を短絡することによって、電源線Ｗ＿ＶＤＤから第一昇圧回路１５５の電源端子と容量素子Ｃｅｘｔ２の他端とへ電位ＶＤＤ（第七電位）を供給する。そして、処理は、ステップＳＰ６０の処理に移行する。
【0156】
（ステップＳＰ６０）
電子機器は、信号生成回路１５３Ｂによってドライブ信号ＤＲＶの電位を電位ＶＤＤから０Ｖに遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。続いて、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から０Ｖ（第一電位）に遷移させる。そして、処理は、ステップＳＰ６２の処理に移行する。
電子機器は、信号生成回路１５３Ｂによってドライブ信号ＤＲＶの電位を電位ＶＤＤから０Ｖに遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。続いて、電子機器は、出力制御回路１５４によって、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から０Ｖ（第一電位）に遷移させる。そして、処理は、ステップＳＰ６２の処理に移行する。
【0157】
（ステップＳＰ６２）
電子機器は、短絡制御素子ＳＷ１を短絡することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とへ電位ＶＤＤ（第二電位）を供給する。
電子機器は、短絡制御素子ＳＷ１を短絡することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐと容量素子Ｃｅｘｔ１の他端とへ電位ＶＤＤ（第二電位）を供給する。
【0158】
なお、第二実施形態においては、送信ドライバ１５２Ｂにおける容量素子Ｃｅｘｔ１及びＣｅｘｔ２が略同じ静電容量であるものと仮定して、送信ドライバ１５２Ｂの動作について説明したが、これに限られるものではない。送信ドライバ１５２Ｂにおいて、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量は、異なっていても良い。
【0159】
第六電位は、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の合成容量と寄生容量Ｃｏｕｔの静電容量との分圧比、又は容量素子Ｃｅｘｔ１と寄生容量Ｃｏｕｔの静電容量との分圧比によって決定されるため、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の合成容量が大きい程、電位が高くなり消費電力をより低減できて有利である。具体的には、第六電位と、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の合成容量と、寄生容量Ｃｏｕｔとの関係は、以下の式１～式５によって表される。ここで、電位Ｖ１は、第二電位（電位ＶＤＤ）である。また、電位Ｖ２は、第三電位である。また、電位Ｖ３は、第六電位である。また、電位ＶＡは、第二モードにおける容量素子Ｃｅｘｔ１の両端の電位差であり、すなわち第三電位（電位Ｖ２）及び第二電位（電位Ｖ１）の電位差である。また、電位ＶＢは、第三モードにおける容量素子Ｃｅｘｔ２の両端の電位差であり、すなわち第六電位（電位Ｖ３）及び第二電位（電位Ｖ２）の電位差（第八電位）である。
【0160】
【数1】
【数2】
【数3】
【数4】
【数5】
【0161】
また、容量素子Ｃｅｘｔ１及びＣｅｘｔ２が送信ドライバ１５２Ｂに実装された場合に送信ドライバ１５２Ｂを占める面積は、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量が大きくなるほど大きくなる。送信ドライバ１５２Ｂにおいて容量素子Ｃｅｘｔ１及びＣｅｘｔ２が占めることができる面積には上限がある場合が多い。したがって、容量素子Ｃｅｘｔ１及びＣｅｘｔ２を送信ドライバ１５２Ｂに実装された場合に容量素子Ｃｅｘｔ１及びＣｅｘｔ２が占める面積を基準として、第六電位が最大となるような容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量の組み合わせが存在する。そこで、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量の組み合わせと、第六電位との関係について、図１４及び図１５を参照しつつ説明する。
【0162】
図１４は、第二実施形態に係る送信ドライバ１５２Ｂにおける容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量と送信信号ＯＵＴの電位との関係の一例を示す図表である。また、図１５は、第二実施形態に係る送信ドライバ１５２Ｂにおける容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量の比Ｃ１ｎｏｒｍと送信信号ＯＵＴの電圧比Ｖ３ｎｏｒｍとの関係の一例を示すグラフである。なお、図１４及び図１５では、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量の合計が１００ｐＦになるものと仮定している。また、図１４及び図１５では、第二電位Ｖ１は、１１Ｖであるものと仮定している。また、図１４及び図１５では、寄生容量Ｃｏｕｔは、１０ｐＦであるものと仮定している。
【0163】
図１４には、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量を５ｐＦずつ変更した場合における静電容量の組み合わせ毎に、容量素子Ｃｅｘｔ２に対する容量素子Ｃｅｘｔ１の静電容量の比、第三電位Ｖ２及び第六電位Ｖ３の値が示されている。また、図１４には、さらに静電容量の組み合わせ毎に、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量の合計値に対する容量素子Ｃｅｘｔ１の静電容量の比である比Ｃ１ｎｏｒｍと、各組み合わせにおける第六電位Ｖ３のうちの最大値に対する一の組み合わせにおける第六電位Ｖ３の比である電圧比Ｖ３ｎｏｒｍともまた示されている。
【0164】
図１４及び図１５に示すように、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量の比Ｃ１ｎｏｒｍが０．３０以上かつ０．８５未満である場合において、第六電位Ｖ３は２６．７Ｖ以上となる。また、電圧比Ｖ３ｎｏｒｍは、０．９５以上の値となる。なお、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量の比Ｃ１ｎｏｒｍが０．３０以上かつ０．８５未満である場合とは、換言すれば、容量素子Ｃｅｘｔ２に対する容量素子Ｃｅｘｔ１の比が０．４３以上かつ５．６７未満の場合のことである。さらに、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量の比Ｃ１ｎｏｒｍが０．６０である場合において、第六電位Ｖ３及び電圧比Ｖ３ｎｏｒｍは最大値となり、それぞれ２８．１９Ｖ及び１．００の値となる。容量の比Ｃ１ｎｏｒｍが０．６０である場合とは、換言すれば、容量素子Ｃｅｘｔ２に対する容量素子Ｃｅｘｔ１の比が１．５０である場合のことである。したがって、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量の比Ｃ１ｎｏｒｍを０．３０以上かつ０．８５未満にした場合、第六電位Ｖ３の値がより高くなる。また、容量素子Ｃｅｘｔ１及びＣｅｘｔ２の静電容量の比Ｃ１ｎｏｒｍを０．６０にした場合、第六電位Ｖ３の値が最大になる。
【0165】
＜効果＞
以上、第二実施形態では、送信ドライバ１５２Ｂは、電位ＧＮＤ（第一電位）から第三電位よりも高い第六電位までの電位で送信信号ＯＵＴを送信する第三モードをさらに有する。
以上、第二実施形態では、送信ドライバ１５２Ｂは、電位ＧＮＤ（第一電位）から第三電位よりも高い第六電位までの電位で送信信号ＯＵＴを送信する第三モードをさらに有する。
【0166】
この構成によれば、送信ドライバ１５２Ｂは、供給される第三電位よりさらに高い電位（第六電位）で送信信号ＯＵＴを出力することができるため、電位ＶＤＤを供給する電源の電位よりを低くすることができ、したがって単独での消費電力をさらに削減できる。
【0167】
また、第二実施形態では、送信ドライバ１５２Ｂは、第三電位又は第六電位を供給する第一昇圧回路１５５をさらに備える。
【0168】
この構成によれば、送信ドライバ１５２Ｂは、第一昇圧回路１５５によって、第三電位よりさらに高い電位（第六電位）を供給することができるため、電位ＶＤＤを供給する電源の電位よりを低くすることができ、したがって単独での消費電力をさらに削減できる。
【0169】
また、第二実施形態では、送信ドライバ１５２Ｂは、電位ＧＮＤ（第一電位）よりも第三電位及び電位ＶＤＤ（第二電位）の差の分高い第七電位、又は電位ＧＮＤよりも第六電位及び電位ＶＤＤ（第二電位）の差の分高い第八電位を第一昇圧回路１５５に供給する第二昇圧回路１５６をさらに備える。
【0170】
この構成によれば、送信ドライバ１５２Ｂは、第二昇圧回路１５６によって、第一昇圧回路１５５に電位を供給するため、簡易な構成で、単独での消費電力をさらに削減できる。
また、第二実施形態では、第一昇圧回路１５５は、一端から第三電位Ｖ２又は第六電位Ｖ３を供給する第一容量素子Ｃｅｘｔ１を有し、第二昇圧回路１５６は、一端から第七電位又は前記第八電位を第一昇圧回路１５５に供給する第二容量素子Ｃｅｘｔ２を有し、第一容量素子Ｃｅｘｔ１の静電容量は、第一容量素子Ｃｅｘｔ１及び第二容量素子Ｃｅｘｔ２の静電容量の合計の０．６倍である。
また、第二実施形態では、第一昇圧回路１５５は、一端から第三電位Ｖ２又は第六電位Ｖ３を供給する第一容量素子Ｃｅｘｔ１を有し、第二昇圧回路１５６は、一端から第七電位又は前記第八電位を第一昇圧回路１５５に供給する第二容量素子Ｃｅｘｔ２を有し、第一容量素子Ｃｅｘｔ１の静電容量は、第一容量素子Ｃｅｘｔ１及び第二容量素子Ｃｅｘｔ２の静電容量の合計の０．６倍である。
【0171】
この構成によれば、送信ドライバ１５２Ｂは、第六電位Ｖ３がより高い電位となるため、簡易な構成で、単独での消費電力をさらに削減できる。
【0172】
―――第三実施形態―――
以上、第二実施形態について説明した。続いて、第三実施形態について説明する。
以上、第二実施形態について説明した。続いて、第三実施形態について説明する。
【0173】
＜回路構成＞
図１１は、第三実施形態に係る送信ドライバ１５２Ｃの回路構成の一例を示した図である。図１１に示すように、送信ドライバ１５２Ｃは、例えば、信号生成回路１５３Ｃと、出力制御回路１５４と、第三昇圧回路１５７と、短絡制御素子ＳＷ１～ＳＷ４と、論理否定回路ＩＮＶ３とを含んで構成される。なお、送信ドライバ１５２Ｃの回路構成の説明において、送信ドライバ１５２Ａと同様の構成については、適宜その説明を省略する。
図１１は、第三実施形態に係る送信ドライバ１５２Ｃの回路構成の一例を示した図である。図１１に示すように、送信ドライバ１５２Ｃは、例えば、信号生成回路１５３Ｃと、出力制御回路１５４と、第三昇圧回路１５７と、短絡制御素子ＳＷ１～ＳＷ４と、論理否定回路ＩＮＶ３とを含んで構成される。なお、送信ドライバ１５２Ｃの回路構成の説明において、送信ドライバ１５２Ａと同様の構成については、適宜その説明を省略する。
【0174】
信号生成回路１５３Ｃは、入力される入力信号ＩＮに従ってドライブ信号ＤＲＶ並びにブースト信号ＢＳＴ１を生成する。信号生成回路１５３Ｃは、生成したドライブ信号ＤＲＶを論理否定回路ＩＮＶ３及び出力制御回路１５４に出力し、生成したブースト信号ＢＳＴ１を第三昇圧回路１５７の緩衝回路ＢＵＦ３に出力する。具体的には、信号生成回路１５３Ｃは、第一タイミングで電位をロウレベルからハイレベルに遷移させる一方で、第四タイミングで電位をハイレベルからロウレベルに遷移させるようにドライブ信号ＤＲＶを生成する。また、信号生成回路１５３Ｃは、第二タイミングで電位をロウレベルからハイレベルに遷移させ、第三タイミングで電位をハイレベルからロウレベルに遷移させるようにブースト信号ＢＳＴ１を生成する。
【0175】
また、信号生成回路１５３Ｃは、短絡制御素子ＳＷ１、ＳＷ３及びＳＷ４を制御するための制御信号ＣＴ３、ＣＴ５及びＣＴ６を生成する。信号生成回路１５３Ｃは、生成した制御信号ＣＴ３によって短絡制御素子ＳＷ１を制御し、生成した制御信号ＣＴ５によって短絡制御素子ＳＷ３を制御し、生成した制御信号ＣＴ６によって短絡制御素子ＳＷ４を制御する。
【0176】
論理否定回路ＩＮＶ３は、例えばトランジスタを含んで構成されるインバータ回路であり、制御信号ＣＴ４によって短絡制御素子ＳＷ２を制御する制御回路として機能する。論理否定回路ＩＮＶ３は、信号生成回路１５３Ｃから入力されるドライブ信号ＤＲＶに対して論理否定演算を行い、該演算を行った信号を制御信号ＣＴ４として、制御信号ＣＴ４を短絡制御素子ＳＷ２の制御端子に出力する。
【0177】
第三昇圧回路１５７は、例えば、緩衝回路ＢＵＦ３と、容量素子Ｃｅｘｔ３及びＣｅｘｔ４と、出力端子ＲＶ１及びＲＶ２とを含んで構成される。第三昇圧回路１５７は、ロウレベル（第一電位）及び電位ＶＤＤ（第二電位）の間の電位である第九電位、電位ＶＤＤ（第二電位）と電位ＶＤＤの２倍の電位（第三電位）の間の電位である第十電位、電位ＶＤＤの２倍の電位（第三電位）を出力制御回路１５４の正電源端子Ｐに供給する。
【0178】
具体的には、第三昇圧回路１５７は、ブースト信号ＢＳＴ１の電位がロウレベルの場合、出力端子ＲＶ１に接続されているノードの電位ＶＰ４をロウレベルとの間で分圧することによって電位ＶＤＤを０．５倍した電位（第九電位）を生成し、短絡制御素子ＳＷ４の両端が短絡している場合、電位ＶＤＤを０．５倍した電位（第九電位）を出力端子ＲＶ２から短絡制御素子ＳＷ４を介して出力制御回路１５４の正電源端子Ｐに供給する。また、第三昇圧回路１５７は、信号生成回路１５３Ｃから出力されるブースト信号ＢＳＴ１の電位がハイレベルの場合、出力端子ＲＶ１に接続されるノードの電位ＶＰ４を昇圧することによって電位ＶＤＤを２倍した電位（第三電位）を生成し、短絡制御素子ＳＷ３の両端が短絡している場合、電位ＶＤＤを２倍した電位（第三電位）を出力端子ＲＶ１から短絡制御素子ＳＷ３を介して出力制御回路１５４の正電源端子Ｐに供給する。さらに、第三昇圧回路１５７は、信号生成回路１５３Ｃから出力されるブースト信号ＢＳＴ１の電位がハイレベルの場合、出力端子ＲＶ１に接続されるノードの電位ＶＰ４をハイレベルとの間で分圧することによって電位ＶＤＤを１．５倍した電位（第十電位）を生成し、短絡制御素子ＳＷ４の両端が短絡している場合、電位ＶＤＤを１．５倍した電位（第十電位）を出力端子ＲＶ２から短絡制御素子ＳＷ４を介して出力制御回路１５４の正電源端子Ｐに供給する。
【0179】
緩衝回路ＢＵＦ３は、例えばＭＯＳトランジスタを含んで構成されるバッファ回路である。緩衝回路ＢＵＦ３は、信号生成回路１５３Ｃから出力されるブースト信号ＢＳＴ１に対して、信号増強をして、該信号増強を行ったブースト信号ＢＳＴ１を容量素子Ｃｅｘｔ３に出力する。また、緩衝回路ＢＵＦ３は、容量素子Ｃｅｘｔ３及び信号生成回路１５３Ｃが互いに及ぼしあう電気的影響を低減又は排除する。なお、第三実施形態では、送信ドライバ１５２Ｃに緩衝回路ＢＵＦ３が設けられているが、緩衝回路ＢＵＦ３を設けず信号生成回路１５３Ｃから直接ブースト信号ＢＳＴ１を容量素子Ｃｅｘｔ３の一端に入力するようにしても良い。
【0180】
容量素子Ｃｅｘｔ３は、一端が緩衝回路ＢＵＦ３の出力端子に接続される一方で、他端が容量素子Ｃｅｘｔ４の一端と出力端子ＲＶ２とに接続される。容量素子Ｃｅｘｔ３は、出力端子ＲＶ２から短絡制御素子ＳＷ４を介して電位ＶＰ３を出力制御回路１５４の正電源端子Ｐに供給する。容量素子Ｃｅｘｔ３の静電容量は、例えば、１ｕＦ～１０ｕＦであり、典型的には１ｕＦである。
【0181】
容量素子Ｃｅｘｔ４は、一端が容量素子Ｃｅｘｔ３の他端と出力端子ＲＶ２とに接続される一方で、他端が出力端子ＲＶ１に接続される。容量素子Ｃｅｘｔ４は、出力端子ＲＶ１から短絡制御素子ＳＷ３を介して電位ＶＰ４を出力制御回路１５４の正電源端子Ｐに供給する。容量素子Ｃｅｘｔ４の静電容量は、例えば、１ｕＦ～１０ｕＦであり、典型的には１ｕＦである。また、容量素子Ｃｅｘｔ４の静電容量は、例えば、容量素子Ｃｅｘｔ３と等しい。
【0182】
短絡制御素子ＳＷ１～ＳＷ４は、例えば、スイッチ素子やトランジスタなどである。短絡制御素子ＳＷ１～ＳＷ４は、制御端子に入力される制御信号に従って、両端を短絡又は開放する。
【0183】
短絡制御素子ＳＷ１は、一端が電源線Ｗ＿ＶＤＤに接続される一方で、他端が短絡制御素子ＳＷ５の他端と、短絡制御素子ＳＷ６の他端と、出力制御回路１５４の正電源端子Ｐとに接続される。一方、短絡制御素子ＳＷ２は、制御信号ＣＴ３の状態がハイ状態の場合、両端を短絡し、出力制御回路１５４の正電源端子Ｐに電源線Ｗ＿ＶＤＤの電位ＶＤＤを供給する。他方、短絡制御素子ＳＷ１は、制御信号ＣＴ３の状態がロウ状態の場合、両端を開放し、電源線Ｗ＿ＶＤＤの電位ＶＤＤの供給を停止する。
【0184】
短絡制御素子ＳＷ２は、一端が電源線Ｗ＿ＶＤＤに接続される一方で、他端が第三昇圧回路１５７の出力端子ＲＶ１と短絡制御素子ＳＷ３の一端とに接続される。一方、短絡制御素子ＳＷ２は、制御信号ＣＴ４の状態がハイ状態の場合、両端を短絡し、第三昇圧回路１５７の出力端子ＲＶ１に電源線Ｗ＿ＶＤＤの電位ＶＤＤを供給する。他方、短絡制御素子ＳＷ２は、制御信号ＣＴ４の状態がロウ状態の場合、両端を開放し、電源線Ｗ＿ＶＤＤの電位ＶＤＤの供給を停止する。
【0185】
短絡制御素子ＳＷ３は、一端が短絡制御素子ＳＷ２の他端と、第三昇圧回路１５７の出力端子ＲＶ１とに接続される一方で、他端が短絡制御素子ＳＷ１の他端と短絡制御素子ＳＷ４の他端と、出力制御回路１５４の正電源端子Ｐとに接続される。一方、短絡制御素子ＳＷ３は、制御信号ＣＴ５の状態がハイ状態の場合、両端を短絡し、出力制御回路１５４の正電源端子Ｐに第三昇圧回路１５７の出力端子ＲＶ１の電位ＶＰ４を供給する。他方、短絡制御素子ＳＷ２は、制御信号ＣＴ５の状態がロウ状態の場合、両端を開放し、電源線Ｗ＿ＶＤＤの電位ＶＤＤの供給を停止する。
【0186】
短絡制御素子ＳＷ４は、一端が第三昇圧回路１５７の出力端子ＲＶ２に接続される一方で、他端が短絡制御素子ＳＷ１の他端と、短絡制御素子ＳＷ５の他端と、出力制御回路１５４の正電源端子Ｐとに接続される。一方、短絡制御素子ＳＷ４は、制御信号ＣＴ６の状態がハイ状態の場合、両端を短絡し、第三昇圧回路１５７の出力端子ＲＶ１に出力端子ＲＶ２の電位ＶＰ３を供給する。他方、短絡制御素子ＳＷ４は、制御信号ＣＴ６の状態がロウ状態の場合、両端を開放し、電源線Ｗ＿ＶＤＤの電位ＶＤＤの供給を停止する。
【0187】
以上のように構成される送信ドライバ１５２Ｃにおいて、短絡制御素子ＳＷ１が短絡している間、送信ドライバ１５２Ｃの動作モードは、第一モードとなり、出力制御回路１５４の正電源端子Ｐには、電源線Ｗ＿ＶＤＤから電位ＶＤＤ（第二電位）が供給される。
【0188】
また、短絡制御素子ＳＷ１、ＳＷ２及びＳＷ６が開放していて、かつ短絡制御素子ＳＷ３が短絡している間、送信ドライバ１５２Ｃの動作モードは第二モードとなり、短絡制御素子ＳＷ１によって出力制御回路１５４への電位ＶＤＤの供給は遮断され、出力制御回路１５４の正電源端子Ｐには、第三昇圧回路１５７の出力端子ＲＶ１から短絡制御素子ＳＷ３を介して電位ＶＰ４が供給される。第二モードの間、電位ＶＰ１は、入力信号ＩＮに従うブースト信号ＢＳＴ１によって決定される容量素子Ｃｅｘｔ３の一端の電位に電位ＶＰ４を加算した電位となる。具体的には、容量素子Ｃｅｘｔ３の一端の電位が電位ＧＮＤである場合、電位ＶＰ１は、電位ＶＤＤ（第二電位）となる一方で、容量素子Ｃｅｘｔ３の電位が電位ＶＤＤである場合、電位ＶＰ１は、電位ＶＤＤを２倍した電位（第三電位）となる。
【0189】
また、短絡制御素子ＳＷ１～ＳＷ３が開放しており、短絡制御素子ＳＷ４が短絡している間、短絡制御素子ＳＷ１によって出力制御回路１５４への電位ＶＤＤの供給が遮断され、出力制御回路１５４の正電源端子Ｐには、第三昇圧回路１５７の出力端子ＲＶ２から短絡制御素子ＳＷ４を介して電位ＶＰ３が供給される。短絡制御素子ＳＷ１～ＳＷ３が開放しており、短絡制御素子ＳＷ４が短絡している間、電位ＶＰ１は、入力信号ＩＮに従うブースト信号ＢＳＴ１によって決定される容量素子Ｃｅｘｔ３の一端の電位に電位ＶＰ３を加算した電位となる。具体的には、一方、容量素子Ｃｅｘｔ３の一端の電位が電位ＧＮＤである場合、送信ドライバ１５２Ｃの動作モードが第四モードになるとともに、電位ＶＰ１は、電位ＶＤＤの０．５倍の電位（第九電位）となる。他方、容量素子Ｃｅｘｔ３の一端の電位が電位ＶＤＤである場合、送信ドライバ１５２Ｃの動作モードが第五モードになるとともに、電位ＶＰ１は、電位ＶＤＤを１．５倍した電位（第十電位）となる。
【0190】
そして、送信ドライバ１５２Ｃは、入力信号ＩＮの状態に従って、出力制御回路１５４の正電源端子Ｐに供給される電位か、出力制御回路１５４の負電源端子Ｍに供給される電位を送信信号ＯＵＴとして、電極２０又は線状電極３２に送信する。すなわち、送信ドライバ１５２Ｃは、入力信号ＩＮに従って、電位が電位ＶＤＤを０．５倍した電位（第九電位）、電位ＶＤＤ（第二電位）、電位ＶＤＤを１．５倍した電位（第十電位）、電位ＶＤＤを２倍した電位（第三電位）及び電位ＧＮＤ（第一電位）の間で遷移する送信信号ＯＵＴを生成し、送信信号ＯＵＴを電極２０又は線状電極３２に送信する。
【0191】
＜送信ドライバに係る一連の動作の流れ＞
以上、送信ドライバ１５２Ｃの構成について説明した。次に、送信ドライバ１５２Ｃにおける各信号の電位の遷移について詳しく説明する。図１２は、第三実施形態に係る送信ドライバ１５２Ｃにおける各信号の電位の遷移の一例を示すタイミングチャートである。
以上、送信ドライバ１５２Ｃの構成について説明した。次に、送信ドライバ１５２Ｃにおける各信号の電位の遷移について詳しく説明する。図１２は、第三実施形態に係る送信ドライバ１５２Ｃにおける各信号の電位の遷移の一例を示すタイミングチャートである。
【0192】
時刻ｔ１２１で、送信ドライバ１５２Ｃは、時刻ｔ１２１で、送信ドライバ１５２Ｃの動作モードは、第一モードである。時刻ｔ１２１で、ドライバ選択回路１５１又は制御部２８は、入力信号ＩＮの電位を０Ｖから電位ＶＤＤに遷移させる。また、時刻ｔ１２１で、信号生成回路１５３Ｃは、入力信号ＩＮの電位の立ち上がりを検出する。時刻ｔ１２１で、短絡制御素子ＳＷ２は、短絡されており、第三昇圧回路１５７の出力端子ＲＶ１を介して容量素子Ｃｅｘｔ４の他端には電源線Ｗ＿ＶＤＤから電位ＶＤＤが供給されている。時刻ｔ１２１で、短絡制御素子ＳＷ１、ＳＷ３及びＳＷ４は、開放されている。よって、時刻ｔ１２１で、電位ＶＰ４の電位は、電位ＶＤＤ（第二電位）である。また、時刻ｔ１２１で、信号生成回路１５３Ｃは、ブースト信号ＢＳＴ１の電位を０Ｖとして、ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ３に出力している。これに伴い、第三昇圧回路１５７は、容量素子Ｃｅｘｔ３の一端に０Ｖの電位を供給する。時刻ｔ１２１で、電位ＶＰ３は、電位ＶＤＤの０．５倍の電位（第九電位）となる。時刻ｔ１２１で、出力制御回路１５４は、送信信号ＯＵＴの電位を０Ｖ（第一電位）として電極２０又は線状電極３２に送信する。
【0193】
時刻ｔ１２２で、送信ドライバ１５２Ｃの動作モードは、第一モードから第四モードへと切り替わる。時刻ｔ１２２で、信号生成回路１５３Ｃは、入力信号ＩＮの立ち上がりに従いドライブ信号ＤＲＶの電位を０Ｖから電位ＶＤＤに遷移させる。時刻ｔ１２２で、論理否定回路ＩＮＶ３は、制御信号ＣＴ４の電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ１２２で、短絡制御素子ＳＷ２は、電位が０Ｖである制御信号ＣＴ４に従い、その両端が開放される。時刻ｔ１２２で、電源線Ｗ＿ＶＤＤから第三昇圧回路１５７の出力端子ＲＶ１を介した容量素子Ｃｅｘｔ４の他端への電位ＶＤＤ（第二電位）の供給が停止する。時刻ｔ１２２で、信号生成回路１５３Ｃは、制御信号ＣＴ６の電位を０Ｖから電位ＶＤＤに遷移させる。時刻ｔ１２２で、短絡制御素子ＳＷ４は、電位が電位ＶＤＤである制御信号ＣＴ６に従い、その両端が短絡される。これに伴い、時刻ｔ１２２で、第三昇圧回路１５７は、電位ＶＰ３を出力端子ＲＶ２から短絡制御素子ＳＷ４を介して出力制御回路１５４の正電源端子Ｐに供給する。よって、時刻ｔ１２２で、電位ＶＰ１の電位は、電位ＶＤＤを０．５倍した電位（第九電位）となる。時刻ｔ１２２で、出力制御回路１５４は、ドライブ信号ＤＲＶに従い、送信信号ＯＵＴの電位を０Ｖ（第一電位）から正電源端子Ｐに供給されている電位ＶＤＤの０．５倍の電位（第九電位）に遷移させる。
【0194】
時刻ｔ１２３で、送信ドライバ１５２Ｃの動作モードは、第四モードから第一モードへと切り替わる。時刻ｔ１２３で、信号生成回路１５３Ｃは、制御信号ＣＴ３の電位を０Ｖから電位ＶＤＤに遷移させるとともに、制御信号ＣＴ６の電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ１２３で、短絡制御素子ＳＷ４は、電位が０Ｖである制御信号ＣＴ６に従い、その両端が開放される。時刻ｔ１２３で、短絡制御素子ＳＷ１は、電位が電位ＶＤＤである制御信号ＣＴ３に従い、その両端が短絡される。これに伴い、時刻ｔ１２３で、第三昇圧回路１５７から出力端子ＲＶ２から短絡制御素子ＳＷ４を介した出力制御回路１５４の正電源端子Ｐへの電位ＶＰ３（第九電位：電位ＶＤＤの０．５倍の電位）の供給が停止する。さらに、時刻ｔ１２３で、電源線Ｗ＿ＶＤＤから短絡制御素子ＳＷ１を介して出力制御回路１５４の正電源端子Ｐに電位ＶＤＤが供給される。よって、時刻ｔ１２３で、電位ＶＰ１の電位は、電位ＶＤＤ（第二電位）となる。時刻ｔ１２３で、出力制御回路１５４は、送信信号ＯＵＴの電位を電位ＶＤＤの０．５倍の電位（第九電位）から電位ＶＤＤ（第二電位）に遷移させる。
【0195】
時刻ｔ１２４で、送信ドライバ１５２Ｃの動作モードは、第一モードから第五モードへと切り替わる。時刻ｔ１２３で、信号生成回路１５３Ｃは、制御信号ＣＴ３の電位を電位ＶＤＤから０Ｖに遷移させるとともに、制御信号ＣＴ６の電位を０Ｖから電位ＶＤＤに遷移させ、さらに、ブースト信号ＢＳＴ１の電位を０Ｖから電位ＶＤＤに遷移させる。時刻ｔ１２４で、短絡制御素子ＳＷ１は、電位が０Ｖである制御信号ＣＴ３に従い、その両端が開放される。時刻ｔ１２４で、電源線Ｗ＿ＶＤＤから短絡制御素子ＳＷ１を介した出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤ（第二電位）の供給が停止する。時刻ｔ１２３で、第三昇圧回路１５７は、容量素子Ｃｅｘｔ３の一端に電位ＶＤＤの電位を供給する。これに伴い、容量素子Ｃｅｘｔ３及びＣｅｘｔ４が両端の電位差を保持しようとするため、時刻ｔ１２４で、容量素子Ｃｅｘｔ４の他端の電位ＶＰ４は、電位ＶＤＤから電位ＶＤＤに容量素子Ｃｅｘｔ３の一端の電位（電位ＶＤＤ）を加算した電位（第三電位：２×電位ＶＤＤ）に遷移する。また、容量素子Ｃｅｘｔ３の他端の電位ＶＰ３は、電位ＶＤＤを０．５倍した電位から電位ＶＤＤに容量素子Ｃｅｘｔ３の一端の電位（電位ＶＤＤ）を加算した電位（第十電位：１．５×電位ＶＤＤ）に遷移する。時刻ｔ１２４で、短絡制御素子ＳＷ４は、電位が電位ＶＤＤである制御信号ＣＴ６に従い、その両端が短絡される。これに伴い、時刻ｔ１２４で、第三昇圧回路１５７は、電位ＶＰ３を出力端子ＲＶ２から短絡制御素子ＳＷ４を介して出力制御回路１５４の正電源端子Ｐに供給する。よって、時刻ｔ１２４で、電位ＶＰ１の電位は、電位ＶＤＤを１．５倍した電位（第十電位）となる。時刻ｔ１２４で、出力制御回路１５４は、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から電位ＶＤＤを１．５倍した電位（第十電位）に遷移させる。
【0196】
時刻ｔ１２５で、送信ドライバ１５２Ｃの動作モードは、第五モードから第二モードへと切り替わる。時刻ｔ１２５で、信号生成回路１５３Ｃは、制御信号ＣＴ６の電位を電位ＶＤＤから０Ｖに遷移させるとともに、制御信号ＣＴ５の電位を０Ｖから電位ＶＤＤに遷移させる。時刻ｔ１２５で、短絡制御素子ＳＷ４は、電位が０Ｖである制御信号ＣＴ６に従い、その両端が開放される。時刻ｔ１２５で、第三昇圧回路１５７の出力端子ＲＶ２から短絡制御素子ＳＷ４を介した出力制御回路１５４の正電源端子Ｐへの電位ＶＰ３の供給が停止する。時刻ｔ１２５で、短絡制御素子ＳＷ３は、電位が電位ＶＤＤである制御信号ＣＴ５に従い、その両端が短絡される。これに伴い、時刻ｔ１２５で、第三昇圧回路１５７は、電位ＶＰ４を出力端子ＲＶ１から短絡制御素子ＳＷ３を介して出力制御回路１５４の正電源端子Ｐに供給する。よって、時刻ｔ１２５で、電位ＶＰ１の電位は、電位ＶＤＤを２倍した電位（第三電位）となる。時刻ｔ１２５で、出力制御回路１５４は、送信信号ＯＵＴの電位を電位ＶＤＤを１．５倍した電位（第十電位）から電位ＶＤＤを２倍した電位（第三電位）に遷移させる。
【0197】
時刻ｔ１２６で、ドライバ選択回路１５１又は制御部２８は、入力信号ＩＮの電位を電位ＶＤＤから０Ｖに遷移させる。また、時刻ｔ１２６で、信号生成回路１５３Ｃは、入力信号ＩＮの電位の立ち下がりを検出する。時刻ｔ１２６で、出力制御回路１５４は、依然として送信信号ＯＵＴの電位を電位ＶＰ１（第三電位：２×電位ＶＤＤ）として電極２０又は線状電極３２に送信する。
【0198】
時刻ｔ１２７で、送信ドライバ１５２Ｃの動作モードは、第二モードから第五モードへと切り替わる。時刻ｔ１２７で、信号生成回路１５３Ｃは、制御信号ＣＴ６の電位を０Ｖから電位ＶＤＤに遷移させるとともに、制御信号ＣＴ５の電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ１２７で、短絡制御素子ＳＷ３は、電位が０Ｖである制御信号ＣＴ５に従い、その両端が開放される。時刻ｔ１２７で、第三昇圧回路１５７の出力端子ＲＶ１から短絡制御素子ＳＷ３を介した出力制御回路１５４の正電源端子Ｐへの電位ＶＰ４（第三電位：電位ＶＤＤの２倍の電位）の供給が停止する。時刻ｔ１２７で、短絡制御素子ＳＷ４は、電位が電位ＶＤＤである制御信号ＣＴ６に従い、その両端が短絡される。これに伴い、時刻ｔ１２７で、第三昇圧回路１５７は、電位ＶＰ３を出力端子ＲＶ２から短絡制御素子ＳＷ４を介して出力制御回路１５４の正電源端子Ｐに供給する。よって、時刻ｔ１２７で、電位ＶＰ１の電位は、電位ＶＤＤを１．５倍した電位（第十電位）となる。時刻ｔ１２７で、出力制御回路１５４は、送信信号ＯＵＴの電位を電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤを１．５倍した電位（第十電位）に遷移させる。
【0199】
時刻ｔ１２８で、送信ドライバ１５２Ｃの動作モードは、第五モードから第一モードへと切り替わる。時刻ｔ１２８で、信号生成回路１５３Ｃは、制御信号ＣＴ３の電位を０Ｖから電位ＶＤＤに遷移させるとともに、制御信号ＣＴ６の電位を電位ＶＤＤから０Ｖに遷移させ、さらにブースト信号ＢＳＴ１の電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ１２８で、短絡制御素子ＳＷ４は、電位が０Ｖである制御信号ＣＴ６に従い、その両端が開放される。時刻ｔ１２８で、短絡制御素子ＳＷ１は、電位が電位ＶＤＤである制御信号ＣＴ３に従い、その両端が短絡される。これに伴い、容量素子Ｃｅｘｔ３及びＣｅｘｔ４が両端の電位差を保持しようとするため、時刻ｔ１２８で、容量素子Ｃｅｘｔ４の他端の電位ＶＰ４は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤ（第二電位）に遷移する。また、容量素子Ｃｅｘｔ３の他端の電位ＶＰ３は、電位ＶＤＤを１．５倍した電位（第十電位）から電位ＶＤＤを０．５倍した電位（第九電位）に遷移する。時刻ｔ１２８で、第三昇圧回路１５７の出力端子ＲＶ２から短絡制御素子ＳＷ４を介した出力制御回路１５４の正電源端子Ｐへの電位ＶＰ３（第九電位：電位ＶＤＤの０．５倍の電位）の供給が停止する。さらに、時刻ｔ１２８で、電源線Ｗ＿ＶＤＤから短絡制御素子ＳＷ１を介して出力制御回路１５４の正電源端子Ｐに電位ＶＤＤが供給される。よって、時刻ｔ１２８で、電位ＶＰ１の電位は、電位ＶＤＤ（第二電位）となる。時刻ｔ１２８で、出力制御回路１５４は、送信信号ＯＵＴの電位を電位ＶＤＤの１．５倍の電位（第十電位）から電位ＶＤＤ（第二電位）に遷移させる。
【0200】
時刻ｔ１２９で、送信ドライバ１５２Ｃの動作モードは、第一モードから第四モードへと切り替わる。時刻ｔ１２９で、信号生成回路１５３Ｃは、制御信号ＣＴ６の電位を０Ｖから電位ＶＤＤに遷移させるとともに、制御信号ＣＴ３の電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ１２９で、短絡制御素子ＳＷ１は、電位が０Ｖである制御信号ＣＴ３に従い、その両端が開放される。これに伴い、時刻ｔ１２９で、電源線Ｗ＿ＶＤＤから短絡制御素子ＳＷ１を介した出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤ（第二電位）の供給が停止する。時刻ｔ１２９で、短絡制御素子ＳＷ４は、電位が電位ＶＤＤである制御信号ＣＴ６に従い、その両端が短絡される。これに伴い、時刻ｔ１２９で、第三昇圧回路１５７は、電位ＶＰ３を第三昇圧回路１５７の出力端子ＲＶ２から短絡制御素子ＳＷ４を介して出力制御回路１５４の正電源端子Ｐに供給する。よって、時刻ｔ１２９で、電位ＶＰ１の電位は、電位ＶＤＤを０．５倍した電位（第九電位）となる。時刻ｔ１２９で、出力制御回路１５４は、送信信号ＯＵＴの電位を電位ＶＤＤ（第二電位）から電位ＶＤＤの０．５倍の電位（第九電位）に遷移させる。
【0201】
時刻ｔ１３０で、送信ドライバ１５２Ｃの動作モードは、第四モードから第一モードへと切り替わる。時刻ｔ１３０で、信号生成回路１５３Ｃは、入力信号ＩＮの立ち下がり従いドライブ信号ＤＲＶの電位を電位ＶＤＤから０Ｖに遷移させる。時刻ｔ１３０で、論理否定回路ＩＮＶ３は、制御信号ＣＴ４の電位を０Ｖから電位ＶＤＤに遷移させる。時刻ｔ１３０で、短絡制御素子ＳＷ２は、電位が電位ＶＤＤである制御信号ＣＴ４に従い、その両端が短絡される。時刻ｔ１３０で、電源線Ｗ＿ＶＤＤから短絡制御素子ＳＷ２を介して容量素子Ｃｅｘｔ２の他端に電位ＶＤＤ（第二電位）が供給される。時刻ｔ１３０で、出力制御回路１５４は、ドライブ信号ＤＲＶに従い、送信信号ＯＵＴの電位を電位ＶＤＤを０．５倍した電位（第九電位）から負電源端子Ｍに供給されている０Ｖ（第一電位）に遷移させる。
【0202】
なお、時刻ｔ１２２から時刻ｔ１２３に至るまでの時間、時刻ｔ１２３から時刻ｔ１２６４に至るまでの時間は、及び時刻ｔ１２４から時刻ｔ１２５に至るまでの時間は、例えば、時刻ｔ１２２から時刻ｔ１２６に至るまでの時間の１／４以下である。また、時刻ｔ１２７から時刻ｔ１２８に至るまでの時間、また、時刻ｔ１２８から時刻ｔ１２９に至るまでの時間、また、時刻ｔ１２９から時刻ｔ１３０に至るまでの時間は、例えば、時刻ｔ１２６から時刻ｔ１３０に至るまでの時間の１／４以下である。
【0203】
以上、送信ドライバ１５２Ｃにおける各信号の電位の遷移の一例について説明した。次に、送信ドライバ１５２Ｃを備える電子機器（スタイラス２又はタッチセンサ搭載装置３）の一連の処理の流れについて詳しく説明する。図１３は、第三実施形態に係る送信ドライバ１５２Ｃを備える電子機器の一連の処理の流れの一例を示すフローチャートである。
【0204】
（ステップＳＰ８０）
電子機器は、送信ドライバ１５２Ｃの信号生成回路１５３Ｃによって、入力信号ＩＮの信号波形が立ち上がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち上がっていると判定する場合、処理は、ステップＳＰ８２の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち上がっていないと判定する場合、処理は、ステップＳＰ８２の処理に移行する。
電子機器は、送信ドライバ１５２Ｃの信号生成回路１５３Ｃによって、入力信号ＩＮの信号波形が立ち上がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち上がっていると判定する場合、処理は、ステップＳＰ８２の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち上がっていないと判定する場合、処理は、ステップＳＰ８２の処理に移行する。
【0205】
（ステップＳＰ８２）
電子機器の動作モードは第一モードとなっている。電子機器は、送信ドライバ１５２Ｃによって０Ｖ（第一電位）の電位で送信信号ＯＵＴを送信する。電子機器は、信号生成回路１５３Ｃによってドライブ信号ＤＲＶの電位を０Ｖから電位ＶＤＤに遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。また、電子機器は、短絡制御素子ＳＷ２を開放することによって、電源線Ｗ＿ＶＤＤから容量素子Ｃｅｘｔ４の他端への電位ＶＤＤ（第二電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ１、ＳＷ３及びＳＷ５を開放している。また、電子機器は、第三昇圧回路１５７によって、電位ＶＤＤの０．５倍の電位（第九電位）を生成している。そして、処理は、ステップＳＰ８４の処理に移行する。
電子機器の動作モードは第一モードとなっている。電子機器は、送信ドライバ１５２Ｃによって０Ｖ（第一電位）の電位で送信信号ＯＵＴを送信する。電子機器は、信号生成回路１５３Ｃによってドライブ信号ＤＲＶの電位を０Ｖから電位ＶＤＤに遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。また、電子機器は、短絡制御素子ＳＷ２を開放することによって、電源線Ｗ＿ＶＤＤから容量素子Ｃｅｘｔ４の他端への電位ＶＤＤ（第二電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ１、ＳＷ３及びＳＷ５を開放している。また、電子機器は、第三昇圧回路１５７によって、電位ＶＤＤの０．５倍の電位（第九電位）を生成している。そして、処理は、ステップＳＰ８４の処理に移行する。
【0206】
（ステップＳＰ８４）
電子機器は、動作モードを第一モードから第四モードに切り替える。第四モードにおいて、電子機器は、送信ドライバ１５２Ｃによって０Ｖ（第一電位）から０Ｖ（第一電位）及び電位ＶＤＤ（第二電位）の間の電位（第九電位）までの範囲の電位で送信信号ＯＵＴを送信する。電子機器は、短絡制御素子ＳＷ４を短絡することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐに電位ＶＤＤを０．５倍した電位（第九電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを０Ｖ（第一電位）から電位ＶＤＤを０．５倍した電位（第九電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ８６の処理に移行する。
（ステップＳＰ８６）
電子機器は、動作モードを第四モードから第一モードに切り替える。電子機器は、短絡制御素子ＳＷ４を開放することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを０．５倍した電位（第九電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ１を短絡することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐに電位ＶＤＤ（第二電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを０．５倍した電位（第九電位）から電位ＶＤＤ（第二電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ８８の処理に移行する。
電子機器は、動作モードを第一モードから第四モードに切り替える。第四モードにおいて、電子機器は、送信ドライバ１５２Ｃによって０Ｖ（第一電位）から０Ｖ（第一電位）及び電位ＶＤＤ（第二電位）の間の電位（第九電位）までの範囲の電位で送信信号ＯＵＴを送信する。電子機器は、短絡制御素子ＳＷ４を短絡することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐに電位ＶＤＤを０．５倍した電位（第九電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを０Ｖ（第一電位）から電位ＶＤＤを０．５倍した電位（第九電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ８６の処理に移行する。
（ステップＳＰ８６）
電子機器は、動作モードを第四モードから第一モードに切り替える。電子機器は、短絡制御素子ＳＷ４を開放することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを０．５倍した電位（第九電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ１を短絡することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐに電位ＶＤＤ（第二電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを０．５倍した電位（第九電位）から電位ＶＤＤ（第二電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ８８の処理に移行する。
【0207】
（ステップＳＰ８８）
電子機器は、動作モードを第一モードから第五モードに切り替える。第五モードにおいて、電子機器は、送信ドライバ１５２Ｃによって電位ＶＤＤ（第二電位）から電位ＶＤＤ（第二電位）より高い電位（第三電位）及び電位ＶＤＤ（第二電位）の間の電位（第十電位）までの範囲の電位で送信信号ＯＵＴを送信する。また、電子機器は、信号生成回路１５３Ｃによってブースト信号ＢＳＴ１の電位を０Ｖから電位ＶＤＤに遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ３に出力する。これに伴い、容量素子Ｃｅｘｔ４の他端の電位ＶＰ４は、電位ＶＤＤ（第二電位）から電位ＶＤＤを２倍した電位（第三電位）に遷移する。また、容量素子Ｃｅｘｔ３の他端の電位ＶＰ３は、電位ＶＤＤを０．５倍した電位（第九電位）から電位ＶＤＤを１．５倍した電位（第十電位）に遷移する。そして、処理は、ステップＳＰ９０の処理に移行する。
電子機器は、動作モードを第一モードから第五モードに切り替える。第五モードにおいて、電子機器は、送信ドライバ１５２Ｃによって電位ＶＤＤ（第二電位）から電位ＶＤＤ（第二電位）より高い電位（第三電位）及び電位ＶＤＤ（第二電位）の間の電位（第十電位）までの範囲の電位で送信信号ＯＵＴを送信する。また、電子機器は、信号生成回路１５３Ｃによってブースト信号ＢＳＴ１の電位を０Ｖから電位ＶＤＤに遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ３に出力する。これに伴い、容量素子Ｃｅｘｔ４の他端の電位ＶＰ４は、電位ＶＤＤ（第二電位）から電位ＶＤＤを２倍した電位（第三電位）に遷移する。また、容量素子Ｃｅｘｔ３の他端の電位ＶＰ３は、電位ＶＤＤを０．５倍した電位（第九電位）から電位ＶＤＤを１．５倍した電位（第十電位）に遷移する。そして、処理は、ステップＳＰ９０の処理に移行する。
【0208】
（ステップＳＰ９０）
電子機器は、短絡制御素子ＳＷ１を開放することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤ（第二電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ４を短絡することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを１．５倍した電位（第十電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤ（第二電位）から電位ＶＤＤを１．５倍した電位（第十電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ９２の処理に移行する。
電子機器は、短絡制御素子ＳＷ１を開放することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤ（第二電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ４を短絡することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを１．５倍した電位（第十電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤ（第二電位）から電位ＶＤＤを１．５倍した電位（第十電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ９２の処理に移行する。
【0209】
（ステップＳＰ９２）
電子機器は、動作モードを第五モードから第二モードに切り替える。電子機器は、短絡制御素子ＳＷ４を開放することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを１．５倍した電位（第十電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ３を短絡することによって、第三昇圧回路１５７の出力端子ＲＶ１から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを２倍した電位（第三電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを１．５倍した電位（第十電位）から電位ＶＤＤを２倍した電位（第三電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ９４の処理に移行する。
電子機器は、動作モードを第五モードから第二モードに切り替える。電子機器は、短絡制御素子ＳＷ４を開放することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを１．５倍した電位（第十電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ３を短絡することによって、第三昇圧回路１５７の出力端子ＲＶ１から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを２倍した電位（第三電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを１．５倍した電位（第十電位）から電位ＶＤＤを２倍した電位（第三電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ９４の処理に移行する。
【0210】
（ステップＳＰ９４）
電子機器は、送信ドライバ１５２Ｃの信号生成回路１５３Ｃによって、入力信号ＩＮの信号波形が立ち下がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち上がっていると判定する場合、処理は、ステップＳＰ９６の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち下がっていないと判定する場合、処理は、図１３に係る一連の処理を終了する。
電子機器は、送信ドライバ１５２Ｃの信号生成回路１５３Ｃによって、入力信号ＩＮの信号波形が立ち下がっているか否かを判定する。一方、電子機器が入力信号ＩＮの信号波形が立ち上がっていると判定する場合、処理は、ステップＳＰ９６の処理に移行する。他方、電子機器が入力信号ＩＮの信号波形が立ち下がっていないと判定する場合、処理は、図１３に係る一連の処理を終了する。
【0211】
（ステップＳＰ９６）
動作モードを第二モードから第五モードに切り替える。電子機器は、信号生成回路１５３Ｃによってドライブ信号ＤＲＶの電位を電位ＶＤＤから０Ｖに遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。また、電子機器は、短絡制御素子ＳＷ３を開放することによって、第三昇圧回路１５７の出力端子ＲＶ１から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを２倍した電位（第三電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ４を短絡することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐに電位ＶＤＤを１．５倍した電位（第十電位）を供給する。そして、処理は、ステップＳＰ９８の処理に移行する。
動作モードを第二モードから第五モードに切り替える。電子機器は、信号生成回路１５３Ｃによってドライブ信号ＤＲＶの電位を電位ＶＤＤから０Ｖに遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。また、電子機器は、短絡制御素子ＳＷ３を開放することによって、第三昇圧回路１５７の出力端子ＲＶ１から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを２倍した電位（第三電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ４を短絡することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐに電位ＶＤＤを１．５倍した電位（第十電位）を供給する。そして、処理は、ステップＳＰ９８の処理に移行する。
【0212】
（ステップＳＰ９８）
電子機器は、動作モードを第五モードから第一モードに切り替える。また、電子機器は、信号生成回路１５３Ｃによってブースト信号ＢＳＴ１の電位を電位ＶＤＤから０Ｖに遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ３に出力する。これに伴い、容量素子Ｃｅｘｔ４の他端の電位ＶＰ４は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤ（第二電位）に遷移する。また、容量素子Ｃｅｘｔ３の他端の電位ＶＰ３は、電位ＶＤＤを１．５倍した電位（第十電位）から電位ＶＤＤを０．５倍した電位（第九電位）に遷移する。そして、処理は、ステップＳＰ１００の処理に移行する。
電子機器は、動作モードを第五モードから第一モードに切り替える。また、電子機器は、信号生成回路１５３Ｃによってブースト信号ＢＳＴ１の電位を電位ＶＤＤから０Ｖに遷移させ、当該ブースト信号ＢＳＴ１を緩衝回路ＢＵＦ３に出力する。これに伴い、容量素子Ｃｅｘｔ４の他端の電位ＶＰ４は、電位ＶＤＤを２倍した電位（第三電位）から電位ＶＤＤ（第二電位）に遷移する。また、容量素子Ｃｅｘｔ３の他端の電位ＶＰ３は、電位ＶＤＤを１．５倍した電位（第十電位）から電位ＶＤＤを０．５倍した電位（第九電位）に遷移する。そして、処理は、ステップＳＰ１００の処理に移行する。
【0213】
（ステップＳＰ１００）
電子機器は、短絡制御素子ＳＷ４を開放することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを１．５倍した電位（第十電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ１を短絡することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐに電位ＶＤＤ（第二電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを１．５倍した電位（第十電位）から電位ＶＤＤ（第二電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ１０２の処理に移行する。
電子機器は、短絡制御素子ＳＷ４を開放することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを１．５倍した電位（第十電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ１を短絡することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐに電位ＶＤＤ（第二電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを１．５倍した電位（第十電位）から電位ＶＤＤ（第二電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ１０２の処理に移行する。
【0214】
（ステップＳＰ１０２）
電子機器は、動作モードを第一モードから第四モードに切り替える。電子機器は、短絡制御素子ＳＷ１を開放することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤ（第二電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ４を短絡することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐに電位ＶＤＤを０．５倍した電位（第九電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを電位ＶＤＤ（第二電位）から電位ＶＤＤを０．５倍した電位（第九電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ１０４の処理に移行する。
電子機器は、動作モードを第一モードから第四モードに切り替える。電子機器は、短絡制御素子ＳＷ１を開放することによって、電源線Ｗ＿ＶＤＤから出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤ（第二電位）の供給を停止する。また、電子機器は、短絡制御素子ＳＷ４を短絡することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐに電位ＶＤＤを０．５倍した電位（第九電位）を供給する。結果、電子機器は、出力制御回路１５４によって、電位ＶＤＤを電位ＶＤＤ（第二電位）から電位ＶＤＤを０．５倍した電位（第九電位）に送信信号ＯＵＴの電位を遷移させる。そして、処理は、ステップＳＰ１０４の処理に移行する。
【0215】
（ステップＳＰ１０４）
電子機器は、動作モードを第四モードから第一モードに切り替える。電子機器は、短絡制御素子ＳＷ４を開放することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを０．５倍した電位（第九電位）の供給を停止する。また、電子機器は、信号生成回路１５３Ｃによってドライブ信号ＤＲＶの電位を電位ＶＤＤから０Ｖに遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。結果、電子機器は、出力制御回路１５４によって、正電源端子Ｐに供給される電位ＶＤＤを０．５倍した電位（第九電位）から負電源端子Ｍに供給される０Ｖ（第一電位）に送信信号ＯＵＴの電位を遷移させる。
電子機器は、動作モードを第四モードから第一モードに切り替える。電子機器は、短絡制御素子ＳＷ４を開放することによって、第三昇圧回路１５７の出力端子ＲＶ２から出力制御回路１５４の正電源端子Ｐへの電位ＶＤＤを０．５倍した電位（第九電位）の供給を停止する。また、電子機器は、信号生成回路１５３Ｃによってドライブ信号ＤＲＶの電位を電位ＶＤＤから０Ｖに遷移させ、当該ドライブ信号ＤＲＶを出力制御回路１５４に出力する。結果、電子機器は、出力制御回路１５４によって、正電源端子Ｐに供給される電位ＶＤＤを０．５倍した電位（第九電位）から負電源端子Ｍに供給される０Ｖ（第一電位）に送信信号ＯＵＴの電位を遷移させる。
【0216】
＜効果＞
以上、第三実施形態では、送信ドライバ１５２Ｃは、電位ＧＮＤ（第一電位）から電位ＧＮＤ（第一電位）及び電位ＶＤＤ（第二電位）の間の電位である第九電位までの電位で送信信号ＯＵＴを送信する第四モードと、電位ＧＮＤ（第一電位）から電位ＶＤＤ（第二電位）及び第三電位の間の電位である第十電位までの電位で送信信号ＯＵＴを送信する第五モードと、をさらに有する。
以上、第三実施形態では、送信ドライバ１５２Ｃは、電位ＧＮＤ（第一電位）から電位ＧＮＤ（第一電位）及び電位ＶＤＤ（第二電位）の間の電位である第九電位までの電位で送信信号ＯＵＴを送信する第四モードと、電位ＧＮＤ（第一電位）から電位ＶＤＤ（第二電位）及び第三電位の間の電位である第十電位までの電位で送信信号ＯＵＴを送信する第五モードと、をさらに有する。
【0217】
この構成によれば、送信ドライバ１５２Ｃは、送信信号ＯＵＴの電位を電位ＧＮＤ（第一電位）から第三電位までの間においてより細かく制御できる。
【0218】
また、第三実施形態では、送信ドライバ１５２Ｃは、第九電位、第十電位又は第三電位を供給する第三昇圧回路１５７をさらに備える。
【0219】
この構成によれば、送信ドライバ１５２Ｃは、第三昇圧回路１５７によって第九電位、第十電位及び第三電位を供給できるため、送信信号ＯＵＴの電位をより細かく制御できる。
【0220】
また、第三実施形態では、第三昇圧回路１５７は、電位ＧＮＤ（第一電位）及び電位ＶＤＤ（第二電位）を分圧することによって第九電位を生成し、生成した第九電位を電位ＶＤＤ（第二電位）の分昇圧することによって第十電位を生成する。
【0221】
この構成によれば、送信ドライバ１５２Ｃは、簡易な構成で送信信号ＯＵＴの電位を電位ＧＮＤ（第一電位）から第三電位までの間においてより細かく制御できる。
【0222】
また、第三実施形態では、第三昇圧回路１５７は、少なくとも１つ以上の容量素子Ｃｅｘｔ３及びＣｅｘｔ４を有し、容量素子Ｃｅｘｔ３及びＣｅｘｔ４は、送信信号ＯＵＴの電位の遷移に従って電荷を供給するか又は電荷が供給される。
【0223】
この構成によれば、送信ドライバ１５２Ｃは、第三昇圧回路１５７が容量素子Ｃｅｘｔ３及びＣｅｘｔ４を有し、送信信号ＯＵＴの電位に遷移に従って容量素子Ｃｅｘｔ３及びＣｅｘｔ４が電荷を供給したり、容量素子Ｃｅｘｔ３及びＣｅｘｔ４に電荷が供給されたりするため、第一実施形態における送信ドライバ１５２Ａと比較してさらに単独での消費電力を削減できる。
【0224】
―――変形例―――
なお、本発明は上記の実施形態に限定されるものではない。すなわち、上記の実施形態に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。また、上記実施形態及び後述する変形例が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
なお、本発明は上記の実施形態に限定されるものではない。すなわち、上記の実施形態に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。また、上記実施形態及び後述する変形例が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【0225】
例えば、第一実施形態及び第三実施形態では、信号生成回路１５３Ａ及び１５３Ｃは、ドライブ信号ＤＲＶ及びブースト信号ＢＳＴ１のハイレベルを電位ＶＤＤ（第四電位）及び電位ＶＤＤ（第五電位）として、ハイレベルが同電位となるように両信号を生成したがこれに限られるものではない。すなわち、信号生成回路１５３Ａは、ドライブ信号ＤＲＶのハイレベル（第四電位）と、ブースト信号ＢＳＴ１のハイレベル（第五電位）が異なるように両信号を生成しても良い。
【0226】
この構成によれば、電源系統が２系統以上ある場合においても、送信ドライバ１５２Ａ及び１５２Ｃは、単独での消費電力の削減を実現できる。また、送信ドライバ１５２Ａは、送信信号ＯＵＴの電位をブースト信号ＢＳＴ１のハイレベル（第五電位）を電源線Ｗ＿ＶＤＤの電位ＶＤＤ（第二電位）に加算した電位として、出力することができる。すなわち、送信ドライバ１５２Ａは、ブースト信号ＢＳＴ１のハイレベル（第五電位）を調整することによって、送信信号ＯＵＴの電位が電位ＶＤＤ（第二電位）を上回る電位となる場合の電位（第三電位）を所望の電位に調整することができる。また、送信ドライバ１５２Ｃは、送信信号ＯＵＴの電位をブースト信号ＢＳＴ１のハイレベルを電位ＶＤＤ（第二電位）又は電位ＶＤＤを０．５倍した電位（第九電位）に加算した電位として、出力することができる。すなわち、送信ドライバ１５２Ｃは、ブースト信号ＢＳＴ１のハイレベルを調整することによって、送信信号ＯＵＴの電位を所望の電位に調整することができる。
【0227】
また、第二実施形態では、信号生成回路１５３Ｂは、ドライブ信号ＤＲＶ並びにブースト信号ＢＳＴ１及びＢＳＴ１のハイレベルが同電位となるように両信号を生成したがこれに限られるものではない。すなわち、信号生成回路１５３Ｂは、ドライブ信号ＤＲＶのハイレベルと、ブースト信号ＢＳＴ１のハイレベルと、ブースト信号ＢＳＴ２のハイレベルとが異なるように両信号を生成しても良い。
【0228】
この構成によれば、電源系統が３系統以上ある場合においても、送信ドライバ１５２Ｂは、単独での消費電力の削減を実現できる。
【0229】
また、第三実施形態では、信号生成回路１５３Ｃは、ドライブ信号ＤＲＶ並びにブースト信号ＢＳＴ１及びＢＳＴ１のハイレベルが同電位となるように両信号を生成したがこれに限られるものではない。すなわち、信号生成回路１５３Ｂは、ドライブ信号ＤＲＶのハイレベルと、ブースト信号ＢＳＴ１のハイレベルと、ブースト信号ＢＳＴ２のハイレベルとが異なるように両信号を生成しても良い。
【0230】
この構成によれば、電源系統が３系統以上ある場合においても、送信ドライバ１５２Ｂは、単独での消費電力の削減を実現できる。
【0231】
また、上記第一実施形態～第三実施形態では、入力信号ＩＮに従って信号生成回路１５３Ａ～１５３Ｃのいずれかによって、ドライブ信号ＤＲＶ並びにブースト信号ＢＳＴ１及びＢＳＴ２を生成したが、これに限られるものではない。例えば、入力信号ＩＮの電位の遷移が予め判明している場合には、入力信号ＩＮの電位の遷移のパターンに応じてブースト信号ＢＳＴ１及びＢＳＴ２のうち少なくとも１つを生成するブースト信号生成回路によって、ブースト信号ＢＳＴ１及びＢＳＴ２のうち少なくとも１つを生成しても良い。この場合、ドライブ信号ＤＲＶには、入力信号ＩＮを直接用いても良い。
【0232】
この構成によれば、入力信号ＩＮが送信ドライバ１５２Ａ～１５２Ｃに入力されてから送信信号ＯＵＴが送信されるまでの遅延時間を短縮することができる。
【0233】
また、第一実施形態～第三実施形態では、送信ドライバ１５２Ａ～１５２Ｃは、短絡制御素子ＳＷ１及びＳＷ２を制御するための制御信号ＣＴ１、ＣＴ２及びＣＴ４のうちいずれかを生成する制御回路として、論理否定回路ＩＮＶ１～ＩＮＶ３を用いているがこれに限られるものではない。送信ドライバ１５２Ａ～１５２Ｃは、例えば、論理否定回路ＩＮＶ１～ＩＮＶ３の代わりに入力信号ＩＮに従って制御信号ＣＴ１、ＣＴ２及びＣＴ４のうちいずれかを生成する制御回路を用いても良いし、予め判明している入力信号ＩＮの電位の遷移パターンに従って制御信号ＣＴ１、ＣＴ２及びＣＴ４のうちいずれかを生成する制御回路を用いても良い。
【0234】
また、第一実施形態～第三実施形態では、送信ドライバ１５２Ａ～１５２Ｃは、スタイラス２やタッチセンサ搭載装置３に搭載されているが、これに限られるものではない。送信ドライバ１５２Ａ～１５２Ｃは、入力信号ＩＮに従って電源系統の電位よりも高い電位で送信信号ＯＵＴを出力する機能が必要とされる電子機器であれば、いずれの電子機器に搭載されても良い。
【0235】
また、第二実施形態では、送信ドライバ１５２Ｂは、第一昇圧回路１５５及び第二昇圧回路１５６の２つの昇圧回路を備えるが、これに限られるものではない。送信ドライバ１５２Ｂは、３つ以上の昇圧回路と、各昇圧回路に対応付けられており、対応付けられている昇圧回路の出力端子及び電源線Ｗ＿ＶＤＤの間の電流経路の開放及び短絡を制御する短絡制御素子とを備えていても良い。この場合における送信ドライバ１５２Ｂにおいて、第一昇圧回路１５５以外の昇圧回路は、電源端子に前段の昇圧回路から昇圧された電位が供給されるか、又は対応する短絡制御素子を介して電源線Ｗ＿ＶＤＤから電位ＶＤＤが供給される。
【0236】
この構成によれば、送信ドライバ１５２Ｂは、設けられている昇圧回路の数が多いほど単独での消費電力を削減できる。
【0237】
また、第三実施形態では、第三昇圧回路１５７は、２つの容量素子Ｃｅｘｔ３及びＣｅｘｔ４を有するが、これに限られるものではない。第三昇圧回路１５７は、３つ以上の直列接続された容量素子を有しても良い。第三昇圧回路１５７は、直列接続された容量素子によって、出力端子ＲＶ１に供給される電位と、緩衝回路ＢＵＦ３の出力端子の電位とを分圧し、直列接続された容量素子同士の各接続箇所から分圧したそれぞれ異なる電位を供給する。また、信号生成回路１５３Ｃは、第三昇圧回路１５７から供給される各電位と短絡制御素子ＳＷ１を介して電源線Ｗ＿ＶＤＤから供給される電位とが電位の値が昇順又は降順となって出力制御回路１５４の正電源端子Ｐに供給されるように、各短絡制御素子とブースト信号ＢＳＴ１の電位とを制御する。
【0238】
この構成によれば、送信ドライバ１５２Ｃは、第三昇圧回路１５７に設けられている容量素子の数が多いほど単独での消費電力を削減できる。
【符号の説明】
【0239】
２…スタイラス、３…タッチセンサ搭載装置、１０…センサコントローラ、３０…タッチセンサ、１５２Ａ…送信ドライバ、１５２Ｂ…送信ドライバ、１５２Ｃ…送信ドライバ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】