特開 2023-93367 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023093367

(43)【公開日】2023-07-04

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20230627BHJP

   H10K 50/86 20230101ALI20230627BHJP

   H10K 50/00 20230101ALI20230627BHJP

   H10K 50/84 20230101ALI20230627BHJP

   H10K 59/124 20230101ALI20230627BHJP

   H10K 59/12 20230101ALI20230627BHJP

【ＦＩ】

G09F9/30 338

G09F9/30 349Z

H10K50/86

H10K50/00

H10K50/84

H10K59/124

H10K59/12

【審査請求】有

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022200169

(22)【出願日】2022-12-15

(31)【優先権主張番号】10-2021-0184704

(32)【優先日】2021-12-22

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】501426046

【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】チョ， スンワン

(72)【発明者】

【氏名】ウ， チャンスン

(72)【発明者】

【氏名】チャン， ドンミン

【テーマコード（参考）】

3K107

5C094

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC33

3K107CC45

3K107DD90

3K107EE27

3K107FF15

5C094AA03

5C094AA44

5C094BA03

5C094BA23

5C094BA27

5C094DA13

5C094DB01

(57)【要約】      （修正有）

【課題】偏光板を使用せずに、表示装置の明るさを向上させることができながらも、レインボームラ現象を抑制できる表示装置を提供する。
【解決手段】本開示の実施形態は、表示装置に関し、より詳細には、発光領域の中心部を迂回するリング状の第１の迂回部を有する第１のソース－ドレイン電極パターンを含むことにより、ピクセル電極が、凸形状を有することで、ピクセル電極で反射された光により、レインボームラ現象が発生するのを防止できる表示装置を提供することができる。
【選択図】図５

【特許請求の範囲】

【請求項1】

発光領域；
少なくとも一部が、前記発光領域に位置するピクセル電極；及び
前記発光領域の中心部を迂回するリング状の第１の迂回部を有する第１のソース－ドレイン電極パターンを含む表示装置。

【請求項2】

前記ピクセル電極を含んだ前面発光方式の発光素子を含む、請求項１に記載の表示装置。

【請求項3】

前記第１の迂回部は、前記ピクセル電極と重ならない、請求項１に記載の表示装置。

【請求項4】

前記第１の迂回部は、前記ピクセル電極の周辺部と重なり、前記発光領域の中心部で前記ピクセル電極の中心部とは重ならない、請求項１に記載の表示装置。

【請求項5】

前記第１の迂回部は、前記ピクセル電極の周辺部と重なる前記発光領域の周辺部と重なる、請求項４に記載の表示装置。

【請求項6】

前記ピクセル電極の端部間の一部が凹状の形状を有する、請求項４に記載の表示装置。

【請求項7】

前記第１の迂回部は、前記ピクセル電極の周辺部と重なる前記発光領域の周辺部と重ならない、請求項１に記載の表示装置。

【請求項8】

前記ピクセル電極は、前記発光領域を囲む傾斜部を含む、請求項４に記載の表示装置。

【請求項9】

前記第１のソース－ドレイン電極パターンと前記ピクセル電極との間に位置する平坦化層を含み、
前記平坦化層は、前記発光領域を囲んで前記第１の迂回部及び前記ピクセル電極の前記傾斜部と重なる凸部を含む、請求項８に記載の表示装置。

【請求項10】

前記第１の迂回部の厚みは、前記凸部の高さよりも大きい、請求項９に記載の表示装置。

【請求項11】

前記第１のソース－ドレイン電極パターンを介して、前記ピクセル電極と電気的に接続される第２のソース－ドレイン電極パターンをさらに含む、請求項１に記載の表示装置。

【請求項12】

前記第１のソース－ドレイン電極パターンは、前記第２のソース－ドレイン電極パターンと異なる層上に位置し、
前記第１のソース－ドレイン電極パターンは、前記第２のソース－ドレイン電極パターンよりも前記ピクセル電極に接近している、請求項１１に記載の表示装置。

【請求項13】

前記第２のソース－ドレイン電極パターンの一部は前記発光領域の中心部と重なる、請求項１１に記載の表示装置。

【請求項14】

前記第１の迂回部は、前記第２のソース－ドレイン電極パターンの厚みより大きい厚みを有する、請求項１１に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

［１］本開示の実施形態は、表示装置に関する。

【背景技術】

【0002】

［２］表示装置は、外部に光が存在する条件でも、ユーザが、表示された情報を容易に識別できるようにするために、外部光に対する反射率を下げることが求められる。

【0003】

［３］表示装置は、発光素子と、発光素子を駆動するための様々な回路素子を含む複数のピクセルを含むことができる。しかしながら、発光素子及び回路素子を構成する様々な物質層によって、外部光が反射されると、表示装置を使用するユーザが、表示装置に表示された情報を識別することが困難であるという問題がある。

【0004】

［４］従来、表示装置は、外部光の反射率を下げるために偏光板を用いた。偏光板を用いる場合、外部光の反射率は、効果的に低下できたが、偏光板が高価な素材として、表示装置の製造コストを高め、表示装置の厚みを薄くする上で制約があり、発光素子から放出された光が、偏光板を通過しながら、明るさが減少する問題がある。

【発明の概要】

【発明が解決しようとする課題】

【0005】

［５］ディスプレイ分野において、高価で表示装置の明るさを大幅に低減する偏光板を使用せずに、低反射率を実現する技術が研究されている。しかしながら、偏光板を消去すると、ピクセルを構成する回路素子で反射された光によって、いわゆるレインボームラ（rainbow mura）現象が発生するという問題があった。そこで、本開示の発明者らは、偏光板を使用せずに、表示装置の明るさを向上させることができながらも、レインボームラ現象を抑制できる表示装置を発明した。

【0006】

［６］本開示の実施形態は、発光領域の中心部を迂回し、リング状の第１の迂回部を有する第１のソース－ドレイン電極パターンを含む表示装置を提供することができる。

【課題を解決するための手段】

【0007】

［７］本開示の実施形態は、発光領域、ピクセル電極及び第１の迂回部を有する第１のソース－ドレイン電極パターンを含む表示装置を提供することができる。

【0008】

［８］ピクセル電極は、少なくとも一部が発光領域に位置する。

【0009】

［９］第１の迂回部は、発光領域の中心部を迂回し、リング状である。

【発明の効果】

【0010】

［１０］本明細書の実施形態によれば、発光領域の中心部を迂回するリング状の第１の迂回部を有する第１のソース－ドレイン電極パターンを含み、第１のソース－ドレイン電極が、ピクセル電極の下部に位置せず、凸形状のピクセル電極で反射された光によって発生するレインボームラを防止することができる表示装置を提供することができる。

【図面の簡単な説明】

【0011】

［１１］

【図1】本開示の一実施形態による表示装置のシステム構成図である。

【図2】本開示の実施形態による表示装置のサブピクセル回路図である。

【図3】本開示の実施形態による表示装置の平面図である。

【図4】本開示の実施形態による表示装置の平面図である。

【図5】図３のＸ－Ｙの断面図である。

【図6】本開示の実施形態による表示装置の平面図である。

【図7】本開示の実施形態による表示装置の平面図である。

【図8】図６のＸ－Ｙの断面図である。

【図9】本開示の比較例による表示装置の平面図である。

【図10】図９のＸ－Ｙの断面図である。

【図11】本開示の実施形態による表示装置の平面図である。

【図12】図１１のＸ－Ｙの断面図である。

【図13】本開示の比較例による表示装置の平面図である。

【図14】図１３のＸ－Ｙの断面図である。

【図15】本開示の比較例による表示装置の平面図である。

【発明を実施するための形態】

【0012】

［１２］以下、本開示の一部の実施形態を、例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付け加えるにおいて、同一の構成要素については、たとえ他の図面上に表示されていても、可能な限り同一の符号を付することがある。なお、本開示を説明するに当たって、関連する公知の構成又は機能の具体的な説明が、本開示の要旨を曖昧にすることがあると判断される場合、その詳細な説明は省略する。本明細書上で言及した「含む」、「有する」、「からなる」などが使用される場合、「～のみ」が使用されない限り、他の部分が追加されてもよい。構成要素を単数として表現した場合に、特に明示的な記載事項のない限り、複数を含む場合を含むことができる。

【0013】

［１３］また、本発明の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。これらの用語は、その構成要素を、他の構成要素と区別するためのものであるだけで、その用語によって当該構成要素の本質、順番、順序又は数などが限定されない。

【0014】

［１４］構成要素の位置関係についての説明において、２つ以上の構成要素が、「連結」、「結合」又は「接続」されると記載されている場合、２つ以上の構成要素が、直接「連結」、「結合」又は「接続」され得るが、２つ以上の構成要素と他の構成要素とが、さらに「介在」され、「連結」、「結合」又は「接続」されることも可能であることを理解されたい。ここで、他の構成要素は、互いに「連結」、「結合」又は「接続」される２つ以上の構成要素のうち１つ以上に含まれてもよい。

【0015】

［１５］構成要素や、動作方法や作製方法などに関する時間的流れの関係の説明において、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで、時間的先後関係又は流れ的前後関係が説明される場合、「直ちに」又は「直接」が使用されていない限り、連続的でない場合も含み得る。

【0016】

［１６］一方、構成要素に関する数値又はその対応情報（例えば、レベルなど）が言及されている場合、別途の明示的な記載がなくても、数値又はその対応情報は、各種要因（例えば、工程上の要因、内部又は外部の衝撃、ノイズなど）によって発生できる誤差の範囲を含むと解釈され得る。

【0017】

［１７］ 以下、添付の図面を参照して、本開示の様々な実施形態を詳細に説明する。

【0018】

［１８］図１は、本開示の実施形態による表示装置１００のシステム構成図である。

【0019】

［１９］図１を参照すると、本開示の実施形態による表示装置１００は、表示パネルＰＮＬと、表示パネルＰＮＬを駆動するための駆動回路とを含むことができる。

【0020】

［２０］駆動回路は、データ駆動回路ＤＤＩＣ及びゲート駆動回路ＧＤＩＣなどを含むことができ、データ駆動回路ＤＤＩＣ及びゲート駆動回路ＧＤＩＣを制御するコントローラＣＴＲをさらに含むことができる。

【0021】

［２１］表示パネルＰＮＬは、基板ＳＵＢと、基板ＳＵＢ上に配置された複数のデータラインＤＬ及び複数のゲートラインＧＬ等の信号配線とを含むことができる。表示パネルＰＮＬは、複数のデータラインＤＬ及び複数のゲートラインＧＬに接続された複数のサブピクセルＳＰを含むことができる。

【0022】

［２２］表示パネルＰＮＬは、映像が表示される表示領域ＤＡと、映像が表示されない非表示領域ＮＤＡとを含むことができる。表示パネルＰＮＬにおいて、表示領域ＤＡには、イメージを表示するための複数のサブピクセルＳＰが配置され、非表示領域ＮＤＡには、駆動回路ＤＤＩＣ、ＧＤＩＣ、ＣＴＲが電気的に接続されるか、駆動回路ＤＤＩＣ、ＧＤＩＣ、ＣＴＲが実装され得、集積回路又は印刷回路などが接続されるパッド部が配置され得る。

【0023】

［２３］データ駆動回路ＤＤＩＣは、複数のデータラインＤＬを駆動するための回路であり、複数のデータラインＤＬにデータ信号を供給することができる。ゲート駆動回路ＧＤＩＣは、複数のゲートラインＧＬを駆動するための回路であり、複数のゲートラインＧＬにゲート信号を供給することができる。コントローラＣＴＲは、データ駆動回路ＤＤＩＣの動作タイミングを制御するために、データ制御信号ＤＣＳをデータ駆動回路ＤＤＩＣに供給することができる。コントローラＣＴＲは、ゲート駆動回路ＧＤＩＣの動作タイミングを制御するためのゲート制御信号ＧＣＳを、ゲート駆動回路ＧＤＩＣに供給することができる。

【0024】

［２４］コントローラＣＴＲは、各フレームで実現されるタイミングに従ってスキャンを開始し、外部から入力される入力映像データを、データ駆動回路ＤＤＩＣで使用するデータ信号形式に合わせて切り替え、切替えられた映像データＤａｔａを、データ駆動回路ＤＤＩＣに供給し、スキャンに合わせて適当な時間にデータ駆動を制御することができる。

【0025】

［２５］コントローラＣＴＲは、ゲート駆動回路ＧＤＩＣを制御するために、ゲートスタートパルス（ＧＳＰ：Gate Start Pulse）、ゲートシフトクロック（ＧＳＣ：Gate Shift Clock）、ゲート出力イネーブル信号（ＧＯＥ：Gate Output Enable）などを含む各種ゲート制御信号（ＧＣＳ：Gate Control Signal）を出力することができる。

【0026】

［２６］コントローラＣＴＲは、データ駆動回路ＤＤＩＣを制御するために、ソーススタートパルス（ＳＳＰ：Source Start Pulse）、ソースサンプリングクロック（ＳＳＣ：Source Sampling Clock）、ソース出力イネーブル信号（ＳＯＥ：Source Output Enable）などを含む各種データ制御信号（ＤＣＳ：Data Control Signal）を出力することができる。

【0027】

［２７］コントローラＣＴＲは、データ駆動回路ＤＤＩＣとは別個の部品で実現されてもよく、データ駆動回路ＤＤＩＣと一体化されて集積回路として実現されてもよい。

【0028】

［２８］データ駆動回路ＤＤＩＣは、コントローラＣＴＲから映像データＤａｔａを入力して、複数のデータラインＤＬにデータ電圧を供給することにより、複数のデータラインＤＬを駆動する。ここで、データ駆動回路ＤＤＩＣは、ソース駆動回路とも言う。

【0029】

［２９］このようなデータ駆動回路ＤＤＩＣは、１つ以上のソースドライバ集積回路（ＳＤＩＣ：Source Driver Integrated Circuit）を含むことができる。

【0030】

［３０］例えば、各ソースドライバ集積回路ＳＤＩＣは、テープオートメチドボンディング（ＴＡＢ：Tape Automated Bonding）方式で、表示パネルＰＮＬと接続されるか、チップオンガラス（ＣＯＧ：Chip On Glass）又はチップオンパネル（ＣＯＰ：Chip On Panel）方式で、表示パネルＰＮＬのボンディングパッド（Bonding Pad）に連結されてもよいし、チップオンフィルム（ＣＯＦ：Chip On Film）方式で具現されて、表示パネルＰＮＬと連結されてもよい。

【0031】

［３１］ゲート駆動回路ＧＤＩＣは、コントローラＣＴＲの制御に応じて、ターンオンレベル電圧のゲート信号を出力するか、ターンオフレベル電圧のゲート信号を出力することができる。ゲート駆動回路ＧＤＩＣは、複数のゲートラインＧＬにターンオンレベル電圧のゲート信号を順次供給することにより、複数のゲートラインＧＬを順次駆動することができる。

【0032】

［３２］ゲート駆動回路ＧＤＩＣは、テープオートメチドボンディングＴＡＢ方式で、表示パネルＰＮＬに接続するか、チップオンガラスＣＯＧ又はチップオンパネルＣＯＰ方式で、表示パネルＰＮＬのボンディングパッド（Bonding Pad）に接続するか、チップ オンフィルムＣＯＦ方式によって、表示パネルＰＮＬと連結することができる。あるいは、ゲート駆動回路ＧＤＩＣは、ゲートインパネル（ＧＩＰ：Gate In Panel）タイプで、表示パネルＰＮＬの非表示領域ＮＤＡに形成されてもよい。 ゲート駆動回路ＧＤＩＣは、基板ＳＵＢ上に配置されてもよく、基板ＳＵＢに接続されてもよい。すなわち、ゲート駆動回路ＧＤＩＣは、ＧＩＰタイプの場合、基板ＳＵＢの非表示領域ＮＤＡに配置することができる。ゲート駆動回路ＧＤＩＣは、チップオンガラスＣＯＧタイプ、チップオンフィルムＣＯＦタイプなどである場合、基板ＳＵＢに接続することができる。

【0033】

［３３］一方、データ駆動回路ＤＤＩＣ及びゲート駆動回路ＧＤＩＣのうち少なくとも１つの駆動回路は、表示領域ＤＡに配置されてもよい。例えば、データ駆動回路ＤＤＩＣ及びゲート駆動回路ＧＤＩＣのうち少なくとも１つの駆動回路は、サブピクセルＳＰと重ならないように配置されてもよく、サブピクセルＳＰと一部又は全部が、重なるように配置されてもよい。

【0034】

［３４］データ駆動回路ＤＤＩＣは、ゲート駆動回路ＧＤＩＣによって特定のゲートラインＧＬが開かれると、コントローラＣＴＲから受信した映像データＤａｔａを、アナログ形態のデータ電圧に変換して、多数のデータラインＤＬに供給することができる。

【0035】

［３５］データ駆動回路ＤＤＩＣは、表示パネルＰＮＬの一側（例えば、上側又は下側）に接続されてもよい。駆動方式、パネル設計方式等に応じて、データ駆動回路ＤＤＩＣは、表示パネルＰＮＬの両側（例えば、上側と下側）の両方に接続されるか、表示パネルＰＮＬの４側面のうち２つ以上の側面に接続されることもある。

【0036】

［３６］ゲート 駆動回路ＧＤＩＣは、表示パネルＰＮＬの一側（例えば、左側又は右側）に接続されてもよい。駆動方式、パネル設計方式等に応じて、ゲート駆動回路ＧＤＩＣは、表示パネルＰＮＬの両側（例えば、左側と右側）に全て接続されるか、表示パネルＰＮＬの４側面のうち２以上の側面に接続されることもある。

【0037】

［３７］コントローラＣＴＲは、通常のディスプレイ技術で利用されるタイミングコントローラ（Timing Controller）であってもよく、タイミングコントローラを含めて、他の制御機能もさらに実行できる制御装置であってもよく、タイミングコントローラと他の制御装置であってもよく、制御装置内の回路であってもよい。コントローラＣＴＲは、ＩＣ（Integrate Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、又はプロセッサ（Processor）などの様々な回路や電子部品で実現することができる。

【0038】

［３８］コントローラＣＴＲは、プリント回路基板、フレキシブルプリント回路などに実装され、プリント回路基板、フレキシブルプリント回路などを介して、データ駆動回路ＤＤＩＣ及びゲート駆動回路ＧＤＩＣと電気的に接続することができる。

【0039】

［３９］本実施形態による表示装置１００は、液晶表示装置などのバックライトユニットを含むディスプレイであってもよく、ＯＬＥＤ（Organic Light Emitting Diode）ディスプレイ、クォンタムドット（Quantum Dot）ディスプレイ、マイクロＬＥＤ（Micro Light Emitting Diode）ディスプレイなどの自発光ディスプレイであってもよい。

【0040】

［４０］本実施形態による表示装置１００が、 ＯＬＥＤディスプレイの場合、各サブピクセルＳＰは、自ら光を発する有機発光ダイオードＯＬＥＤを発光素子として含むことができる。本実施形態による表示装置１００が、クォンタムドットディスプレイである場合、各サブピクセルＳＰは、自ら光を出す半導体結晶であるクォンタムドット（Quantum Dot）からなる発光素子を含むことができる。本実施形態による表示装置１００が、マイクロＬＥＤディスプレイである場合、各サブピクセルＳＰは、自ら光を出し、無機物に基づいて作られたマイクロＬＥＤ（Micro Light Emitting Diode）を発光素子として含むことができる。

【0041】

［４１］図２は、 本開示の実施形態による表示装置１００のサブピクセルＳＰの等価回路であり、図３は、本開示の実施形態による表示装置１００のサブピクセルＳＰの別の等価回路である。

【0042】

［４２］図２を参照すると、本開示の実施形態による表示装置１００の表示パネルＰＮＬに配置された複数のサブピクセルＳＰのそれぞれは、発光素子２１０、駆動トランジスタＤＲＴ、スキャントランジスタＳＣＴ及びストレージキャパシタＣｓｔを含むことができる。

【0043】

［４３］図２を参照すると、発光素子２１０は、ピクセル電極２２０と共通電極ＣＥとを含み、ピクセル電極２２０と共通電極ＣＥとの間に位置する発光層ＥＬを含むことができる。

【0044】

［４４］発光素子２１０のピクセル電極２２０は、各サブピクセルＳＰごとに配置される電極であり、共通電極ＣＥは、全てのサブピクセルＳＰに共通に配置される電極であってもよい。ここで、ピクセル電極２２０は、アノード電極であり、共通電極ＣＥは、カソード電極であってもよい。逆に、ピクセル電極２２０は、カソード電極であり、共通電極ＣＥは、アノード電極であり得る。

【0045】

［４５］例えば、発光素子２１０は、有機発光ダイオードＯＬＥＤ、発光ダイオードＬＥＤ又はクォンタムドット発光素子などであってもよい。

【0046】

［４６］駆動トランジスタＤＲＴは、発光素子２１０を駆動するためのトランジスタであり、第１のノードＮ１、第２のノードＮ２、第３のノードＮ３などを含むことができる。

【0047】

［４７］駆動トランジスタＤＲＴの 第１のノードＮ１は、駆動トランジスタＤＲＴのゲートノードであってもよく、スキャントランジスタＳＣＴのソースノード又はドレインノードと電気的に接続されてもよい。駆動トランジスタＤＲＴの第２のノードＮ２は、駆動トランジスタＤＲＴのソースノード又はドレインノードであってもよく、センシングトランジスタＳＥＮＴのソースノード又はドレインノードと電気的に接続され、発光素子２１０のピクセル電極２２０とも電気的に接続することができる。駆動トランジスタＤＲＴの第３のノードＮ３は、駆動電圧ＥＶＤＤを供給する駆動電圧ラインＤＶＬと電気的に接続され得る。

【0048】

［４８］スキャントランジスタＳＣＴは、ゲート信号の一種であるスキャン信号ＳＣＡＮによって制御され、駆動トランジスタＤＲＴの第１のノードＮ１と、データラインＤＬとの間に接続され得る。すなわち、スキャントランジスタＳＣＴは、ゲートラインＧＬの一種であるスキャン信号ラインＳＣＬから供給されるスキャン信号ＳＣＡＮに応じて、ターンオン又はターンオフされ、データラインＤＬと駆動トランジスタＤＲＴの第１のノードＮ１との間の接続を制御することができる。

【0049】

［４９］スキャントランジスタＳＣＴは、ターンオンレベル電圧を有するスキャン信号ＳＣＡＮによってターンオンされ、データラインＤＬから供給されたデータ電圧Ｖｄａｔａを駆動トランジスタＤＲＴの第１のノードＮ１に伝達することができる。

【0050】

［５０］ここで、スキャントランジスタＳＣＴが、ｎ型のトランジスタである場合、スキャン信号ＳＣＡＮのターンオンレベル電圧は、ハイレベル電圧であり得る。スキャントランジスタＳＣＴが、ｐ型のトランジスタである場合、スキャン信号ＳＣＡＮのターンオンレベル電圧は、ローレベル電圧であり得る。

【0051】

［５１］ストレージキャパシタＣｓｔは、駆動トランジスタＤＲＴの第１のノードＮ１と、第２のノードＮ２との間に接続され得る。ストレージキャパシタＣｓｔは、両段の電圧差に対応する電荷量が充電され、所定のフレーム時間の間、両段の電圧差を維持する役割を果たす。したがって、所定のフレーム時間の間、当該サブピクセルＳＰは、発光することができる。

【0052】

［５２］本開示の実施形態による表示装置は、発光領域、ピクセル電極及び第１のソース－ドレイン電極パターンを含む。

【0053】

［５３］図３及び図４は、本開示の実施形態による表示装置の平面図である。

【0054】

［５４］図３を参照すると、表示装置は、ピクセル電極２２０、第１のソース－ドレイン電極パターン３３０、第２のソース－ドレイン電極パターン３４０及びバンクＢＡＮＫを含むことができる。

【0055】

［５５］ピクセル電極２２０は、少なくとも一部が発光領域に位置する。発光領域は、バンクＢＡＮＫによって定義することができ、バンクＢＡＮＫが、オープンされたバンクＢＡＮＫの開口領域を指すことができる。一実施形態では、光は、発光領域から放射されてもよい。

【0056】

［５６］第１のソース－ドレイン電極パターン３３０は、表示装置に含まれる発光素子のピクセル電極２２０と、ピクセル回路を構成するトランジスタのソース－ドレイン電極とを電気的に接続する電極パターン層であってもよい。第１のソース－ドレイン電極パターン３３０は、１つの層上に位置する同じ物質層を指すか、又は１つのパターニング工程によって形成された同じ物質層を指すことができる。第１のソース－ドレイン電極パターン３３０を構成する物質層は、トランジスタのソース－ドレイン電極を発光素子と接続する役割の他に、表示装置に含まれる様々な回路素子及び配線として用いることができる。例えば、第１のソース－ドレイン電極パターン３３０は、一部が、発光素子のピクセル電極２２０と直接接続されるパターン層であり得る。

【0057】

［５７］第１のソース－ドレイン電極パターン３３０が、発光領域の中心部を迂回し、リング状の第１の迂回部を含む。一実施形態では、第１のソース－ドレイン電極パターン３３０の第１の迂回部は、表示装置の平面視で発光領域の中心部を囲み、第１のソース－ドレイン電極パターン３３０は、ピクセル電極２２０と重ならない。第１のソース－ドレイン電極パターン３３０が、発光領域の中心部を迂回する第１の迂回部を含むことによって、第１のソース－ドレイン電極パターン３３０は、バンクＢＡＮＫがオープンされた発光領域のピクセル電極２２０の下部に位置しない。したがって、ピクセル電極２２０の下部に第１のソース－ドレイン電極パターン３３０が位置していないので、ピクセル電極２２０の断面形状が膨らんで発生するレインボームラ現象を防止するか、軽減することができる。

【0058】

［５８］第１のソース－ドレイン電極パターン３３０は、 ピクセル電極２２０と重ならないように位置することができる。第１のソース－ドレイン電極パターン３３０が、ピクセル電極２２０と重ならないように位置する場合、ピクセル電極２２０の断面形状は、実質的に平坦な形状を有することができるので、凸形状のピクセル電極からの光が反射して発生するレインボームラ現象を防止することができる。

【0059】

［５９］第２のソース－ドレイン電極パターン３４０は、表示装置に含まれる発光素子のピクセル電極２２０と、ピクセル回路を構成するトランジスタのソース－ドレイン電極とを電気的に接続する電極パターン層であって、第１のソース－ドレイン電極パターン３３０とは異なるパターン層であり得る。第２のソース－ドレイン電極パターン３４０は、１つの層上に位置する同じ物質層を指すか、又は１つのパターニング工程によって形成された同じ物質層を指すことができる。第２のソース－ドレイン電極パターン３４０を構成する物質層は、トランジスタのソース－ドレイン電極を、発光素子と接続する役割に加えて、表示装置に含まれる様々な回路素子及び配線として使用することができる。例えば、第２のソース－ドレイン電極パターン３４０は、第１のソース－ドレイン電極パターン３３０よりも基板側に接近して位置しながら、一部が、第１のソース－ドレイン電極パターン３３０を、ピクセル回路を構成するトランジスタのソース－ドレイン電極と電気的に接続するパターン層であってもよい。

【0060】

［６０］図４を参照すると、第１のソース－ドレイン電極パターン３３０が、リング状の第１の迂回部を有することが分かる。本開示において、リング状とは、中心部が空いている任意の形状であり、第１のソース－ドレイン電極パターン３３０が、発光領域の中心部を迂回することができる任意の形状を意味する場合がある。

【0061】

［６１］図５は、 図３のＸ－Ｙ部分の断面図である。

【0062】

［６２］図５を参照すると、表示装置は、発光領域５５０、ピクセル電極２２０、及び第１の迂回部５３１を有する第１のソース－ドレイン電極パターンを含む。

【0063】

［６３］発光領域５５０は、発光素子によって光が放出される基板ＳＵＢの領域として、バンクＢＡＮＫによって定義できる。発光領域５５０は、発光素子が位置しながら、バンクＢＡＮＫがオープンされた領域であり得る。

【0064】

［６４］ピクセル電極２２０は、少なくとも一部が発光領域５５０に位置する。例えば、ピクセル電極２２０は、バンクＢＡＮＫによって覆われた領域を除いた残りの部分が、発光領域５５０に配置されてもよい。発光素子は、ピクセル電極２２０を含み、前面発光方式であってもよい。

【0065】

［６５］第１のソース－ドレイン電極パターンは、発光領域の中心部５５１を迂回し、リング状の第１の迂回部５３１を有する。中心部５５１は、発光領域の端部の間に位置することができる。第１の迂回部５３１は、図２に示した第１のソース－ドレイン電極パターン３３０の一部として、発光領域の中心部を迂回するリング状の第１のソース－ドレイン電極パターンの一部を称する。即ち、第１の迂回部５３２は、ピクセル電極２２０と重ならないことがある。

【0066】

［６６］第１のソース－ドレイン電極パターンが、第１の迂回部５３１を有するので、第１のソース－ドレイン電極パターンが、ピクセル電極２２０と重ならないように位置することができる。すなわち、第１のソース－ドレイン電極パターンが、ピクセル電極２２０の中心部５２２及び周辺部５２１（例えば、端部）と重ならないように位置することができる。即ち、第１のソース－ドレイン電極パターンは、ピクセル電極２２０の端部間のピクセル電極２２０の一部（例えば、中心部５２２）と重ならないことがある。この例では、ピクセル電極２２０は、実質的に平坦な形状を有することができ、ピクセル電極が、凸形状を有するときに発生するレインボームラ現象を防止することができる。

【0067】

［６７］本開示において、ピクセル電極２２０（例えば、端部）の周辺部５２１は、発光領域５５０と重ならないピクセル電極２２０の一部を意味することができる。ピクセル電極２２０の中心部５２２は、ピクセル電極２２０におけるピクセル電極２２０の周辺部５２１を除いた一部を意味することがある。即ち、ピクセル電極２２０の中心部５２２は、ピクセル電極２２０の両端部間のピクセル電極２２０の一部であり得る。

【0068】

［６８］第１のソース－ドレイン電極パターンは、基板ＳＵＢ上に位置するトランジスタのソース－ドレイン電極とピクセル電極２２０とを、電気的に接続するために形成される電極と同じ物質層を称することができる。第１のソース－ドレイン電極パターンは、トランジスタのソース－ドレインとピクセル電極とを、電気的に接続するために使用される部分に加えて、表示装置の様々な配線及び回路素子の一部として使用される部分も含むことができる。

【0069】

［６９］基板ＳＵＢ上に第１の平坦化層５６０ａが位置し、第１の平坦化層５６０ａ上に、第２の平坦化層５６０ｂが位置し、第２の平坦化層５６０ｂ上に、バンクＢＡＮＫが位置することができる。

【0070】

［７０］基板ＳＵＢ上には、 第２のソース－ドレイン電極パターン３４０が位置されてもよい。第２のソース－ドレイン電極パターン３４０は、基板ＳＵＢ上に位置するトランジスタのソース－ドレイン電極と、ピクセル電極２２０とを接続するために形成される電極と同じ物質層であり、第１のソース－ドレイン電極パターンが位置する層とは異なる別の層に位置することを指すことができる。第２のソース－ドレイン電極パターンは、トランジスタのソース－ドレイン電極と、ピクセル電極とを電気的に接続するために使用される部分に加えて、表示装置の様々な配線及び回路素子の一部として使用される部分も含むことができる。

【0071】

［７１］第１のソース－ドレイン電極パターン及び第２のソース－ドレイン電極パターン３４０を含む実施形態では、ピクセル電極２２０により近くに位置する第１のソース－ドレイン電極パターンが、発光領域５５０の中心部５５１を迂回する第１の迂回部５３１を含むことで、ピクセル電極２２０が凸形状を有しレインボームラ形状が発生することを、より効果的に防止するか、軽減することができる。

【0072】

［７２］第２のソース－ドレイン電極パターン３４０は、第１のソース－ドレイン電極パターンによって、ピクセル電極２２０と電気的に接続することができる。第１のソース－ドレイン電極パターン３３０が、第２のソース－ドレイン電極パターン３４０と、ピクセル電極２２０との間に位置するので、第２のソース－ドレイン電極パターン３４０は、第１のソース－ドレイン電極パターンによって、ピクセル電極と電気的に接続することができる。

【0073】

［７３］第１のソース－ドレイン電極パターン３３０と、第２のソース－ドレイン電極パターン３４０は、互いに異なる層上に位置することができる。第１のソース－ドレイン電極パターン３３０の一部である第１の迂回部５３１が、第２のソース－ドレイン電極パターン３４０とは異なる層上に位置することが分かる。

【0074】

［７４］第１のソース－ドレイン電極パターン３３０は、第２のソース－ドレイン電極パターン３４０よりもピクセル電極２２０に接近して位置することができる。第１のソース－ドレイン電極パターン３３０が、第２のソース－ドレイン電極パターン３４０よりもピクセル電極２２０に接近して位置することは、第１のソース－ドレイン電極パターン３３０が位置する層（図５では、第１の平坦化層５６０ａ）が、第２のソース－ドレイン電極パターン３４０が位置する層（図５では、基板ＳＵＢ）よりもピクセル電極２２０に近い層であることを意味することができる。第１のソース－ドレイン電極パターン３３０の一部である第１の迂回部５３１が、第２のソース－ドレイン電極パターン３４０よりもピクセル電極２２０に接近して位置することが分かる。

【0075】

［７５］第２のソース－ドレイン電極パターン３４０は、発光領域５５０の中心部５５１を貫通することができる。例えば、第２のソース－ドレイン電極パターン３４０は、第１のソース－ドレイン電極パターンよりもピクセル電極２２０から離れて位置し、第２のソース－ドレイン電極パターン３４０と、ピクセル電極２２０との間に、２つの平坦化層５６０ａ、５６０ｂが位置するので、第２のソース－ドレイン電極パターン３４０が、ピクセル電極２２０の位置する発光領域５５０の中心部を貫通しても、ピクセル電極２２０が、凸形状を持たないので、レインボームラ現象が発生しない。

【0076】

［７６］図６及び図７は、本開示の実施形態による表示装置の平面図である。

【0077】

［７７］図６を参照すると、ピクセル電極２２０の少なくとも一部は、バンクＢＡＮＫが、オープンされた発光領域に位置し、第１のソース－ドレイン電極パターン３３０は、第１の迂回部がピクセル電極２２０の周辺部と重なるように位置することができる。

【0078】

［７８］図７を参照すると、第１のソース－ドレイン電極パターン３３０が、リング状の第１の迂回部を有することが分かる。ただし、図４と比較すると、図７の第１のソース－ドレイン電極パターン３３０は、ピクセル電極の周辺部と重なるように位置し、第１の迂回部のサイズが、比較的小さいことがわかる。

【0079】

［７９］図８は、図６のＸ－Ｙ部の断面図である。

【0080】

［８０］図８を参照すると、第１のソース－ドレイン電極パターン３３０の第１の迂回部５３１は、ピクセル電極２２０の周辺部５２１（例えば、端部）と重なるように位置することができる。第１の迂回部５３１が、ピクセル電極２２０の周辺部と重なるように位置する場合、ピクセル電極２２０の中心部５２２は、凹状の形状を有することができる。ピクセル電極２２０の中心部が、凹形状を有すると、 ピクセル電極２２０で反射される光によって発生するレインボームラ現象を防止することができる。

【0081】

［８１］第１のソース－ドレイン電極パターンの第１の迂回部５３１は、発光領域５５０の周辺部と重なるように位置することができる。

【0082】

［８２］第１のソース－ドレイン電極パターンの第１の迂回部５３１は、ピクセル電極２２０の中心部５２２とは重ならないように位置することができる。

【0083】

［８３］図９は、本開示の比較例による表示装置の平面図である。

【0084】

［８４］図９を参照すると、表示装置は、ピクセル電極ＰＥ、第１のソース－ドレイン電極パターンＳＤ１、第２のソース－ドレイン電極パターンＳＤ２、及びバンクＢＡＮＫを含むことができる。

【0085】

［８５］第１のソース－ドレイン電極パターンＳＤ１が、ピクセル電極ＰＥと重なるように位置することができる。第１のソース－ドレイン電極パターンＳＤ１が、ピクセル電極ＰＥと重なるように位置する場合。

【0086】

［８６］図１０は、図９のＸ－Ｙの断面図である。

【0087】

［８７］図１０を参照すると、比較例による表示装置は、第１のソース－ドレイン電極パターンＳＤ１が、発光領域ＥＡの中心部を迂回せずに、ピクセル電極ＰＥの下部に位置する。したがって、第１のソース－ドレイン電極パターンＳＤ１は、発光領域ＥＡの中心部と重なることができる。第１の平坦化層ＰＬＮ１は、第１のソース－ドレイン電極パターンＳＤ１によって、第１のソース－ドレイン電極パターンＳＤ１が位置する部分が、凸状であってもよい。したがって、第１の平坦化層ＰＬＮ１上に位置するピクセル電極ＰＥは、中心部ＰＥｃが凸状を有するようになる。ピクセル電極ＰＥの中心部が、凸形状を有する場合、ピクセル電極ＰＥで反射された光によってレインボームラ現象が発生する。

【0088】

［８８］図１１は、本開示の実施形態による表示装置の平面図である。

【0089】

［８９］図１１を参照すると、第１のソース－ドレイン電極パターンの第１の迂回部５３１が、ピクセル電極２２０の周辺部と重なるように位置することができる。

【0090】

［９０］図１２は、図１１のＸ－Ｙの断面図である。

【0091】

［９１］図１２を参照すると、表示装置は、平坦化層５６０、ピクセル電極２２０、バンクＢＡＮＫ及びオーバーコート層ＯＣを含むことができる。平坦化層５６０は、第１の迂回部５３１を含む第１のソース－ドレイン電極パターンと、ピクセル電極２２０との間に位置することができる。

【0092】

［９２］表示装置に含まれる平坦化層が複数ある場合、平坦化層５６０は、発光素子を構成するピクセル電極２２０が位置する平坦化層であってもよい。

【0093】

［９３］第１のソース－ドレイン電極パターンの第１の迂回部５３１は、ピクセル電極２２０の周辺部５２１と重なるように位置することができる。第１の迂回部５３１によって、平坦化層５６０が凸部１２６１を含むことができる。凸部１２６１は、発光領域５５０を囲み、第１の迂回部５３１と重なって位置することができる。

【0094】

［９４］ピクセル電極２２０は、平坦化層５６０上に位置することができる。ピクセル電極２２０は、発光領域５５０を囲む傾斜部１２２３を含むことができる。光Ｌ１のうち一部が、オーバーコート層ＯＣで反射して発光領域５５０の周辺部に向かうと、ピクセル電極２２０の傾斜部１２２３に向かうことができる。光Ｌ２は、ピクセル電極の傾斜部１２２３で反射して表示装置の外部に取り出すことができる。したがって、傾斜部１２２３によって表示装置の効率を向上することができる。

【0095】

［９５］第１の迂回部５３１の厚みｔ１は、凸部１２６１の高さ（例えば、厚み）よりも大きくてもよい。第１の迂回部５３１の厚みが、凸部１２６１の高さよりも大きい場合、ピクセル電極２２０の傾斜部１２２３が、光Ｌ２を表示装置の外部に取り出すのに十分な高さに形成でき、表示装置の効率が向上する。

【0096】

［９６］表示装置は、第１のソース－ドレイン電極パターン及び第２のソース－ドレイン電極パターンを含むことができる。第１のソース－ドレイン電極パターンは、第１の迂回部５３１を含むソース－ドレイン電極パターンであって、第２のソース－ドレイン電極パターンよりもピクセル電極２２０に接近して位置するソース－ドレイン電極パターンであり得る。例えば、平坦化層５６０が、複数の平坦化層で構成され、第１のソース－ドレイン電極パターン及び第２のソース－ドレイン電極パターンは、互いに異なる平坦化層上に位置し、第１のソース－ドレイン電極パターンが位置する平坦化層は、第２のソース－ドレイン電極パターンが位置する平坦化層よりもピクセル電極２２０に接近して位置することができる。

【0097】

［９７］第１の迂回部５３１は、第２のソース－ドレイン電極パターンより大きい厚みを有することができる。第１の迂回部５３１が、第１の迂回部５３１よりもピクセル電極２２０から離れた第２のソース－ドレイン電極パターンより大きい厚みを有する場合、平坦化層５６０の凸部１２６１が、十分な高さに形成され、ピクセル電極２２０の傾斜部１２２３が、光Ｌ２をより効率的に表示装置の外部に取り出すことができる。

【0098】

［９８］図１３は、本開示の比較例による表示装置の平面図である。

【0099】

［９９］図１３を参照すると、ピクセル電極ＰＥが位置し、ピクセル電極ＰＥの上部にバンクＢＡＮＫが位置することができる。バンクＢＡＮＫは、一部がオープンされて、ピクセル電極ＰＥの一部が露出され得る。図１３の比較例は、図１１とは異なり、ソース－ドレイン電極パターンが、ピクセル電極ＰＥの下に位置していない。

【0100】

［１００］図１４は、図１３のＸ－Ｙの断面図である。

【0101】

［１０１］図１４を参照すると、表示装置は、平坦化層ＰＬＮ、ピクセル電極ＰＥ、バンクＢＡＮＫ及びオーバーコート層を含むことができる。

【0102】

［１０２］比較例の表示装置は、ピクセル電極の中心部ＰＥｃの下部及びピクセル電極の周辺部ＰＥｐの下部に、ソース－ドレイン電極パターンが位置しない。これにより、平坦化層ＰＬＮが、実質的に平坦な形状に形成される。平坦化層ＰＬＮ上に形成されるピクセル電極ＰＥは、平坦化層ＰＬＮの表面に沿って形成されるので、ピクセル電極ＰＥは、図１２の実施形態による表示装置と異なり、傾斜部を含まない。したがって、比較例による表示装置は、光Ｌ１のみを表示装置の外部に放出し、オーバーコート層ＯＣによって反射され、発光領域の周辺部に向かう光を表示装置外部に取り出すことができない。したがって、比較例による表示装置は、実施形態による表示装置よりも効率が低下する。

【0103】

［１０３］図１５は、 図１３のＸ－Ｙの断面図である。

【0104】

［１０４］図１５の比較例を参照すると、図１４の比較例とは異なり、追加の平坦化層である第３の平坦化層ＰＬＮ３を含む。第３の平坦化層ＰＬＮ３は、平坦化層ＰＬＮ上に位置する平坦化層であり、ピクセル電極ＰＥの周辺部の下部に位置する平坦化層である。

【0105】

［１０５］ピクセル電極ＰＥは、第３の平坦化層ＰＬＮ３によって傾斜部ＰＥｉを含み、傾斜部ＰＥｉによって光Ｌ２を取り出すことができる。したがって、比較例による表示装置は、光Ｌ２を取り出して、優れた効率を達成することができるが、ピクセル電極ＰＥが、傾斜部ＰＥｉを有するようにするために、第３の平坦化層ＰＬＮ３をパターニングする工程が求められ、製造コストが増加する問題がある。

【0106】

［１０６］一方、図１２に示す本開示の実施形態によれば、表示装置のトランジスタなどの回路素子を駆動するためのソース－ドレイン電極パターンを形成する工程により、ピクセル電極が傾斜部を有するようにすることができるので、本開示の実施形態による表示装置は、表示装置の効率に優れながらも製造コストが低い。

【0107】

［１０７］以上に説明した本開示の実施形態を簡単に説明すれば、以下の通りである。

【0108】

［１０８］本開示の実施形態による表示装置１００は、発光領域５５０、ピクセル電極２２０及び第１のソース－ドレイン電極パターン３３０を含む。

【0109】

［１０９］ピクセル電極２２０は、少なくとも一部が発光領域５５０に位置する。

【0110】

［１１０］第１のソース－ドレイン電極パターン３３０は、発光領域５５０の中心部を迂回し、リング状の第１の迂回部５３１を含む。

【0111】

［１１１］表示装置１００は、ピクセル電極２２０を含み、前面発光方式の発光素子２１０を含むことができる。

【0112】

［１１２］第１の迂回部５３１は、ピクセル電極２２０と重ならないように位置することができる。

【0113】

［１１３］第１の迂回部５３１は、ピクセル電極２２０の周辺部５２１と重なるように位置することができる。

【0114】

［１１４］第１の迂回部５３１は、発光領域５５０の周辺部５２１と重なるように位置することができる。

【0115】

［１１５］ピクセル電極２２０は、中心部５２２が凹状の形状を有することができる。

【0116】

［１１６］第１の迂回部５３１は、発光領域５５０の周辺部と重ならないように位置することができる。

【0117】

［１１７］ピクセル電極２２０は、発光領域５５０を囲む傾斜部１２２３を含むことができる。

【0118】

［１１８］表示装置１００は、第１のソース－ドレイン電極パターン３３０と、ピクセル電極２２０との間に位置する平坦化層５６０を含むことができる。また、平坦化層５６０は、発光領域５５０を囲んで、第１の迂回部５３１と重なって位置する凸部１２６１を含むことができる。

【0119】

［１１９］第１の迂回部５３１の厚みは、凸部１２６１の高さより大きくてもよい。

【0120】

［１２０］第１のソース－ドレイン電極パターン３３０によって、ピクセル電極２２０と電気的に接続される第２のソース－ドレイン電極パターン３４０を含むことができる。

【0121】

［１２１］第１のソース－ドレイン電極パターン３３０と、第２のソース－ドレイン電極パターン３４０とは、互いに異なる層上に位置することができる。また、第１のソース－ドレイン電極パターン３３０は、第２のソース－ドレイン電極パターン３４０よりもピクセル電極２２０に接近して位置することができる。

【0122】

［１２２］第２のソース－ドレイン電極パターン３４０は、一部が発光領域５５０の中心部５５１を貫通することができる。

【0123】

［１２３］第１の迂回部５３１は、第２のソース－ドレイン電極パターン３４０より大きい厚みを有することができる。

【0124】

［１２４］以上の説明は、本発明の技術思想を例示的に説明したものに過ぎず、本開示が属する技術分野で通常の知識を有する者であれば、本発明の本質的な特性から逸脱しない範囲で、様々な修正及び変形が可能であるだろう。また、本開示に示された実施形態は、本開示の技術思想を限定するものではなく、説明するためのものであるため、これらの実施形態によって本開示の技術思想の範囲が限定されるものではない。本開示の保護範囲は、以下の特許請求の範囲によって解釈されるべきであり、それと同等の範囲内にあるすべての技術思想は、本開示の権利範囲に含まれるものと解釈されるべきである。

【符号の説明】

【0125】

１００ 表示装置
２１０ 発光素子
２２０ ピクセル電極
３３０ 第１のソース－ドレイン電極パターン
３４０ 第２のソース－ドレイン電極パターン
５５０ 発光領域
５６０ 平坦化層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】