特開 2023-93410 スクリーニングバックゲート効果を有するハイサイド及びローサイドＧａＮ ＦＥＴのモノリシック集積化

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023093410

(43)【公開日】2023-07-04

(54)【発明の名称】スクリーニングバックゲート効果を有するハイサイド及びローサイドＧａＮ ＦＥＴのモノリシック集積化

(51)【国際特許分類】

   H01L 21/338 20060101AFI20230627BHJP

   H01L 21/337 20060101ALI20230627BHJP

【ＦＩ】

H01L29/80 E

H01L29/80 H

H01L29/80 C

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2022205081

(22)【出願日】2022-12-22

(31)【優先権主張番号】17/559,635

(32)【優先日】2021-12-22

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【代理人】

【識別番号】230129078

【弁護士】

【氏名又は名称】佐藤 仁

(72)【発明者】

【氏名】ドン セウプ リー

(72)【発明者】

【氏名】カリド ファリード

(72)【発明者】

【氏名】スリダール セータラマン

(72)【発明者】

【氏名】ジュンウー ジョー

(72)【発明者】

【氏名】チャン ソー サフ

【テーマコード（参考）】

5F102

【Ｆターム（参考）】

5F102GA11

5F102GB01

5F102GC01

5F102GD01

5F102GD04

5F102GJ03

5F102GK04

5F102GK08

5F102GL04

5F102GM04

5F102GM08

5F102GQ01

5F102GR07

5F102GV03

5F102GV07

5F102GV08

5F102HC01

(57)【要約】      （修正有）

【課題】トランジスタのバックゲート効果を緩和する電子デバイス及びその製造方法を提供する。
【解決手段】電子デバイス１００は、、バッファ構造の上の窒化アルミニウムガリウム、窒化アルミニウム、インジウム又は窒化インジウムアルミニウムガリウムを含むバック障壁層１１６のうちの１つと、バック障壁層の上の窒化ガリウム層１１８と、窒化ガリウム層の上のヘテロエピタキシー構造１２０、１２１と、ヘテロエピタキシー構造の上の第１のトランジスタ１０１及び第２のトランジスタ１０２と、ヘテロエピタキシー構造の上のドープされた窒化ガリウム構造１２４及びドープされた窒化ガリウム構造の部分的に上の導電性構造を有する正孔注入器構造１２６と、を含む。正孔注入器構造は、正孔を注入して、バック障壁層とバッファ構造との界面に近接する正孔層を形成し、第１のトランジスタに対する垂直電界バックゲート効果を緩和する。
【選択図】図１

【特許請求の範囲】

【請求項1】

電子デバイスであって、
基板の上のバッファ構造と、
前記バッファ構造の上のバック障壁層であって、前記バック障壁層が、窒化アルミニウムガリウム、窒化アルミニウム、インジウム窒化アルミニウム、及びインジウム窒化アルミニウムガリウムのうちの１つを含む、前記バック障壁層と、
前記バック障壁層の上の窒化ガリウム層と、
窒化ガリウム層の上のヘテロエピタキシー構造と、
第１のドレイン、第１のゲート、及び第１のソースを有する第１のトランジスタであって、前記第１のドレインが部分的にヘテロエピタキシー構造内にあり、前記第１のソースが、部分的に前記ヘテロエピタキシー構造内にあり、前記第１のドレインから離間されており、及び、前記ゲートが、前記ヘテロエピタキシー構造の上で前記第１のドレインと前記第１のソースとの間にある、前記第１のトランジスタと、
第２のドレイン、第２のゲート、及び第２のソースを有する第２のトランジスタであって、前記第２のドレインが、部分的に前記ヘテロエピタキシー構造内にあり、前記第１のソースに結合されており、前記第２のソースが、部分的に前記ヘテロエピタキシー構造内にあり、前記第２のドレインから離間されており、及び、前記ゲートが、前記ヘテロエピタキシー構造の上で前記第２のドレインと前記第２のソースとの間にある、前記第２のトランジスタと、
ドープされた窒化ガリウム構造と導電性構造とを有する正孔注入器構造と、
を含み、
前記ドープされた窒化ガリウム構造が、前記ヘテロエピタキシー構造の上に延在し、前記導電性構造が、部分的に前記ドープされた窒化ガリウム構造の上に延在する、
電子デバイス。

【請求項2】

請求項１に記載の電子デバイスであって、
前記第１及び第２のトランジスタがデプリーションモードトランジスタであり、
前記第１及び第２のゲートが、前記ヘテロエピタキシー構造の上に延在し、前記ヘテロエピタキシー構造に接する、それぞれのゲートコンタクト構造を含む、
電子デバイス。

【請求項3】

請求項１に記載の電子デバイスであって、
前記第１及び第２のトランジスタが、エンハンスメントモードトランジスタであり、
前記第１のゲートが、前記ヘテロエピタキシー構造の上に延在し前記ヘテロエピタキシー構造に接する、第１のドープされた窒化ガリウムゲート構造と、前記第１のドープされた窒化ガリウムゲート構造の上の第１の導電性ゲートコンタクト構造とを含み、
前記第２のゲートが、前記ヘテロエピタキシー構造の上に延在し前記ヘテロエピタキシー構造に接する、第２のドープされた窒化ガリウムゲート構造と、前記第２のドープされた窒化ガリウムゲート構造の上の第２の導電性ゲートコンタクト構造とを含む、
電子デバイス。

【請求項4】

請求項１に記載の電子デバイスであって、前記正孔注入器構造の前記導電性構造が、前記第１のドレインに結合される、電子デバイス。

【請求項5】

請求項１に記載の電子デバイスであって、前記正孔注入器構造が前記第１のドレインに近接し、かつ、前記第１のドレインに接する、電子デバイス。

【請求項6】

請求項１に記載の電子デバイスであって、前記第１のドレインが、前記正孔注入器構造と前記第１のゲートから離間され、第１の方向に沿って前記正孔注入器構造と前記第１のゲートとの間にある、電子デバイス。

【請求項7】

請求項６に記載の電子デバイスであって、前記正孔注入器構造を前記第１のゲートに電気的に結合するメタライゼーション構造を更に含む、電子デバイス。

【請求項8】

請求項１に記載の電子デバイスであって、前記正孔注入器構造が、前記第１のドレインと前記第１のゲートから離間され、第１の方向に沿って前記正孔注入器構造と前記第１のゲートとの間にある、電子デバイス。

【請求項9】

請求項８に記載の電子デバイスであって、前記正孔注入器構造を前記第１のゲートに電気的に結合するメタライゼーション構造を更に含む、電子デバイス。

【請求項10】

請求項１に記載の電子デバイスであって、前記正孔注入器構造が、前記第１のゲートと前記第１のソースから離間され、第１の方向に沿って前記第１のゲートと前記第１のソースとの間にある、電子デバイス。

【請求項11】

請求項１０に記載の電子デバイスであって、前記正孔注入器構造を前記第１のゲートに電気的に結合するメタライゼーション構造を更に含む、電子デバイス。

【請求項12】

請求項１に記載の電子デバイスであって、前記正孔注入器構造を前記第１のゲートに電気的に結合するメタライゼーション構造を更に含む、電子デバイス。

【請求項13】

請求項１に記載の電子デバイスであって、前記第１のソースを前記第２のドレインに電気的に結合するメタライゼーション構造を更に含む、電子デバイス。

【請求項14】

電子デバイスであって、
基板、バッファ構造、バック障壁層、窒化ガリウム層、第１のトランジスタ、第２のトランジスタ、及び正孔注入器構造を有する半導体ダイと、
導電性リードと、
前記半導体ダイと前記半導体ダイの一部とを囲むパッケージ構造と、
を含み、
前記バッファ構造が前記基板の上にあり、前記バック障壁層が前記バッファ構造の上にあり、前記バック障壁層が、窒化アルミニウムガリウム、窒化アルミニウムインジウムアルミニウム、及び窒化インジウムアルミニウムガリウムのうちの１つを含み、前記窒化ガリウム層が前記バック障壁層の上にあり、及び、前記ヘテロエピタキシー構造が前記窒化ガリウム層の上にあり、
前記第１のトランジスタが、前記導電性リードのうちの１つに結合されており、第１のドレイン、第１のゲート、及び第１のソースを有し、前記第１のドレインが、部分的に前記ヘテロエピタキシー構造内にあり、前記第１のゲートが、前記ヘテロエピタキシー構造の上にあり、前記第１のドレインから離間され、前記第１のソースが、部分的に前記ヘテロエピタキシー構造内にあり、前記第１のゲートから離間され、
前記第２のトランジスタが、前記導電性リードのうちの別の１つに結合されており、第２のドレイン、第２のゲート、及び第２のソースを有し、前記第２のドレインが、部分的に前記ヘテロエピタキシー構造内にあり、前記第１のソースに結合され、前記第２のゲートが、前記ヘテロエピタキシー構造の上にあり前記第２のドレインから離間され、前記第２のソースが、部分的に前記ヘテロエピタキシー構造内にあり、前記第２のゲートから離間され、
前記正孔注入器構造が、ドープされた窒化ガリウム構造と導電性構造とを有し、前記ドープされた窒化ガリウム構造が、前記ヘテロエピタキシー構造の上に延在し、前記導電性構造が、部分的に前記ドープされた窒化ガリウム構造の上にある、
電子デバイス。

【請求項15】

請求項１４に記載の電子デバイスであって、前記正孔注入器構造を前記第１のゲートに電気的に結合するメタライゼーション構造を更に含む、電子デバイス。

【請求項16】

請求項１４に記載の電子デバイスであって、前記半導体ダイが、前記第１のソースを前記第２のドレインに電気的に結合するメタライゼーション構造を更に含む、電子デバイス。

【請求項17】

電子デバイスを製造する方法であって、前記方法が、
基板の上にバッファ構造を形成することと、
前記バッファ構造上に、窒化アルミニウムガリウム、窒化アルミニウム、インジウム、又は窒化インジウムアルミニウムガリウムバック障壁層を形成することと、
前記バック障壁層上に窒化ガリウム層を形成することと、
前記窒化ガリウム層上にヘテロエピタキシー構造を形成することと、
前記ヘテロエピタキシー構造上に正孔注入器のドープされた窒化ガリウム構造を形成することと、
導電性構造を形成することと、
を含み、
前記導電性構造を形成することが、
部分的に前記ドープされた窒化ガリウム構造の上にある前記正孔注入器の導電性構造と、
部分的に前記ヘテロエピタキシー構造内にあるそれぞれの第１及び第２のトランジスタの導電性ドレインコンタクト及びソースコンタクトと、
前記ヘテロエピタキシー構造上の前記それぞれの第１及び第２のトランジスタの導電性ゲートコンタクトと、
を形成することを含む、
方法。

【請求項18】

請求項１７に記載の方法であって、更に、前記正孔注入器の前記導電性構造を前記第１のトランジスタの導電性ゲートコンタクトに電気的に結合するメタライゼーション構造を形成することを含む、方法。

【請求項19】

請求項１７に記載の方法であって、更に、前記第１のトランジスタの導電性ソースコンタクトを前記第２のトランジスタの導電性ドレインコンタクトに電気的に結合するメタライゼーション構造を形成することを含む、方法。

【請求項20】

請求項１７に記載の方法であって、更に、前記第１のトランジスタの導電性ドレインコンタクトに接続された前記正孔注入器の前記導電性構造を形成することを含む、方法。

【発明の詳細な説明】

【技術分野】

【0001】

ハイサイド及びローサイド窒化ガリウム（ＧａＮ）電界効果トランジスタ（ＦＥＴ）のモノリシック集積化は、低い寄生インダクタンスでのスイッチング周波数の増加を容易にし、また、シリコンベースのトランジスタを用いる場合と比較して全体の面積を低減する。しかしながら、シリコンベースの実装とは異なり、ＧａＮ ＦＥＴデバイスは、モノリシック集積化のためのＧａＮバッファ又は共通シリコン基板におけるｐ又はｎウェルを有さず、バックゲート効果は、特に高電圧スイッチング応用例に対して、ハイサイドＧａＮ ＦＥＴのオン状態抵抗（例えば、ドレイン・ソースオン状態抵抗又はＲＤＳＯＮ）を低減し得る。ＲＤＳＯＮの減少は効率の低下につながる。

【発明の概要】

【0002】

一態様において、電子デバイスが、基板の上のバッファ構造と、バッファ構造の上の窒化アルミニウムガリウムであるか又はそれを含むバック障壁層と、バック障壁層の上の窒化ガリウム層と、窒化ガリウム層の上のヘテロエピタキシー構造と、第１及び第２のトランジスタと、正孔注入器構造とを含む。第１のトランジスタは、第１のドレインと、第１のゲートと、第１のソースとを有する。第１のドレインは部分的にヘテロエピタキシー構造内にあり、第１のゲートは、ヘテロエピタキシー構造の上にあり、第１のドレインから離間されている。第１のソースは、部分的にヘテロエピタキシー構造内にあり、第１のゲートから離間されている。第２のトランジスタは、第２のドレインと、第２のゲートと、第２のソースとを有する。第２のドレインは、部分的にヘテロエピタキシー構造内にあり、第１のソースに結合される。第２のゲートは、ヘテロエピタキシー構造の上にあり、第２のドレインから離間されている。第２のソースは、部分的にヘテロエピタキシー構造内にあり、第２のゲートから離間されている。正孔注入器構造は、ドープされた窒化ガリウム構造と導電性構造とを有する。ドープされた窒化ガリウム構造は、ヘテロエピタキシー構造の上に、及び、部分的に、ドープされた窒化ガリウム構造の上に延在する。

【0003】

別の態様において、電子デバイスが、半導体ダイ、導電性リード、及び、半導体ダイと導電性リードの一部とを囲むパッケージ構造を含む。半導体ダイは、基板と、バッファ構造と、バック障壁層と、窒化ガリウム層と、第１のトランジスタと、第２のトランジスタと、正孔注入器構造とを有する。バッファ構造は基板の上にあり、バック障壁層はバッファ構造の上にあり、バック障壁層は窒化アルミニウムガリウムを含む。窒化ガリウム層はバック障壁層の上にあり、ヘテロエピタキシー構造は、窒化ガリウム層の上にある。第１のトランジスタは、導電性リードのうちの１つに結合され、第１のドレインと、第１のゲートと、第１のソースとを有する。第１のドレインは、部分的にヘテロエピタキシー構造内にあり、第１のゲートは、ヘテロエピタキシー構造の上にあり、第１のドレインから離間されている。第１のソースは、部分的にヘテロエピタキシー構造内にあり、第１のゲートから離間されている。第２のトランジスタは、導電性リードのうちの別のものに結合され、第２のドレインと、第２のゲートと、第２のソースとを有する。第２のドレインは、部分的にヘテロエピタキシー構造内にあり、第１のソースに結合される。第２のゲートは、ヘテロエピタキシー構造の上にあり、第２のドレインから離間されている。第２のソースは、部分的にヘテロエピタキシー構造内にあり、第２のゲートから離間されている。正孔注入器構造は、ドープされた窒化ガリウム構造及び導電性構造を有する。ドープされた窒化ガリウム構造は、ヘテロエピタキシー構造の上に延在し、導電性構造は、部分的に、ドープされた窒化ガリウム構造の上に存在する。

【0004】

更なる態様において、電子デバイスを製造する方法が、基板上にバッファ構造を形成することと、バッファ構造上に窒化アルミニウムガリウムバック障壁層を形成することと、バック障壁層上に窒化ガリウム層を形成することと、窒化ガリウム層上にヘテロエピタキシー構造を形成することと、ヘテロエピタキシー構造上に正孔注入器構造のドープされた窒化ガリウム構造を形成することとを含む。この方法はまた、導電性構造を形成することを含み、導電性構造は、部分的に、ドープされた窒化ガリウム構造の上の、正孔注入器構造の導電性構造と、部分的にヘテロエピタキシー構造内にあるそれぞれの第１及び第２のトランジスタの導電性ドレイン及びソースコンタクトと、ヘテロエピタキシー構造上のそれぞれの第１及び第２のトランジスタの導電性ゲートコンタクトとを含む。

【図面の簡単な説明】

【0005】

【図1】バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を備える第１及び第２のデプリーションモード窒化ガリウムトランジスタと、ヘテロエピタキシー構造の上にあり第１のトランジスタのドレインコンタクトと係合する正孔注入器構造とを備える、電子デバイスの部分断面側部立面図である。

【0006】

【図2】バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を備える第１及び第２のエンハンスメントモード窒化ガリウムトランジスタと、ヘテロエピタキシー構造の上にあり第１のトランジスタのドレインコンタクトと係合する正孔注入器構造とを備える、別の電子デバイスの部分断面側部立面図である。

【0007】

【図3】バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を備える第１及び第２のデプリーションモード窒化ガリウムトランジスタと、第１のトランジスタのドレインコンタクトから横方向に外方に離間され、ヘテロエピタキシー構造を覆う正孔注入器構造とを備える電子デバイスの部分断面側部立面図である。

【0008】

【図4】バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を備える第１及び第２のエンハンスメントモード窒化ガリウムトランジスタと、第１のトランジスタのドレインコンタクトから横方向に外方に離間されヘテロエピタキシー構造の上にある正孔注入器構造とを備える、電子デバイスの部分断面側部立面図である。

【0009】

【図5】バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を備える第１及び第２のデプリーションモード窒化ガリウムトランジスタと、第１のトランジスタのドレインコンタクトとゲートから横方向に離間されてそれらの間及びヘテロエピタキシー構造の上にある正孔注入器構造とを備える、電子デバイスの部分断面側部立面図である。

【0010】

【図6】バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を備える第１及び第２のエンハンスメントモード窒化ガリウムトランジスタと、第１のトランジスタのドレインコンタクトとゲートから横方向に離間されてそれらの間及びヘテロエピタキシー構造の上にある正孔注入器構造とを備える、電子デバイスの部分断面側部立面図である。

【0011】

【図7】バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を備える第１及び第２のデプリーションモード窒化ガリウムトランジスタと、第１のトランジスタのゲートコンタクトとソースコンタクトから横方向に離間されてそれらの間及びヘテロエピタキシー構造の上にある正孔注入器構造とを備える、電子デバイスの部分断面側部立面図である。

【0012】

【図8】バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を備える第１及び第２のエンハンスメントモード窒化ガリウムトランジスタと、第１のトランジスタのゲートコンタクトとソースコンタクトから横方向に離間されてそれらの間及びヘテロエピタキシー構造の上にある正孔注入器構造とを備える、電子デバイスの部分断面側部立面図である。

【0013】

【図9】電子デバイスをつくるための方法のフローチャートである。

【0014】

【図10】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【図11】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【図12】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【図13】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【図14】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【図15】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【図16】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【図17】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【図18】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【図19】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【図20】図９に従った製造処理を経た図１の電子デバイスの部分断面側部立面図である。

【0015】

【図21】パッケージ化された電子デバイスの斜視図である。

【発明を実施するための形態】

【0016】

図面において、全体を通して同様の参照番号は同様の要素を示し、種々の特徴は必ずしも一定の縮尺で描いてはいない。様々な回路、システム、及び／又は、構成要素の１つ又は複数の動作特性は、幾つかの場合において、回路が給電され動作するときの様々な構造の構成及び／又は相互接続から生じる機能の文脈において、以下に説明される。

【0017】

図１は、パッケージ化された集積回路などの電子デバイス１００の半導体ダイの一部を示す。電子デバイス１００は、それぞれ、第１及び第２のデプリーションモード窒化ガリウムトランジスタ１０１及び１０２を含む。デバイス１００の図示された部分はまず、処理され、次いでダイシングプロセスによって分離された他の半導体ダイと共にウエハ形態で製造され、その後、パッケージ化された電子デバイスとも呼ばれる完成した集積回路製品に別々にパッケージ化される。図示の例は、高電圧スイッチング電源システム又は他の分野の応用例における性能改善のために、単一製品における第１及び第２のＧａＮトランジスタ１０１及び１０２のモノリシック集積を提供する。幾つかの例示の高電圧スイッチング応用例において、図１に概略的に示すように、第１のＧａＮトランジスタ１０１は、高電圧供給源（例えば、「ＨＶ」と示される）とスイッチングノード（例えば、「ＳＷ」と示される）との間に結合されたハイサイドスイッチとして動作する。第２のＧａＮトランジスタ１０２は、スイッチノードＳＷと低電圧ノード（例えば、「ＬＶ」とラベル付けされている）との間に結合されたローサイドスイッチとして動作する。

【0018】

一例において、インダクタ（図示せず）が、スイッチノードＳＷと負荷との間に接続され、ハイサイドスイッチとローサイドスイッチとが交互に作動されて、バックＤＣ－ＤＣコンバータを形成する。図示の構成において、第１の（ハイサイド）トランジスタ１０１が、高電圧供給源ＨＶに結合された第１のドレインＤ１と、スイッチノードＳＷに結合された第１のソースＳ１と、第１のゲートＧ１とを有する。第２の（ローサイド）トランジスタ１０２は、スイッチノードＳＷに結合された第２のドレインＤ２と、低電圧ノードＬＶに結合された第２のソースＳ２と、第２のゲートＧ２とを有する。この例における第１のドレインＤ１は、低電圧ノードＬＶの電位より数百ボルト又は数千ボルト高いなどの、高電圧に結合される。

【0019】

一例において、電子デバイス１００は、シリコンなどの半導体基板１０４を含み、基板１０４は、第２ソースＳ２及び低電圧ノードＬＶに電気的に結合される。ハイサイドの第１のトランジスタ１０１がオンにされると、第１のソースＳ１及び第１のドレインＤ１は、高電圧供給源ＨＶの電位又はその近傍にあり、基板１０４の低電圧と第１のソースＳ１及び第１のドレインＤ１の高電圧との間に大きな電界が形成される。電子デバイス１００は、第１のトランジスタ１０１に対する垂直電界バックゲート効果を緩和するために、正孔を注入して、バック障壁とバッファ構造との界面に近接する正孔層を形成する、正孔注入器構造とバック障壁とを含む。この構成は、この高電界に関連するバックゲート効果を回避又は軽減するのに役立ち、電子デバイス１００の動作中の第１のトランジスタ１０１の低減されたＲＤＳＯＮを回避又は軽減するのに役立つ。バックゲート効果は、第１のソースＳ１におけるＲＤＳＯＮをより高く増加させ、正孔注入は、垂直電界を遮蔽することによって、第１のソースＳ１のＲＤＳＯＮ増加を抑制する。

【0020】

図１の部分断面側部立面図において最もよく分かるように、電子デバイス１００は、半導体基板１０４の上に形成されたバッファスタックを含むエピタキシー成長された層のスタックを含む。スタック構造の個々の層は、本明細書において、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウムなどとして記載され、個々の層は、単独で、又は少量の不純物、アーティファクト、又は、例えば、半導体製品の製造業者に関連する個々の処理工程の後に残存し得る材料などの他の材料が更に存在する、指定された構成材料であるか又はそれを含む、任意の適切な化学量論組成のものであり得る。例示のスタックには、基板１０４の上の窒化アルミニウム（ＡｌＮ）層１０６が含まれる。一例において、窒化アルミニウム層１０６は、基板１０４の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層１０６と基板１０４との間に存在し得る。一例において、窒化アルミニウム層１０６の厚みは３００～６００ｎｍである。

【0021】

多層組成傾斜窒化アルミニウムガリウム（ＡｌＧａＮ）バッファスタック１０８が、窒化アルミニウム層１０６の上に延在する。バッファスタック１０８は、この例では、窒化アルミニウムガリウムであるか又はそれを含む、３つの層を含む。他の例において、異なる数の２つ又はそれ以上の組成傾斜窒化アルミニウムガリウムバッファスタック層を用いることができる。異なる例において、単一又は二重超格子バッファ構造（図示せず）など、異なるバッファスタック構成を用いることができる。図１の例において、バッファスタック１０８が窒化アルミニウム層１０６上の第１の窒化アルミニウムガリウム層１１１を含む。一例において、第１の窒化アルミニウムガリウム層１１１は、窒化アルミニウム層１０６の上側又は頂部側上に直接延長して接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第１の窒化アルミニウムガリウム層１１１と窒化アルミニウム層１０６との間に存在し得る。組成傾斜ＡｌＧａＮバッファスタック１０８はまた、第１の窒化アルミニウムガリウム層１１１の上に第２の窒化アルミニウムガリウム層１１２を含む。一例において、第２の窒化アルミニウムガリウム層１１２が第１の窒化アルミニウムガリウム層１１１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第２の窒化アルミニウムガリウム層１１２と第１の窒化アルミニウムガリウム層１１１との間に存在し得る。第３の窒化アルミニウムガリウム層１１３は、第２の窒化アルミニウムガリウム層１１２の上に延在する。一例において、第３の窒化アルミニウムガリウム層１１３が第２の窒化アルミニウムガリウム層１１２の上側又は頂部側上に直接延在しそれに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第３の窒化アルミニウムガリウム層１１３と第２の窒化アルミニウムガリウム層１１２との間に存在し得る。

【0022】

一例において、多層組成傾斜窒化アルミニウムガリウムスタック１０８は、窒化アルミニウム層１０６の上の第１のアルミニウム濃度を有する第１の窒化アルミニウムガリウムサブ層１１１と、第１の窒化アルミニウムガリウムサブ層１１１上に第１のアルミニウム濃度より小さい第２のアルミニウム濃度を有する第２の窒化アルミニウムガリウムサブ層１１２と、第２の窒化アルミニウムガリウムサブ層１１２上に第２のアルミニウム濃度より小さい第３のアルミニウム濃度を有する第３の窒化アルミニウムガリウムサブ層１１３とを含む。一例において、第１のアルミニウム濃度は６０～７０％であり、第２のアルミニウム濃度は４０～５０％であり、第３のアルミニウム濃度は２０～３０％である。一例において、第１の窒化アルミニウムガリウム層１１１は３００～６００ｎｍの厚みを有し、第２の窒化アルミニウムガリウム層１１２は１.４～１.８μｍの厚みを有し、第３の窒化アルミニウムガリウム層１１３は１.４～２.０μｍの厚みを有する。

【0023】

電子デバイス１００は更に、多層組成傾斜窒化アルミニウムガリウムスタック１０８の上の窒化ガリウム層１１４を含む。一例において、窒化ガリウム層１１４は０.５～２.０μｍの厚みを有する。この又は別の例において、窒化ガリウム層１１４は０.１～１.０μｍの厚みを有する。一実装において、窒化ガリウム層１１４は炭素を含む。一例において、窒化ガリウム層１１４は、第３の窒化アルミニウムガリウム層１１３の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層１１４と第３の窒化アルミニウムガリウム層１１３との間に存在し得る。

【0024】

電子デバイス１００はまた、バッファ構造の上にバック障壁層１１６を含む。バック障壁層１１６は、一例において、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、バック障壁層１１６は、窒化ガリウム層１１４の頂部側とバック障壁層１１６の底部側との間の界面１１５において、窒化ガリウム層１１４の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、バック障壁層１１６と窒化ガリウム層１１４との間に存在し得る。バック障壁層１１６は、例えば、２０ｎｍ～５μｍなど、数十ｎｍ～数μｍの厚み１１７を有する。別の例において、バック障壁層１１６は、任意の適切な化学量論の、窒化アルミニウム（ＡｌＮ）、インジウム窒化アルミニウム（ＩｎＡｌＮ）、又はインジウム窒化アルミニウムガリウム（ＩｎＡｌＧａＮ）であるか、又はそれを含む。

【0025】

上側窒化ガリウム層１１８が、バック障壁層１１６の上に延在する。層１１８は、任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、窒化ガリウム層１１８は、１．０μｍの厚み１１９を有する。一実装において、窒化ガリウム層１１８は炭素を含む。一例において、窒化ガリウム層１１８は、バック障壁層１１６の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層１１８とバック障壁層１１６との間に存在し得る。

【0026】

また、電子デバイス１００は、窒化ガリウム層１１８の上の窒化アルミニウム層１２０と、窒化アルミニウム層１２０の上の窒化アルミニウムガリウム層１２１とを有する、ヘテロエピタキシー構造を含む。一例において、層１２０は、任意の適切な化学量論の窒化アルミニウムであるか又はそれを含む。一例において、窒化アルミニウム層１２０は、窒化ガリウム層１１８の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層１２０と窒化ガリウム層１１８との間に存在し得る。この又は別の例において、層１２１は、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、窒化アルミニウムガリウム層１２１は、窒化アルミニウム層１２０の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウムガリウム層１２１と窒化アルミニウム層１２０との間に存在し得る。窒化アルミニウムガリウム層１２１と窒化アルミニウム層１２０との間の界面におけるヘテロ接合は、二次元電子ガス領域１２２（例えば、「２ＤＥＧ」と示される）を形成する。一例において、層１２０及び１２１を含むヘテロエピタキシー構造は、１０～３０ｎｍの総厚１２３を有する。電子デバイス１００はまた、図示される実装において、デプリーションモードハイサイドの第１のトランジスタ１０１とデプリーションモードローサイドの第２トランジスタ１０２と含む、１つ又は複数のトランジスタを含む。

【0027】

種々のバッファ層及びヘテロエピタキシー構造の層は、一例において、エピタキシャル成長堆積プロセス、例えば、構成層を形成する変数及び材料が全体にわたって変化する或る連続エピタキシー堆積プロセスを、及び／又は、２つ又はそれ以上の順次的なエピタキシャル堆積プロセスを用いて、一例において約５．１μｍの総厚で製造される。デプリーションモードトランジスタ１０１において、層１２０及び１２１を含むヘテロエピタキシー構造は、約１０～３０ｎｍの総厚を有し、エンハンスメントモードトランジスタ１０２におけるヘテロエピタキシー構造は、約１０～２０ｎｍの総厚を有する。一例において、窒化アルミニウム層１２０は約１０Å（１ｎｍ）の厚みを有し、窒化アルミニウムガリウム層１２１は約２０ｎｍの厚みを有する。図示される例において、窒化ガリウム層１１８は、約０．１～１．０μｍの厚みを有する。一例において、窒化アルミニウムガリウム層１２１は、約２６％のアルミニウム濃度を有する。

【0028】

電子デバイス１００は、窒化アルミニウムガリウム層１２１の上のドープされた窒化ガリウム構造１２４を有する正孔注入器構造１２６を含む。また、正孔注入器構造１２６は、ドープされた窒化ガリウム構造１２４の部分的に上にあり、ドープされた窒化ガリウム構造１２４に接する導電性構造を含む。一例において、ドープされた窒化ガリウム構造１２４は、ｐ型不純物（マグネシウム又は他のｐ型不純物を含むｐ－ＧａＮ）が注入された任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、ドープされた窒化ガリウム構造１２４は、窒化アルミニウムガリウム層１２１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、ドープされた窒化ガリウム構造１２４と窒化アルミニウムガリウム層１２１との間に存在し得る。一例において、ｐドープされた窒化ガリウム層１２４は、マグネシウムドーパントを含み、一実装において約７０ｎｍなど、５０～２００ｎｍの厚みを有する。

【0029】

この場合の導電性構造は、タングステン、銅、アルミニウム、又は他の導電性金属であるか又はそれを含む、導電性の第１のドレインコンタクトである。電子デバイス１００は更に、トランジスタ１０１と１０２との間で、窒化アルミニウムガリウム層１２１、窒化アルミニウム層１２０、窒化ガリウム層１１８、及びバック障壁層１１６を介して下方に延在し、部分的に窒化ガリウム層１１４内に延在する、任意の適切な化学量論の二酸化ケイ素などの絶縁構造１２８を含む。この例又は別の例において、トランジスタ１０１とトランジスタ１０２との間の絶縁は、注入（図示せず）によって行われる。

【0030】

電子デバイス１００はまた、例えば、窒化ケイ素又は二酸化ケイ素を含む第１のプリメタル誘電体（例えば、ＰＭＤ）層１３０を有するメタライゼーション構造を含み、ドープされた窒化ガリウム構造１２４を少なくとも部分的に覆う第１のトランジスタ１０１の第１のドレインコンタクト又は電極１３１を含む、様々な導電性金属構造がその中に形成される。一例において、導電性構造１３１は、ドープされた窒化ガリウム構造１２４の上側又は頂部側の少なくとも一部の上に直接延在し、ドープされた窒化ガリウム構造１２４の上側又は頂部側の少なくとも一部に接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、導電性構造１３１とドープされた窒化ガリウム構造１２４との間に存在し得る。

【0031】

また、ＰＭＤ層又はレベルは、第１のトランジスタ１０１の第１のソースコンタクト又は電極１３２と、第１のトランジスタ１０１の第１のゲートコンタクト又は電極１３４とを含む。ＰＭＤ層又はレベルはまた、第２のトランジスタ１０２の第２のドレインコンタクト又は電極１３５と、第２のトランジスタ１０２の第２のソースコンタクト又は電極１３６と、第２のトランジスタ１０２の第２のゲートコンタクト又は電極１３８と、ＰＭＤ層１３０を介して延在し、第２のメタライゼーション構造レベルにおいて配路するための様々なトランジスタ端子の電気的相互接続を提供する、１つ又は複数の導電性コンタクト又はビア１３９とを含む。それぞれの第１及び第２のトランジスタ１０１及び１０２の導電性ドレイン及びソースコンタクト１３１、１３５、１３２、１３６は、ヘテロエピタキシー構造１２０、１２１内に部分的に延在し、それぞれの第１及び第２のトランジスタ１０１及び１０２の導電性ゲートコンタクト１３４及び１３８は、ヘテロエピタキシー構造１２０、１２１上に延在し、それらに接する。

【0032】

図１における電子デバイス１００は更に、１つ又は複数の導電性配路特徴１５１（例えば、アルミニウム、銅など）を有する誘電体層１５０（例えば、窒化ケイ素又は二酸化ケイ素）を備える第２のメタライゼーション構造レベルを含み、これは、例えば、ドレイン、ソース、及びゲート接続及び関連する信号の配路を、互いに、及び／又は導電性ボンドパッドに、又は他の外部に露出された導電性特徴へ提供するためものであり、それにより、トランジスタ１０１及び１０２が、例えば、図２１の例示のパッケージ化された電子デバイスにおいて以下に示されるように、パッケージ化された電子デバイス内のピン又はパッドなどの、集積回路リードへのボンドワイヤ又はリードフレーム電気的接続を用いて、他の回路要素と電気的に相互接続され得る。

【0033】

この例における第１のトランジスタ１０１は、第１のドレイン端子又はリード１６１（Ｄ１）、第１のゲート端子又はリード１６２（Ｇ１）、及び第１のソース端子又はリード１６３（Ｓ１）を有する。第２のトランジスタ１０２は、第２のドレイン端子又はリード１６４（Ｄ２）、第２のゲート端子又はリード１６５（Ｇ２）、及び第２のソース端子又はリード１６６（Ｓ２）を有し、図２１に示されるように、端子は、一例において、パッケージング後の完成電子デバイス１００の導電性リードに電気的に結合される。トランジスタ端子は、本明細書において、関連する導電性のコンタクトコンタクト、ビア、導電性のコンタクト配路特徴、及び／又はそれらの導電性のコンタクトリードに関して、ドレイン、ゲート、ソースなどと呼ばれることがある。

【0034】

図示される例において、第１のドレイン１６１、Ｄ１は、ヘテロエピタキシー構造１２０、１２１内に部分的に延在し、第１のゲート１６２、Ｇ１は、ヘテロエピタキシー構造１２０、１２１の上に延在し、第１の方向（例えば、図の「Ｘ」方向）に沿って第１のドレイン１６１、Ｄ１から横方向に離間されている。第１のソース１６３、Ｓ１は、ヘテロエピタキシー構造１２０、１２１内に部分的に延在し、第１の方向Ｘに沿って第１のゲート１６２、Ｇ１から横方向に離間されている。第２のドレイン１６４、Ｄ２は、ヘテロエピタキシー構造１２０、１２１内に部分的に延在し、図１における導電性配路機構１５１によって第１のソース１６３、Ｓ１に結合されて、スイッチングノードＳＷを形成する。第２のゲート１６５、Ｇ２は、ヘテロエピタキシー構造１２０、１２１の上に延在し、第１の方向Ｘに沿って第２のドレイン１６４、Ｄ２から横方向に離間されている。第２のソース１６６、Ｓ２は、ヘテロエピタキシー構造１２０、１２１内に部分的に延在し、第１の方向Ｘに沿って第２のゲート１６５、Ｇ２から横方向に離間されている。

【0035】

図１の電子デバイス１００において、第１及び第２のトランジスタ１０１及び１０２は、デプリーションモードトランジスタであり、第１及び第２のゲート１６２及び１６５（Ｇ１及びＧ２）は、ヘテロエピタキシー構造１２０、１２１のＡｌＧａＮ層１２１上に延在し、これに接するそれぞれのゲートコンタクト構造１３４及び１３８を含む。更に、この例において、正孔注入器構造１２６の導電性構造１３１は、第１のドレイン１６１（Ｄ１）に結合される。この例では、正孔注入器構造１２６は、第１のドレイン１６１（Ｄ１）に隣接し、それに接し、メタライゼーション構造は、第１のソース１６３（Ｓ１）を第２のドレイン１６４（Ｄ２）に電気的に結合する導電性配路特徴１５１を含む。動作において、第１のドレイン１６１、Ｄ１が基板１０４及び第１のゲート１６２に対して高電圧であるとき、Ｇ１は、第１のトランジスタ１０１の閾値電圧を上回る電圧にあり、図１に１７０で示されるように、窒化ガリウム層１１８の頂部表面及びその近傍のチャネル領域内に電子が形成される。正孔注入器構造１２６の導電性構造１３１における高いドレイン電圧は、ｐドープされた窒化ガリウム構造１２４からの正孔の注入を引き起こす。注入された正孔は、第１のトランジスタ１０１に対する垂直電界バックゲート効果を緩和するために、図１に１７２で示される、バック障壁層１１６の界面１１５に近接する窒化ガリウム層１１８の底部側又はその付近のバッファ内に正孔層を形成する。

【0036】

図２は、別の電子デバイス２００の部分断面側部立面図を示し、電子デバイス２００は、バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を有する第１及び第２のエンハンスメントモード窒化ガリウムトランジスタ２０１及び２０２と、ヘテロエピタキシー構造の上にあり、第１のトランジスタのドレインコンタクトと係合する正孔注入器構造とを備える。電子デバイス２００は、第１のトランジスタ２０１に対する垂直電界バックゲート効果を緩和するために、正孔を注入して、バック障壁とバッファ構造との界面に近接する正孔層を形成する、正孔注入器構造とバック障壁とを含む。電子デバイス２００は、半導体基板２０４の上に形成されるバッファスタックを含む層のエピタキシー成長されたスタックを含む。スタック構造の個々の層は、本明細書において、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウムなどとして記載され、個々の層は、単独で、又は、少量の不純物、アーティファクト、又は、例えば、半導体製品の製造業者に関連する個々の処理工程の後に残存し得る材料などの他の材料が更に存在する、指定された構成材料であるか又はそれを含む、任意の適切な化学量論組成のものであり得る。例示のスタックは、基板２０４の上に窒化アルミニウム層２０６を含む。一例において、窒化アルミニウム層２０６は、基板２０４の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層２０６と基板２０４との間に存在し得る。一例において、窒化アルミニウム層２０６の厚みは３００～６００ｎｍである。

【0037】

多層傾斜窒化アルミニウムガリウムバッファスタック２０８が、窒化アルミニウム層２０６の上に延在する。バッファスタック２０８は、この例では、窒化アルミニウムガリウムであるか又はそれを含む、３つの層を含む。他の例において、異なる数の２つ又はそれ以上の組成傾斜窒化アルミニウムガリウムバッファスタック層を用いることができる。異なる例において、単一又は二重超格子バッファ構造（図示せず）など、異なるバッファスタック構成を用いることができる。図２の例において、バッファスタック２０８は、窒化アルミニウム層２０６の上に第１の窒化アルミニウムガリウム層２１１を含む。一例において、第１の窒化アルミニウムガリウム層２１１は、窒化アルミニウム層２０６の上側又は頂部側上に直接延在されてそれに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第１の窒化アルミニウムガリウム層２１１と窒化アルミニウム層２０６との間に存在し得る。組成傾斜ＡｌＧａＮバッファスタック２０８はまた、第１の窒化アルミニウムガリウム層２１１の上に第２の窒化アルミニウムガリウム層２１２を含む。一例において、第２の窒化アルミニウムガリウム層２１２は、第１の窒化アルミニウムガリウム層２１１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第２の窒化アルミニウムガリウム層２１２と第１の窒化アルミニウムガリウム層２１１との間に存在し得る。第２の窒化アルミニウムガリウム層２１２の上に第３の窒化アルミニウムガリウム層２１３が延在する。一例において、第３の窒化アルミニウムガリウム層２１３は、第２の窒化アルミニウムガリウム層２１２の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第３の窒化アルミニウムガリウム層２１３と第２の窒化アルミニウムガリウム層２１２との間に存在し得る。

【0038】

一例において、多層組成傾斜窒化アルミニウムガリウムスタック２０８は、窒化アルミニウム層２０６の上の第１のアルミニウム濃度を有する第１の窒化アルミニウムガリウムサブ層２１１と、第１の窒化アルミニウムガリウムサブ層２１１の上の第１のアルミニウム濃度より小さい第２のアルミニウム濃度を有する第２の窒化アルミニウムガリウムサブ層２１２と、第２の窒化アルミニウムガリウムサブ層２１２の上の第２のアルミニウム濃度より小さい第３のアルミニウム濃度を有する第３の窒化アルミニウムガリウムサブ層２１３とを含む。一例において、第１のアルミニウム濃度は６０～７０％であり、第２のアルミニウム濃度は４０～５０％であり、第３のアルミニウム濃度は２０～３０％である。一例において、第１の窒化アルミニウムガリウム層２１１は３００～６００ｎｍの厚みを有し、第２の窒化アルミニウムガリウム層２１２は１.４～１.８μｍの厚みを有し、第３の窒化アルミニウムガリウム層２１３は１.４～２.０μｍの厚みを有する。

【0039】

電子デバイス２００は更に、多層組成傾斜窒化アルミニウムガリウムスタック２０８の上の窒化ガリウム層２１４を含む。一例において、窒化ガリウム層２１４は０.５～２.０μｍの厚みを有する。この例又は別の例において、窒化ガリウム層２１４は０.１～１.０μｍの厚みを有する。一実装において、窒化ガリウム層２１４は炭素を含む。一例において、窒化ガリウム層２１４は、第３の窒化アルミニウムガリウム層２１３の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層２１４と第３の窒化アルミニウムガリウム層２１３との間に存在し得る。

【0040】

電子デバイス２００はまた、バッファ構造の上のバック障壁層２１６を含む。バック障壁層２１６は、一例において、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、バック障壁層２１６は、窒化ガリウム層２１４の頂部側とバック障壁層２１６の底部側との間の界面２１５において、窒化ガリウム層２１４の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、バック障壁層２１６と窒化ガリウム層２１４との間に存在し得る。バック障壁層２１６は、例えば、２０ｎｍ～５μｍなど、数十ｎｍ～数μｍの厚み２１７を有する。別の例において、バック障壁層２１６は、任意の適切な化学量論の、窒化アルミニウム、インジウム窒化アルミニウム、又はインジウム窒化アルミニウムガリウムであるか、又はそれを含む。

【0041】

上側窒化ガリウム層２１８は、バック障壁層２１６の上に延在する。層２１８は、任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、窒化ガリウム層２１８は、０.１～１.０μｍの厚み２１９を有する。一実装において、窒化ガリウム層２１８は炭素を含む。一例において、窒化ガリウム層２１８は、バック障壁層２１６の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層２１８とバック障壁層２１６との間に存在し得る。

【0042】

電子デバイス２００はまた、窒化ガリウム層２１８の上の窒化アルミニウム層２２０と、窒化アルミニウム層２２０の上の窒化アルミニウムガリウム層２２１とを有する、ヘテロエピタキシー構造を含む。一例において、層２２０は、任意の適切な化学量論の窒化アルミニウムであるか又はそれを含む。一例において、窒化アルミニウム層２２０は、窒化ガリウム層２１８の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層２２０と窒化ガリウム層２１８との間に存在し得る。この例又は別の例において、層２２１は、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、窒化アルミニウムガリウム層２２１は、窒化アルミニウム層２２０の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウムガリウム層２２１と窒化アルミニウム層２２０との間に存在し得る。窒化アルミニウムガリウム層２２１と窒化アルミニウム層２２０との界面におけるヘテロ接合は、二次元電子ガス領域２２２を形成する。一例において、層２２０及び２２１を含むヘテロエピタキシー構造は、１０～３０ｎｍの総厚２２３を有する。電子デバイス２００はまた、図示される実装において、エンハンスメントモードハイサイドの第１のトランジスタ２０１と、エンハンスメントモードローサイドの第２トランジスタ２０２とを含む、１つ又は複数のトランジスタを含む。

【0043】

種々のバッファ層及びヘテロエピタキシー構造の層は、一例において、エピタキシャル成長堆積プロセス、例えば、構成層を形成する変数及び材料が全体にわたって変化する或る連続エピタキシャル堆積プロセスを、及び／又は、２つ又はそれ以上の順次的なエピタキシャル堆積プロセスを用いて、一例において約５．１μｍの総厚で製造される。エンハンスメントモードトランジスタ２０１において、層２２０及び２２１を含むヘテロエピタキシー構造は、約１０～３０ｎｍの総厚を有し、エンハンスメントモードトランジスタ２０２におけるヘテロエピタキシー構造は、約１０～２０ｎｍの総厚を有する。一例において、窒化アルミニウム層２２０は約１０Å（１ｎｍ）の厚みを有し、窒化アルミニウムガリウム層２２１は約２０ｎｍの厚みを有する。図示される例において、窒化ガリウム層２１８は、約０．１～１．０μｍの厚みを有する。一例において、窒化アルミニウムガリウム層２２１は、約２６％のアルミニウム濃度を有する。

【0044】

電子デバイス２００は、窒化アルミニウムガリウム層２２１の上にドープされた窒化ガリウム構造２２４を有する正孔注入器構造２２６を含む。また、正孔注入器構造２２６は、ドープされた窒化ガリウム構造２２４の部分的に上にあり、それに接する導電性構造を含む。一例において、ドープされた窒化ガリウム構造２２４は、ｐ型不純物（マグネシウム又は他のｐ型不純物を含むｐ－ＧａＮ）が注入された任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、ドープされた窒化ガリウム構造２２４は、窒化アルミニウムガリウム層２２１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、ドープされた窒化ガリウム構造２２４と窒化アルミニウムガリウム層２２１との間に存在し得る。一例において、ｐドープされた窒化ガリウム層２２４は、マグネシウムドーパントを含み、一実装において約７０ｎｍなど、５０～２００ｎｍの厚みを有する。

【0045】

この場合の導電性構造は、タングステン、銅、アルミニウム、又は他の導電性金属であるか又はそれを含む、導電性の第１のドレインコンタクトである。電子デバイス２００は更に、トランジスタ２０１と２０２との間で、窒化アルミニウムガリウム層２２１、窒化アルミニウム層２２０、窒化ガリウム層２１８、及びバック障壁層２１６を介して下方に延在し、部分的に窒化ガリウム層２１４内に延在する、任意の適切な化学量論の二酸化ケイ素などの絶縁構造２２８を含む。この例又は別の例において、トランジスタ２０１とトランジスタ２０２との間の絶縁は、注入（図示せず）によって行われる。

【0046】

電子デバイス２００はまた、例えば、窒化ケイ素又は二酸化ケイ素を含む第１のプリメタル誘電体（例えば、ＰＭＤ）層２３０を有するメタライゼーション構造を含み、ドープされた窒化ガリウム構造２２４を少なくとも部分的に覆う第１のトランジスタ２０１の第１のドレインコンタクト又は電極２３１を含む、様々な導電性金属構造がその中に形成される。一例において、導電性構造２３１は、ドープされた窒化ガリウム構造２２４の上側又は頂部側の少なくとも一部の上に直接延在し、ドープされた窒化ガリウム構造２２４の上側又は頂部側の少なくとも一部に接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、導電性構造２３１とドープされた窒化ガリウム構造２２４との間に存在し得る。

【0047】

また、ＰＭＤ層又はレベルは、第１のトランジスタ２０１の第１のソースコンタクト又は電極２３２と、第１のトランジスタ２０１の第１のゲートコンタクト又は電極２３４とを含む。ＰＭＤ層又はレベルはまた、第２のトランジスタ２０２の第２のドレインコンタクト又は電極２３５と、第２のトランジスタ２０２の第２のソースコンタクト又は電極２３６と、第２のトランジスタ２０２の第２のゲートコンタクト又は電極２３８と、ＰＭＤ層２３０を介して延在し、第２のメタライゼーション構造レベルにおいて配路するための様々なトランジスタ端子の電気的相互接続を提供する、１つ又は複数の導電性コンタクト又はビア２３９とを含む。それぞれの第１及び第２のトランジスタ２０１及び２０２の導電性ドレイン及びソースコンタクト２３１、２３５、２３２、２３６は、ヘテロエピタキシー構造２２０、２２１内に部分的に延在し、それぞれの第１及び第２のトランジスタ２０１及び２０２の導電性ゲートコンタクト２３４及び２３８は、ヘテロエピタキシー構造２２０、２２１上に延在し、それらに接する。

【0048】

図２の電子デバイス２００において、第１及び第２のトランジスタ２０１、２０２はエンハンスメントモードトランジスタである。第１のゲート２６２、Ｇ１は、ヘテロエピタキシー構造２２０、２２１の窒化アルミニウムガリウム層２２１の上に延在し、それに接する、第１のドープされた窒化ガリウムゲート構造２２４（例えば、ｐドープＧａＮ）を含み、第１の導電性ゲートコンタクト構造２３４は、第１のドープされた窒化ガリウムゲート構造２２４の上に延在する。第２のゲート２６５、Ｇ２は、ヘテロエピタキシー構造２２０、２２１の窒化アルミニウムガリウム層２２１の上に延在し、それに接する、第２のドープされた窒化ガリウムゲート構造２２４（例えば、ｐドープＧａＮ）と、第２のドープされた窒化ガリウムゲート構造２２４の上に延在する第２の導電性ゲートコンタクト構造２８４とを含む。

【0049】

図２における電子デバイス２００は更に、１つ又は複数の導電性配路特徴２５１（例えば、アルミニウム、銅など）有する誘電体層２５０（例えば、窒化ケイ素又は二酸化ケイ素）備える第２のメタライゼーション構造レベルを含み、これは、例えば、ドレイン、ソース、及びゲート接続及び関連する信号の配路を、互いに、及び／又は導電性ボンドパッドに、又は他の外部に露出された導電性特徴に提供するためのものであり、それにより、トランジスタ２０１及び２０２が、例えば、パッケージ化された電子デバイス内のピン又はパッドなどの、集積回路リードへのボンドワイヤ又はリードフレーム電気的接続を用いて、他の回路要素と電気的に相互接続され得る。

【0050】

この例における第１のトランジスタ２０１は、第１のドレイン端子又はリード２６１（Ｄ１）と、第１のゲート端子又はリード２６２（Ｇ１）と、第１のソース端子又はリード２６３（Ｓ１）とを有する。第２のトランジスタ２０２は、第２のドレイン端子又はリード２６４（Ｄ２）と、第２のゲート端子又はリード２６５（Ｇ２）と、第２のソース端子又はリード２６６（Ｓ２）とを有し、端子は、一例において、パッケージング後に完成した電子デバイス２００の導電性リードに電気的に結合される。トランジスタ端子は、本明細書において、関連する導電性の接触性コンタクト、ビア、導電性のコンタクト配路特徴、及び／又はそれらの導電性のコンタクトリードに関して、ドレイン、ゲート、ソースなどと呼ばれることがある。

【0051】

図示される例において、第１のドレイン２６１、Ｄ１は、ヘテロエピタキシー構造２２０、２２１内に部分的に延在し、第１のゲート２６２、Ｇ１は、ヘテロエピタキシー構造２２０、２２１の上に延在し、第１の方向（例えば、図の「Ｘ」方向）に沿って第１のドレイン２６１、Ｄ１から横方向に離間されている。第１のソース２６３、Ｓ１は、ヘテロエピタキシー構造２２０、２２１内に部分的に延在し、第１の方向Ｘに沿って第１のゲート２６２、Ｇ１から横方向に離間されている。第２のドレイン２６４、Ｄ２は、ヘテロエピタキシー構造２２０、２２１内に部分的に延在し、図２における導電性配路機構２５１によって第１のソース２６３、Ｓ１に結合されて、スイッチングノードＳＷを形成する。第２のゲート２６５、Ｇ２は、ヘテロエピタキシー構造２２０、２２１の上に延在し、第１の方向Ｘに沿って第２のドレイン２６４、Ｄ２から横方向に離間されている。第２のソース２６６、Ｓ２は、ヘテロエピタキシー構造２２０、２２１内に部分的に延在し、第１の方向Ｘに沿って第２のゲート２６５、Ｇ２から横方向に離間されている。

【0052】

図２の電子デバイス２００において、第１及び第２のトランジスタ２０１及び２０２はエンハンスメントモードトランジスタであり、第１及び第２のゲート２６２及び２６５（Ｇ１及びＧ２）は、ヘテロエピタキシー構造２２０、２２１のＡｌＧａＮ層２２１の上でそれぞれのｐドープＧａＮ構造２２４上に延在し、それに接する、それぞれのゲートコンタクト構造２３４及び２３８を含む。更に、この例において、正孔注入器構造２２６の導電性構造２３１は、第１のドレイン２６１（Ｄ１）に結合される。この例では、正孔注入器構造２２６は、第１のドレイン２６１（Ｄ１）に隣接し、それに接し、メタライゼーション構造は、第１のソース２６３（Ｓ１）を第２のドレイン２６４（Ｄ２）に電気的に結合する導電性配路特徴２５１を含む。動作において、第１のドレイン２６１、Ｄ１が基板２０４及び第１のゲート２６２に対して高電圧であるとき、Ｇ１は、第１のトランジスタ２０１の閾値電圧を上回る電圧であり、図２において２７０で示される、窒化ガリウム層２１８の頂部表面における及びその付近のチャネル領域内に電子が形成される。正孔注入器構造２２６の導電性構造２３１における高いドレイン電圧は、ｐドープされた窒化ガリウム構造２２４からの正孔の注入を引き起こす。注入された正孔は、第１のトランジスタ２０１に対する垂直電界バックゲート効果を緩和するために、図２に２７２で示される、バック障壁層２１６の界面２１５に近接する窒化ガリウム層２１８の底部側における又はその付近のバッファ内に正孔層を形成する。

【0053】

図３は、別の例示の電子デバイス３００の部分断面側部立面図を示し、電子デバイス３００は、バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を有する第１及び第２（例えば、ハイサイド及びローサイドの）デプリーションモード窒化ガリウム電界効果トランジスタ３０１及び３０２と、第１のトランジスタのドレインコンタクトから横方向に外方に間隔をあけてヘテロエピタキシー構造の上に配置された正孔注入器構造とを有する。電子デバイス３００は、シリコンなどの半導体基板３０４を含む。正孔注入器構造は、第１のトランジスタ３０１に対する垂直電界バックゲート効果を緩和するために、正孔を注入して、バック障壁とバッファ構造との界面に近接する正孔層を形成する。この構成は、この高電界に関連するバックゲート効果を回避又は軽減するのに役立ち、電子デバイス３００の動作中の第１のトランジスタ３０１の低減されたＲＤＳＯＮを回避又は軽減するのに役立つ。

【0054】

電子デバイス３００は、半導体基板３０４の上に形成されたバッファスタックを含むエピタキシー成長された層のスタックを含む。スタック構造の個々の層は、本明細書において、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウムなどとして記載され、個々の層は、単独で、又は、少量の不純物、アーティファクト、又は、例えば、半導体製品の製造業者に関連する個々の処理工程の後に残存し得る他の材料などが更に存在する、指定された構成材料であるか又はそれを含む、任意の適切な化学量論組成のものであり得る。例示のスタックは、基板３０４の上の窒化アルミニウム層３０６を含む。一例において、窒化アルミニウム層３０６は、基板３０４の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が窒化アルミニウム層３０６と基板３０４との間に存在し得る。一例において、窒化アルミニウム層３０６の厚みは３００～６００ｎｍである。

【0055】

多層組成傾斜窒化アルミニウムガリウムバッファスタック３０８は、窒化アルミニウム層３０６の上に延在する。バッファスタック３０８は、この例では窒化アルミニウムガリウムであるか又はそれを含む、３つの層を含む。他の例において、異なる数の２つ又はそれ以上の組成傾斜窒化アルミニウムガリウムバッファスタック層を用いることができる。異なる例において、単一又は二重超格子バッファ構造（図示せず）など、異なるバッファスタック構成を用いることができる。図３の例において、バッファスタック３０８は、窒化アルミニウム層３０６の上の第１の窒化アルミニウムガリウム層３１１を含む。一例において、第１の窒化アルミニウムガリウム３１１は、窒化アルミニウム３０６の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第１の窒化アルミニウムガリウム層３１１と窒化アルミニウム層３０６との間に存在し得る。組成傾斜ＡｌＧａＮバッファスタック３０８はまた、第１の窒化アルミニウムガリウム層３１１の上の第２の窒化アルミニウムガリウム層３１２を含む。一例において、第２の窒化アルミニウムガリウム層３１２は、第１の窒化アルミニウムガリウム層３１１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第２の窒化アルミニウムガリウム層３１２と第１の窒化アルミニウムガリウム層３１１との間に存在し得る。第３の窒化アルミニウムガリウム層３１３が、第２の窒化アルミニウムガリウム層３１２の上に延在する。一例において、第３の窒化アルミニウムガリウム層３１３は、第２の窒化アルミニウムガリウム層３１２の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第３の窒化アルミニウムガリウム層３１３と第２の窒化アルミニウムガリウム層３１２との間に存在し得る。

【0056】

一例において、多層組成傾斜窒化アルミニウムガリウムスタック３０８は、窒化アルミニウム層３０６の上の第１のアルミニウム濃度を有する第１の窒化アルミニウムガリウムサブ層３１１と、第１の窒化アルミニウムガリウムサブ層３１１の上の第１のアルミニウム濃度より小さい第２のアルミニウム濃度を有する第２の窒化アルミニウムガリウムサブ層３１２と、第２の窒化アルミニウムガリウムサブ層３１２の上の第２のアルミニウム濃度より小さい第３のアルミニウム濃度を有する第３の窒化アルミニウムガリウムサブ層３１３とを含む。一例において、第１のアルミニウム濃度は６０～７０％であり、第２のアルミニウム濃度は４０～５０％であり、第３のアルミニウム濃度は２０～３０％である。一例において、第１の窒化アルミニウムガリウム層３１１は３００～６００ｎｍの厚みを有し、第２の窒化アルミニウムガリウム層３１２は１.４～１.８μｍの厚みを有し、第３の窒化アルミニウムガリウム層３１３は１.４～２.０μｍの厚みを有する。

【0057】

電子デバイス３００は更に、多層組成傾斜窒化アルミニウムガリウムスタック３０８の上の窒化ガリウム層３１４を含む。一例において、窒化ガリウム層３１４は０.５～２.０μｍの厚みを有する。この例又は別の例において、窒化ガリウム層３１４は０.１～１.０μｍの厚みを有する。一実装において、窒化ガリウム層３１４は炭素を含む。一例において、窒化ガリウム層３１４は、第３の窒化アルミニウムガリウム層３１３の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層３１４と第３の窒化アルミニウムガリウム層３１３との間に存在し得る。

【0058】

電子デバイス３００はまた、バッファ構造の上のバック障壁層３１６を含む。バック障壁層３１６は、一例において、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、バック障壁層３１６は、窒化ガリウム層３１４の頂部側とバック障壁層３１６の底部側との間の界面３１５において、窒化ガリウム層３１４の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、バック障壁層３１６と窒化ガリウム層３１４との間に存在し得る。バック障壁層３１６は、例えば、２０ｎｍ～５μｍなど、数十ｎｍ～数μｍの厚み３１７を有する。別の例において、バック障壁層３１６は、任意の適切な化学量論の、窒化アルミニウム（ＡｌＮ）、インジウム窒化アルミニウム（ＩｎＡｌＮ）、又はインジウム窒化アルミニウムガリウム（ＩｎＡｌＧａＮ）であるか、又はそれを含む。

【0059】

上側窒化ガリウム層３１８が、バック障壁層３１６の上に延在する。層３１８は、任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、窒化ガリウム層３１８は０.１～１.０μｍの厚み３１９を有する。一実装において、窒化ガリウム層３１８は炭素を含む。一例において、窒化ガリウム層３１８は、バック障壁層３１６の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層３１８とバック障壁層３１６との間に存在し得る。

【0060】

電子デバイス３００はまた、窒化ガリウム層３１８の上の窒化アルミニウム層３２０と、窒化アルミニウム層３２０の上の窒化アルミニウムガリウム層３２１とを有する、ヘテロエピタキシー構造を含む。一例において、層３２０は、任意の適切な化学量論の窒化アルミニウムであるか又はそれを含む。一例において、窒化アルミニウム層３２０は、窒化ガリウム層３１８の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層３２０と窒化ガリウム層３１８との間に存在し得る。この例又は別の例において、層３２１は、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、窒化アルミニウムガリウム層３２１は、窒化アルミニウム層３２０の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウムガリウム層３２１と窒化アルミニウム層３２０との間に存在し得る。窒化アルミニウムガリウム層３２１と窒化アルミニウム層３２０との界面におけるヘテロ接合は、二次元電子ガス領域３２２を形成する。一例において、層３２０及び３２１を含むヘテロエピタキシー構造は、１０～３０ｎｍの総厚３２３を有する。電子デバイス３００はまた、図示される実装において、デプリーションモードハイサイドの第１のトランジスタ３０１とデプリーションモードローサイドの第２トランジスタ３０２とを含む、１つ又は複数のトランジスタを含む。

【0061】

種々のバッファ層及びヘテロエピタキシー構造の層は、一例において、エピタキシャル成長堆積プロセス、例えば、構成層を形成する変数及び材料が全体にわたって変化する或る連続エピタキシャル堆積プロセスを、及び／又は、２つ又はそれ以上の順次的なエピタキシャル堆積プロセスを用いて、一例において約５．１μｍの総厚で製造される。デプリーションモードトランジスタ３０１において、層３２０及び３２１を含むヘテロエピタキシー構造は、約１０～３０ｎｍの総厚を有し、エンハンスメントモードトランジスタ３０２におけるヘテロエピタキシー構造は、約１０～２０ｎｍの総厚を有する。一例において、窒化アルミニウム層３２０は約１０Å（１ｎｍ）の厚みを有し、窒化アルミニウムガリウム層３２１は約２０ｎｍの厚みを有する。図示される例において、窒化ガリウム層３１８は、約０．１～１．０μｍの厚みを有する。一例において、窒化アルミニウムガリウム層３２１は、約２６％のアルミニウム濃度を有する。

【0062】

電子デバイス３００は、窒化アルミニウムガリウム層３２１の上のドープされた窒化ガリウム構造３２４を有する正孔注入器構造３２６を含む。また、正孔注入器構造３２６は導電性構造３２５を含み、導電性構造３２５は、ドープされた窒化ガリウム構造３２４の部分的に上にあり、それに接する、コンタクト又はビアとして形成される。一例において、ドープされた窒化ガリウム構造３２４は、ｐ型不純物（マグネシウム又は他のｐ型不純物を含む。ｐ－ＧａＮ）が注入された任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、ドープされた窒化ガリウム構造３２４は、窒化アルミニウムガリウム層３２１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、ドープされた窒化ガリウム構造３２４と窒化アルミニウムガリウム層３２１との間に存在し得る。一例において、ｐドープされた窒化ガリウム層３２４は、マグネシウムドーパントを含み、一実装おいて約７０ｎｍなど、５０～２００ｎｍの厚みを有する。導電性構造３２５は、タングステン、銅、アルミニウム、又は他の導電性金属であるか、又はそれを含む。電子デバイス３００は更に、トランジスタ３０１と３０２との間で、窒化アルミニウムガリウム層３２１、窒化アルミニウム層３２０、窒化ガリウム層３１８、及びバック障壁層３１６を介して下方に延在し、部分的に窒化ガリウム層３１４内に延在する、任意の適切な化学量論の二酸化ケイ素などの絶縁構造３２８を含む。この例又は別の例において、トランジスタ３０１とトランジスタ３０２との間の絶縁は、注入（図示せず）によって行われる。

【0063】

電子デバイス３００はまた、例えば、窒化ケイ素又は二酸化ケイ素を含む第１のプリメタル誘電体（例えば、ＰＭＤ）層３３０を有するメタライゼーション構造を含み、導電性構造３２５を含む様々な導電性金属構造がその中に形成される。一例において、導電性構造３２５は、ドープされた窒化ガリウム構造３２４の上側又は頂部側の少なくとも一部の上に直接延在し、ドープされた窒化ガリウム構造３２４の上側又は頂部側の少なくとも一部に接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、導電性構造３２５とドープされた窒化ガリウム構造３２４との間に存在し得る。

【0064】

また、ＰＭＤ層又はレベルは、第１のトランジスタ３０１の第１のドレインコンタクト又は電極３３１と、第１のトランジスタ３０１の第１のソースコンタクト又は電極３３２と、第１のトランジスタ３０１の第１のゲートコンタクト又は電極３３４とを含む。ＰＭＤ層又はレベルは更に、第２のトランジスタ３０２の第２のドレインコンタクト又は電極３３５と、第２のトランジスタ３０２の第２のソースコンタクト又は電極３３６と、第２のトランジスタ３０２の第２のゲートコンタクト又は電極３３８と、ＰＭＤ層３３０を介して延在し、第２のメタライゼーション構造レベルにおいて配路するための様々なトランジスタ端子の電気的相互接続を提供する、１つ又は複数の導電性コンタクト又はビア３３９とを含む。それぞれの第１及び第２のトランジスタ３０１及び３０２の導電性ドレイン及びソースコンタクト３３１、３３５、３３２、３３６は、ヘテロエピタキシー構造３２０、３２１内に部分的に延在し、それぞれの第１及び第２のトランジスタ３０１及び３０２の導電性ゲートコンタクト３３４及び３３８は、ヘテロエピタキシー構造３２０、３２１上に延在し、それらに接する。

【0065】

図３における電子デバイス３００は更に、１つ又は複数の導電性配路特徴３５１（例えば、アルミニウム、銅など）を有する誘電体層３５０を備える第２のメタライゼーション構造レベルを含み、これは、例えば、ドレイン、ソース、及びゲート接続及び関連する信号の配路を、互いに、及び／又は導電性ボンドパッドに、又は他の外部に露出された導電性特徴に、提供するためものであり、それにより、トランジスタ３０１及び３０２が、例えば、パッケージ化された電子デバイス内のピン又はパッドなどの、集積回路リードへのボンドワイヤ又はリードフレーム電気的接続を用いて、他の回路要素と電気的に相互接続され得る。

【0066】

この例における第１のトランジスタ３０１は、第１のドレイン端子又はリード３６１（Ｄ１）、第１のゲート端子又はリード３６２（Ｇ１）、及び第１のソース端子又はリード３６３（Ｓ１）を有する。第２のトランジスタ３０２は、第２のドレイン端子又はリード３６４（Ｄ２）、第２のゲート端子又はリード３６５（Ｇ２）、及び第２のソース端子又はリード３６６（Ｓ２）を有し、端子は、一例において、パッケージング後に完成した電子デバイス３００の導電性リードに電気的に結合される。図示される例において、第１のドレイン３６１、Ｄ１は、ヘテロエピタキシー構造３２０、３２１内に部分的に延在し、第１のゲート３６２、Ｇ１は、ヘテロエピタキシー構造３２０、３２１の上に延在し、第１の方向（例えば、図の「Ｘ」方向）に沿って第１のドレイン３６１、Ｄ１から横方向に離間されている。第１のソース３６３、Ｓ１は、ヘテロエピタキシー構造３２０、３２１内に部分的に延在し、第１の方向Ｘに沿って第１のゲート３６２、Ｇ１から横方向に離間されている。第２のドレイン３６４、Ｄ２は、ヘテロエピタキシー構造３２０、３２１内に部分的に延在し、図３における導電性配路機構３５１によって第１のソース３６３、Ｓ１に結合されて、スイッチングノードＳＷを形成する。第２のゲート３６５、Ｇ２は、ヘテロエピタキシー構造３２０、３２１の上に延在し、第１の方向Ｘに沿って第２のドレイン３６４、Ｄ２から横方向に離間されている。第２のソース３６６、Ｓ２は、ヘテロエピタキシー構造３２０、３２１内に部分的に延在し、第１の方向Ｘに沿って第２のゲート３６５、Ｇ２から横方向に離間されている。

【0067】

更に、この例では、正孔注入器構造３２６は、第１のドレイン３６１（Ｄ１）から横方向に離間され、第１のドレイン３６１（Ｄ１）は正孔注入器構造３２６と第１のゲート３６２（Ｇ１）との間で第１の方向Ｘに沿って横方向に離間される。更に、この例のメタライゼーション構造は、正孔注入器構造３２６を第１のゲート３６２（Ｇ１）に電気的に結合する。動作において、第１のトランジスタ３０１がオンになると、正孔注入器構造３２６は、正孔をＧａＮ層３１８内に下方に注入するように動作する。別の実装において、正孔注入器構造３２６の導電性構造３２５は、例えば、第１のトランジスタ３０１をオンにするために第１のゲート３６２（Ｇ１）が電力供給されるとき、正の電圧信号を正孔注入器構造３２６に選択的に提供するために、制御電圧ノード（図示せず）に結合される。

【0068】

図３の電子デバイス３００において、第１及び第２のトランジスタ３０１及び３０２がデプリーションモードトランジスタであり、第１及び第２のゲート３６２及び３６５（Ｇ１及びＧ２）は、ヘテロエピタキシー構造３２０、３２１のＡｌＧａＮ層３２１上に延在し、これに接する、それぞれのゲートコンタクト構造３３４及び３３８を含む。更に、この例では、正孔注入器構造３２６の導電性構造３２５は第１のゲート３６２（Ｇ１）に結合される。この例において、メタライゼーション構造は第１のソース３６３（Ｓ１）を第２のドレイン３６４（Ｄ２）に電気的に結合する導電性配路特徴３５１を含む。動作において、第１トランジスタ３０１がオンにされ、第１のドレインＤ１が基板３０４及び第１のゲート３６２に対して高電圧であるとき、Ｇ１は、第１トランジスタ３０１の閾値電圧より高い電圧であり、図３に３７０で示されるように、窒化ガリウム層３１８の頂部表面における及びその近傍のチャネル領域に電子が形成される。正孔注入器構造３２６の導電性構造３２５における電圧は、ｐドープされた窒化ガリウム構造３２４からの正孔の注入を引き起こす。注入された正孔は、第１のトランジスタ３０１に対する垂直電界バックゲート効果を緩和するために、図３に３７２で示される、バック障壁層３１６の界面３１５に近接する窒化ガリウム層３１８の底部側又はその付近のバッファ内に正孔層を形成する。

【0069】

図４は、第１及び第２のエンハンスメントモード窒化ガリウムトランジスタ４０１及び４０２を有する、別の電子デバイス４００の部分断面側部立面図を、バッファ構造と窒化ガリウム層との間の窒化アルミニウムガリウムバック障壁層と、第１のトランジスタのドレインコンタクトから横方向に外方に離間され、ヘテロエピタキシー構造の上にある、正孔注入器構造ととともに示す。電子デバイス４００は、半導体基板４０４の上に形成されたバッファスタックを含むエピタキシー成長された層のスタックを含む。スタック構造の個々の層は、本明細書では窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウムなどとして記載され、個々の層は、単独で、又は少量の不純物、アーティファクト、又は、例えば、半導体製品の製造業者に関連する個々の処理工程の後に残存し得る材料などの他の材料が更に存在する、指定された構成材料であるか又はそれを含む、任意の適切な化学量論組成のものであり得る。例示のスタックには、基板４０４の上の窒化アルミニウム層４０６が含まれる。一例において、窒化アルミニウム層４０６は、基板４０４の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層４０６と基板４０４との間に存在し得る。一例において、窒化アルミニウム層４０６の厚みは３００～６００ｎｍである。

【0070】

多層組成傾斜窒化アルミニウムガリウムバッファスタック４０８が、窒化アルミニウム層４０６の上に延在する。バッファスタック４０８は、この例では窒化アルミニウムガリウムであるか又はそれを含む、３つの層を含む。他の例において、異なる数の２つ又はそれ以上の組成傾斜窒化アルミニウムガリウムバッファスタック層を用いることができる。異なる例において、単一又は二重超格子バッファ構造（図示せず）など、異なるバッファスタック構成を用いることができる。図４の例において、バッファスタック４０８は、窒化アルミニウム層４０６の上の第１の窒化アルミニウムガリウム層４１１を含む。一例において、第１の窒化アルミニウムガリウム４１１は、窒化アルミニウム４０６の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第１の窒化アルミニウムガリウム層４１１と窒化アルミニウム層４０６との間に存在し得る。組成傾斜ＡｌＧａＮバッファスタック４０８はまた、第１の窒化アルミニウムガリウム層４１１の上の第２の窒化アルミニウムガリウム層４１２を含む。一例において、第２の窒化アルミニウムガリウム層４１２は、第１の窒化アルミニウムガリウム層４１１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第２の窒化アルミニウムガリウム層４１２と第１の窒化アルミニウムガリウム層４１１との間に存在し得る。第３の窒化アルミニウムガリウム層４１３は、第２の窒化アルミニウムガリウム層４１２の上に延在する。一例において、第３の窒化アルミニウムガリウム層４１３は、第２の窒化アルミニウムガリウム層４１２の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第３の窒化アルミニウムガリウム層４１３と第２の窒化アルミニウムガリウム層４１２との間に存在し得る。

【0071】

一例において、多層組成傾斜窒化アルミニウムガリウムスタック４０８は、窒化アルミニウム層４０６の上の第１のアルミニウム濃度を有する第１の窒化アルミニウムガリウムサブ層４１１と、第１の窒化アルミニウムガリウムサブ層４１１の上の第１のアルミニウム濃度より小さい第２のアルミニウム濃度を有する第２の窒化アルミニウムガリウムサブ層４１２と、第２の窒化アルミニウムガリウムサブ層４１２の上の第２のアルミニウム濃度より小さい第３のアルミニウム濃度を有する第３の窒化アルミニウムガリウムサブ層４１３とを含む。一例において、第１のアルミニウム濃度は６０～７０％であり、第２のアルミニウム濃度は４０～５０％であり、第３のアルミニウム濃度は２０～３０％である。一例において、第１の窒化アルミニウムガリウム層４１１は３００～６００ｎｍの厚みを有し、第２の窒化アルミニウムガリウム層４１２は１.４～１.８μｍの厚みを有し、第３の窒化アルミニウムガリウム層４１３は１.４～２.０μｍの厚みを有する。

【0072】

電子デバイス４００は更に、多層組成傾斜窒化アルミニウムガリウムスタック４０８の上の窒化ガリウム層４１４を含む。一例において、窒化ガリウム層４１４は０.５～２.０μｍの厚みを有する。この例又は別の例において、窒化ガリウム層４１４は０.１～１.０μｍの厚みを有する。一実装において、窒化ガリウム層４１４は炭素を含む。一例において、窒化ガリウム層４１４は、第３の窒化アルミニウムガリウム層４１３の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層４１４と第３の窒化アルミニウムガリウム層４１３との間に存在し得る。

【0073】

電子デバイス４００はまた、バッファ構造の上のバック障壁層４１６を含む。バック障壁層４１６は、一例において、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、バック障壁層４１６は、窒化ガリウム層４１４の頂部側とバック障壁層４１６の底部側との間の界面４１５において、窒化ガリウム層４１４の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、バック障壁層４１６と窒化ガリウム層４１４との間に存在し得る。バック障壁層４１６は、例えば、２０ｎｍ～５μｍなど、数十ｎｍ～数μｍの厚み４１７を有する。別の例において、バック障壁層４１６は、任意の適切な化学量論の、窒化アルミニウム、インジウム窒化アルミニウム、又はインジウム窒化アルミニウムガリウムであるか、又はそれを含む。

【0074】

上側窒化ガリウム層４１８が、バック障壁層４１６の上に延在する。層４１８は、任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、窒化ガリウム層４１８は、０.１～１.０μｍの厚み４１９を有する。一実装において、窒化ガリウム層４１８は炭素を含む。一例において、窒化ガリウム層４１８は、バック障壁層４１６の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層４１８とバック障壁層４１６との間に存在し得る。

【0075】

電子デバイス４００はまた、窒化ガリウム層４１８の上の窒化アルミニウム層４２０と、窒化アルミニウム層４２０の上の窒化アルミニウムガリウム層４２１とを有する、ヘテロエピタキシー構造を含む。一例において、層４２０は、任意の適切な化学量論の窒化アルミニウムであるか又はそれを含む。一例において、窒化アルミニウム層４２０は、窒化ガリウム層４１８の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層４２０と窒化ガリウム層４１８との間に存在し得る。この例又は別の例において、層４２１は、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、窒化アルミニウムガリウム層４２１は、窒化アルミニウム層４２０の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウムガリウム層４２１と窒化アルミニウム層４２０との間に存在し得る。窒化アルミニウムガリウム層４２１と窒化アルミニウム層４２０との界面におけるヘテロ接合は、二次元電子ガス領域４２２を形成する。一例において、層４２０及び４２１を含むヘテロエピタキシー構造は、１０～３０ｎｍの総厚４２３を有する。電子デバイス４００はまた、図示される実装において、デプリーションモードハイサイドの第１のトランジスタ４０１と、デプリーションモードローサイドの第２トランジスタ４０２とを含む、１つ又は複数のトランジスタを含む。

【0076】

種々のバッファ層及びヘテロエピタキシー構造の層は、一例において、エピタキシャル成長堆積プロセス、例えば、構成層を形成する変数及び材料が全体にわたって変化する或る連続エピタキシャル堆積プロセスを、及び／又は、２つ又はそれ以上の順次的なエピタキシャル堆積プロセスを用いて、一例において約５．１μｍの総厚で製造される。デプリーションモードトランジスタ４０１において、層４２０及び４２１を含むヘテロエピタキシー構造は、約１０～３０ｎｍの総厚を有し、エンハンスメントモードトランジスタ４０２におけるヘテロエピタキシー構造は、約１０～２０ｎｍの総厚を有する。一例において、窒化アルミニウム層４２０は約１０Å（１ｎｍ）の厚みを有し、窒化アルミニウムガリウム層４２１は約２０ｎｍの厚みを有する。図示される例において、窒化ガリウム層４１８は、約０．１～１．０μｍの厚みを有する。一例において、窒化アルミニウムガリウム層４２１は、約２６％のアルミニウム濃度を有する。

【0077】

電子デバイス４００は、窒化アルミニウムガリウム層４２１の上のドープされた窒化ガリウム構造４２４を有する正孔注入器構造４２６を含む。また、正孔注入器構造４２６は、ドープされた窒化ガリウム構造４２４の部分的に上にあり、それに接する、コンタクト又はビアとして形成された導電性構造４２５を含む。一例において、ドープされた窒化ガリウム構造４２４は、ｐ型不純物（マグネシウム又は他のｐ型不純物を含む、ｐ－ＧａＮ）が注入された任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、ドープされた窒化ガリウム構造４２４は、窒化アルミニウムガリウム層４２１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、ドープされた窒化ガリウム構造４２４と窒化アルミニウムガリウム層４２１との間に存在し得る。一例において、ｐドープされた窒化ガリウム層４２４は、マグネシウムドーパントを含み、一実装において約７０ｎｍなど、５０～２００ｎｍの厚みを有する。導電性構造４２５は、タングステン、銅、アルミニウム、又は他の導電性金属であるか又はそれを含む。電子デバイス４００は更に、トランジスタ４０１と４０２との間で、窒化アルミニウムガリウム層４２１、窒化アルミニウム層４２０、窒化ガリウム層４１８、及びバック障壁層４１６を介して下方に延在し、部分的に窒化ガリウム層４１４内に延在する、任意の適切な化学量論の二酸化ケイ素などの絶縁構造４２８を含む。この例又は別の例において、トランジスタ４０１とトランジスタ４０２との間の絶縁は、注入（図示せず）によって行われる。

【0078】

電子デバイス４００はまた、例えば、窒化ケイ素又は二酸化ケイ素を含む第１のプリメタル誘電体（例えば、ＰＭＤ）層４３０を有するメタライゼーション構造を含み、導電性構造４２５を含む様々な導電性金属構造がその中に形成される。一例において、導電性構造４２５は、ドープされた窒化ガリウム構造４２４の上側又は頂部側の少なくとも一部の上に直接延在し、ドープされた窒化ガリウム構造４２４の上側又は頂部側の少なくとも一部に接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、導電性構造４２５とドープされた窒化ガリウム構造４２４との間に存在し得る。

【0079】

また、ＰＭＤ層又はレベルは、第１のトランジスタ４０１の第１のドレインコンタクト又は電極４３１と、第１のトランジスタ４０１の第１のソースコンタクト又は電極４３２と、第１のトランジスタ４０１の第１のゲートコンタクト又は電極４３４とを含む。ＰＭＤ層又はレベルは更に、第２のトランジスタ４０２の第２のドレインコンタクト又は電極４３５と、第２のトランジスタ４０２の第２のソースコンタクト又は電極４３６と、第２のトランジスタ４０２の第２のゲートコンタクト又は電極４３８と、ＰＭＤ層４３０を介して延在し、第２のメタライゼーション構造レベルにおいて配路するための様々なトランジスタ端子の電気的相互接続を提供する、１つ又は複数の導電性コンタクト又はビア４３９とを含む。それぞれの第１及び第２のトランジスタ４０１及び４０２の導電性ドレイン及びソースコンタクト４３１、４３５、４３２、４３６は、ヘテロエピタキシー構造４２０、４２１内に部分的に延在し、それぞれの第１及び第２のトランジスタ４０１及び４０２の導電性ゲートコンタクト４３４及び４３８は、ヘテロエピタキシー構造４２０、４２１上に延在し、それらに接する。

【0080】

図４における電子デバイス４００は更に、１つ又は複数の導電性配路特徴４５１（例えば、アルミニウム、銅など）を有する誘電体層４５０（例えば、窒化ケイ素又は二酸化ケイ素）を備える第２のメタライゼーション構造レベルを含み、これは、例えば、ドレイン、ソース、及びゲート接続及び関連する信号の配路を、互いに、及び／又は導電性ボンドパッドに、又は、他の外部に露出された導電性特徴に提供するためのものであり、それにより、トランジスタ４０１及び４０２が、例えば、パッケージ化された電子デバイス内のピン又はパッドなどの、集積回路リードへのボンドワイヤ又はリードフレーム電気的接続を用いて、他の回路要素と電気的に相互接続され得る。

【0081】

この例における第１のトランジスタ４０１は、第１のドレイン端子又はリード４６１（Ｄ１）、第１のゲート端子又はリード４６２（Ｇ１）、及び第１のソース端子又はリード４６３（Ｓ１）を有する。第２のトランジスタ４０２は、第２のドレイン端子又はリード４６４（Ｄ２）、第２のゲート端子又はリード４６５（Ｇ２）、及び第２のソース端子又はリード４６６（Ｓ２）を有し、端子は、一例において、パッケージング後に完成した電子デバイス４００の導電性リードに電気的に結合される。図４の電子デバイス４００において、第１及び第２のトランジスタ４０１及び４０２はエンハンスメントモードトランジスタであり、第１及び第２のゲート４６２及び４６５（Ｇ１及びＧ２）は、ヘテロエピタキシー構造４２０、４２１のＡｌＧａＮ層４２１の上のそれぞれのｐドープＧａＮ構造４２４上に延在し、それに接する、それぞれのゲートコンタクト構造４３４及び４３８を含む。

【0082】

図示される例において、第１のドレイン４６１、Ｄ１は、ヘテロエピタキシー構造４２０、４２１内に部分的に延在し、第１のゲート４６２、Ｇ１は、ヘテロエピタキシー構造４２０、４２１の上でそれぞれのｐドープＧａＮ構造４２４上に延在し、それに接し、第１の方向（例えば、図の「Ｘ」方向）に沿って第１のドレイン４６１、Ｄ１から横方向に離間されている。第１のソース４６３、Ｓ１は、ヘテロエピタキシー構造４２０、４２１内に部分的に延在し、第１の方向Ｘに沿って第１のゲート４６２、Ｇ１から横方向に離間されている。第２のドレイン４６４、Ｄ２は、ヘテロエピタキシー構造４２０、４２１内に部分的に延在し、図４における導電性配路機構４５１によって第１のソース４６３、Ｓ１に結合されて、スイッチングノードＳＷを形成する。第２のゲート４６５、Ｇ２は、ヘテロエピタキシー構造４２０、４２１の上でそれぞれのｐドープＧａＮ構造４２４の上に延在し、それに接し、第１の方向Ｘに沿って第２のドレイン４６４、Ｄ２から横方向に離間されている。第２のソース４６６、Ｓ２は、ヘテロエピタキシー構造４２０、４２１内に部分的に延在し、第１の方向Ｘに沿って第２のゲート４６５、Ｇ２から横方向に離間されている。

【0083】

また、この例では、正孔注入器構造４２６は、第１のドレイン４６１（Ｄ１）から横方向にかつ横方向外向きに離間され、第１のドレイン４６１（Ｄ１）は、正孔注入器構造４２６と第１のゲート４６２（Ｇ１）との間で第１の方向Ｘに沿って横方向に離間される。また、この例のメタライゼーション構造は、正孔注入器構造４２６を第１のゲート４６２（Ｇ１）に電気的に結合する。動作において、第１のトランジスタ４０１がオンになると、正孔注入器構造４２６は、正孔をＧａＮ層４１８内に下方に注入するように動作する。別の例において、正孔注入器構造４２６の導電性構造４２５は、例えば、第１のトランジスタ４０１をオンにするために第１のゲート４６２（Ｇ１）が電力供給されるとき、正の電圧信号を正孔注入器構造４２６に選択的に提供するために、制御電圧ノード（図示せず）に結合される。

【0084】

図４の電子デバイス４００において、正孔注入器構造４２６の導電性構造４２５は、第１のゲート４６２（Ｇ１）に結合される。この例では、メタライゼーション構造は、第１のソース４６３（Ｓ１）を第２のドレイン４６４（Ｄ２）に電気的に結合する導電性配路特徴４５１を含む。動作において、第１トランジスタ４０１がオンにされ、第１のドレインＤ１が基板４０４及び第１のゲート４６２に対して高電圧であるとき、Ｇ１は、第１トランジスタ４０１の閾値電圧より高い電圧であり、図４に４７０で示されるように、窒化ガリウム層４１８の頂部表面における及びその近傍のチャネル領域に電子が形成される。正孔注入器構造４２６の導電性構造４２５における電圧は、ｐドープされた窒化ガリウム構造４２４からの正孔の注入を引き起こす。注入された正孔は、第１のトランジスタ４０１に対する垂直電界バックゲート効果を緩和するために、図４に４７２で示される、バック障壁層４１６の界面４１５に近接する窒化ガリウム層４１８の底部側又はその付近のバッファ内に正孔層を形成する。

【0085】

図５は、別の電子デバイス５００の部分断面側部立面図を示し、これは、バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を有する第１及び第２のデプリーションモード窒化ガリウムトランジスタ５０１及び５０２と、第１のトランジスタのドレインコンタクトとゲートから横方向に離間されてそれらの間にあり、ヘテロエピタキシー構造の上にある正孔注入器構造とを有する。電子デバイス５００は、シリコンなどの半導体基板５０４を含む。正孔注入器構造は、第１のトランジスタ５０１に対する垂直電界バックゲート効果を緩和するために、正孔を注入してバック障壁とバッファ構造との界面に近接する正孔層を形成する。この構成は、この高電界に関連するバックゲート効果を回避又は軽減するのに役立ち、電子デバイス５００の動作の間の第１のトランジスタ５０１の低減されたＲＤＳＯＮを回避又は軽減するのに役立つ。

【0086】

電子デバイス５００は、半導体基板５０４の上に形成されたバッファスタックを含むエピタキシー成長された層のスタックを含む。スタック構造の個々の層は、本明細書では、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウムなどとして記載され、個々の層は、単独で、又は少量の不純物、アーティファクト、又は、例えば、半導体製品の製造業者に関連する個々の処理工程の後に残存し得る材料などの他の材料が更に存在する、指定された構成材料であるか又はそれを含む、任意の適切な化学量論組成のものであり得る。例示のスタックには、基板５０４の上の窒化アルミニウム層５０６が含まれる。一例において、窒化アルミニウム層５０６は、基板５０４の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層５０６と基板５０４との間に存在し得る。一例において、窒化アルミニウム層５０６の厚みは３００～６００ｎｍである。

【0087】

多層組成傾斜窒化アルミニウムガリウムバッファスタック５０８は、窒化アルミニウム層５０６の上に延在する。バッファスタック５０８は、この例では、窒化アルミニウムガリウムであるか又はそれを含む、３つの層を含む。他の例において、異なる数の２つ又はそれ以上の組成傾斜窒化アルミニウムガリウムバッファスタック層を用いることができる。異なる例において、単一又は二重超格子バッファ構造（図示せず）など、異なるバッファスタック構成を用いることができる。図５の例において、バッファスタック５０８は、窒化アルミニウム層５０６の上の第１の窒化アルミニウムガリウム層５１１を含む。一例において、第１の窒化アルミニウムガリウム層５１１は、窒化アルミニウム層５０６の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第１の窒化アルミニウムガリウム層５１１と窒化アルミニウム層５０６との間に存在し得る。組成傾斜ＡｌＧａＮバッファスタック５０８はまた、第１の窒化アルミニウムガリウム層５１１の上の第２の窒化アルミニウムガリウム層５１２を含む。一例において、第２の窒化アルミニウムガリウム層５１２は、第１の窒化アルミニウムガリウム層５１１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第２の窒化アルミニウムガリウム層５１２と第１の窒化アルミニウムガリウム層５１１との間に存在し得る。第２の窒化アルミニウムガリウム層５１２の上に第３の窒化アルミニウムガリウム層５１３が延在する。一例において、第３の窒化アルミニウムガリウム層５１３は、第２の窒化アルミニウムガリウム層５１２の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第３の窒化アルミニウムガリウム層５１３と第２の窒化アルミニウムガリウム層５１２との間に存在し得る。

【0088】

一例において、多層組成傾斜窒化アルミニウムガリウムスタック５０８は、窒化アルミニウム層５０６の上の第１のアルミニウム濃度を有する第１の窒化アルミニウムガリウムサブ層５１１と、第１の窒化アルミニウムガリウムサブ層５１１の上の第１のアルミニウム濃度より小さい第２のアルミニウム濃度を有する第２の窒化アルミニウムガリウムサブ層５１２と、第２の窒化アルミニウムガリウムサブ層５１２の上の第２のアルミニウム濃度より小さい第３のアルミニウム濃度を有する第３の窒化アルミニウムガリウムサブ層５１３とを含む。一例において、第１のアルミニウム濃度は６０～７０％であり、第２のアルミニウム濃度は４０～５０％であり、第３のアルミニウム濃度は２０～３０％である。一例において、第１の窒化アルミニウムガリウム層５１１は３００～６００ｎｍの厚みを有し、第２の窒化アルミニウムガリウム層５１２は１.４～１.８μｍの厚みを有し、第３の窒化アルミニウムガリウム層５１３は１.４～２.０μｍの厚みを有する。

【0089】

電子デバイス５００は更に、多層組成傾斜窒化アルミニウムガリウムスタック５０８の上の窒化ガリウム層５１４を含む。一例において、窒化ガリウム層５１４は、０.５～２.０μｍの厚みを有する。この例又は別の例において、窒化ガリウム層５１４は、０.１～１.０μｍの厚みを有する。一実装において、窒化ガリウム層５１４は炭素を含む。一例において、窒化ガリウム層５１４は、第３の窒化アルミニウムガリウム層５１３の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層５１４と第３の窒化アルミニウムガリウム層５１３との間に存在し得る。

【0090】

電子デバイス５００はまた、バッファ構造の上のバック障壁層５１６を含む。バック障壁層５１６は、一例において、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、バック障壁層５１６は、窒化ガリウム層５１４の頂部側とバック障壁層５１６の底部側との間の界面５１５において、窒化ガリウム層５１４の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、バック障壁層５１６と窒化ガリウム層５１４との間に存在し得る。バック障壁層５１６は、例えば、２０ｎｍ～５μｍなど、数十ｎｍ～数μｍの厚み５１７を有する。別の例において、バック障壁層５１６は、任意の適切な化学量論の、窒化アルミニウム、インジウム窒化アルミニウム、又はインジウム窒化アルミニウムガリウムであるか、又はそれを含む。

【0091】

上側窒化ガリウム層５１８が、バック障壁層５１６の上に延在する。層５１８は、任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、窒化ガリウム層５１８は、０.１～１.０μｍの厚み５１９を有する。一実装において、窒化ガリウム層５１８は炭素を含む。一例において、窒化ガリウム層５１８は、バック障壁層５１６の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層５１８とバック障壁層５１６との間に存在し得る。

【0092】

また、電子デバイス５００は、窒化ガリウム層５１８の上の窒化アルミニウム層５２０と、窒化アルミニウム層５２０の上の窒化アルミニウムガリウム層５２１とを有する、ヘテロエピタキシー構造を含む。一例において、層５２０は、任意の適切な化学量論の窒化アルミニウムであるか又はそれを含む。一例において、窒化アルミニウム層５２０は、窒化ガリウム層５１８の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層５２０と窒化ガリウム層５１８との間に存在し得る。この例又は別の例において、層５２１は、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、窒化アルミニウムガリウム層５２１は、窒化アルミニウム層５２０の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウムガリウム層５２１と窒化アルミニウム層５２０との間に存在し得る。窒化アルミニウムガリウム層５２１と窒化アルミニウム層５２０との界面におけるヘテロ接合は、二次元電子ガス領域５２２を形成する。一例において、層５２０及び５２１を含むヘテロエピタキシー構造は、１０～３０ｎｍの総厚５２３を有する。電子デバイス５００はまた、図示される実装において、デプリーションモードハイサイドの第１のトランジスタ５０１とデプリーションモードローサイドの第２トランジスタ５０２とを含む、１つ又は複数のトランジスタを含む。

【0093】

種々のバッファ層及びヘテロエピタキシー構造の層は、一例において、エピタキシャル成長堆積プロセス、例えば、構成層を形成する変数及び材料が全体にわたって変化する或る連続エピタキシャル堆積プロセスを、及び／又は、２つ又はそれ以上の順次的なエピタキシャル堆積プロセスを用いて、一例において約５．１μｍの総厚で製造される。デプリーションモードトランジスタ５０１において、層５２０及び５２１を含むヘテロエピタキシー構造は、約１０～３０ｎｍの総厚を有し、エンハンスメントモードトランジスタ５０２におけるヘテロエピタキシー構造は、約１０～２０ｎｍの総厚を有する。一例において、窒化アルミニウム層５２０は約１０Å（１ｎｍ）の厚みを有し、窒化アルミニウムガリウム層５２１は約２０ｎｍの厚みを有する。図示される例において、窒化ガリウム層５１８は、約０．１～１．０μｍの厚みを有する。一例において、窒化アルミニウムガリウム層５２１は、約２６％のアルミニウム濃度を有する。

【0094】

電子デバイス５００は、窒化アルミニウムガリウム層５２１の上のドープされた窒化ガリウム構造５２４を有する正孔注入器構造５２６を含む。また、正孔注入器構造５２６は、ドープされた窒化ガリウム構造５２４の部分的に上にあり、それに接する、コンタクト又はビアとして形成された導電性構造５２５を含む。一例において、ドープされた窒化ガリウム構造５２４は、ｐ型不純物（マグネシウム又は他のｐ型不純物を含む、ｐ－ＧａＮ）が注入された任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、ドープされた窒化ガリウム構造５２４は、窒化アルミニウムガリウム層５２１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、ドープされた窒化ガリウム構造５２４と窒化アルミニウムガリウム層５２１との間に存在し得る。一例において、ｐドープされた窒化ガリウム層５２４は、マグネシウムドーパントを含み、一実装において約７０ｎｍなど、５０～２００ｎｍの厚みを有する。導電性構造５２５は、タングステン、銅、アルミニウム、又は他の導電性金属であるか又はそれを含む。電子デバイス５００は更に、トランジスタ５０１と５０２との間で、窒化アルミニウムガリウム層５２１、窒化アルミニウム層５２０、窒化ガリウム層５１８、及びバック障壁層５１６を介して下方に延在し、部分的に窒化ガリウム層５１４内に延在する、任意の適切な化学量論の二酸化ケイ素などの絶縁構造５２８を含む。この例又は別の例において、トランジスタ５０１とトランジスタ５０２との間の絶縁は、注入（図示せず）によって行われる。

【0095】

電子デバイス５００はまた、例えば、窒化ケイ素又は二酸化ケイ素を含む第１のプリメタル誘電体（例えば、ＰＭＤ）層５３０を有するメタライゼーション構造を含み、導電性構造５２５を含む様々な導電性金属構造がその中に形成される。一例において、導電性構造５２５は、ドープされた窒化ガリウム構造５２４の上側又は頂部側の少なくとも一部の上に直接延在し、ドープされた窒化ガリウム構造５２４の上側又は頂部側の少なくとも一部に接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、導電性構造５２５とドープされた窒化ガリウム構造５２４との間に存在し得る。

【0096】

また、ＰＭＤ層又はレベルは、第１のトランジスタ５０１の第１のドレインコンタクト又は電極５３１と、第１のトランジスタ５０１の第１のソースコンタクト又は電極５３２と、第１のトランジスタ５０１の第１のゲートコンタクト又は電極５３４とを含む。ＰＭＤ層又はレベルは更に、第２のトランジスタ５０２の第２のドレインコンタクト又は電極５３５と、第２のトランジスタ５０２の第２のソースコンタクト又は電極５３６と、第２のトランジスタ５０２の第２のゲートコンタクト又は電極５３８と、ＰＭＤ層５３０を介して延在し、第２のメタライゼーション構造レベルにおいて配路するための様々なトランジスタ端子の電気的相互接続を提供する、１つ又は複数の導電性コンタクト又はビア５３９とを含む。それぞれの第１及び第２のトランジスタ５０１及び５０２の導電性ドレイン及びソースコンタクト５３１、５３５、５３２、５３６は、ヘテロエピタキシー構造５２０、５２１内に部分的に延在し、それぞれの第１及び第２のトランジスタ５０１及び５０２の導電性ゲートコンタクト５３４及び５３８は、ヘテロエピタキシー構造５２０、５２１上に延在し、それらに接する。

【0097】

図５における電子デバイス５００は更に、１つ又は複数の導電性配路特徴５５１（例えば、アルミニウム、銅など）を有する誘電体層５５０（例えば、窒化ケイ素又は二酸化ケイ素）を備える第２のメタライゼーション構造レベルを含み、これは、例えば、ドレイン、ソース、及びゲート接続及び関連する信号の配路を、互いに、及び／又は導電性ボンドパッドに、又は、他の外部に露出された導電性特徴に提供するためのものであり、それにより、トランジスタ５０１及び５０２が、例えば、パッケージ化された電子デバイス内のピン又はパッドなどの、集積回路リードへのボンドワイヤ又はリードフレーム電気的接続を用いて、他の回路要素と電気的に相互接続され得る。

【0098】

この例における第１のトランジスタ５０１は、第１のドレイン端子又はリード５６１（Ｄ１）、第１のゲート端子又はリード５６２（Ｇ１）、及び第１のソース端子又はリード５６３（Ｓ１）を有する。第２のトランジスタ５０２は、第２のドレイン端子又はリード５６４（Ｄ２）、第２のゲート端子又はリード５６５（Ｇ２）、及び第２のソース端子又はリード５６６（Ｓ２）を有し、端子は、一例において、パッケージング後に完成した電子デバイス５００の導電性リードに電気的に結合される。図示される例において、第１のドレイン５６１、Ｄ１は、ヘテロエピタキシー構造５２０、５２１内に部分的に延在し、第１のゲート５６２、Ｇ１は、ヘテロエピタキシー構造５２０、５２１の上に延在し、第１の方向Ｘに沿って第１のドレイン５６１、Ｄ１から横方向に離間されている。第１のソース５６３、Ｓ１は、ヘテロエピタキシー構造５２０、５２１内に部分的に延在し、第１の方向Ｘに沿って第１のゲート５６２、Ｇ１から横方向に離間されている。第２のドレイン５６４、Ｄ２は、ヘテロエピタキシー構造５２０、５２１内に部分的に延在し、図５における導電性配路機構５５１によって第１のソース５６３、Ｓ１に結合されて、スイッチングノードＳＷを形成する。第２のゲート５６５、Ｇ２は、ヘテロエピタキシー構造５２０、５２１の上に延在し、第１の方向Ｘに沿って第２のドレイン５６４、Ｄ２から横方向に離間されている。第２のソース５６６、Ｓ２は、ヘテロエピタキシー構造５２０、５２１内に部分的に延在し、第１の方向Ｘに沿って第２のゲート５６５、Ｇ２から横方向に離間されている。

【0099】

この例では、正孔注入器構造５２６は、第１の方向Ｘに沿って第１のドレイン５６１（Ｄ１）と第１のゲート５６２（Ｇ１）との間で、それらから横方向に離間される。更に、この例のメタライゼーション構造は、正孔注入器構造５２６を第１のゲート５６２（Ｇ１）に電気的に結合する。動作において、第１のトランジスタ５０１がオンになると、正孔注入器構造５２６は、正孔をＧａＮ層５１８内に下方に注入するように動作する。別の実装において、正孔注入器構造５２６の導電性構造５２５は、例えば、第１のトランジスタ５０１をオンにするために第１のゲート５６２（Ｇ１）が電力供給されるとき、正の電圧信号を正孔注入器構造５２６に選択的に提供するために、制御電圧ノード（図示せず）に結合される。この例における第１及び第２のトランジスタ５０１及び５０２はデプリーションモードトランジスタであり、第１及び第２のゲート５６２及び５６５（Ｇ１及びＧ２）は、ヘテロエピタキシー構造５２０、５２１のＡｌＧａＮ層５２１上に延在し、それに接する、それぞれのゲートコンタクト構造５３４及び５３８を含む。この例では、正孔注入器構造５２６の導電性構造５２５は、第１のゲート５６２（Ｇ１）に結合される。メタライゼーション構造は、第１のソース５６３（Ｓ１）を第２のドレイン５６４（Ｄ２）に電気的に結合する導電性配路特徴５５１を含む。動作において、第１トランジスタ５０１がオンにされ、第１のドレインＤ１が基板５０４及び第１のゲート５６２に対して高電圧であるとき、Ｇ１は、第１トランジスタ５０１の閾値電圧より高い電圧であり、図５に５７０で示されるように、窒化ガリウム層５１８の頂部表面における及びその近傍のチャネル領域に電子が形成される。正孔注入器構造５２６の導電性構造５２５における電圧は、ｐドープされた窒化ガリウム構造５２４からの正孔の注入を引き起こす。注入された正孔は、第１のトランジスタ５０１に対する垂直電界バックゲート効果を緩和するために、図５に５７２で示される、バック障壁層５１６の界面５１５に近接する窒化ガリウム層５１８の底部側又はその付近のバッファ内に正孔層を形成する。

【0100】

図６は、バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を備える第１及び第２のエンハンスメントモード窒化ガリウムトランジスタ６０１及び６０２と、第１のトランジスタのドレインコンタクトとゲートとの間でそれらから横方向に離間され、ヘテロエピタキシー構造の上にある正孔注入器構造とを備える、別の電子デバイス６００の部分断面側部立面図を示す。電子デバイス６００は、シリコンなどの半導体基板６０４を含む。正孔注入器構造は、第１のトランジスタ６０１に対する垂直電界バックゲート効果を緩和するために、正孔を注入してバック障壁とバッファ構造との界面に近接する正孔層を形成する。この構成はこの高電界に関連するバックゲート効果を回避又は軽減するのに役立ち、電子デバイス６００の動作中の第１のトランジスタ６０１の低減されたＲＤＳＯＮを回避又は軽減するのに役立つ。

【0101】

電子デバイス６００は、半導体基板６０４の上に形成されたバッファスタックを含むエピタキシー成長された層のスタックを含む。スタック構造の個々の層は、本明細書では窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウムなどとして記載され、個々の層は、単独で、又は少量の不純物、アーティファクト、又は例えば、半導体製品の製造業者に関連する個々の処理工程の後に残存し得る材料などの他の材料が更に存在する、指定された構成材料であるか又はそれを含む、任意の適切な化学量論組成のものであり得る。例示のスタックには、基板６０４の上の窒化アルミニウム層６０６が含まれる。一例において、窒化アルミニウム層６０６は、基板６０４の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層６０６と基板６０４との間に存在し得る。一例において、窒化アルミニウム層６０６の厚みは３００～６００ｎｍである。

【0102】

多層組成傾斜窒化アルミニウムガリウムバッファスタック６０８が、窒化アルミニウム層６０６の上に延在する。バッファスタック６０８は、この例では、窒化アルミニウムガリウムであるか又はそれを含む、３つの層を含む。他の例において、異なる数の２つ又はそれ以上の組成傾斜窒化アルミニウムガリウムバッファスタック層を用いることができる。異なる例において、単一又は二重超格子バッファ構造（図示せず）など、異なるバッファスタック構成を用いることができる。図６の例において、バッファスタック６０８は、窒化アルミニウム層６０６の上の第１の窒化アルミニウムガリウム層６１１を含む。一例において、第１の窒化アルミニウムガリウム６１１は、窒化アルミニウム６０６の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第１の窒化アルミニウムガリウム層６１１と窒化アルミニウム層６０６との間に存在し得る。組成傾斜ＡｌＧａＮバッファスタック６０８はまた、第１の窒化アルミニウムガリウム層６１１の上の第２の窒化アルミニウムガリウム層６１２を含む。一例において、第２の窒化アルミニウムガリウム層６１２は、第１の窒化アルミニウムガリウム層６１１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第２の窒化アルミニウムガリウム層６１２と第１の窒化アルミニウムガリウム層６１１との間に存在し得る。第３の窒化アルミニウムガリウム層６１３が、第２の窒化アルミニウムガリウム層６１２の上に延在する。一例において、第３の窒化アルミニウムガリウム層６１３は、第２の窒化アルミニウムガリウム層６１２の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第３の窒化アルミニウムガリウム層６１３と第２の窒化アルミニウムガリウム層６１２との間に存在し得る。

【0103】

一例において、多層組成傾斜窒化アルミニウムガリウムスタック６０８は、窒化アルミニウム層６０６の上の第１のアルミニウム濃度を有する第１の窒化アルミニウムガリウムサブ層６１１と、第１の窒化アルミニウムガリウムサブ層６１１の上の第１のアルミニウム濃度より小さい第２のアルミニウム濃度を有する第２の窒化アルミニウムガリウムサブ層６１２と、第２の窒化アルミニウムガリウムサブ層６１２の上の第２のアルミニウム濃度より小さい第３のアルミニウム濃度を有する第３の窒化アルミニウムガリウムサブ層６１３とを含む。一例において、第１のアルミニウム濃度は６０～７０％であり、第２のアルミニウム濃度は４０～５０％であり、第３のアルミニウム濃度は２０～３０％である。一例において、第１の窒化アルミニウムガリウム層６１１は３００～６００ｎｍの厚みを有し、第２の窒化アルミニウムガリウム層６１２は１.４～１.８μｍの厚みを有し、第３の窒化アルミニウムガリウム層６１３は１.４～２.０μｍの厚みを有する。

【0104】

電子デバイス６００は更に、多層組成傾斜窒化アルミニウムガリウムスタック６０８の上の窒化ガリウム層６１４を含む。一例において、窒化ガリウム層６１４は０.５～２.０μｍの厚みを有する。この例又は別の例において、窒化ガリウム層６１４は０.１～１.０μｍの厚みを有する。一実装において、窒化ガリウム層６１４は炭素を含む。一例において、窒化ガリウム層６１４は、第３の窒化アルミニウムガリウム層６１３の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層６１４と第３の窒化アルミニウムガリウム層６１３との間に存在し得る。

【0105】

電子デバイス６００はまた、バッファ構造の上のバック障壁層６１６を含む。バック障壁層６１６は、一例において、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、バック障壁層６１６は、窒化ガリウム層６１４の頂部側とバック障壁層６１６の底部側との間の界面６１５において、窒化ガリウム層６１４の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、バック障壁層６１６と窒化ガリウム層６１４との間に存在し得る。バック障壁層６１６は、例えば、２０ｎｍ～５μｍなど、数十ｎｍ～数μｍの厚み６１７を有する。別の例において、バック障壁層６１６は、任意の適切な化学量論の、窒化アルミニウム、インジウム窒化アルミニウム、又はインジウム窒化アルミニウムガリウムであるか、又はそれを含む。

【0106】

バック障壁層６１６の上に上側窒化ガリウム層６１８が延在する。層６１８は、任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、窒化ガリウム層６１８は、０.１～１.０μｍの厚み６１９を有する。一実装において、窒化ガリウム層６１８は炭素を含む。一例において、窒化ガリウム層６１８は、バック障壁層６１６の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層６１８とバック障壁層６１６との間に存在し得る。

【0107】

電子デバイス６００はまた、窒化ガリウム層６１８の上の窒化アルミニウム層６２０と、窒化アルミニウム層６２０の上の窒化アルミニウムガリウム層６２１とを有する、ヘテロエピタキシー構造を含む。一例において、層６２０は、任意の適切な化学量論の窒化アルミニウムであるか又はそれを含む。一例において、窒化アルミニウム層６２０は、窒化ガリウム層６１８の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は、残留材料などの他の材料が、窒化アルミニウム層６２０と窒化ガリウム層６１８との間に存在し得る。この例又は別の例において、層６２１は、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、窒化アルミニウムガリウム層６２１は、窒化アルミニウム層６２０の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウムガリウム層６２１と窒化アルミニウム層６２０との間に存在し得る。窒化アルミニウムガリウム層６２１と窒化アルミニウム層６２０との界面におけるヘテロ接合は、二次元電子ガス領域６２２を形成する。一例において、層６２０及び６２１を含むヘテロエピタキシー構造は、１０～３０ｎｍの総厚６２３を有する。電子デバイス６００はまた、図示される実装において、エンハンスメントモードハイサイドの第１のトランジスタ６０１とエンハンスメントモードローサイドの第２トランジスタ６０２とを含む、１つ又は複数のトランジスタを含む。

【0108】

種々のバッファ層及びヘテロエピタキシー構造の層は、一例において、エピタキシャル成長堆積プロセス、例えば、構成層を形成する変数及び材料が全体にわたって変化する或る連続エピタキシャル堆積プロセスを、及び／又は、２つ又はそれ以上の順次的なエピタキシャル堆積プロセスを用いて、一例において約５．１μｍの総厚で製造される。エンハンスメントモードトランジスタ６０１において、層６２０及び６２１を含むヘテロエピタキシー構造は、約１０～３０ｎｍの総厚を有し、エンハンスメントモードトランジスタ６０２におけるヘテロエピタキシー構造は、約１０～２０ｎｍの総厚を有する。一例において、窒化アルミニウム層６２０は約１０Å（１ｎｍ）の厚みを有し、窒化アルミニウムガリウム層６２１は約２０ｎｍの厚みを有する。図示される例において、窒化ガリウム層６１８は、約０．１～１．０μｍの厚みを有する。一例において、窒化アルミニウムガリウム層６２１は、約２６％のアルミニウム濃度を有する。

【0109】

電子デバイス６００は、窒化アルミニウムガリウム層６２１の上のドープされた窒化ガリウム構造６２４を有する正孔注入器構造６２６を含む。また、正孔注入器構造６２６は、ドープされた窒化ガリウム構造６２４の部分的に上にあり、それに接する、コンタクト又はビアとして形成された導電性構造６２５を含む。一例において、ドープされた窒化ガリウム構造６２４は、ｐ型不純物（マグネシウム又は他のｐ型不純物を含む、ｐ－ＧａＮ）が注入された任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、ドープされた窒化ガリウム構造６２４は、窒化アルミニウムガリウム層６２１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、ドープされた窒化ガリウム構造６２４と窒化アルミニウムガリウム層６２１との間に存在し得る。一例において、ｐドープされた窒化ガリウム層６２４は、マグネシウムドーパントを含み、一実装において約７０ｎｍなど、５０～２００ｎｍの厚みを有する。導電性構造６２５は、タングステン、銅、アルミニウム、又は他の導電性金属であるか又はそれを含む。電子デバイス６００は更に、トランジスタ６０１と６０２との間で、窒化アルミニウムガリウム層６２１、窒化アルミニウム層６２０、窒化ガリウム層６１８、及びバック障壁層６１６を介して下方に延在し、部分的に窒化ガリウム層６１４内に延在する、任意の適切な化学量論の二酸化ケイ素などの絶縁構造６２８を含む。この例又は別の例において、トランジスタ６０１とトランジスタ６０２との間の絶縁は、注入（図示せず）によって行われる。

【0110】

電子デバイス６００はまた、例えば、窒化ケイ素又は二酸化ケイ素を含む第１のプリメタル誘電体（例えば、ＰＭＤ）層６３０を有するメタライゼーション構造を含み、導電性構造６２５を含む様々な導電性金属構造がその中に形成される。一例において、導電性構造６２５は、ドープされた窒化ガリウム構造６２４の上側又は頂部側の少なくとも一部の上に直接延在し、ドープされた窒化ガリウム構造６２４の上側又は頂部側の少なくとも一部に接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、導電性構造６２５とドープされた窒化ガリウム構造６２４との間に存在し得る。

【0111】

また、ＰＭＤ層又はレベルは、第１のトランジスタ６０１の第１のドレインコンタクト又は電極６３１と、第１のトランジスタ６０１の第１のソースコンタクト又は電極６３２と、第１のトランジスタ６０１の第１のゲートコンタクト又は電極６３４とを含む。ＰＭＤ層又はレベルは更に、第２のトランジスタ６０２の第２のドレインコンタクト又は電極６３５と、第２のトランジスタ６０２の第２のソースコンタクト又は電極６３６と、第２のトランジスタ６０２の第２のゲートコンタクト又は電極６３８と、ＰＭＤ層６３０を介して延在し、第２のメタライゼーション構造レベルにおいて配路するための様々なトランジスタ端子の電気的相互接続を提供する、１つ又は複数の導電性コンタクト又はビア６３９とを含む。それぞれの第１及び第２のトランジスタ６０１及び６０２の導電性ドレイン及びソースコンタクト６３１、６３５、６３２、６３６は、ヘテロエピタキシー構造６２０、６２１内に部分的に延在し、それぞれの第１及び第２のトランジスタ６０１及び６０２の導電性ゲートコンタクト６３４及び６３８は、ヘテロエピタキシー構造６２０、６２１上に延在し、それらに接する。

【0112】

図６における電子デバイス６００は更に、１つ又は複数の導電性配路特徴６５１（例えば、アルミニウム、銅など）を有する誘電体層６５０（例えば、窒化ケイ素又は二酸化ケイ素）を備える第２のメタライゼーション構造レベルを含み、これは、例えば、ドレイン、ソース、及びゲート接続及び関連する信号の配路を、互いに、及び／又は導電性ボンドパッドに、又は、他の外部に露出された導電性特徴に提供するためのものであり、それにより、トランジスタ６０１及び６０２が、例えば、パッケージ化された電子デバイス内のピン又はパッドなどの、集積回路リードへのボンドワイヤ又はリードフレーム電気的接続を用いて、他の回路要素と電気的に相互接続され得る。

【0113】

この例における第１のトランジスタ６０１は、第１のドレイン端子又はリード６６１（Ｄ１）、第１のゲート端子又はリード６６２（Ｇ１）、及び第１のソース端子又はリード６６３（Ｓ１）を有する。第２のトランジスタ６０２は、第２のドレイン端子又はリード６６４（Ｄ２）、第２のゲート端子又はリード６６５（Ｇ２）、及び第２のソース端子又はリード６６６（Ｓ２）を有し、端子は、一例において、パッケージング後に完成した電子デバイス６００の導電性リードに電気的に結合される。図６の電子デバイス６００において、第１及び第２のトランジスタ６０１及び６０２はエンハンスメントモードトランジスタであり、第１及び第２のゲート６６２及び６６５（Ｇ１及びＧ２）は、ヘテロエピタキシー構造６２０、６２１のＡｌＧａＮ層６２１の上のそれぞれのｐドープＧａＮ構造６２４上に延在し、それに接する、それぞれのゲートコンタクト構造６３４及び６３８を含む。

【0114】

図示される例において、第１のドレイン６６１、Ｄ１は、ヘテロエピタキシー構造６２０、６２１内に部分的に延在し、第１のゲート６６２、Ｇ１は、ヘテロエピタキシー構造６２０、６２１の上でそれぞれのｐドープＧａＮ構造６２４の上に延在し、それに接し、第１の方向（例えば、図の「Ｘ」方向）に沿って第１のドレイン６６１、Ｄ１から横方向に離間されている。第１のソース６６３、Ｓ１は、ヘテロエピタキシー構造６２０、６２１内に部分的に延在し、第１の方向Ｘに沿って第１のゲート６６２、Ｇ１から横方向に離間されている。第２のドレイン６６４、Ｄ２は、ヘテロエピタキシー構造６２０、６２１内に部分的に延在し、図６における導電性配路特徴６５１によって第１のソース６６３、Ｓ１に結合されて、スイッチングノードＳＷを形成する。第２のゲート６６５、Ｇ２は、ヘテロエピタキシー構造６２０、６２１上のそれぞれのｐドープＧａＮ構造６２４上に延在し、それに接し、第１の方向Ｘに沿って第２のドレイン６６４、Ｄ２から横方向に離間されている。第２のソース６６６、Ｓ２は、ヘテロエピタキシー構造６２０、６２１内に部分的に延在し、第１の方向Ｘに沿って第２のゲート６６５、Ｇ２から横方向に離間されている。

【0115】

この例では、正孔注入器構造６２６は、第１の方向Ｘに沿って第１のドレイン６６１（Ｄ１）と第１のゲート６６２（Ｇ１）との間で、それらから横方向に離間される。更に、この例のメタライゼーション構造は、正孔注入器構造６２６を第１のゲート６６２（Ｇ１）に電気的に結合する。動作において、第１のトランジスタ６０１がオンになると、正孔注入器構造６２６は、正孔をＧａＮ層６１８内に下方に注入するように動作する。別の実装において、正孔注入器構造６２６の導電性構造６２５は、例えば、第１のトランジスタ６０１をオンにするために第１のゲート６６２（Ｇ１）が電力供給されるとき、正の電圧信号を正孔注入器構造６２６に選択的に提供するために、制御電圧ノード（図示せず）に結合される。この例における第１及び第２のトランジスタ６０１及び６０２は、エンハンスメントモードトランジスタであり、第１及び第２のゲート６６２及び６６５（Ｇ１及びＧ２）は、ヘテロエピタキシー構造６２０、６２１のＡｌＧａＮ層６２１上に延在し、それに接する、それぞれのゲートコンタクト構造６３４及び６３８を含む。この例では、正孔注入器構造６２６の導電性構造６２５は、第１のゲート６６２（Ｇ１）に結合される。メタライゼーション構造は、第１のソース６６３（Ｓ１）を第２のドレイン６６４（Ｄ２）に電気的に結合する導電性配路特徴６５１を含む。動作において、第１トランジスタ６０１がオンにされ、第１のドレインＤ１が基板６０４及び第１のゲート６６２に対して高電圧であるとき、Ｇ１は、第１トランジスタ６０１の閾値電圧より高い電圧であり、図６に６７０で示されるように、窒化ガリウム層６１８の頂部表面における及びその近傍のチャネル領域に電子が形成される。正孔注入器構造６２６の導電性構造６２５における電圧は、ｐドープされた窒化ガリウム構造６２４からの正孔の注入を引き起こす。注入された正孔は、第１のトランジスタ６０１に対する垂直電界バックゲート効果を緩和するために、図６に６７２で示される、バック障壁層６１６の界面６１５に近接する窒化ガリウム層６１８の底部側又はその付近のバッファ内に正孔層を形成する。

【0116】

図７は、バッファ構造と窒化ガリウム層との間に窒化アルミニウムガリウムバック障壁層を有する第１及び第２のデプリーションモード窒化ガリウムトランジスタ７０１及び７０２と、第１のトランジスタのゲートコンタクトとソースコンタクトとの間でそれらから横方向に離間され、ヘテロエピタキシー構造の上にある、正孔注入器構造とを有する、別の電子デバイス７００の部分断面側部立面図を示す。電子デバイス７００は、シリコンなどの半導体基板７０４を含む。正孔注入器構造は、第１のトランジスタ７０１に対する垂直電界バックゲート効果を緩和するために、正孔を注入して、バック障壁とバッファ構造との界面に近接する正孔層を形成する。この構成は、この高電界に関連するバックゲート効果を回避又は軽減するのに役立ち、電子デバイス７００の動作中の第１のトランジスタ７０１の低減されたＲＤＳＯＮを回避又は軽減するのに役立つ。

【0117】

電子デバイス７００は、半導体基板７０４の上に形成されたバッファスタックを含むエピタキシー成長された層のスタックを含む。スタック構造の個々の層は、本明細書において、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウムなどとして記載され、個々の層は、単独で、又は少量の不純物、アーティファクト、又は、例えば、半導体製品の製造業者に関連する個々の処理工程の後に残存し得る材料などの他の材料が更に存在する、指定された構成材料であるか又はそれを含む、任意の適切な化学量論組成のものであり得る。例示のスタックには、基板７０４の上の窒化アルミニウム層７０６が含まれる。一例において、窒化アルミニウム層７０６は、基板７０４の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層７０６と基板７０４との間に存在し得る。一例において、窒化アルミニウム層７０６の厚みは３００～６００ｎｍである。

【0118】

窒化アルミニウム層７０６の上に多層組成傾斜窒化アルミニウムガリウムバッファスタック７０８が延在する。バッファスタック７０８は、この例では、窒化アルミニウムガリウムであるか又はそれを含む、３つの層を含む。他の例において、異なる数の２つ又はそれ以上の組成傾斜窒化アルミニウムガリウムバッファスタック層を用いることができる。異なる例において、単一又は二重超格子バッファ構造（図示せず）など、異なるバッファスタック構成を用いることができる。図７の例において、バッファスタック７０８は、窒化アルミニウム層７０６の上の第１の窒化アルミニウムガリウム層７１１を含む。一例において、第１の窒化アルミニウムガリウム７１１は、窒化アルミニウム７０６の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第１の窒化アルミニウムガリウム層７１１と窒化アルミニウム層７０６との間に存在し得る。組成傾斜ＡｌＧａＮバッファスタック７０８はまた、第１の窒化アルミニウムガリウム層７１１の上の第２の窒化アルミニウムガリウム層７１２を含む。一例において、第２の窒化アルミニウムガリウム層７１２は、第１の窒化アルミニウムガリウム層７１１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第２の窒化アルミニウムガリウム層７１２と第１の窒化アルミニウムガリウム層７１１との間に存在し得る。第２の窒化アルミニウムガリウム層７１２の上に第３の窒化アルミニウムガリウム層７１３が延在する。一例において、第３の窒化アルミニウムガリウム層７１３は、第２の窒化アルミニウムガリウム層７１２の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第３の窒化アルミニウムガリウム層７１３と第２の窒化アルミニウムガリウム層７１２との間に存在し得る。

【0119】

一例において、多層組成傾斜窒化アルミニウムガリウムスタック７０８は、窒化アルミニウム層７０６の上の第１のアルミニウム濃度を有する第１の窒化アルミニウムガリウムサブ層７１１と、第１の窒化アルミニウムガリウムサブ層７１１の上の第１のアルミニウム濃度より小さい第２のアルミニウム濃度を有する第２の窒化アルミニウムガリウムサブ層７１２と、第２の窒化アルミニウムガリウムサブ層７１２の上の第２のアルミニウム濃度より小さい第３のアルミニウム濃度を有する第３の窒化アルミニウムガリウムサブ層７１３とを含む。一例において、第１のアルミニウム濃度は６０～７０％であり、第２のアルミニウム濃度は４０～５０％であり、第３のアルミニウム濃度は２０～３０％である。一例において、第１の窒化アルミニウムガリウム層７１１は３００～６００ｎｍの厚みを有し、第２の窒化アルミニウムガリウム層７１２は１.４～１.８μｍの厚みを有し、第３の窒化アルミニウムガリウム層７１３は１.４～２.０μｍの厚みを有する。

【0120】

電子デバイス７００は更に、多層組成傾斜窒化アルミニウムガリウムスタック７０８の上の窒化ガリウム層７１４を含む。一例において、窒化ガリウム層７１４は０.５～２.０μｍの厚みを有する。この例又は別の例において、窒化ガリウム層７１４は０.１～１.０μｍの厚みを有する。一実装において、窒化ガリウム層７１４は炭素を含む。一例において、窒化ガリウム層７１４は、第３の窒化アルミニウムガリウム層７１３の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層７１４と第３の窒化アルミニウムガリウム層７１３との間に存在し得る。

【0121】

電子デバイス７００はまた、バッファ構造の上のバック障壁層７１６を含む。バック障壁層７１６は、一例において、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、バック障壁層７１６は、窒化ガリウム層７１４の頂部側とバック障壁層７１６の底部側との間の界面７１５において、窒化ガリウム層７１４の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、バック障壁層７１６と窒化ガリウム層７１４との間に存在し得る。バック障壁層７１６は、例えば、２０ｎｍ～５μｍなど、数十ｎｍ～数μｍの厚み７１７を有する。別の例において、バック障壁層７１６は、任意の適切な化学量論の、窒化アルミニウム、インジウム窒化アルミニウム、又はインジウム窒化アルミニウムガリウムであるか、又はそれを含む。

【0122】

バック障壁層７１６の上に上側窒化ガリウム層７１８が延在する。層７１８は、任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、窒化ガリウム層７１８は０.１～１.０μｍの厚み７１９を有する。一実装において、窒化ガリウム層７１８は炭素を含む。一例において、窒化ガリウム層７１８は、バック障壁層７１６の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層７１８とバック障壁層７１６との間に存在し得る。

【0123】

電子デバイス７００はまた、窒化ガリウム層７１８の上の窒化アルミニウム層７２０と、窒化アルミニウム層７２０の上の窒化アルミニウムガリウム層７２１とを有する、ヘテロエピタキシー構造を含む。一例において、層７２０は、任意の適切な化学量論の窒化アルミニウムであるか又はそれを含む。一例において、窒化アルミニウム層７２０は、窒化ガリウム層７１８の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層７２０と窒化ガリウム層７１８との間に存在し得る。この例又は別の例において、層７２１は、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、窒化アルミニウムガリウム層７２１は、窒化アルミニウム層７２０の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウムガリウム層７２１と窒化アルミニウム層７２０との間に存在し得る。窒化アルミニウムガリウム層７２１と窒化アルミニウム層７２０との界面におけるヘテロ接合は、二次元電子ガス領域７２２を形成する。一例において、層７２０及び７２１を含むヘテロエピタキシー構造は、１０～３０ｎｍの総厚７２３を有する。電子デバイス７００はまた、図示される実装において、デプリーションモードハイサイドの第１のトランジスタ７０１とデプリーションモードローサイドの第２トランジスタ７０２とを含む、１つ又は複数のトランジスタを含む。

【0124】

種々のバッファ層及びヘテロエピタキシー構造の層は、一例において、エピタキシャル成長堆積プロセス、例えば、構成層を形成する変数及び材料が全体にわたって変化する或る連続エピタキシャル堆積プロセスを、及び／又は、２つ又はそれ以上の順次的なエピタキシャル堆積プロセスを用いて、一例において約５．１μｍの総厚で製造される。デプリーションモードトランジスタ７０１において、層７２０及び７２１を含むヘテロエピタキシー構造は、約１０～３０ｎｍの総厚を有し、エンハンスメントモードトランジスタ７０２におけるヘテロエピタキシー構造は、約１０～２０ｎｍの総厚を有する。一例において、窒化アルミニウム層７２０は約１０Å（１ｎｍ）の厚みを有し、窒化アルミニウムガリウム層７２１は約２０ｎｍの厚みを有する。図示される例において、窒化ガリウム層７１８は約０．１～１．０μｍの厚みを有する。一例において、窒化アルミニウムガリウム層７２１は約２６％のアルミニウム濃度を有する。

【0125】

電子デバイス７００は、窒化アルミニウムガリウム層７２１の上のドープされた窒化ガリウム構造７２４を有する正孔注入器構造７２６を含む。また、正孔注入器構造７２６は、ドープされた窒化ガリウム構造７２４の部分的に上にあり、それに接する、コンタクト又はビアとして形成された導電性構造７２５を含む。一例において、ドープされた窒化ガリウム構造７２４は、ｐ型不純物（マグネシウム又は他のｐ型不純物を含む、ｐ－ＧａＮ）が注入された任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、ドープされた窒化ガリウム構造７２４は、窒化アルミニウムガリウム層７２１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、ドープされた窒化ガリウム構造７２４と窒化アルミニウムガリウム層７２１との間に存在し得る。一例において、ｐドープされた窒化ガリウム層７２４は、マグネシウムドーパントを含み、一実装において約７０ｎｍなど、５０～２００ｎｍの厚みを有する。導電性構造７２５は、タングステン、銅、アルミニウム、又は他の導電性金属であるか又はそれを含む。電子デバイス７００は更に、トランジスタ７０１と７０２との間で、窒化アルミニウムガリウム層７２１、窒化アルミニウム層７２０、窒化ガリウム層７１８、及びバック障壁層７１６を介して下方に延在し、部分的に窒化ガリウム層７１４内に延在する、任意の適切な化学量論の二酸化ケイ素などの絶縁構造７２８を含む。この例又は別の例において、トランジスタ７０１とトランジスタ７０２との間の絶縁は、注入（図示せず）によって行われる。

【0126】

電子デバイス７００はまた、例えば、窒化ケイ素又は二酸化ケイ素を含む第１のプリメタル誘電体（例えば、ＰＭＤ）層７３０を有するメタライゼーション構造を含み、導電性構造７２５を含む様々な導電性金属構造がその中に形成される。一例において、導電性構造７２５は、ドープされた窒化ガリウム構造７２４の上側又は頂部側の少なくとも一部の上に直接延在し、ドープされた窒化ガリウム構造７２４の上側又は頂部側の少なくとも一部に接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、導電性構造７２５とドープされた窒化ガリウム構造７２４との間に存在し得る。

【0127】

また、ＰＭＤ層又はレベルは、第１のトランジスタ７０１の第１のドレインコンタクト又は電極７３１と、第１のトランジスタ７０１の第１のソースコンタクト又は電極７３２と、第１のトランジスタ７０１の第１のゲートコンタクト又は電極７３４とを含む。ＰＭＤ層又はレベルは更に、第２のトランジスタ７０２の第２のドレインコンタクト又は電極７３５と、第２のトランジスタ７０２の第２のソースコンタクト又は電極７３６と、第２のトランジスタ７０２の第２のゲートコンタクト又は電極７３８と、ＰＭＤ層７３０を介して延在し、第２のメタライゼーション構造レベルにおいて配路するための様々なトランジスタ端子の電気的相互接続を提供する、１つ又は複数の導電性コンタクト又はビア７３９とを含む。それぞれの第１及び第２のトランジスタ７０１及び７０２の導電性ドレイン及びソースコンタクト７３１、７３５、７３２、７３６は、ヘテロエピタキシー構造７２０、７２１内に部分的に延在し、それぞれの第１及び第２のトランジスタ７０１及び７０２の導電性ゲートコンタクト７３４及び７３８は、ヘテロエピタキシー構造７２０、７２１上に延在し、それらに接する。

【0128】

図７における電子デバイス７００は更に、１つ又は複数の導電性配路特徴７５１（例えば、アルミニウム、銅など）を有する誘電体層７５０（例えば、窒化ケイ素又は二酸化ケイ素）を備える第２のメタライゼーション構造レベルを含み、これは、例えば、ドレイン、ソース、及びゲート接続及び関連する信号の配路を、互いに、及び／又は導電性ボンドパッドに、又は、他の外部に露出された導電性特徴に提供するためのものであり、それにより、パッケージ化された電子デバイス内のピン又はパッドなどの、集積回路リードへのボンドワイヤ又はリードフレーム電気的接続を用いて、他の回路要素と電気的に相互接続され得る。

【0129】

この例における第１のトランジスタ７０１は、第１のドレイン端子又はリード７６１（Ｄ１）と、第１のゲート端子又はリード７６２（Ｇ１）と、第１のソース端子又はリード７６３（Ｓ１）とを有する。第２のトランジスタ７０２は、第２のドレイン端子又はリード７６４（Ｄ２）と、第２のゲート端子又はリード７６５（Ｇ２）と、第２のソース端子又はリード７６６（Ｓ２）とを有し、端子は、一例において、パッケージング後に完成した電子デバイス７００の導電性リードに電気的に結合される。図示される例において、第１のドレイン７６１、Ｄ１は、ヘテロエピタキシー構造７２０、７２１内に部分的に延在し、第１のゲート７６２、Ｇ１は、ヘテロエピタキシー構造７２０、７２１上に延在し、第１の方向Ｘに沿って第１のドレイン７６１、Ｄ１から横方向に離間されている。第１のソース７６３、Ｓ１は、ヘテロエピタキシー構造７２０、７２１内に部分的に延在し、第１の方向Ｘに沿って第１のゲート７６２、Ｇ１から横方向に離間されている。第２のドレイン７６４、Ｄ２は、ヘテロエピタキシー構造７２０、７２１内に部分的に延在し、図７における導電性配線機能７５１によって第１のソース７６３、Ｓ１に結合されて、スイッチングノードＳＷを形成する。第２のゲート７６５、Ｇ２は、ヘテロエピタキシー構造７２０、７２１上に延在し、第１の方向Ｘに沿って第２のドレイン７６４、Ｄ２から横方向に離間されている。第２のソース７６６、Ｓ２は、ヘテロエピタキシー構造７２０、７２１内に部分的に延在し、第１の方向Ｘに沿って第２のゲート７６５（Ｇ２）から横方向に離間されている。

【0130】

正孔注入器構造７２６は、この例では、第１の方向Ｘに沿って第１のゲート７６２（Ｇ１）と第１のソース７６３（Ｓ１）との間で、それらから横方向に離間されている。更に、この例のメタライゼーション構造は、正孔注入器構造７２６を第１のゲート７６２（Ｇ１）に電気的に結合する。動作において、第１のトランジスタ７０１がオンになると、正孔注入器構造７２６は、正孔をＧａＮ層７１８内に下方に注入するように動作する。別の実装において、正孔注入器構造７２６の導電性構造７２５は、例えば、第１のトランジスタ７０１をオンにするために第１のゲート７６２（Ｇ１）が電力供給されるとき、正の電圧信号を正孔注入器構造７２６に選択的に提供するために、制御電圧ノード（図示せず）に結合される。この例における第１及び第２のトランジスタ７０１及び７０２はデプリーションモードトランジスタであり、第１及び第２のゲート７６２及び７６５（Ｇ１及びＧ２）は、ヘテロエピタキシー構造７２０、７２１のＡｌＧａＮ層７２１上に延在し、それに接する、それぞれのゲートコンタクト構造７３４及び７３８を含む。この例では、正孔注入器構造７２６の導電性構造７２５は、第１のゲート７６２（Ｇ１）に結合される。メタライゼーション構造は、第１のソース７６３（Ｓ１）を第２のドレイン７６４（Ｄ２）に電気的に結合する導電性配路特徴７５１を含む。動作において、第１トランジスタ７０１がオンにされ、第１のドレインＤ１が基板７０４及び第１のゲート７６２に対して高電圧であるとき、Ｇ１は、第１トランジスタ７０１の閾値電圧より高い電圧であり、図７に７７０で示されるように、窒化ガリウム層７１８の頂部表面における及びその近傍のチャネル領域に電子が形成される。正孔注入器構造７２６の導電性構造７２５における電圧は、ｐドープされた窒化ガリウム構造７２４からの正孔の注入を引き起こす。注入された正孔は、第１のトランジスタ７０１に対する垂直電界バックゲート効果を緩和するために、バック障壁層７１６の界面７１５に近接する窒化ガリウム層７１８の底部側又はその付近のバッファ内に、図７７７２で示される正孔層を形成する。

【0131】

図８は、バッファ構造と窒化ガリウム層との間の窒化アルミニウムガリウムバック障壁層を備える第１及び第２のエンハンスメントモード窒化ガリウムトランジスタ８０１及び８０２と、第１のトランジスタのゲートコンタクトとソースコンタクトとの間でそれらから横方向に離間され、ヘテロエピタキシー構造の上にある、正孔注入器構造とを備える電子デバイス８００の部分断面側部立面図を示す。電子デバイス８００は、半導体基板８０４の上に形成されたバッファスタックを含むエピタキシー成長された層のスタックを含む。スタック構造の個々の層は、本明細書では窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウムなどとして記載され、個々の層は、単独で、又は少量の不純物、アーティファクト、又は、例えば、半導体製品の製造業者に関連する個々の処理工程の後に残存し得る材料などの他の材料が更に存在する、指定された構成材料であるか又はそれを含む、任意の適切な化学量論組成のものであり得る。例示のスタックには、基板８０４の上の窒化アルミニウム層８０６が含まれる。一例において、窒化アルミニウム層８０６は、基板８０４の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、不純物又は処理からのアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層８０６と基板８０４との間に存在し得る。一例において、窒化アルミニウム層８０６の厚みは３００～６００ｎｍである。

【0132】

窒化アルミニウム層８０６の上に多層組成傾斜窒化アルミニウムガリウムバッファスタック８０８が延在する。バッファスタック８０８は、この例では、窒化アルミニウムガリウムであるか又はそれを含む、３つの層を含む。他の例において、異なる数の２つ又はそれ以上の組成傾斜窒化アルミニウムガリウムバッファスタック層を用いることができる。異なる例において、単一又は二重超格子バッファ構造（図示せず）など、異なるバッファスタック構成を用いることができる。図８の例において、バッファスタック８０８は、窒化アルミニウム層８０６の上の第１の窒化アルミニウムガリウム層８１１を含む。一例において、第１の窒化アルミニウムガリウム８１１は、窒化アルミニウム８０６の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第１の窒化アルミニウムガリウム層８１１と窒化アルミニウム層８０６との間に存在し得る。組成傾斜ＡｌＧａＮバッファスタック８０８はまた、第１の窒化アルミニウムガリウム層８１１の上の第２の窒化アルミニウムガリウム層８１２を含む。一例において、第２の窒化アルミニウムガリウム層８１２は、第１の窒化アルミニウムガリウム層８１１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第２の窒化アルミニウムガリウム層８１２と第１の窒化アルミニウムガリウム層８１１との間に存在し得る。第２の窒化アルミニウムガリウム層８１２の上に第３の窒化アルミニウムガリウム層８１３が延在する。一例において、第３の窒化アルミニウムガリウム層８１３は、第２の窒化アルミニウムガリウム層８１２の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、第３の窒化アルミニウムガリウム層８１３と第２の窒化アルミニウムガリウム層８１２との間に存在し得る。

【0133】

一例において、多層組成傾斜窒化アルミニウムガリウムスタック８０８は、窒化アルミニウム層８０６の上の第１のアルミニウム濃度を有する第１の窒化アルミニウムガリウムサブ層８１１と、第１の窒化アルミニウムガリウムサブ層８１１の上の第１のアルミニウム濃度より小さい第２のアルミニウム濃度を有する第２の窒化アルミニウムガリウムサブ層８１２と、第２の窒化アルミニウムガリウムサブ層８１２の上の第２のアルミニウム濃度より小さい第３のアルミニウム濃度を有する第３の窒化アルミニウムガリウムサブ層８１３とを含む。一例において、第１のアルミニウム濃度は６０～７０％であり、第２のアルミニウム濃度は４０～５０％であり、第３のアルミニウム濃度は２０～３０％である。一例において、第１の窒化アルミニウムガリウム層８１１は３００～６００ｎｍの厚みを有し、第２の窒化アルミニウムガリウム層８１２は１.４～１.８μｍの厚みを有し、第３の窒化アルミニウムガリウム層８１１は１.４～２.０μｍの厚みを有する。

【0134】

電子デバイス８００は更に、多層組成傾斜窒化アルミニウムガリウムスタック８０８の上の窒化ガリウム層８１４を含む。一例において、窒化ガリウム層８１４は０.５～２.０μｍの厚みを有する。この例又は別の例において、窒化ガリウム層８１４は０.１～１.０μｍの厚みを有する。一実装において、窒化ガリウム層８１４は炭素を含む。一例において、窒化ガリウム層８１４は、第３の窒化アルミニウムガリウム層８１３の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層８１４と第３の窒化アルミニウムガリウム層８１３との間に存在し得る。

【0135】

電子デバイス８００はまた、バッファ構造の上のバック障壁層８１６を含む。バック障壁層８１６は、一例において、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、バック障壁層８１６は、窒化ガリウム層８１４の頂部側とバック障壁層８１６の底部側との間の界面８１５において、窒化ガリウム層８１４の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、バック障壁層８１６と窒化ガリウム層８１４との間に存在し得る。バック障壁層８１６は、例えば、２０ｎｍ～５μｍなど、数十ｎｍ～数μｍの厚み８１７を有する。別の例において、バック障壁層８１６は、任意の適切な化学量論の、窒化アルミニウム、インジウム窒化アルミニウム、又はインジウム窒化アルミニウムガリウムであるか、又はそれを含む。

【0136】

バック障壁層８１６の上に上側窒化ガリウム層８１８が延在する。層８１８は、任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、窒化ガリウム層８１８は０.１～１.０μｍの厚み８１９を有する。一実装において、窒化ガリウム層８１８は炭素を含む。一例において、窒化ガリウム層８１８は、バック障壁層８１６の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化ガリウム層８１８とバック障壁層８１６との間に存在し得る。

【0137】

電子デバイス８００はまた、窒化ガリウム層８１８の上の窒化アルミニウム層８２０と、窒化アルミニウム層８２０の上の窒化アルミニウムガリウム層８２１とを有する、ヘテロエピタキシー構造を含む。一例において、層８２０は、任意の適切な化学量論の窒化アルミニウムであるか又はそれを含む。一例において、窒化アルミニウム層８２０は、窒化ガリウム層８１８の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウム層８２０と窒化ガリウム層８１８との間に存在し得る。この例又は別の例において、層８２１は、任意の適切な化学量論の窒化アルミニウムガリウムであるか又はそれを含む。一例において、窒化アルミニウムガリウム層８２１は、窒化アルミニウム層８２０の上側又は頂部側上に直接延在し、それに接する。別の例において、例えば、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、窒化アルミニウムガリウム層８２１と窒化アルミニウム層８２０との間に存在し得る。窒化アルミニウムガリウム層８２１と窒化アルミニウム層８２０との界面におけるヘテロ接合は、二次元電子ガス領域８２２を形成する。一例において、層８２０及び８２１を含むヘテロエピタキシー構造は、１０～３０ｎｍの総厚８２３を有する。電子デバイス８００はまた、図示される実装において、デプリーションモードハイサイドの第１のトランジスタ８０１とデプリーションモードローサイドの第２トランジスタ８０２とを含む、１つ又は複数のトランジスタを含む。

【0138】

種々のバッファ層及びヘテロエピタキシー構造の層は、一例において、エピタキシャル成長堆積プロセス、例えば、構成層を形成する変数及び材料が全体にわたって変化する或る連続エピタキシャル堆積プロセスを、及び／又は、２つ又はそれ以上の順次的なエピタキシャル堆積プロセスを用いて、一例において約５．１μｍの総厚で製造される。デプリーションモードトランジスタ８０１において、層８２０及び８２１を含むヘテロエピタキシー構造は、約１０～３０ｎｍの総厚を有し、エンハンスメントモードトランジスタ８０２におけるヘテロエピタキシー構造は、約１０～２０ｎｍの総厚を有する。一例において、窒化アルミニウム層８２０は約１０Å（１ｎｍ）の厚みを有し、窒化アルミニウムガリウム層８２１は約２０ｎｍの厚みを有する。図示される例において、窒化ガリウム層８１８は、約０．１～１．０μｍの厚みを有する。一例において、窒化アルミニウムガリウム層８２１は、約２６％のアルミニウム濃度を有する。

【0139】

電子デバイス８００は、窒化アルミニウムガリウム層８２１の上のドープされた窒化ガリウム構造８２４を有する正孔注入器構造８２６を含む。また、正孔注入器構造８２６は、ドープされた窒化ガリウム構造８２４の部分的に上にあり、それに接する、コンタクト又はビアとして形成された導電性構造８２５を含む。一例において、ドープされた窒化ガリウム構造８２４は、ｐ型不純物（マグネシウム又は他のｐ型不純物を含む、ｐ－ＧａＮ）が注入された任意の適切な化学量論の窒化ガリウムであるか又はそれを含む。一例において、ドープされた窒化ガリウム構造８２４は、窒化アルミニウムガリウム層８２１の上側又は頂部側上に直接延在し、それに接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、ドープされた窒化ガリウム構造８２４と窒化アルミニウムガリウム層８２１との間に存在し得る。一例において、ｐドープされた窒化ガリウム層８２４は、マグネシウムドーパントを含み、一実装において約７０ｎｍなど、５０～２００ｎｍの厚みを有する。導電性構造８２５は、タングステン、銅、アルミニウム、又は他の導電性金属であるか又はそれを含む。電子デバイス８００は更に、トランジスタ８０１と８０２との間で、窒化アルミニウムガリウム層８２１、窒化アルミニウム層８２０、窒化ガリウム層８１８、及びバック障壁層８１６を介して下方に延在し、部分的に窒化ガリウム層８１４内に延在する、任意の適切な化学量論の二酸化ケイ素などの絶縁構造８２８を含む。この例又は別の例において、トランジスタ８０１とトランジスタ８０２との間の絶縁は、注入（図示せず）によって行われる。

【0140】

電子デバイス８００はまた、例えば、窒化ケイ素又は二酸化ケイ素を含む第１のプリメタル誘電体（例えば、ＰＭＤ）層８３０を備えるメタライゼーション構造を含み、導電性構造８２５を含む様々な導電性金属構造がその中に形成される。一例において、導電性構造８２５は、ドープされた窒化ガリウム構造８２４の上側又は頂部側の少なくとも一部の上に直接延在し、ドープされた窒化ガリウム構造８２４の上側又は頂部側の少なくとも一部に接する。別の例において、製造処理による不純物又はアーティファクト又は残留材料などの他の材料が、導電性構造８２５とドープされた窒化ガリウム構造８２４との間に存在し得る。

【0141】

また、ＰＭＤ層又はレベルは、第１のトランジスタ８０１の第１のドレインコンタクト又は電極８３１と、第１のトランジスタ８０１の第１のソースコンタクト又は電極８３２と、第１のトランジスタ８０１の第１のゲートコンタクト又は電極８３４とを含む。ＰＭＤ層又はレベルは更に、第２のトランジスタ８０２の第２のドレインコンタクト又は電極８３５と、第２のトランジスタ８０２の第２のソースコンタクト又は電極８３６と、第２のトランジスタ８０２の第２のゲートコンタクト又は電極８３８と、ＰＭＤ層８３０を介して延在し、第２のメタライゼーション構造レベルにおいて配路するための様々なトランジスタ端子の電気的相互接続を提供する、１つ又は複数の導電性コンタクト又はビア８３９とを含む。それぞれの第１及び第２のトランジスタ８０１及び８０２の導電性ドレイン及びソースコンタクト８３１、８３５、８３２、８３６は、ヘテロエピタキシー構造８２０、８２１内に部分的に延在し、それぞれの第１及び第２のトランジスタ８０１及び８０２の導電性ゲートコンタクト８３４及び８３８は、ヘテロエピタキシー構造８２０、８２１上に延在し、それらに接する。

【0142】

図８における電子デバイス８００は更に、１つ又は複数の導電性配路特徴８５１（例えば、アルミニウム、銅など）を有する誘電体層８５０（例えば、窒化ケイ素又は二酸化ケイ素）を備える第２のメタライゼーション構造レベルを含み、これは、例えば、ドレイン、ソース、及びゲート接続及び関連する信号の配路を、互いに、及び／又は導電性ボンドパッドに、又は、他の外部に露出された導電性特徴に提供するためのものであり、それにより、トランジスタ８０１及び８０２が、例えば、パッケージ化された電子デバイス内のピン又はパッドなどの、集積回路リードへのボンドワイヤ又はリードフレーム電気的接続を用いて、他の回路要素と電気的に相互接続され得る。

【0143】

この例における第１のトランジスタ８０１は、第１のドレイン端子又はリード８６１（Ｄ１）と、第１のゲート端子又はリード８６２（Ｇ１）と、第１のソース端子又はリード８６３（Ｓ１）とを有する。第２のトランジスタ８０２は、第２のドレイン端子又はリード８６４（Ｄ２）と、第２のゲート端子又はリード８６５（Ｇ２）と、第２のソース端子又はリード８６６（Ｓ２）と
を有し、端子は、一例において、パッケージング後に完成した電子デバイス８００の導電性リードに電気的に結合される。図８の電子デバイス８００において、第１及び第２のトランジスタ８０１及び８０２はエンハンスメントモードトランジスタであり、第１及び第２のゲート８６２及び８６５（Ｇ１及びＧ２）は、ヘテロエピタキシー構造８２０、８２１のＡｌＧａＮ層８２１の上のそれぞれのｐドープＧａＮ構造８２４上に延在し、それに接する、それぞれのゲートコンタクト構造８３４及び８３８を含む。

【0144】

図示される例において、第１のドレイン８６１、Ｄ１は、ヘテロエピタキシー構造８２０、８２１内に部分的に延在し、第１のゲート８６２、Ｇ１は、ヘテロエピタキシー構造８２０、８２１の上でそれぞれのｐドープＧａＮ構造８２４の上に延在し、それに接し、第１の方向（例えば、図の「Ｘ」方向）に沿って第１のドレイン８６１、Ｄ１から横方向に離間されている。第１のソース８６３、Ｓ１は、ヘテロエピタキシー構造８２０、８２１内に部分的に延在し、第１の方向Ｘに沿って第１のゲート８６２、Ｇ１から横方向に離間されている。第２のドレイン８６４、Ｄ２は、ヘテロエピタキシー構造８２０、８２１内に部分的に延在し、図８における導電性配路特徴８５１によって第１のソース８６３、Ｓ１に結合されて、スイッチングノードＳＷを形成する。第２のゲート８６５、Ｇ２は、ヘテロエピタキシー構造８２０、８２１上のそれぞれのｐドープＧａＮ構造８２４上に延在し、それに接し、第１の方向Ｘに沿って第２のドレイン８６４、Ｄ２から横方向に離間されている。第２のソース８６６、Ｓ２は、ヘテロエピタキシー構造８２０、８２１内に部分的に延在し、第１の方向Ｘに沿って第２のゲート８６５、Ｇ２から横方向に離間されている。

【0145】

正孔注入器構造８２６は、この例では、第１の方向Ｘに沿って第１のゲート８６２（Ｇ１）と第１のソース８６３（Ｓ１）との間で、それらから横方向に離間されている。更に、この例のメタライゼーション構造は、正孔注入器構造８２６を第１のゲート８６２（Ｇ１）に電気的に結合する。動作において、第１のトランジスタ８０１がオンになると、正孔注入器構造８２６は、正孔をＧａＮ層８１８内に下方に注入するように動作する。別の実装において、正孔注入器構造８２６の導電性構造８２５は、例えば、第１のトランジスタ８０１をオンにするために第１のゲート８６２（Ｇ１）が電力供給されるとき、正の電圧信号を正孔注入器構造８２６に選択的に提供するために、制御電圧ノード（図示せず）に結合される。この例における第１及び第２のトランジスタ８０１及び８０２はデプリーションモードトランジスタであり、第１及び第２のゲート８６２及び８６５（Ｇ１及びＧ２）は、ヘテロエピタキシー構造８２０、８２１のＡｌＧａＮ層８２１上に延在し、それに接する、それぞれのゲートコンタクト構造８３４及び８３８を含む。この例では、正孔注入器構造８２６の導電性構造８２５は、第１のゲート８６２（Ｇ１）に結合される。メタライゼーション構造は、第１のソース８６３（Ｓ１）を第２のドレイン８６４（Ｄ２）に電気的に結合する導電性配路特徴８５１を含む。動作において、第１トランジスタ８０１がオンにされ、第１のドレインＤ１が基板８０４及び第１のゲート８６２に対して高電圧であるとき、Ｇ１は、第１トランジスタ８０１の閾値電圧より高い電圧であり、図８に８７０で示されるように、窒化ガリウム層８１８の頂部側及び頂部側付近に電子が形成される。正孔注入器構造８２６の導電性構造８２５における電圧は、ｐドープされた窒化ガリウム構造８２４からの正孔の注入を引き起こす。注入された正孔は、第１のトランジスタ８０１に対する垂直電界バック
ゲート効果を緩和するために、図８に８７２で示される、バック障壁層８１６の界面８１５に近接する窒化ガリウム層８１８の底部側又はその付近のバッファ内に正孔層を形成する。

【0146】

ここで図９～図２１を参照すると、図９は、更なる態様に従った電子デバイスを作製する例示の方法９００を示し、図１０～図２０は、方法９００に従った製造処理を受けている図１の電子デバイス１００の部分側面図を示し、図２１は、完成したパッケージ化された電子デバイス１００の斜視図を示す。方法９００は、シリコンウエハ、ＳＯＩウエハなどの開始基板から始まる。上述の電子デバイスの例２００、３００、４００、５００、６００、７００、及び８００のうちの１つ又は複数を製作するために、同様の処理を用いることができる。

【0147】

９０１において、１つ又は複数のエピタキシャル堆積プロセスが実施され、これは、図１におけるＡｌＮ層１０６、バッファ構造１０８、並びに層１１４、１１６、及び１１８を形成することを含む。９０２において、基板の上に窒化アルミニウム層が形成される。図１０は、エピタキシャル堆積プロセス１０００を用いて、上述の電子デバイス１００における窒化アルミニウム層１０６をシリコン基板１０４の上側表面の上に堆積する一例を示す。一例において、プロセス１０００は、１０００～１１５０℃の温度で窒化アルミニウムを３００～６００ｎｍの厚みまで堆積することを含む。

【0148】

方法９００は、窒化アルミニウム層１０６上に多層組成傾斜窒化アルミニウムガリウムスタック１０８を形成することを含む、９０３におけるバッファ形成で継続する。９０３での多層組成傾斜窒化アルミニウムガリウムスタック形成は、一例において、９０４において、窒化アルミニウム層１０６の上に第１の窒化アルミニウムガリウムサブ層を形成する第１のエピタキシャル堆積プロセスを実施することを含む。図１１は、第１の窒化アルミニウムガリウムサブ層１１１を窒化アルミニウム層１０６の上に堆積するエピタキシャル堆積プロセス１１００が実施される一例を示す。一例において、プロセス１１００は、９００～１１００℃のプロセス温度で、６０～７０％のアルミニウム含有量を有する第１の窒化アルミニウムガリウムサブ層１１１を３００～６００ｎｍの厚みまで堆積する。また、一例において、プロセス１１００は、エタン、ヘキサン、又は他の外因性炭素源ガスを用いて、１Ｅ１７～１Ｅ１８原子／ｃｍ^３の炭素濃度を有する第１の窒化アルミニウムガリウムサブ層１１１を形成する。

【0149】

方法９００は、９０６において、第１の窒化アルミニウムガリウムサブ層１１１の上に第２の窒化アルミニウムガリウムサブ層１１２を形成する第２のエピタキシャル堆積プロセスを実施することで継続する。図１２は、９００～１１００℃のプロセス温度を用いて４０～５０％のアルミニウム含有量を有する第２の窒化アルミニウムガリウムサブ層１１２を１.４～１.８μｍの厚みまで堆積する、第２のエピタキシャル堆積プロセス１２００が実施される一例を示す。一実装において、プロセス１２００は、エタン、ヘキサン、又は他の外因性炭素源ガスを用いて、１Ｅ１７～１Ｅ１９原子／ｃｍ^３の炭素濃度を有する第２の窒化アルミニウムガリウムサブ層１１２を形成する。

【0150】

方法９００は、９０８において、第２の窒化アルミニウムガリウムサブ層１１２の上に第３の窒化アルミニウムガリウムサブ層１１３を形成する、第３のエピタキシャル堆積プロセスを実施することで継続する。図１３は、１０００～１１００℃のプロセス温度を用いて２０～３０％のアルミニウム含有量を有する第３の窒化アルミニウムガリウムサブ層１１３を１.４～２.０μｍの厚みまで堆積する、第３のエピタキシャル堆積プロセス１３００が実施される例を示す。また、一実装において、プロセス１３００は、エタン、ヘキサン、又は他の外因性炭素源ガスを用いて、１Ｅ１７～１Ｅ１９原子／ｃｍ^３の炭素濃度を有する第３の窒化アルミニウムガリウムサブ層１１３を形成する。

【0151】

方法９００は、９１０において、外因性炭素源ガスを用いて窒化ガリウム層を堆積するエピタキシャル堆積プロセスを実施することで継続する。図１４は、多層組成傾斜窒化アルミニウムガリウムスタック１０８の第３の窒化ガリウムサブ層１１３の頂部側の上に窒化ガリウム層１１４を堆積する、エピタキシャル堆積プロセス１４００が実施される例を示す。一例において、プロセス１４００は、炭素ドープされた窒化ガリウム層１１４を、ヘキサン、又は他の外因性炭素ガスを用いて９００～１０５０℃のプロセス温度で０.５～１.０μｍの厚みまで堆積させて、１Ｅ１８～１Ｅ２０原子／ｃｍ^３の炭素濃度を有する窒化ガリウム層１１４を提供する。

【0152】

方法９００は、９１１において、バッファ構造１０６、１０８、１１４上に窒化アルミニウムガリウムバック障壁層１１６を形成することで継続する。別の例において、９１１における処理は、バッファ構造上に、窒化アルミニウムガリウム、窒化アルミニウム、インジウム窒化アルミニウム、又は窒化インジウムアルミニウムガリウムバック障壁層１１６９を形成する。図１５は、窒化ガリウム層１１４の頂部側に窒化アルミニウムガリウムバック障壁層１１６を、例えば２０ｎｍ～５μｍなど、数十ｎｍ～数μｍの厚み１１７まで堆積する、エピタキシャル堆積プロセス１５００が実施される例を示す。

【0153】

方法９００は、図９の９１２において、バック障壁層１１６の頂部側の上に（例えば、直接その上に）窒化ガリウム層１１８を形成することで継続する。図１６は、１Ｅ１５～１Ｅ１７原子／ｃｍ^３の真性炭素ドーピングを用いて、９５０～１０５０℃のプロセス温度で０．１～１．０μｍの厚み１１９までバック障壁層１１６上に窒化ガリウム層１１８を堆積する、エピタキシャル堆積プロセス１６００が実施される一例を示す。

【0154】

方法９００は、窒化ガリウム層１１８上にヘテロエピタキシー構造１２０、１２１を形成する９１４で継続する。一例は、図１７に示すように、プロセス１７００を用いて窒化ガリウム層１１８の頂部側の上に９１６において窒化アルミニウム層１２０を形成することを含む。一例において、プロセス１７００は、９００～１１００℃のプロセス温度で約１０Å（１ｎｍ）の厚みまで窒化アルミニウム層１２０を堆積する。９１８において、図１８に示すエピタキシャル堆積プロセス１８００を用いて、窒化アルミニウム層１２０の上に窒化アルミニウムガリウム層１２１が形成される。一例において、プロセス１８００は、９００～１１００℃のプロセス温度で１０～３０ｎｍの厚みまで窒化アルミニウムガリウム層１２１を形成する。ヘテロエピタキシー構造１２０、１２１は、一例において、１０～３０ｎｍの厚み１２３を有する。

【0155】

図９における９００は更に、９２０において、正孔注入器構造１２６のためのヘテロエピタキシー構造１２０、１２１の窒化アルミニウムガリウム層１２１の上のｐドープされた窒化ガリウム層１２４を、及び任意選択で、任意の含まれるエンハンスメントモードトランジスタの１つ又は複数のゲートのための別個のｐドープされた窒化ガリウムパターン化構造（例えば、上記の図２、４、６、及び８）を、形成及びパターン化することを含む。図１９は、エンハンスメントモードトランジスタ１０２のゲートのために、窒化アルミニウムガリウム層１２１の一部の上にｐドープされた窒化ガリウム層１２４を形成するプロセス１９００が実施される一例を示す。プロセス１９００は、ウエハの頂部にわたるドープされた窒化ガリウム層を堆積することと、それに続く、ウエハの正孔注入器構造１２６及び任意の所望のエンハンスメントモードトランジスタゲート領域のための将来のｐドープされた窒化ガリウム構造又は構造１２４を覆うエッチングマスクを形成及びパターン化することと、図３５に示されるように、パターン化されたｐドープされた窒化ガリウム構造１２４を残すように、露出された窒化ガリウム材料をエッチングすることとを含むことができる。

【0156】

方法９００は更に、ゲート、ドレイン及びソース、及び他の導電性構造（例えば、上記の図１の１２５、１３１、１３２、１３４、１３５、１３６及び１３８、並びに９２２におけるメタライゼーション及び他のバックエンド処理）を形成することを含む。図２０は、図１に関連して上述したメタライゼーション構成を形成するメタライゼーションプロセス２０００を有する一例を示す。一例において、９２２における導電性構造の形成は、正孔注入器構造１２６の導電性構造１２５を第１のトランジスタ１０１の導電性ゲートコンタクト１３４に電気的に結合するメタライゼーション構造を形成すること９２４を含む。この例又は別の例において、９２２における処理は、第１のトランジスタ１０１の導電性ソースコンタクト１３２を第２のトランジスタ１０２の導電性ドレインコンタクト１３５に電気的に結合するメタライゼーション構造を形成することを含む。これら又は別の例において、９２２における処理は、第１のトランジスタ１０１の導電性ドレインコンタクト１３１に接続された正孔注入器構造１２６の導電性構造１２５を形成することを含む。プロセス９００は更に、例えば、処理されたウエハの個々のダイ部分を個片化又は分離することと、リードフレーム、モールド構造、システムオンモジュールパッケージング、チップオンダイパッケージング、導電性特徴を有する基板、又はそれらの組合せなどの任意の適切なパッケージング構造を用いて個々のダイをパッケージングすることとを含む、９２６におけるパッケージングを含み、それにより、トランジスタ１０１及び／又は１０２を単独で又は他の回路（図示せず）とともに含む集積回路などの完成電子デバイスを提供する。方法９００はまた、９２８における最終デバイス試験を含む。図２１は、例示の第１及び第２のトランジスタ１０１及び１０２の端子への電気的接続のために、半導体ダイと導電性リード１６１～１６６の一部とを囲むモールドパッケージ構造２１００を有する、完成したパッケージ化された電子デバイス１００の斜視図を示す。

【0157】

説明される例は、特に高電圧の応用例におけるハイサイドスイッチについて、バックゲート効果に対処し、ＲＤＳＯＮを緩和しながら、スイッチング周波数を最小限の寄生インダクタンスで増加させ、全体の面積を減少させることによって、ＧａＮ ＦＥＴの利点を促進するためのハイサイドＦＥＴ及びローサイドＦＥＴのモノリシック集積のための解決策を提供する。正孔注入器構造及びバックバッファ層は、（例えば、ｐ－ＧａＮゲート又はｐ－ＧａＮダイオードを提供するための構造を用いて）正孔注入を提供して、バッファ内に正孔層を形成し、これが垂直Ｅ電界効果を遮蔽する（バックゲート効果なし）。記載された構造及び技術は、基板分離を伴わないハイサイド及びローサイドＧａＮ ＦＥＴのモノリシック集積を容易にし、正孔注入及びＡｌＧａＮ又は他のバック障壁が、バッファ内の正孔層の形成を可能にし、これがバックゲート効果を遮蔽する。絶縁構造（例えば、上記の図１の１２８）は、ハイサイドＦＥＴとローサイドＦＥＴとの間の正孔層を絶縁する。ＡｌＧａＮバック障壁バッファエピ層における正孔注入を備える実装において、基板バイアス効果は、おおむね又は完全に遮蔽され、チャネル導電性（例えば、ハイサイドＲＤＳＯＮ）は、－５００Ｖまで垂直Ｅの影響を受けない。この解決策は、シリコンオンインシュレータ（ＳＯＩ）ウエハ及びディープトレンチ絶縁（ＤＴＩ）を用いる基板絶縁に関連する、プロセスの複雑さの増加及び製造コストの増加を回避する、コスト効率の高いモノリシックアプローチを提供する。また、記載された例は、埋め込み酸化物中の低い熱伝導率によって引き起こされるＳＯＩ／ＤＴＩアプローチの接合温度効果を回避する。この点において、記載された例は、特別な基板やディープトレンチ絶縁を必要とせず、バックゲート効果が、熱的性能における不利益なしに制御又は排除され得る。

【0158】

上記の例は、本開示の様々な態様の幾つかの可能な実装の単なる例示であり、本明細書及び添付の図面を読んで理解すれば、同等の変形及び／又は改変が他の当業者に想起されよう。本発明の特許請求の範囲内で、説明した例に改変が成され得、他の実装も可能である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【外国語明細書】