特開 2023-94548 発光表示装置およびこれを用いたマルチスクリーン表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023094548

(43)【公開日】2023-07-05

(54)【発明の名称】発光表示装置およびこれを用いたマルチスクリーン表示装置

(51)【国際特許分類】

   G09F 9/40 20060101AFI20230628BHJP

   G09F 9/30 20060101ALI20230628BHJP

   H10K 50/10 20230101ALI20230628BHJP

   H05B 33/14 20060101ALI20230628BHJP

   H10K 59/10 20230101ALI20230628BHJP

   H05B 33/04 20060101ALI20230628BHJP

   H05B 33/02 20060101ALI20230628BHJP

【ＦＩ】

G09F9/40 301

G09F9/30 309

G09F9/30 365

G09F9/30 330

G09F9/30 338

H05B33/14 A

H05B33/14 Z

H01L27/32

H05B33/04

H05B33/02

【審査請求】有

【請求項の数】23

【出願形態】ＯＬ

(21)【出願番号】P 2022179761

(22)【出願日】2022-11-09

(31)【優先権主張番号】10-2021-0186120

(32)【優先日】2021-12-23

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】501426046

【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】キム， スビン

(72)【発明者】

【氏名】チャン， ヨンイン

(72)【発明者】

【氏名】カン， キョンヨン

【テーマコード（参考）】

3K107

5C094

【Ｆターム（参考）】

3K107AA01

3K107AA05

3K107BB01

3K107CC41

3K107CC42

3K107EE04

3K107EE46

3K107GG53

5C094AA14

5C094BA03

5C094BA27

5C094DA02

5C094DA07

5C094DB01

5C094DB02

(57)【要約】      （修正有）

【課題】境界部分の画像の不連続性を改善するマルチスクリーン表示装置を提供するを提供する。
【解決手段】発光表示装置１０は、基板１００の縁部分に沿って配置され、金属ラインを含む少なくとも１つのダム１０４を含むダム部、発光素子層を覆うように配置され、ダム部によって少なくとも４つの側面が取り囲まれる有機封止層を含む封止層、少なくとも１つのダムと重畳されるように配置され、複数の画素駆動ラインに連結された複数のスイッチング回路部、および基板の一側縁部分に配置され、複数の画素駆動ラインおよび少なくとも１つのダムの金属ラインと電気的に結合された複数の前面パッドを含む前面パッド部を含み、複数のスイッチング回路のそれぞれは、少なくとも１つのダムの金属ラインと電気的に結合されたゲート電極を含む第１および第２スイッチング回路を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

基板と、
前記基板上に配置された複数の画素駆動ラインおよび前記複数の画素駆動ラインに連結された複数の画素を含む表示部と、
前記表示部に配置された自発光素子を含む発光素子層と、
前記基板の縁部分に沿って配置され、金属ラインを含む少なくとも１つのダムを含むダム部と、
前記発光素子層を覆うように配置され、前記ダム部によって少なくとも４つの側面が取り囲まれる有機封止層を含む封止層と、
前記少なくとも１つのダムと重畳されるように配置され、前記複数の画素駆動ラインに連結された複数のスイッチング回路部と、
前記基板の一側縁部分に配置され、前記複数の画素駆動ラインおよび前記少なくとも１つのダムの金属ラインと電気的に結合された複数の前面パッドを含む前面パッド部と、を含み、
前記複数のスイッチング回路部のそれぞれは、前記少なくとも１つのダムの金属ラインと電気的に結合されたゲート電極を含む第１および第２スイッチング回路を含む、発光表示装置。

【請求項2】

前記複数のスイッチング回路部のそれぞれは、前記基板と前記少なくとも１つのダムとの間に配置された、請求項１に記載の発光表示装置。

【請求項3】

前記複数のスイッチング回路部のそれぞれは、前記複数の画素のうち前記基板の第１縁部分に配置された複数の最外郭画素のそれぞれに配置された、請求項１に記載の発光表示装置。

【請求項4】

前記少なくとも１つのダムの金属ラインは、前記複数の前面パッドのうちの少なくとも１つと電気的に連結された、請求項１に記載の発光表示装置。

【請求項5】

前記ダム部は、前記表示部を取り囲むように互いに平行に配置され、前記金属ラインをそれぞれ含む第１～第３ダムを含み、
前記複数のスイッチング回路部のそれぞれは、第３スイッチング回路をさらに含み、
前記第１スイッチング回路は、前記第１ダムと重畳されるように配置され、前記第１ダムの金属ラインと連結された前記ゲート電極を含み、
前記第２スイッチング回路は、前記第２ダムと重畳されるように配置され、前記第２ダムの金属ラインと連結された前記ゲート電極を含み、
前記第３スイッチング回路は、前記第３ダムと重畳されるように配置され、前記第３ダムの金属ラインと連結されたゲート電極を含む、請求項１に記載の発光表示装置。

【請求項6】

前記複数のスイッチング回路部のそれぞれは、前記複数の画素駆動ラインのうち互いに隣接して配置された奇数番目データライン、レファレンス電圧ライン、および偶数番目データラインに連結され、
前記第１スイッチング回路は、前記奇数番目データラインと電気的に結合された第１電極、および前記レファレンス電圧ラインと電気的に結合された第２電極をさらに含み、
前記第２スイッチング回路は、前記偶数番目データラインと電気的に結合された第１電極、および前記レファレンス電圧ラインと電気的に結合された第２電極をさらに含み、
前記第３スイッチング回路は、前記奇数番目データラインと電気的に結合された第１電極、および前記偶数番目データラインと電気的に結合された第２電極をさらに含む、請求項５に記載の発光表示装置。

【請求項7】

前記ダム部は、少なくとも４つの側面で前記表示部を取り囲むように互いに平行に配置され、前記金属ラインをそれぞれ有する第１および第２ダムを含み、
前記第１スイッチング回路は、前記第１ダムと重畳されるように配置され、前記第１ダムのそれぞれの金属ラインと連結された前記ゲート電極を含み、
前記第２スイッチング回路は、前記第２ダムと重畳されるように配置され、前記第２ダムの金属ラインと連結された前記ゲート電極を含む、請求項１に記載の発光表示装置。

【請求項8】

前記複数のスイッチング回路部のそれぞれは、前記複数の画素駆動ラインのうち互いに隣接して配置された奇数番目データライン、レファレンス電圧ライン、および偶数番目データラインに連結され、
前記第１スイッチング回路は、前記奇数番目データラインと電気的に結合された第１電極、および前記レファレンス電圧ラインと電気的に結合された第２電極をさらに含み、
前記第２スイッチング回路は、前記偶数番目データラインと電気的に結合された第１電極、および前記レファレンス電圧ラインと電気的に結合された第２電極をさらに含む、請求項７に記載の発光表示装置。

【請求項9】

前記ダム部は、前記表示部を取り囲むように配置され、前記金属ラインを含むダムを含み、
前記第１スイッチング回路は、前記ダムと重畳されるように配置され、前記ダムの金属ラインと連結された前記ゲート電極を含み、
前記第２スイッチング回路は、前記ダムと重畳されるように前記第１スイッチング回路に平行に配置され、前記ダムの金属ラインと連結された前記ゲート電極を含む、請求項１に記載の発光表示装置。

【請求項10】

前記複数のスイッチング回路部のそれぞれは、前記複数の画素駆動ラインのうち互いに隣接して配置された奇数番目データライン、レファレンス電圧ライン、および偶数番目データラインに連結され、
前記第１スイッチング回路は、前記奇数番目データラインと電気的に結合された第１電極、および前記レファレンス電圧ラインと電気的に結合された第２電極をさらに含み、
前記第２スイッチング回路は、前記偶数番目データラインと電気的に結合された第１電極、および前記レファレンス電圧ラインと電気的に結合された第２電極をさらに含む、請求項９に記載の発光表示装置。

【請求項11】

前記金属ラインにグラウンド電圧を供給する駆動回路部をさらに含む、請求項１に記載の発光表示装置。

【請求項12】

前記複数の前面パッドのそれぞれと重畳される複数の背面パッドを含む背面パッド部と、
前記複数の背面パッドと電気的に結合された複数のリンクラインを含むリンクライン部と、
前記複数のリンクラインと電気的に結合された複数の入力パッドを含む入力パッド部と、
前記入力パッド部に連結された駆動回路部と、
前記基板の外側面に隣接し、前記複数の前面パッドのそれぞれおよび前記複数の背面パッドのそれぞれに電気的に結合された複数のルーティングラインを含むルーティング部と、をさらに含む、請求項１に記載の発光表示装置。

【請求項13】

前記複数のスイッチング回路部のそれぞれは、前記複数の画素駆動ラインのうち互いに隣接して配置された奇数番目データライン、レファレンス電圧ライン、および偶数番目データラインに連結され、
前記駆動回路部は、
前記奇数番目データラインまたは前記偶数番目データラインに検査信号を出力する複数の信号出力回路を有するデータ駆動部、および前記検査信号に応じて前記第１および第２スイッチング回路のうちの少なくとも１つを介して前記レファレンス電圧ラインに流れる電流をセンシングするセンシング部を含む駆動集積回路と、
前記駆動集積回路に検査データを提供し、前記センシング部から提供されるセンシングデータに基づいて前記複数の信号出力回路のそれぞれのバイアス端子に入力されるバイアス電圧レベルを設定するタイミングコントローラと、を含む、請求項１２に記載の発光表示装置。

【請求項14】

前記タイミングコントローラは、
前記センシングデータに基づいて前記複数のルーティングラインのうちの２つ以上の間のショート有無を判断するか、または
前記センシングデータに基づいて前記複数のルーティングラインのうちデータラインに連結されたデータルーティングラインのライン抵抗値を生成し、生成されたライン抵抗値に基づいて前記バイアス電圧レベルを設定する、請求項１３に記載の発光表示装置。

【請求項15】

前記基板の他側の縁部分に配置され、前記少なくとも１つのダムの金属ラインと電気的に結合された少なくとも１つの前面補助パッドを含む前面補助パッド部と、
前記少なくとも１つの前面補助パッドと重畳される少なくとも１つの背面補助パッドを含む背面補助パッド部と、
前記少なくとも１つの前面補助パッドおよび前記少なくとも１つの背面補助パッドと電気的に結合された少なくとも１つの補助リンクラインを含む補助リンクライン部と、をさらに含み、
前記少なくとも１つの補助リンクラインは、前記複数の入力パッドのうちの少なくとも１つと電気的に結合された、請求項１２に記載の発光表示装置。

【請求項16】

前記少なくとも１つのダムは、
前記基板上に配置された第１ダムパターンと、
前記第１ダムパターン上に配置された第２ダムパターンと、
前記第２ダムパターン上に配置された第３ダムパターンと、を含み、
前記金属ラインは、前記第２ダムパターンと前記第３ダムパターンとの間に配置された、請求項１に記載の発光表示装置。

【請求項17】

前記少なくとも１つのダムは、前記第１ダムパターンの側面と前記第２ダムパターンとの間に実現されたアンダーカット領域をさらに含み、
前記自発光素子は、前記アンダーカット領域で分離された、請求項１６に記載の発光表示装置。

【請求項18】

前記少なくとも１つのダムの周辺に配置された複数の分離構造物を含む分離部をさらに含み、
前記複数の分離構造物のそれぞれは、
下部構造物と、
前記下部構造物に対して軒構造を有するように前記下部構造物上に配置された上部構造物と、を含み、
前記自発光素子は、前記軒構造によって分離された、請求項１に記載の発光表示装置。

【請求項19】

前記少なくとも１つのダムの周辺に配置された複数の分離構造物を含む分離部をさらに含み、
前記複数の分離構造物のそれぞれは、
下部構造物と、
前記下部構造物に対して軒構造を有するように前記下部構造物上に配置された上部構造物と、を含み、
前記複数の分離構造物のうちの少なくとも１つは、前記下部構造物と前記上部構造物との間に配置された金属構造物をさらに含み、
前記金属構造物は、前記下部構造物に対して軒構造を有するように前記下部構造物上に配置され、
前記分離部上に配置される前記自発光素子は、前記金属構造物の軒構造によって分離された、請求項１に記載の発光表示装置。

【請求項20】

前記複数の分離構造物のそれぞれは、前記複数の画素駆動ラインと交差し、
前記金属構造物は、前記複数の画素駆動ラインのうちの少なくとも１つの画素共通電圧ラインと電気的に結合された、請求項１９に記載の発光表示装置。

【請求項21】

前記基板と前記発光素子層との間に配置された平坦化層と、
前記基板と前記平坦化層との間に配置されたパッシベーション層と、
前記ダム部の内側領域に配置され、前記ダム部の内側領域で前記平坦化層および前記パッシベーション層を完全に貫通するように構成されたグルーブラインと、
前記グルーブラインに隣接した前記パッシベーション層の側面と前記グルーブラインに隣接した前記平坦化層の側面との間に実現されたアンダーカット領域と、をさらに含み、
前記グルーブラインと前記平坦化層の側面上に配置される前記自発光素子の一部は、前記アンダーカット領域によって互いに分離された、請求項１に記載の発光表示装置。

【請求項22】

第１方向および前記第１方向を横切る第２方向のうちの少なくとも１方向に沿って配置された複数の表示装置を含み、
前記複数の表示装置のそれぞれは、請求項１から２１のいずれか一項に記載の発光表示装置を含む、マルチスクリーン表示装置。

【請求項23】

前記複数の表示装置のそれぞれの発光表示装置において、前記複数の画素は、前記基板上に前記第１方向と前記第２方向に沿って配列され、
前記第１方向と前記第２方向のうちの少なくとも１方向に沿って隣接して第１表示装置と第２表示装置において、前記第１表示装置の最外郭画素の中心部と前記第２表示装置の最外郭画素の中心部との間の距離は、画素ピッチ以下であり、
前記画素ピッチは、隣接する２つの画素の中心部の間の距離である、請求項２２に記載のマルチスクリーン表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書は、発光表示装置およびこれを用いたマルチスクリーン表示装置に関するものである。

【背景技術】

【0002】

発光表示装置は、自己発光型表示装置であり、液晶表示装置とは異なり、別途の光源を必要としないので軽量薄型に製造可能である。また、発光表示装置は、低電圧駆動により消費電力の面で有利であるだけでなく、色相の実現、応答速度、視野角、コントラスト比にも優れるため、次世代表示装置として脚光を浴びている。

【0003】

発光表示装置は、２つの電極間に介在した発光素子を含む発光素子層の発光を通じて映像を表示する。ここで、発光素子での発光によって発生される光は、電極と基板などを通じて外部に放出され得る。

【0004】

発光表示装置は、映像を表示するように実現された表示パネルを含む。表示パネルは、画像を表示するための複数の画素を有する表示領域、表示領域上に配置された有機封止層を含む封止層、封止層の広がりを防止するダム、および表示領域を囲むベゼル領域を含むことができる。

【0005】

従来の発光表示装置は、表示パネルのわく（または縁部分）に配置されたベゼル領域を遮るためのベゼル（または器具物）を必要とし、ベゼル領域の幅によってベゼル幅（ｂｅｚｅｌ ｗｉｄｔｈ）が増加することがある。

【0006】

最近では、発光表示装置をブロック状に配列して大画面を実現するマルチスクリーン表示装置が実用化されている。

【0007】

しかし、従来のマルチスクリーン表示装置は、複数の発光表示装置のそれぞれのベゼル領域またはベゼルにより、隣接した発光表示装置の間にシーム（ｓｅａｍ）と呼ばれる境界部分が存在することになる。このような境界部分は、マルチスクリーン表示装置の画面全体に１つの映像を表示する際に、画像の断絶感（または不連続性）を与えるので映像の没入度を低下させる。

【発明の概要】

【発明が解決しようとする課題】

【0008】

したがって、本明細書は、背景技術の限界と短所による１つ以上の問題を実質的に解消する発光表示装置およびこれを含むマルチスクリーン表示装置を提供することを技術的課題とする。

【0009】

本明細書は、ゼロベゼル幅を有する発光表示装置およびこれを含むマルチスクリーン表示装置を提供することを技術的課題とする。

【0010】

本明細書は、ゼロベゼル幅を有しながら水分の透湿による自発光素子の信頼性低下を最小化するか、または減少させることができる発光表示装置およびこれを含むマルチスクリーン表示装置を提供することを技術的課題とする。

【0011】

本明細書は、前面パッドと後面パッドとを連結するルーティングラインの間の電気的ショートを検出することができる発光表示装置およびこれを含むマルチスクリーン表示装置を提供することを技術的課題とする。

【0012】

本明細書は、前面パッドと後面パッドとを連結するルーティングラインの抵抗偏差による画質低下を最小化するか、または減少させることができる発光表示装置およびこれを含むマルチスクリーン表示装置を提供することを技術的課題とする。

【0013】

本明細書は、ゼロベゼル幅を有しながら画素回路を静電気から保護することができる発光表示装置およびこれを含むマルチスクリーン表示装置を提供することを技術的課題とする。

【0014】

本明細書の例による解決しようとする課題は、上記の課題に限定されず、言及されていない他の課題は、下記の記載内容から、本明細書の技術思想が属する技術分野において通常の知識を有する者に明確に理解され得るだろう。

【0015】

本明細書の追加的な特徴、利点、および実施例は、以下の説明で部分的に説明され、部分的には本明細書から明確になり、それから提供される発明の概念の実施例によって学習されることができる。発明の概念の他の特徴、利点、および実施例は、本明細書に提供されるか、それから導出され得る説明、請求範囲だけでなく、添付された図面によって実現され達成され、達成され得る。

【課題を解決するための手段】

【0016】

本明細書の実施例に係る発光表示装置は、基板、基板上に配置された複数の画素駆動ラインおよび複数の画素駆動ラインに連結された複数の画素を含む表示部、表示部に配置された自発光素子を含む発光素子層、基板の縁部分に沿って配置され、金属ラインを含む少なくとも１つのダムを含むダム部、発光素子層を覆うように配置され、ダム部によって少なくとも４つの側面が取り囲まれる有機封止層を含む封止層、少なくとも１つのダムと重畳されるように配置され、複数の画素駆動ラインに連結された複数のスイッチング回路部、および基板の一側縁部分に配置され、複数の画素駆動ラインおよび少なくとも１つのダムの金属ラインと電気的に結合された複数の前面パッドを含む前面パッド部を含み、複数のスイッチング回路のそれぞれは、少なくとも１つのダムの金属ラインと電気的に結合されたゲート電極を含む第１および第２スイッチング回路を含む。

【0017】

本明細書の他の実施例に係るマルチスクリーン表示装置は、第１方向および第１方向を横切る第２方向のうちの少なくとも１方向に沿って配置された複数の表示装置を含み、複数の表示装置のそれぞれは、発光表示装置を含み、発光表示装置は、基板、基板上に配置された複数の画素駆動ラインおよび複数の画素駆動ラインに連結された複数の画素を含む表示部、表示部に配置された自発光素子を含む発光素子層、基板の縁部分に沿って配置され、金属ラインを含む少なくとも１つのダムを含むダム部、発光素子層を覆うように配置され、ダム部によって少なくとも４つの側面が取り囲まれる有機封止層を含む封止層、少なくとも１つのダムと重畳されるように配置され、複数の画素駆動ラインに連結された複数のスイッチング回路部、および基板の一側縁部分に配置され、複数の画素駆動ラインおよび少なくとも１つのダムの金属ラインと電気的に結合された複数の前面パッドを含む前面パッド部を含み、複数のスイッチング回路のそれぞれは、少なくとも１つのダムの金属ラインと電気的に結合されたゲート電極を含む第１および第２スイッチング回路を含む。

【0018】

本発明の他の実施例に係る発光表示装置は、基板上に配置された複数の画素駆動ラインおよび複数の画素駆動ラインに連結された複数の画素を含む表示部、表示部に配置された発光素子層、金属ラインを有する少なくとも１つのダムを含むダム部、少なくとも１つのダムと重畳されるように配置され、複数の画素駆動ラインに連結された複数のスイッチング回路部、複数の画素駆動ラインと少なくとも１つのダムの金属ラインに電気的に連結された複数の前面パッドを含む前面パッド部分を含み、複数のスイッチング回路のそれぞれは、少なくとも１つのダムの金属ラインと電気的に結合されたゲート電極を含む。

【0019】

上で言及した課題の解決手段以外の本明細書の様々な形態に係る具体的な事項は、以下の記載内容および図面に含まれている。

【発明の効果】

【0020】

本明細書の解決手段によれば、ゼロベゼル幅を有する発光表示装置およびこれを含むマルチスクリーン表示装置を提供することができる。

【0021】

本明細書の解決手段によれば、ゼロベゼル幅を有しながら水分（または湿気）の透湿による自発光素子の信頼性低下を最小化するか、または減少させることができる発光表示装置およびこれを含むマルチスクリーン表示装置を提供することができる。

【0022】

本明細書の解決手段によれば、前面パッドと後面パッドとを連結するルーティングラインの間の電気的ショートを検出することができる発光表示装置およびこれを含むマルチスクリーン表示装置を提供することができる。

【0023】

本明細書の解決手段によれば、前面パッドと後面パッドとを連結するルーティングラインの抵抗偏差による画質低下を最小化するか、または減少させることができる発光表示装置およびこれを含むマルチスクリーン表示装置を提供することができる。

【0024】

本明細書の解決手段によれば、ゼロベゼル幅を有しながら画素回路を静電気から保護することができる発光表示装置およびこれを含むマルチスクリーン表示装置を提供することができる。

【0025】

本明細書の解決手段によれば、映像を断絶感なしに表示することができるマルチスクリーン表示装置を提供することができる。

【0026】

本明細書の前述の説明および以下の詳細な説明の両方は、例示的で説明的であり、特許請求の範囲に記載された開示のさらなる説明を提供するために理解されるべきである。

【図面の簡単な説明】

【0027】

本明細書の追加理解を提供するために含まれ、本明細書に統合され、その一部を構成する添付図面は、本明細書の態様及び実施態様を例示し、説明と共に本明細書の原理を説明する役割をすることができる。

【0028】

【図1】本明細書の一実施例に係る発光表示装置を示す平面図である。

【図2】本明細書の一実施例に係る発光表示装置を示す背面斜視図である。

【図3A】図１に示す一実施例に係る１つの画素を示す図である。

【図3B】図１に示す他の実施例に係る１つの画素を示す図である。

【図3C】図１に示すさらに他の実施例に係る１つの画素を示す図である。

【図4】図１に示す「Ｂ１」部の概略拡大図である。

【図5】図１および図４に示す１つの画素に対する等価回路図である。

【図6】図１および図４に示すゲート駆動回路を示す図である。

【図7】本明細書の一実施例に係る発光表示装置で、複数のスイッチング回路部を説明するための図である。

【図8】図７に示す第１パッド部、１つのスイッチング回路部およびダム部を示す図である。

【図9】図２および図８に示す線Ｉ－Ｉ’についての断面図である。

【図10】図９に示す「Ｂ２」の拡大図である。

【図11】図９に示す「Ｂ３」の拡大図である。

【図12】図２および図８に示す線ＩＩ－ＩＩ’についての断面図である。

【図13】本明細書の他の実施例に係る第１および第２パッド部およびルーティング部を説明するための図である。

【図14】本明細書の他の実施例に係る発光表示装置を示す平面図である。

【図15】本明細書の他の実施例に係る発光表示装置を示す背面図である。

【図16】本明細書の一実施例に係るスイッチング回路部、駆動集積回路およびタイミングコントローラを概略的に示す図である。

【図17】本明細書の他の実施例に係る複数のスイッチング回路部を説明するための図である。

【図18】図１７に示す線ＩＩＩ－ＩＩＩ’についての断面図である。

【図19】本明細書の他の実施例に係るスイッチング回路部、駆動集積回路およびタイミングコントローラを概略的に示す図である。

【図20】本明細書のさらに他の実施例に係る複数のスイッチング回路部を説明するための図である。

【図21】図２０に示す線ＩＶ－ＩＶ’についての断面図である。

【図22】図２０に示す線Ｖ－Ｖ’についての断面図である。

【図23】本明細書のさらに他の実施例に係るスイッチング回路部、駆動集積回路およびタイミングコントローラを概略的に示す図である。

【図24】本明細書の一実施例によるマルチスクリーン表示装置を示す図である。

【図25】図２４に示した線ＶＩ―ＶＩ’の断面図である。

【発明を実施するための形態】

【0029】

本明細書の実施例を詳細に参照し、その例は添付図面に例示できる。以下の説明で、よく知られた機能または構成の具体的な説明が本明細書の要旨を不必要に曇らせる場合、その具体的な説明は、簡潔さのために省略することができる。説明された段階および/または動作の進行は、一例示的なものだが、段階および/または動作の順序は、本明細書に記載されたものに限定されず、特定の順序で必ず発生する段階および/または動作を除いて変更され得る。

【0030】

特に明記しない限り、同一の参照符号は、これらが異なる図面に図示されていても、全体的に類似の構成要素を指すことができる。１つ以上の実施例で、異なる図面で同一の構成要素（または同一の名前を有する構成要素）は、特に明記しない限り、同一または実質的に同一の機能および特性を有することができる。以下の説明で使用される構成要素のそれぞれの名称は、便宜上選択されたもので、実際の製品とは異なり得る。

【0031】

本明細書の利点および特徴とそれらを達成する方法は添付図面に基づいて詳細に後述する多様な例を参照すると明らかになるであろう。しかし、本明細書は以下で開示する一実施例に限定されるものではなく、互いに異なる多様な形態に実現可能であり、本明細書の一実施例等はただ本明細書の開示を完全にし、本明細書の技術思想が属する技術分野で通常の知識を有する者に技術思想の範疇を完全に知らせるために提供するものであり、本明細書の技術思想は請求範囲の範疇によって定義されるだけである。

【0032】

本明細書の一実施例を説明するための図面に開示した形状、サイズ、比率、角度、個数などは例示的なものなので、本明細書が図示の事項に限定されるものではない。明細書全般にわたって同じ参照符号は同じ構成要素を示す。また、本明細書の説明において、関連した公知の技術についての具体的な説明が本明細書の要旨を不必要にあいまいにする可能性があると判断される場合、その詳細な説明は省略する。本明細書で言及する「含む」、「有する」、「なる」などを使う場合、「～のみ」を使わない限り、他の部分が付け加わることができる。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。

【0033】

構成要素の解釈において、誤差範囲についての別途の明示的な記載がないと言っても誤差範囲を含むものと解釈する。

【0034】

位置関係についての説明の場合、例えば「～上に」、「～の上部に」、「～の下部に」、「～のそばに」などのように２つ部分の位置関係を説明する場合、「直ぐ」または「直接」を使わない限り、２つ部分の間に１つ以上の他の部分が位置することもできる。

【0035】

時間関係についての説明の場合、例えば、「～の後に」、「～に引き続き」、「～の次に」、「～の前に」などのように時間的に先後関係を説明する場合、「直ぐ」または「直接」を使わない限り、連続的ではない場合も含むことができる。

【0036】

第１、第２などを多様な構成要素を敍述するために使うが、これらの構成要素はこれらの用語に制限されない。これらの用語はただ一構成要素を他の構成要素と区別するために使用するものである。よって、以下で言及する第１構成要素は本明細書の技術的思想内で第２構成要素でもあり得る。

【0037】

本明細書の構成要素の説明において、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使うことができる。このような用語はその構成要素を他の構成要素と区別するためのものであるだけで、その用語によって当該構成要素の本質、順番、順序でまたは個数などが限定されない。ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載する場合、その構成要素はその他の構成要素に直接的に連結されるか、または接続されることができるが、特に明示的な記載事項がない限り、間接的に連結されるか、または接続されることができる各構成要素の間に他の構成要素が「介在」されることもできると理解されなければならないであろう。

【0038】

「少なくとも１つ」の用語は、１つ以上の関連項目から提示可能なすべての組み合わせを含むものと理解されなければならない。例えば、「第１項目、第２項目、および第３項目のうちの少なくとも１つ」の意味は、第１項目、第２項目、または第３項目各々だけではなく、第１項目、第２項目、および第３項目のうちから２つ以上で提示され得るすべての項目の組み合わせを含むとすることができる。

【0039】

本明細書で使用される用語「取り囲まれる（サラウンド）」、「囲まれる」、または「囲まむ」は、1つ以上の関連要素を完全に囲むだけでなく、少なくとも部分的に囲むことを含むことができる。同様に、本明細書で使用される用語「覆う（カバー）」は、1つ以上の関連要素を全体的にカバーするだけでなく、少なくとも部分的にカバーすることを含む。例えば、封止層がダムを囲む場合、それは少なくとも部分的にダムを囲む封止層と解釈することができる。しかしながら、一部の実施例では、カプセル化層はダムを完全に取り囲むことができる。本明細書で、「取り囲まれる（サラウンド）」、「囲まれる」、または「囲まむ」という用語が使われる意味は、関連した図面および実施例を基にさらに具体化できる。本明細書において、「取り囲まれる（サラウンド）」、「少なくとも部分的に囲まれる」、または「完全囲まむ」などの用語が使用され得る。上記の「取り囲まれる（サラウンド）」、「囲まれる」、または「囲まむ」の定義に従って、実施例で「取り囲まれる（サラウンド）」、「囲まれる」、または「囲まむ」という用語のみが使用される場合、関連する要素の 1 つまたは複数を少なくとも部分的に取り囲むか、または完全に取り囲むことを意味することができる。「覆う（カバー）」という用語も同様である。

【0040】

本明細書のいくつかの実施例のそれぞれの特徴が部分的または全体的に互いに結合または組み合わせ可能で、技術的に多様な連動および駆動が可能であり、各実施例が互いに対して独立的に実施可能であり得、連関の関係で一緒に実施することもできる。

【0041】

以下、添付した図および実施例を介して、本明細書の実施例を詳しく見ると、次の通りである。図に示した構成要素のスケールは、説明の便宜上、実際と異なるスケールを有し得るので、図に示したスケールに限定されない。さらに、各図面の構成要素に対する参照番号は、他の図面に同じ構成要素が図示されていることがあるが、同じ参照番号は、類似の構成要素を指すことができる。

【0042】

図１は、本明細書の一実施例に係る発光表示装置を示す平面図であり、図２は、本明細書の一実施例に係る発光表示装置を示す背面斜視図である。

【0043】

図１および図２を参照すると、本明細書の一実施例に係る発光表示装置（または発光表示パネル）１０は、基板１００、配線基板２００、結合部材３００、およびルーティング部（ｒｏｕｔｉｎｇ ｐｏｒｔｉｏｎ）４００を含むことができる。

【0044】

基板１００は、第１基板、ベース基板、または画素アレイ基板と表現することができる。例えば、基板１００は、ガラス基板、屈曲あるいは撓み得る薄型ガラス基板またはプラスチック基板であり得る。

【0045】

基板１００は、表示部（ＡＡ）、複数の画素（Ｐ）、ダム部１０４、および複数のスイッチング回路部を含むことができる。

【0046】

表示部（ＡＡ）は、映像が表示される領域であり、活性部、活性領域、表示画面または表示領域と表現され得る。表示部（ＡＡ）の大きさは、基板（または発光表示装置）１００の大きさと同じであり得る。例えば、表示部（ＡＡ）の大きさは、基板１００の第１面の全体の大きさと同じであり得る。これにより、表示部（ＡＡ）は、基板１００の前面全体に実現（または配置）されることにより、発光表示装置の前面全体は、表示部（ＡＡ）を実現することができる。

【0047】

表示部（ＡＡ）の先端（または最外側）は、基板１００の外側面（ＯＳ）と重畳し、基板１００の外側面（ＯＳ）に整列（ａｌｉｇｎ）され得る。例えば、発光表示装置（または発光表示パネル）１０の厚さ方向（Ｚ）に基づいて、表示部（ＡＡ）の側面は、基板１００の外側面（ＯＳ）から垂直に延長された垂直方向の延長線に整列され得る。表示部（ＡＡ）の側面は、別の機構物によって囲まれておらず、ただ空気（ａｉｒ）のみに囲まれ得る。つまり、表示部（ＡＡ）または基板１００のすべての側面は、別の機構物によって囲まれずに、空気（ａｉｒ）と直接接触するように構成され得る。第１面は、基板１００の前面であり得る。したがって、表示部（ＡＡ）の先端と対応する基板１００の外側面（ＯＳ）が空気にのみ囲まれることで、本明細書に係る発光表示装置（または発光表示パネル）１０は、表示部（ＡＡ）の先端（または側面）が空気（ａｉｒ）によって囲まれるエアーベゼル（ａｉｒ－ｂｅｚｅｌ）構造またはベゼルがない（またはゼロ化されたベゼル）構造を有することができる。

【0048】

複数の画素（Ｐ）は、基板１００の表示部（ＡＡ）上に第１方向（Ｘ）と第２方向（Ｙ）のそれぞれに沿って、第１間隔（Ｄ１）を有するように配列（または配置）され得る。第１方向（Ｘ）は、横方向または水平方向であるか、または基板１００または発光表示装置の第１長さ方向（または横の長さ方向）であり得る。第２方向（Ｙ）は、縦方向または垂直方向であるか、または基板１００または発光表示装置の第２長さ方向（または縦の長さ方向）であり得る。

【0049】

複数の画素（Ｐ）のそれぞれは、基板１００の表示部（ＡＡ）上に配置された複数の画素領域に実現され得る。複数の画素領域それぞれは、第１方向（Ｘ）と平行な第１長さ（Ｌ１）、および第２方向（Ｙ）と平行な第２長さ（Ｌ２）を有することができる。第１長さ（Ｌ１）は、第２長さ（Ｌ２）と同一または第１間隔（Ｄ１）と同じであり得る。第１長さ（Ｌ１）と第２長さ（Ｌ２）は、第１間隔（Ｄ１）と同じであり得る。これにより、複数の画素（または画素領域）（Ｐ）は、すべて同じ大きさを有することができる。

【0050】

第１方向（Ｘ）と第２方向（Ｙ）のそれぞれに沿って隣接する２つの画素（Ｐ）は、製造工程上の誤差の範囲内で同じ第１間隔（Ｄ１）を有することができる。第１間隔（Ｄ１）は、隣接する２つの画素（Ｐ）の間のピッチ（ｐｉｔｃｈ）（または画素ピッチ）であり得る。例えば、第１間隔（または画素ピッチ）（Ｄ１）は、隣接する２つの画素（Ｐ）のそれぞれの中心部の間の距離（または長さ）であり得る。例えば、第１間隔（または画素ピッチ）（Ｄ１）は、隣接する２つの画素（Ｐ）のそれぞれの中心部の間の最短距離（または最短の長さ）であり得る。

【0051】

複数の画素Ｐのそれぞれは、基板１００の画素領域に実現された画素回路を含む回路層、および回路層上に配置されて画素回路に連結された発光素子層を含むことができる。画素回路は、画素領域に配置されたデータライン、ゲートラインおよびレファレンス電圧ラインを含む画素駆動ラインに連結され、ゲートラインに供給されるスキャン信号に応じてデータラインに供給されるデータ信号とレファレンス電圧ラインに供給されるレファレンス電圧の差電圧に対応するデータ電流を出力する。複数の画素（Ｐ）は、複数の画素駆動ラインに選択的に連結され得る。発光素子層は、表示部（ＡＡ）の縁部分を除いて残った部分に共通して配置された自発光素子（または自発光層）を含むことができる。自発光素子は画素回路から供給されるデータ電流によって発光するように構成され得る。

【0052】

複数の画素（Ｐ）は、最外郭画素（Ｐｏ）および内部画素（Ｐｉ）に区分され得る。

【0053】

最外郭画素（Ｐｏ）は、複数の画素（Ｐ）のうちで基板１００の外側面（ＯＳ）に最も隣接して配置された画素であり得る。最外郭画素（Ｐｏ）は、第１水平ライン（または第１画素行）、最後水平ライン（または最後画素行）、第１垂直ライン（または第１画素列）、および最後垂直ライン（または最後画素列）のそれぞれに配置された画素であり得る。

【0054】

最外郭画素（Ｐｏ）の中心部と基板１００の外側面（ＯＳ）の間の第２間隔（Ｄ２）は、第１間隔（Ｄ１）の半分であるか、または半分以下であり得る。例えば、第２間隔（Ｄ２）は、最外郭画素（Ｐｏ）の中心部と基板１００の外側面（ＯＳ）との間の距離（または長さ）であり得る。

【0055】

第２間隔（Ｄ２）が第１間隔（Ｄ１）の半分を超えたとき、基板１００は、第１間隔（Ｄ１）の半分と第２間隔（Ｄ２）の差だけ、表示部（ＡＡ）より大きな大きさを有しなければならず、これにより、最外郭画素（Ｐｏ）の先端と基板１００の外側面（ＯＳ）との間の領域は、表示部（ＡＡ）の全体を囲む非表示領域で構成され得る。例えば、第２間隔（Ｄ２）が第１間隔（Ｄ１）の半分を超えたとき、基板１００は、表示部（ＡＡ）全体を囲む非表示領域によるベゼル領域を必然的に含むことになる。これとは異なり、第２間隔（Ｄ２）が第１間隔（Ｄ１）の半分であるか、または半分以下の場合、最外郭画素（Ｐｏ）の先端が基板１００の外側面（ＯＳ）に配列されるか、または表示部（ＡＡ）の先端が、基板１００の外側面（ＯＳ）に配置され得、これによって、表示部（ＡＡ）は、基板１００の前面全体に実現（または配置）され得る。

【0056】

内部画素（Ｐｉ）は、複数の画素（Ｐ）のうちの最外郭画素（Ｐｏ）を除いて残った画素であるか、または複数の画素（Ｐ）のうちの最外郭画素（Ｐｏ）によって取り囲まれる画素であり得る。このような内部画素（Ｐｉ）は、最外郭画素（Ｐｏ）と異なる構成または異なる構造で構成され得る。

【0057】

ダム部１０４は、基板１００の縁部分に実現されるか、または表示部（ＡＡ）に配置された最外郭画素（Ｐｏ）の縁部分に実現され得る。例えば、ダム部１０４は、最外郭画素（Ｐｏ）の中心部と基板１００の外側面（ＯＳ）との間の領域に沿って平面上で閉ループライン形状（または連続的なライン形状または閉ループ形状）を有するように表示部（ＡＡ）内に配置され得る。例えば、閉ループライン形状は、連続的に連結されるリング形状であり得る。

【0058】

ダム部１０４は、発光素子層上に配置される封止層（ｅｎｃａｐｓｕｌａｔｉｏｎ ｌａｙｅｒ）のうちの有機封止層の拡散または溢れ（ｏｖｅｒｆｌｏｗ）を最外郭画素（Ｐｏ）の縁部分で遮断するように構成され得る。また、ダム部１０４は、最外郭画素（Ｐｏ）の縁部分で発光素子層の少なくとも一部層を分離（または断絶）させることで、側面透湿経路を遮断し、よって、側面透湿による発光素子層の信頼性低下を防止するか最小化することができる。

【0059】

ダム部１０４は、発光素子層の少なくとも一部層を分離（または断絶）させるためのアンダーカット（または添窩）構造または軒構造を有することができる。例えば、ダム部１０４は、アンダーカット構造または軒構造によって実現されたアンダーカット領域を含むことができる。これにより、発光素子層の少なくとも一部層は、ダム部１０４のアンダーカット領域によって物理的に分離（または断絶）され得る。例えば、ダム部１０４上に形成（または蒸着）される発光素子層の自発光素子（または自発光層）は、ダム部１０４のアンダーカット領域で少なくとも１回分離（または断絶）され得る。

【0060】

複数のスイッチング回路部のそれぞれは、ダム部１０４と重畳するように構成され得る。複数のスイッチング回路部のそれぞれは、複数の画素駆動ラインに選択的に連結され得る。例えば、複数のスイッチング回路部のそれぞれは、ダム部１０４の下に配置され得る。例えば、ダム部１０４は、複数のスイッチング回路部上に配置され得る。複数のスイッチング回路部のそれぞれは、基板１００の第１縁部分に配置された最外郭画素（Ｐｏ）内に配置される（または含まれる）ことができる。例えば、１つのスイッチング回路部は、１つの最外郭画素（Ｐｏ）内に配置され得る。このような複数のスイッチング回路部については後述する。

【0061】

本明細書の一実施例に係る発光表示装置（または発光表示パネル）１０または基板１００は、第１パッド部１１０をさらに含むことができる。

【0062】

第１パッド部１１０は、前面パッド部または第１ルーティングパッド（ｒｏｕｔｉｎｇ ｐａｄ）であり得る。第１パッド部１１０は、第１方向（Ｘ）に平行な基板１００の第１面のうち第１縁部分（または一側縁部分）に配置された最外郭画素（Ｐｏ）内に配置される（または含まれる）ことができる。これにより、基板１００は、第１パッド部１１０による非表示領域（またはベゼル領域）を含まない。

【0063】

第１パッド部１１０は、画素駆動ラインに連結（または結合）された複数の第１パッド（または前面パッド）を含むことができる。例えば、第１パッド部１１０は、駆動回路部５００からデータ信号、ゲート制御信号、画素駆動電源、レファレンス電圧、および画素共通電圧などを受信するための複数の第１パッド（または前面パッド）を含むことができる。複数の第１パッドは、基板１００の一側縁部分に配置され、複数の画素駆動ラインおよびダム部１０４に含まれる少なくとも１つのダムの金属ラインに電気的に結合され得る。第１パッド部１１０を含むように基板１００の第１縁部分に配置された最外郭画素（Ｐｏ）のそれぞれは、複数の第１パッドのうちの少なくとも１つを含むことができる。これにより、最外郭画素（Ｐｏ）は、少なくとも１つの第１パッドを含むことで、第１パッドを含まない内部画素（Ｐｉ）と異なる構成または構造を有するように実現され得る。

【0064】

例えば、第１パッド部１１０が最外郭画素（Ｐｏ）の内部に配置されず（または含まれず）、最外郭画素（Ｐｏ）の端部と基板１００の外側面ＯＳとの間に配置されるとき、基板１００は、最外郭画素（Ｐｏ）の端部と基板１００の外側面ＯＳとの間に第１パッド部１１０が配置される非表示領域を有することになり、このような非表示領域によって第２間隔（Ｄ２）は、第１間隔（Ｄ１）の半分を超えるだけでなく、基板１００全体が表示部（ＡＡ）として実現されることができず、非表示領域を遮るための別途のベゼルが必要となる。これとは違い、本明細書の実施例に係る第１パッド部１１０は、最外郭画素（Ｐｏ）の内部に配置される（または含まれる）ことで、最外郭画素（Ｐｏ）の端部と基板１００の外側面（ＯＳ）との間に第１パッド部１１０による非表示領域（またはベゼル領域）が形成されないか存在しなく、これにより第２間隔（Ｄ２）が第１間隔（Ｄ１）の半分であるか、または半分以下を有することができるので、基板１００の全体が表示部（ＡＡ）として実現され得る。

【0065】

本明細書の一実施例に係る発光表示装置（または発光表示パネル）１０は、ゲート駆動回路１５０をさらに含むことができる。

【0066】

ゲート駆動回路１５０は、基板１００上に配置された画素（Ｐ）にスキャン信号（またはゲート信号）を供給することができるよう、表示部（ＡＡ）内に配置されるか、または内蔵される。ゲート駆動回路１５０は、第１方向（Ｘ）と並んで水平ラインに配置された画素（Ｐ）にスキャン信号を同時に供給することができる。例えば、ゲート駆動回路１５０は、１つの水平ラインに配置された画素（Ｐ）に少なくとも１つのスキャン信号を供給することができる。

【0067】

ゲート駆動回路１５０は、複数のステージ回路を含むシフトレジスタで実現され得る。すなわち、本明細書の実施例に係る発光表示装置（または発光表示パネル）は、基板１００の表示部（ＡＡ）に内蔵され、画素（Ｐ）にスキャン信号を供給するゲートシフトレジスタまたはスキャンシフトレジスタを含むことができる。

【0068】

複数のステージ回路のそれぞれは、第１方向（Ｘ）に沿って基板１００の各水平ラインに離隔して配置された複数のブランチ回路（ｂｒａｎｃｈ ｃｉｒｃｕｉｔ）１５１を含むことができる。複数のブランチ回路１５１のそれぞれは、表示部（ＡＡ）の各水平ライン内で複数の画素（Ｐ）の間に散らばって（または分散されて）配置され得る。複数のブランチ回路１５１のそれぞれは、少なくとも１つのＴＦＴ（またはブランチＴＦＴ）を含むことができる。例えば、複数のブランチ回路１５１のそれぞれは、一水平ライン内で複数の少なくとも１つの画素（Ｐ）（または画素領域（ＰＡ）） のうちの少なくとも１対の隣接する画素（または画素領域）の間ごとに１つずつ配置され得る。このような複数のステージ回路のそれぞれは、ゲート制御ラインを介して供給されるゲート制御信号による複数のブランチ回路１５１の駆動によりスキャン信号を生成し、該当する水平ラインに配置されている画素（Ｐ）にスキャン信号を供給することができる。

【0069】

本明細書の一実施例に係る発光表示装置（または発光表示パネル）１０または基板１００は、少なくとも１つの分離部１０５をさらに含むことができる。

【0070】

少なくとも１つの分離部１０５は、基板１００の縁部分に実現されるか、または表示部（ＡＡ）に配置された最外郭画素（Ｐｏ）の縁部分に実現され得る。例えば、少なくとも１つの分離部１０５は、ダム部１０４の周辺領域に沿って平面上で閉ループライン形状（または連続的なライン形状または閉ループ形状）を有するように表示部（ＡＡ）内に配置され得る。これにより、最外郭画素（Ｐｏ）は、少なくとも１つの分離部１０５を含むことで、分離部１０５を含まない内部画素（Ｐｉ）と異なる構成または構造を有するように実現され得る。

【0071】

少なくとも１つの分離部１０５は、最外郭画素（Ｐｏ）内で発光素子層の少なくとも一部層を分離（または断絶）させることで、側面透湿経路を遮断し、これにより側面透湿による発光素子層の信頼性低下を防止するか、または最小化することができる。分離部１０５は、発光素子層の少なくとも一部層を分離（または断絶）させるためのアンダーカット構造または軒構造を含むことができる。例えば、分離部１０５は、アンダーカット構造または軒構造によって実現されたアンダーカット領域を含むことができる。これにより、発光素子層の少なくとも一部層は、分離部１０５のアンダーカット領域によって物理的に分離（または断絶）され得る。例えば、分離部１０５上に形成（または蒸着）される発光素子層の自発光素子（または自発光層）は、分離部１０５のアンダーカット領域で少なくとも１回分離（または断絶）され得る。

【0072】

配線基板２００は、第２基板、リンク基板、下部基板、背面基板、またはリンクガラスと表現することもできる。配線基板２００は、ガラス基板、屈曲または撓み得る薄型ガラス基板またはプラスチック基板であり得る。例えば、配線基板２００は、基板１００と同一の物質からなり得る。配線基板２００は、基板１００の大きさと同一または実質的に同一の大きさを有することができるが、これに限定されず、基板１００の大きさよりも小さい大きさを有することができる。例えば、配線基板２００は、基板１００の剛性を維持または剛性を確保するために、基板１００と同じ大きさを有することが好ましいことがあり得る。

【0073】

配線基板２００は、第２パッド部２１０、少なくとも１つの第３パッド部２３０、およびリンクライン部２５０を含むことができる。

【0074】

第２パッド部２１０は、背面パッド部または第２ルーティングパッド（ｒｏｕｔｉｎｇ ｐａｄ）であり得る。第２パッド部２１０は、基板１００の前面に配置された第１パッド部１１０と重畳される配線基板２００の背面２００ｂのうちの一側縁部分（または第１背面縁部分）に配置され得る。

【0075】

第２パッド部２１０は、第１方向（Ｘ）に沿って配線基板２００の第１縁部分に互いに平行に配置された複数の第２パッド（または背面パッド）を含むことができる。例えば、第２パッド部２１０は、駆動回路部５００からデータ信号、ゲート制御信号、画素駆動電源、レファレンス電圧、および画素共通電圧などを受信するための複数の第２パッド（または背面パッド）を含むことができる。複数の第２パッドのそれぞれは、第１パッド部１１０に配置された複数の第１パッドのそれぞれと一対一に重畳することができる。例えば、複数の第２パッドのそれぞれは、複数の第１パッドのそれぞれの１つと重畳することができる。

【0076】

少なくとも１つの第３パッド部２３０は、入力パッド部、駆動回路連結パッド部、駆動回路ボンディング部、または駆動回路ボンディングパッド部であり得る。少なくとも１つの第３パッド部２３０は、配線基板２００の背面２００ｂに配置され得る。例えば、少なくとも１つの第３パッド部２３０は、配線基板２００の背面２００ｂのうち第１縁部分に隣接した中間部分に配置され得る。例えば、配線基板２００は、第２パッド部２１０に連結された２個以上の第３パッド部２３０を含むことができる。例えば、第２パッド部２１０は、第１方向（Ｘ）に沿って２個以上の領域に分割されることができ、２個以上の第３パッド部２３０のそれぞれは、第２パッド部２１０の各分割領域に連結されるように構成され得る。

【0077】

少なくとも１つの第３パッド部２３０は、第１方向（Ｘ）に沿って一定の間隔で互いに離隔した複数の入力パッド（または第３パッド）を含むことができる。少なくとも１つの第３パッド部２３０は、駆動回路部５００からデータ信号、ゲート制御信号、画素駆動電源、レファレンス電圧、および画素共通電圧などを受信するための複数の入力パッド（または第３パッド）を含むことができる。

【0078】

リンクライン部２５０は、第２パッド部２１０と少なくとも１つの第３パッド部２３０との間に配置され得る。リンクライン部２５０は、少なくとも１つの第３パッド部２３０に配置された複数の入力パッドを第２パッド部２１０に配置された複数の第２パッドと連結するように構成された複数のリンクラインを含むことができる。

【0079】

少なくとも１つの第３パッド部２３０に配置された複数の入力パッドのうちの一部は、複数のリンクラインのうちの該当リンクラインを介して、第２パッド部２１０に配置された複数の第２パッドのうちの一部と一対一に結合され得る。例えば、複数の入力パッドのうちの一部は、対応するリンクラインを介して複数の第２パッドのそれぞれの１つと連結され得る。例えば、複数の入力パッドのうち、駆動回路部５００からデータ信号、ゲート制御信号、画素駆動電源、およびレファレンス電圧のそれぞれを受信する入力パッドは、該当リンクラインを介して、第２パッド部２１０に配置された該当第２パッドと一対一に連結され得る。

【0080】

少なくとも１つの第３パッド部２３０に配置された複数の入力パッドのうちの残りは、複数の第２パッドのうちの残りと共通して結合され得る。例えば、複数の入力パッドのうち、画素共通電圧を受信する１つ以上の画素共通電圧入力パッドは、画素共通電圧リンクライン２５７を介して、複数の第２パッドのうち画素共通電圧を受信する複数の第２パッドと共通して結合され得る。

【0081】

画素共通電圧リンクライン２５７は、第１共通リンクライン２５７ａおよび第２共通リンクライン２５７ｂを含むことができる。

【0082】

第１共通リンクライン２５７ａは、少なくとも１つの第３パッド部２３０に配置された１つ以上の画素共通電圧入力パッドと結合され得る。例えば、第１共通リンクライン２５７ａは、配線基板２００の背面２００ｂのうち第３パッド部２３０の一側部分に配置され得る。

【0083】

第１共通リンクライン２５７ａは、印加される画素共通電圧の電圧降下が最小化するように、第２パッド部２１０と少なくとも１つの第３パッド部２３０との間の配線基板２００の背面２００ｂ上に相対的に大きいサイズ（または面積）を有するように配置されるか、または形成され得る。一実施例に係る第１共通リンクライン２５７ａのサイズは、一側から他側に行くほど次第に増加することができる。例えば、第１共通リンクライン２５７ａの大きさは、少なくとも１つの第３パッド部２３０から配線基板２００の外側面ＯＳに行くほど次第に増加することができる。

【0084】

第２共通リンクライン２５７ｂは、第２パッド部２１０に隣接するように配線基板２００の背面２００ｂのうちの第１縁部分に配置され得る。一実施例に係る第２共通リンクライン２５７ｂは、第１方向（Ｘ）に平行に配置されて第２パッド部２１０に配置された複数の第２パッドの全部と向き合うように配置され得る。例えば、第２共通リンクライン２５７ｂは、画素共通電圧リンクライン２５７に印加される画素共通電圧の電圧降下を最小化するために、相対的に大きいサイズ（または面積）を有するバー（ｂａｒ）形状を有することができる。

【0085】

第２共通リンクライン２５７ｂは、リンクコンタクトホール２５７ｈを介して第１共通リンクライン２５７ａの少なくとも一部と電気的に連結され得る。第２共通リンクライン２５７ｂは、第２パッド部２１０に配置された複数の画素共通電圧パッド（または背面共通電圧パッド）側に延長（または突出）され、複数の画素共通電圧パッドのそれぞれと電気的に連結され得る。

【0086】

結合部材３００は、基板１００と配線基板２００との間に介在される。したがって、基板１００と配線基板２００は、結合部材３００を介して互いに対向合着され得る。結合部材３００は、ＯＣＡ（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ａｄｈｅｓｉｖｅ）またはＯＣＲ（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ｒｅｓｉｎ）を含む透明接着部材であるか、または両面テープであり得るが、これに限定されない。結合部材３００は、ガラス繊維を含むことができる。

【0087】

代案として、配線基板２００は、省略することができる。この場合、第２パッド部２１０、少なくとも１つの第３パッド部２３０、およびリンクライン部２５０は、基板１００の背面に配置されるので、これについての重複する説明は、省略することができる。したがって、配線基板２００を省略する場合、結合部材３００も省略され得る。

【0088】

ルーティング部４００は、側面配線部、エッジ配線部、サイドルーティング部、エッジルーティング部、プリンティングライン部、サイドプリンティングライン部、またはサイドワイヤリング部などで表現することができる。ルーティング部４００は、基板１００の外側面（ＯＳ１ａ）および配線基板２００の外側面（ＯＳ１ｂ）を取り囲むように配置され得る。一実施例に係るルーティング部４００は、基板１００の外側面（ＯＳ）のうちの第１外側面（または一側面）（ＯＳ１ａ）および配線基板２００の外側面（ＯＳ）のうちの第１外側面（または一側面）（ＯＳ１ｂ）のそれぞれに配置された複数のルーティングライン４１０を含むことができる。

【0089】

代案として、配線基板２００を省略する場合、複数のルーティングライン４１０のそれぞれは、基板１００の外側面（ＯＳ）のうちの第１外側面（または一側面）（ＯＳ１ａ）を取り囲むように形成され、第１パッド部１１０の第１パッドと第２パッド部２１０の第２パッドとを個別的に（または一対一に）連結することができる。例えば、複数のルーティングライン４１０のそれぞれは、第１パッドのそれぞれの１つを第２パッドのそれぞれの１つに連結することができる。

【0090】

本明細書の一実施例に係る発光表示装置１０は、駆動回路部５００をさらに含むことができる。

【0091】

駆動回路部５００は、ディスプレイ駆動システムから供給されるデジタル映像データと同期信号に基づいて、基板１００上に配置された画素（Ｐ）を駆動（または発光）させることで、映像データに対応する映像を表示部（ＡＡ）に表示することができる。駆動回路部５００は、配線基板２００の背面２００ｂに配置された少なくとも１つの第３パッド部２３０に連結され、基板１００上に配置された画素（Ｐ）を駆動（または発光）させるためのデータ信号とゲート制御信号および駆動電源を少なくとも１つの第３パッド部２３０に出力することができる。

【0092】

一実施例に係る駆動回路部５００は、フレキシブル回路フィルム５１０、駆動集積回路５３０、プリント回路基板５５０、タイミングコントローラ５７０、および電源回路部５９０を含むことができる。

【0093】

フレキシブル回路フィルム５１０は、配線基板２００の背面２００ｂに配置された少なくとも１つの第３パッド部２３０と連結され得る。

【0094】

駆動集積回路５３０は、フレキシブル回路フィルム５１０に実装される。駆動集積回路５３０は、タイミングコントローラ５７０から提供される副画素データとデータ制御信号を受信し、データ制御信号によって副画素データをアナログ形式のデータ信号に変換して出力することができる。

【0095】

駆動集積回路５３０は、予め設定されるか、または選択された外部センシング区間の間に基板１００上に配置された複数のレファレンス電圧ライン（または画素センシングライン）のそれぞれを介して副画素に配置された駆動ＴＦＴの特性値をセンシングし、副画素別センシング値に対応する副画素別センシングローデータ（ｓｅｎｓｉｎｇ ｒａｗ ｄａｔａ）を生成してタイミングコントローラ５７０に提供することができる。

【0096】

また、駆動集積回路５３０は、検査モードで複数のレファレンス電圧ライン（または画素センシングライン）のそれぞれを介して検査信号をセンシング（または受信）し、センシング値（または受信値）に対応するライン別ラインセンシングデータを生成してタイミングコントローラ５７０に提供することができる。

【0097】

そして、駆動集積回路５３０は、検査モードの間に複数のスイッチング回路部のそれぞれを介して複数のルーティングライン４１０のうちの少なくとも一部に対するライン抵抗をセンシングするか、または複数のルーティングライン４１０のそれぞれのライン抵抗をセンシングし、センシングされたライン抵抗に対応するライン別抵抗センシングデータを生成してタイミングコントローラ５７０に提供することができる。例えば、駆動集積回路５３０は、複数のデータラインのそれぞれに連結された複数のデータルーティングラインのそれぞれのライン抵抗を複数のスイッチング回路部のそれぞれを介してセンシングし、センシングされたデータルーティングラインのライン抵抗に対応する抵抗センシングデータを生成してタイミングコントローラ５７０に提供することができる。

【0098】

本明細書の一実施例によれば、駆動集積回路５３０は、タイミングコントローラ５７０から提供されるライン別抵抗補償値が反映されたデータ信号を出力することができ、これにより、複数のデータルーティングラインの間の抵抗偏差による画質不良が防止されるか、または最小化され得る。

【0099】

本明細書の一実施例によれば、駆動集積回路５３０は、データ信号を出力する複数の信号出力回路を含むことができる。複数の信号出力回路のそれぞれの電流オブション値（または出力電流オブション値）は、タイミングコントローラ５７０から提供されるライン別抵抗補償値（またはバイアス電圧レベル）によって設定（または可変）され得る。これにより、駆動集積回路５３０は、タイミングコントローラ５７０から提供されるライン別抵抗補償値が反映されたデータ信号を出力することができる。

【0100】

プリント回路基板５５０は、フレキシブル回路フィルム５１０の他側縁部分に連結され得る。プリント回路基板５５０は、駆動回路部５００の構成間の信号および電源を伝達する役割をすることができる。

【0101】

タイミングコントローラ５７０は、プリント回路基板５５０に実装され、プリント回路基板５５０に配置されたユーザコネクタを介してディスプレイ駆動システムから提供されるデジタル映像データとタイミング同期信号を受信する。代案として、タイミングコントローラ５７０は、プリント回路基板５５０に実装せずにディスプレイ駆動システムに実現し、またはプリント回路基板５５０とディスプレイ駆動システムの間に連結された別途のコントロールボードに実装されることもできる。

【0102】

タイミングコントローラ５７０は、タイミング同期信号に基づいてデジタル映像データを表示部（ＡＡ）に配置された画素配列構造に適合するように整列して画素データを生成し、生成した画素データを駆動集積回路５３０に提供する。

【0103】

タイミングコントローラ５７０は、タイミング同期信号に基づいてデータ制御信号とゲート制御信号のそれぞれを生成し、データ制御信号を介して駆動集積回路５３０の駆動タイミングを制御し、ゲート制御信号を介してゲート駆動回路１５０の駆動タイミングを制御することができる。

【0104】

タイミングコントローラ５７０は、予め設定された外部センシング区間の間に駆動集積回路５３０とゲート駆動回路１５０のそれぞれを外部センシングモードで駆動させ、駆動集積回路５３０から提供される副画素別センシングローデータに基づいて副画素別に駆動ＴＦＴの特性変化を補償するための副画素別補償データを生成し、生成された副画素別補償データに基づいて副画素別画素データを変調することができる。

【0105】

タイミングコントローラ５７０は、検査モードで、駆動集積回路５３０および複数のスイッチング回路部のそれぞれを検査モードで駆動させ、駆動集積回路５３０から供給されるライン別ラインセンシングデータに基づいてルーティングラインのショート有無およびショート不良の位置を判断し、判断結果を別途のモニターに表示することができる。

【0106】

タイミングコントローラ５７０は、検査モードで、駆動集積回路５３０および複数のスイッチング回路部のそれぞれを検査モードで駆動させ、駆動集積回路５３０から提供されるライン別抵抗センシングデータに基づいて副画素別画素データを変調するか、または駆動集積回路５３０の電流オブション値（または出力電流オブション値またはスルーレート（ｓｌｅｗ ｒａｔｅ））を設定（変更）することで、複数のデータルーティングラインの間の抵抗偏差による画質不良を防止するか最小化することができる。例えば、タイミングコントローラ５７０は、駆動集積回路５３０から提供されるライン別抵抗センシングデータに基づいて複数のデータルーティングラインの間の抵抗偏差を補償するためのライン別抵抗補償値を生成して駆動集積回路５３０に提供することができる。例えば、ライン別抵抗補償値はルックアップテーブル形態として記憶回路に保存され得る。

【0107】

電源回路部５９０は、プリント回路基板５５０に実装され、外部から供給される入力電源を用いて、画素（Ｐ）に映像を表示するために必要な各種の電源電圧を生成し、該当する回路に提供することができる。

【0108】

図３Ａは、図１に示す一実施例に係る１つの画素を示す図であり、図３Ｂは、図１に示す他の実施例に係る１つの画素を示す図であり、図３Ｃは、図１に示すさらに他の実施例に係る１つの画素を示す図である。

【0109】

図１および図３Ａを参照すると、本明細書の一実施例に係る１つの画素（または単位画素）Ｐは、画素領域（ＰＡ）に配置された第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）を含むことができる。

【0110】

第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれは２×２形状またはクワッド（ｑｕａｄ）構造で配置され得る。第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれは、発光領域（ＥＡ）と回路領域（ＣＡ）を含むことができる。例えば、発光領域（ＥＡ）は、開口領域、開口部、または発光部と表現することができる。

【0111】

第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの発光領域（ＥＡ）は、互いに同じ大きさを有する正方形の形状を有する均等クワッド構造を有することができる。一実施例に係ると、均等クワッド（ｑｕａｄ）構造を有する発光領域（ＥＡ）は、画素（Ｐ）の４等分の大きさより小さい大きさを有しながら副画素領域内で画素（Ｐ）の中心部（ＣＰ）の方に偏って配置され、または画素（Ｐ）の中心部（ＣＰ）に集中して配置され得る。他の実施例に係ると、均等クワッド構造を有する発光領域（ＥＡ）は、画素（Ｐ）の４等分の大きさより小さい大きさを有しながら、対応する副画素領域の中心部に配置され得る。

【0112】

第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの回路領域（ＣＡ）は、該当発光領域（ＥＡ）の周辺に配置され得る。回路領域（ＣＡ）は、該当する副画素を発光させるための画素回路と画素駆動ラインを含むことができる。例えば、回路領域（ＣＡ）は、非発光領域、非開口領域、非発光部、非開口部、または周辺部と表現され得る。

【0113】

図１および図３Ｂを参照すると、本明細書の他の実施例に係る第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの発光領域（ＥＡ）は、回路領域（ＣＡ）の一部または全部と重畳されるように回路領域（ＣＡ）上に拡張され得る。すなわち、発光領域（ＥＡ）の大きさに対応する副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の開口率を増加させるか、または画素（Ｐ）の高解像度化によって画素ピッチ（Ｄ１）を減少させるために、第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの発光領域（ＥＡ）は、回路領域（ＣＡ）の一部または全体と重畳されるように回路領域（ＣＡ）上に拡張され得る。例えば、第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの発光領域（ＥＡ）は、上部発光構造を有するので、該当する回路領域（ＣＡ）と重畳されるように配置され得る。これにより、発光領域（ＥＡ）は、回路領域（ＣＡ）と同じか、または広い大きさを有することができる。

【0114】

図１および図３Ｃを参照すると、他の実施例に係る第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれは、各々異なる大きさを有する非均等クワッド構造を有するように配置され得る。例えば、第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの発光領域（ＥＡ）は、各々異なる大きさを有する非均等クワッド構造に配置され得る。

【0115】

非均等クワッド構造を有する第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの大きさは、解像度、発光効率、または画質などによって設定され得る。発光領域（ＥＡ）が非均等クワッド構造を有する場合、第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの発光領域（ＥＡ）のうち、第４副画素（ＳＰ４）の発光領域（ＥＡ４）が最も小さい大きさ（または領域）を有することができ、第３副画素（ＳＰ３）の発光領域（ＥＡ３）が最も大きい大きさを有することができる。第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの発光領域（ＥＡ）は、回路領域（ＣＡ）の一部または全体と重畳されるように回路領域（ＣＡ）上に拡張され得る。例えば、第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの発光領域（ＥＡ）は、上部発光構造を有するので、該当する回路領域（ＣＡ）と重畳されるように配置され得る。これにより、発光領域（ＥＡ）は、回路領域（ＣＡ）と同じか、または広い大きさを有することができる。

【0116】

図３Ａ～図３Ｃにおいて、第１副画素（ＳＰ１）は、第１色の光、第２副画素（ＳＰ２）は、第２色の光、第３副画素（ＳＰ３）は、第３色の光、および第４副画素（ＳＰ４）は、第４色の光をそれぞれ放出するように実現され得る。第１～第４色それぞれは、各々異なり得る。本明細書の一実施例として、第１色は、赤色、第２色は、青色、第３色は、白色、および第４色は、緑色であり得る。本明細書の他の実施例として、第１～第４色の中の一部は、同じであり得る。例えば、第１色は、赤色、第２色は、第１緑色、第３色は、第２緑色、および第４色は、青色であり得る。

【0117】

代案として、本明細書の実施例に係る第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれは、１×４形状、均等ストライプ（ｓｔｒｉｐｅ）構造、または不均等ストライプ構造を有することができる。例えば、第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの発光領域（ＥＡ）は、１×４形状、均等ストライプ構造、または非均等ストライプ構造を有することができる。例えば、第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの発光領域（ＥＡ）は、第１方向（Ｘ）と平行な短辺および第２方向（Ｙ）と平行な長辺を有する長方形の形状を有することができる。選択的に、１×４形状、均等ストライプ構造、または非均等ストライプ構造を有する第１～第４副画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のうちの白色光を放出する白色の副画素は、省略可能である。

【0118】

図４は、図１に示す「Ｂ１」部の概略拡大図であり、図５は、図１および図３に示す１つの画素に対する等価回路図である。

【0119】

図１、図４、および図５を参照すると、本明細書の一実施例に係る基板１００は、画素駆動ライン（ＤＬ、ＧＬ、ＰＬ、ＣＶＬ、ＲＬ、ＧＣＬ）、複数の画素（Ｐ）、共通電極（ＣＥ）、複数の共通電極連結部（ＣＥＣＰ）、ダム部１０４、および第１パッド部１１０を含むことができる。

【0120】

画素駆動ライン（ＤＬ、ＧＬ、ＰＬ、ＣＶＬ、ＲＬ、ＧＣＬ）は、複数のデータライン（ＤＬ）、複数のゲートライン（ＧＬ）、複数の画素駆動電源ライン（ＰＬ）、複数の画素共通電圧ライン（ＣＶＬ）、複数のリファレンス電圧ライン（または複数のリファレンスライン）（ＲＬ）、および複数のゲート制御ライン（ＧＣＬ）を含むことができる。

【0121】

複数のデータライン（ＤＬ）のそれぞれは、第２方向（Ｙ）に沿って長く延長され、第１方向（Ｘ）に沿って予め設定されるか、または選択された間隔を有するように基板１００の表示部（ＡＡ）上に配置され得る。

【0122】

複数のゲートライン（ＧＬ）のそれぞれは、第１方向（Ｘ）に沿って長く延長され、第２方向（Ｙ）に沿って予め設定されるか、または選択された間隔を有するように基板１００の表示部（ＡＡ）上に配置され得る。

【0123】

複数の画素駆動電源ライン（ＰＬ）のそれぞれは、第２方向（Ｙ）に沿って長く延長され、第１方向（Ｘ）に沿って予め設定されるか、または選択された間隔を有するように基板１００の表示部（ＡＡ）上に配置され得る。

【0124】

複数の画素駆動電源ライン（ＰＬ）のうちの隣接した２つの画素駆動電源ライン（ＰＬ）は、第２方向（Ｙ）に沿って配列された各画素領域（ＰＡ）に配置された複数の電源共有ライン（ＰＳＬ）を介して、互いに連結され得る。例えば、複数の画素駆動電源ライン（ＰＬ）は、複数の電源共有ライン（ＰＳＬ）によって互いに電気的に連結（または接触）されることによって、はしご構造を有するか、メッシュ構造を有することができる。複数の画素駆動電源ライン（ＰＬ）がはしご構造を有するか、メッシュ構造を有することにより、画素駆動電源ライン（ＰＬ）のライン抵抗による画素駆動電源の電圧降下（ＩＲ ｄｒｏｐ）が防止されるか、または最小限に抑えされ得、これにより、本例に係る発光表示装置は、表示部（ＡＡ）に配列された各画素（Ｐ）に供給される画素駆動電源の偏差に因る画質不良が防止されるか、または最小化され得る。

【0125】

複数の電源共有ライン（ＰＳＬ）のそれぞれは、第１方向（Ｘ）と平行に隣接した画素駆動電源ライン（ＰＬ）から分岐されて各画素領域（ＰＡ）の中間領域に配置され得るが、これに限定されるものではない。

【0126】

複数の画素共通電圧ライン（ＣＶＬ）のそれぞれは、第２方向（Ｙ）に沿って長く延長され、第１方向（Ｘ）に沿って予め設定されるか、または選択された間隔を有するように基板１００の表示部（ＡＡ）上に配置され得る。例えば、複数の画素共通電圧ライン（ＣＶＬ）のそれぞれは、第１方向（Ｘ）を基準に、偶数番目の画素領域（ＰＡ）の第１縁部分に配置され得るが、これに限定されるものではない。

【0127】

複数のリファレンス電圧ライン（ＲＬ）のそれぞれは、第２方向（Ｙ）に沿って長く延長され、第１方向（Ｘ）に沿って予め設定されるか、または選択された間隔を有するように基板１００の表示部（ＡＡ）上に配置され得る。複数のリファレンス電圧ライン（ＲＬ）のそれぞれは、第２方向（Ｙ）に沿って配列されている各画素領域（ＰＡ）の中心領域に配置され得るが、これに限定されるものではない。

【0128】

複数のリファレンス電圧ライン（ＲＬ）のそれぞれは、各画素領域（ＰＡ）で第１方向（Ｘ）に沿って隣接した２つの副画素（ＳＰ１、ＳＰ２）（ＳＰ３、ＳＰ４）に共有され得る。このため、複数のリファレンス電圧ライン（ＲＬ）のそれぞれは、リファレンス分岐ライン（ＲＤＬ）を含むことができる。リファレンス分岐ライン（ＲＤＬ）は、各画素領域（ＰＡ）で第１方向（Ｘ）に沿って隣接した２つの副画素（ＳＰ１、ＳＰ２）（ＳＰ３、ＳＰ４）の方に分岐（または突出）して、隣接した２つの副画素（ＳＰ１、ＳＰ２）（ＳＰ３、ＳＰ４）に電気的に連結され得る。

【0129】

複数のゲート制御ライン（ＧＣＬ）のそれぞれは、第２方向（Ｙ）に沿って長く延長され、第１方向（Ｘ）に沿って予め設定されるか、または選択された間隔を有するように基板１００の表示部（ＡＡ）上に配置され得る。例えば、複数のゲート制御ライン（ＧＣＬ）のそれぞれは、第１方向（Ｘ）を基準に、複数の画素領域（ＰＡ）間、または隣接した２つの画素領域（ＰＡ）間の境界部に配置され得る。

【0130】

複数の画素（Ｐ）のそれぞれは、少なくとも３つの副画素を含むことができる。例えば、複数の画素（Ｐ）のそれぞれは、第１～第４副画素（ＳＰ１～ＳＰ４）を含むことができる。第１～第４副画素（ＳＰ１～ＳＰ４）のそれぞれは、画素回路（ＰＣ）および発光素子層を含むことができる。

【0131】

一実施例に係る画素回路（ＰＣ）は、画素領域（ＰＡ）の回路領域に配置され、隣接したゲートライン（ＧＬｏ、ＧＬｅ）とデータライン（ＤＬｏ、ＤＬｅ）、および画素駆動電源ライン（ＰＬ）に連結され得る。例えば、第１副画素（ＳＰ１）に配置された画素回路（ＰＣ）は、奇数番目のデータライン（ＤＬｏ）と奇数番目のゲートライン（ＧＬｏ）に連結され得、第２副画素（ＳＰ２）に配置された画素回路（ＰＣ）は、偶数番目のデータライン（ＤＬｅ）と奇数番目のゲートライン（ＧＬｏ）に連結され得、第３副画素（ＳＰ３）に配置された画素回路（ＰＣ）は、奇数番目のデータライン（ＤＬｏ）と偶数番目のゲートライン（ＧＬｅ）に連結され得、第４副画素（ＳＰ４）に配置された画素回路（ＰＣ）は、偶数番目のデータライン（ＤＬｅ）と偶数番目のゲートライン（ＧＬｅ）に連結され得る。

【0132】

第１～第４副画素（ＳＰ１～ＳＰ４）のそれぞれの画素回路（ＰＣ）は、該当するゲートライン（ＧＬｏ、ＧＬｅ）から供給されるスキャン信号に応答して、該当するデータライン（ＤＬｏ、ＤＬｅ）から供給されるデータ信号をサンプリングし、サンプリングしたデータ信号に基づいて、画素駆動電源ライン（ＰＬ）から発光素子層に流れる電流を制御することができる。

【0133】

一実施例に係る画素回路（ＰＣ）は、第１スイッチング薄膜トランジスタ（Ｔｓｗ１）、第２スイッチング薄膜トランジスタ（Ｔｓｗ２）、駆動薄膜トランジスタ（Ｔｄｒ）、およびストレージキャパシタ（Ｃｓｔ）を含むことができ、これに限定されるものではない。以下の説明では、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を「ＴＦＴ」と称することにする。

【0134】

第１スイッチングＴＦＴ（Ｔｓｗ１）は、ゲートライン（ＧＬｏ、ＧＬｅ）に接続したゲート電極、データライン（ＤＬ）に接続した第１電極（または第１ソース／ドレイン電極）、および駆動ＴＦＴ（Ｔｄｒ）のゲートノード（ｎ１）に接続した第２電極（または第２ソース／ドレイン電極）を含むことができる。このような第１スイッチングＴＦＴ（Ｔｓｗ１）は、該当するゲートライン（ＧＬｏ、ＧＬｅ）に供給されるスキャン信号によってデータライン（ＤＬ）から供給されるデータ電圧を駆動ＴＦＴ（Ｔｄｒ）のゲートノード（ｎ１）に供給することができる。

【0135】

第２スイッチングＴＦＴ（Ｔｓｗ２）は、ゲートライン（ＧＬｏ、ＧＬｅ）に接続したゲートノード、駆動ＴＦＴ（Ｔｄｒ）のソースノード（ｎ２）に接続した第１電極（または第１ソース／ドレイン電極）、およびリファレンス電圧ライン（ＲＬ）に接続した第２電極（または第２ソース／ドレイン電極）を含むことができる。このような第２スイッチングＴＦＴ（Ｔｓｗ２）は、該当するゲートライン（ＧＬｏ、ＧＬｅ）に供給されるスキャン信号によってリファレンス電圧ライン（ＲＬ）に供給されるリファレンス電圧を駆動ＴＦＴ（Ｔｄｒ）のソースノード（ｎ２）に供給することができる。

【0136】

ストレージキャパシタ（Ｃｓｔ）は、駆動ＴＦＴ（Ｔｄｒ）のゲートノード（ｎ１）とソースノード（ｎ２）の間に形成され得る。一実施例に係るストレージキャパシタ（Ｃｓｔ）は、駆動ＴＦＴ（Ｔｄｒ）のゲートノード（ｎ１）に連結された第１キャパシタ電極、駆動ＴＦＴ（Ｔｄｒ）のソースノード（ｎ２）に連結された第２キャパシタ電極、および第１キャパシタ電極と第２キャパシタ電極の重畳領域に形成された誘電体層を含むことができる。このようなストレージキャパシタ（Ｃｓｔ）は、駆動ＴＦＴ（Ｔｄｒ）のゲートノード（ｎ１）とソースノード（ｎ２）の間の差電圧を充電した後、充電した電圧によって駆動ＴＦＴ（Ｔｄｒ）をスイッチングさせる。

【0137】

駆動薄膜トランジスタ（Ｔｄｒ）は、第１スイッチングＴＦＴ（Ｔｓｗ１）の第２電極とストレージキャパシタ（Ｃｓｔ）の第１キャパシタ電極に共通に接続したゲート電極（またはゲートノード）（ｎ１）、第２スイッチングＴＦＴ（Ｔｓｗ２）の第１電極とストレージキャパシタ（Ｃｓｔ）の第２キャパシタ電極および発光素子層の画素電極（ＰＥ）に共通して連結された第１電極（または第１ソース／ドレイン電極またはソースノード）（ｎ２）、および画素駆動電源ライン（ＰＬ）に連結された第２電極（または第２ソース／ドレイン電極またはドレインノード）を含むことができる。このような駆動ＴＦＴ（Ｔｄｒ）は、ストレージキャパシタ（Ｃｓｔ）の電圧によってターンオンすることにより、画素駆動電源ライン（ＰＬ）から発光素子層に流れる電流量を制御することができる。

【0138】

発光素子層は、画素領域（ＰＡ）の発光領域（ＥＡ）に配置されて画素回路（ＰＣ）と電気的に連結（または接触）され得る。一実施例に係る発光素子層は、画素回路（ＰＣ）と電気的に連結（または接触）された画素電極（ＰＥ）、画素共通電圧ライン（ＣＶＬ）に電気的に連結（または接触）された共通電極（ＣＥ）、および画素電極（ＰＥ）と共通電極（ＣＥ）の間に介在した自発光素子（ＥＤ）を含むことができる。

【0139】

複数の共通電極連結部（ＣＥＣＰ）のそれぞれは、複数の画素共通電圧ライン（ＣＶＬ）のそれぞれと重畳される複数の画素（Ｐ）の間で、共通電極（ＣＥ）を複数の画素共通電圧ライン（ＣＶＬ）のそれぞれに電気的に連結させる。一実施例に係る複数の共通電極連結部（ＣＥＣＰ）のそれぞれは、第２方向（Ｙ）を基準に、複数の画素の間または複数の画素の間の境界部で複数の画素共通電圧ライン（ＣＶＬ）のそれぞれと電気的に連結（または接触）され、共通電極（ＣＥ）の一部と電気的に連結（または接触）されることで、共通電極（ＣＥ）を複数の画素共通電圧ライン（ＣＶＬ）のそれぞれと電気的に連結（または接触）させることができる。

【0140】

複数の共通電極連結部（ＣＥＣＰ）のそれぞれは、複数の画素（Ｐ）の間ごとに配置されて複数の画素共通電圧ライン（ＣＶＬ）のそれぞれと共通電極（ＣＥ）とを電気的に連結（または接触）することで、共通電極（ＣＥ）の面抵抗による画素共通電圧の電圧降下（ＩＲ ｄｒｏｐ）を防止するか、または最小化することができる。本明細書の一実施例によれば、複数の共通電極連結部（ＣＥＣＰ）のそれぞれは、複数の画素共通電圧ライン（ＣＶＬ）のそれぞれと電気的に連結（または接触）されるように、少なくとも２層構造を有する画素電極（ＰＥ）と一緒に形成され得る。複数の共通電極連結部（ＣＥＣＰ）のそれぞれは、サイドコンタクト構造（または側面露出構造）を介して共通電極（ＣＥ）と電気的に連結（または接触）され得る。

【0141】

ダム部１０４は、閉ループライン形状（または閉ループ形態）を有するように基板１００または最外郭画素（Ｐｏ）の縁部分に配置されるか、または実現されるものであり、これは図１を参照して説明したものと同様であるので、これについての重複する説明は省略することができる。

【0142】

本明細書の一実施例に係る発光表示装置１０または基板１００は、分離部１０５をさらに含むことができる。分離部１０５は、ダム部１０４の周辺に閉ループライン形状（または閉ループ形態）を有するように基板１００または最外郭画素（Ｐｏ）の縁部分に配置されるか、または実現されるものであり、これは図１を参照して説明したものと同様であるので、これについての重複する説明は省略することができる。

【0143】

第１パッド部１１０は、基板１００の第１縁部分上に第１方向（Ｘ）に沿って互いに平行に配置された複数の第１パッドを含むことができる。複数の第１パッドは、複数の第１データパッド（ＤＰ１）、複数の第１ゲートパッド（ＧＰ１）、複数の第１画素駆動電源パッド（ＰＰＰ１）、複数の第１リファレンス電圧パッド（ＲＶＰ１）、および複数の第１画素共通電圧パッド（ＣＶＰ１）に区分（または分類）され得る。

【0144】

複数の第１データパッド（ＤＰ１）のそれぞれは、基板１００上に配置された複数のデータライン（ＤＬｏ、ＤＬｅ）のそれぞれの一側端と個別的（または一対一）に連結され得る。例えば、複数の第１データパッド（ＤＰ１）のそれぞれは、複数のデータライン（ＤＬｏ、ＤＬｅ）のそれぞれの１つの側端に連結され得る。

【0145】

複数の第１ゲートパッド（ＧＰ１）のそれぞれは、基板１００上に配置されているゲート制御ラインのそれぞれの一側端と個別的（または一対一）に連結され得る。複数の第１ゲートパッド（ＧＰ１）は、第１スタート信号パッド、複数の第１シフトクロックパッド、複数の第１キャリークロックパッド、少なくとも１つの第１ゲート駆動電源パッド、および少なくとも１つの第１ゲート共通電圧パッドなどに区分（または分類）され得る。例えば、複数の第１ゲートパッド（ＧＰ１）のそれぞれは、ゲート制御ライン（ＧＣＬ）のそれぞれの１つの側端に連結され得る。

【0146】

複数の第１画素駆動電源パッド（ＰＰＰ１）のそれぞれは、基板１００上に配置された複数の画素駆動電源ライン（ＰＬ）のそれぞれの一側端と個別的（または一対一）に連結され得る。例えば、複数の第１画素駆動電源パッド（ＰＰＰ１）のそれぞれは、複数の画素駆動電源ライン（ＰＬ）のそれぞれの１つの側端に連結され得る。複数の第１リファレンス電圧パッド（ＲＶＰ１）のそれぞれは、基板１００上に配置された複数のリファレンス電圧ライン（ＲＬ）のそれぞれの一側端と個別的（または一対一）に連結され得る。例えば、複数の第１リファレンス電圧パッド（ＲＶＰ１）のそれぞれは、複数のリファレンス電圧ライン（ＲＬ）のうちのそれぞれ１つの側端に連結され得る。複数の第１画素共通電圧パッド（ＣＶＰ１）のそれぞれは、基板１００上に配置された複数の画素共通電圧ライン（ＣＶＬ）のそれぞれの一側端と個別的（または一対一）に連結され得る。例えば、第１画素共通電圧パッド（ＣＶＰ１）のそれぞれは、複数の画素共通電圧ライン（ＣＶＬ）のうちのそれぞれ１つの側端に連絡され得る。

【0147】

本明細書の一実施例に係る第１パッド部１１０は、第１方向（Ｘ）に沿って配置された複数のパッドグループ（ＰＧ）を含むことができる。複数のパッドグループ（ＰＧ）のそれぞれは、第１方向（Ｘ）に沿って配置された隣接した２個の画素（Ｐ）に連結され得る。例えば、複数のパッドグループ（ＰＧ）のそれぞれは、第１方向Ｘに沿って交互に配置された第１パッドグループ（ＰＧ１）と第２パッドグループ（ＰＧ２）を含むことができる。第１パッドグループ（ＰＧ１）は、奇数番目の画素領域（ＰＡ）内にて第１方向（Ｘ）に沿って連続的に配置された第１画素駆動電源パッド（ＰＰＰ１）、第１データパッド（ＤＰ１）、第１リファレンス電圧パッド（ＲＶＰ１）、第１データパッド（ＤＰ１）、および第１画素共通電圧パッド（ＣＶＰ１）を含むことができる。第２パッドグループ（ＰＧ２）は、偶数番目の画素領域（ＰＡ）内にで 第１方向（Ｘ）に沿って連続的または順次に配置された第１ゲートパッド（ＧＰ１）、第１データパッド（ＤＰ１）、第１リファレンス電圧パッド（ＲＶＰ１）、第１データパッド（ＤＰ１）、および第１画素駆動電源パッド（ＰＰＰ１）を含むことができる。

【0148】

本明細書の一実施例に係る基板１００は、複数の補助電圧ライン（ＳＶＬ）、および複数の補助ライン連結部（ＳＬＣＰ）をさらに含むことができる。

【0149】

複数の補助電圧ライン（ＳＶＬ）のそれぞれは、第２方向（Ｙ）に沿って長く延長され、複数の画素共通電圧ライン（ＣＶＬ）のそれぞれに隣接して配置され得る。複数の補助電圧ライン（ＳＶＬ）のそれぞれは、第１画素共通電圧パッド（ＣＶＰ）と電気的に連結（または接触）されずに隣接した画素共通電圧ライン（ＣＶＬ）に電気的に連結（または接触）されることで、隣接した画素共通電圧ライン（ＣＶＬ）から画素共通電圧を受けることができる。このために、本明細書による基板１００は、互いに隣接した画素共通電圧ライン（ＣＶＬ）と補助電圧ライン（ＳＶＬ）を電気的に連結（または接触）する複数のライン連結パターン（ＬＣＰ）をさらに含むことができる。

【0150】

複数のライン連結パターン（ＬＣＰ）のそれぞれは、互いに隣接した画素共通電圧ライン（ＣＶＬ）と補助電圧ライン（ＳＶＬ）を交差または重畳するように、基板１００上に配置され、ラインジャンピング構造を介して互いに隣接した画素共通電圧ライン（ＣＶＬ）と補助電圧ライン（ＳＶＬ）を電気的に連結（または接触）することができる。例えば、複数のライン連結パターン（ＬＣＰ）のそれぞれの一側は、補助電圧ライン（ＳＶＬ）上の絶縁層に形成された第１ラインコンタクトホールを介して補助電圧ライン（ＳＶＬ）の一部と電気的に連結（または接触）され、複数のライン連結パターン（ＬＣＰ）のそれぞれの他側は、画素共通電圧ライン（ＣＶＬ）上の絶縁層に形成された第２ラインコンタクトホールを介して画素共通電圧ライン（ＣＶＬ）の一部と電気的に連結（または接触）され得る。

【0151】

複数の補助ライン連結部（ＳＬＣＰ）のそれぞれは、複数の補助電圧ライン（ＳＶＬ）のそれぞれと重畳される複数の画素（Ｐ）間で共通電極（ＣＥ）を、複数の補助電圧ライン（ＳＶＬ）のそれぞれに電気的に連結（または接触）させる。例えば、複数の補助ライン連結部（ＳＬＣＰ）のそれぞれは、共通電極（ＣＥ）を複数の補助電圧ライン（ＳＶＬ）のそれぞれの１つに電気的に連絡することができる。一実施例に係る複数の補助ライン連結部（ＳＬＣＰ）のそれぞれは、第２方向（Ｙ）を基準に、複数の画素（Ｐ）との間、または複数の画素とも間の境界部で複数の補助電圧ライン（ＳＶＬ）のそれぞれと電気的（または接触）に連結され、共通電極（ＣＥ）の一部と電気的に連結（または接触）されることで、共通電極（ＣＥ）を複数の補助電圧ライン（ＳＶＬ）のそれぞれと電気的に連結（または接触）させることができる。これにより、共通電極（ＣＥ）は、複数の補助ライン連結部（ＳＬＣＰ）を介して、複数の補助電圧ライン（ＳＶＬ）のそれぞれと追加で連結され得る。これにより、本明細書の一実施例に係る発光表示装置は、表示部（ＡＡ）に配列された各画素の（Ｐ）に供給される画素共通電圧の偏差に因る画質不良がさらに防止されるか、またはさらに最小化され得る。そして、本明細書の一実施例に係る発光表示装置は、複数の補助電圧ライン（ＳＶＬ）のそれぞれに連結される第１画素共通電圧パターン（ＣＶＰ１）を追加で配置（または形成）しなくても、画素共通電圧ライン（ＣＶＬ）と複数のライン連結パターン（ＬＣＰ）のそれぞれを介して、複数の補助電圧ライン（ＳＶＬ）のそれぞれに画素共通電圧を供給することができる。

【0152】

本明細書の一実施例に係る発光表示装置１０または基板１００は、封止層をさらに含むことができる。

【0153】

封止層は、発光素子層を囲むように実現され得る。封止層は、発光素子層とダム部１０４および分離部１０５上に配置された第１無機封止層（または第１封止層）、第１無機封止層上に配置された第２無機封止層（または第３封止層）、およびダム部１０４によって定義される封止領域上に配置された第１無機封止層と第２無機封止層の間に介在された有機封止層（または第２封止層）を含むことができる。

【0154】

有機封止層は、発光素子層の前面（または上面）を覆って基板１００の先端の方に流れることができ、このような有機封止層の拡散（または流れ）は、ダム部１０４によって遮断され得る。ダム部１０４は、有機封止層の配置領域（または封止領域）を定義するか、または限定することができ、さらに有機封止層の拡散またはオーバーフロー（ｏｖｅｒ ｆｌｏｗ）を遮断するか、または防止することができる。

【0155】

図６は、図１および図４に示したゲート駆動回路を示す図である。

【0156】

図１、図４、および図６を参照すると、本明細書の一実施例に係るゲート駆動回路１５０は、基板１００の表示部（ＡＡ）内に実現（または内蔵）され得る。ゲート駆動回路１５０は、第１パッド部１１０とゲート制御ライン（ＧＣＬ）を介して供給されるゲート制御信号に基づいて、スキャン信号を生成して、複数のゲートライン（ＧＬ）に順に供給することができる。

【0157】

ゲート制御ライン（ＧＣＬ）は、スタート信号ライン、複数のシフトクロックライン、少なくとも１つのゲート駆動電圧ライン、および少なくとも１つのゲート共通電圧ラインを含むことができる。ゲート制御ライン（ＧＣＬ）は、第２方向（Ｙ）に沿って長く延長され、第１方向（Ｘ）に沿って予め設定されるか、または選択された間隔を有するように、基板１００の表示部（ＡＡ）上に配置され得る。例えば、ゲート制御ライン（ＧＣＬ）は、第１方向（Ｘ）に沿って少なくとも１つの画素（Ｐ）との間に配置され得る。例えば、ゲート制御ライン（ＧＣＬ）は、第１方向（Ｘ）に沿って隣接した少なくとも一対の画素（Ｐ）との間に配置され得る。

【0158】

ゲート駆動回路１５０は、複数のステージ回路１５０１～１５０ｍを含むシフトレジスタで実現され得る。

【0159】

複数のステージ回路１５０１～１５０ｍのそれぞれは、第１方向（Ｘ）に沿って基板１００の第１面上の各水平ラインに個別に配置され、第２方向（Ｙ）に沿って互いに従属的に連結され得る。例えば、複数のステージ回路１５０１～１５０ｍのそれぞれは、基板１００の水平ラインのそれぞれの１つに配置され得る。複数のステージ回路１５０１～１５０ｍのそれぞれは、第１パターン部１１０とゲート制御ライン（ＧＣＬ）を介して供給されるゲート制御信号に応答して予め設定されるか、または選択された順序に従ってスキャン信号を生成して、該当するゲートライン（ＧＬ）に供給することができる。

【0160】

複数のステージ回路１５０１～１５０ｍのそれぞれは、複数のブランチ回路１５１１～１５１ｎおよびブランチネットワーク１５３を含むことができる。

【0161】

複数のブランチ回路１５１１～１５１ｎのそれぞれは、ブランチネットワーク１５３を介してゲート制御ライン（ＧＣＬ）に選択的に連結され、ブランチネットワーク１５３を介して互いに電気的に連結（または接触）され得る。このような複数のブランチ回路１５１１～１５１ｎのそれぞれは、ゲート制御ライン（ＧＣＬ）を介して供給されるゲート制御信号とブランチネットワーク１５３の電圧によってスキャン信号を生成して、該当するゲートライン（ＧＬ）に供給ことができる。

【0162】

複数のブランチ回路１５１１～１５１ｎのそれぞれは、１つのステージ回路１５０１～１５０ｍを構成する複数のＴＦＴのうちの少なくとも１つのＴＦＴ（またはブランチＴＦＴ）を含むことができる。複数のブランチ回路１５１１～１５１ｎのうちのいずれか１つは、ゲートライン（ＧＬ）に連結されたプルアップＴＦＴを含むことができる。複数のブランチ回路１５１１～１５１ｎのうちの他の１つは、ゲートライン（ＧＬ）に連結されたプルダウンＴＦＴを含むことができる。

【0163】

一実施例に係る複数のブランチ回路１５１１～１５１ｎのそれぞれは、基板１００の各水平ラインで、隣接した２つの画素（Ｐ）間の回路領域に配置されるか、または隣接した少なくとも２つの画素（Ｐ）間の回路領域に配置され得るが、これに限定されない。例えば、複数のブランチ回路１５１１～１５１ｎのそれぞれは、１つのステージ回路１５０１～１５０ｍを構成するＴＦＴの個数と１つの水平ラインに配置された画素（Ｐ）の個数によって、隣接した少なくとも１つの画素（Ｐ）間の回路領域（または境界部）に配置され得る。例えば、複数のブランチ回路１５１１～１５１ｎのそれぞれは、隣接した少なくとも一対の画素（Ｐ）間の回路領域（または境界部）に配置され得る。

【0164】

ブランチネットワーク１５３は、基板１００の各水平ラインに配置され、複数のブランチ回路１５１１～１５１ｎを互いに電気的に連結（または接触）することができる。ブランチネットワーク１５３は、複数の制御ノードラインと複数のネットワークラインを含むことができる。

【0165】

複数の制御ノードラインは、基板１００の各水平ラインに配置され、１つの水平ライン上で複数のブランチ回路１５１１～１５１ｎと選択的に連結され得る。例えば、複数の制御ノードラインは、基板１００の各水平ラインに配置されている画素領域のうち、上側の縁領域（または下側の縁領域）に配置され得るが、これに限定されない。

【0166】

複数のネットワークラインは、基板１００に配置されたゲート制御ライン（ＧＣＬ）と選択的に連結され、複数のブランチ回路１５１１～１５１ｎと選択的に連結され得る。例えば、複数のネットワークラインは、ゲート制御ライン（ＧＣＬ）から供給されるゲート制御信号を、該当するブランチ回路１５１１～１５１ｎに供給し、複数のブランチ回路１５１１～１５１ｎ間の信号を伝達することができる。

【0167】

このように、本明細書の実施例に係ると、ゲート駆動回路１５０が、基板１００の表示部（ＡＡ）内に配置されるため、最外郭画素領域（ＰＡｏ）の中心部と基板１００の外側面（ＯＳ）との間の第２間隔（Ｄ２）は、隣接した画素領域（ＰＡ）との間の第１間隔（または画素ピッチ）（Ｄ１）の半分以下を有することができる。例えば、ゲート駆動回路１５０が、基板１００の表示部（ＡＡ）内に配置されずに、基板１００の縁部分に配置されるとき、第２間隔（Ｄ２）は、第１間隔（Ｄ１）の半分以下を有することができない。したがって、本明細書の実施例に係る発光表示装置は、ゲート駆動回路１５０が、基板１００の表示部（ＡＡ）内に配置されることにより、第２間隔（Ｄ２）が第１間隔（Ｄ１）の半分以下で実現され得、さらにベゼル領域がないか、またはゼロ化されたベゼルを有するエアーベゼル（ａｉｒ－ｂｅｚｅｌ）構造を有することができる。

【0168】

図７は、本明細書の一実施例に係る複数のスイッチング回路部を説明するための図であり、図８は、図７に示す第１パッド部、１つのスイッチング回路部およびダム部を示す図である。図７および図８は、本明細書の実施例に係るルーティング部に配置されたルーティングラインの抵抗をセンシングするためのスイッチング回路部およびこれに関連した構成を概略的に示すものである。

【0169】

図１、図７、および図８を参照すると、本明細書の一実施例に係る発光表示装置１０で、複数のスイッチング回路部１７０のそれぞれは、ダム部１０４と重畳されるように配置され、第１パッド部１１０、ルーティング部４００、第２パッド部２１０、リンクライン部２５０、および第３パッド部２３０を介して駆動回路部５００と連結され得る。複数のスイッチング回路部１７０のそれぞれは、駆動回路部５００から供給されるスイッチング制御信号に応じて駆動（またはスイッチング）されるように構成され得る。

【0170】

ダム部１０４は、第１～第３ダム１０４－１、１０４－２、１０４－３を含むことができ、分離部１０５は、第１～第３ダム１０４－１、１０４－２、１０４－３の間に配置された第１および第２分離構造物１０５－１、１０５－２を含むことができる。

【0171】

第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれは、表示部を取り囲むように平面上で閉ループライン形状（または連続的なライン形状または閉ループ形状）を有するように互いに平行に実現され得る。第１ダム１０４－１は、第２ダム１０４－２を取り囲むように配置され、第２ダム１０４－２は、第３ダム１０４－３を取り囲むように配置され得る。

【0172】

第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれは、金属ライン１０４ｍを含むことができる。金属ライン１０４ｍは、ダム部１０４の内部に内装されるか、または実現されることで、平面上でダム部１０４と同じ閉ループライン形状（または連続的なライン形状または閉ループ形状）を有することができる。

【0173】

第１および第２分離構造物１０５－１、１０５－２のそれぞれは、平面上で閉ループライン形状（または連続的なライン形状または閉ループ形状）を有するように互いに平行に実現され得る。第１分離構造物１０５－１は、第１ダム１０４－１と第２ダム１０４－２との間に配置され得る。第２分離構造物１０５－２は、第２ダム１０４－２と第３ダム１０４－３との間に配置され得る。第１分離構造物１０５－１および第２分離構造物１０５－２のそれぞれは、複数の画素駆動ラインと交差することができる。

【0174】

本明細書の一実施例に係る発光表示装置１０において、第１パッド部１１０は、第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃ、および第１～第３パッド連結ライン１７６、１７７、１７８をさらに含むことができる。

【0175】

第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれは複数の第１パッドの間に配置され得る。例えば、第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれは、図４で説明した第１パッドグループ（ＰＧ１）と第２パッドグループ（ＰＧ２）との間の領域に１つずつ配置され得る。第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれは、検査モードで、フレキシブル回路フィルム５１０、第３パッド部２３０、リンクライン部２５０、第２パッド部２１０、およびルーティング部４００を介して、駆動集積回路５３０から該当スイッチング制御信号を受信することができる。

【0176】

本明細書の一実施例によれば、第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれは、第１パッド部１１０に一定の間隔で配置され、画素駆動ラインに連結されていない複数の前面ダミーパッドのうちので選択され得る。例えば、第１パッド部１１０は、複数の前面パッドを含み、複数の前面パッドは、複数の第１データパッド（ＤＰ１）、複数の第１ゲートパッド（ＧＰ１）、複数の第１画素駆動電源パッド（ＰＰＰ１）、複数の第１レファレンス電圧パッド（ＲＶＰ１）、複数の第１画素共通電圧パッド（ＣＶＰ１）、および第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃを含むか、または区分（または分類）され得る。

【0177】

第１パッド連結ライン１７６は、第１前面センシング制御パッド１１２ａおよび第１ダム１０４－１の金属ライン１０４ｍと電気的に結合されるように構成され得る。第１パッド連結ライン１７６は、第１前面センシング制御パッド１１２ａと重畳し、第１ダム１０４－１の金属ライン１０４ｍと交差または重畳するように第２方向（Ｙ）に沿って長く延びることができる。例えば、第１パッド連結ライン１７６の一側（または一端）は、パッドコンタクトホールを介して第１前面センシング制御パッド１１２ａと電気的に連結され得る。第１ダム１０４－１の金属ライン１０４ｍは、ビアホール１７６ｈを介して第１パッド連結ライン１７６の他側（または他側の端）と電気的に連結され得る。これにより、検査モードで、駆動集積回路５３０から第１前面センシング制御パッド１１２ａに供給される第１スイッチング制御信号は、第１パッド連結ライン１７６を介して第１ダム１０４－１の金属ライン１０４ｍに供給され得る。

【0178】

第２パッド連結ライン１７７は、第２前面センシング制御パッド１１２ｂおよび第２ダム１０４－２の金属ライン１０４ｍと電気的に結合されるように構成され得る。第２パッド連結ライン１７７は、第２前面センシング制御パッド１１２ｂと重畳し、第２ダム１０４－２の金属ライン１０４ｍと交差または重畳するように第２方向（Ｙ）に沿って長く延びることができる。例えば、第２パッド連結ライン１７７の一側（または一端）は、パッドコンタクトホールを介して第２前面センシング制御パッド１１２ｂと電気的に連結され得る。第２ダム１０４－２の金属ライン１０４ｍは、ビアホール１７７ｈを介して第２パッド連結ライン１７７の他側（または他側の端）と電気的に連結され得る。これにより、検査モードで、駆動集積回路５３０から第２前面センシング制御パッド１１２ｂに供給される第２スイッチング制御信号は、第２パッド連結ライン１７７を介して第２ダム１０４－２の金属ライン１０４ｍに供給され得る。

【0179】

第３パッド連結ライン１７８は、第３前面センシング制御パッド１１２ｃおよび第３ダム１０４－３の金属ライン１０４ｍと電気的に結合されるように構成され得る。第３パッド連結ライン１７８は、第３前面センシング制御パッド１１２ｃと重畳し、第３ダム１０４－３の金属ライン１０４ｍと交差するように第２方向（Ｙ）に沿って長く延びることができる。例えば、第３パッド連結ライン１７８の一側（または一端）は、パッドコンタクトホールを介して第３前面センシング制御パッド１１２ｃと電気的に連結され得る。第３ダム１０４－３の金属ライン１０４ｍは、ビアホール１７８ｈを介して第３パッド連結ライン１７８の他側（または他側の端）と電気的に連結され得る。よって、検査モードで、駆動集積回路５３０から第３前面センシング制御パッド１１２ｃに供給される第３スイッチング制御信号は第３パッド連結ライン１７８を介して第３ダム１０４－３の金属ライン１０４ｍに供給され得る。

【0180】

複数のスイッチング回路部１７０のそれぞれは、基板１００の第１縁部分または最外郭画素（Ｐｏ）の第１縁部分に沿って配置され得る。複数のスイッチング回路部１７０のそれぞれは、複数の最外郭画素（Ｐｏ）のそれぞれに配置される（または含まれる）ように構成され得る。複数のスイッチング回路部１７０のそれぞれは、ダム部１０４と重畳するように配置され得る。複数のスイッチング回路部１７０のそれぞれは、ダム部１０４と重畳するようにダム部１０４と基板１００の外側面との間に配置されることができ、これにより複数のスイッチング回路部１７０によるベゼル幅の増加が防止され得る。

【0181】

本明細書の一実施例に係る複数のスイッチング回路部１７０のそれぞれは、第１～第３スイッチング回路１７１、１７２、１７３を含むことができる。

【0182】

第１～第３スイッチング回路１７１、１７２、１７３は、第１～第３ダム１０４－１、１０４－２、１０４－３と個別的に重畳されるように配置され得る。例えば、第１スイッチング回路１７１は、第１ダム１０４－１と重畳されるか、または第１ダム１０４－１の下に配置され得る。第２スイッチング回路１７２は、第２ダム１０４－２と重畳されるか、または第２ダム１０４－２の下に配置され得る。第３スイッチング回路１７３は、第３ダム１０４－３と重畳されるか、または第３ダム１０４－３の下に配置され得る。

【0183】

第１～第３スイッチング回路１７１、１７２、１７３のそれぞれは、ゲート電極（Ｓｇ）、第１電極（Ｓｅ１）（または第１ソース／ドレイン電極）、および第２電極（Ｓｅ２）（または第２ソース／ドレイン電極）を含むＴＦＴであり得る。このような構成を有する第１～第３スイッチング回路１７１、１７２、１７３のそれぞれは、画素回路の駆動ＴＦＴ（Ｔｄｒ）とともに形成され得る。

【0184】

第１スイッチング回路１７１は、検査モードで、１つの画素領域（ＰＡ）に配置された２個のデータライン（ＤＬｏ、ＤＬｅ）のうちの第１データライン（または奇数番目データライン）（ＤＬｏ）に連結されたデータルーティングラインのライン抵抗およびレファレンス電圧ライン（ＲＬ）に連結されたレファレンスルーティングラインのライン抵抗をセンシングすることができるように構成され得る。第１スイッチング回路１７１は、１つの画素領域（ＰＡ）に配置された第１データライン（ＤＬｏ）、レファレンス電圧ライン（ＲＬ）および第１ダム１０４－１の金属ライン１０４ｍに電気的に連結され得る。第１スイッチング回路１７１は、検査モードで、第１ダム１０４－１の金属ライン１０４ｍを介して供給される第１スイッチング制御信号に応じてターンオンされることで、第１データライン（ＤＬｏ）を介して供給される検査信号をレファレンス電圧ライン（ＲＬ）に出力することができる。

【0185】

第１スイッチング回路１７１のゲート電極（Ｓｇ）は、第１ダム１０４－１の金属ライン１０４ｍと重畳されるか、または第１ダム１０４－１の金属ライン１０４ｍの下に配置されることができ、第１制御ラインコンタクトホール（ＣＬｈ１）を介して第１ダム１０４－１の金属ライン１０４ｍと電気的に結合され得る。例えば、第１ダム１０４－１の金属ライン１０４ｍは、第１スイッチング制御ラインであり得る。

【0186】

第１スイッチング回路１７１の第１電極（Ｓｅ１）は、１つの画素領域（ＰＡ）に配置された２個のデータライン（ＤＬｏ、ＤＬｅ）のうちの第１データライン（または奇数番目データライン）（ＤＬｏ）と電気的に結合され得る。第１スイッチング回路１７１の第１電極（Ｓｅ１）は、第１データライン（ＤＬｏ）と重畳されるか、または交差するように延長され、第１コンタクトホール（ＣＨ１）を介して第１データライン（ＤＬｏ）に電気的に結合され得る。

【0187】

第１スイッチング回路１７１の第２電極（Ｓｅ２）は、１つの画素領域（ＰＡ）に配置されたレファレンス電圧ライン（ＲＬ）と電気的に結合され得る。例えば、第１スイッチング回路１７１の第２電極（Ｓｅ２）は、レファレンス電圧ライン（ＲＬ）と重畳されるか、または交差するように延長され、第２コンタクトホール（ＣＨ２）を介してレファレンス電圧ライン（ＲＬ）と電気的に結合され得る。例えば、レファレンス電圧ライン（ＲＬ）は、第１スイッチング回路１７１のターンオンの際、センシングラインとして使用され得る。

【0188】

第２スイッチング回路１７２は、検査モードで、１つの画素領域（ＰＡ）に配置された２個のデータライン（ＤＬｏ、ＤＬｅ）のうちの第２データライン（または偶数番目データライン）（ＤＬｅ）に連結されたデータルーティングラインのライン抵抗およびレファレンス電圧ライン（ＲＬ）に連結されたレファレンスルーティングラインのライン抵抗をセンシングすることができるように構成され得る。第２スイッチング回路１７２は、１つの画素領域（ＰＡ）に配置された第２データライン（ＤＬｅ）、レファレンス電圧ライン（ＲＬ）および第２ダム１０４－２の金属ライン１０４ｍに電気的に連結され得る。第２スイッチング回路１７２は、検査モードで、第２ダム１０４－２の金属ライン１０４ｍを介して供給される第２スイッチング制御信号に応じてターンオンされることで、第２データライン（ＤＬｅ）を介して供給される検査信号をレファレンス電圧ライン（ＲＬ）に出力することができる。

【0189】

第２スイッチング回路１７２のゲート電極（Ｓｇ）は、第２ダム１０４－２の金属ライン１０４ｍと重畳されるか、または第２ダム１０４－２の金属ライン１０４ｍの下に配置されることができ、第２制御ラインコンタクトホール（ＣＬｈ２）を介して第２ダム１０４－２の金属ライン１０４ｍと電気的に結合され得る。例えば、第２ダム１０４－２の金属ライン１０４ｍは、第２スイッチング制御ラインであり得る。

【0190】

第２スイッチング回路１７２の第１電極（Ｓｅ１）は、１つの画素領域（ＰＡ）に配置された２個のデータライン（ＤＬｏ、ＤＬｅ）のうちの第２データライン（または偶数番目データライン）（ＤＬｅ）と電気的に結合され得る。例えば、第２スイッチング回路１７２の第１電極（Ｓｅ１）は、第２データライン（ＤＬｅ）と重畳されるか、または交差するように延長され、第１コンタクトホール（ＣＨ１）を介して第２データライン（ＤＬｅ）に電気的に結合され得る。

【0191】

第２スイッチング回路１７２の第２電極（Ｓｅ２）は、１つの画素領域（ＰＡ）に配置されたレファレンス電圧ライン（ＲＬ）と電気的に結合され得る。例えば、第２スイッチング回路１７２の第２電極（Ｓｅ２）は、レファレンス電圧ライン（ＲＬ）と重畳されるか、または交差するように延長され、第２コンタクトホール（ＣＨ２）を介してレファレンス電圧ライン（ＲＬ）と電気的に結合され得る。例えば、レファレンス電圧ライン（ＲＬ）は、第２スイッチング回路１７２のターンオンの際、センシングラインとして使用され得る。

【0192】

第３スイッチング回路１７３は、検査モードで、１つの画素領域（ＰＡ）に配置された第１データライン（ＤＬｏ）および第２データライン（ＤＬｅ）のそれぞれに連結された２個のデータルーティングラインに対するライン抵抗をセンシングすることができるように構成され得る。第３スイッチング回路１７３は、１つの画素領域（ＰＡ）に配置された第１データライン（ＤＬｏ）、第２データライン（ＤＬｅ）および第３ダム１０４－３の金属ライン（１０４ｍ）に電気的に連結され得る。第３スイッチング回路１７３は、検査モードで、第３ダム１０４－３の金属ライン１０４ｍを介して供給される第３スイッチング制御信号に応じてターンオンされることで、第１データライン（ＤＬｏ）を介して供給される検査信号を第２データライン（ＤＬｅ）に出力することができる。

【0193】

第３スイッチング回路１７３のゲート電極（Ｓｇ）は、第３ダム１０４－３の金属ライン１０４ｍと重畳されるか、または第３ダム１０４－３の金属ライン１０４ｍの下に配置されることができ、第３制御ラインコンタクトホール（ＣＬｈ３）を介して第３ダム１０４－３の金属ライン１０４ｍと電気的に結合され得る。例えば、第３ダム１０４－３の金属ライン１０４ｍは、第３スイッチング制御ラインであり得る。

【0194】

第３スイッチング回路１７３の第１電極（Ｓｅ１）は、第１データライン（ＤＬｏ）と電気的に結合され得る。例えば、第３スイッチング回路１７３の第１電極（Ｓｅ１）は、第１データライン（ＤＬｏ）と重畳されするか、または交差するように延長され、第１コンタクトホール（ＣＨ１）を介して第１データライン（ＤＬｏ）に電気的に結合され得る。

【0195】

第３スイッチング回路１７３の第２電極（Ｓｅ２）は、第２データライン（ＤＬｅ）と電気的に結合され得る。例えば、第３スイッチング回路１７３の第２電極（Ｓｅ２）は、第２データライン（ＤＬｅ）と重畳されするか、または交差するように延長され、第２コンタクトホール（ＣＨ２）を介して第２データライン（ＤＬｅ）に電気的に結合され得る。

【0196】

図９は、図２および図８に示す線Ｉ－Ｉ’についての断面図であり、図１０は、図９に示す「Ｂ２」の拡大図であり、図１１は、図９に示す「Ｂ３」の拡大図であり、図１２は、図２および図８に示す線ＩＩ－ＩＩ’についての断面図である。図９～図１２は、本明細書の実施例に係るダム部および複数のスイッチング回路部などを含む最外郭画素の断面構造を概略的に示すので、以下の説明では図１～図８で説明した構成と同じ構成についての説明は省略するか、または簡略にする。

【0197】

図２、および図８～図１２を参照すると、本明細書の実施例に係る発光表示装置（または発光表示パネル）１０は、基板１００、配線基板２００、結合部材３００、およびルーティング部４００をさらに含むことができる。

【0198】

本明細書の実施例に係る基板１００は、回路層１０１、複数のスイッチング回路部１７０、平坦化層１０２、発光素子層（ＥＤＬ）、バンク１０３、ダム部１０４、および封止層１０６を含むことができる。

【0199】

回路層１０１は、基板１００上に配置され得る。回路層１０１は、画素アレイ層またはＴＦＴアレイ層と表現され得る。

【0200】

一実施例に係る回路層１０１は、バッファー層１０１ａおよび回路アレイ層１０１ｂを含むことができる。

【0201】

バッファ層１０１ａは、ＴＦＴの製造工程のうちの高温工程時、基板１００に含まれる水素などの物質が回路アレイ層１０１ｂに拡散することを遮断する役割をする。また、バッファ層１０１ａは、外部の水分や湿気が発光素子層（ＥＤＬ）の方に浸透することを防止する役割もすることができる。例えば、バッファ層１０１ａは、無機物質からなることができる。

【0202】

回路アレイ層１０１ｂは、バッファ層１０１ａ上の各画素領域（ＰＡ）に配置された駆動ＴＦＴ（Ｔｄｒ）を有する画素回路（ＰＣ）、複数のスイッチング回路部１７０、およびパッシベーション層（ＰＡＳ）を含むことができる。

【0203】

各画素領域（ＰＡ）の回路領域に配置された駆動ＴＦＴ（Ｔｄｒ）は、活性層（ＡＣＴ）、ゲート絶縁膜（ＧＩ）、ゲート電極（ＧＥ）、第１電極（ＳＤ１）、および第２電極（ＳＤ２）を含むことができる。

【0204】

活性層（ＡＣＴ）は、各画素領域（ＰＡ）上のバッファ層１０１ａ上に配置され得る。活性層（ＡＣＴ）は、ゲート電極（ＧＥ）と重畳されるチャネル領域、およびチャネル領域を挟んで互いに平行な第１電極コンタクト領域と第２電極コンタクト領域を含むことができる。活性層（ＡＣＴ）は、導体化工程（例えば、活性層（ＡＣＴ）の物質を導電化する工程）によって導体化されることにより、表示部（ＡＡ）内でライン間を直接に連結（または接触）するか、または互いに異なる層に配置されたラインを電気的に連結（または接触）するジャンピング構造物のブリッジラインとして使用され得る。

【0205】

ゲート絶縁膜（ＧＩ）は、活性層（ＡＣＴ）のチャネル領域上に配置され得る。ゲート絶縁膜（ＧＩ）は、活性層（ＡＣＴ）とゲート電極（ＧＥ）を絶縁させることができる。

【0206】

ゲート電極（ＧＥ）は、ゲート絶縁膜（ＧＩ）上に配置され、ゲートライン（ＧＬ）と連結され得る。ゲート電極（ＧＥ）は、ゲート絶縁膜（ＧＩ）を間に置いて、活性層（ＡＣＴ）のチャネル領域と重畳し得る。ゲート電極（ＧＥ）および活性層（ＡＣＴ）は、層間絶縁層（ＩＬＤ）によって覆われることができる。

【0207】

層間絶縁層（ＩＬＤ）は、ゲート電極（ＧＥ）と活性層（ＡＣＴ）を覆うように基板１００上に配置され得る。例えば、層間絶縁層（ＩＬＤ）は、無機物質からなることができる。一実施例に係る層間絶縁層（ＩＬＤ）は、シリコン酸化膜（ＳｉＯｘ膜）、シリコン窒化膜（ＳｉＮｘ膜）、シリコン酸質化膜（ＳｉＯＮｘ膜）、チタン酸化膜（ＴｉＯｘ膜）、およびアルミニウム酸化膜（ＡｌＯx膜）のいずれかの単層構造またはこれらの積層構造を含むことができるが、これに限定されるものではない。例えば、層間絶縁層（ＩＬＤ）は、絶縁層または第１絶縁層と表現され得る。

【0208】

第１電極（ＳＤ１）は、活性層（ＡＣＬ）の第１電極コンタクト領域と重畳される層間絶縁層（ＩＬＤ）上に配置され、層間絶縁層（ＩＬＤ）に配置された第１ビアホールを介して活性層（ＡＣＬ）の第１電極コンタクト領域と電気的に連結（または接触）され得る。例えば、第１電極（ＳＤ１）は、駆動ＴＦＴ（Ｔｄｒ）のソース電極であり、活性層（ＡＣＬ）の第２電極コンタクト領域は、ソース領域であり得る。

【0209】

第２電極（ＳＤ２）は、活性層（ＡＣＬ）の第２電極コンタクト領域と重畳される層間絶縁層（ＩＬＤ）上に配置され、層間絶縁層（ＩＬＤ）に配置された第２ビアホールを介して活性層（ＡＣＬ）の第２電極コンタクト領域と電気的に連結（または接触）され得る。例えば、第２電極（ＳＤ２）は、駆動ＴＦＴ（Ｔｄｒ）のドレイン電極であり、活性層（ＡＣＬ）の第２電極コンタクト領域は、ドレイン領域であり得る。

【0210】

図５に示すように、画素回路（ＰＣ）を構成する第１および第２スイッチングＴＦＴ（Ｔｓｗ１、Ｔｓｗ２）のそれぞれは、駆動ＴＦＴ（Ｔｄｒ）とともに形成されるので、これについての説明は省略することができる。

【0211】

複数のスイッチング回路部１７０は、最外郭画素（Ｐｏ）の縁部分（ＭＡ３）に形成され得る。複数のスイッチング回路部１７０は、第１～第３スイッチング回路１７１、１７２、１７３を含むことができる。このような構成を有する第１～第３スイッチング回路１７１、１７２、１７３、は駆動ＴＦＴ（Ｔｄｒ）とともに形成されるので、これについての説明は省略することができる。

【0212】

一実施例に係る回路層１０１は、基板１００とバッファ層１０１ａとの間に配置された下部金属層（ＢＭＬ）をさらに含むことができる。下部金属層（ＢＭＬ）は、画素回路（ＰＣ）を構成するＴＦＴ（Ｔｄｒ、Ｔｓｗ１、Ｔｓｗ２）の活性層（ＡＣＴ）の下に配置された遮光パターン（ＬＳＰ）を含むことができる。

【0213】

遮光パターン（ＬＳＰ）は、基板１００と活性層（ＡＣＴ）の間に島形状で配置され得る。遮光パターン（ＬＳＰ）は、基板１００を介して活性層（ＡＣＴ）の方に入射する光を遮断することにより、外部光によるＴＦＴのしきい値電圧の変化を最小限に抑え、または防止する。選択的に、遮光パターン（ＬＳＰ）は、ＴＦＴの第１電極（ＳＤ１）に電気的に連結されることで、該当するＴＦＴの下部ゲート電極の役割をすることもでき、この場合、光による特性変化だけでなく、バイアス電圧によるＴＦＴのしきい値電圧の変化を最小化ないし防止することができる。

【0214】

下部金属層（ＢＭＬ）は、ゲートライン（ＧＬ）、データライン（ＤＬ）、画素駆動電源ライン（ＰＬ）、画素共通電圧ライン（ＣＶＬ）、およびリファレンス電圧ライン（ＲＬ）のうちの互いに並んで配置されるラインとして使用され得る。例えば、下部金属層(ＢＭＬ)は、基板１００上に配置される画素駆動ライン(ＤＬ、ＧＬ、ＰＬ、ＣＶＬ、ＲＬ、ＧＣＬ)のうちの第２方向（Ｙ）と並んで配置されるラインとして使用され得る。

【0215】

パッシベーション層（ＰＡＳ）は、駆動ＴＦＴ（Ｔｄｒ）を含む画素回路（ＰＣ）を覆うように基板１００上に配置され得る。パッシベーション層（ＰＡＳ）は、各副画素領域（ＳＰＡ）に配置された駆動ＴＦＴ（Ｔｄｒ）を覆う回路層１０１の最上層であり得るが、これに限定されるものではない。パッシベーション層（ＰＡＳ）は、層間絶縁層（ＩＬＤ）と同じか異なる無機物質からなることができる。例えば、パッシベーション層（ＰＡＳ）は、シリコン酸化膜（ＳｉＯｘ膜）、シリコン窒化膜（ＳｉＮｘ膜）、シリコン酸質化膜（ＳｉＯＮｘ膜）、チタン酸化膜（ＴｉＯｘ膜）、およびアルミニウム酸化膜（ＡｌＯx膜）のいずれかの単層構造またはこれらの積層構造を含むことができる。例えば、ファシベーション層（ＰＡＳ）は、保護層、回路保護層、回路絶縁層、無機絶縁層、第１無機絶縁層、または第２絶縁層などの用語で表現され得る。

【0216】

平坦化層１０２は、パッシベーション層（ＰＡＳ）が配置されている基板１００上に配置され、パッシベーション層（ＰＡＳ）上に平坦面を提供することができる。例えば、パッシベーション層（ＰＡＳ）は、層間絶縁層（ＩＬＤ）と平坦化層１０２との間に配置され得る。

【0217】

平坦化層１０２は、基板１００の縁部分に配置されたパッシベーション層（ＰＡＳ）の縁部分を除いて残った回路層１０１を覆うように形成され得る。例えば、平坦化層１０２は、基板１００と発光素子層（ＥＤＬ）との間に配置されるか、または発光素子層（ＥＤＬ）の下に配置され得る。一実施例に係る平坦化層１０２は、有機物質からなることができるが、これに限定されるものではない。例えば、平坦化層１０２は、アクリル系樹脂（ａｃｒｙｌｉｃ－ｂａｓｅｄ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ－ｂａｓｅｄ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ－ｂａｓｅｄ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅ－ｂａｓｅｄ ｒｅｓｉｎ）、またはポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅ－ｂａｓｅｄ ｒｅｓｉｎ）などの有機物質からなり得るが、これに限定されない。

【0218】

発光素子層（ＥＤＬ）は、平坦化層１０２上に配置され得る。一実施例に係る発光素子層（ＥＤＬ）は、画素電極（ＰＥ）、自発光素子（ＥＤ）、および共通電極（ＣＥ）を含むことができる。「自発光素子」という用語は、電圧が印加されたときに光を出力する層を含んでいることを理解しなければならない。画素電極（ＰＥ）および共通電極（ＣＥ）と接触する発光層、すなわち自発光層の任意の部分を指すことができる。一般的に、これは、図９に示すように、画素内に３つの層が存在し、バンク１０３が存在しないすべての領域を含むことができる。

【0219】

画素電極（ＰＥ）は、反射電極、下部電極、自発光素子（ＥＤ）のアノード電極または第１電極と表現することもできる。画素電極（ＰＥ）は、各副画素（ＳＰ）の発光領域（ＥＡ）と重畳される平坦化層１０２上に配置され得る。画素電極（ＰＥ）は、画素回路（ＰＣ）の少なくとも一部または全部と重畳されるように配置され得る。

【0220】

画素電極（ＰＥ）は、画素回路（ＰＣ）の少なくとも一部または全部と重畳されるように発光領域（ＥＡ）に配置された複数の画素分割電極（ＰＥａ、ＰＥｂ）を含むことができるが、これに限定されず、画素回路（ＰＣ）の少なくとも一部または全部と重畳されるように発光領域（ＥＡ）に単一体で形成された単一電極構造を含むことができる。

【0221】

本明細書の一実施例に係る画素電極（ＰＥ）は、発光領域（ＥＡ）の一側領域に配置された第１画素分割電極（ＰＥａ）および発光領域（ＥＡ）の他側領域に配置された第１画素分割電極（ＰＥａ）を含むことができる。複数の画素分割電極（ＰＥａ、ＰＥｂ）は、該当発光領域（ＥＡ）（または副画素領域（ＳＰＡ））内で互いに離隔されるように配置され得る。複数の画素分割電極（ＰＥａ、ＰＥｂ）のそれぞれの一側は、駆動ＴＦＴ（Ｔｄｒ）の第１電極（ＳＤ１）上に延長（または突出）され、電極コンタクトホール（ＥＣＨ）を介して駆動ＴＦＴ（Ｔｄｒ）の第１電極（ＳＤ１）に共通して連結され得る。例えば、複数の画素分割電極（ＰＥａ、ＰＥｂ）のそれぞれは、発光領域（ＥＡ）（または副画素領域（ＳＰＡ））内に配置された電極コンタクトホール（ＥＣＨ）から分岐され得る。

【0222】

複数の画素分割電極（ＰＥａ、ＰＥｂ）は、製造工程中に異物などによる不良発生の際、該当副画素のリペア（または正常化）のために実現され得る。例えば、複数の画素分割電極（ＰＥａ、ＰＥｂ）のうちの第１画素分割電極（ＰＥａ）で異物による不良が発生する場合、リペア工程では第１画素分割電極（ＰＥａ）の延長部をカットして駆動ＴＦＴ（Ｔｄｒ）の第１電極（ＳＤ１）と第１画素分割電極（ＰＥａ）との電気的に連結（または接触）を分離させることで、第１画素分割電極（ＰＥａ）を除いて残った画素分割電極（ＰＥ）ｂを介して該当副画素をリペア（または正常化）することができる。

【0223】

画素電極（ＰＥ）は、少なくとも２層以上の画素電極層（ＰＥＬ１、ＰＥＬ２）の積層構造を含むことができる。例えば、少なくとも２層以上の画素電極層（ＰＥＬ１、ＰＥＬ２）のそれぞれは、ＩＴＯ、ＩＺＯ、Ａｌ、Ａｇ、Ｍｏ、Ｔｉ、ＭｏＴｉ、およびＣｕのうちから選択される少なくとも１種の材料からなることができる。例えば、少なくとも２層以上の画素電極層（ＰＥＬ１、ＰＥＬ２）は、平坦化層１０２上に順次蒸着された後、同時にパターニングされることができるが、これに限定されない。

【0224】

本明細書の一実施例に係る画素電極（ＰＥ）は、平坦化層１０２上に配置された第１画素電極層（ＰＥＬ１）（または第１金属層）、および第１画素電極層（ＰＥＬ１）上に配置（または積層）された第２画素電極層（ＰＥＬ２）（または第２金属層）を含む２層構造を有することができる。第１および２画素電極層（ＰＥＬ１、ＰＥＬ２）は、平坦化層１０２上に順次蒸着された後、同時にパターニングされることができるが、これに限定されない。

【0225】

第１画素電極層（ＰＥＬ１）は、平坦化層１０２に対する接着層の役割および自発光素子（ＥＤ）の補助電極の役割を果たすことができ、ＩＴＯ材料またはＩＺＯ材料からなることができる。第２画素電極層（ＰＥＬ２）は、反射板の役割および画素電極（ＰＥ）の抵抗を減少させる役割を果たすことができ、Ａｌ、Ａｇ、Ｍｏ、Ｔｉ、ＭｏＴｉ、およびＣｕのうちのいずれか１種の材料からなることができる。

【0226】

本明細書の他の実施例に係る画素電極（ＰＥ）は、ＩＺＯ／ＭｏＴｉ／ＩＴＯまたはＩＴＯ／ＭｏＴｉ／ＩＴＯの３層構造、ＩＴＯ／Ｃｕ／ＭｏＴｉ／ＩＴＯの４層構造、またはＩＴＯ／ＭｏＴｉ／ＩＴＯ／Ａｇ／ＩＴＯの５層構造を有することができるが、これに限定されるものではない。

【0227】

自発光素子（ＥＤ）は、基板１００上に配置され得る。自発光素子（ＥＤ）は、画素電極（ＰＥ）上に形成されて画素電極（ＰＥ）と直接に接触し得る。画素電極（ＰＥ）は、自発光素子（ＥＤ）の下に配置され得る。

【0228】

自発光素子（ＥＤ）は、副画素（ＳＰ）別に区分されないように複数の副画素（ＳＰ）のそれぞれに共通的に形成される共通層であり得る。自発光素子（ＥＤ）は、画素電極（ＰＥ）と共通電極（ＣＥ）との間に流れる電流に反応して白色光（または青色光）を放出することができる。自発光素子（ＥＤ）は、有機発光素子を含むか、有機発光素子と量子ドット発光素子の積層または混合構造を含むことができる。

【0229】

有機発光素子は、白色光（または青色光）を放出するための２以上の有機発光部を含むことができる。例えば、有機発光素子は、第１光と第２光の混合により白色光を放出するための第１有機発光部と第２有機発光部を含むことができる。ここで、第１有機発光部は、青色発光層、緑色発光層、赤色発光層、黄色発光層、および黄緑色発光層のうちの少なくとも１つを含むことができる。第２有機発光部は、青色発光層、緑色発光層、赤色発光層、黄色発光層、および黄緑色発光層のうち、第１有機発光部から放出される第１光と混合して白色光を作ることができる第２光を放出するための少なくとも１つの発光層を含むことができる。

【0230】

有機発光素子は、発光効率および／または寿命などを向上させるための少なくとも１つ以上の機能層をさらに含むことができる。例えば、機能層は、発光層の上部および／または下部のそれぞれに配置され得る。

【0231】

共通電極（ＣＥ）は、基板１００上に配置されて複数の副画素（ＳＰ）のそれぞれの自発光素子（ＥＤ）と直接的に連結され得る。例えば、共通電極（ＣＥ）は、カソード電極、透明電極、上部電極、陰極、または第２電極と表現され得る。共通電極（ＣＥ）は、自発光素子（ＥＤ）上に形成されて自発光素子（ＥＤ）と直接に接触されるか、または電気的に直接に接触し得る。共通電極（ＣＥ）は、自発光素子（ＥＤ）から放出される光が透過することができるように、透明導電性材質を含むことができる。

【0232】

追加的に、発光素子層（ＥＤＬ）は、共通電極（ＣＥ）上に配置されたキャッピング層（ｃａｐｐｉｎｇ ｌａｙｅｒ）をさらに含むことができる。キャッピング層は、共通電極（ＣＥ）上に配置されて発光素子層（ＥＤＬ）から発光した光の屈折率を調節して光の出光効率を向上させることができる。

【0233】

バンク１０３は、平坦化層１０２上に配置され、副画素領域（ＳＰＡ）の発光領域（ＥＡ）と重畳される開口部を含むように形成され得る。バンク１０３は、画素電極（ＰＥ）の縁部分を覆うように平坦化層１０２上に配置され得る。バンク（１０３）は、複数の副画素（ＳＰ）のそれぞれの発光領域（または開口部）（ＥＡ）を定義し、隣接した副画素（ＳＰ）に配置された画素電極（ＰＥ）を電気的に分離することができる。バンク（１０３）は、各画素領域（ＰＡ）に配置された電極コンタクトホール（ＥＣＨ）を覆うように形成され得る。バンク（１０３）は、発光素子層（ＥＤＬ）の自発光素子（ＥＤ）によって覆われ得る。例えば、自発光素子（ＥＤ）は、複数の副画素（ＳＰ）のそれぞれの画素電極（ＰＥ）だけでなく、バンク（１０３）上にも配置され得る。

【0234】

ダム部１０４は、基板１００の縁部分または最外郭画素（Ｐｏ）の縁部分に配置され得る。ダム部１０４は、最外郭画素（Ｐｏ）の第３マージン領域（ＭＡ３）に沿って平面上で閉ループライン形状（または連続的なライン形状または閉ループ形状）を有するように表示部（ＡＡ）の回路層１０１上に配置され得る。例えば、ダム部１０４は、形成位置によって回路層１０１の層間絶縁層（ＩＬＤ）によって支持されるか、またはスイッチング回路部１７０上に配置され得る。例えば、第３マージン領域（ＭＡ３）は、ダム部１０４を含む領域であり得る。

【0235】

ダム部１０４は、基板１００または最外郭画素（Ｐｏ）の縁部分に配置された発光素子層（ＥＤＬ）の少なくとも一部を分離させるように実現され得る。このようなダム部１０４は、基板１００または最外郭画素（Ｐｏ）の縁部分で発光素子層（ＥＤＬ）を物理的に分離する機能、有機封止層の拡散または溢れ（ｏｖｅｒｆｌｏｗ）を遮断する機能、および基板１００の側面方向からの水分浸透を防止する機能を含むことができる。発光素子層（ＥＤＬ）を分離するためのダム部１０４の構造については後述する。

【0236】

封止層１０６は、基板１００の最外郭の縁部分を除いた残りの部分上に配置されて発光素子層（ＥＤＬ）を覆うように実現され得る。封止層１０６は、発光素子層（ＥＤＬ）の前面（ｆｒｏｎｔ ｓｕｒｆａｃｅ）および側面（ｌａｔｅｒａｌ ｓｕｒｆａｃｅ）のすべてを取り囲むように基板１００上に実現され得る。例えば、封止層１０６は、発光素子層（ＥＤＬ）の前面（ｆｒｏｎｔ ｓｕｒｆａｃｅ）と側面（ｌａｔｅｒａｌ ｓｕｒｆａｃｅ）のすべてを取り囲むように実現されることで、酸素または水分が発光素子層（ＥＤＬ）に浸透することを遮断し、これにより、酸素または水分などによる発光素子層（ＥＤＬ）の信頼性を向上させることができる。

【0237】

封止層１０６は、第１～第３封止層１０６ａ、１０６ｂ、１０６ｃを含むことができる。

【0238】

第１封止層１０６ａは、酸素または水分が発光素子層（ＥＤＬ）に浸透することを遮断するように実現され得る。第１封止層１０６ａは、共通電極（ＣＥ）上に配置され、発光素子層（ＥＤＬ）を囲むことができる。これにより、発光素子層（ＥＤＬ）の前面（ｆｒｏｎｔ ｓｕｒｆａｃｅ）と側面（ｌａｔｅｒａｌ ｓｕｒｆａｃｅ）のすべては、第１封止層１０６ａによって囲まれ得る。第１封止層１０６ａは、無機物質を含む第１無機封止層であり得る。例えば、第１封止層１０６ａは、シリコン酸化膜（ＳｉＯｘ膜）、シリコン窒化膜（ＳｉＮｘ膜）、シリコン酸質化膜（ＳｉＯＮｘ膜）、チタン酸化膜（ＴｉＯｘ膜）、およびアルミニウム酸化膜（ＡｌＯx膜）のいずれかの単層構造またはこれらの積層構造を含むことができる。

【0239】

第２封止層１０６ｂは、第１封止層１０６ａより相対的に厚い厚さを有するようにダム部１０４によって定義される封止領域に配置された第１封止層１０６ａ上に実現され得る。第２封止層１０６ｂは、第１封止層１０６ａ上に存在するか、または存在し得る異物（または不必要な材質や不必要な構造体）を十分に覆うことができる厚さを有することができる。第２封止層１０６ｂは、相対的に厚い厚さによって、基板１００の縁部分に拡散し得るが、第２封止層１０６ｂの拡散は、ダム部１０４によって遮断され得る。第２封止層１０６ｂは、有機物質または液状有機物質を含むことができる。例えば、第２封止層１０６ｂは、シリコンオキシカーボン（ＳｉＯＣｚ）アクリルまたはエポキシ系の樹脂（Ｒｅｓｉｎ）などの有機物質からなり得る。例えば、第２封止層１０６ｂは、異物カバー層または有機封止層などと表現され得る。

【0240】

第３封止層１０６ｃは、酸素または水分が発光素子層（ＥＤＬ）に浸透することを一次的遮断するように実現され得る。第３封止層１０６ｃは、ダム部１０４の内側に配置された第２封止層１０６ｂとダム部１０４の外側に配置された第１封止層１０６ａのすべてを取り囲むように実現され得る。一実施例に係る第３封止層１０６ｃは、第１封止層１０６ａと同一または異なる無機物質を含むことができる。第３封止層１０６ｃは、無機物質を含む第２無機封止層であり得る。

【0241】

本明細書の一実施例に係る発光表示装置１０または基板１００は、分離部１０５をさらに含むことができる。

【0242】

分離部１０５は、基板１００の縁部分または最外郭画素（Ｐｏ）の縁部分に配置されるか、または実現され得る。分離部１０５は、最外郭画素（Ｐｏ）の第３マージン領域（ＭＡ３）内でダム部１０４の周辺領域に沿って平面上で閉ループライン形状（または連続的なライン形状または閉ループ形状）を有するように基板１００の縁部分に配置されるか、または最外郭画素（Ｐｏ）の縁部分に配置され得る。例えば、分離部１０５は、回路層１０１上に配置され、回路層１０１の層間絶縁層（ＩＬＤ）またはバッファ層１０１ａによって支持され得る。

【0243】

最外郭画素（Ｐｏ）で、第１マージン領域（ＭＡ１）は、第３マージン領域（ＭＡ３）と発光領域（ＥＡ）との間に配置され得る。例えば、第１マージン領域ＭＡ１は、水分の側面透湿による発光素子層（ＥＤＬ）の信頼性マージンに基づいて、最外郭画素（Ｐｏ）の発光領域（ＥＡ）（またはバンク１０３）の端部とダム部１０４との間に配置され得る。第２マージン領域（ＭＡ２）は、第３マージン領域（ＭＡ３）と基板１００の外側面（ＯＳ１ａ）との間に配置され得る。例えば、第２マージン領域（ＭＡ２）は、水分の側面透湿による発光素子層（ＥＤＬ）の信頼性マージンに基づいて、基板１００の外側面（ＯＳ１ａ）とダム部１０４との間に配置され得、第１パッド部１１０を含むことができる。第３マージン領域（ＭＡ３）は、第１マージン領域（ＭＡ１）と第２マージン領域（ＭＡ２）との間に配置され得、ダム部１０４を含むことができる。

【0244】

分離部１０５は、最外郭画素（Ｐｏ）の縁部分に配置された自発光素子（ＥＤ）を分離させるように実現され得る。分離部１０５は、基板１００の側面方向からの水分浸透を防止して側面透湿による自発光素子（ＥＤ）の劣化を防止するように実現され得る。分離部１０５は、ダム部１０４の周辺で発光素子層（ＥＤＬ）の自発光素子（ＥＤ）を少なくとも１回分離（または断絶）させることで、側面透湿を防止することができる。このような分離部１０５については後述する。

【0245】

図２、図４、図８、および図１０を参照すると、本明細書の一実施例に係る発光表示装置１０または基板１００は、第１パッド部１１０をさらに含むことができる。

【0246】

第１パッド部１１０は、基板１００の一側縁部分に配置され、画素駆動ライン（ＤＬ、ＧＬ、ＰＬ、ＣＶＬ、ＲＬ、ＧＣＬ）と電気的に一対一に連結され得る。

【0247】

一実施例に係る第１パッド部１１０は、回路層１０１の内部に配置された複数の第１パッド１１１を含むことができる。複数の第１パッド１１１は、第１データパッド（ＤＰ１）、第１ゲートパッド（ＧＰ１）、第１画素駆動電源パッド（ＰＰＰ１）、第１レファレンス電圧パッド（ＲＶＰ１）、および第１画素共通電圧パッド（ＣＶＰ１）に区分（または分類）され得る。一実施例に係る第１パッド部１１０は、第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃ、および第１～第３パッド連結ライン１７６、１７７、１７８をさらに含むことができる。

【0248】

複数の第１パッド１１１および第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれは、層間絶縁層（ＩＬＤ）上に配置され、層間絶縁層（ＩＬＤ）およびバッファ層１０１ａを貫通するパッドコンタクトホール（ＰＣＨ）を介して画素駆動ライン（ＤＬ、ＧＬ、ＰＬ、ＣＶＬ、ＲＬ、ＧＣＬ）のうちの該当ラインと電気的に連結（または接触）され得る。一実施例に係る複数の第１パッド１１１および第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれは、画素電極（ＰＥ）と同じ物質からなり、画素電極（ＰＥ）と一緒に形成され得る。他の実施例に係る複数の第１パッド１１１および第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれは、ＴＦＴのソース／ドレイン電極と同じ物質からなり、ＴＦＴのソース／ドレイン電極とともに形成され得る。

【0249】

複数の第１パッド１１１および第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれの少なくとも一部は、パッシベーション層（ＰＡＳ）に形成されたパッドオープンホール（ＰＯＨ）を通して基板１００上に露出され得る。

【0250】

図９を参照すると、本明細書の実施例に係る発光表示装置または基板１００は、封止層１０６上に配置された波長変換層１０７をさらに含むことができる。

【0251】

波長変換層１０７は、各画素領域（ＰＡ）の発光領域（ＥＡ）から入射する白色光（または青色光）を副画素（ＳＰ）に該当するカラー光に変換させ、または副画素（ＳＰ）に該当するカラー光のみを通過させることができる。例えば、波長変換層１０７は、波長変換部材とカラーフィルタ層のうち少なくとも１つを含むことができる。

【0252】

波長変換層１０７は、複数の波長変換部材１０７ａおよび保護層１０７ｂを含むことができる。

【0253】

複数の波長変換部材１０７ａは、各副画素（ＳＰ）の発光領域（ＥＡ）上の封止層１０６上に配置され得る。例えば、複数の波長変換部材１０７ａは、各副画素（ＳＰ）の発光領域（ＥＡ）と同一または広い大きさを有することができる。複数の波長変換部材１０７ａは、赤色の副画素（ＳＰ）の発光領域（ＥＡ）上の封止層１０６上に配置された赤色カラーフィルタ、緑色の副画素（ＳＰ）の発光領域（ＥＡ）上の封止層１０６上に配置された緑色カラーフィルタ、および青色の副画素（ＳＰ）の発光領域（ＥＡ）上の封止層１０６上に配置された青色カラーフィルタに区分（または分類）され得る。

【0254】

保護層１０７ｂは、波長変換部材１０７ａを覆いながら波長変換部材１０７ａ上に平坦面を提供するように実現され得る。例えば、保護層１０７ｂは、波長変換部材１０７ａ、および波長変換部材１０７ａが配置されない封止層１０６を覆うように配置され得る。一実施例に係る保護層１０７ｂは、有機物質を含むことができる。選択的に、保護層１０７ｂは、水分および／または酸素を吸着することができるゲッター（ｇｅｔｔｅｒ）材質をさらに含むことができる。

【0255】

代替的に、波長変換層１０７は、シート形態を有する波長変換シートに変更されて封止層１０６上に配置されることもできる。この場合、波長変換シート（または量子ドットシート）は、一対のフィルムの間に介在された波長変換部材１０７ａを含むことができる。例えば、波長変換層１０７が副画素（ＳＰ）に設定された色の光を再放出する量子ドットを含む場合、副画素（ＳＰ）の発光素子層（ＥＤＬ）は、白色光または青色光を放出するように実現され得る。

【0256】

本明細書の一実施例に係る発光表示装置または基板１００は、機能性フィルム１０８をさらに含むことができる。機能性フィルム１０８は、波長変換層１０７上に配置され得る。例えば、機能性フィルム１０８は、透明接着部材を介して波長変換層１０７上に結合され得る。一実施例に係る機能性フィルム１０８は、反射防止層（または反射防止フィルム）、バリア層（またはバリアフィルム）、タッチセンシング層、および光経路制御層（または光経路制御フィルム）のうちの少なくとも１つを含むことができる。

【0257】

反射防止層は、基板１００上に配置されたＴＦＴおよび／または画素駆動ラインによって反射されて、再び外部に進行する反射光を遮断する円偏光層（または円偏光フィルム）を含むことができる。バリア層は、水分透湿度が低い材質、例えば、ポリマー材質からなることにより、水分または酸素の浸透を１次的に防止することができる。タッチセンシング層は、相互静電容量方式または自己静電容量方式に基づくタッチ電極層を含むことにより、タッチ電極層を介して使用者のタッチに対応するタッチデータを出力することができる。光経路制御層は、高屈折層と低屈折層が交互に積層された構造を含むことにより、各画素（Ｐ）から入射する光の経路を変更して、視野角によるカラーシフト現象を最小化するか、または減少させることができる。

【0258】

本明細書の一実施例に係る発光表示装置または基板１００は、側面シール部材１０９をさらに含むことができる。

【0259】

側面シール部材１０９は、基板１００と機能性フィルム１０８との間に形成され、回路層１０１と波長変換層１０７それぞれの側面すべてを覆うことができる。例えば、側面シール部材１０９は、機能性フィルム１０８と基板１００との間で表示装置の外部に露出された回路層１０１と波長変換層１０７それぞれの側面すべてを覆うことができる。また、側面シール部材１０９は、基板１００の第１パッド部１１０に連結されたルーティング部４００の一部を覆うことができる。このような側面シール部材１０９は、各副画素（ＳＰ）の自発光素子（ＥＤ）から放出される光のうち、波長変換層１０７内で外側面の方に進行する光により側面光漏れを防止する役割をすることができる。特に、基板１００の第１パッド部１１０と重畳される側面シール部材１０９は、第１パッド部１１０に配置された第１パッド１１１による外部光の反射を防止するか、または最小化するか、または減少させる役割をすることができる。選択的に、側面シール部材１０９は、水分および／または酸素を吸着することができるゲッター（ｇｅｔｔｅｒ）材質をさらに含むことができる。

【0260】

本明細書の一実施例に係る発光表示装置では、基板１００は、第１面１００ａと外側面（ＯＳ１ａ）の間の角部分に形成された第１面取り部（ｃｈａｍｆｅｒ）１００ｃをさらに含むことができる。第１面取り部１００ｃは、外部からの物理的な衝撃による基板１００の角部分の破損を最小限に抑えながら、基板１００の角部分に沿ったルーティング部４００の断線を防止する役割を兼ねることができる。例えば、第１面取り部は、４５度の角度を有することができるが、必ずしもこれに限定されるものではない。このような第１面取り部１００ｃは、カットホイール、研磨ホイール、またはレーザーを利用した面取り工程によって実現され得る。これにより、第１面取り部１００ｃに接するように配置された第１パッド部１１０の第１パッド１１１の外側面は、面取り工程により、基板１００の角の部分と一緒に除去され、または研磨されることにより、第１面取り部１００ｃの角度と対応する角度で傾斜した斜面を含むことができる。例えば、第１面取り部１００ｃは、基板１００の第１面１００ａと外側面（ＯＳ１ａ）の間に４５度の角度で形成される場合、第１パッド部１１０の第１パッド１１１の外側面（または一端）も４５度の角度で形成され得る。

【0261】

図２、図４、図７、および図９を参照すると、本明細書の一実施例に係る配線基板２００は、第２パッド部２１０、少なくとも１つの第３パッド部２３０、およびリンクライン部２５０を含むことができる。

【0262】

第２パッド部２１０は、第１パッド部１１０に配置されている複数の第１パッドのそれぞれと一対一に重畳されるように配線基板２００の背面２００ｂに配置された複数の第２パッド２１１を含むことができる。複数の第２パッド２１１は、複数の第２画素駆動電源パッド、複数の第２データパッド、複数の第２レファレンス電圧パッド、複数の第２ゲートパッド、および複数の第２画素共通電圧パッドに区分（または分類）され得る。

【0263】

複数の第２画素駆動電源パッドは、第１パッド部１１０に配置された複数の第１画素駆動電源パッド（ＰＰＰ１）のそれぞれと重畳され得る。複数の第２データパッドは、第１パッド部１１０に配置された複数の第１データパッド（ＤＰ１）のそれぞれと重畳され得る。複数の第２レファレンス電圧パッドは、第１パッド部１１０に配置された複数の第１レファレンス電圧パッド（ＲＶＰ１）のそれぞれと重畳され得る。複数の第２ゲートパッドは、第１パッド部１１０に配置された複数の第１ゲートパッド（ＧＰ１）のそれぞれと重畳され得る。複数の第２画素共通電圧パッドは、第１パッド部１１０に配置された複数の第１画素共通電圧パッド（ＣＶＰ１）のそれぞれと重畳され得る。

【0264】

第２パッド部２１０は、第１パッド部１１０に配置された第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれと重畳される第１～第３背面センシング制御パッドをさらに含むことができる。本明細書の一実施例によれば、第１～第３背面センシング制御パッドのそれぞれは、複数の前面ダミーパッドのそれぞれと重畳される複数の背面ダミーパッドのうちから選択され得る。例えば、第２パッド部２１０は、複数の背面パッドを含み、複数の背面パッドは、複数の第２画素駆動電源パッド、複数の第２データパッド、複数の第２レファレンス電圧パッド、複数の第２ゲートパッド、複数の第２画素共通電圧パッド、および第１～第３背面センシング制御パッドに区分（または分類）され得る。

【0265】

少なくとも１つの第３パッド部２３０は、一定の間隔で互いに離隔した複数の第３パッド（または入力パッド）２３１を含むことができる。例えば、複数の第３パッド２３１は、複数の第３画素駆動電源パッド、複数の第３データパッド、複数の第３レファレンス電圧パッド、複数の第３ゲートパッド、および少なくとも１つの第３画素共通電圧パッドに区分（または分類）され得る。少なくとも１つの第３パッド部２３０は、駆動回路部５００と結合され、駆動回路部５００から供給される画素駆動電源、データ信号、レファレンス電圧、ゲート制御信号、および画素共通電圧を受信することができる。駆動回路部５００は、金属ライン１０４ｍにグラウンド電圧を供給することができる。

【0266】

そして、少なくとも１つの第３パッド部２３０は、駆動回路部５００から第１～第３スイッチング制御信号を受信する第１～第３スイッチング制御信号パッドをさらに含むことができる。

【0267】

リンクライン部２５０は、配線基板２００の背面２００ｂのうちの第２パッド部２１０と少なくとも１つの第３パッド部２３０との間に配置された複数のリンクラインを含むことができる。

【0268】

複数のリンクラインは、複数の画素駆動電源リンクライン、複数のデータリンクライン、複数のレファレンス電圧リンクライン、複数のゲートリンクライン、および少なくとも１つの画素共通電圧リンクラインに区分（または分類）され得る。

【0269】

複数の画素駆動電源リンクラインは、複数の第２画素駆動電源パッドのそれぞれと複数の第３画素駆動電源パッドのそれぞれに個別的（または一対一）に連結（または結合）され得る。複数のデータリンクラインは、複数の第２データパッドのそれぞれと複数の第３データパッドのそれぞれとに個別的（または一対一）に連結（または結合）され得る。複数のレファレンス電圧リンクラインは、複数の第２レファレンス電圧パッドのそれぞれと複数の第３レファレンス電圧パッドのそれぞれとに個別的（または一対一）に連結（または結合）され得る。複数のゲートリンクラインは、複数の第２ゲートパッドのそれぞれと複数の第３ゲートパッドのそれぞれとに個別的（または一対一）に連結（または結合）され得る。少なくとも１つの画素共通電圧リンクライン２５７は、複数の第２画素共通電圧パッドのそれぞれと少なくとも１つの第３画素共通電圧パッドとに共通して連結（または結合）され得る。

【0270】

また、リンクライン部２５０で、複数のリンクラインは、第１～第３センシング制御リンクラインにさらに区分（または分類）され得る。例えば、リンクライン部２５０は、第１～第３センシング制御リンクラインをさらに含むことができる。第１～第３センシング制御リンクラインは、第２パッド部２１０に配置された第１～第３背面センシング制御パッドのそれぞれと少なくとも１つの第３パッド部２３０に配置された第１～第３スイッチング制御信号パッドのそれぞれとに個別的（または一対一）に連結され得る。

【0271】

本明細書の一実施例に係る発光表示装置または配線基板２００は、金属パターン層および絶縁層を含むことができる。

【0272】

金属パターン層（または導電性パターン層）は、複数の金属層を含むことができる。金属パターン層は、第１金属層２０１、第２金属層２０３、および第３金属層２０５を含むことができる。絶縁層は、複数の絶縁層を含むことができる。例えば、絶縁層は、第１絶縁層２０２、第２絶縁層２０４、および第３絶縁層２０６を含むことができる。絶縁層は、背面絶縁層またはパターン絶縁層と表現することもできる。

【0273】

第１金属層２０１は、配線基板２００の背面２００ｂ上に実現され得る。第１金属層２０１は、第１金属パターンを含むことができる。例えば、第１金属層２０１は、第１リンク層またはリンクライン層と表現することもできる。このような第１金属パターンは、リンクライン部２５０のリンクラインとして使用され得る。

【0274】

第１絶縁層２０２は、第１金属層２０１を覆うように配線基板２００の背面２００ｂ上に実現され得る。一実施例に係る第１絶縁層２０２は、無機物質からなることができる。

【0275】

第２金属層２０３は、第１絶縁層２０２上に実現され得る。一実施例に係る第２金属層２０３は、第２金属パターンを含むことができる。例えば、第２金属層２０３は、第２リンク層、ジャンピングライン層またはブリッジライン層と表現することもできる。このような第２金属パターンは、リンクライン部のリンクラインのうちのでゲートリンクラインとして使用され得るが、必ずしもこれに限定されるものではない。例えば、第２金属層２０３は、リンクライン部で、互いに異なる層または互いに異なる金属材質からなるリンクラインを電気的に連結（または接触）するためのジャンピングライン（またはブリッジライン）として使用され得る。

【0276】

選択的に、第２金属層２０３に配置されるリンクライン（例えば、複数の第１リンクライン）は、第１金属層２０１に配置され、第１金属層２０１に配置されるリンクライン（例えば、複数の第２リンクライン）は、第２金属層２０３に配置されるように変更され得る。

【0277】

第２絶縁層２０４は、第２金属層２０３を覆うように配線基板２００の背面２００ｂ上に実現され得る。一実施例に係る第２絶縁層２０４は、無機物質からなることができる。

【0278】

第３金属層２０５は、第２絶縁層２０４上に実現され得る。一実施例に係る第３金属層２０５は、第３金属パターンを含むことができる。例えば、第３金属層２０５は、第３リンク層またはパッド電極層と表現することもできる。このような第３金属パターンは、第２パッド部２１０のパッドとして使用され得る。例えば、第３金属層２０５からなる第２パッド部２１０のパッドは、第１および第２絶縁層２０２，２０４に形成されたパッドコンタクトホールを通じて第１金属層２０１と電気的に連結され得る。

【0279】

第３絶縁層２０６は、第３金属層２０５を覆うように配線基板２００の背面２００ｂ上に実現され得る。一実施例に係る第３絶縁層２０６は、有機物質からなることができる。例えば、第３絶縁層２０６は、フォトアクリル（ｐｈｏｔｏ ａｃｒｙｌｉｃ）などのような絶縁材質からなることができる。このような第３絶縁層２０６は、第３金属層２０５を覆うことにより、第３金属層２０５の外部露出を防止することができる。第３絶縁層２０６は、有機絶縁層、保護層、背面保護層、有機保護層、背面コーティング層、または背面カバー層とも表現することもできる。

【0280】

ルーティング部４００は、基板１００の外側面（ＯＳ）のうちの第１外側面（ＯＳ１ａ）および配線基板２００の外側面（ＯＳ）のうちの第１外側面（ＯＳ１ｂ）のそれぞれに配置された複数のルーティングライン４１０を含むことができる。

【0281】

複数のルーティングライン４１０のそれぞれは、第１パッド部１１０の第１パッド１１１のそれぞれと第２パッド部２１０の第２パッド２１１のそれぞれとに電気的に一対一ｎ連結され得る。複数のルーティングライン４１０のそれぞれは、第１パッド部分１１０の第１パッド１１１のそれぞれの１つとおよび第２パッド部２１０の第２パッド２１１のそれぞれの１つとに電気的に連絡され得る。複数のルーティングライン４１０は、複数の画素電源ルーティングライン、複数のデータルーティングライン、複数のレファレンス電圧ルーティングライン、複数のゲートルーティングライン、および複数の画素共通電圧ルーティングラインに分類（または区分）され得る。

【0282】

複数の画素電源ルーティングラインは、第１パッド部１１０に配置された複数の第１画素駆動電源パッド（ＰＰＰ１）のそれぞれと第２パッド部２１０に配置された複数の第２画素駆動電源パッドのそれぞれとに個別的（または一対一）に連結（または結合）され得る。複数のデータルーティングラインは、第１パッド部１１０に配置された複数の第１データパッド（ＤＰ１）のそれぞれと第２パッド部２１０に配置された複数の第２データパッドのそれぞれとに個別的（または一対一）に連結（または結合）され得る。複数のレファレンス電圧ルーティングラインは、第１パッド部１１０に配置された第１レファレンス電圧パッド（ＲＶＰ１）のそれぞれと第２パッド部２１０に配置された複数の第２レファレンス電圧パッドのそれぞれとに個別的（または一対一）に連結（または結合）され得る。複数のゲートルーティングラインは、第１パッド部１１０に配置された複数の第１ゲートパッド（ＧＰ１）のそれぞれと第２パッド部２１０に配置された複数の第２ゲートパッドのそれぞれとに個別的（または一対一）に連結（または結合）され得る。複数の画素共通電圧ルーティングラインは、第１パッド部１１０に配置された複数の第１画素共通電圧パッド（ＣＶＰ１）のそれぞれと第２パッド部２１０に配置された複数の第２画素共通電圧パッドのそれぞれとに個別的（または一対一）に連結（または結合）され得る。

【0283】

ルーティング部４００で、複数のルーティングライン４１０は、第１～第３センシング制御ルーティングラインにさらに分類（区分）され得る。例えば、ルーティング部４００は、第１～第３センシング制御ルーティングラインをさらに含むことができる。第１～第３センシング制御ルーティングラインは、第１パッド部１１０に配置された第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれと第２パッド部２１０に配置された第１～第３背面センシング制御パッドのそれぞれとに個別的（または一対一）に連結（または結合）され得る。

【0284】

複数のルーティングライン４１０と第１～第３センシング制御ルーティングラインのそれぞれは、基板１００の外側面（ＯＳ１ａ）および配線基板２００の外側面（ＯＳ１ｂ）を取り囲むように形成され得る。本明細書の一実施例によれば、複数のルーティングライン４１０と第１～第３センシング制御ルーティングラインのそれぞれは、導電性ペーストを用いたプリンティング工程により形成され得る。本明細書の他の実施例に係ると、複数のルーティングライン４１０と第１～第３センシング制御ルーティングラインのそれぞれは、軟性材質の転写パッドに導電性ペーストのパターンを転写して導電性ペーストのパターンを転写する転写工程によって形成され得る。例えば、導電性ペーストは、銀（Ａｇ）ペーストを含むことができるが、これに限定されるものではない。

【0285】

本明細書の実施例に係る発光表示装置またはルーティング部４００は、エッジコーティング層４３０をさらに含むことができる。

【0286】

エッジコーティング層４３０は、ルーティング部４００を覆うように実現され得る。エッジコーティング層４３０は、複数のルーティングライン４１０と第１～第３センシング制御ルーティングラインのそれぞれを覆うように実現され得る。例えば、エッジコーティング層４３０は、エッジ保護層またはエッジ絶縁層であり得る。

【0287】

一実施例に係るエッジコーティング層４３０は、複数のルーティングライン４１０と第１～第３センシング制御ルーティングラインだけでなく、基板１００の第１縁部分と第１外側面（ＯＳ１ａ）、および配線基板２００の第１縁部分と第１外側面（ＯＳ１ｂ）全体を覆うように実現され得る。エッジコーティング層４３０は、金属材質からなる複数のルーティングライン４１０と第１～第３センシング制御ルーティングラインのそれぞれの腐食や複数のルーティングライン４１０と第１～第３センシング制御ルーティングライン間の電気的ショートを防止することができる。また、エッジコーティング層４３０は、複数のルーティングライン４１０と第１～第３センシング制御ルーティングラインおよび第１パッド部１１０の第１パッド１１１によって外部光の反射を防止するか、または最小限に抑えることができる。エッジコーティング層４３０は、ブラックインクを含む光遮断物質からなり得る。エッジコーティング層４３０は、表示装置（または表示パネル）の最外郭側面（または側壁）を実現（または構成）することで、外部からの衝撃による基板１００、２００の外側面（ＯＳ）の損傷を防止するために、衝撃吸収物質（または材質）または軟性物質を含むことができる。エッジコーティング層４３０は、光遮断物質と衝撃吸収物質の混合物を含むことができる。

【0288】

図９、図１１、および図１２を参照して、本明細書の実施例に係るダム部１０４、複数のスイッチング回路部１７０、および分離部１０５を説明すると次のようである。

【0289】

本明細書の実施例に係るダム部１０４の第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれは、第１ダムパターン（または下部ダム）１０４ａ、第２ダムパターン（または中間ダム）１０４ｂ、金属ライン１０４ｍ、および第３ダムパターン（または上部ダム）１０４ｃを含むことができる。

【0290】

第１ダムパターン１０４ａは、基板１００または最外郭画素（Ｐｏ）の第３マージン領域（ＭＡ３）の回路層１０１上に配置され得る。第１ダムパターン１０４ａの一部は、スイッチング回路部１７０上に配置され得る。第１ダムパターン１０４ａは、無機物質からなることができる。

【0291】

本明細書の一実施例によれば、第１ダムパターン１０４ａは、パッシベーション層（ＰＡＳ）と同じ物質からなることができる。第１ダムパターン１０４ａは、パッシベーション層（ＰＡＳ）の単一層構造を有するように実現され得る。この場合、第１ダムパターン１０４ａは、第３マージン領域（ＭＡ３）の層間絶縁層（ＩＬＤ）上に配置されたパッシベーション層（ＰＡＳ）のパターニング工程によってパターニング（または除去）されずにそのまま残っているパッシベーション層（ＰＡＳ）の一部（または非パターニング領域）によって形成されるか、または実現され得る。

【0292】

本明細書の他の実施例によれば、第１ダムパターン１０４ａは、パッシベーション層（ＰＡＳ）および層間絶縁層（ＩＬＤ）の積層構造を有するように実現され得る。この場合、第１ダムパターン１０４ａは、第３マージン領域（ＭＡ３）のバッファ層１０１ａ上に配置された層間絶縁層（ＩＬＤ）と、パッシベーション層（ＰＡＳ）のパターニング工程によってパターニング（または除去）されずにそのまま残っている層間絶縁層（ＩＬＤ）と、パッシベーション層（ＰＡＳ）の一部（または非パターニング領域）とによって形成されるか、または実現され得る。

【0293】

第１ダムパターン１０４ａの側面は、傾いた構造または正テーパー構造を有するように実現され得る。例えば、幅方向に沿って切った第１ダムパターン１０４ａの断面は、上辺が下辺より小さい台形状の断面構造を有することができる。

【0294】

第２ダムパターン１０４ｂは、第１ダムパターン１０４ａ上に配置され得る。一実施例に係る第２ダムパターン１０４ｂは、有機物質からなることができる。例えば、第２ダムパターン１０４ｂは、平坦化層１０２と同じ物質からなることができる。例えば、第２ダムパターン１０４ｂは、平坦化層１０２と同じ高さ（または厚さ）を有するか、または平坦化層１０２よりもさらに高い高さを有することができる。例えば、第２ダムパターン１０４ｂの高さ（または厚さ）は、平坦化層１０２の２回蒸着によって平坦化層１０２の高さ（または厚さ）の２倍であり得る。このような第２ダムパターン１０４ｂは、平坦化層１０２のパターニング工程によってパターニング（または除去）されずにそのまま残っている平坦化層１０２の一部（または非パターニング領域）によって形成されるか、または実現され得る。

【0295】

第２ダムパターン１０４ｂの側面は、傾いた構造または正テーパー構造を有するように実現され得る。例えば、幅方向に沿って切った第２ダムパターン１０４ｂは、第１ダムパターン１０４ａと同じ台形状の断面構造を有することができる。幅方向を基準に、第２ダムパターン１０４ｂの一側縁部分および他側縁部分のそれぞれは、第１ダムパターン１０４ａの側面の外部に突出され得る。例えば、第２ダムパターン１０４ｂの側面端部と第１ダムパターン１０４ａの側面との間の距離は、自発光素子（ＥＤ）の厚さと共通電極（ＣＥ）の厚さとを合わせた厚さよりも大きくすることができる。

【0296】

第１ダムパターン１０４ａの側面１０４ａｓは、第２ダムパターン１０４ｂに対してアンダーカット（ｕｎｄｅｒｃｕｔ）構造を有することができる。例えば、ダム部１０４は、第１ダムパターン１０４ａと第２ダムパターン１０４ｂとの間の境界部または第１ダムパターン１０４ａの上部側面に配置されたアンダーカット領域を含むことができる。第１ダムパターン１０４ａの側面と第２ダムパターン１０４ｂとの間のアンダーカット領域は、ダム部１０４上に配置される発光素子層（ＥＤＬ）の少なくとも一部層を分離（または断絶）させるための構造物であり得る。例えば、第１ダムパターン１０４ａと第２ダムパターン１０４ｂとの間のアンダーカット領域は、パッシベーション層（ＰＡＳ）の過食刻工程によって形成されるか、または実現され得る。このような第２ダムパターン１０４ｂは、第１ダムパターン１０４ａのアンダーカット構造によって第１ダムパターン１０４ａの側面の外部に突出されることで、第１ダムパターン１０４ａの側面を覆うことができる。これにより、第２ダムパターン１０４ｂは、第１ダムパターン１０４ａに対して軒構造を有することができる。

【0297】

金属ライン１０４ｍは、第２ダムパターン１０４ｂ上に配置され得る。金属ライン１０４ｍは、画素電極（ＰＥ）と同じ材料または同じ構造から第２ダムパターン１０４ｂ上に積層され得る。このような金属ライン１０４ｍは、画素電極（ＰＥ）のパターニング工程によってパターニング（または除去）されず、第２ダムパターン１０４ｂ上にそのまま残っている画素電極物質の一部（または非パターニング領域）によって形成されるか、または実現され得る。

【0298】

第３ダムパターン１０４ｃは、金属ライン１０４ｍを取り囲むように第２ダムパターン１０４ｂ上に配置され得る。第３ダムパターン１０４ｃの側面は、傾いた構造または正テーパー構造を有するように実現され得る。例えば、幅方向に沿って切った第３ダムパターン１０４ｃは、第２ダムパターン１０４ｂと同じ台形状の断面構造を有することができる。

【0299】

第３ダムパターン１０４ｃは、有機物質または無機物質を含むことができる。例えば、第３ダムパターン１０４ｃは、バンク１０３と同じ物質から第２ダムパターン１０４ｂ上に積層され得る。このような第３ダムパターン１０４ｃは、バンク１０３のパターニング工程によってパターニング（または除去）されずに第２ダムパターン１０４ｂ上にそのまま残っているバンク１０３の一部（または非パターニング領域）によって形成されるか、または実現され得る。

【0300】

本明細書の一実施例によれば、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれの上に配置される自発光素子（ＥＤ）の物質層は、第１ダムパターン１０４ａと第２ダムパターン１０４ｂとの間のアンダーカット領域（または軒構造）によって蒸着工程中に自動的に分離（または断絶）され得る。例えば、自発光素子（ＥＤ）の蒸着物質は、直進性を有するので、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれで、第２ダムパターン１０４ｂによって遮られる第１ダムパターン１０４ａの側面１０４ａｓに蒸着されず、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれの上面、側面、および回路層１０１上に蒸着されることで、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれの第１ダムパターン１０４ａと第２ダムパターン１０４ｂとの間のアンダーカット領域で分離（または断絶）され得る。したがって、自発光素子（ＥＤ）は、蒸着工程の際に第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれで自動的に分離（または断絶）されることができ、これにより、自発光素子（ＥＤ）を分離（または断絶）させるための別途のパターニング工程が省略され得る。よって、基板１００上に配置された自発光素子（ＥＤ）は、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれで分離（または断絶）されることで、基板１００の側面透湿経路は、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれによって遮られることができる。

【0301】

追加として、自発光素子（ＥＤ）上に配置された共通電極（ＣＥ）は、蒸着方式による蒸着工程の際、自発光素子（ＥＤ）と同様に第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれのアンダーカット領域によって自動的に分離（または断絶）されるか、または第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれのアンダーカット領域によって分離されず、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれおよび第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれによって分離された島状の発光素子（ＥＤｉ）の全部を取り囲むように形成され得る。

【0302】

図８、図９、および図１１を参照すると、第１ダム１０４－１の金属ライン１０４ｍは、第１パッド連結ライン１７６および複数のスイッチング回路部１７０のそれぞれの第１スイッチング回路１７１のゲート電極（Ｓｇ）のそれぞれと重畳されるか、または交差することができる。第１ダム１０４－１の金属ライン１０４ｍは、第１パッド連結ライン１７６と第１ダム１０４－１との交差または重畳する領域に形成されたビアホール１７６ｈを介して第１パッド連結ライン１７６と電気的に連結（または接触）され得る。第１ダム１０４－１の金属ライン１０４ｍは、第１スイッチング回路１７１のゲート電極（Ｓｇ）と第１ダム１０４－１との交差または重畳する領域に形成された第１制御ラインコンタクトホール（ＣＬｈ１）を介して第１スイッチング回路１７１のゲート電極（Ｓｇ）と電気的に連結（または接触）され得る。これにより、第１ダム１０４－１に内装された金属ライン１０４ｍは、基板１００の縁部分に連続的に配置された閉ループラインの形状に配置されることで、第１前面センシング制御パッド１１２ａおよび第１パッド連結ライン１７６を介して供給される第１スイッチング制御信号を複数のスイッチング回路部１７０のそれぞれの第１スイッチング回路１７１のゲート電極（Ｓｇ）に供給することができる。例えば、第１ダム１０４－１に内装された金属ライン１０４ｍは、第１スイッチング制御ラインとして使用され得る。

【0303】

第２ダム１０４－２の金属ライン１０４ｍは、第２パッド連結ライン１７７および複数のスイッチング回路部１７０のそれぞれの第２スイッチング回路１７２のゲート電極（Ｓｇ）のそれぞれと重畳されるか、または交差することができる。第２ダム１０４－２の金属ライン１０４ｍは、第２パッド連結ライン１７７と第２ダム１０４－２との交差または重畳する領域に形成されたビアホール１７７ｈを介して第２パッド連結ライン１７７と電気的に連結（または接触）され得る。第２ダム１０４－２の金属ライン１０４ｍは、第２スイッチング回路１７２のゲート電極（Ｓｇ）と第２ダム１０４－２との交差または重畳する領域に形成された第２制御ラインコンタクトホール（ＣＬｈ２）を介して第２スイッチング回路１７２のゲート電極（Ｓｇ）と電気的に連結（または接触）され得る。これにより、第２ダム１０４－２に内装された金属ライン１０４ｍは、基板１００の縁部分に連続的に配置された閉ループライン形状に配置されることで、第２前面センシング制御パッド１１２ｂおよび第２パッド連結ライン１７７を介して供給される第２スイッチング制御信号を複数のスイッチング回路部１７０のそれぞれの第２スイッチング回路１７２のゲート電極（Ｓｇ）に供給することができる。例えば、第２ダム１０４－２に内装された金属ライン１０４ｍは、第２スイッチング制御ラインとして使用され得る。

【0304】

第３ダム１０４－３の金属ライン１０４ｍは、第３パッド連結ライン１７８および複数のスイッチング回路部１７０のそれぞれの第３スイッチング回路１７３のゲート電極（Ｓｇ）のそれぞれと重畳されるか、または交差することができる。第３ダム１０４－３の金属ライン１０４ｍは、第３パッド連結ライン１７８と第３ダム１０４－３との交差または重畳する領域に形成されたビアホール１７８ｈを介して第３パッド連結ライン１７８と電気的に連結（または接触）され得る。第３ダム１０４－３の金属ライン１０４ｍは、第３スイッチング回路１７３のゲート電極（Ｓｇ）と第３ダム１０４－３との交差または重畳する領域に形成された第３制御ラインコンタクトホール（ＣＬｈ３）を介して第３スイッチング回路１７３のゲート電極（Ｓｇ）と電気的に連結（または接触）され得る。これにより、第３ダム１０４－３に内装された金属ライン１０４ｍは、基板１００の縁部分に連続的に配置された閉ループライン形状に配置されることで、第３前面センシング制御パッド１１２ｃおよび第３パッド連結ライン１７８を介して供給される第３スイッチング制御信号を複数のスイッチング回路部１７０のそれぞれの第３スイッチング回路１７３のゲート電極（Ｓｇ）に供給することができる。例えば、第３ダム１０４－３に内装された金属ライン１０４ｍは、第３スイッチング制御ラインとして使用され得る。

【0305】

追加として、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれに内装された金属ライン１０４ｍは、発光表示装置の検査モードで、駆動回路部５００から供給されるスイッチング制御信号を複数のスイッチング回路部１７０に供給するためのスイッチング制御ラインとして使用され得、発光表示装置の正常駆動モードまたは映像表示モードで、静電気保護ラインまたは静電気遮断ラインとして使用され得る。例えば、発光表示装置の正常駆動モードまたは映像表示モードで、駆動回路部５００は、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれに内装された金属ライン１０４ｍに静電気保護電源を供給することができる。例えば、静電気保護電源は、グラウンド電圧、接地電圧、または画素共通電圧であり得る。これにより、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれに内装された金属ライン１０４ｍは、外部から表示部（ＡＡ）の内部側に流入される静電気を遮断して静電気による不良を防止することができる。

【0306】

追加として、第１～第３ダム１０４－１、１０４－２、１０４－３のそれぞれに内装された金属ライン１０４ｍと第１～第３パッド連結ライン１７６、１７７、１７８との交差または重畳する領域で、金属ライン１０４ｍとパッド連結ライン１７６、１７７、１７８との間の距離（または高さ）によって、パッド連結ライン１７６、１７７、１７８を露出させるためのビアホール１７６ｈ、１７７ｈ、１７８ｈを形成するのに難しさがあり得る。よって、金属ライン１０４ｍとパッド連結ライン１７６、１７７、１７８との間に中間金属層がさらに配置され得る。中間金属層は、駆動ＴＦＴ（Ｔｄｒ）の第１電極（ＳＤ１）と一緒に層間絶縁層（ＩＬＤ）上に実現され得る。例えば、中間金属層は、層間絶縁層（ＩＬＤ）およびバッファ層１０１ａを貫通して形成された中間ビアホールを介してパッド連結ライン１７６、１７７、１７８と電気的に連結（または接触）され得る。そして、金属ライン１０４ｍの一部分は、第２ダムパターン１０４ｂを貫通して中間金属層を露出させるビアホール１７６ｈ、１７７ｈ、１７８ｈを介して中間金属層と電気的に連結（または接触）され得る。したがって、金属ライン１０４ｍは、中間金属層を介してパッド連結ライン１７６、１７７、１７８と電気的に連結（または接触）され得る。

【0307】

本明細書の実施例に係る分離部１０５は、ダム部１０４の周辺に配置される自発光素子（ＥＤ）を分離させるために、ダム部１０４の周辺に実現され得る。分離部１０５は、基板１００の側面方向からの水分浸透を防止することで、側面透湿による自発光素子（ＥＤ）の劣化を防止するように実現され得る。分離部１０５は、ダム部１０４の周辺で発光素子層（ＥＤＬ）の自発光素子（ＥＤ）を少なくとも１回分離（または断絶）させることで、側面透湿を防止することができる。例えば、分離部１０５は、自発光素子（ＥＤ）の分離領域、分離ライン、断絶領域、または断線ラインと定義することもできる。

【0308】

分離部１０５は、ダム部１０４の周辺の回路層１０１のバッファ層１０１ａまたは層間絶縁層（ＩＬＤ）上に実現され得る。分離部１０５は、ダム部１０４の周辺に配置された複数の分離構造物１０５－１、１０５－２を含むことができる。例えば、分離部１０５は、第１ダム１０４－１と第２ダム１０４－２との間に配置された第１分離構造物１０５－１、および第２ダム１０４－２と第３ダム１０４－３との間に配置された第２分離構造物１０５－２を含むことができる。

【0309】

第１および第２分離構造物１０５－１、１０５－２のそれぞれは、平面上で閉ループライン形状（または連続的なライン形状または閉ループ形状）を有するように、表示部（ＡＡ）の回路層１０１上に配置され得る。第１分離構造物１０５－１は、第１ダム１０４－１を取り囲むように配置され得る。第２分離構造物１０５－２は、第２ダム１０４－２を取り囲むように配置され得る。

【0310】

第１および第２分離構造物１０５－１、１０５－２のそれぞれは、下部構造物１０５ａおよび上部構造物１０５ｂを含むことができる。

【0311】

下部構造物１０５ａは、パッシベーション層（ＰＡＳ）による単一層構造を有するように実現されるか、またはパッシベーション層（ＰＡＳ）および層間絶縁層（ＩＬＤ）の積層構造を有するように実現され得る。下部構造物１０５ａの側面は、傾いた構造または正テーパー構造を有するように実現され得る。例えば、下部構造物１０５ａは、ベース分離構造物、下部テーパー構造物、または第１テーパー構造物などの用語で表現することができる。このような下部構造物１０５ａは、第１ダムパターン１０４ａと一緒に第１ダムパターン１０４ａと同じ構造を有するように実現され得る。

【0312】

上部構造物１０５ｂは、下部構造物１０５ａ上に配置され得る。上部構造物１０５ｂは、有機物質を含むことができる。上部構造物１０５ｂは、バンク１０３と同じ物質からなることができるが、これに限定されるものではない。上部構造物１０５ｂの側面は、傾いた構造または正テーパー構造を有するように実現され得る。幅方向を基準に、上部構造物１０５ｂの一側縁部分および他側縁部分のそれぞれは、下部構造物１０５ａの側面の外部に突出され得る。例えば、上部構造物１０５ｂは、上部テーパー構造物または第２テーパー構造物などの用語で表現することができる。

【0313】

下部構造物１０５ａの側面１０５ａｓは、上部構造物１０５ｂに対してアンダーカット（ｕｎｄｅｒｃｕｔ）構造を有することができる。第１および第２分離構造物１０５－１、１０５－２のそれぞれは、下部構造物１０５ａと上部構造物１０５ｂとの間の境界部または下部構造物１０５ａの上部側面に配置されたアンダーカット領域を含むことができる。下部構造物１０５ａと上部構造物１０５ｂとの間のアンダーカット領域は、分離部１０５上に配置される発光素子層（ＥＤＬ）の少なくとも一部層を分離（または断絶）させるための構造物であり得る。例えば、下部構造物１０５ａと上部構造物１０５ｂとの間のアンダーカット領域は、パッシベーション層（ＰＡＳ）の過食刻工程によって形成されるか、または実現され得る。このような上部構造物１０５ｂは、下部構造物１０５ａのアンダーカット構造によって下部構造物１０５ａの側面の外部に突出されることで、下部構造物１０５ａの側面を覆うことができる。これにより、上部構造物１０５ｂは、下部構造物１０５ａに対して軒構造を有するように、下部構造物１０５ａ上に配置され得る。

【0314】

第１および第２分離構造物１０５－１、１０５－２のうちの少なくとも１つは、下部構造物１０５ａと上部構造物１０５ｂとの間に配置された金属構造物１０５ｍをさらに含むことができる。

【0315】

金属構造物１０５ｍは、下部構造物１０５ａ上に配置され得る。金属構造物１０５ｍは、画素電極（ＰＥ）またはダム部１０４の金属ライン１０４ｍと同じ材質または同じ構造を有するように、下部構造物１０５ａ上に積層され得る。金属構造物１０５ｍは、ダム部１０４の金属ライン１０４ｍと一緒に形成され得る。金属構造物１０５ｍの側面は、傾いた構造または正テーパー構造を有するように実現され得る。幅方向を基準に、金属構造物１０５ｍの一側縁部分および他側縁部分のそれぞれは、下部構造物１０５ａの側面の外部に突出され得る。例えば、金属構造物１０５ｍは、金属パターン層または中間構造物などの用語で表現することができる。

【0316】

上部構造物１０５ｂは、金属構造物１０５ｍ上に配置され得る。上部構造物１０５ｂは、金属構造物１０５ｍの上面に積層され得る。図９、図１１、および図１２では上部構造物１０５ｂが金属構造物１０５ｍの上面にのみ配置されるものとして示したが、これに限定されず、上部構造物１０５ｂは、金属構造物１０５ｍの側面および上面のすべてを取り囲むか、または覆うように下部構造物１０５ａ上に積層され得る。この場合、金属構造物１０５ｍは、ダム部１０４の金属ライン１０４ｍと同様に、上部構造物１０５ｂの内部に内装され得る。

【0317】

下部構造物１０５ａの側面は、金属構造物１０５ｍに対してアンダーカット（ｕｎｄｅｒｃｕｔ）構造を有することができる。例えば、第１および第２分離構造物１０５－１、１０５－２のそれぞれは、下部構造物１０５ａと金属構造物１０５ｍとの間の境界部または下部構造物１０５ａの上部側面に配置されたアンダーカット領域を含むことができる。下部構造物１０５ａと金属構造物１０５ｍとの間のアンダーカット領域は、パッシベーション層（ＰＡＳ）の過食刻工程によって形成されるか実現され得る。このような金属構造物１０５ｍは、下部構造物１０５ａのアンダーカット構造によって下部構造物１０５ａの側面の外部に突出されることで、下部構造物１０５ａの側面を覆うことができる。これにより、金属構造物１０５ｍは、下部構造物１０５ａに対して軒構造を有することができる。

【0318】

本明細書の一実施例によれば、分離部１０５上に配置される自発光素子（ＥＤ）の物質層は、下部構造物１０５ａと上部構造物１０５ｂ（または金属構造物１０５ｍ）との間のアンダーカット領域（または軒構造）によって蒸着工程中に自動的に分離（または断絶）され得る。例えば、自発光素子（ＥＤ）の蒸着物質は、直進性を有するので、上部構造物１０５ｂ（または金属構造物１０５ｍ）によって遮られる下部構造物１０５ａの側面１０５ａｓに蒸着することができず、上部構造物１０５ｂの上面、側面、および分離部１０５の周辺の回路層１０１上に蒸着されることで、下部構造物１０５ａと上部構造物１０５ｂ（または金属構造物１０５ｍ）との間のアンダーカット領域で分離（または断絶）され得る。したがって、自発光素子（ＥＤ）は、蒸着工程の際に分離部１０５の第１および第２分離構造物１０５－１、１０５－２によって自動的に分離（または断絶）されることができ、これにより自発光素子（ＥＤ）を分離（または断絶）させるための別途のパターニング工程を省略することができる。よって、基板１００上に配置された自発光素子（ＥＤ）は、分離部１０５によってダム部１０４の周辺でさらに分離（または断絶）されることで、基板１００の側面透湿経路は、分離部１０５の第１および第２分離構造物１０５－１、１０５－２のそれぞれによってさらに遮られることができる。

【0319】

追加として、自発光素子（ＥＤ）上に配置された共通電極（ＣＥ）は、蒸着方式による蒸着工程の際、自発光素子（ＥＤ）と同様に分離部１０５のアンダーカット領域によって自動的に分離（または断絶）されるか、または分離部１０５のアンダーカット領域によって分離されず、第１および第２分離構造物１０５－１、１０５－２のそれぞれおよび第１および第２分離構造物１０５－１、１０５－２のそれぞれによって分離された島状の発光素子（ＥＤｉ）の全部を取り囲むように形成され得る。

【0320】

追加として、第１および第２分離構造物１０５－１、１０５－２のうちの少なくとも１つの金属構造物１０５ｍは、下部構造物１０５ａに対して軒構造を有しながら外部から表示部（ＡＡ）の内部側に流入される静電気を遮断するように実現され得る。このために、第１および第２分離構造物１０５－１、１０５－２のそれぞれの金属構造物１０５ｍは、画素共通電圧ライン（ＣＶＬ）と電気的に結合されるように実現され得る。例えば、図８および図１２に示すように、画素共通電圧ライン（ＣＶＬ）と重畳される金属構造物１０５ｍの一部は、下部構造物１０５ａおよびバッファ層１０１ａを貫通して形成されたビアホール１０５ｈを介して画素共通電圧ライン（ＣＶＬ）と電気的に連結（または接触）され得る。これにより、第１および第２分離構造物１０５－１、１０５－２のそれぞれの金属構造物１０５ｍは、基板１００の縁部分に連続的に配置された閉ループライン形状に配置されることで、外部から表示部（ＡＡ）の内部側に流入される静電気を遮断して静電気による不良を防止することができる。例えば、第１および第２分離構造物１０５－１、１０５－２のうちの少なくとも１つの金属構造物１０５ｍは、外部から流入される静電気を画素共通電圧ライン（ＣＶＬ）に放電させることで、静電気による不良を防止することができる。

【0321】

図９、図１１、および図１２を参照すると、本明細書の一実施例に係る発光表示装置１０または基板１００は、グルーブライン（ＧＲＶ）をさらに含むことができる。

【0322】

グルーブライン（ＧＲＶ）は、ダム部１０４と平坦化層１０２との間に実現され得る。グルーブライン（ＧＲＶ）は、ダム部１０４とともに形成されるか実現され得る。

【0323】

グルーブライン（ＧＲＶ）は、ダム部１０４の内側領域で、パッシベーション層（ＰＡＳ）および平坦化層１０２が全部除去されることによって実現され得る。グルーブライン（ＧＲＶ）は、ダム部１０４とバンク１０３との間のバッファ層１０１ａ上に配置された層間絶縁層（ＩＬＤ）、パッシベーション層（ＰＡＳ）、平坦化層１０２、画素電極物質層、およびバンク１０３のうちの少なくとも１つを含む単一構造物または複層構造物などが全部除去された領域であり得る。例えば、グルーブライン（ＧＲＶ）は、基板１００または最外郭画素（Ｐｏ）の第１マージン領域（ＭＡ１）に配置されるバンク１０３、平坦化層１０２、パッシベーション層（ＰＡＳ）および層間絶縁層（ＩＬＤ）のそれぞれのパターニング（または除去）によって形成されるか、または実現され得る。これにより、グルーブライン（ＧＲＶ）は、平坦化層１０２の側面１０２ｓを定義するか、または接触し、平坦化層１０２の側面１０２ｓを取り囲む閉ループライン形状（または連続的なライン形状または閉ループ形状）に実現され得る。

【0324】

グルーブライン（ＧＲＶ）は、内部画素（Ｐｉ）および最外郭画素（Ｐｏ）に共通して配置される平坦化層１０２の側面１０２ｓ、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）および層間絶縁層（ＩＬＤ）の側面（ＩＬＤｓ）を定義するか、または接触することができる。例えば、グルーブライン（ＧＲＶ）は、内部画素（Ｐｉ）および最外郭画素（Ｐｏ）に共通して配置される平坦化層１０２の端部１０２ｅ、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）および層間絶縁層（ＩＬＤ）の側面（ＩＬＤｓ）を定義するか、または接触することができる。例えば、平坦化層１０２の側面１０２ｓ、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）および層間絶縁層（ＩＬＤ）の側面（ＩＬＤｓ）のそれぞれは、グルーブライン（ＧＲＶ）に露出されることで、グルーブライン（ＧＲＶ）の一側壁を実現することができる。

【0325】

平坦化層１０２の側面端部１０２ｅは、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）からグルーブライン（ＧＲＶ）の中心部（またはダム部１０４）側に突出され得る。例えば、平坦化層１０２の側面端部１０２ｅと基板１００の外側面（ＯＳ）との間の距離は、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）と基板１００の外側面（ＯＳ）との間の距離よりも小さいことがあり得る。平坦化層１０２の側面端部１０２ｅとパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）との間の距離またはパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）と平坦化層１０２の側面端部１０２ｅとの間の距離は、自発光素子（ＥＤ）の厚さと共通電極（ＣＥ）の厚さとを合わせた厚さよりも大きいことがあり得る。これにより、平坦化層１０２の側面１０２ｓおよび側面端部１０２ｅを含む平坦化層１０２の縁部分は、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）を覆い、バッファ層１０１ａの上面と直接的に向き合うことができる。したがって、平坦化層１０２の縁部分は、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）に対して軒構造を有することができる。

【0326】

パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）は、傾いた構造または正テーパー構造を有するように実現され得る。これにより、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）は、平坦化層１０２の縁部分に対してアンダーカット（ｕｎｄｅｒｃｕｔ）構造を有することができる。例えば、グルーブライン（ＧＲＶ）の一側に位置する平坦化層１０２とパッシベーション層（ＰＡＳ）との間の境界部またはパッシベーション層（ＰＡＳ）の側面上部は、平坦化層１０２に対してアンダーカット構造を有することができる。例えば、グルーブライン（ＧＲＶ）によって、グルーブライン（ＧＲＶ）に隣接したパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）とグルーブライン（ＧＲＶ）に隣接した平坦化層１０２の側面１０２ｓとの間にアンダーカット領域が実現されることができ、アンダーカット領域は、平坦化層１０２の縁部分とグルーブライン（ＧＲＶ）上に配置される発光素子層（ＥＤＬ）の少なくとも一部層とを分離（または断絶）させるための構造物であり得る。グルーブライン（ＧＲＶ）および平坦化層１０２の側面上に配置された自発光素子（ＥＤ）は、アンダーカット領域で分離され得る。例えば、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）と平坦化層１０２の側面１０２ｓとの間のアンダーカット領域は、パッシベーション層（ＰＡＳ）の過食刻工程によって形成されるか、または実現され得る。このような平坦化層１０２の側面１０２ｓは、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）のアンダーカット構造によってパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）の外部に突出してパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）を覆うことができる。これにより、平坦化層１０２の側面１０２ｓは、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）に対して軒構造を有することができる。

【0327】

本明細書の一実施例によれば、平坦化層１０２の縁部分およびグルーブライン（ＧＲＶ）上に配置される自発光素子（ＥＤ）の物質層は、平坦化層１０２の側面１０２ｓとパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）との間のアンダーカット領域（または軒構造）によって蒸着工程中に自動的に分離（または断絶）され得る。例えば、自発光素子（ＥＤ）の蒸着物質は、直進性を有するので、平坦化層１０２の側面１０２ｓによって遮られるパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）に蒸着されず、グルーブライン（ＧＲＶ）で平坦化層１０２の側面１０２ｓおよびバッファ層１０１ａ上に蒸着されることで、平坦化層１０２の側面１０２ｓとパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）との間のアンダーカット領域でさらに分離（または断絶）され得る。

【0328】

追加として、自発光素子（ＥＤ）上に配置された共通電極（ＣＥ）は、蒸着方式による蒸着工程の際、自発光素子（ＥＤ）と同様に平坦化層１０２の側面１０２ｓとパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）との間のアンダーカット領域によって自動的に分離（または断絶）されるか、または平坦化層１０２の側面１０２ｓとパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）との間のアンダーカット領域によって分離されず、グルーブライン（ＧＲＶ）で平坦化層１０２の側面１０２ｓ、パッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）およびバッファ層１０１ａの全部を覆うように形成され得る。

【0329】

このような、本明細書の一実施例によれば、基板１００のパッド部１１０が最外郭画素（Ｐｏ）の内部に配置され（または含まれ）、基板１００の側面にパッド部１１０と電気的に結合するルーティング部４００が形成されることで、ベゼル領域がないかゼロ化したベゼルを有するエアーベゼル構造を有する発光表示装置を実現することができる。本明細書の一実施例によれば、ルーティングラインの間の電気的ショートを容易に検出することができ、ダム部１０４に内装される金属ライン１０４ｍを介してダム部１０４と重畳されるように配置された複数のスイッチング回路部１７０のそれぞれのスイッチングを制御し、ルーティングラインの間のライン抵抗をセンシングしてルーティングラインの抵抗偏差を補償することで、ルーティングラインの抵抗偏差による画質不良を防止するか、または最小化することができる。また、本明細書の一実施例によれば、ダム部１０４のアンダーカット構造によって自発光素子（ＥＤ）が分離されることで、側面透湿による自発光素子（ＥＤ）の信頼性低下が防止され得る。また、本明細書の一実施例によれば、ダム部１０４の周辺に配置された分離部１０５の分離構造物１０５－１、１０５－２に実現されたアンダーカット領域とグルーブライン（ＧＲＶ）によって平坦化層１０２の側面１０２ｓとパッシベーション層（ＰＡＳ）の側面（ＰＡＳｓ）との間に実現されたアンダーカット領域とによって自発光素子（ＥＤ）が少なくとも２回以上さらに分離されることで、側面透湿による自発光素子（ＥＤ）の信頼性の低下がもっと防止され得る。そして、本明細書の一実施例によれば、分離構造物１０５－１、１０５－２に配置された金属構造物および／またはダム部１０４に内装される金属ライン１０４ｍを含むことで、静電気から最外郭画素に配置された画素回路を保護することができる。

【0330】

図１３は、本明細書の他の実施例に係る第１および第２パッド部およびルーティング部を説明するための図である。

【0331】

図１３を参照すると、本明細書の他の実施例に係る第１パッド部１１０は、第１パッドグループ（ＰＧ１）、第２パッドグループ（ＰＧ２）、および複数の第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃを含むことができる。

【0332】

第１パッド部１１０の第１パッドグループ（ＰＧ１）と第２パッドグループ（ＰＧ２）は、第１方向（Ｘ）に沿って交互に配置され得る。第１パッド部１１０の第１パッドグループ（ＰＧ１）および第２パッドグループ（ＰＧ２）は、図４で説明したものと同一であるので、これについての重複する説明は省略することができる。

【0333】

複数の第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれは、少なくとも２個のパッドグループ（ＰＧ１、ＰＧ２）の間に配置され得る。例えば、複数の第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれは、第１および第２パッドグループ（ＰＧ１、ＰＧ２）の間ごとに１つずつ配置され得る。

【0334】

第２パッド部２１０は、第１パッドグループ（ＰＧ１）、第２パッドグループ（ＰＧ２）、および複数の第１～第３背面センシング制御パッド２１２ａ、２１２ｂ、２１２ｃを含むことができる。

【0335】

第２パッド部２１０の第１パッドグループ（ＰＧ１）および第２パッドグループ（ＰＧ２）は、第１方向（Ｘ）に沿って交互に配置され得る。

【0336】

第２パッド部２１０の第１パッドグループ（ＰＧ１）は、第１パッド部１１０の第１パッドグループ（ＰＧ１）に配置された第１画素駆動電源パッド（ＰＰＰ１）、第１データパッド（ＤＰ１）、第１レファレンス電圧パッド（ＲＶＰ１）、第１データパッド（ＤＰ１）、および第１画素共通電圧パッド（ＣＶＰ１）のそれぞれと一対一に重畳される第２画素駆動電源パッド（ＰＰＰ２）、第２データパッド（ＤＰ２）、第２レファレンス電圧パッド（ＲＶＰ２）、第２データパッド（ＤＰ２）、および第２画素共通電圧パッド（ＣＶＰ２）を含むことができる。

【0337】

第２パッド部２１０の第２パッドグループ（ＰＧ２）は、第１パッド部１１０の第２パッドグループ（ＰＧ２）に配置された第１ゲートパッド、第１データパッド（ＤＰ１）、第１レファレンス電圧パッド（ＲＶＰ１）、第１データパッド（ＤＰ１）、および第１画素駆動電源パッド（ＰＰＰ１）のそれぞれと一対一に重畳される第２ゲートパッド、第２データパッド（ＤＰ２）、第２レファレンス電圧パッド（ＲＶＰ２）、第２データパッド（ＤＰ２）、および第２画素駆動電源パッド（ＰＰＰ２）を含むことができる。

【0338】

複数の第１～第３背面センシング制御パッド２１２ａ、２１２ｂ、２１２ｃのそれぞれは、少なくとも２個のパッドグループ（ＰＧ１、ＰＧ２）の間に配置され得る。例えば、複数の第１～第３背面センシング制御パッド２１２ａ、２１２ｂ、２１２ｃのそれぞれは、第１および第２パッドグループ（ＰＧ１、ＰＧ２）の間ごとに１つずつ配置され得る。

【0339】

複数の第１背面センシング制御パッド２１２ａは、リンクライン部２５０の第１センシング制御リンクライン２５２ａに共通して連結されるか、または並列に連結され得る。複数の第２背面センシング制御パッド２１２ｂは、リンクライン部２５０の第２センシング制御リンクライン２５２ｂに共通して連結されるか、または並列に連結され得る。複数の第３背面センシング制御パッド２１２ｃは、リンクライン部２５０の第３センシング制御リンクライン２５２ｃに共通して連結されるか、または並列に連結され得る。

【0340】

ルーティング部４００は、複数のルーティングライン４１０、および複数の第１～第３センシング制御ルーティングライン４１２ａ、４１２ｂ、４１２ｃを含むことができる。

【0341】

複数のルーティングライン４１０のそれぞれは、第１パッド部１１０の第１パッドグループ（ＰＧ１）および第２パッドグループ（ＰＧ２）に配置されたパッド（ＰＰＰ１、ＤＰ１、ＲＶＰ１、ＣＶＰ１）のそれぞれと第２パッド部２１０の第１パッドグループ（ＰＧ１）および第２パッドグループ（ＰＧ２）に配置されたパッド（ＰＰＰ２、ＤＰ２、ＲＶＰ２、ＣＶＰ２）のそれぞれとに一対一に連結されるように形成され得る。

【0342】

複数の第１センシング制御ルーティングライン４１２ａのそれぞれは、複数の第１前面センシング制御パッド１１２ａのそれぞれと複数の第１背面センシング制御パッド２１２ａのそれぞれとに一対一に連結されるように形成され得る。複数の第２センシング制御ルーティングライン４１２ｂのそれぞれは、複数の第２前面センシング制御パッド１１２ｂのそれぞれと複数の第２背面センシング制御パッド２１２ｂのそれぞれとに一対一に連結されるように形成され得る。複数の第３センシング制御ルーティングライン４１２ｃのそれぞれは、複数の第３前面センシング制御パッド１１２ｃのそれぞれと複数の第３背面センシング制御パッド２１２ｃのそれぞれとに一対一に連結されるように形成され得る。

【0343】

このような、本明細書の他の実施例によれば、第１～第３センシング制御ルーティングライン４１２ａ、４１２ｂ、４１２ｃのそれぞれが並列連結構造を有するように複数で構成されることで、並列に連結された複数のセンシング制御ルーティングラインのうちの一部のラインでライン不良が発生しても、残りのラインを介してスイッチング制御信号を供給することができる。

【0344】

図１４は、本明細書の他の実施例に係る発光表示装置を示す平面図であり、図１５は、本明細書の他の実施例に係る発光表示装置を示す背面図である。図１４と図１５は、図１～図１３に示す発光表示装置に補助パッド部をさらに構成したものである。したがって、以下の説明では、補助パッド部およびこれに関連した構成を除いて残った構成に対しては、同じ図面符号を付与し、それについての重複する説明は省略することができる。

【0345】

図１４および図１５を参照すると、本明細書の他の実施例に係る発光表示装置１０は、前面補助パッド部１１１０、背面補助パッド部１２１０、および補助リンクライン部１２５０をさらに含むことができる。

【0346】

前面補助パッド部１１１０（または第４パッド部または第２前面パッド部）は、基板１００の第１縁部分に平行な第２縁部分（または他側の縁部分）に配置され得る。前面補助パッド部１１１０は、少なくとも１つの前面補助パッド（または少なくとも１つ第４パッドまたは第２前面パッド）１１１２ａ、１１１２ｂ、１１１２ｃを含むことができる。例えば、前面補助パッド部１１１０は、第１方向（Ｘ）に沿って互いに離隔した複数の第１～第３前面補助パッド１１１２ａ、１１１２ｂ、１１１２ｃを含むことができる。

【0347】

複数の第１～第３前面補助パッド１１１２ａ、１１１２ｂ、１１１２ｃのそれぞれは、基板１００の第２縁部分に配置されたダム部１０４の金属ライン１０４ｍと電気的に連結されるように構成され得る。このような複数の第１～第３前面補助パッド１１１２ａ、１１１２ｂ、１１１２ｃのそれぞれは、基板１００の第２縁部分に配置されることを除き、第１パッド部１１０に配置された第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれと実質的に同じ構造を有するように構成されるので、これについての説明は省略することができる。

【0348】

背面補助パッド部１２１０または第５パッド部または第２背面パッド部）は、前面補助パッド部１１１０と重畳されるように配線基板２００の背面に配置され得る。背面補助パッド部１２１０は、前面補助パッド部１１１０に配置された少なくとも１つの前面補助パッド１１１２ａ、１１１２ｂ、１１１２ｃと重畳される少なくとも１つの背面補助パッド（または少なくとも１つ第５パッドまたは第２背面パッド）１２１２ａ、１２１２ｂ、１２１２ｃを含むことができる。例えば、背面補助パッド部１２１０は、前面補助パッド部１１１０に配置された複数の第１～第３前面補助パッド１１１２ａ、１１１２ｂ、１１１２ｃのそれぞれと一対一に重畳されるように配線基板２００の背面に配置された複数の第１～第３背面補助パッド１２１２ａ、１２１２ｂ、１２１２ｃを含むことができる。このような複数の第１～第３背面補助パッド１２１２ａ、１２１２ｂ、１２１２ｃのそれぞれは、配線基板２００の第２縁部分に配置されることを除き、第２パッド部２１０に配置された第１～第３背面センシング制御パッド２１２ａ、２１２ｂ、２１２ｃのそれぞれと実質的に同じ構造を有するように構成されるので、これについての説明は省略することができる。

【0349】

補助リンクライン部１２５０は、背面補助パッド部１２１０と少なくとも１つの第３パッド部２３０との間に配置され得る。補助リンクライン部１２５０は、少なくとも１つの背面補助パッド１２１２ａ、１２１２ｂ、１２１２ｃと電気的に結合された少なくとも１つの補助リンクライン１２５２ａ、１２５２ｂ、１２５２ｃを含むことができる。例えば、補助リンクライン部１２５０は、第１～第３補助リンクライン１２５２ａ、１２５２ｂ、１２５２ｃを含むことができる。

【0350】

第１補助リンクライン１２５２ａは、複数の第１背面補助パッド１２１２ａと共通して連結されるか、または並列に連結され、少なくとも１つの第３パッド部２３０に配置された第１スイッチング制御信号パッドに連結され得る。

【0351】

第２補助リンクライン１２５２ｂは、複数の第２背面補助パッド１２１２ｂと共通して連結されるか、または並列に連結され、少なくとも１つの第３パッド部２３０に配置された第２スイッチング制御信号パッドに連結され得る。

【0352】

第３補助リンクライン１２５２ｃは、複数の第３背面補助パッド１２１２ｃと共通して連結されるか、または並列に連結され、少なくとも１つの第３パッド部２３０に配置された第３スイッチング制御信号パッドに連結され得る。

【0353】

本明細書の他の実施例に係る発光表示装置１０は補助ルーティング部をさらに含むことができる。

【0354】

補助ルーティング部は、基板１００および配線基板２００の第２外側面（ＯＳ２）を取り囲むように配置された複数の補助ルーティングラインを含むことができる。

【0355】

複数の補助ルーティングラインのそれぞれは、複数の第１～第３前面補助パッド１１１２ａ、１１１２ｂ、１１１２ｃのそれぞれと複数の第１～第３背面補助パッド１２１２ａ、１２１２ｂ、１２１２ｃのそれぞれとに個別的（または一対一）に連結（または結合）され得る。例えば、複数の補助ルーティングラインのそれぞれは、前面補助パッド部１１１０の複数の第１～第３前面補助パッド１１１２、１１１２ｂ、１１１２ｃのそれぞれの１つとおよび背面補助パッド部１２１０の複数の第１～第３背面補助パッド１２１２ａ、１２１２ｂ、１２１２ｃに電気的に連絡され得る。このような複数の補助ルーティングラインのそれぞれは、基板１００および配線基板２００の第２外側面（ＯＳ２）を取り囲むように配置されることを除き、図１３を参照して説明した複数のセンシング制御ルーティングライン４１２ａ、４１２ｂ、４１２ｃのそれぞれと実質的に同じ構造を有するように構成されるので、これについての説明は省略することができる。

【0356】

このような、本明細書の他の実施例によれば、補助リンクライン部１２５０、背面補助パッド部１２１０、補助ルーティング部、および前面補助パッド部１１１０を介してダム部１０４に配置された金属ライン１０４ｍにスイッチング制御信号がさらに供給され得る。

【0357】

代案として、本明細書の他の実施例に係る発光表示装置によれば、ダム部１０４に配置された金属ライン１０４ｍが平面上で基板１００上に途切れなく連続的に連結される閉ループライン形状を有するので、スイッチング制御信号は、前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃなしに前面補助パッド部１１１０を介してダム部１０４に配置された金属ライン１０４ｍに供給され得る。これにより、本明細書の他の実施例に係る発光表示装置が補助リンクライン部１２５０、背面補助パッド部１２１０、補助ルーティング部、および前面補助パッド部１１１０を含むとき、前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃ、背面センシング制御パッド２１２ａ、２１２ｂ、２１２ｃ、センシング制御ルーティングライン４１２ａ、４１２ｂ、４１２ｃ、およびセンシング制御リンクライン２５２ａ、２５２ｂ、２５２ｃのそれぞれは、省略され得る。この場合、第１パッド部１１０の個数が減少するので、高解像度化に対する画素設計（またはデザイン）が容易になすことができる。

【0358】

図１６は、本明細書の一実施例に係るスイッチング回路部、駆動集積回路およびタイミングコントローラを概略的に示す図である。図１６は、スイッチング回路部を介してルーティングラインのショートまたはルーティングラインに対するライン抵抗をセンシングすることを説明するための図である。

【0359】

図１６を参照すると、本明細書の一実施例に係る駆動集積回路５３０は、データ駆動部５３１、センシング部５３３、およびライン選択部５３５を含むことができる。センシング部５３３は、センシング回路であり得る。

【0360】

データ駆動部５３１は、タイミングコントローラ５７０から提供される副画素データおよびデータ制御信号を受信し、データ制御信号に応じて副画素データをアナログ型のデータ信号に変換して出力することができる。例えば、データ駆動部５３１は、検査モードで、タイミングコントローラ５７０から提供される検査データをアナログ型の検査データ信号に変換して出力することができる。

【0361】

本明細書の一実施例に係るデータ駆動部５３１は、データ信号生成部５３１ａ、および複数の信号出力回路５３１ｏ、５３１ｅを含むことができる。

【0362】

データ信号生成部５３１ａは、タイミングコントローラ５７０から提供される画素データまたは検査データをアナログ型のデータ信号に変換して出力するように構成され得る。

【0363】

複数の信号出力回路５３１ｏ、５３１ｅのそれぞれは、データリンクライン、第２パッド部の第２データパッド（ＤＰ２）、データルーティングライン、および第１パッド部の第１データパッド（ＤＰ１）を介してデータライン（ＤＬｏ、ＤＬｅ）に連結され得る。複数の信号出力回路５３１ｏ、５３１ｅのそれぞれは、データ信号生成部５３１ａから出力されるデータ信号をバッファリングして該当データライン（ＤＬｏ、ＤＬｅ）に出力することができる。例えば、複数の信号出力回路５３１ｏ、５３１ｅのそれぞれは、出力バッファであり得、差動増幅器などによって実現され得る。例えば、複数の信号出力回路５３１ｏ、５３１ｅのそれぞれは、出力電圧が入力端子にフィードバックされる電圧フォロア（Ｖｏｌｔａｇｅ ｆｏｌｌｏｗｅｒ）であり得る。複数の信号出力回路５３１ｏ、５３１ｅのそれぞれの静的電流は、バイアス端子に供給される電流オブション値（またはアンプ電流オブション値またはバイアス電圧レベル）によって可変（または変更）され得る。例えば、複数の信号出力回路５３１ｏ、５３１ｅのそれぞれの静的電流は、バイアス端子に供給されるバイアス電圧レベルによって増加するか、または減少することができる。

【0364】

センシング部５３３は、データリンクライン、第２パッド部の第２レファレンス電圧パッド（ＲＶＰ２）、レファレンスルーティングライン、および第１パッド部の第１レファレンス電圧パッド（ＲＶＰ１）を介してレファレンス電圧ライン（ＲＬ）に選択的に連結され得る。センシング部５３３は、レファレンス電圧ライン（ＲＬ）を介して入力される電流（または検査信号）に対応するセンシング値をセンシングデータに変換してタイミングコントローラ５７０に提供するように構成され得る。例えば、センシング部５３３は、レファレンス電圧ライン（ＲＬ）を介して入力される電流（または検査信号）に対応するセンシング電圧をアナログデジタル変換してセンシングデータを生成し、生成されたセンシングデータをタイミングコントローラ５７０に提供することができる。

【0365】

センシング部５３３は、基板１００上に配置されたレファレンス電圧ラインの個数と同数からなることができる。本明細書の一実施例に係るセンシング部５３３は、複数のセンシング回路、および複数のアナログデジタル変換器を含むことができる。

【0366】

複数のセンシング回路のそれぞれは、演算増幅器およびキャパシタを含む積分器からなることができる。例えば、センシング回路の演算増幅器は、レファレンス電圧ライン（ＲＬ）と選択的に連結される反転入力端子（－）、基準電圧が供給される非反転入力端子（＋）、およびアナログデジタル変換器に連結された出力端子を含むことができる。キャパシタは、演算増幅器の反転入力端子（－）と出力端子との間に連結されるフィードバックキャパシタであり得る。追加として、複数のセンシング回路のそれぞれは、演算増幅器の反転入力端子（－）と出力端子との間に連結されたフィードバックスイッチ（またはリセットスイッチ）をさらに含むことができる。フィードバックキャパシタに流れる電流は、レファレンス電圧ライン（ＲＬ）に流れる電流と同一であり得る。

【0367】

複数のアナログデジタル変換器のそれぞれは、複数のセンシング回路のうちの該当センシング回路の出力電圧（またはセンシング電圧）をアナログデジタル変換してセンシングデータを生成し、生成されたセンシングデータをタイミングコントローラ５７０に提供することができる。例えば、複数のアナログデジタル変換器のそれぞれは、該当センシング回路のフィードバックキャパシタに流れる電流に基づく当該センシング回路の出力電圧（またはセンシング電圧）をアナログデジタル変換してセンシングデータを生成することができる。

【0368】

ライン選択部５３５は、タイミングコントローラ５７０から提供されるライン選択信号に応じて偶数番目データライン（ＤＬｅ）に連結されるデータリンクラインをセンシング部５３３に連結するか、または信号出力回路５３１ｏ、５３１ｅに連結するように構成され得る。例えば、ライン選択部５３５は、マルチプレクサーであり得る。

【0369】

タイミングコントローラ５７０は、検査モードで、第１～第３スイッチング制御信号を生成してスイッチング回路部１７０の第１～第３スイッチ回路１７１、１７２、１７３のそれぞれのスイッチングを制御し、検査データおよびライン選択信号を生成してデータ駆動部５３１に提供することができる。タイミングコントローラ５７０は、駆動集積回路５３０に検査データを提供し、センシング部５３３から提供されるセンシングデータに基づいて、複数の信号出力回路５３１ｏ、５３１ｅのそれぞれのバイアス端子に入力されるバイアス電圧レベルを設定することができる。タイミングコントローラ５７０は、センシングデータに基づいて、複数のルーティングラインのうちのデータラインに連絡されたデータルーティングラインのライン抵抗値を生成し、生成されたライン抵抗値に基づいて、バイアス電圧レベルを設定することができる。タイミングコントローラ５７０は、検査モードで、駆動集積回路５３０のセンシング部５３３から提供されるライン別ラインセンシングデータに基づいて、ルーティングラインのショート有無およびショート不良位置を判断し、判断結果を別途のモニターに表示することができる。また、タイミングコントローラ５７０は、検査モードで、駆動集積回路５３０のセンシング部５３３から提供されるライン別抵抗センシングデータに基づいて、複数のデータルーティングラインの間の抵抗偏差を補償するためのライン別抵抗補償値を生成し、ライン別抵抗補償値に対応するバイアス電圧を生成して駆動集積回路５３０の該当信号出力回路５３１ｏ、５３１ｅのバイアス端子に供給することができる。これにより、信号出力回路５３１ｏ、５３１ｅは、バイアス電圧レベルによって抵抗補償値が補償されたデータ信号を出力することができる。

【0370】

本明細書の一実施例によれば、ルーティングラインに流れる電流とセンシング回路のフィードバックキャパシタに流れる電流とが同一であるので、タイミングコントローラ５７０は、下記の式１のように、抵抗センシングデータに対応するセンシング電圧、ルーティングラインに流れる電流式（Ｃｕｒｒｅｎｔ１）、およびセンシング回路のフィードバックキャパシタ（Ｃｆ）に流れる電流式（Ｃｕｒｒｅｎｔ２）によってライン抵抗を算出することができる。

【0371】

［式１］
Ｃｕｒｒｅｎｔ１＝（Ｖｄａｔａ－Ｖｉｎｖ）／Ｒ
Ｃｕｒｒｅｎｔ２＝Ｃｆ（Ｖｉｎｖ－Ｖｓｅｎ）／ΔＴｓｅｎ
Ｃｕｒｒｅｎｔ１＝Ｃｕｒｒｅｎｔ２、（Ｖｄａｔａ－Ｖｉｎｖ）／Ｒ＝Ｃｆ（Ｖｉｎｖ－Ｖｓｅｎ）／ΔＴｓｅｎ
Ｒ＝（ΔＴｓｅｎ（Ｖｄａｔａ－Ｖｉｎｖ）／Ｃｆ（Ｖｉｎｖ－Ｖｓｅｎ）

【0372】

式１で、Ｖｄａｔａは、検査信号の電圧レベルを示し、Ｃｆは、フィードバックキャパシタのキャパシタンスを示し、Ｖｉｎｖは、演算増幅器の反転端子（－）の電圧レベルを示し、Ｖｓｅｎは、抵抗センシングデータに対応するセンシング電圧（またはセンシング回路の出力電圧）を示し、ΔＴｓｅｎは、電流が流れる時間を示す。Ｖｉｎｖは、センシング回路のフィードバックスイッチがターンオン状態の際、非反転端子（＋）に印加される基準電圧と同じ電圧レベルを有する。例えば、センシング回路のフィードバックスイッチがターンオンされて演算増幅器のゲイン値（または利得値）が無限大の場合、Ｖｉｎｖは、非反転端子（＋）の電圧レベルと同じ電圧レベルを有する。式１で、検査信号の電圧レベル（Ｖｄａｔａ）、フィードバックキャパシタのキャパシタンス（Ｃｆ）、電流が流れる時間（ΔＴｓｅｎ）、および演算増幅器の反転端子の電圧レベル（Ｖｉｎｖ）のそれぞれは、定数である。よって、タイミングコントローラ５７０は、抵抗センシングデータに対応するセンシング電圧（Ｖｓｅｎ）を算出し、式１の演算によってルーティングラインのライン抵抗（Ｒ）を算出することができる。例えば、センシング回路でフィードバックスイッチがターンオンされ、フィードバックキャパシタに電流が流れることで、タイミングコントローラ５７０は、式１によってルーティングラインのライン抵抗（Ｒ）を算出することができる。

【0373】

選択的に、タイミングコントローラ５７０は、ライン別抵抗補償値に対応するバイアス電圧を生成せず、ライン別抵抗補償値を駆動集積回路５３０に提供することもできる。この場合、駆動直接回路５３０は、バイアス電圧生成部５３７をさらに含むことができる。バイアス電圧生成部５３７は、タイミングコントローラ５７０から供給されるライン別抵抗補償値のそれぞれに対応するライン別バイアス電圧を生成し、生成されたライン別バイアス電圧を該当信号出力回路５３１ｏ、５３１ｅのバイアス端子に供給することができる。

【0374】

追加として、本明細書の一実施例に係る駆動集積回路５３０または駆動回路部５００は、電圧選択部５３９をさらに含むことができる。

【0375】

電圧選択部５３９は、タイミングコントローラ５７０の電圧選択信号に応じて、タイミングコントローラ５７０から供給されるスイッチング制御信号およびグラウンド電圧のうちのいずれか１つを選択して出力することができる。

【0376】

電圧選択部５３９は、検査モードで、タイミングコントローラ５７０から供給される第１電圧レベルの電圧選択信号に応じてタイミングコントローラ５７０から供給される第１～第３スイッチング制御信号のそれぞれを出力することができ、これによりスイッチング回路部１７０の第１～第３スイッチ回路１７１、１７２、１７３のそれぞれは、電圧選択部５３９から第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれを介して供給される該当スイッチング制御信号に応じてスイッチングされ得る。

【0377】

電圧選択部５３９は、非検査モードまたは正常駆動モードで、タイミングコントローラ５７０から供給される第２電圧レベルの電圧選択信号に応じて、タイミングコントローラ５７０から供給されるグラウンド電圧（ＧＮＤ）を出力することができ、これによりスイッチング回路部１７０の第１～第３スイッチ回路１７１、１７２、１７３のそれぞれは、電圧選択部５３９から第１～第３前面センシング制御パッド１１２ａ、１１２ｂ、１１２ｃのそれぞれおよびダム部の金属ライン１０４ｍを介して供給されるグラウンド電圧（ＧＮＤ）によってオフ状態に維持され、ダム部の金属ライン１０４ｍは、グラウンド電圧（ＧＮＤ）に維持されることで、静電気保護ラインまたは静電気遮断ラインとして使用され得る。

【0378】

本明細書の一実施例に係る発光表示装置で、ルーティングラインのショートを検査するための駆動方法を説明すると次のようである。

【0379】

まず、タイミングコントローラ５７０から第１論理レベル（またはゲートオフ電圧レベル）を有する第１～第３スイッチング制御信号のそれぞれが出力され、これにより、スイッチング回路部１７０の第１～第３スイッチ回路１７１、１７２、１７３のそれぞれがターンオフされる。

【0380】

次いで、駆動集積回路５３０から検査データ信号がデータライン（ＤＬｏ、ＤＬｅ）に供給され、これにより、駆動集積回路５３０のセンシング部５３３は、レファレンス電圧ライン（ＲＬ）およびライン選択部５３５を介して入力される電流をセンシングしてラインセンシングデータを出力する。

【0381】

次いで、タイミングコントローラ５７０で、ラインセンシングデータに基づいてルーティングラインの間のショート有無を判断する。例えば、隣接して配置されたレファレンス電圧ライン（ＲＬ）とデータライン（ＤＬｏ、ＤＬｅ）との間のショートが発生した場合、データライン（ＤＬｏ、ＤＬｅ）に流れる電流がショート部分を介してレファレンス電圧ライン（ＲＬ）に流れ、よってレファレンス電圧ライン（ＲＬ）に流れる電流をセンシングすることで、ラインの間のショート有無を検出することができる。例えば、タイミングコントローラ５７０は、ラインセンシングデータが基準閾値電圧値以上の場合、ルーティングラインの間のショートが発生したと判断することができる。検出されるショート（またはショート回路）は、表示部（ＡＡ）、前面パッド部、およびルーティング部のうちの1つに物理的に配置することができる。例えば、ショートは、表示領域で奇数番目のデータライン（ＤＬｏ）とレファレンスライン（ＲＬ）との間、第1データパッド（ＤＰ１）とレファレンス電圧パッド（ＲＶＰ１）との間、および/または、第1データパッド（ＤＰ１）に連絡されたルーティングライン４１０とレファレンス電圧パッド（ＲＶＰ１）に連絡されたルーティングラインとの間に存在することがある。

【0382】

したがって、本明細書の一実施例によれば、複数のスイッチング回路部１７０のそれぞれの第１～第３スイッチング回路１７１、１７２、１７３をターンオフさせ、複数のデータライン（ＤＬｏ、ＤＬｅ）のそれぞれに検査信号を供給しながら、複数のレファレンス電圧ライン（ＲＬ）のそれぞれに流れる電流をセンシングすることで、複数のルーティングラインの間のショート不良を検出することができる。

【0383】

本明細書の一実施例に係る発光表示装置で、ルーティングラインのライン抵抗をセンシングするための駆動方法を説明すると次のようである。

【0384】

まず、検査モードの第１検査期間で、奇数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値をセンシングすることができる。本明細書の一実施例によれば、駆動集積回路５３０から第２論理レベル（またはゲートオン電圧レベル）を有する第１スイッチング制御信号および第１論理レベルの第２および第３スイッチング制御信号が出力され、よってスイッチング回路部１７０の第１スイッチング回路１７１がターンオンされ、スイッチング回路部１７０の第２および第３スイッチング回路１７２、１７３のそれぞれがターンオフされる。次いで、駆動集積回路５３０から検査データ信号が奇数番目データライン（ＤＬｏ）に供給され、よって駆動集積回路５３０のセンシング部５３３は、奇数番目データライン（ＤＬｏ）、第１スイッチ回路１７１およびレファレンス電圧ライン（ＲＬ）を含む第１電流パス（ＣＰ１）およびライン選択部５３５を介して入力される電流をセンシングして抵抗センシングデータを生成する。次いで、タイミングコントローラ５７０で、抵抗センシングデータに基づいて奇数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値を生成して記憶回路に保存することができる。

【0385】

次いで、検査モードの第２検査期間で、偶数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値をセンシングすることができる。本明細書の一実施例によれば、駆動集積回路５３０から第２論理レベルを有する第２スイッチング制御信号および第１論理レベルの第１および第３スイッチング制御信号が出力され、よってスイッチング回路部１７０の第２スイッチング回路１７２がターンオンされ、スイッチング回路部１７０の第１および第３スイッチ回路１７１、１７３のそれぞれがターンオフされる。次いで、駆動集積回路５３０から検査データ信号が偶数番目データライン（ＤＬｅ）に供給され、よって駆動集積回路５３０のセンシング部５３３は、偶数番目データライン（ＤＬｅ）、第２スイッチ回路１７２およびレファレンス電圧ライン（ＲＬ）を含む第２電流パス（ＣＰ２）およびライン選択部５３５を介して入力される電流をセンシングして抵抗センシングデータを生成する。次いで、タイミングコントローラ５７０で、抵抗センシングデータに基づいて偶数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値を生成して記憶回路に保存することができる。

【0386】

次いで、検査モードの第３検査期間で、奇数番目データルーティングラインおよび偶数番目データルーティングラインのライン抵抗値をセンシングすることができる。本明細書の一実施例によれば、駆動集積回路５３０から第２論理レベルを有する第３スイッチング制御信号および第１論理レベルの第１および第２スイッチング制御信号が出力され、よってスイッチング回路部１７０の第３スイッチ回路１７３がターンオンされ、スイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれがターンオフされる。次いで、駆動集積回路５３０から検査データ信号が奇数番目データライン（ＤＬｏ）と偶数番目データライン（ＤＬｅ）に供給され、よって駆動集積回路５３０のセンシング部５３３は、奇数番目データライン（ＤＬｏ）、第３スイッチ回路１７３および偶数番目データライン（ＤＬｅ）を含む第３電流パス（ＣＰ３）およびライン選択部５３５を介して入力される電流をセンシングして抵抗センシングデータを生成する。次いで、タイミングコントローラ５７０で、抵抗センシングデータに基づいて奇数番目データルーティングラインおよび偶数番目データルーティングラインのライン抵抗値を生成して記憶回路に保存することができる。

【0387】

次いで、タイミングコントローラ５７０は、第１～第３検査期間のそれぞれで生成されたライン抵抗値に基づき、下記の式２の演算によって、奇数番目データルーティングラインのライン抵抗値（Ｒ１）および偶数番目データルーティングラインのライン抵抗値（Ｒ２）を生成し、レファレンスルーティングラインのライン抵抗値（Ｒ３）をさらに生成することができる。

【0388】

［式２］
Ｒｌ＋Ｒ３＝Ｒｓｕｍ１、Ｒ２＋Ｒ３＝Ｒｓｕｍ２、Ｒ１＋Ｒ２＝Ｒｓｕｍ３
Ｒｓｕｍ１＋Ｒｓｕｍ２＋Ｒｓｕｍ３＝Ｒｔｏｔ、
２（Ｒ１＋Ｒ２＋Ｒ３）＝Ｒｔｏｔ、Ｒ１＋Ｒ２＋Ｒ３＝Ｒｔｏｔ／２
Ｒ１＝（Ｒｔｏｔ／２）－Ｒｓｕｍ２、Ｒ２＝（Ｒｔｏｔ／２）－Ｒｓｕｍ１、Ｒ３＝（Ｒｔｏｔ／２）－Ｒｓｕｍ３

【0389】

式２で、Ｒ１は、奇数番目データルーティングラインのライン抵抗値を示し、Ｒ２は、偶数番目データルーティングラインのライン抵抗値を示し、Ｒ３は、レファレンスルーティングラインのライン抵抗値を示す。そして、Ｒｓｕｍ１は、第１検査期間で生成された奇数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値を示し、Ｒｓｕｍ２は、第２検査期間で生成された偶数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値を示し、Ｒｓｕｍ３は、第３検査期間で生成された奇数番目データルーティングラインおよび偶数番目データルーティングラインのライン抵抗値を示す。

【0390】

次いで、タイミングコントローラ５７０は、ライン別抵抗値に基づいてライン別抵抗偏差を補償するためのライン別抵抗補償値を算出し、ライン別抵抗補償値をルックアップテーブル形態として記憶回路に保存する。本明細書の一実施例として、タイミングコントローラ５７０は、記憶回路に保存された複数のデータルーティングラインのそれぞれの抵抗補償値によって複数のデータラインのそれぞれに供給される画素データを変調し、変調された画素データを駆動集積回路５３０に提供することができる。本明細書の他の実施例として、タイミングコントローラ５７０は、記憶回路に保存された複数のデータルーティングラインのそれぞれの抵抗補償値によって複数のデータラインのそれぞれに対応する複数の信号出力回路５３１ｏ、５３１ｅのそれぞれの電流オブション値（またはバイアス電圧レベル）を設定して記憶回路に保存し、記憶回路に保存された電流オブション値を該当信号出力回路５３１ｏ、５３１ｅにそれぞれ供給することができる。したがって、複数の信号出力回路５３１ｏ、５３１ｅのそれぞれは、タイミングコントローラ５７０から供給される電流オブション値に対応するバイアス電圧レベルによって該当データルーティングラインの抵抗値が補償されたデータ信号を出力することができ、よって複数のデータルーティングラインのそれぞれのライン抵抗値の間の抵抗偏差が補償され得る。

【0391】

したがって、本明細書の他の実施例によれば、複数のスイッチング回路部１７０のそれぞれの第１～第３スイッチング回路１７１、１７２、１７３を選択的にターンオンさせ、複数のデータライン（ＤＬｏ、ＤＬｅ）のそれぞれに検査信号を選択的に供給しながら、レファレンス電圧ライン（ＲＬ）を介して流れる電流をセンシングすることで、複数のデータルーティングラインのそれぞれのライン抵抗を検出することができ、複数のデータルーティングラインのそれぞれのライン抵抗値の間の抵抗偏差を補償することができる。

【0392】

図１７は、本明細書の他の実施例に係る複数のスイッチング回路部を説明するための図であり、図１８は、図１７に示す線ＩＩＩ－ＩＩＩ’についての断面図である。図１７と図１８は、図１～図１６で説明した発光表示装置において、ダム部と複数のスイッチング回路部を変更したものである。これにより、以下の説明では、ダム部と複数のスイッチング回路部、およびこれに関連した構成を除いて残った構成に対しては、同じ図面符号を付与し、それについての重複する説明は省略するか、または簡略にすることができる。

【0393】

図１７および図１８を参照すると、本明細書の他の実施例に係るダム部１０４は、第１および第２ダム１０４－１、１０４－２を含むことができる。

【0394】

第１および第２ダム１０４－１、１０４－２のそれぞれは、金属ライン１０４ｍを含むことができる。金属ライン１０４ｍは、ダム部１０４の内部に内装されるか、または実現されることで、平面上でダム部１０４と同じ閉ループライン形状（または連続的なライン形状または閉ループ形状）を有することができる。このようなダム部１０４は、第１および第２ダム１０４－１、１０４－２を有することを除き、図１～図１２で説明したダム部１０４と実質的に同じ構造を有するように構成されるので、これについての説明は省略することができる。

【0395】

分離部１０５は、第１および第２ダム１０４－１、１０４－２の間に配置された第１分離構造物１０５－１、および第２ダム１０４－２の内側領域に配置された第２および第３分離構造物１０５－２、１０５－３を含むことができる。このような分離部１０５は、第３分離構造物１０５－３をさらに含むことを除き、図１～図１３で説明した分離部１０５と実質的に同じ構造を有するように構成されるので、これについての説明は省略することができる。

【0396】

追加として、第１～第３分離構造物１０５－１、１０５－２、１０５－３のそれぞれの金属構造物は、ビアホール１０５ｈを介して画素共通電圧ライン（ＣＶＬ）と電気的に連結（または接触）され得る。

【0397】

第１パッド部１１０は、第１および第２前面センシング制御パッド１１２ａ、１１２ｂ、および第１および第２パッド連結ライン１７６、１７７を含むことができる。このような第１パッド部１１０は、図１～図１３で説明したパッド部１１０において第３前面センシング制御パッド１１２ｃおよび第３パッド連結ラインが省略された構成を有するので、これについての重複する説明は省略することができる。

【0398】

本明細書の一実施例に係る複数のスイッチング回路部１７０のそれぞれは、第１および第２スイッチング回路１７１、１７２を含むことができる。

【0399】

第１および第２スイッチング回路１７１、１７２は、第１および第２ダム１０４－１、１０４－２と個別的に重畳されるように配置され得る。例えば、第１スイッチング回路１７１は、第１ダム１０４－１と重畳されるか、または第１ダム１０４－１の下に配置され得る。第２スイッチング回路１７２は、第２ダム１０４－２と重畳されるか、または第２ダム１０４－２の下に配置され得る。このような第１および第２スイッチング回路１７１、１７２のそれぞれは、図１～図１３で説明した第１および第２スイッチング回路１７１、１７２のそれぞれと実質的に同一であるので、これについての重複する説明は省略することができる。

【0400】

追加として、図１４および図１５で説明した前面補助パッド部１１１０、背面補助パッド部１２１０、補助ルーティング部、および補助リンクライン部１２５０のそれぞれは、図１７および図１８に示す実施例に適用され得る。

【0401】

このような、本明細書の他の実施例によれば、図１～図１６で説明した発光表示装置と同じ効果を有することができ、図１～図１６で説明した発光表示装置と比較して、ダム部１０４が占める領域が減少することにより、高解像度化に対する画素設計（またはデザイン）が容易になすことができる。

【0402】

図１９は、本明細書の他の実施例に係るスイッチング回路部、駆動集積回路およびタイミングコントローラを概略的に示す図である。図１９は、スイッチング回路部を介してルーティングラインのショートまたはルーティングラインに対するライン抵抗をセンシングすることを説明するための図である。

【0403】

図１７～図１９を参照すると、本明細書の他の実施例に係る駆動集積回路５３０は、データ駆動部５３１、センシング部５３３、およびライン選択部５３５を含むことができる。このような構成を含む駆動集積回路５３０は、検査モードで、タイミングコントローラ５７０から供給される第１および第２スイッチング制御信号を出力するように構成されることを除き、図１６で説明した駆動集積回路５３０と実質的に同一であるので、これについての重複する説明は省略することができる。

【0404】

タイミングコントローラ５７０は、検査モードで、第１および第２スイッチング制御信号を生成してスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれのスイッチングを制御し、検査データおよびライン選択信号を生成してデータ駆動部５３１に提供することができる。このようなタイミングコントローラ５７０は、検査モードで、第１および第２スイッチング制御信号を生成してスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれのスイッチングを制御することを除き、図１６で説明したタイミングコントローラ５７０と実質的に同一であるので、これについての重複する説明は省略することができる。

【0405】

選択的に、タイミングコントローラ５７０は、ライン別抵抗補償値に対応するバイアス電圧を生成せず、ライン別抵抗補償値を駆動集積回路５３０に提供することもできる。この場合、駆動直接回路５３０は、バイアス電圧生成部５３７をさらに含むことができる。バイアス電圧生成部５３７は、タイミングコントローラ５７０から供給されるライン別抵抗補償値のそれぞれに対応するライン別バイアス電圧を生成し、生成されたライン別バイアス電圧を該当信号出力回路５３１ｏ、５３１ｅのバイアス端子に供給することができる。

【0406】

追加として、本明細書の他の実施例に係る駆動集積回路５３０または駆動回路部５００は、電圧選択部５３９をさらに含むことができる。

【0407】

電圧選択部５３９は、タイミングコントローラ５７０の電圧選択信号に応じて、タイミングコントローラ５７０から供給されるスイッチング制御信号およびグラウンド電圧のうちのいずれか１つを選択して出力することができる。

【0408】

電圧選択部５３９は、検査モードで、タイミングコントローラ５７０から供給される第１電圧レベルの電圧選択信号に応じてタイミングコントローラ５７０から供給される第１および第２スイッチング制御信号のそれぞれを出力することができ、これによりスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれは、電圧選択部５３９から第１および第２前面センシング制御パッド１１２ａ、１１２ｂのそれぞれを介して供給される該当スイッチング制御信号に応じてスイッチングされ得る。

【0409】

電圧選択部５３９は、非検査モードまたは正常駆動モードで、タイミングコントローラ５７０から供給される第２電圧レベルの電圧選択信号に応じて、タイミングコントローラ５７０から供給されるグラウンド電圧（ＧＮＤ）を出力することができ、これによりスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれは、電圧選択部５３９から第１および第２前面センシング制御パッド１１２ａ、１１２ｂのそれぞれとダム部１０４の金属ライン１０４ｍを介して供給されるグラウンド電圧（ＧＮＤ）によってオフ状態に維持され、ダム部１０４の金属ライン１０４ｍは、グラウンド電圧（ＧＮＤ）に維持されることで、静電気保護ラインまたは静電気遮断ラインとして使用され得る。

【0410】

本明細書の一実施例に係る発光表示装置で、ルーティングラインのショートを検査するための駆動方法を説明すると次のようである。

【0411】

まず、タイミングコントローラ５７０から第１論理レベル（またはゲートオフ電圧レベル）を有する第１および第２スイッチング制御信号のそれぞれが出力され、これにより、スイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれがターンオフされる。

【0412】

次いで、駆動集積回路５３０から検査データ信号がデータライン（ＤＬｏ、ＤＬｅ）に供給され、これにより、駆動集積回路５３０のセンシング部５３３は、レファレンス電圧ライン（ＲＬ）およびライン選択部５３５を介して入力される電流をセンシングしてラインセンシングデータを出力する。

【0413】

次いで、タイミングコントローラ５７０で、ラインセンシングデータに基づいてルーティングラインの間のショート有無を判断する。例えば、隣接して配置されたレファレンス電圧ライン（ＲＬ）とデータライン（ＤＬｏ、ＤＬｅ）との間のショートが発生した場合、データライン（ＤＬｏ、ＤＬｅ）に流れる電流がショート部分を介してレファレンス電圧ライン（ＲＬ）に流れ、センシング部５３３は、レファレンス電圧ライン（ＲＬ）に流れる電流をセンシングすることで、ラインの間のショート有無を検出することができる。例えば、タイミングコントローラ５７０は、ラインセンシングデータが基準閾値電圧値以上の場合、ルーティングラインの間のショートが発生したと判断することができる。

【0414】

したがって、本明細書の一実施例によれば、複数のスイッチング回路部１７０のそれぞれの第１および第２スイッチング回路１７１、１７２をターンオフさせ、複数のデータライン（ＤＬｏ、ＤＬｅ）のそれぞれに検査信号を供給しながら、複数のレファレンス電圧ライン（ＲＬ）のそれぞれに流れる電流をセンシングすることで、複数のルーティングラインの間のショート不良を検出することができる。

【0415】

本明細書の一実施例に係る発光表示装置で、ルーティングラインのライン抵抗をセンシングするための駆動方法を説明すると次のようである。

【0416】

まず、検査モードの第１検査期間で、奇数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値をセンシングすることができる。本明細書の一実施例によれば、駆動集積回路５３０から第２論理レベル（またはゲートオン電圧レベル）を有する第１スイッチング制御信号と第１論理レベルの第２スイッチング制御信号が出力され、よってスイッチング回路部１７０の第１スイッチ回路１７１がターンオンされ、スイッチング回路部１７０の第２スイッチ回路１７２がターンオフされる。次いで、駆動集積回路５３０から検査データ信号が奇数番目データライン（ＤＬｏ）に供給され、よって駆動集積回路５３０のセンシング部５３３は、奇数番目データライン（ＤＬｏ）、第１スイッチ回路１７１およびレファレンス電圧ライン（ＲＬ）を含む第１電流パス（ＣＰ１）およびライン選択部５３５を介して入力される電流をセンシングして抵抗センシングデータを生成する。次いで、タイミングコントローラ５７０で、抵抗センシングデータに基づいて奇数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値を生成して記憶回路に保存することができる。

【0417】

次いで、検査モードの第２検査期間で、偶数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値をセンシングすることができる。本明細書の一実施例によれば、駆動集積回路５３０から第２論理レベルを有する第２スイッチング制御信号と第１論理レベルの第１スイッチング制御信号が出力され、よってスイッチング回路部１７０の第２スイッチ回路１７２がターンオンされ、スイッチング回路部１７０の第１スイッチ回路１７１がターンオフされる。次いで、駆動集積回路５３０から検査データ信号が偶数番目データライン（ＤＬｅ）に供給され、よって駆動集積回路５３０のセンシング部５３３は、偶数番目データライン（ＤＬｅ）、第２スイッチ回路１７２およびレファレンス電圧ライン（ＲＬ）を含む第２電流パス（ＣＰ２）およびライン選択部５３５を介して入力される電流をセンシングして抵抗センシングデータを生成する。次いで、タイミングコントローラ５７０で、抵抗センシングデータに基づいて偶数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値を生成して記憶回路に保存することができる。

【0418】

次いで、検査モードの第３検査期間で、奇数番目データルーティングラインおよび偶数番目データルーティングラインのライン抵抗値をセンシングすることができる。本明細書の一実施例によれば、駆動集積回路５３０から第２論理レベルを有する第１および第２スイッチング制御信号が出力され、よってスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２がターンオンされる。次いで、駆動集積回路５３０から検査データ信号が奇数番目データライン（ＤＬｏ）および偶数番目データライン（ＤＬｅ）に供給され、よって駆動集積回路５３０のセンシング部５３３は、奇数番目データライン（ＤＬｏ）、第１および第２スイッチ回路１７１、１７２および偶数番目データライン（ＤＬｅ）を含む第３電流パス（ＣＰ３）およびライン選択部５３５を介して入力される電流をセンシングして抵抗センシングデータを生成する。次いで、タイミングコントローラ５７０で、抵抗センシングデータに基づいて奇数番目データルーティングラインおよび偶数番目データルーティングラインのライン抵抗値を生成して記憶回路に保存することができる。

【0419】

次いで、タイミングコントローラ５７０は、第１～第３検査期間のそれぞれで生成されたライン抵抗値に基づき、前述した式１および式２の演算によって、奇数番目データルーティングラインのライン抵抗値および偶数番目データルーティングラインのライン抵抗値を生成し、レファレンスルーティングラインのライン抵抗値をさらに生成することができる。

【0420】

次いで、タイミングコントローラ５７０は、ライン別抵抗値に基づいてライン別抵抗偏差を補償するためのライン別抵抗補償値を算出し、ライン別抵抗補償値をルックアップテーブル形態として記憶回路に保存する。本明細書の一実施例として、タイミングコントローラ５７０は、記憶回路に保存された複数のデータルーティングラインのそれぞれの抵抗補償値によって複数のデータラインのそれぞれに供給される画素データを変調し、変調された画素データを駆動集積回路５３０に提供することができる。本明細書の他の実施例として、タイミングコントローラ５７０は、記憶回路に保存された複数のデータルーティングラインのそれぞれの抵抗補償値によって複数のデータラインのそれぞれに対応する複数の信号出力回路５３１ｏ、５３１ｅのそれぞれの電流オブション値（またはバイアス電圧レベル）を設定して記憶回路に保存し、記憶回路に保存された電流オブション値を該当信号出力回路５３１ｏ、５３１ｅにそれぞれ供給することができる。したがって、複数の信号出力回路５３１ｏ、５３１ｅのそれぞれは、タイミングコントローラ５７０から供給される電流オブション値に対応するバイアス電圧レベルによって該当データルーティングラインの抵抗値が補償されたデータ信号を出力することができ、よって複数のデータルーティングラインのそれぞれのライン抵抗値の間の抵抗偏差が補償され得る。

【0421】

したがって、本明細書の他の実施例によれば、複数のスイッチング回路部１７０のそれぞれの第１および第２スイッチング回路１７１、１７２を選択的にターンオンさせ、複数のデータライン（ＤＬｏ、ＤＬｅ）のそれぞれに検査信号を選択的に供給しながら、レファレンス電圧ライン（ＲＬ）を介して流れる電流をセンシングすることで、複数のデータルーティングラインのそれぞれのライン抵抗を検出することができ、複数のデータルーティングラインのそれぞれのライン抵抗値の間の抵抗偏差を補償することができる。

【0422】

図２０は、本明細書のさらに他の実施例に係る複数のスイッチング回路部を説明するための図であり、図２１は、図２０に示す線ＩＶ－ＩＶ’についての断面図であり、図２２は、図２０に示す線Ｖ－Ｖ’についての断面図である。図２０～図２２は、図１７および図１８で説明した発光表示装置において、１つのダム部と重畳されるように複数のスイッチング回路部を配置したものである。したがって、以下の説明では、１つのダム部と複数のスイッチング回路部、およびこれに関連した構成を除いて残った構成に対しては、同じ図面符号を付与し、それについての重複する説明は省略するか、または簡略にすることができる。

【0423】

図２０～図２２を参照すると、本明細書の他の実施例に係るダム部１０４は、最外郭画素（Ｐｏ）の縁部分に沿って平面上で閉ループライン形状（または連続的なライン形状または閉ループ形状）を有するように構成され得る。このようなダム部１０４は、金属ライン１０４ｍを有するダム（または１つのダム）からなることを除き、図１～図１４で説明したダム部１０４と実質的に同じ構造を有するように構成されるので、これについての説明は省略することができる。

【0424】

分離部１０５は、ダム部（またはダム）１０４の外側領域に配置された少なくとも１つの外側分離構造物（または第１および第２分離構造物）１０５－１、１０５－２を含むことができる。分離部１０５は、ダム部１０４の内側領域に配置された少なくとも１つの内側分離構造物（または第３および第４分離構造物）１０５－３、１０５－４をさらに含むことができる。少なくとも１つの外側分離構造物１０５－１、１０５－２は、ダム部１０４を取り囲むように配置され得る。少なくとも１つの内側分離構造物１０５－３、１０５－４は、ダム部１０４によって取り囲まれるように配置され得る。このような分離部１０５は、少なくとも１つの外側分離構造物１０５－１、１０５－２および少なくとも１つの内側分離構造物１０５－３、１０５－４を含むことを除き、図１～図１３で説明した分離部１０５と実質的に同じ構造を有するように構成されるので、これについての説明は省略することができる。

【0425】

追加として、少なくとも１つの外側分離構造物１０５－１、１０５－２および少なくとも１つの内側分離構造物１０５－３、１０５－４のそれぞれの金属構造物は、ビアホール１０５ｈを介して画素共通電圧ライン（ＣＶＬ）と電気的に連結（または接触）され得る。

【0426】

第１パッド部１１０は、第１および第２前面センシング制御パッド１１２ａ、１１２ｂ、および第１および第２パッド連結ライン１７６、１７７を含むことができる。第１パッド連結ライン１７６は、ビアホール１７６ｈを介してダム部１０４の金属ライン１０４ｍに電気的に連結され、第２パッド連結ライン１７７は、ビアホール１７７ｈを介してダム部１０４の金属ライン１０４ｍに電気的に連結され得る。したがって、ダム部１０４の金属ライン１０４ｍは、第１および第２パッド連結ライン１７６、１７７に共通して連結され得る。追加として、第１パッド部１１０は、１つの前面センシング制御パッド１１２ａおよび１つのパッド連結ライン１７６のみからなることができるが、これに限定されず、図１３に示す複数の第１前面センシング制御パッド１１２ａを含むこともできる。

【0427】

本明細書の他の実施例に係る複数のスイッチング回路部１７０のそれぞれは、第１および第２スイッチング回路１７１、１７２を含むことができる。互いに並んで第１および第２スイッチング回路１７１、１７２は、１つの金属ライン１０４ｍに共通して連結されることを除き、図１７および図１８で説明した第１および第２スイッチング回路１７１、１７２のそれぞれと実質的に同一であるので、これについての重複する説明は省略することができる。

【0428】

追加として、図１４および図１５で説明した前面補助パッド部１１１０、背面補助パッド部１２１０、補助ルーティング部、および補助リンクライン部１２５０のそれぞれは、図２０～図２２に示す実施例に適用され得る。

【0429】

このような、本明細書の他の実施例によれば、図１７と図１８で説明した発光表示装置と同じ効果を有することができ、図１７と図１８で説明した発光表示装置と比較して、ダム部１０４が占める領域が減少することにより、高解像度化に対する画素設計（またはデザイン）がさらに容易になすことができる。

【0430】

図２３は、本明細書のさらに他の実施例に係るスイッチング回路部、駆動集積回路およびタイミングコントローラを概略的に示す図である。図２３は、スイッチング回路部を介してルーティングラインのショートまたはルーティングラインに対するライン抵抗をセンシングすることを説明するための図である。

【0431】

図２０～図２３を参照すると、本明細書の他の実施例に係る駆動集積回路５３０は、データ駆動部５３１、センシング部５３３、およびライン選択部５３５を含むことができる。このような構成を含む駆動集積回路５３０は、検査モードで、タイミングコントローラ５７０から供給される単一のスイッチング制御信号を出力するように構成されることを除き、図１６で説明した駆動集積回路５３０と実質的に同一であるので、これについての重複する説明は省略することができる。

【0432】

タイミングコントローラ５７０は、検査モードで、単一のスイッチング制御信号を生成してスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれのスイッチングを制御し、検査データおよびライン選択信号を生成してデータ駆動部５３１に提供することができる。このようなタイミングコントローラ５７０は、検査モードで、単一のスイッチング制御信号を生成してスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれのスイッチングを制御することを除き、図１６で説明したタイミングコントローラ５７０と実質的に同一であるので、これについての重複する説明は省略することができる。

【0433】

選択的に、タイミングコントローラ５７０は、ライン別抵抗補償値に対応するバイアス電圧を生成せず、ライン別抵抗補償値を駆動集積回路５３０に提供することもできる。この場合、駆動直接回路５３０は、バイアス電圧生成部５３７をさらに含むことができる。バイアス電圧生成部５３７は、タイミングコントローラ５７０から供給されるライン別抵抗補償値のそれぞれに対応するライン別バイアス電圧を生成し、生成されたライン別バイアス電圧を該当信号出力回路５３１ｏ、５３１ｅのバイアス端子に供給することができる。

【0434】

追加として、本明細書の他の実施例に係る駆動集積回路５３０または駆動回路部５００は、電圧選択部５３９をさらに含むことができる。

【0435】

電圧選択部５３９は、タイミングコントローラ５７０の電圧選択信号に応じて、タイミングコントローラ５７０から供給されるスイッチング制御信号およびグラウンド電圧のうちのいずれか１つを選択して出力することができる。

【0436】

電圧選択部５３９は、検査モードで、タイミングコントローラ５７０から供給される第１電圧レベルの電圧選択信号に応じてタイミングコントローラ５７０から供給されるスイッチング制御信号を出力することができ、これによりスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれは、電圧選択部５３９から第１および第２前面センシング制御パッド１１２ａ、１１２ｂのそれぞれを介して供給される該当スイッチング制御信号に応じてスイッチングされ得る。

【0437】

電圧選択部５３９は、非検査モードまたは正常駆動モードで、タイミングコントローラ５７０から供給される第２電圧レベルの電圧選択信号に応じて、タイミングコントローラ５７０から供給されるグラウンド電圧（ＧＮＤ）を出力することができ、これによりスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれは、電圧選択部５３９から第１および第２前面センシング制御パッド１１２ａ、１１２ｂのそれぞれとダム部１０４の金属ライン１０４ｍを介して供給されるグラウンド電圧（ＧＮＤ）によってオフ状態に維持され、ダム部１０４の金属ライン１０４ｍは、グラウンド電圧（ＧＮＤ）に維持されることで、静電気保護ラインまたは静電気遮断ラインとして使用され得る。

【0438】

本明細書の一実施例に係る発光表示装置で、ルーティングラインのショートを検査するための駆動方法を説明すると次のようである。

【0439】

まず、タイミングコントローラ５７０から第１論理レベルを有するスイッチング制御信号が出力され、これにより、スイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２のそれぞれがターンオフされる。

【0440】

次いで、駆動集積回路５３０から検査データ信号がデータライン（ＤＬｏ、ＤＬｅ）に供給され、これにより、駆動集積回路５３０のセンシング部５３３は、レファレンス電圧ライン（ＲＬ）およびライン選択部５３５を介して入力される電流をセンシングしてラインセンシングデータを出力する。

【0441】

次いで、タイミングコントローラ５７０で、ラインセンシングデータに基づいてルーティングラインの間のショート有無を判断する。例えば、隣接して配置されたレファレンス電圧ライン（ＲＬ）とデータライン（ＤＬｏ、ＤＬｅ）との間のショートが発生した場合、データライン（ＤＬｏ、ＤＬｅ）に流れる電流がショート部分を介してレファレンス電圧ライン（ＲＬ）に流れ、よってレファレンス電圧ライン（ＲＬ）に流れる電流をセンシングすることで、ラインの間のショート有無を検出することができる。例えば、タイミングコントローラ５７０は、ラインセンシングデータが基準閾値電圧値以上の場合、ルーティングラインの間のショートが発生したと判断することができる。

【0442】

したがって、本明細書の一実施例によれば、複数のスイッチング回路部１７０のそれぞれの第１および第２スイッチング回路１７１、１７２をターンオフさせ、複数のデータライン（ＤＬｏ、ＤＬｅ）のそれぞれに検査信号を供給しながら、複数のレファレンス電圧ライン（ＲＬ）のそれぞれに流れる電流をセンシングすることで、複数のルーティングラインの間のショート不良を検出することができる。

【0443】

本明細書の他の実施例に係る発光表示装置で、ルーティングラインのライン抵抗をセンシングするための駆動方法を説明すると次のようである。

【0444】

まず、検査モードの第１検査期間で、駆動集積回路５３０の奇数番目信号出力回路５３１ｏがイネーブル（ｅｎａｂｌｅ）され、偶数番目信号出力回路５３１ｅがディセーブル（ｄｉｓｅｎａｂｌｅ）され、これにより奇数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値をセンシングすることができる。本明細書の一実施例によれば、駆動集積回路５３０から第２論理レベルを有するスイッチング制御信号が出力され、よってスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２が同時にターンオンされる。次いで、駆動集積回路５３０の奇数番目信号出力回路５３１ｏから検査データ信号が奇数番目データライン（ＤＬｏ）に供給され、よって駆動集積回路５３０のセンシング部５３３は、奇数番目データライン（ＤＬｏ）、第１スイッチ回路１７１およびレファレンス電圧ライン（ＲＬ）を含む第１電流パス（ＣＰ１）およびライン選択部５３５を介して入力される電流をセンシングして抵抗センシングデータを生成する。次いで、タイミングコントローラ５７０で、抵抗センシングデータに基づいて奇数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値を生成して記憶回路に保存することができる。

【0445】

次いで、検査モードの第２検査期間で、駆動集積回路５３０の奇数番目信号出力回路５３１ｏがディセーブルされ、偶数番目信号出力回路５３１ｅがイネーブルされ、これにより偶数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値をセンシングすることができる。本明細書の一実施例によれば、駆動集積回路５３０から第２論理レベルを有するスイッチング制御信号が出力され、よってスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２が同時にターンオンされる。次いで、駆動集積回路５３０の偶数番目信号出力回路５３１ｅから検査データ信号が偶数番目データライン（ＤＬｅ）に供給され、よって駆動集積回路５３０のセンシング部５３３は、偶数番目データライン（ＤＬｅ）、第２スイッチ回路１７２およびレファレン電圧スライン（ＲＬ）を含む第２電流パス（ＣＰ２）およびライン選択部５３５を介して入力される電流をセンシングして抵抗センシングデータを生成する。次いで、タイミングコントローラ５７０で、抵抗センシングデータに基づいて偶数番目データルーティングラインおよびレファレンスルーティングラインのライン抵抗値を生成して記憶回路に保存することができる。

【0446】

次いで、検査モードの第３検査期間で、駆動集積回路５３０の奇数番目信号出力回路５３１ｏがイネーブルされ、偶数番目信号出力回路５３１ｅがディセーブルされ、これにより奇数番目データルーティングラインおよび偶数番目データルーティングラインのライン抵抗値をセンシングすることができる。本明細書の一実施例によれば、駆動集積回路５３０から第２論理レベルのスイッチング制御信号が出力され、よってスイッチング回路部１７０の第１および第２スイッチ回路１７１、１７２が同時にターンオンされる。次いで、駆動集積回路５３０の奇数番目信号出力回路５３１ｏから検査データ信号が奇数番目データライン（ＤＬｏ）に供給され、よって駆動集積回路５３０のセンシング部５３３は、奇数番目データライン（ＤＬｏ）、第１および第２スイッチ回路１７１、１７２および偶数番目データライン（ＤＬｅ）を含む第３電流パス（ＣＰ３）およびライン選択部５３５を介して入力される電流をセンシングして抵抗センシングデータを生成する。次いで、タイミングコントローラ５７０で、抵抗センシングデータに基づいて奇数番目データルーティングラインおよび偶数番目データルーティングラインのライン抵抗値を生成して記憶回路に保存することができる。

【0447】

次いで、タイミングコントローラ５７０は、第１～第３検査期間のそれぞれで生成されたライン抵抗値に基づき、前述した式１および式２の演算によって、奇数番目データルーティングラインのライン抵抗値および偶数番目データルーティングラインのライン抵抗値を生成し、レファレンスルーティングラインのライン抵抗値をさらに生成することができる。

【0448】

次いで、タイミングコントローラ５７０は、ライン別抵抗値に基づいてライン別抵抗偏差を補償するためのライン別抵抗補償値を算出し、ライン別抵抗補償値をルックアップテーブル形態として記憶回路に保存する。本明細書の一実施例として、タイミングコントローラ５７０は、記憶回路に保存された複数のデータルーティングラインのそれぞれの抵抗補償値によって複数のデータラインのそれぞれに供給される画素データを変調し、変調された画素データを駆動集積回路５３０に提供することができる。本明細書の他の実施例として、タイミングコントローラ５７０は、記憶回路に保存された複数のデータルーティングラインのそれぞれの抵抗補償値によって複数のデータラインのそれぞれに対応する複数の信号出力回路５３１ｏ、５３１ｅのそれぞれの電流オブション値（またはバイアス電圧レベル）を設定して記憶回路に保存し、記憶回路に保存された電流オブション値を該当信号出力回路５３１ｏ、５３１ｅにそれぞれ供給することができる。したがって、複数の信号出力回路５３１ｏ、５３１ｅのそれぞれは、タイミングコントローラ５７０から供給される電流オブション値に対応するバイアス電圧レベルによって該当データルーティングラインの抵抗値が補償されたデータ信号を出力することができ、よって複数のデータルーティングラインのそれぞれのライン抵抗値の間の抵抗偏差が補償され得る。

【0449】

したがって、本明細書の他の実施例によれば、複数のスイッチング回路部１７０のそれぞれの第１および第２スイッチング回路１７１、１７２を同時にターンオンさせ、複数のデータライン（ＤＬｏ、ＤＬｅ）のそれぞれに検査信号を選択的に供給しながら、レファレンス電圧ライン（ＲＬ）を介して流れる電流をセンシングすることで、複数のデータルーティングラインのそれぞれのライン抵抗を検出することができ、複数のデータルーティングラインのそれぞれのライン抵抗値の間の抵抗偏差を補償することができる。

【0450】

図２４は、本明細書の一実施例によるマルチスクリーン表示装置を示す図であり、図２５は、図２４に示した線ＶＩ―ＶＩ’の断面図である。図２４および図２５は、図１～図２３に示した本明細書の実施例に係る発光表示装置をタイリングして実現したマルチスクリーン表示装置を示したものである。

【0451】

図２４および図２５を参照すると、本明細書の一実施例に係るマルチスクリーン表示装置（またはタイリング表示装置）は、複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）を含むことができる。

【0452】

複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）のそれぞれは、個別の画像を表示、または１つの映像を分割して表示することができる。このような複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）のそれぞれは、図１～図２３に示した本明細書の実施例に係る発光表示装置を含むもので、これに対する重複する説明は省略することができる。

【0453】

複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）のそれぞれは、側面同士接触するように別途のタイリングフレームにタイリングすることができる。例えば、複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）のそれぞれは、Ｎ×Ｍの形状を有するようにタイリングすることで、大画面のマルチスクリーン表示装置を実現することができる。例えば、Ｎは、１以上の正の整数であり、Ｍは、２以上の正の整数であり得る。例えば、Ｎは、２以上の正の整数であり、Ｍは、１以上の正の整数であり得る。

【0454】

複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）のそれぞれは、映像が表示される表示部（ＡＡ）全体を囲むベゼル領域（または非表示領域）を含まず、表示部（ＡＡ）が空気によって囲まれるエアーベゼル構造を有する。つまり、複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）のそれぞれは、基板１００の第１面全体が表示部（ＡＡ）として実現され得る。

【0455】

本明細書の一実施例によれば、複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）のそれぞれにおいて、最外郭画素（Ｐｏ）の中心部（ＣＰ）と基板１００の最外郭外側面（ＶＬ）との間の第２間隔（Ｄ２）は、隣接した画素間の第１間隔（Ｄ１）（または画素ピッチ）の半分以下で実現される。これにより、側面結合方式によって、第１方向（Ｘ）と第２方向（Ｙ）に沿って側面同士連結（または接触）した隣接した２つの表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）で、隣接した最外郭画素（Ｐｏ）間の間隔（Ｄ２＋Ｄ２）は、隣接した２つの画素間の第１間隔（Ｄ１）と同一または小さくなる。

【0456】

図２４を例にとると、第２方向（Ｙ）に沿って側面同士連結（または接触）した第１表示装置（ＤＡ１）と第３表示装置（ＤＡ３）において、第１表示装置（ＤＡ１）の最外郭画素（Ｐｏ）の中心部（ＣＰ）と第３表示装置（ＤＡ３）の最外郭画素（Ｐｏ）の中心部（ＣＰ）との間の間隔（Ｄ２＋Ｄ２）は、第１表示装置（ＤＡ１）と第３表示装置（ＤＡ３）のそれぞれに配置された隣接した２つの画素間の第１間隔（Ｄ１）（または画素ピッチ）と同じか小さくすることができる。

【0457】

したがって、第１方向（Ｘ）と第２方向（Ｙ）に沿って側面同士連結（または接触）した隣接した２つの表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）のそれぞれの最外郭画素（Ｐｏ）の中心部（ＣＰ）間の間隔（Ｄ２＋Ｄ２）が、各表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）に配置された隣接した２つの画素間の第１間隔（Ｄ１）と同一または小さいので、隣接した２つの表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）との間の境界部分またはシーム（ｓｅａｍ）が存在せず、これにより複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）間に設けられる境界部分による暗部領域が存在しない。その結果、複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）がＮ×Ｍの形状でタイリングされたマルチスクリーン表示装置に表示される映像は、複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）間の境界部分で断絶感（または不連続性）なしに、連続的に表示され得る。

【0458】

図２４および図２５では、複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）が２×２の形状でタイリングされたことを示したが、これに限定されず、複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）は、ｘ×１形状、１×ｙ形状、またはｘ×ｙ形状でタイリングされ得る。例えば、ｘとｙは、互いに同一または異なる２以上の自然数であり得る。例えば、xは、２以上の自然数であるか、またはyと同一の自然数であり得る。yは、２以上の自然数であるか、またはyより大きいか小さい自然数であり得る。例えば、ｘ×１形状で、ｘは、２以上の自然数であり、１×ｙ形状で、ｙは、２以上の自然数であり、ｘ×ｙ形状で、ｘおよびｙは、２以上の自然数であり、互いに同一または異なることができる。例えば、ｘ×ｙの形状で、ｘは、２以上の自然数であるか、またはyと同一の自然数であり得、またはｘおよびｙは、ｘがyより大きいか小さい２以上の自然数であり得る。

【0459】

このように、本明細書に係るマルチスクリーン表示装置は、複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）のそれぞれの表示部（ＡＡ）を１つの画面にして、１つの映像を表示するとき、複数の表示装置（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４）間の境界部分で断絶せず、連続的につながった映像を表示することができ、これによって、マルチスクリーン表示装置に表示される映像を視聴する視聴者の映像没入度を向上させることができる。

【0460】

本明細書の実施例に係る発光表示装置およびこれを用いたマルチスクリーン表示装置は、以下のように説明され得る。

【0461】

本明細書の実施例に係る発光表示装置は、基板、基板上に配置された複数の画素駆動ラインおよび複数の画素駆動ラインに連結された複数の画素を含む表示部、表示部に配置された自発光素子を含む発光素子層、基板の縁部分に沿って配置され、金属ラインを含む少なくとも１つのダムを含むダム部、発光素子層を覆うように配置され、ダム部によって少なくとも４つの側面が取り囲まれる有機封止層を含む封止層、少なくとも１つのダムと重畳されるように配置され、複数の画素駆動ラインに連結された複数のスイッチング回路部、および基板の一側縁部分に配置され、複数の画素駆動ラインおよび少なくとも１つのダムの金属ラインと電気的に結合された複数の前面パッドを含む前面パッド部を含み、複数のスイッチング回路部のそれぞれは、少なくとも１つのダムの金属ラインと電気的に結合されたゲート電極を含む第１および第２スイッチング回路を含むことができる。

【0462】

本明細書のいくつかの実施例によると、複数のスイッチング回路部のそれぞれは、基板と少なくとも１つのダムとの間に配置され得る。

【0463】

本明細書のいくつかの実施例によると、複数のスイッチング回路部のそれぞれは、複数の画素のうち基板の第１縁部分に配置された複数の最外郭画素のそれぞれに配置され得る。

【0464】

本明細書のいくつかの実施例によると、少なくとも１つのダムの金属ラインは、複数の前面パッドのうちの少なくとも１つと電気的に連結され得る。

【0465】

本明細書のいくつかの実施例によると、ダム部は、表示部を取り囲むように互いに平行に配置され、金属ラインをそれぞれ含む第１～第３ダムを含み、複数のスイッチング回路部のそれぞれは、第３スイッチング回路をさらに含み、第１スイッチング回路は、第１ダムと重畳されるように配置され、第１ダムの金属ラインと連結されたゲート電極を含み、第２スイッチング回路は、第２ダムと重畳されるように配置され、第２ダムの金属ラインと連結されたゲート電極を含み、第３スイッチング回路は、第３ダムと重畳されるように配置され、第３ダムの金属ラインと連結されたゲート電極を含むことができる。

【0466】

本明細書のいくつかの実施例によると、複数のスイッチング回路部のそれぞれは、複数の画素駆動ラインのうち互いに隣接して配置された奇数番目データライン、レファレンス電圧ライン、および偶数番目データラインに連結され、第１スイッチング回路は、奇数番目データラインと電気的に結合された第１電極、およびレファレンス電圧ラインと電気的に結合された第２電極をさらに含み、第２スイッチング回路は、偶数番目データラインと電気的に結合された第１電極、およびレファレンス電圧ラインと電気的に結合された第２電極をさらに含み、第３スイッチング回路は、奇数番目データラインと電気的に結合された第１電極、および偶数番目データラインと電気的に結合された第２電極をさらに含むことができる。

【0467】

本明細書のいくつかの実施例によると、ダム部は、表示部を取り囲むように互いに平行に配置され、金属ラインをそれぞれ有する第１および第２ダムを含み、第１スイッチング回路は、第１ダムと重畳されるように配置され、第１ダムの金属ラインと連結されたゲート電極を含み、第２スイッチング回路は、第２ダムと重畳されるように配置され、第２ダムの金属ラインと連結されたゲート電極を含むことができる。

【0468】

本明細書のいくつかの実施例によると、複数のスイッチング回路部のそれぞれは、複数の画素駆動ラインのうち互いに隣接して配置された奇数番目データライン、レファレンス電圧ライン、および偶数番目データラインに選択的に連結され、第１スイッチング回路は、奇数番目データラインと電気的に結合された第１電極、およびレファレンス電圧ラインと電気的に結合された第２電極をさらに含み、第２スイッチング回路は、偶数番目データラインと電気的に結合された第１電極、およびレファレンス電圧ラインと電気的に結合された第２電極をさらに含むことができる。

【0469】

本明細書のいくつかの実施例によると、ダム部は、表示部を取り囲むように配置され、金属ラインを含むダムを含み、第１スイッチング回路は、ダムと重畳されるように配置され、ダムの金属ラインと連結されたゲート電極を含み、第２スイッチング回路は、ダムと重畳されるように第１スイッチング回路に平行に配置され、ダムの金属ラインと連結されたゲート電極を含むことができる。

【0470】

本明細書のいくつかの実施例によると、複数のスイッチング回路部のそれぞれは、複数の画素駆動ラインのうち互いに隣接して配置された奇数番目データライン、レファレンス電圧ライン、および偶数番目データラインに連結され、第１スイッチング回路は、奇数番目データラインと電気的に結合された第１電極、およびレファレンス電圧ラインと電気的に結合された第２電極をさらに含み、第２スイッチング回路は、偶数番目データラインと電気的に結合された第１電極、およびレファレンス電圧ラインと電気的に結合された第２電極をさらに含むことができる。

【0471】

本明細書のいくつかの実施例によると、発光表示装置は、金属ラインにグラウンド電圧を供給する駆動回路部をさらに含むことができる。

【0472】

本明細書のいくつかの実施例によると、発光表示装置は、複数の前面パッドのそれぞれと重畳される複数の背面パッドを含む背面パッド部、複数の背面パッドと電気的に結合された複数のリンクラインを含むリンクライン部、複数のリンクラインと電気的に結合された複数の入力パッドを含む入力パッド部、入力パッド部に連結された駆動回路部、および基板の外側面を取り囲み、複数の前面パッドのそれぞれおよび複数の背面パッドのそれぞれに電気的に結合された複数のルーティングラインを含むルーティング部をさらに含むことができる。

【0473】

本明細書のいくつかの実施例によると、複数のスイッチング回路部のそれぞれは、複数の画素駆動ラインのうち互いに隣接して配置された奇数番目データライン、レファレンス電圧ライン、および偶数番目データラインに連結され、駆動回路部は、奇数番目データラインまたは偶数番目データラインに検査信号を出力する複数の信号出力回路を有するデータ駆動部、および検査信号に応じて第１および第２スイッチング回路のうちの少なくとも１つを介してレファレンス電圧ラインに流れる電流をセンシングするセンシング部を含む駆動集積回路、および駆動集積回路に検査データを提供し、センシング部から提供されるセンシングデータに基づいて複数の信号出力回路のそれぞれのバイアス端子に入力されるバイアス電圧レベルを設定するタイミングコントローラを含むことができる。

【0474】

本明細書のいくつかの実施例によると、タイミングコントローラは、センシングデータに基づいて複数のルーティングラインの間のショート有無を判断するか、またはセンシングデータに基づいて複数のルーティングラインのうちデータラインに連結されたデータルーティングラインのライン抵抗値を生成し、生成されたライン抵抗値によってバイアス電圧レベルを設定することができる。

【0475】

本明細書のいくつかの実施例によると、発光表示装置は、基板の他側縁部分に配置され、少なくとも１つのダムの金属ラインと電気的に結合された少なくとも１つの前面補助パッドを含む前面補助パッド部、少なくとも１つの前面補助パッドと重畳される少なくとも１つの背面補助パッドを含む背面補助パッド部、および少なくとも１つの前面補助パッドおよび少なくとも１つの背面補助パッドと電気的に結合された少なくとも１つの補助リンクラインを含む補助リンクライン部をさらに含み、少なくとも１つの補助リンクラインは、複数の入力パッドのうちの少なくとも１つと電気的に結合され得る。

【0476】

本明細書のいくつかの実施例によると、少なくとも１つのダムは、基板上に配置された第１ダムパターン、第１ダムパターン上に配置された第２ダムパターン、および第２ダムパターン上に配置された第３ダムパターンを含み、金属ラインは、第２ダムパターンと第３ダムパターンとの間に配置され得る。

【0477】

本明細書のいくつかの実施例によると、少なくとも１つのダムは、第１ダムパターンの側面と第２ダムパターンとの間に実現されたアンダーカット領域をさらに含み、ダム部上に配置される自発光素子は、アンダーカット領域で分離され得る。

【0478】

本明細書のいくつかの実施例によると、少なくとも１つのダムの周辺に配置された複数の分離構造物を含む分離部をさらに含み、複数の分離構造物のそれぞれは、下部構造物、および下部構造物に対して軒構造を有するように下部構造物上に配置された上部構造物を含み、分離部上に配置される自発光素子は、複数の分離構造物のそれぞれの軒構造によって分離され得る。

【0479】

本明細書のいくつかの実施例によると、発光表示装置は、少なくとも１つのダムの周辺に配置された複数の分離構造物を含む分離部をさらに含み、複数の分離構造物のそれぞれは、下部構造物、および下部構造物に対して軒構造を有するように下部構造物上に配置された上部構造物を含み、複数の分離構造物のうちの少なくとも１つは、下部構造物と上部構造物との間に配置された金属構造物をさらに含み、金属構造物は、下部構造物に対して軒構造を有するように下部構造物上に配置され、分離部上に配置される自発光素子は、金属構造物の軒構造によって分離され得る。

【0480】

本明細書のいくつかの実施例によると、複数の分離構造物のそれぞれは、複数の画素駆動ラインと交差し、金属構造物は、複数の画素駆動ラインのうちの少なくとも１つの画素共通電圧ラインと電気的に結合され得る。

【0481】

本明細書のいくつかの実施例によると、発光表示装置は、基板と発光素子層との間に配置された平坦化層、基板と平坦化層との間に配置されたパッシベーション層、ダム部の内側領域に配置され、平坦化層およびパッシベーション層が全部除去されることによって実現されたグルーブライン、グルーブラインに隣接したパッシベーション層の側面とグルーブラインに隣接した平坦化層の側面との間に実現されたアンダーカット領域をさらに含み、グルーブラインと平坦化層の側面上に配置される自発光素子とは、アンダーカット領域で分離され得る。

【0482】

本明細書の実施例に係るマルチスクリーン表示装置は、第１方向および第１方向を横切る第２方向のうちの少なくとも１方向に沿って配置された複数の表示装置を含み、複数の表示装置のそれぞれは、発光表示装置を含み、発光表示装置は、基板、基板上に配置された複数の画素駆動ラインおよび複数の画素駆動ラインに連結された複数の画素を含む表示部、表示部に配置された自発光素子を含む発光素子層、基板の縁部分に沿って配置され、金属ラインを含む少なくとも１つのダムを含むダム部、発光素子層を覆うように配置され、ダム部によって少なくとも４つの側面が取り囲まれる有機封止層を含む封止層、少なくとも１つのダムと重畳されるように配置され、複数の画素駆動ラインに連結された複数のスイッチング回路部、および基板の一側縁部分に配置され、複数の画素駆動ラインおよび少なくとも１つのダムの金属ラインと電気的に結合された複数の前面パッドを含む前面パッド部を含み、複数のスイッチング回路のそれぞれは、少なくとも１つのダムの金属ラインと電気的に結合されたゲート電極を含む第１および第２スイッチング回路を含むことができる。

【0483】

本明細書のいくつかの実施例によると、複数の表示装置のそれぞれの発光表示装置において、複数の画素は、基板上に第１方向と第２方向に沿って配列され、第１方向と第２方向のうちの少なくとも１方向に沿って隣接して第１表示装置と第２表示装置において、第１表示装置の最外郭画素の中心部と第２表示装置の最外郭画素の中心部との間の距離は、画素ピッチと同じか小さく、画素ピッチは、隣接する２つの画素の中心部の間の距離であり得る。

【0484】

本明細書の実施例に係る発光表示装置は、表示部を含む基板、表示部に配置され、基板の縁部に配置された最外郭画素を含む複数の画素、最外郭画素に配置され、1つ以上の金属ラインを含むダム部、ダム部と重畳されるように最外郭画素に配置された1つ以上のスイッチング回路部、および1つ以上の金属ラインに電気的に結合され、１つ以上の金属ラインを介して１つ以上のスイッチング制御信号を１つ以上のスイッチング回路部に提供するように構成された駆動回路部を含むことができる。

【0485】

本明細書の例による発光表示装置は、発光表示パネルを含むすべての電子機器に適用することができる。例えば、本明細書に係る発光表示装置は、モバイルデバイス、映像電話、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、ウォッチフォン（ｗａｔｃｈ ｐｈｏｎｅ）、ウェアラブル機器（ｗｅａｒａｂｌｅ ｄｅｖｉｃｅ）、フォルダブル機器（ｆｏｌｄａｂｌｅ ｄｅｖｉｃｅ）、ローラブル機器（ｒｏｌｌａｂｌｅ ｄｅｖｉｃｅ）、ベンダブル機器（ｂｅｎｄａｂｌｅ ｄｅｖｉｃｅ）、フレキシブルデバイス（ｆｌｅｘｉｂｌｅ ｄｅｖｉｃｅ）、カーブド機器（ｃｕｒｖｅｄ ｄｅｖｉｃｅ）、電子手帳、電子ブック、ＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉｍｅｄｉａ ｐｌａｙｅｒ）、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、ＭＰ３プレーヤー、モバイル医療機器、デスクトップＰＣ（ｄｅｓｋｔｏｐ ＰＣ）、ラップトップＰＣ（ｌａｐｔｏｐ ＰＣ）、ネットブックコンピュータ（ｎｅｔｂｏｏｋ ｃｏｍｐｕｔｅｒ）、ワークステーション（ｗｏｒｋｓｔａｔｉｏｎ）、ナビゲーション、車両用ナビゲーション、車両用表示装置、テレビ、ウオールペーパー（ｗａｌｌｐａｐｅｒ）表示機器、サイネージ（ｓｉｇｎａｇｅ）機器、ゲーム機器、ノートパソコン、モニター、カメラ、ビデオカメラ、および家電機器などに適用され得る。

【0486】

以上で説明した本明細書では、前述した実施例および添付した図に限定されるものではなく、本明細書の技術的思想を逸脱しない範囲内で、複数の置換、変形および変更が可能であることは本明細書が属する技術分野で通常の知識を有する者にとって明らかであろう。したがって、本明細書の範囲は、後述する特許請求の範囲によって示され、請求範囲の意味および範囲そしてその等価概念から導き出されるすべての変更または変形された形状が、本明細書の範囲に含まれるものと解釈されなければならない。

【符号の説明】

【0487】

１０：発光表示装置
１００：基板
１０１：回路層
１０２：平坦化層
１０３：バンク
１０４：ダム
１０５：分離部
１０６：封止層
１１０：第１パッド部
１５０：ゲート駆動回路
１７０：スイッチング回路部
１７１、１７２、１７３：スイッチング回路
２１０：第２パッド部
２３０：第３パッド部
４００：ルーティング部
５００：駆動回路部
５３０：駆動集積回路
５３１：データ駆動部
５３３：センシング部
５３５：ライン選択部
５３９：電圧選択部
５７０：タイミングコントローラ

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】