特開 2023-95349 オーディオ制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023095349

(43)【公開日】2023-07-06

(54)【発明の名称】オーディオ制御装置

(51)【国際特許分類】

   H03F 1/00 20060101AFI20230629BHJP

【ＦＩ】

H03F1/00 240

【審査請求】有

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2021211177

(22)【出願日】2021-12-24

(71)【出願人】

【識別番号】000201814

【氏名又は名称】双葉電子工業株式会社

(74)【代理人】

【識別番号】110003410

【氏名又は名称】弁理士法人テクノピア国際特許事務所

(74)【代理人】

【識別番号】100116942

【弁理士】

【氏名又は名称】岩田 雅信

(74)【代理人】

【識別番号】100167704

【弁理士】

【氏名又は名称】中川 裕人

(72)【発明者】

【氏名】川名 啓資

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA02

5J500AA41

5J500AC36

5J500AC48

5J500AC87

5J500AC92

5J500AF18

5J500AH25

5J500AH29

5J500AK03

5J500AK04

5J500AK15

5J500AK42

5J500AK62

5J500AS05

5J500AT01

5J500LV08

5J500RF04

5J500RU14

(57)【要約】

【課題】ポップアップノイズの発生を防止するオーディオ制御装置の構造を提案する。
【解決手段】本発明に係るオーディオ制御装置は、クロック信号と音声データの入力に基づいてスピーカの駆動信号を出力するとともに、特定端子の端子電圧により前記駆動信号の出力停止モードと出力実行モードが切り替えられるオーディオＩＣと、前記クロック信号が入力されていない間は前記出力停止モードの電圧値とされ、前記クロック信号が入力されている間は前記クロック信号の入力開始タイミングから遅延して前記出力実行モードの電圧値とされる制御信号を生成し、前記特定端子に供給する制御信号生成回路と、を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

クロック信号と音声データの入力に基づいてスピーカの駆動信号を出力するとともに、特定端子の端子電圧により前記駆動信号の出力停止モードと出力実行モードが切り替えられるオーディオＩＣと、
前記クロック信号が入力されていない間は前記出力停止モードの電圧値とされ、前記クロック信号が入力されている間は前記クロック信号の入力開始タイミングから遅延して前記出力実行モードの電圧値とされる制御信号を生成し、前記特定端子に供給する制御信号生成回路と、を備える
オーディオ制御装置。

【請求項2】

前記制御信号生成回路は、抵抗とコンデンサからなるローパスフィルタ回路を備える
請求項１に記載のオーディオ制御装置。

【請求項3】

前記制御信号生成回路は、直列に接続される複数の前記ローパスフィルタ回路を備える
請求項２に記載のオーディオ制御装置。

【請求項4】

前記制御信号生成回路は、前記ローパスフィルタ回路を構成する抵抗により分圧された出力信号を前記制御信号として出力する
請求項２又は請求項３に記載のオーディオ制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スピーカの駆動制御を行うオーディオ制御装置に関する。

【背景技術】

【0002】

入力されたクロック信号と音声データに基づいてスピーカに駆動信号を出力するオーディオ制御装置が知られている。

【0003】

このようなオーディオ制御装置においては、クロック信号の入力が開始されてからしばらくの間は、その後入力される音声データとは関係のないいわゆるポップアップノイズといった雑音が発生してしまうことがある。

【0004】

例えば特許文献１に開示されているオーディオ制御装置では、音声データをミュートするミュート回路のオン／オフを、クロック信号を入力とするラッチ回路により制御し、電源投入からクロック信号の一周期までの間ミュート回路をオンにすることで、スピーカからポップアップノイズが出力されることを抑制している。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開平５－２４３９９７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献１のようなラッチ回路に基づく制御によれば、オーディオ制御装置へのクロック信号の入力が開始された際にポップアップノイズの発生を抑制することができる。
ここで、クロック信号の入力が一旦停止され、その後クロック信号の入力が再開された際には再びポップアップノイズの発生を抑制する必要がある。

【0007】

このときラッチ回路により再度ポップアップノイズの発生を抑制するためには、ラッチ回路へのクロック信号の入力が終了した際に、その都度ラッチ回路のリセット処理を行う必要があるが、このようなリセット処理が必要になるとラッチ回路の制御側の処理負担が増加することになる。またこれに伴い、制御側に当該リセット処理の制御信号を出力するための出力信号ポートが必要となり、ポート数が圧迫されてしまう。
またポップアップノイズを抑制するためにラッチ回路を採用することで、回路構成が複雑になり、部品点数の増加に伴う製品価格の上昇も懸念される。

【0008】

そこで本発明では、上記課題を解消しつつポップアップノイズの発生を防止することのできるオーディオ制御装置の構造を提案する。

【課題を解決するための手段】

【0009】

本発明に係るオーディオ制御装置は、クロック信号と音声データの入力に基づいてスピーカの駆動信号を出力するとともに、特定端子の端子電圧により前記駆動信号の出力停止モードと出力実行モードが切り替えられるオーディオＩＣと、前記クロック信号が入力されていない間は前記出力停止モードの電圧値とされ、前記クロック信号が入力されている間は前記クロック信号の入力開始タイミングから遅延して前記出力実行モードの電圧値とされる制御信号を生成し、前記特定端子に供給する制御信号生成回路と、を備えるものである。これにより、オーディオＩＣへの信号入力が開始された直後の期間は出力停止モードが維持され、スピーカの駆動信号が出力されない。

【発明の効果】

【0010】

本発明によれば、簡易な回路構成によりポップアップノイズの発生を防止することができる。

【図面の簡単な説明】

【0011】

【図1】本発明の第１の実施の形態におけるオーディオ制御装置の構成例を示す図である。

【図2】第１の実施の形態における制御信号生成回路の構成例を示す図である。

【図3】第１の実施の形態における制御信号の電圧値の経時変動を模式的に示す図である。

【図4】第１の実施の形態における制御信号の電圧値の経時変動を模式的に示す図である。

【図5】第２の実施の形態における制御信号生成回路の構成例を示す図である。

【図6】第１の実施の形態における制御信号の電圧値の経時変動を模式的に示す図である。

【図7】第２の実施の形態における制御信号の電圧値の経時変動を模式的に示す図である。

【図8】第２の実施の形態における制御信号生成回路の構成例を示す図である。

【図9】変形例における制御信号生成回路の構成例を示す図である。

【発明を実施するための形態】

【0012】

以下、実施の形態について図１から図９を参照して説明する。
なお、本実施の形態の説明にあたり参照する図面に記載された構成は、本実施の形態を実現するにあたり必要な要部及びその周辺の構成を抽出して示したものである。また図面は模式的なものであり、本発明の技術的思想を逸脱しない範囲であれば設計などに応じて種々な変更が可能である。

【0013】

第１の実施の形態におけるオーディオ制御装置１０の構成例について、図１を参照して説明する。

【0014】

オーディオ制御装置１０は、各種機器において音声出力装置として装着される。ここで各種機器とは、例えば電子機器、通信機器、情報処理装置、製造設備機器、工作機械、車両、航空機、建物設備機器、その他非常に多様な分野の機器（表示装置）が想定される。オーディオ制御装置１０は、これらの多様な機器製品の各種機能に必要な音声を出力する。

【0015】

図１は、オーディオ制御装置１０と製品側ＭＣＵ（Micro Control Unit）１００を示している。ここでの製品側ＭＣＵ１００は、オーディオ制御装置１０が装着される各種機器における制御装置を示している。

【0016】

製品側ＭＣＵ１００は、例えばアプリケーションプログラムに基づいてオーディオデータを所定のデジタル規格の信号に変換してオーディオ制御装置１０に入力する。製品側ＭＣＵ１００は、例えばＰＣＭ（Pulse Code Modulation）などのデジタルオーディオデータをＩ２Ｓ（Inter-IC Sound）規格の信号（以下、オーディオ信号という）に変換してオーディオ制御装置１０に入力する。

【0017】

Ｉ２Ｓは、ＩＣ（Integrated Circuit）間でデジタル音声信号をシリアル転送するための規格であり、クロック信号ＬＲＣＬＫ（LR Clock）、クロック信号ＢＣＬＫ（Bit Clock）、及び音声データＳＤＡＴＡ（Serial Data）の少なくとも３つの信号が含まれている。

【0018】

クロック信号ＬＲＣＬＫは、２チャンネルステレオにおいて音声データＳＤＡＴＡのＬチャンネルとＲチャンネルを区別するための信号である。またクロック信号ＢＣＬＫは、音声データＳＤＡＴＡを抽出するためのビットタイミングを示すクロック信号である。そして音声データＳＤＡＴＡは、デジタル音声信号のシリアルデータ（ビット列）である。

【0019】

オーディオ制御装置１０は、図１に示すようにオーディオＩＣ１と制御信号生成回路２を備えている。

【0020】

オーディオＩＣ１はスピーカ２０に接続され、この接続を介してオーディオＩＣ１から駆動信号が入力される。入力された駆動信号に基づいてスピーカ２０が駆動することで音声が出力される。

【0021】

オーディオＩＣ１は、オーディオ信号処理部１１、ＡＭＰ（amplifier）１２及びモード切替部１３を備えている。

【0022】

オーディオ信号処理部１１には、オーディオ信号に含まれるクロック信号ＬＲＣＬＫ、クロック信号ＢＣＬＫ及び音声データＳＤＡＴＡが、各信号線を通じて製品側ＭＣＵ１００から入力される。オーディオ信号処理部１１は、入力されたシリアルデータとしての音声データＳＤＡＴＡについて、クロック信号ＬＲＣＬＫ及びクロック信号ＢＣＬＫを用いてデータ抽出し、デジタル／アナログ変換処理を行ってアナログ音声信号を得る。

【0023】

そしてオーディオ信号処理部１１は、アナログ音声信号を駆動信号としてＡＭＰ１２に供給する。供給された駆動信号はＡＭＰ１２により増幅され、スピーカ２０に出力される。このＡＭＰ１２からの駆動信号に基づいてスピーカ２０が駆動することで音声データＳＤＡＴＡに応じた音声が出力される。

【0024】

またオーディオ信号処理部１１は、モード切替部１３から供給される信号に基づいて、駆動信号の出力制御を行う。ここで選択可能な出力制御のモード設定としては少なくとも出力実行モードと出力停止モードが設けられている。

【0025】

オーディオ信号処理部１１は、出力実行モードの信号がモード切替部１３から供給されている状態において、音声データＳＤＡＴＡに応じた駆動信号の出力を行う。従って出力実行モードの期間は、スピーカ２０から音声が出力される状態となる。

【0026】

一方で、オーディオ信号処理部１１は、出力停止モードの信号がモード切替部１３から供給されている状態において、音声データＳＤＡＴＡに応じた駆動信号の出力を停止する。従って出力停止モードの期間は、音声データＳＤＡＴＡ等の入力に関わらずスピーカ２０から音声が出力されない。

【0027】

モード切替部１３は、オーディオＩＣ１の端子１４の端子電圧に基づいて各モードを示す信号をオーディオ信号処理部１１に供給する。
例えば端子１４の端子電圧が「０．１６Ｖ以上０．７７Ｖ未満」の場合は出力実行モード、端子電圧が「０Ｖ以上０．１６Ｖ未満」の場合は出力停止モードとされる。

【0028】

この端子１４には、制御信号生成回路２から制御信号ＳＶが印加される。
制御信号生成回路２は、入力されたクロック信号ＬＲＣＬＫに基づいて制御信号ＳＶを生成し、当該生成した制御信号ＳＶをオーディオＩＣ１の端子１４に供給する。

【0029】

制御信号生成回路２の構成例について図２から図４を参照して説明する。
制御信号生成回路２は、図２に示すように例えばＮＯＴ回路２１とローパスフィルタ回路２２を備えている。

【0030】

ＮＯＴ回路２１は、入力端がクロック信号ＬＲＣＬＫの信号線と接続されており、出力端がローパスフィルタ回路２２を構成する抵抗Ｒ１に接続されている。
抵抗Ｒ１の他端は同じくローパスフィルタ回路２２を構成するコンデンサＣ１及び抵抗Ｒ１０と接続されている。

【0031】

従って、制御信号生成回路２に入力されたクロック信号ＬＲＣＬＫは、ローパスフィルタ回路２２により時定数による遅延をもって平滑化されて出力される。

【0032】

またローパスフィルタ回路２２の出力電圧は、抵抗Ｒ１と抵抗Ｒ１０によって分圧される。この分圧された電圧が制御信号ＳＶとして端子１４に印加される。

【0033】

以上のオーディオＩＣ１及び制御信号生成回路２の動作について図３を参照して説明する。図３は、オーディオＩＣ１へのオーディオ信号の入力状態に応じた制御信号ＳＶの電圧値の経時変動を模式的に示している。

【0034】

まず、オーディオ制御装置１０が起動されてからオーディオＩＣ１へのオーディオ信号の入力が開始されるまでの間、クロック信号ＬＲＣＬＫ、クロック信号ＢＣＬＫを入力する信号線の電圧はＨｉレベルに維持されており、音声データＳＤＡＴＡを入力する信号線の電圧はＬｏｗレベルに維持されている。

【0035】

このとき制御信号生成回路２では、入力されるＨｉレベルのクロック信号ＬＲＣＬＫがＮＯＴ回路２１において反転され、端子１４に供給される制御信号ＳＶはＬｏｗレベル（例えば０Ｖ）に維持される。即ち、制御信号生成回路２にクロック信号ＬＲＣＬＫが入力されていない期間は、端子１４に供給される制御信号ＳＶの電圧値は出力停止モードの範囲内となる。

【0036】

従って、オーディオＩＣ１からスピーカ２０に駆動信号が出力されず、スピーカ２０から音声出力が行われない。なお、オーディオ信号処理部１１及びＡＭＰ１２の動作が停止されることで、出力停止モードの期間の消費電力を低減させることができる。

【0037】

オーディオＩＣ１へのオーディオ信号の入力が開始されると、製品側ＭＣＵ１００からは、まずクロック信号ＬＲＣＬＫとクロック信号ＢＣＬＫが出力され、遅れて音声データＳＤＡＴＡが出力される。

【0038】

クロック信号ＬＲＣＬＫが制御信号生成回路２に入力されると、ローパスフィルタ回路２２の出力電圧、つまり制御信号ＳＶは、電圧波形Ｗ１として示すように電圧値が徐々に上昇する。

【0039】

従って、制御信号生成回路２から端子１４に供給される制御信号ＳＶの電圧値は、オーディオ信号の入力開始から遅延して出力実行モードの範囲、例えば「０．１６Ｖ以上０．７７Ｖ未満」の値に到達することになる。

【0040】

このためオーディオＩＣ１へのオーディオ信号の入力が開始されてから若干の期間、即ちクロック信号ＬＲＣＬＫとクロック信号ＢＣＬＫのみが入力されている期間の初期の期間は、出力停止モードが維持され、オーディオＩＣ１からスピーカ２０に駆動信号は出力されず、スピーカ２０から音声が出力されない状態となる。そしてその後、オーディオＩＣ１は、制御信号ＳＶの電圧値が０．１６Ｖ以上となることで、出力実行モードに遷移することになる。

【0041】

ここで、オーディオＩＣ１へのクロック信号ＬＲＣＬＫとクロック信号ＢＣＬＫの入力が開始された初期の期間においては、ポップアップノイズといわれる雑音が発生することがある。

【0042】

しかしながら、本実施の形態のようにオーディオ信号の入力が開始されてから若干の期間は出力停止モードを維持することで、ポップアップノイズが発生するおそれのある期間においてスピーカ２０からの音声出力を停止させることができる。

【0043】

その後、製品側ＭＣＵ１００から音声データＳＤＡＴＡの出力が開始される時点には、オーディオＩＣ１が出力実行モードとなっているため、スピーカ２０からの音声データＳＤＡＴＡに基づく音声出力は通常に実行される。

【0044】

つまりローパスフィルタ回路２２が、コンデンサＣ１及び抵抗Ｒ１によって、制御信号ＳＶの電圧の立ち上がりの遅延時間を適切に設定することで、図３のように、オーディオ信号の入力開始時点直後は出力停止モードを維持し、音声データＳＤＡＴＡの入力前に出力実行モードに遷移できる。

【0045】

従って、クロック信号ＬＲＣＬＫの入力時に発生するポップアップノイズを解消しつつ、入力された音声データＳＤＡＴＡに基づく駆動信号がオーディオＩＣ１からスピーカ２０に出力され、音声データＳＤＡＴＡに基づく音声がスピーカ２０から出力される状態とすることができる。

【0046】

ところで図２で述べたように、ローパスフィルタ回路２２からの出力電圧は抵抗Ｒ１，Ｒ１０で分圧されて、制御信号ＳＶとされる。これは、抵抗Ｒ１，Ｒ１０で、制御信号ＳＶの電圧値を調節できることを意味する。
即ち、端子１４の端子電圧が、あらかじめ設定された各出力モードの閾値範囲内の仕様に適合するように、出力する制御信号ＳＶの電圧値を調節することができる。

【0047】

例えば出力実行モードを示す制御信号ＳＶを入力する際にその電圧値が「０．１６Ｖ以上０．７７Ｖ未満」に収まるように、かつ出力停止モードを示す制御信号ＳＶを入力する際にその電圧値が「０Ｖ以上０．１６Ｖ未満」に収まるように分圧抵抗値が設定されればよい。

【0048】

製品側ＭＣＵ１００からオーディオＩＣ１へのオーディオ信号の入力が終了すると、それに伴いクロック信号ＬＲＣＬＫの制御信号生成回路２への入力が停止される。

【0049】

クロック信号ＬＲＣＬＫの入力が停止されるとローパスフィルタ回路２２からの出力電圧は徐々に変動するため、制御信号生成回路２から出力される制御信号ＳＶの電圧は図３の電圧波形Ｗ２に示すように緩やかに降下する。

【0050】

このように制御信号生成回路２で生成される制御信号ＳＶの電圧値は、クロック信号ＬＲＣＬＫの入力停止から遅延して出力停止モードの閾値範囲に到達する。その後も制御信号ＳＶの電圧値は降下し続け、最終的に制御信号生成回路２から出力される制御信号ＳＶはＬｏｗレベルに維持される。

【0051】

従ってオーディオＩＣ１は出力停止モードに遷移し、その後、再びオーディオ信号の入力が開始されるまでは、オーディオＩＣ１からスピーカ２０に駆動信号が出力されず、スピーカ２０から音声出力が行われない状態となる。なお、オーディオ信号の入力が開始されるまでの期間においてオーディオ信号処理部１１及びＡＭＰ１２の動作が停止されることで、当該期間の消費電力を低減させることができる。

【0052】

以上の第１の実施の形態によれば、ローパスフィルタ回路２２を備える制御信号生成回路２により、オーディオＩＣ１によるスピーカ２０への駆動信号の出力制御を行うことができる。そのため、例えば製品側ＭＣＵ１００などの外部の制御装置によりオーディオＩＣ１の出力制御を行う必要がなくなる。従って、外部の制御装置による処理負担を軽減することができるとともに、その制御装置のポート数を圧迫することを防止することができる。

【0053】

上述した特許文献１との比較においては、ラッチ回路よりも簡易な構成であるローパスフィルタ回路２２を用いて駆動信号の出力制御を行うことができ、ポップアップノイズの発生を防止することができる。

【0054】

またローパスフィルタ回路２２は抵抗Ｒ１やコンデンサＣ１といった簡易な構成からなるため、ラッチ回路で用いられるようなＩＣチップ等が不要となる。従って、ローパスフィルタ回路２２を用いることで、ラッチ回路を用いるよりも安価に製品を製造することができる。

【0055】

また図４に示すように、製品側ＭＣＵ１００におけるアプリケーションの起動や終了などの要因により、オーディオ信号の入力が不連続となることがある。

【0056】

このような場合にラッチ回路を用いようとすると、オーディオ信号の入力が再開されたときに発生するポップアップノイズを防止するためには、その都度ラッチ回路にリセット信号を入力してリセット処理を行う必要がある。従って、ラッチ回路を用いた場合には、オーディオ信号の入力が再開されるごとに製品側ＭＣＵ１００などの外部の制御装置等の処理負担が増加してしまう。

【0057】

一方で、第１の実施の形態のように抵抗Ｒ１とコンデンサＣ１から構成されるローパスフィルタ回路２２を用いることで、オーディオ信号の入力が不連続な場合であっても外部の制御装置からの特別な制御が不要なまま制御信号ＳＶが図４のように変化するため、クロック信号ＬＲＣＬＫの出力開始によるポップアップノイズの発生を防止することができる。このとき例えばオーディオ信号の入力が再開される度に外部の制御装置等によるリセット処理等の特別な制御を行う必要はない。

【0058】

第２の実施の形態における制御信号生成回路２Ａの構成例について図５から図８を参照して説明する。第２の実施の形態の制御信号生成回路２Ａは、複数のローパスフィルタ回路２２を有する点で第１の実施の形態の制御信号生成回路２と異なる。

【0059】

なお、以降の説明においては複数のローパスフィルタ回路２２をローパスフィルタ回路２２－１、２２－２、・・・２２－ｎ（ｎは自然数）と区別して表記するが、各構成は第１の実施の形態のローパスフィルタ回路２２と同様である。また第１の実施の形態と共通の部分については同一符号を付し、説明を省略する。

【0060】

第２の実施の形態の制御信号生成回路２Ａは、図５に示すように例えばＮＯＴ回路２１に加えて複数のローパスフィルタ回路２２－１，２２－２を備えている。このときローパスフィルタ回路２２－１，２２－２は直列接続されている。

【0061】

ＮＯＴ回路２１は、入力端がクロック信号ＬＲＣＬＫの信号線と接続されており、出力端がローパスフィルタ回路２２－１を構成する抵抗Ｒ１に接続されている。
抵抗Ｒ１の他端には、ローパスフィルタ回路２２－１を構成するコンデンサＣ１とローパスフィルタ回路２２－２を構成する抵抗Ｒ２とが接続されている。
抵抗Ｒ２の他端は、ローパスフィルタ回路２２－２を構成するコンデンサＣ２及び抵抗Ｒ１１と接続されている。

【0062】

従って、制御信号生成回路２に入力されたクロック信号ＬＲＣＬＫは、ローパスフィルタ回路２２－１，２２－２により遅延をもちつつ平滑化されて出力される。

【0063】

またローパスフィルタ回路２２の出力電圧は、抵抗Ｒ１，Ｒ２，Ｒ１１によって分圧される。この分圧された電圧が制御信号ＳＶとして端子１４に印加される。

【0064】

このように、制御信号生成回路２Ａにおいて複数のローパスフィルタ回路２２－１，２２－２を設けることで、制御信号生成回路２Ａにクロック信号ＬＲＣＬＫを入力した際に出力される制御信号ＳＶの電圧値のリプル（電圧の振れ）を軽減に有利となる。

【0065】

ここでリプルの軽減を示す実験データについて、図６及び図７を参照して説明する。
図６及び図７は、制御信号生成回路２（２Ａ）へのクロック信号ＬＲＣＬＫの入力開始からの経過時間に応じた制御信号ＳＶの電圧値の変動を示している。

【0066】

図６は、図２に示すような１つのローパスフィルタ回路２２を備える制御信号生成回路２を用いた場合に出力される制御信号ＳＶの電圧波形を示しており、図７は、図５に示すような２つのローパスフィルタ回路２２－１，２２－２を備える制御信号生成回路２Ａを用いた場合に出力される制御信号ＳＶの電圧波形を示している。

【0067】

また図６及び図７の実験データは、図２及び図５の回路構成において、抵抗Ｒ１＝１．０ＫΩ、抵抗Ｒ２＝１．０ＫΩ、抵抗Ｒ１０＝０．４７ＫΩ、抵抗Ｒ１１＝１．０ＫΩ、コンデンサＣ１＝０．１μＦ、コンデンサＣ２＝０．１μＦとし、クロック信号ＬＲＣＬＫの周波数を４４．１ＫＨｚとした場合に得られたものである。

【0068】

図６と図７に示すそれぞれの電圧波形を比較すると、複数のローパスフィルタ回路２２－１，２２－２を備える制御信号生成回路２Ａを用いる図７に示す電圧波形の方が、図６示す電圧波形よりもリプルが軽減されていることを確認することができる。

【0069】

以上の第２の実施の形態によれば、制御信号生成回路２Ａのように複数のローパスフィルタ回路２２－１，２２－２を設けることで、出力される制御信号ＳＶのリプルを軽減し、電圧の振れの少ない制御信号ＳＶを端子１４に供給することができる。これにより、端子１４における各モード設定の閾値をリプルにより超えないようにすることができる。従って、端子１４の端子電圧に基づくモード切替部１３による出力モードの切り替え精度を向上させることができる。

【0070】

また第２の実施の形態では、２つのローパスフィルタ回路２２－１，２２－２を備える制御信号生成回路２Ａに例について説明したが、図８に示す制御信号生成回路２Ｂのように、３つのローパスフィルタ回路２２－１，２２－２，２２－３が直列的に接続されていてもよいし、図示しないが４以上のローパスフィルタ回路２２－１，２２－２，・・・２２－ｎ（ｎは自然数）が直列的に接続されていてもよい。

【0071】

このように接続するローパスフィルタ回路２２の数を増やすことで、出力される制御信号ＳＶのリプルをより軽減させることができ、モード切替部１３による出力モードの切り替え精度をより向上させることができる。

【0072】

以下、実施の形態の変形例について説明する。
本実施の形態では、制御信号生成回路２（２Ａ，２Ｂ）に入力されるクロック信号の例としてクロック信号ＬＲＣＬＫを用いて説明したが、入力されるクロック信号は、オーディオ信号としてオーディオＩＣ１に入力される他のクロック信号でもよく、例えばクロック信号ＢＣＬＫであってもよい。

【0073】

また本実施の形態では、オーディオ信号がオーディオＩＣ１に入力されていない状態において、クロック信号ＬＲＣＬＫ（ＢＣＬＫ）の信号線の電圧値がＨｉレベルに維持される場合を想定した。このため、制御信号生成回路２（２Ａ，２Ｂ）から出力される制御信号ＳＶの電圧値がＬｏｗレベルに維持されるように、図２に示すようなＮＯＴ回路２１を用いる例とした。

【0074】

しかしながら、制御信号生成回路２（２Ａ，２Ｂ）から出力される制御信号ＳＶの電圧値は、クロック信号ＬＲＣＬＫ（ＢＣＬＫ）を入力する信号線の電圧値や、オーディオＩＣ１側で設定される出力モードごとの閾値範囲などにより適宜設計変更が可能である。例えばクロック信号ＬＲＣＬＫ（ＢＣＬＫ）が供給されていないときに入力端の電圧がＬｏｗレベルのときは、例えば図９に示すようにＮＯＴ回路２１に換えてバッファー回路２４が設けられるようにすることが考えられる。

【0075】

最後に、本開示に記載された効果は例示であって限定されるものではなく、他の効果を奏するものであってもよいし、本開示に記載された効果の一部を奏するものであってもよい。また、実施の形態で説明されている構成の組み合わせの全てが課題の解決に必須であるとは限らない。

【符号の説明】

【0076】

１ オーディオＩＣ
２ 制御信号生成回路
１０ オーディオ制御装置
１１ オーディオ信号処理部
１３ モード切替部
１４ 端子
２０ スピーカ
２２，２２－１，２２－２，２２－３，２２－ｎ ローパスフィルタ回路
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｒ１，Ｒ２，Ｒ３，Ｒ１０，Ｒ１１、Ｒ１２ 抵抗
ＬＲＣＬＫ，ＢＣＬＫ クロック信号
ＳＤＡＴＡ 音声データ
ＳＶ 制御信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】