(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023095483
(43)【公開日】2023-07-06
(54)【発明の名称】パルス電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20230629BHJP
【ＦＩ】
H02M3/28 H
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2021211405
(22)【出願日】2021-12-24
(71)【出願人】
【識別番号】000000262
【氏名又は名称】株式会社ダイヘン
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】河野 真吾
(72)【発明者】
【氏名】宗方 誠和
(72)【発明者】
【氏名】池成 達也
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AS04
5H730BB27
5H730BB66
5H730DD04
5H730EE04
5H730EE07
5H730EE59
5H730FD01
5H730FD31
5H730FF09
5H730FF17
5H730FG05
(57)【要約】
【課題】パルスの電圧値を正確に制御する。
【解決手段】パルス電源装置は、出力電圧を出力する絶縁型・昇圧型であるＤＣ－ＤＣコンバータと、基準電圧と第１電圧とが交互に切り替わる第１パルスを第１出力端子へ出力する第１パルス出力回路と、基準電圧と、第１電圧に出力電圧を加算した第２電圧とが交互に切り替わる第２パルスを第２出力端子へ出力する第２パルス出力回路と、ＤＣ－ＤＣコンバータから出力された電力を消費する電荷吸収回路と、出力電圧の電圧値を目標電圧値に一致させるようにＤＣ－ＤＣコンバータを制御するための電圧制御量を算出するとともに、電圧制御量が所定値以上の場合は、電圧制御量に基づいてＤＣ－ＤＣコンバータを制御し、電圧制御量が所定値未満の場合は、電圧制御量に基づいて電荷吸収回路により消費される吸収電力を制御する制御部とを備える。
【選択図】図２
【解決手段】パルス電源装置は、出力電圧を出力する絶縁型・昇圧型であるＤＣ－ＤＣコンバータと、基準電圧と第１電圧とが交互に切り替わる第１パルスを第１出力端子へ出力する第１パルス出力回路と、基準電圧と、第１電圧に出力電圧を加算した第２電圧とが交互に切り替わる第２パルスを第２出力端子へ出力する第２パルス出力回路と、ＤＣ－ＤＣコンバータから出力された電力を消費する電荷吸収回路と、出力電圧の電圧値を目標電圧値に一致させるようにＤＣ－ＤＣコンバータを制御するための電圧制御量を算出するとともに、電圧制御量が所定値以上の場合は、電圧制御量に基づいてＤＣ－ＤＣコンバータを制御し、電圧制御量が所定値未満の場合は、電圧制御量に基づいて電荷吸収回路により消費される吸収電力を制御する制御部とを備える。
【選択図】図２
【特許請求の範囲】
【請求項1】
出力電圧を出力する昇圧型であるＤＣ－ＤＣコンバータと、
基準電圧と第１電圧とが交互に切り替わる第１パルスを第１出力端子へ出力する第１パルス出力回路と、
前記基準電圧と、前記第１電圧に前記出力電圧を加算した第２電圧とが交互に切り替わる第２パルスを第２出力端子へ出力する第２パルス出力回路と、
前記ＤＣ－ＤＣコンバータから出力された電力を消費する電荷吸収回路と、
前記出力電圧の電圧値を目標電圧値に一致させるように前記ＤＣ－ＤＣコンバータを制御するための電圧制御量を算出するとともに、前記電圧制御量が所定値以上の場合は、前記電圧制御量に基づいて前記ＤＣ－ＤＣコンバータを制御し、前記電圧制御量が前記所定値未満の場合は、前記電圧制御量に基づいて前記電荷吸収回路により消費される吸収電力を制御する制御部と、
を備えるパルス電源装置。
基準電圧と第１電圧とが交互に切り替わる第１パルスを第１出力端子へ出力する第１パルス出力回路と、
前記基準電圧と、前記第１電圧に前記出力電圧を加算した第２電圧とが交互に切り替わる第２パルスを第２出力端子へ出力する第２パルス出力回路と、
前記ＤＣ－ＤＣコンバータから出力された電力を消費する電荷吸収回路と、
前記出力電圧の電圧値を目標電圧値に一致させるように前記ＤＣ－ＤＣコンバータを制御するための電圧制御量を算出するとともに、前記電圧制御量が所定値以上の場合は、前記電圧制御量に基づいて前記ＤＣ－ＤＣコンバータを制御し、前記電圧制御量が前記所定値未満の場合は、前記電圧制御量に基づいて前記電荷吸収回路により消費される吸収電力を制御する制御部と、
を備えるパルス電源装置。
【請求項2】
前記基準電圧と前記第１電圧との差の絶対値は、前記出力電圧の絶対値より大きく、
前記ＤＣ－ＤＣコンバータは、第１コンバータ出力端子と、第２コンバータ出力端子との間に、前記出力電圧を発生し、
前記第１出力端子は、前記第１コンバータ出力端子と接続され、
前記第１パルス出力回路は、
前記第１出力端子と前記基準電圧との間を導通させるオンまたは非導通にするオフに切り替える第１スイッチと、
前記第１スイッチと交互にスイッチングを行い、前記第１出力端子と前記第１電圧との間を導通させるオンまたは非導通にするオフに切り替える第２スイッチと、
を有し、
前記第２パルス出力回路は、
前記第１スイッチに同期したタイミングで、前記第２出力端子と前記第１コンバータ出力端子との間を導通させるオンまたは非導通にするオフに切り替える第３スイッチと、
前記第２スイッチに同期したタイミングで、前記第２出力端子と前記第２コンバータ出力端子との間を導通させるオンまたは非導通にするオフに切り替える第４スイッチと、
を有する
請求項１に記載のパルス電源装置。
前記ＤＣ－ＤＣコンバータは、第１コンバータ出力端子と、第２コンバータ出力端子との間に、前記出力電圧を発生し、
前記第１出力端子は、前記第１コンバータ出力端子と接続され、
前記第１パルス出力回路は、
前記第１出力端子と前記基準電圧との間を導通させるオンまたは非導通にするオフに切り替える第１スイッチと、
前記第１スイッチと交互にスイッチングを行い、前記第１出力端子と前記第１電圧との間を導通させるオンまたは非導通にするオフに切り替える第２スイッチと、
を有し、
前記第２パルス出力回路は、
前記第１スイッチに同期したタイミングで、前記第２出力端子と前記第１コンバータ出力端子との間を導通させるオンまたは非導通にするオフに切り替える第３スイッチと、
前記第２スイッチに同期したタイミングで、前記第２出力端子と前記第２コンバータ出力端子との間を導通させるオンまたは非導通にするオフに切り替える第４スイッチと、
を有する
請求項１に記載のパルス電源装置。
【請求項3】
前記制御部は、前記電圧制御量に基づいて前記電荷吸収回路の抵抗値を設定するための抵抗値制御信号を生成するとともに、
前記吸収電力を予め設定された閾値以下に制限するために、前記抵抗値制御信号を調整する
請求項２に記載のパルス電源装置。
前記吸収電力を予め設定された閾値以下に制限するために、前記抵抗値制御信号を調整する
請求項２に記載のパルス電源装置。
【請求項4】
前記制御部は、
高圧側制御回路と、
前記高圧側制御回路から絶縁された低圧側制御回路と、
を含み、
前記高圧側制御回路は、
前記出力電圧の電圧値を検出する電圧検出回路と、
前記電荷吸収回路に流れる吸収電流の電流値を検出する電流検出回路と、
前記抵抗値制御信号に基づき、前記吸収電力を設定する設定回路と、
絶縁された通信回線を介して前記低圧側制御回路に前記電圧値および前記電流値を送信し、前記通信回線を介して前記低圧側制御回路から前記抵抗値制御信号を受信する高圧側通信回路と、
を含み、
前記低圧側制御回路は、
前記通信回線を介して前記高圧側制御回路から前記電圧値および前記電流値を受信し、前記通信回線を介して前記高圧側制御回路に前記抵抗値制御信号を送信する低圧側通信回路と、
前記出力電圧の電圧値を前記目標電圧値に一致させるように前記ＤＣ－ＤＣコンバータを制御するための制御量を算出する電圧制御部と、
前記制御量が所定値以下となった場合、前記出力電圧の電圧値を前記目標電圧値に一致させるように、前記抵抗値制御信号を算出する抵抗値制御信号生成部と、
を含む
請求項３に記載のパルス電源装置。
高圧側制御回路と、
前記高圧側制御回路から絶縁された低圧側制御回路と、
を含み、
前記高圧側制御回路は、
前記出力電圧の電圧値を検出する電圧検出回路と、
前記電荷吸収回路に流れる吸収電流の電流値を検出する電流検出回路と、
前記抵抗値制御信号に基づき、前記吸収電力を設定する設定回路と、
絶縁された通信回線を介して前記低圧側制御回路に前記電圧値および前記電流値を送信し、前記通信回線を介して前記低圧側制御回路から前記抵抗値制御信号を受信する高圧側通信回路と、
を含み、
前記低圧側制御回路は、
前記通信回線を介して前記高圧側制御回路から前記電圧値および前記電流値を受信し、前記通信回線を介して前記高圧側制御回路に前記抵抗値制御信号を送信する低圧側通信回路と、
前記出力電圧の電圧値を前記目標電圧値に一致させるように前記ＤＣ－ＤＣコンバータを制御するための制御量を算出する電圧制御部と、
前記制御量が所定値以下となった場合、前記出力電圧の電圧値を前記目標電圧値に一致させるように、前記抵抗値制御信号を算出する抵抗値制御信号生成部と、
を含む
請求項３に記載のパルス電源装置。
【請求項5】
それぞれが、前記第１コンバータ出力端子と前記第２コンバータ出力端子との間に接続された複数の前記電荷吸収回路を備え、
前記制御部は、前記電圧制御量が所定値未満となった場合、前記出力電圧の電圧値を前記目標電圧値に一致させるように、複数の前記電荷吸収回路のそれぞれが消費する前記吸収電力を制御する
請求項３に記載のパルス電源装置。
前記制御部は、前記電圧制御量が所定値未満となった場合、前記出力電圧の電圧値を前記目標電圧値に一致させるように、複数の前記電荷吸収回路のそれぞれが消費する前記吸収電力を制御する
請求項３に記載のパルス電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パルス電源装置に関する。
【背景技術】
【0002】
プラズマ発生装置においては、パルス状の電圧（パルス電圧）を発生させるパルス電源装置が設けられている（例えば、特許文献１参照）。パルス電源装置は、例えば、直流電力をインバータ回路で交流電力に変換した後、変圧器により異なる電圧値の交流電力に変換し、整流・平滑し、さらにスイッチング回路等によりパルス電圧を発生させるよう構成される。
【0003】
しかし、従来のパルス電源装置において、パルス電圧の電圧値を正確に制御することは困難であった。具体的には、スイッチング回路等のスイッチング素子の導通／非導通のタイミングのずれにより、出力電圧が目標電圧とは異なる値となり、この結果、発生するパルス電圧の電圧値に誤差が生じるという問題があった。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１３－１２５７２９号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、このような課題に鑑みてなされたものであり、パルスの電圧値を正確に制御することができるパルス電源装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上述した課題を解決し、目的を達成するために、本発明に係るパルス電源装置は、出力電圧を出力する昇圧型であるＤＣ－ＤＣコンバータと、基準電圧と第１電圧とが交互に切り替わる第１パルスを第１出力端子へ出力する第１パルス出力回路と、前記基準電圧と、前記第１電圧に前記出力電圧を加算した第２電圧とが交互に切り替わる第２パルスを第２出力端子へ出力する第２パルス出力回路と、前記ＤＣ－ＤＣコンバータから出力された電力を消費する電荷吸収回路と、前記出力電圧の電圧値を目標電圧値に一致させるように前記ＤＣ－ＤＣコンバータを制御するための電圧制御量を算出するとともに、前記電圧制御量が所定値以上の場合は、前記電圧制御量に基づいて前記ＤＣ－ＤＣコンバータを制御し、前記電圧制御量が前記所定値未満の場合は、前記電圧制御量に基づいて前記電荷吸収回路により消費される吸収電力を制御する制御部とを備える。
【発明の効果】
【0007】
本発明によれば、パルスの電圧値を正確に制御することができる。
【図面の簡単な説明】
【0008】
【図1】プラズマ処理システムの構成を示す図である。
【図2】パルス電源装置の構成を示す図である。
【図3】ＤＣ－ＤＣコンバータの構成を直流電源とともに示す図である。
【図4】制御部の構成を、ＤＣ－ＤＣコンバータ等とともに示す図である。
【図5】電荷吸収回路と電流検出抵抗との直列回路の合成抵抗値（横軸）に対する吸収電力Ｐ（縦軸）の関係を示すグラフである。
【図6】制御部による処理の流れを示すフローチャートである。
【図7】変形例に係る制御部の構成をＤＣ－ＤＣコンバータとともに示す図である。
【発明を実施するための形態】
【0009】
図１は、プラズマ処理システム１０構成を示す図である。プラズマ処理システム１０は、チャンバ内の半導体ウェハ等の加工対象物１１をプラズマによりエッチングする。
【0010】
プラズマ処理システム１０は、プラズマ処理部２１と、第１高周波電源装置２２と、第２高周波電源装置２３と、第１整合器２４と、第２整合器２５と、パルス電源装置２６と、上位制御装置２７とを備える。
【0011】
プラズマ処理部２１は、チャンバを有する。プラズマ処理部２１は、チャンバ内に、第１電極３１と、第１電極３１に対向して配置される第２電極３２とを含む。第１電極３１には、第２電極３２側の面に、加工対象物１１が載置される。第１電極３１および第２電極３２には、高周波電力およびパルス電圧が印加される。
【0012】
第１高周波電源装置２２および第２高周波電源装置２３のそれぞれは、ＲＦ（Radio Frequency）帯域の周波数の高周波電力を出力する。第１整合器２４は、第１高周波電源装置２２から出力された高周波電力を、インピーダンス整合をして、第１電極３１および第２電極３２間に印加する。第２整合器２５は、第２高周波電源装置２３から出力された高周波電力を、インピーダンス整合をして第１電極３１および第２電極３２間に印加する。
【0013】
パルス電源装置２６は、所定の周波数で電圧値が変化するパルス電圧を、処理容器内の所定の箇所に印加する。パルス電源装置２６は、周波数および位相が同期し、異なる振幅の２つのパルス電圧を出力する。例えば、パルス電源装置２６は、０Ｖ（基準電圧）と－１０ｋＶ（第１電圧）とが交互に切り替わる第１パルスＶ１と、０Ｖ（基準電圧）と－１１．５ｋＶ（第２電圧）とが交互に切り替わる第２パルスＶ２とを出力する。第２電圧は、第１電圧に、後述するＤＣ－ＤＣコンバータ４２から出力される出力電圧ＶＯＵＴを加算した電圧である。パルス電源装置２６は、例えば１００Ｈｚ～１０ＭＨｚ程度の周波数の第１パルスＶ１および第２パルスＶ２を出力する。なお、第１パルスＶ１および第２パルスＶ２は、どのような振幅、周波数または極性であってもよい。
【0014】
上位制御装置２７は、パルス電源装置２６から出力するパルス電圧の出力指令を行う。さらに、上位制御装置２７は、第１高周波電源装置２２および第２高周波電源装置２３から出力する高周波電力の出力指令等を行う。
【0015】
図２は、パルス電源装置２６の構成を示す図である。パルス電源装置２６は、直流電源４１と、ＤＣ－ＤＣコンバータ４２と、第１パルス出力回路４３と、第２パルス出力回路４４と、第１電圧検出抵抗４５と、第２電圧検出抵抗４６と、電荷吸収回路４７と、電流検出抵抗４８と、制御部４９とを備える。直流電源４１は、所定の直流入力電圧ＶＩＮを発生する電力源である。直流電源４１は、例えば３７５Ｖの直流入力電圧ＶＩＮを発生する。
【0016】
ＤＣ－ＤＣコンバータ４２は、直流電源４１から電力を受け取って、安定化した直流の出力電圧ＶＯＵＴを出力する電力変換回路である。ＤＣ－ＤＣコンバータ４２は、第１入力端子５１と第２入力端子５２との間に、直流電源４１から発生された直流入力電圧ＶＩＮを受け取る。ＤＣ－ＤＣコンバータ４２は、第１コンバータ出力端子５３と第２コンバータ出力端子５４との間に出力電圧ＶＯＵＴを出力する。
【0017】
ＤＣ－ＤＣコンバータ４２は、昇圧型である。すなわち、ＤＣ－ＤＣコンバータ４２は、直流電源４１から発生される直流入力電圧ＶＩＮよりも、絶対値が大きい出力電圧ＶＯＵＴを出力する。例えば、ＤＣ－ＤＣコンバータ４２は、－１．５ｋＶの出力電圧ＶＯＵＴを出力する。具体的には、第２コンバータ出力端子５４の電位は、第１コンバータ出力端子５３の電位よりも、－１．５ｋＶ低い。
【0018】
また、ＤＣ－ＤＣコンバータ４２は、絶縁型である。すなわち、ＤＣ－ＤＣコンバータ４２の第１入力端子５１および第２入力端子５２は、第１コンバータ出力端子５３および第２コンバータ出力端子５４と電気的に絶縁されている。
【0019】
また、ＤＣ－ＤＣコンバータ４２は、出力段に容量成分Ｃを有する。すなわち、第１コンバータ出力端子５３と第２コンバータ出力端子５４との間が容量成分Ｃを介して接続される。これにより、ＤＣ－ＤＣコンバータ４２は、直流電源４１から受け取った電力を容量成分Ｃに蓄積しつつ、容量成分Ｃに蓄積した電荷を負荷に対して供給することができるので、安定した電圧値の出力電圧ＶＯＵＴを出力することができる。
【0020】
第１パルス出力回路４３は、基準電圧と第１電圧とが所定の周波数で交互に切り替わる第１パルスＶ１を第１出力端子５５へ出力する。基準電圧と第１電圧との差の絶対値は、ＤＣ－ＤＣコンバータ４２から出力される出力電圧ＶＯＵＴの絶対値より大きい。基準電圧は、例えば０Ｖである。第１電圧は、例えば－１０ｋＶである。なお、基準電圧と第１電圧との差の絶対値がＤＣ－ＤＣコンバータ４２から出力される出力電圧ＶＯＵＴよりも大きければ、基準電圧および第１電圧は、他の電圧値であってもよい。
【0021】
本実施形態において、第１パルス出力回路４３は、第１スイッチ６１と、第２スイッチ６２とを含む。第１スイッチ６１は、第１出力端子５５と基準電圧との間を導通させるオンまたは非導通にするオフに切り替える。第２スイッチ６２は、第１スイッチ６１と交互にスイッチングを行い、第１出力端子５５と第１電圧との間を導通させるオンまたは非導通にするオフに切り替える。
【0022】
より具体的には、第１スイッチ６１がオンで第１出力端子５５と基準電圧との間が導通している期間には、第２スイッチ６２をオフに切り替えて第１出力端子５５と第１電圧との間を非導通にする。また、第１スイッチ６１がオフで第１出力端子５５と基準電圧との間が非導通の期間には、第２スイッチ６２をオンに切り替えて第１出力端子５５と第１電圧との間を導通させる。すなわち、第１スイッチ６１および第２スイッチ６２は、相補的に、一方がオンすれば他方がオフするように制御される。なお、第１スイッチ６１および第２スイッチ６２は、切り替わり時において、両者が同時にオフとなるデッドタイム期間があってもよい。
【0023】
第１スイッチ６１および第２スイッチ６２は、絶縁ゲート型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であってもよい。第１スイッチ６１は、ｎＭＯＳＦＥＴの場合、ドレインに基準電圧が接続され、ソースに第１出力端子５５が接続され、ゲートにスイッチング制御信号が印加される。また、第２スイッチ６２は、ｎＭＯＳＦＥＴの場合、ドレインに第１出力端子５５が接続され、ソースに第１電圧が接続され、ゲートにスイッチング制御信号が印加される。なお、第１スイッチ６１および第２スイッチ６２を制御するスイッチング制御信号は、図示しない制御装置から与えられる。
【0024】
第２パルス出力回路４４は、基準電圧と第２電圧とが所定の周波数で交互に切り替わる第２パルスＶ２を第２出力端子５６へ出力する。第２電圧は、第１電圧に、ＤＣ－ＤＣコンバータ４２から出力された出力電圧ＶＯＵＴを加算した電圧である。第２電圧は、例えば－１１．５ｋＶである。
【0025】
本実施形態において、第２パルス出力回路４４は、第３スイッチ６３と、第４スイッチ６４とを含む。さらに、本実施形態において、第１出力端子５５は、第１コンバータ出力端子５３と接続される。
【0026】
第３スイッチ６３は、第１スイッチ６１に同期したタイミングで、第２出力端子５６と第１コンバータ出力端子５３との間を導通させるオンまたは非導通にするオフに切り替える。つまり、第３スイッチ６３は、第１スイッチ６１がオンしている期間にオンとなり、第２出力端子５６と第１コンバータ出力端子５３との間を導通させる。また、第３スイッチ６３は、第１スイッチ６１がオフの場合にオフとなり、第２出力端子５６と第１コンバータ出力端子５３との間を非道通にさせる。
第４スイッチ６４は、第２スイッチ６２に同期したタイミングで、第２出力端子５６と第２コンバータ出力端子５４との間を導通させるオンまたは非導通にするオフに切り替える。つまり、第４スイッチ６４は、第２スイッチ６２がオンしている期間にオンとなり、第２出力端子５６と第２コンバータ出力端子５４との間を導通させる。また、第４スイッチ６４は、第２スイッチ６２がオフの場合にオフとなり、第２出力端子５６と第２コンバータ出力端子５４との間を非道通にさせる。すなわち、第３スイッチ６３および第４スイッチ６４は、相補的に、一方がオンすれば他方がオフするように制御される。
なお、第３スイッチ６３および第４スイッチ６４は、切り替わり時において、両者が同時にオフとなるデッドタイム期間があってもよい。
第４スイッチ６４は、第２スイッチ６２に同期したタイミングで、第２出力端子５６と第２コンバータ出力端子５４との間を導通させるオンまたは非導通にするオフに切り替える。つまり、第４スイッチ６４は、第２スイッチ６２がオンしている期間にオンとなり、第２出力端子５６と第２コンバータ出力端子５４との間を導通させる。また、第４スイッチ６４は、第２スイッチ６２がオフの場合にオフとなり、第２出力端子５６と第２コンバータ出力端子５４との間を非道通にさせる。すなわち、第３スイッチ６３および第４スイッチ６４は、相補的に、一方がオンすれば他方がオフするように制御される。
なお、第３スイッチ６３および第４スイッチ６４は、切り替わり時において、両者が同時にオフとなるデッドタイム期間があってもよい。
【0027】
第３スイッチ６３および第４スイッチ６４は、絶縁ゲート型のＭＯＳＦＥＴであってもよい。第３スイッチ６３は、ｎＭＯＳＦＥＴの場合、ドレインに第１出力端子５５が接続され、ソースに第２出力端子５６が接続され、ゲートにスイッチング制御信号が印加される。また、第４スイッチ６４は、ｎＭＯＳＦＥＴの場合、ドレインに第２出力端子５６が接続され、ソースに第２コンバータ出力端子５４が接続され、ゲートにスイッチング制御信号が印加される。なお、第３スイッチ６３および第４スイッチ６４を制御するスイッチング制御信号は、図示しない制御装置から与えられる。
【0028】
第１電圧検出抵抗４５および第２電圧検出抵抗４６は、第１コンバータ出力端子５３と第２コンバータ出力端子５４との間に直列に接続される。第１電圧検出抵抗４５および第２電圧検出抵抗４６は、ＤＣ－ＤＣコンバータ４２から出力された出力電圧ＶＯＵＴの電圧値を検出するために、出力電圧ＶＯＵＴを分圧する。
【0029】
電荷吸収回路４７および電流検出抵抗４８は、第１コンバータ出力端子５３と第２コンバータ出力端子５４との間に直列に接続される。電荷吸収回路４７は、ＤＣ－ＤＣコンバータ４２から出力された電力を消費する。すなわち、電荷吸収回路４７は、ＤＣ－ＤＣコンバータ４２の出力段の容量成分Ｃに蓄積された電荷を吸収することにより、ＤＣ－ＤＣコンバータ４２から出力される電力を吸収する。電流検出抵抗４８は、電荷吸収回路４７に対して直列に接続され、電荷吸収回路４７に流れる吸収電流Ｉの電流値を検出するために、電流－電圧変換をする。
【0030】
電荷吸収回路４７は、制御信号に応じて抵抗値が変化する抵抗変化機能を有するデバイスである。本実施形態において、電荷吸収回路４７は、飽和領域において動作する絶縁ゲートＭＯＳＦＥＴである。例えば、電荷吸収回路４７は、ゲート電圧に応じて、抵抗値が１０Ω以上、１ＭΩ以下程度の範囲で変化する。なお、電荷吸収回路４７は、制御信号に応じて抵抗値が変化する可変抵抗器であってもよい。
【0031】
電荷吸収回路４７は、例えばｎＭＯＳＦＥＴの場合、ドレインに第１コンバータ出力端子５３が接続され、ソースに電流検出抵抗４８の一方の端子が接続され、ゲートに制御電圧が印加される。また、この場合、電流検出抵抗４８は、電荷吸収回路４７に接続されていない側の端子が、第２コンバータ出力端子５４に接続される。
【0032】
制御部４９は、第１電圧検出抵抗４５および第２電圧検出抵抗４６の接続点の分圧電圧を検出して、出力電圧ＶＯＵＴの電圧値を検出する。そして、制御部４９は、出力電圧ＶＯＵＴの電圧値を、予め設定された目標電圧値ＶＴに一致させるように、ＤＣ－ＤＣコンバータ４２を制御する。例えば、ＤＣ－ＤＣコンバータ４２がパルス幅制御をする場合には、制御部４９は、出力電圧ＶＯＵＴの電圧値を目標電圧値ＶＴに一致させるように、ＤＣ－ＤＣコンバータ４２に含まれるスイッチング素子のスイッチング信号のデューティ比を制御する。
【0033】
このような制御を行うために、後述する制御部４９の電圧制御部１４３（図４参照）は、ＤＣ－ＤＣコンバータ４２に含まれるスイッチング素子をスイッチング制御するための電圧制御量ＶＧを算出する。また、後述する制御部４９のスイッチング制御信号生成部１４４（図４参照）は、電圧制御部１４３で算出された電圧制御量ＶＧに基づいて、ＤＣ－ＤＣコンバータ４２に含まれる各スイッチング素子がＯＮ／ＯＦＦ動作を行うための制御信号を生成する。
【0034】
なお、算出される電圧制御量ＶＧは、出力電圧ＶＯＵＴの電圧値を目標電圧値ＶＴに一致させるために必要な制御量なので、計算上、負の値（０よりも小さい値）となる場合がある。しかし、電圧制御量ＶＧが負の値であれば、ＤＣ－ＤＣコンバータ４２の出力電圧ＶＯＵＴを下げようとしても、目標電圧値ＶＴまで下げることができないことを示している。この状態は、容量成分Ｃが過充電になっていることが原因である。
【0035】
さらに、制御部４９は、電圧制御量ＶＧが負の値となった場合、出力電圧ＶＯＵＴの電圧値を目標電圧値ＶＴに一致させるように、電荷吸収回路４７により消費される吸収電力Ｐを制御する。なお、制御部４９は、電圧制御量ＶＧが負の値ではない場合、吸収電力Ｐの制御を実行しない。
【0036】
次に、ＤＣ－ＤＣコンバータ４２の出力段の容量成分Ｃの過充電について説明する。
第１パルスＶ１および第２パルスＶ２は、基本的には完全に同期して動作する。しかし、例えば、第１パルス出力回路４３および第２パルス出力回路４４のスイッチングタイミングのずれまたはその他の原因により、ＤＣ－ＤＣコンバータ４２の出力段の容量成分Ｃへの電荷の充電量が容量成分Ｃからの放電量よりも大きい状態で、第１パルス出力回路４３および第２パルス出力回路４４のスイッチング制御が行われてしまうことがある。そのような状態が続くと、容量成分Ｃに蓄積される電荷が徐々に増加して過充電の状態となる。その結果、第１コンバータ出力端子５３と第２コンバータ出力端子５４との間に、目標電圧値ＶＴよりも大きい電圧が印加されてしまうことがある。そうなると、パルスの電圧値を正確に制御することができない。
第１パルスＶ１および第２パルスＶ２は、基本的には完全に同期して動作する。しかし、例えば、第１パルス出力回路４３および第２パルス出力回路４４のスイッチングタイミングのずれまたはその他の原因により、ＤＣ－ＤＣコンバータ４２の出力段の容量成分Ｃへの電荷の充電量が容量成分Ｃからの放電量よりも大きい状態で、第１パルス出力回路４３および第２パルス出力回路４４のスイッチング制御が行われてしまうことがある。そのような状態が続くと、容量成分Ｃに蓄積される電荷が徐々に増加して過充電の状態となる。その結果、第１コンバータ出力端子５３と第２コンバータ出力端子５４との間に、目標電圧値ＶＴよりも大きい電圧が印加されてしまうことがある。そうなると、パルスの電圧値を正確に制御することができない。
【0037】
これに対して、本実施形態に係るパルス電源装置２６は、電圧制御量ＶＧが負の値になった場合、容量成分Ｃに充電された電荷を、電荷吸収回路４７により吸収（消費）させて、容量成分Ｃの過充電の状態を解消させる。これにより、ＤＣ－ＤＣコンバータ４２の出力電圧ＶＯＵＴを下げることができる。その結果、ＤＣ－ＤＣコンバータ４２の出力電圧ＶＯＵＴを目標電圧値ＶＴに一致させることがきる。そのため、出力電圧ＶＯＵＴを正確に制御することができる。
【0038】
また、容量成分Ｃが過充電になっていると判定したときには、直ちに容量成分Ｃに充電された電荷を電荷吸収回路４７により吸収させるので、短時間で容量成分Ｃの過充電の状態を解消させることができる。そのため、過充電による損失の影響を低減できる。
【0039】
なお、電荷吸収回路４７はＦＥＴ等により実現され、例えば仕様上において消費する電力の上限が設定される場合がある。この場合、制御部４９は、電荷吸収回路４７により消費される吸収電力Ｐを、予め定められた閾値以下に制限してもよい（後述する保護部１４７参照）。これにより、制御部４９は、電荷吸収回路４７の破壊または故障等を回避することができる。
【0040】
図３は、ＤＣ－ＤＣコンバータ４２の構成を直流電源４１とともに示す図である。ＤＣ－ＤＣコンバータ４２は、インバータ回路７１と、クランプ回路７２と、変圧器７３と、整流回路７４と、平滑回路７５と、制御部４９とを備える。ＤＣ－ＤＣコンバータ４２は、第１入力端子５１と第２入力端子５２との間に、直流電源４１から直流入力電圧ＶＩＮを受け取る。
【0041】
インバータ回路７１は、直流入力電圧ＶＩＮを一次側交流電圧に変換する。インバータ回路７１は、フルブリッジ方式である。インバータ回路７１は、ＭＯＳＦＥＴ等の、第１変換スイッチ８１と、第２変換スイッチ８２と、第３変換スイッチ８３と、第４変換スイッチ８４とを含む。インバータ回路７１は、制御部４９により、第１ノードＮ１と第２ノードＮ２との間に、一次側交流電圧が発生するように、スイッチング制御される。
【0042】
クランプ回路７２は、第１インダクタ８６と、第２インダクタ８７と、第１クランプダイオード８８と、第２クランプダイオード８９と、第３クランプダイオード９０と、第４クランプダイオード９１とを含む。第１インダクタ８６は、第１ノードＮ１と、変圧器７３の一方の入力端である第３ノードＮ３との間に接続される。第２インダクタ８７は、第２ノードＮ２と、変圧器７３の第３ノードＮ３とは逆の方の入力端である第４ノードＮ４との間に接続される。第１インダクタ８６および第２インダクタ８７は、変圧器７３からインバータ回路７１を見た場合の入力インピーダンスを高くする。これにより、クランプ回路７２は、変圧器７３の二次巻線から寄生容量を介して一次巻線に向けて流れるコモンモード電流が、インバータ回路７１に流れ込むことを抑制することができる。
【0043】
第１クランプダイオード８８は、カソードが第１入力端子５１に接続され、アノードが第３ノードＮ３に接続される。第２クランプダイオード８９は、カソードが第３ノードＮ３に接続され、アノードが第２入力端子５２に接続される。第３クランプダイオード９０は、カソードが第１入力端子５１に接続され、アノードが第４ノードＮ４に接続される。第４クランプダイオード９１は、カソードが第４ノードＮ４に接続され、アノードが第２入力端子５２に接続される。これらのダイオード群は、コモンモード電流をインバータ回路７１に流さずに、直流電源４１または接地端子へと流すための迂回路として機能する。これによりクランプ回路７２は、変圧器７３の二次巻線から一次巻線に向けて入るパルス電圧がインバータ回路７１へと印加されることを抑制することができる。
【0044】
変圧器７３は、一次巻線と二次巻線とを含む。一次巻線は、第３ノードＮ３と第４ノードＮ４との間に接続される。二次巻線は、一次巻線に磁気的に結合され、第５ノードＮ５と第６ノードＮ６との間に、二次側交流電圧を出力する。
【0045】
整流回路７４は、二次巻線から出力される二次側交流電圧を４倍全波整流した整流波電圧を出力する。整流回路７４は、第１整流キャパシタ９５と、第２整流キャパシタ９６と、第１整流ダイオード９７と、第２整流ダイオード９８と、第３整流ダイオード９９と、第４整流ダイオード１００とを含む。
【0046】
平滑回路７５は、整流回路７４から出力される整流波電圧を平滑化する。平滑回路７５は、第１平滑キャパシタ１０２と、第２平滑キャパシタ１０３とを含む。第１平滑キャパシタ１０２は、第１コンバータ出力端子５３と第６ノードＮ６との間に接続される。第２平滑キャパシタ１０３は、第２コンバータ出力端子５４と第６ノードＮ６との間に接続される。第１平滑キャパシタ１０２および第２平滑キャパシタ１０３は、ＤＣ－ＤＣコンバータ４２の出力段の容量成分Ｃとして機能する。このようなＤＣ－ＤＣコンバータ４２は、制御部４９によりインバータ回路７１がスイッチング制御され、第１コンバータ出力端子５３と第２コンバータ出力端子５４との間から、直流の出力電圧ＶＯＵＴを出力する。
【0047】
図４は、制御部４９の構成を、ＤＣ－ＤＣコンバータ４２等とともに示す図である。制御部４９は、高圧側制御回路１２１と、低圧側制御回路１２２とを有する。
【0048】
高圧側制御回路１２１は、基準電圧から絶縁された絶縁駆動電力が供給され、絶縁駆動電力に基づき動作する。高圧側制御回路１２１は、電圧検出回路１３１と、電流検出回路１３２と、設定回路１３３と、高圧側通信回路１３４とを含む。
【0049】
電圧検出回路１３１は、ＤＣ－ＤＣコンバータ４２の出力電圧ＶＯＵＴの電圧値を検出する。例えば、電圧検出回路１３１は、第１電圧検出抵抗４５と第２電圧検出抵抗４６との間の接続点の電圧を検出するＡ／Ｄコンバータを含む回路である。第１電圧検出抵抗４５と第２電圧検出抵抗４６との間の接続点の電圧は、出力電圧ＶＯＵＴを分圧した電圧であり、出力電圧ＶＯＵＴに比例する。従って、電圧検出回路１３１は、第１電圧検出抵抗４５と第２電圧検出抵抗４６との間の接続点の電圧に基づき出力電圧ＶＯＵＴを検出することができる。
【0050】
電流検出回路１３２は、電荷吸収回路４７に流れる吸収電流Ｉの電流値を検出する。例えば、電流検出回路１３２は、電荷吸収回路４７と電流検出抵抗４８との間の接続点の電圧を検出するＡ／Ｄコンバータを含む回路である。電荷吸収回路４７と電流検出抵抗４８との間の接続点の電圧は、電荷吸収回路４７に流れる吸収電流Ｉに比例する。従って、電流検出回路１３２は、電荷吸収回路４７と電流検出抵抗４８との間の接続点の電圧に基づき吸収電流Ｉの電流値を検出することができる。
【0051】
設定回路１３３は、低圧側制御回路１２２から受け取った抵抗値制御信号ＲＧ２に基づき、電荷吸収回路４７により消費する吸収電力Ｐを設定する。例えば、設定回路１３３は、抵抗値制御信号ＲＧ２に基づき、電荷吸収回路４７の抵抗値を設定する。例えば、電荷吸収回路４７がＦＥＴである場合、設定回路１３３は、抵抗値制御信号ＲＧ２に応じた制御電圧を電荷吸収回路４７のゲートに与えるＤ／Ａコンバータを含む回路である。
【0052】
なお、電荷吸収回路４７がＦＥＴである場合、電荷吸収回路４７は飽和領域で使用される。そのため、ＦＥＴのゲート電圧の大きさを大きくすることによって、ＦＥＴのドレイン－ソース間の抵抗値を小さくすることができる。反対に、ＦＥＴのゲート電圧の大きさを小さくすることによって、ＦＥＴのドレイン－ソース間の抵抗値を大きくすることができる。例えば、電荷吸収回路４７として機能するＦＥＴの抵抗値は、１０Ω～１ＭΩの範囲で調整可能である。また、電流検出抵抗４８の抵抗値は、例えば１Ωである。ＦＥＴの抵抗値を変化させることにより電荷吸収回路４７と電流検出抵抗４８との合成抵抗値が変化するので、電荷吸収回路４７と電流検出抵抗４８に流れる吸収電流Ｉの電流値が変化する。
【0053】
高圧側通信回路１３４は、光ファイバ等の送信側と受信側とを絶縁した通信回線を介して低圧側制御回路１２２と通信をする。高圧側通信回路１３４は、電圧検出回路１３１により検出された出力電圧ＶＯＵＴの電圧値、および、電流検出回路１３２により検出された吸収電流Ｉの電流値を、低圧側制御回路１２２に送信する。また、高圧側通信回路１３４は、低圧側制御回路１２２から抵抗値制御信号ＲＧ２を受信する。
【0054】
低圧側制御回路１２２は、低圧側通信回路１４１と、偏差算出部１４２と、電圧制御部１４３と、スイッチング制御信号生成部１４４と、抵抗値制御信号生成部１４５と、乗算部１４６と、保護部１４７と、減算部１４８とを含む。低圧側制御回路１２２は、低圧側通信回路１４１を除く構成が、例えばＣＰＵ（Central Processing Unit）等が予め設定されたプログラムを実行することにより実現される。なお、低圧側制御回路１２２における低圧側通信回路１４１を除く構成は、ロジック回路や専用回路等によって実現されてもよい。
【0055】
低圧側通信回路１４１は、光ファイバ等の送信側と受信側とを絶縁した通信回線を介して高圧側制御回路１２１の高圧側通信回路１３４と通信する。低圧側通信回路１４１は、出力電圧ＶＯＵＴの電圧値および吸収電流Ｉの電流値を高圧側制御回路１２１から受信する。低圧側通信回路１４１は、抵抗値制御信号ＲＧ２を高圧側制御回路１２１に送信する。
【0056】
偏差算出部１４２は、出力電圧ＶＯＵＴの電圧値と予め設定された目標電圧値ＶＴとの偏差を算出する。ここでは、偏差算出部１４２は、出力電圧ＶＯＵＴの電圧値から目標電圧値ＶＴを減算した値を出力する。
【0057】
電圧制御部１４３は、算出した偏差に基づき、出力電圧ＶＯＵＴの電圧値を目標電圧値ＶＴに一致させるようにＤＣ－ＤＣコンバータ４２を制御するための電圧制御量ＶＧを算出する。例えば、ＤＣ－ＤＣコンバータ４２がパルス幅制御をする場合、電圧制御量ＶＧに基づいて、ＤＣ－ＤＣコンバータ４２に含まれるスイッチング素子のＯＮ／ＯＦＦ動作のデューティ比が制御される。すなわち、電圧制御量ＶＧは、デューティ比を設定するための制御量である。なお、電圧制御量ＶＧの算出には、例えば、ＰＩ制御やＰＩＤ制御等の公知の手法を用いることができる。
【0058】
スイッチング制御信号生成部１４４は、電圧制御部１４３で算出された電圧制御量ＶＧに基づいて、ＤＣ－ＤＣコンバータ４２に含まれる各スイッチング素子がＯＮ／ＯＦＦ動作を行うための制御信号を生成する。例えば、ＤＣ－ＤＣコンバータ４２がパルス幅制御をする場合、スイッチング制御信号生成部１４４は、電圧制御量ＶＧに基づいて設定されるデューティ比を実現するように、ＤＣ－ＤＣコンバータ４２に含まれる各スイッチング素子に与える制御信号を生成する。
【0059】
抵抗値制御信号生成部１４５は、電圧制御量ＶＧが負の値であるか否かを判断する。そして、電圧制御量ＶＧが負の値の場合、抵抗値制御信号生成部１４５は、電圧制御量ＶＧに基づき、出力電圧ＶＯＵＴの電圧値を目標電圧値ＶＴに一致させるように、電荷吸収回路４７の抵抗値を設定するための抵抗値制御信号ＲＧ１を生成する。例えば、電荷吸収回路４７がＦＥＴである場合、抵抗値制御信号生成部１４５は、電荷吸収回路４７のゲートに与えるゲート電圧に相当する制御信号として抵抗値制御信号ＲＧ１を生成する。
【0060】
なお、抵抗値制御信号生成部１４５には、電圧制御量ＶＧと抵抗値制御信号ＲＧ１との対応関係を示す関数が記憶されているか、又は、電圧制御量ＶＧと抵抗値制御信号ＲＧ１との関係を示すテーブルが記憶されている。そのため、上記関数又はテーブルを用いることによって、電圧制御量ＶＧに基づいて抵抗値制御信号ＲＧ１を生成することができる。
【0061】
ここで、電圧制御部１４３、スイッチング制御信号生成部１４４および抵抗値制御信号生成部１４５の動作について説明する。仮に、出力電圧ＶＯＵＴが目標電圧値ＶＴよりも高い状態が続いたとすると、電圧制御部１４３は、例えばデューティ比が小さくなるように電圧制御量ＶＧを算出するので、出力電圧ＶＯＵＴが小さくなっていく。しかし、デューティ比が０になっても出力電圧ＶＯＵＴが目標電圧値ＶＴよりも高い状態が解消できなければ、電圧制御部１４３は、更に電圧制御量ＶＧを小さくするので、計算上、電圧制御量ＶＧが負の値（０よりも小さい値）（０は所定値の一例）になってしまう。しかし、デューティ比を負の値にすることができないので、ＤＣ－ＤＣコンバータ４２の制御だけでは、それ以上、出力電圧ＶＯＵＴを下げることができない。このような場合に、電荷吸収回路４７によって強制的に電力を消費させることになる。
【0062】
乗算部１４６は、出力電圧ＶＯＵＴの電圧値と、吸収電流Ｉの電流値とを乗算することにより、電荷吸収回路４７により消費される吸収電力Ｐを算出する。
【0063】
保護部１４７は、吸収電力Ｐを予め設定された閾値以下に制限するために、抵抗値制御信号ＲＧ１を調整する。何故ならば、電荷吸収回路４７において消費できる吸収電力Ｐには、電荷吸収回路４７の仕様上の上限があるからである。この上限は、例えば、電荷吸収回路４７の熱による破損を考慮して定められている。本実施形態においては、保護部１４７は、吸収電力Ｐを閾値以下に制限するように、抵抗値制御信号ＲＧ１から減算する保護量ＰＲを算出する。
【0064】
すなわち、抵抗値制御信号ＲＧ１は、電荷吸収回路４７において強制的に消費する電力値を定めるためのものであるが、消費する電力が大きすぎると、電荷吸収回路４７が例えば破壊されたり故障したりする。このような状態を防止するために、吸収電力Ｐが閾値を超えた場合には、その超過分に応じて電荷吸収回路４７において強制的に消費する電力値を抑制させるように保護量ＰＲが設定される。
【0065】
なお、保護部１４７には、吸収電力Ｐと保護量ＰＲとの対応関係を示す関数が記憶されているか、又は、吸収電力Ｐと保護量ＰＲとの関係を示すテーブルが記憶されている。そのため、上記関数又はテーブルを用いることによって、吸収電力Ｐに基づいて保護量ＰＲを生成することができる。
【0066】
減算部１４８は、抵抗値制御信号生成部１４５により算出された抵抗値制御信号ＲＧ１から、保護部１４７により算出された保護量ＰＲを減算して、抵抗値制御信号ＲＧ２を出力する。
【0067】
そして、低圧側通信回路１４１は、保護量ＰＲが減算された後の抵抗値制御信号ＲＧ２を高圧側制御回路１２１に送信する。このような制御部４９は、高圧側制御回路１２１と低圧側制御回路１２２とを絶縁することができる。
【0068】
図５は、電荷吸収回路４７の抵抗値（横軸）に対する吸収電力Ｐ（縦軸）の関係を示すグラフである。
【0069】
本実施形態に係るパルス電源装置２６では、電荷吸収回路４７の抵抗値を制御することによって、電荷吸収回路４７と電流検出抵抗４８との直列回路に流れる電流値を調整することができる。そのため、ＤＣ－ＤＣコンバータ４２の出力段の容量成分Ｃで過充電が生じて、出力電圧ＶＯＵＴを目標電圧値ＶＴまで低下させることができない場合でも、電荷吸収回路４７と電流検出抵抗４８との直列回路で強制的に電力を消費させることにより、容量成分Ｃに蓄積された電荷が減少するので、出力電圧ＶＯＵＴを低下させることができる。
【0070】
この際、電荷吸収回路４７の抵抗値によって電荷吸収回路４７と電流検出抵抗４８との直列回路で消費する吸収電力Ｐが異なるが、その吸収電力Ｐは、電荷吸収回路４７の抵抗値に比例するわけではない。具体的には、出力電圧ＶＯＵＴの電力値、電荷吸収回路４７の抵抗値、その他の回路の抵抗成分等の関係で、電荷吸収回路４７の抵抗値に対する吸収電力Ｐは、図５に示すようになる。すなわち、吸収電力Ｐは、電荷吸収回路４７の抵抗値を変数とした場合、上側に凸となる曲線で表される。従って、吸収電力Ｐがピークとなる抵抗値よりも小さい範囲においては、吸収電力Ｐは、電荷吸収回路４７の抵抗値が大きくなるに従って大きくなる。しかし、吸収電力Ｐがピークとなる抵抗値よりも大きい範囲においては、吸収電力Ｐは、電荷吸収回路４７の抵抗値が大きくなるに従って小さくなる。そのため、図５に示すような特性を踏まえて、電荷吸収回路４７の抵抗値を制御すればよい。
【0071】
なお、吸収電力Ｐがピークとなる抵抗値を挟む範囲で電荷吸収回路４７の抵抗値を制御すると制御が複雑になるので、通常は、吸収電力Ｐがピークとなる抵抗値よりも小さい範囲、又は、吸収電力Ｐがピークとなる抵抗値よりも大きい範囲のいずれかの範囲内で電荷吸収回路４７の抵抗値を制御する。
【0072】
以下の説明では、抵抗値制御信号生成部１４５が、図５に示す関係において、吸収電力Ｐがピークとなる抵抗値よりも大きい範囲で電荷吸収回路４７の抵抗値を制御する場合を例にして説明する。すなわち、吸収電力Ｐを大きくするためには、電荷吸収回路４７の抵抗値を小さくする。
【0073】
保護部１４７で算出される保護量ＰＲも図５に示す関係を用いて設定される。すなわち、乗算部１４６で算出された吸収電力Ｐが、電荷吸収回路４７の仕様上の制限を超えている場合は、その超過分以上の電力値を低下させるために、電荷吸収回路４７の抵抗値を制御する必要がある。そのために、低下させるべき電力値に応じた保護量ＰＲを設定して、減算部１４８において抵抗値制御信号ＲＧ１から保護量ＰＲを減算する。
【0074】
上述したように、抵抗値制御信号生成部１４５が、図５に示す関係において、吸収電力Ｐがピークとなる抵抗値よりも大きい範囲で電荷吸収回路４７の抵抗値を制御するのであれば、保護量ＰＲもこの範囲の特性を用いて設定される。すなわち、吸収電力Ｐを低下させるためには、電荷吸収回路４７の抵抗値を大きくする必要がある。保護量ＰＲは、このような関係を考慮して設定される。
【0075】
【0076】
まず、制御部４９は、出力電圧ＶＯＵＴの電圧値を検出する（Ｓ１１）。続いて、制御部４９は、出力電圧ＶＯＵＴの電圧値と予め設定された目標電圧値ＶＴとの偏差を算出する（Ｓ１２）。続いて、制御部４９は、ＤＣ－ＤＣコンバータ４２に対する電圧制御量ＶＧを算出する（Ｓ１３）。続いて、制御部４９は、算出した電圧制御量ＶＧに基づいてＤＣ－ＤＣコンバータ４２をスイッチング制御する（Ｓ１４）。これにより、制御部４９は、出力電圧ＶＯＵＴの電圧値を目標電圧値ＶＴに一致させるようにＤＣ－ＤＣコンバータ４２を制御することができる。
【0077】
続いて、制御部４９は、算出した電圧制御量ＶＧが０未満であるか否かを判断する（Ｓ１５）。制御部４９は、電圧制御量ＶＧが０未満ではない場合（Ｓ１５のＮｏ）、処理をＳ２０に進め、所定時間後にＳ１１から処理を繰り返す。
【0078】
制御部４９は、電圧制御量ＶＧが０未満である場合（Ｓ１５のＹｅｓ）、処理をＳ１６に進める。Ｓ１６において、制御部４９は、電圧制御量ＶＧに基づき、抵抗値制御信号ＲＧ１を算出する。
【0079】
続いて、制御部４９は、保護量ＰＲを算出する（Ｓ１７）。保護量ＰＲは、電荷吸収回路４７において消費される吸収電力Ｐが予め設定された閾値より大きい場合に、吸収電力Ｐを下げる方向に抵抗値制御信号ＲＧ１を変化させるための値である。保護量ＰＲは、電荷吸収回路４７において消費される吸収電力Ｐが閾値以下である場合には、０となる。
【0080】
続いて、制御部４９は、抵抗値制御信号ＲＧ１から保護量ＰＲを減算する（Ｓ１８）。そして、制御部４９は、保護量ＰＲを減算した抵抗値制御信号ＲＧ２を、電荷吸収回路４７に設定する（Ｓ１９）。例えば、電荷吸収回路４７がＦＥＴである場合、制御部４９は、抵抗値制御信号ＲＧ２に応じた制御電圧を電荷吸収回路４７のゲートに与えて、電荷吸収回路４７のドレイン－ソース間の抵抗値を抵抗値制御信号ＲＧ２に応じた値に設定する。これにより、電荷吸収回路４７は、電圧制御量ＶＧが０未満になった場合、出力電圧ＶＯＵＴの電圧値を目標電圧値ＶＴに一致させるように容量成分Ｃに蓄積された電荷を吸収することができる。制御部４９は、Ｓ１９の処理を終えると、所定時間後に、処理をＳ１１に戻し、Ｓ１１から処理を繰り返す（Ｓ２０）。
【0081】
ここで、電圧制御部１４３の動作について説明する。仮に、出力電圧ＶＯＵＴが目標電圧値ＶＴよりも高い状態が続いたとすると、電圧制御部１４３は、例えばデューティ比が小さくなるように電圧制御量ＶＧを算出するので、出力電圧ＶＯＵＴが小さくなっていく。しかし、デューティ比が０になっても出力電圧ＶＯＵＴが目標電圧値ＶＴよりも高い状態が解消できなければ、電圧制御部１４３は、更に電圧制御量ＶＧを小さくするので、計算上、電圧制御量ＶＧが負の値（０よりも小さい値）（０は所定値の一例）になってしまう。しかし、デューティ比を負の値にすることができないので、ＤＣ－ＤＣコンバータ４２の制御だけでは、それ以上、出力電圧ＶＯＵＴを下げることができない。このような場合に、電荷吸収回路４７によって強制的に電力を消費させる。
【0082】
制御部４９は、このような処理を実行することにより、出力電圧ＶＯＵＴの電圧値を目標電圧値ＶＴに一致させるように、ＤＣ－ＤＣコンバータ４２を制御することができる。さらに、制御部４９は、電圧制御量ＶＧが０未満になった場合、容量成分Ｃに充電された電荷を消費させるように、電荷吸収回路４７の抵抗値を制御することができる。これにより、制御部４９は、短時間で、出力電圧ＶＯＵＴを目標電圧値ＶＴに一致させることがきる。また、制御部４９は、このような処理を実行することにより、電荷吸収回路４７により消費される吸収電力Ｐを閾値以下に制限することができる。これにより、制御部４９は、電荷吸収回路４７が過剰に電力を消費して例えば破壊や故障をしないように保護することができる。
【0083】
以上のような本実施形態に係るパルス電源装置２６によれば、パルス電圧を正確に制御することができる。
【0084】
図７は、変形例に係る制御部４９の構成を、ＤＣ－ＤＣコンバータ４２等とともに示す図である。パルス電源装置２６は、複数の電荷吸収回路４７を備えてもよい。何故ならば、電荷吸収回路４７において消費できる吸収電力Ｐには、電荷吸収回路４７の仕様上の上限があるからである。
【0085】
この場合、パルス電源装置２６は、複数の電荷吸収回路４７に一対一で対応する複数の電流検出抵抗４８を備える。それぞれの電荷吸収回路４７は、対応する電流検出抵抗４８と直列に接続される。直列に電荷吸収回路４７および電流検出抵抗４８は、第１コンバータ出力端子５３と第２コンバータ出力端子５４との間に接続される。このようなパルス電源装置２６は、より短時間で、出力電圧ＶＯＵＴの電圧値を目標電圧値ＶＴに一致させることができる。
【0086】
高圧側制御回路１２１は、複数の電荷吸収回路４７に一対一で対応する、複数の電流検出回路１３２および複数の設定回路１３３を含む。それぞれの電流検出回路１３２は、対応する電荷吸収回路４７に流れる吸収電流Ｉｎを検出する。それぞれの設定回路１３３は、対応する電荷吸収回路４７に対して個別に設定される抵抗値制御信号ＲＧ２ｎに基づき、対応する電荷吸収回路４７により消費する吸収電力Ｐｎを設定する。高圧側通信回路１３４は、それぞれの吸収電流Ｉｎを低圧側制御回路１２２に送信する。
【0087】
低圧側制御回路１２２は、複数の電荷吸収回路４７に一対一で対応する、複数の乗算部１４６および複数の減算部１４８を備える。抵抗値制御信号生成部１４５は、電圧制御量ＶＧが０未満になった場合、出力電圧ＶＯＵＴの電圧値を目標電圧値ＶＴに一致させるようにそれぞれの電荷吸収回路４７について抵抗値制御信号ＲＧ１ｎを算出する。それぞれの乗算部１４６は、出力電圧ＶＯＵＴの電圧値と、対応する吸収電流Ｉｎの電流値とを乗算することにより、対応する吸収電力Ｐｎを算出する。保護部１４７は、電荷吸収回路４７毎に、吸収電力Ｐｎを閾値以下に制限するように、抵抗値制御信号ＲＧ１ｎから減算する保護量ＰＲｎを算出する。それぞれの減算部１４８は、対応する抵抗値制御信号ＲＧ１ｎから、対応する保護量ＰＲｎを減算する。そして、低圧側通信回路１４１は、それぞれの電荷吸収回路４７について、保護量ＰＲｎが減算された後の抵抗値制御信号ＲＧ２ｎを高圧側制御回路１２１に送信する。
【0088】
以上、本発明の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。実施形態は、種々の変更を行うことができる。
【符号の説明】
【0089】
２６ パルス電源装置、４２ ＤＣ－ＤＣコンバータ、４３ 第１パルス出力回路、４４ 第２パルス出力回路、４７ 電荷吸収回路、４９ 制御部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】