2023-96427 スタータモータ駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023096427

(43)【公開日】2023-07-07

(54)【発明の名称】スタータモータ駆動装置

(51)【国際特許分類】

   F02N 11/08 20060101AFI20230630BHJP

【ＦＩ】

F02N11/08 X

F02N11/08 N

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021212200

(22)【出願日】2021-12-27

(71)【出願人】

【識別番号】510123839

【氏名又は名称】ニデックモビリティ株式会社

(74)【代理人】

【識別番号】100101786

【弁理士】

【氏名又は名称】奥村 秀行

(72)【発明者】

【氏名】北條 貴大

(72)【発明者】

【氏名】荒貝 隆

(72)【発明者】

【氏名】石神 貴識

(72)【発明者】

【氏名】石崎 哲

(57)【要約】

【課題】回路にオン故障が発生してもスタータモータの通電時間を制限できるスタータモータ駆動装置を安価に実現する。
【解決手段】スタータモータ駆動装置１０は、複数のパルスからなるパルス信号を出力するＣＰＵ１と、パルスが立上るたびに第１タイマ時間の計数を新たに開始し、最後のパルスの立上りから第１タイマ時間が経過すると動作を停止する第１タイマ回路３１と、パルスが立上るたびに第２タイマ時間の計数を新たに開始し、最後のパルスの立上りから第２タイマ時間が経過すると動作を停止する第２タイマ回路３２と、第１タイマ回路３１が動作している間オンとなる第１スイッチング素子Ｑ１と、第２タイマ回路３２が動作している間オンとなる第２スイッチング素子Ｑ２と、第１および第２スイッチング素子Ｑ１、Ｑ２が共にオン状態となっている期間だけ動作して、エンジン始動用のスタータモータ５を駆動するスタータリレー４とを備えている。
【選択図】図１

【特許請求の範囲】

【請求項1】

エンジン始動操作により外部から入力されるエンジンスイッチ信号に基づいて動作を開始し、前記エンジンスイッチ信号の幅に応じた所定の期間にわたって、複数のパルスからなるパルス信号を出力する制御部と、
前記パルス信号に基づいて動作を開始し、パルスが立上りまたは立下るたびに第１タイマ時間の計数を新たに開始し、最後のパルスの立上りまたは立下りから前記第１タイマ時間が経過すると動作を停止する第１タイマ回路と、
前記パルス信号に基づいて動作を開始し、パルスが立上りまたは立下るたびに第２タイマ時間の計数を新たに開始し、最後のパルスの立上りまたは立下りから前記第２タイマ時間が経過すると動作を停止する第２タイマ回路と、
前記第１タイマ回路の動作開始によりオンし、前記第１タイマ回路の動作停止によりオフする第１スイッチング素子と、
前記第１スイッチング素子と直列に接続され、前記第２タイマ回路の動作開始によりオンし、前記第２タイマ回路の動作停止によりオフする第２スイッチング素子と、
前記第１および第２スイッチング素子と直列に接続され、両素子が共にオン状態となっている期間だけ動作して、エンジン始動用のスタータモータを駆動するスタータリレーと、を備えたことを特徴とするスタータモータ駆動装置。

【請求項2】

請求項１に記載のスタータモータ駆動装置において、
前記第１タイマ回路は、前記エンジンスイッチ信号が入力されている第１期間における最後のパルスの立上りまたは立下りから、前記第１タイマ時間が経過すると動作を停止し、
前記第２タイマ回路は、前記パルス信号が出力されている第２期間における最後のパルスの立上りまたは立下りから、前記第２タイマ時間が経過すると動作を停止する、ことを特徴とするスタータモータ駆動装置。

【請求項3】

請求項１または請求項２に記載のスタータモータ駆動装置において、
前記第２タイマ時間は、前記第１タイマ時間よりも短く、
前記パルス信号の周期は、前記第１タイマ時間および前記第２タイマ時間よりも短い、ことを特徴とするスタータモータ駆動装置。

【請求項4】

請求項１ないし請求項３のいずれかに記載のスタータモータ駆動装置において、
前記第１タイマ時間は、エンジン始動に必要な通常クランキング時間に設定されている、ことを特徴とするスタータモータ駆動装置。

【請求項5】

請求項４に記載のスタータモータ駆動装置において、
前記第２スイッチング素子が常時オン状態となるオン故障が発生した場合に、前記スタータリレーは、前記第１タイマ回路が動作している期間だけ動作する、ことを特徴とするスタータモータ駆動装置。

【請求項6】

請求項１ないし請求項５のいずれかに記載のスタータモータ駆動装置において、
前記制御部が前記パルス信号ではなく連続信号を出力するオン故障が発生した場合に、前記第２タイマ回路が動作せず、前記スタータリレーは非動作状態を維持する、ことを特徴とするスタータモータ駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、エンジンの始動を補助するスタータモータの駆動装置に関し、特に、回路の故障時にスタータモータの通電時間を制限する技術に関する。

【背景技術】

【0002】

エンジンを走行駆動源とする車両においては、エンジンの始動を補助するためのスタータモータが設けられている。また、スタータモータと電源との間の通電経路には、エンジン始動操作によって動作するスタータリレーが設けられている。イグニッションキーやプッシュスイッチによってエンジン始動操作が行われると、スタータリレーが動作し、スタータモータに電流が流れてモータが回転する。そして、この回転力がクランクシャフトに伝達され、クランクが回転することでエンジンが始動する。

【0003】

特許文献１～４には、スタータモータの駆動回路の例が示されている。特許文献１では、スタータリレーと直列に接続された２つのスイッチング素子の一方がオンする最大時間を、タイマ回路によって制限することにより、回路の故障時にスタータモータが連続して通電状態となるのを防止している。特許文献２では、バッテリの電圧が低下した場合でも、遅延回路により保持された電圧によって、スタータモータの動作を継続できるようにしている。特許文献３では、エンジンの停止から再始動までの間に、スタータリレーの故障診断を行うことで、エンジンを再始動できなくなる事態を回避している。特許文献４では、スタータリレーと直列に接続された２つのスイッチング素子の故障診断を行う前に、各素子の状態を検出し、検出結果が異常の場合は故障診断を中止することで、スタータモータの意図しない駆動を防止している。

【0004】

ところで、スタータリレーを動作させるためのスイッチング素子に、オン故障（素子が常時オン状態となる故障）が発生すると、スタータリレーが動作したままとなり、スタータモータに電流が流れ続けて、モータが故障したり焼損したりするおそれがある。同様のことは、スイッチング素子の動作を制御するＣＰＵにオン故障が発生した場合にも言える。この対策として、たとえば前記の特許文献１のように、２つのスイッチング素子を直列に接続して、一方のスイッチング素子のオン時間をタイマ回路により制限することが考えられる。

【0005】

しかるに、エンジン始動操作が行われてからエンジンが始動するまでの時間、すなわちクランキング時間は、通常は１秒程度の短時間（以下「通常クランキング時間」という。）であるが、気温が低かったりバッテリが劣化しているような場合は、３０秒程度の長時間（以下「ロングクランキング時間」という。）を要することがある。このため、特許文献１のタイマ回路におけるタイマ時間は、ロングクランキング時間に設定する必要がある。

【0006】

しかしながら、タイマ時間を長く確保するには、タイマ回路に備わるコンデンサを大容量のものとする必要があるので、部品コストが増加する。また、特許文献１においては、タイマ回路に接続されていない他方のスイッチング素子、あるいは当該素子を制御するＣＰＵにオン故障が発生すると、通常のエンジン始動操作を行った場合でも、スタータリレーは常にロングクランキング時間にわたって動作し、スタータモータの通電時間が長くなる（この詳細については後述する）。このため、スタータモータに電流が流れ続けて、モータに故障や焼損が発生するおそれがある。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０１１－１２７４５３号公報

【特許文献2】特開２０１３－２０４４５１号公報

【特許文献3】特開２０１４－２０２１４１号公報

【特許文献4】国際公開ＷＯ２００６／１２３６５４

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、回路にオン故障が発生してもスタータモータの通電時間を制限できるスタータモータ駆動装置を安価に実現することを課題とする。

【課題を解決するための手段】

【0009】

本発明に係るスタータモータ駆動装置は、以下の構成を備えている。
（１）制御部：エンジン始動操作により外部から入力されるエンジンスイッチ信号に基づいて動作を開始し、エンジンスイッチ信号の幅に応じた所定の期間にわたって、複数のパルスからなるパルス信号を出力する。
（２）第１タイマ回路：制御部からのパルス信号に基づいて動作を開始し、パルスが立上りまたは立下るたびに第１タイマ時間の計数を新たに開始し、最後のパルスの立上りまたは立下りから第１タイマ時間が経過すると動作を停止する。
（３）第２タイマ回路：制御部からのパルス信号に基づいて動作を開始し、パルスが立上りまたは立下るたびに第２タイマ時間の計数を新たに開始し、最後のパルスの立上りまたは立下りから第２タイマ時間が経過すると動作を停止する。
（４）第１スイッチング素子：第１タイマ回路の動作開始によりオンし、第１タイマ回路の動作停止によりオフする。
（５）第２スイッチング素子：第１スイッチング素子と直列に接続され、第２タイマ回路の動作開始によりオンし、第２タイマ回路の動作停止によりオフする。
（６）スタータリレー：第１および第２スイッチング素子と直列に接続され、両素子が共にオン状態となっている期間だけ動作して、エンジン始動用のスタータモータを駆動する。

【0010】

本発明において、第１タイマ回路は、エンジンスイッチ信号が入力されている第１期間における最後のパルスの立上りまたは立下りから、第１タイマ時間が経過すると動作を停止してもよい。また、第２タイマ回路は、パルス信号が出力されている第２期間における最後のパルスの立上りまたは立下りから、第２タイマ時間が経過すると動作を停止してもよい。

【0011】

本発明において、第２タイマ時間は第１タイマ時間よりも短いことが望ましい。また、パルス信号の周期を第１タイマ時間および第２タイマ時間より短くすることで、パルス信号の出力期間が長くなると第１タイマ回路と第２タイマ回路の動作期間も長くなり、ロングクランキングに対応することができる。

【0012】

本発明において、第１タイマ時間は、エンジン始動に必要な通常クランキング時間に設定されていることが望ましい。そして、第２スイッチング素子にオン故障が発生した場合、スタータリレーは、第１タイマ回路が動作している期間だけ動作することが望ましい。さらに、制御部にオン故障が発生した場合は、第２タイマ回路が動作しないようにして、スタータリレーを非動作状態に維持することが望ましい。

【発明の効果】

【0013】

本発明によれば、２つのタイマ回路が、制御部から出力されるパルス信号のパルスの立上りまたは立下りごとにタイマ時間の計数を更新するので、タイマ時間を必要以上に長く設定する必要がない。このため、スイッチング素子や制御部のオン故障時に、スタータモータが長い期間にわたって通電状態となるのを回避できるとともに、タイマ回路に大容量のコンデンサが不要となる。

【図面の簡単な説明】

【0014】

【図1】本発明のスタータモータ駆動装置の実施形態を示す回路図である。

【図2】本発明で用いるタイマ回路の動作原理を示すタイムチャートである。

【図3】故障が発生していない場合の各部の波形を示すタイムチャートである。

【図4】故障が発生した場合の各部の波形を示すタイムチャートである。

【図5】故障が発生した場合の各部の波形を示すタイムチャートである。

【図6】故障が発生した場合の各部の波形を示すタイムチャートである。

【図7】タイマ動作の他の例を示すタイムチャートである。

【図8】従来のスタータモータ駆動装置の回路図である。

【発明を実施するための形態】

【0015】

以下、本発明の実施形態について図面を参照しながら説明する。図面全体を通して、同一の部分または対応する部分には、同一の符号を付してある。

【0016】

図１は、本発明の実施形態によるスタータモータ駆動装置１０と、エンジン始動回路２０を示している。これらは車両に搭載されている。最初に、本発明の対象であるスタータモータ駆動装置１０の構成について説明する。

【0017】

図１において、スタータモータ駆動装置１０は、制御部を構成するＣＰＵ１と、論理積ゲートであるＡＮＤ回路２と、第１タイマ時間を計数する第１タイマ回路３１と、第２タイマ時間を計数する第２タイマ回路３２と、ＭＯＳ型ＦＥＴからなる第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２と、ＮＰＮ型トランジスタからなる第３スイッチング素子Ｑ３および第４スイッチング素子Ｑ４と、コイル４１および接点４２を有するスタータリレー４とを備えている。接点４２は、コイル４１に電流が流れたときに閉じる常開接点である。

【0018】

ＣＰＵ１には、車両のブレーキが踏まれている間、ブレーキスイッチ信号（以下「ブレーキＳＷ信号」と表記）が外部から入力され、また、エンジン始動操作が行われた場合に、エンジンスイッチ信号（以下「エンジンＳＷ信号」と表記）が外部から入力される。エンジンＳＷ信号の信号幅は、始動操作の時間によって異なる。たとえば、通常のクランキングを行う際にプッシュスイッチが短押しされた場合は、エンジンＳＷ信号の信号幅は短く、ロングクランキングを行う際にプッシュスイッチが長押しされた場合は、エンジンＳＷ信号の信号幅は長くなる。ＣＰＵ１は、ブレーキＳＷ信号とエンジンＳＷ信号が入力されたことに基づいて、複数のパルスからなるパルス信号を出力する。このパルス信号は、ＡＮＤ回路２と第２タイマ回路３２へ与えられる。

【0019】

ＡＮＤ回路２には、上記のブレーキＳＷ信号、エンジンＳＷ信号、およびパルス信号が入力される。ＡＮＤ回路２は、これら３つの信号が共に入力されている期間、Ｈ（High）レベル信号を出力する。このＨレベル信号は、第１タイマ回路３１へ与えられる。第１タイマ回路３１は、コンデンサや抵抗を含む公知の回路から構成されており、ＡＮＤ回路２からＨレベル信号が入力されると動作を開始して、第１タイマ時間を計数する（詳細は後述）。第２タイマ回路３２も、コンデンサや抵抗を含む公知の回路から構成されており、ＣＰＵ１からパルス信号が入力されると動作を開始して、第２タイマ時間を計数する（詳細は後述）。

【0020】

第１タイマ回路３１の出力は、第３スイッチング素子Ｑ３のベースに与えられる。第１タイマ回路３１は、動作中はＨレベル信号を出力し、タイムアップすると動作を停止してＬ（Low）レベル信号を出力する。第３スイッチング素子Ｑ３は、第１タイマ回路３１からのＨレベル信号によりオンし、Ｌレベル信号によりオフする。

【0021】

第２タイマ回路３２の出力は、第４スイッチング素子Ｑ４のベースに与えられる。第２タイマ回路３２も、動作中はＨレベル信号を出力し、タイムアップすると動作を停止してＬレベル信号を出力する。第４スイッチング素子Ｑ４は、第２タイマ回路３２からのＨレベル信号によりオンし、Ｌレベル信号によりオフする。

【0022】

第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２は、電源Ｖａとスタータリレー４との間の通電経路に設けられており、各素子Ｑ１、Ｑ２は直列に接続されている。第１スイッチング素子Ｑ１のゲートは、第３スイッチング素子Ｑ３のコレクタに接続されており、第３スイッチング素子Ｑ３がオンすると、第１スイッチング素子Ｑ１もオンとなる。また、第２スイッチング素子Ｑ２のゲートは、第４スイッチング素子Ｑ４のコレクタに接続されており、第４スイッチング素子Ｑ４がオンすると、第２スイッチング素子Ｑ２もオンとなる。

【0023】

スタータリレー４のコイル４１は、２つのスイッチング素子Ｑ１、Ｑ２と直列に接続されている。詳しくは、コイル４１の一端は、第２スイッチング素子Ｑ２のドレインに接続され、他端は後述するシフトスイッチ６に接続されている。このため、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の双方がオンとなる期間に、電源Ｖａからスイッチング素子Ｑ１、Ｑ２を通って、コイル４１に電流が流れる。これにより、接点４２が閉じてスタータリレー４は動作状態となり、電源Ｖｂから接点４２を介して、後述するスタータモータ５に通電が行われる。

【0024】

次に、エンジン始動回路２０の構成について説明する。図１において、エンジン始動回路２０は、スタータモータ５と、シフトスイッチ６と、バッテリ７とを備えている。

【0025】

スタータモータ５は、モータ本体５１と、コイル５２と、スイッチ５３とから構成されている。モータ本体５１は、界磁コイルと電機子コイルとが直列に接続された直巻型の直流モータである。コイル５２の一端は、前述したスタータリレー４の接点４２に接続されており、他端は接地されている。スイッチ５３は、モータ本体５１とバッテリ７との間に設けられている。スタータリレー４が動作すると、接点４２が閉じて、電源Ｖｂからコイル５２へ通電され、スイッチ５３がオンする。このため、バッテリ７からスイッチ５３を介してモータ本体５１に電流が流れ、モータ本体５１が回転する。この回転は、図示しないピニオンギヤなどを介してクランクシャフトに伝達され、クランクの回転によってエンジンが始動する。

【0026】

シフトスイッチ６は、車両に備わるシフトレバーと連動して動作し、シフトレバーがパーキングＰまたはニュートラルＮの位置にある場合に、電源Ｖａからスイッチング素子Ｑ１、Ｑ２およびスタータリレー４のコイル４１への通電経路を形成する。バッテリ７は、モータ本体５１へ直流電圧を供給する車載用のバッテリである。

【0027】

図８は、従来のスタータモータ駆動装置１００を示しており、特許文献１に記載されている装置と同じものである。エンジン始動回路２０については、図１に示したものと変わりがない。この従来のスタータモータ駆動装置１００においては、１つのタイマ回路３しか設けられていない。また、ＣＰＵ１が出力する信号は、単一の矩形波信号である。これに対し、図１の本発明のスタータモータ駆動装置１０では、２つのタイマ回路３１、３２が設けられているとともに、ＣＰＵ１が出力する信号は、複数のパルスからなるパルス信号である。

【0028】

図２は、本発明におけるＣＰＵ１の出力信号と、タイマ回路３１、３２の出力信号との関係を示したタイムチャートである。ここでは便宜上、一方のタイマ回路の出力信号のみを示しているが、以下に述べるタイマ回路の動作は、タイマ回路３１とタイマ回路３２のいずれにも共通している。

【0029】

図２（ａ）に示すように、ＣＰＵからパルス信号が出力されると、パルスの立上り時点から、タイマ回路が動作してタイマ時間Ｔｍを計数する。パルスが１つだけであれば、タイマ時間Ｔｍが経過した時点でタイマ回路の動作は停止するが、本発明では、図２（ｂ）に示すように、パルス信号が複数のパルスＰ１、Ｐ２、・・・Ｐ５からなる。この場合、タイマ回路は、パルスが立上るたびに、タイマ時間Ｔｍの計数を新たに開始する。また、パルスの周期τは、タイマ時間Ｔｍより短くなっている。

【0030】

したがって、タイマ時間Ｔｍの計数はパルスが立上るごとに更新され、その立上り時点から新たなタイマ時間Ｔｍがスタートする。たとえば、パルスＰ１が立上った時点から、タイマ回路はタイマ時間Ｔｍを計数するが、τ＜Ｔｍであるため、タイマ時間Ｔｍが経過する前に、次のパルスＰ２が立上る。すると、このパルスＰ２の立上り時点から、再びタイマ時間Ｔｍがスタートする。以降、パルスＰ３、Ｐ４、Ｐ５が立上った場合も、同様の動作が繰り返される。

【0031】

その結果、タイマ回路の動作時間Ｔｏ、すなわちタイマ出力がＨレベルの期間は、タイマ時間Ｔｍよりも長くなる。具体的には、パルス信号のパルスの数をＮ個（ここではＮ＝５）としたとき、タイマ回路の動作時間Ｔｏは、
Ｔｏ＝（Ｎ－１）・τ＋Ｔｍ
となり、パルスの数Ｎが多くなるほど動作時間Ｔｏは長くなる。このようにパルスごとにタイマ時間Ｔｍを更新して動作時間Ｔｏを延ばす理由は、ロングクランキングに対応できるようにするためである（詳細は後述）。

【0032】

そして、パルスＰ５が出力された後、後続のパルスがＣＰＵから出力されなくなって、最後のパルスＰ５の立上り時点からタイマ時間Ｔｍが経過すると、その時点でタイマ回路は動作を停止する。このとき、タイマ回路の出力はＬレベルとなる。以上のように、タイマ回路は、最初のパルスＰ１が立上った時点から動作を開始し、最後のパルスＰ５が立上った時点からタイマ時間Ｔｍが経過した時点で動作を終了する。

【0033】

次に、図１に示した本発明によるスタータモータ駆動装置１０の動作を、図８に示した従来のスタータモータ駆動装置１００の動作と対比しながら、詳細に説明する。図３～図６は、回路の各部の波形を示したタイムチャートである。各図において、上段は従来の動作を示し、下段は本発明の動作を示している。

【0034】

図３は、回路に故障が発生していない場合のタイムチャートであって、（Ａ）は通常クランキングの場合の動作、（Ｂ）はロングクランキングの場合の動作を示している。まず、図３（Ａ）の通常クランキングの場合について説明する。

【0035】

従来の装置（図８）では、図３（ａ）（ｂ）のようにブレーキＳＷ信号とエンジンＳＷ信号がＣＰＵ１とＡＮＤ回路２に入力されると、（ｃ）のように、ＣＰＵ１が所定期間、Ｈレベル信号（矩形波信号）を出力する。また、（ｄ）のように、ＡＮＤ回路２は、エンジンＳＷ信号が入力されている期間だけ、Ｈレベル信号を出力する。このＡＮＤ回路２の出力を受けて、（ｅ）のように、タイマ回路３が動作を開始し、タイマ時間Ｔを計数する。このタイマ時間Ｔは、ロングクランキング時間に設定されている。

【0036】

タイマ動作の開始により、タイマ回路３の出力はＨレベルとなるので、（ｆ）のように、第１スイッチング素子Ｑ１が、タイマ時間Ｔの期間、オンとなる。また、（ｇ）のように、第２スイッチング素子Ｑ２が、ＣＰＵ出力のＨレベルの期間、オンとなる。このため、スタータリレー４のコイル４１には、スイッチング素子Ｑ１、Ｑ２が共にオンとなっている期間だけ電流が流れ、この期間に、（ｈ）のようにスタータリレー４が動作状態（接点４２が閉じた状態）となって、スタータモータ５に通電が行われる。なお、（ｈ）における「ＯＮ」は動作状態、「ＯＦＦ」は非動作状態を表している（図４～図６においても同様）。

【0037】

一方、本発明の装置（図１）では、図３（ａ）（ｂ）のようにブレーキＳＷ信号とエンジンＳＷ信号がＣＰＵ１とＡＮＤ回路２に入力されると、（ｃ）のように、ＣＰＵ１が所定期間ｙだけ、複数のパルスからなるパルス信号を出力する。また、（ｄ）のように、ＡＮＤ回路２は、エンジンＳＷ信号が入力されている期間ｘだけ、パルス信号を出力する。

【0038】

これらのパルス信号を受けて、（ｅ）のように、第１タイマ回路３１および第２タイマ回路３２が動作を開始し、それぞれ、図２で説明した原理に従って、タイマ時間Ｔ１、Ｔ２を計数する。このとき、各タイマ回路３１、３２の出力はＨレベルとなる。（ｄ）に示した期間ｘは、本発明における「第１期間」に相当し、（ｃ）に示した期間ｙは、本発明における「第２期間」に相当する。また、（ｅ）に示したタイマ時間Ｔ１は、本発明における「第１タイマ時間」に相当し、タイマ時間Ｔ２は、本発明における「第２タイマ時間」に相当する。

【0039】

ここで、第１タイマ回路３１のタイマ時間Ｔ１は、エンジン始動に必要な通常クランキング時間（たとえば１秒）に設定されている。第２タイマ回路３２のタイマ時間Ｔ２は、タイマ時間Ｔ１より短い時間に設定されている（Ｔ２＜Ｔ１）。また、ＣＰＵ１が出力するパルス信号の周期（図２（ｂ）のτ）は、タイマ時間Ｔ１およびタイマ時間Ｔ２よりも短い時間に設定されている（τ＜Ｔ１、Ｔ２）。なお、タイマ時間Ｔ２は、可能な限り短い時間（たとえば０．１秒）に設定するのが望ましい。

【0040】

第１タイマ回路３１の動作によって、（ｆ）のように、第１スイッチング素子Ｑ１は、第１タイマ回路３１が動作している期間（タイマ出力がＨレベルの期間）、オンとなる。また、第２タイマ回路３２の動作によって、（ｇ）のように、第２スイッチング素子Ｑ２が、第２タイマ回路３２が動作している期間、オンとなる。このため、スタータリレー４のコイル４１には、スイッチング素子Ｑ１、Ｑ２が共にオンとなっている期間だけ電流が流れ、この期間に、（ｈ）のようにスタータリレー４が動作状態となって、スタータモータ５に通電が行われる。

【0041】

図３（Ａ）からわかるように、故障が発生していない状態で通常クランキングが行われる場合は、本発明と従来とで、スタータリレー４の動作に顕著な差はない。

【0042】

次に、図３（Ｂ）のロングクランキングの場合について説明する。ロングクランキングの操作は、（ａ）のようにブレーキＳＷ信号が入力されている状態で、（ｂ）のようにエンジンスイッチを長押しすることにより行われる。これは、従来も本発明も同じである。

【0043】

ロングクランキング操作が行われると、従来の場合は、（ｃ）のようにＣＰＵ１から、エンジンスイッチの長押し期間にわたって、Ｈレベルの矩形波信号が出力される。したがって、ＡＮＤ回路２の出力も、（ｄ）のように長押し期間にわたってＨレベルとなる。このＡＮＤ回路２の出力を受けて、タイマ回路３は動作を開始し、（ｅ）のようにタイマ時間Ｔ（＝ロングクランキング時間）を計数する。そして、タイマ時間Ｔの期間では、タイマ回路３の出力がＨレベルとなり、（ｆ）のように第１スイッチング素子Ｑ１がオンとなる。また、（ｇ）のように、第２スイッチング素子Ｑ２は、（ｃ）のＣＰＵ出力のＨレベル期間にわたって、オンとなる。このため、スタータリレー４のコイル４１には、スイッチング素子Ｑ１、Ｑ２が共にオンとなっているタイマ時間Ｔの期間だけ電流が流れ、この期間に、（ｈ）のようにスタータリレー４が動作状態となって、スタータモータ５に通電が行われる。その結果、スタータモータ５はタイマ時間Ｔの期間、ロングクランキング動作を行う。

【0044】

一方、本発明の場合は、（ｃ）のように、ＣＰＵ１からパルス信号が出力される期間ｙが、エンジンスイッチの長押し期間に応じて、通常クランキングの場合の期間ｙよりも長くなる（但し、ｙは一定値を超えない）。このため、（ｄ）のように、ＡＮＤ回路２がパルス信号を出力する期間ｘ（＝ｙ）も、通常クランキングの場合の期間ｘより長くなる。これらのパルス信号を受けて、（ｅ）のように、第１タイマ回路３１および第２タイマ回路３２が動作を開始し、それぞれ、図２で説明した原理に従ってタイマ時間Ｔ１、Ｔ２を計数する。この場合、パルス信号の出力期間ｘ、ｙが長いため、タイマ時間Ｔ１、Ｔ２の更新回数が増え、その結果、各タイマ回路３１、３２の動作期間（タイマ出力がＨレベルの期間）は、通常クランキングの場合と比べて長くなる。

【0045】

第１タイマ回路３１の動作によって、（ｆ）のように、第１スイッチング素子Ｑ１が、第１タイマ回路３１の動作期間中、オンとなる。また、第２タイマ回路３２の動作によって、（ｇ）のように、第２スイッチング素子Ｑ２が、第２タイマ回路３２の動作期間中、オンとなる。このため、スタータリレー４のコイル４１には、スイッチング素子Ｑ１、Ｑ２が共にオンとなっている期間（第２タイマ回路３２の動作期間）だけ電流が流れ、この期間に、（ｈ）のようにスタータリレー４が動作状態となって、スタータモータ５に通電が行われる。その結果、スタータモータ５は、（ｅ）の第２タイマ回路３２の動作期間にわたって、ロングクランキング動作を行う。このときのスタータモータ５の動作期間は、通常クランキングの場合の動作期間に比べて長くなる。

【0046】

図３（Ｂ）からわかるように、故障が発生していない状態でロングクランキングが行われる場合も、本発明と従来とで、スタータリレー４の動作に顕著な差はない。

【0047】

図４は、故障が発生した状態で通常クランキングが行われる場合の動作を示している。（Ａ）は第２スイッチング素子Ｑ２がオン故障した場合のタイムチャート、（Ｂ）はＣＰＵ１がオン故障した場合のタイムチャートである。

【0048】

まず、図４（Ａ）のタイムチャートについて説明する。第２スイッチング素子Ｑ２がオン故障すると、当該素子Ｑ２は（ｇ）のように常にオン状態となる。したがって、従来の場合、スタータリレー４は（ｈ）のように、第１スイッチング素子Ｑ１がオンしている期間、すなわち（ｅ）のタイマ時間Ｔの期間、動作状態となる。そして、前述した通り、このタイマ時間Ｔはロングクランキング時間に設定されているから、スタータリレー４はロングクランキング時間の期間中、動作を継続する。その結果、（ｂ）のようにエンジンスイッチが短押しされた場合（通常クランキングの場合）であっても、スタータモータ５はロングクランキング動作を行い、その間、モータ本体５１に電流が流れ続ける。

【0049】

一方、本発明の場合は、（ｇ）のように第２スイッチング素子Ｑ２がオン故障すると、第１スイッチング素子Ｑ１がオンとなる期間、すなわち（ｅ）の第１タイマ回路３１の動作期間だけ、スタータリレー４が動作状態となる。詳しくは、（ｈ）のように、スタータリレー４は、（ｂ）のエンジンスイッチ信号が入力された時点から動作状態となり、（ｅ）のタイマ時間Ｔ１が経過した時点で非動作状態となる。そして、タイマ時間Ｔ１は、通常クランキング時間に設定されているから、本発明におけるスタータリレー４の動作期間は、従来のスタータリレー４の動作期間に比べて短くなる。その結果、スタータモータ５に電流が流れる期間も短くなって、スタータモータ５の通電時間を制限することができる。

【0050】

次に、図４（Ｂ）のタイムチャートについて説明する。ＣＰＵ１がオン故障すると、（ｃ）のように、ＣＰＵ１から連続信号が出力され、ＣＰＵ１の出力は常にＨレベルとなる。このため、従来の場合は、（ｇ）のように、第２スイッチング素子Ｑ２が常にオン状態となるので、図４（Ａ）の場合と同様、スタータリレー４は（ｈ）のように、タイマ時間Ｔにわたって動作状態となる。

【0051】

一方、本発明の場合も、ＣＰＵ１のオン故障によって、（ｃ）のようにＣＰＵ１からＨレベルの連続信号が常時出力され、パルス信号が出力されなくなる。したがって、ＡＮＤ回路２の出力も複数のパルスを含んだパルス信号ではなく、（ｄ）のような単一の矩形波信号となる。しかるに、この矩形波信号には立上りが存在するので、（ｅ）のように、第１タイマ回路３１は、矩形波信号の立上りの時点からタイマ時間Ｔ１の計数を開始する。しかしながら、それ以降は矩形波信号に立上りが発生しないので、第１タイマ回路３１は、タイマ時間Ｔ１の計数を更新することなく、タイマ時間Ｔ１が経過した時点で動作を停止する。また、第２タイマ回路３２は、（ｃ）のＣＰＵ出力に立上りが存在しないので動作せず、タイマ時間Ｔ２を計数しない。すなわち、第２タイマ回路３２の出力は、（ｅ）のようにＬレベルとなるので、第２スイッチング素子Ｑ２は、（ｇ）のようにオフのままである。したがって、スタータリレー４のコイル４１に電流が流れないので、（ｈ）のようにスタータリレー４は動作せず、スタータモータ５が動作することもない。

【0052】

このように、第２スイッチング素子Ｑ２やＣＰＵ１にオン故障が発生した場合は、本発明と従来とで、スタータリレー４の動作に顕著な差があることがわかる。まず、第２スイッチング素子Ｑ２がオン故障した図４（Ａ）の場合、従来では、スタータリレー４が常にロングクランキング時間にわたって動作状態となるが、本発明では、タイマ時間Ｔ１が通常クランキング時間に設定されているため、スタータリレー４の動作する期間が従来に比べて短くなる。次に、ＣＰＵ１がオン故障した図４（Ｂ）の場合、従来では、図４（Ａ）と同様に、スタータリレー４が常にロングクランキング時間にわたって動作状態となるが、本発明では、ＣＰＵ１からのパルス信号がなくなることで、第２タイマ回路３２が動作しないので、スタータリレー４は動作しない。

【0053】

図５は、故障が発生した状態でロングクランキングが行われる場合の動作を示している。（Ａ）は第２スイッチング素子Ｑ２がオン故障した場合のタイムチャート、（Ｂ）はＣＰＵ１がオン故障した場合のタイムチャートである。

【0054】

図５（Ａ）については、従来と本発明のいずれの場合も、（ｇ）において第２スイッチング素子Ｑ２が常にオン状態となっている点、および、本発明では（ｈ）のスタータリレー４の動作期間が、第１タイマ回路３２の動作期間となっている点を除いて、図３（Ｂ）と同じ動作となる。また、図５（Ａ）の場合も、従来と本発明とで、スタータリレー４の動作に顕著な差はない。したがって、図５（Ａ）に関する詳細な説明は省略する。

【0055】

図５（Ｂ）については、従来と本発明のいずれの場合も、（ａ）（ｂ）（ｄ）の各信号の信号幅が長くなっている点を除いて、図４（Ｂ）と同じ動作となる。また、図４（Ｂ）で説明した従来と本発明との違い、すなわち、ＣＰＵ１のオン故障時に、従来ではスタータリレー４がタイマ時間Ｔにわたって動作状態となるが、本発明ではスタータリレー４が動作しない点は、図５（Ｂ）の場合にも当てはまる。したがって、図５（Ｂ）に関して、これ以上の詳細な説明は省略する。

【0056】

図６は、第１スイッチング素子Ｑ１がオン故障した場合の動作を示している。（Ａ）は通常クランキングが行われる場合のタイムチャート、（Ｂ）はロングクランキングが行われる場合のタイムチャートである。

【0057】

図６（Ａ）においては、従来と本発明のいずれの場合も、（ｆ）（ｇ）（ｈ）のタイムチャートが、図４（Ａ）における（ｆ）（ｇ）（ｈ）のタイムチャートと異なっている。詳しくは、図４（Ａ）では、（ｆ）で第１スイッチング素子Ｑ１が正常に動作し、（ｇ）で第２スイッチング素子Ｑ２がオン故障しているが、図６（Ａ）ではこれとは逆に、（ｆ）で第１スイッチング素子Ｑ１がオン故障しており、（ｇ）で第２スイッチング素子Ｑ２が正常に動作している。その結果、図６（Ａ）の（ｈ）におけるスタータリレー４の動作期間は、図４（Ａ）の（ｈ）におけるスタータリレー４の動作期間に比べて短くなっている。しかるに、図６（Ａ）の場合も、従来と本発明とでスタータリレー４の動作に顕著な差はないので、これ以上の詳細な説明は省略する。

【0058】

また、図６（Ｂ）においては、従来の場合の（ｆ）（ｇ）のタイムチャートが、図５（Ａ）における（ｆ）（ｇ）のタイムチャートと異なっており、本発明の場合の（ｆ）（ｇ）（ｈ）のタイムチャートが、図５（Ａ）における（ｆ）（ｇ）（ｈ）のタイムチャートと異なっている。

【0059】

詳しくは、図５（Ａ）では、従来の場合、（ｆ）で第１スイッチング素子Ｑ１が正常に動作し、（ｇ）で第２スイッチング素子Ｑ２がオン故障しているが、図６（Ｂ）ではこれとは逆に、（ｆ）で第１スイッチング素子Ｑ１がオン故障しており、（ｇ）で第２スイッチング素子Ｑ２が正常に動作している。しかし、従来の（ｈ）のスタータリレー４の動作期間については、図５（Ａ）も図６（Ｂ）も同じである。

【0060】

一方、本発明の場合も、図５（Ａ）の（ｆ）で第１スイッチング素子Ｑ１が正常に動作し、（ｇ）で第２スイッチング素子Ｑ２がオン故障しているが、図６（Ｂ）ではこれとは逆に、（ｆ）で第１スイッチング素子Ｑ１がオン故障しており、（ｇ）で第２スイッチング素子Ｑ２が正常に動作している。また、図６（Ｂ）では、本発明の（ｈ）のスタータリレー４の動作期間が、図５（Ａ）の場合と比べて短くなっている。

【0061】

このように、図５（Ａ）と図６（Ｂ）とでは若干の相違があるものの、図６（Ｂ）の場合も、従来と本発明とでスタータリレー４の動作に顕著な差はないので、これ以上の詳細な説明は省略する。

【0062】

以上述べたように、本実施形態によれば、ＣＰＵ１の出力をパルス信号とし、パルスの立上りごとにタイマ時間Ｔ１、Ｔ２の計数を更新するタイマ回路３１、３２を設けたことにより、第２スイッチング素子Ｑ２がオン故障した場合は、スタータリレー４の動作期間が従来に比べて短くなる（図４（Ａ））。また、ＣＰＵ１がオン故障した場合は、第２タイマ回路３２が動作せず、スタータリレー４が非動作状態となる（図４（Ｂ）、図５（Ｂ））。したがって、いずれの場合も、スタータモータ５が長い期間にわたって通電状態となることはないので、モータ本体５１が故障したり焼損したりするのを防止することができる。

【0063】

また一方で、オン故障のない状態でエンジンスイッチが長押しされた場合は、図２（ｂ）で説明したタイマ時間の更新回数が増えて、図３（Ｂ）の（ｅ）に示すように、各タイマ回路３１、３２の動作時間が延びるので、タイマ時間Ｔ１、Ｔ２を短く設定しても、ロングクランキングに対応することができる。

【0064】

さらに、従来においては、タイマ時間Ｔがロングクランキング時間（たとえば３０秒）に設定されるため、タイマ回路３に大容量のコンデンサが必要となるが、本発明では、タイマ時間Ｔ１を通常クランキング時間（たとえば１秒）に設定できるので、第１タイマ回路３１のコンデンサは小容量のもので済む。また、第２タイマ回路３２のコンデンサも、タイマ時間Ｔ２がタイマ時間Ｔ１より短いことから、小容量のもので済む。その結果、本発明によれば部品コストを低減して、スタータモータ駆動装置１０を安価に実現することができる。

【0065】

本発明では、以上述べた実施形態以外にも、種々の実施形態を採用することが可能である。

【0066】

たとえば、前記の実施形態においては、図２で説明したように、パルスの立上りの時点から、新たなタイマ時間Ｔｍがスタートするようにしているが、図７に示したように、パルスの立下りの時点から、新たなタイマ時間Ｔｍがスタートするようにしてもよい。この場合も、タイマ回路の動作時間Ｔｏは、図２の場合と同様に、
Ｔｏ＝（Ｎ－１）・τ＋Ｔｍ
となり、タイマ時間Ｔｍよりも長くなる。

【0067】

また、前記の実施形態においては、第１および第２スイッチング素子Ｑ１、Ｑ２として、ＭＯＳ型ＦＥＴを用いた例を挙げたが、これに代えて、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いてもよい。あるいは、これらに代えて、特許文献２や特許文献３のように、リレーを用いることもできる。リレーの場合は、接点の溶着などによってオン故障が発生する。

【0068】

さらに、前記の実施形態においては、車両のエンジンの始動を補助するスタータモータ駆動装置を例に挙げたが、本発明は、車両以外の分野で用いられるエンジン始動用のスタータモータ駆動装置にも適用することができる。

【符号の説明】

【0069】

１ ＣＰＵ（制御部）
２ ＡＮＤ回路
３１ 第１タイマ回路
３２ 第２タイマ回路
４ スタータリレー
４１ スタータリレーのコイル
４２ スタータリレーの接点
５ スタータモータ
Ｑ１ 第１スイッチング素子
Ｑ２ 第２スイッチング素子
Ｔ１ タイマ時間（第１タイマ時間）
Ｔ２ タイマ時間（第２タイマ時間）
τ パルス信号の周期
ｘ エンジンスイッチ信号の入力期間（第１期間）
ｙ パルス信号の出力期間（第２期間）
１０ スタータモータ駆動装置
２０ エンジン始動回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】