知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧 ▶ 国立大学法人豊橋技術科学大学の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023096598
(43)【公開日】2023-07-07
(54)【発明の名称】電力変換器
(51)【国際特許分類】
H02M 1/08 20060101AFI20230630BHJP
【ＦＩ】
H02M1/08 A
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2021212464
(22)【出願日】2021-12-27
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(71)【出願人】
【識別番号】304027349
【氏名又は名称】国立大学法人豊橋技術科学大学
(74)【代理人】
【識別番号】110000567
【氏名又は名称】弁理士法人サトー
(72)【発明者】
【氏名】笹谷 卓也
(72)【発明者】
【氏名】岩本 藤行
(72)【発明者】
【氏名】平野 哲夫
(72)【発明者】
【氏名】大平 孝
(72)【発明者】
【氏名】水谷 豊
(72)【発明者】
【氏名】小山 哲志
(72)【発明者】
【氏名】宮地 啓輔
(72)【発明者】
【氏名】奥秋 直幸
(72)【発明者】
【氏名】正木 敬章
【テーマコード（参考）】
5H740
【Ｆターム（参考）】
5H740BA12
5H740BB08
5H740BC01
5H740BC02
5H740JA01
5H740JA04
5H740JB01
5H740KK01
5H740MM01
(57)【要約】
【課題】ＭＨｚ帯にてスイッチング素子を駆動させる際に損失を抑制しながら高速駆動できるようにした電力変換器を提供する。
【解決手段】 電力変換器１０は、ゲート容量Ｃｇｄ、Ｃｇｓとゲートループに存在する寄生インダクタンスＬｇとに基づいて決定される共振周波数が１００ＭＨｚ以下に構成される半導体スイッチＭ１を備える。ゲート駆動部１２は、基本周波数の電圧に基本周波数の三以上の奇数次周波数の電圧を重畳したゲート電圧を出力する。ゲート駆動部１２は、半導体スイッチＭ１のゲートループの共振周波数と異なるように奇数次周波数を調整すると共に、基本周波数の電圧の位相よりも奇数次周波数の電圧の位相を所定の量ずらしてＥ級増幅器２２、２５により増幅した電圧を重畳して半導体スイッチＭ１に出力する。
【選択図】図２
【解決手段】 電力変換器１０は、ゲート容量Ｃｇｄ、Ｃｇｓとゲートループに存在する寄生インダクタンスＬｇとに基づいて決定される共振周波数が１００ＭＨｚ以下に構成される半導体スイッチＭ１を備える。ゲート駆動部１２は、基本周波数の電圧に基本周波数の三以上の奇数次周波数の電圧を重畳したゲート電圧を出力する。ゲート駆動部１２は、半導体スイッチＭ１のゲートループの共振周波数と異なるように奇数次周波数を調整すると共に、基本周波数の電圧の位相よりも奇数次周波数の電圧の位相を所定の量ずらしてＥ級増幅器２２、２５により増幅した電圧を重畳して半導体スイッチＭ１に出力する。
【選択図】図２
【特許請求の範囲】
【請求項1】
ゲート容量（Ｃｇｄ、Ｃｇｓ）とゲートループに存在するインダクタンス（Ｌｇ）とに基づいて決定される共振周波数（ｆ０）が１００ＭＨｚ以下に構成されるスイッチング素子（Ｍ１）を備え、当該スイッチング素子が１ＭＨｚ以上の基本周波数により駆動されることで電源出力する主電力変換部（１１）と、
前記基本周波数の電圧に前記基本周波数の３以上の奇数次周波数の電圧を重畳したゲート電圧を前記スイッチング素子に出力するゲート駆動部（１２）と、を備え、
前記ゲート駆動部は、前記電圧を増幅する増幅器（２２、２５）を備えて構成され、前記主電力変換部の前記スイッチング素子の前記ゲートループの前記共振周波数と異なるように前記奇数次周波数を調整すると共に、前記基本周波数の電圧の位相よりも前記奇数次周波数の電圧の位相を所定の量ずらして前記増幅器により増幅した電圧を重畳して前記スイッチング素子に出力する電力変換器。
前記基本周波数の電圧に前記基本周波数の３以上の奇数次周波数の電圧を重畳したゲート電圧を前記スイッチング素子に出力するゲート駆動部（１２）と、を備え、
前記ゲート駆動部は、前記電圧を増幅する増幅器（２２、２５）を備えて構成され、前記主電力変換部の前記スイッチング素子の前記ゲートループの前記共振周波数と異なるように前記奇数次周波数を調整すると共に、前記基本周波数の電圧の位相よりも前記奇数次周波数の電圧の位相を所定の量ずらして前記増幅器により増幅した電圧を重畳して前記スイッチング素子に出力する電力変換器。
【請求項2】
前記ゲート駆動部は、前記基本周波数の電圧の位相よりも前記奇数次周波数の電圧の位相を遅くした状態で前記増幅器により増幅した電圧を重畳して前記スイッチング素子に出力する請求項１記載の電力変換器。
【請求項3】
前記ゲート駆動部は、前記増幅器としてＥ級増幅器（２２、２５）を用いて正弦波の電圧を生成する請求項１又は２記載の電力変換器。
【請求項4】
前記ゲート駆動部は、前記奇数次周波数として三次周波数の正弦波電圧を前記基本周波数の正弦波電圧に重畳して出力する請求項１から３の何れか一項に記載の電力変換器。
【請求項5】
前記共振周波数と前記奇数次周波数とが少なくともｆ０／（２×ゲートループのＱ値）以上ずれるように前記インダクタンス及び前記ゲート容量の関係性が設定されている請求項１から３の何れか一項に記載の電力変換器。
【請求項6】
前記ゲート駆動部が前記増幅器として複数のＥ級増幅器を用いて正弦波電圧を生成して前記ゲート電圧を出力するとき、前記複数のＥ級増幅器は共通の直流電源電圧を用いて動作するよう構成される請求項１から５の何れか一項に記載の電力変換器。
【請求項7】
前記ゲート駆動部は、前記基本周波数及び前記奇数次周波数の電圧を増幅する複数の前記増幅器の出力電圧を合成する合波回路（１５）を備え、
前記合波回路は、前記基本周波数の電圧を増幅する増幅器（２２）の出力から前記奇数次周波数の電圧を増幅する増幅器（２５）の出力側を見た前記奇数次周波数におけるインピーダンスが開放状態と見做せると共に、前記奇数次周波数の電圧を増幅する増幅器（２５）の出力から前記基本周波数の電圧を増幅する増幅器（２２）の出力側を見た前記基本周波数におけるインピーダンスが開放状態と見做せる並列共振回路（１５ａ、１５ｂ）を用いて各増幅器の出力を合成する請求項１から６の何れか一項に記載の電力変換器。
前記合波回路は、前記基本周波数の電圧を増幅する増幅器（２２）の出力から前記奇数次周波数の電圧を増幅する増幅器（２５）の出力側を見た前記奇数次周波数におけるインピーダンスが開放状態と見做せると共に、前記奇数次周波数の電圧を増幅する増幅器（２５）の出力から前記基本周波数の電圧を増幅する増幅器（２２）の出力側を見た前記基本周波数におけるインピーダンスが開放状態と見做せる並列共振回路（１５ａ、１５ｂ）を用いて各増幅器の出力を合成する請求項１から６の何れか一項に記載の電力変換器。
【請求項8】
前記ゲート駆動部が、前記増幅器として複数のＥ級増幅器を用いて正弦波電圧を生成する場合に、前記基本周波数及び前記奇数次周波数の信号を増幅する複数の増幅器の出力を合成する合波回路（１５）を備え、
前記複数のＥ級増幅器の各増幅器の出力に位置して、前記合波回路から前記主電力変換部の前記スイッチング素子のゲート端子側を見たインピーダンスのリアクタンス分をゼロあるいは容量性にする整合回路（２３、２６）を備える請求項１から３の何れか一項に記載の電力変換器。
前記複数のＥ級増幅器の各増幅器の出力に位置して、前記合波回路から前記主電力変換部の前記スイッチング素子のゲート端子側を見たインピーダンスのリアクタンス分をゼロあるいは容量性にする整合回路（２３、２６）を備える請求項１から３の何れか一項に記載の電力変換器。
【請求項9】
前記ゲート駆動部は、前記基本周波数及び前記奇数次周波数の信号を増幅する複数の前記Ｅ級増幅器の出力を合成する合波回路（１５）を備え、
前記合波回路から前記スイッチング素子のゲートの入力を見た負荷Ｑ値の値を３以下として構成されている請求項３記載の電力変換器。
前記合波回路から前記スイッチング素子のゲートの入力を見た負荷Ｑ値の値を３以下として構成されている請求項３記載の電力変換器。
【請求項10】
前記ゲート駆動部は、前記基本周波数及び前記奇数次周波数の信号を増幅する複数の前記Ｅ級増幅器の出力を合成する合波回路（１５）を備え、
前記複数のＥ級増幅器の各増幅器の出力と前記合波回路との間に位置してイミタンス変換回路（４０、４１）を備え、前記Ｅ級増幅器の出力電圧を前記イミタンス変換回路により定電圧源として生成する請求項３記載の電力変換器。
前記複数のＥ級増幅器の各増幅器の出力と前記合波回路との間に位置してイミタンス変換回路（４０、４１）を備え、前記Ｅ級増幅器の出力電圧を前記イミタンス変換回路により定電圧源として生成する請求項３記載の電力変換器。
【請求項11】
前記奇数次周波数の信号を増幅する前記増幅器は、Ａ、Ｂ、ＡＢ、又はＣ級増幅器により構成されている請求項１記載の電力変換器。
【請求項12】
前記スイッチング素子は、ＳｉＣパワー半導体スイッチ（Ｍ１）により構成されＳｉＣパワーカード（１３）に構成されている請求項１から１１の何れか一項に記載の電力変換器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力変換器に関する。
【背景技術】
【0002】
ＭＨｚ帯高周波電源は、誘導加熱、プラズマプロセス、非接触給電等に幅広く利用されており、これらの用途では高効率、大出力化のニーズが高い。これらのニーズに対して、高耐圧かつ大電流容量のＳｉＣ素子を共振型インバータに使用し、ＳｉＣ素子を高速駆動することでＭＨｚ帯高周波電源を高効率、大出力化できる。
【0003】
高耐圧且つ大電流容量のＳｉＣ－ＭＯＳＦＥＴは、数ｎＦ程度以上の入力容量特性を有している。また、そのパッケージはゲートに回り込むリアクタンス成分を十数ｎＨ程度備えることが多い。ＳｉＣ―ＭＯＳＦＥＴを高速駆動するため、一般的な矩形波電圧をゲートに印加すると、ゲートに回り込むリアクタンス成分及びゲート入力容量に基づいて共振現象を生じる虞があり、この場合、ゲート電圧波形にゲート耐圧を超えるピーキングを生じ、素子の信頼性を低下させる懸念がある。
【0004】
特許文献１には、オン動作遷移時間の開始直後と完了直前の駆動信号の変化率をオン速度低減部により低減し、スイッチング素子の寄生容量によるＬＣ共振で発生するリンギングを抑制する方法も提案されている。しかし、特許文献１記載の駆動信号生成回路は、ハードスイッチングのブッシュプル回路を採用しており、ＭＨｚ帯にてスイッチング素子を駆動させると大きな損失を生じる。
【0005】
他方、非特許文献１には、Ｅ級増幅器のＳＷ素子に正弦波状のゲート電圧とその３次高調波を重畳することで急峻なオフ波形を得られることが示されている。しかし、正弦波の生成手段や基本波と高調波の位相差に関する具体的な記述はない。また、図示されている位相差を適用すると急峻なオフ波形を得られると考えられるが、導通期間後半の波高値は低下しており， 導通損が増加する問題が懸念される。
【0006】
また、ゲート電圧を正弦波状に変えれば原理的にピーキングは発生しないが、急峻なゲート電圧オフ特性を得られないため高速駆動できずスイッチング損失が増加してしまう。また導通期間中のゲート電圧も低下するため導通損が増加する問題が懸念される。ここでいう、高速駆動とはオンからオフ、オフからオンへの遷移時間を短くすることである。
【0007】
非特許文献２には、ＳｉＣ―ＭＯＳＦＥＴにて許容されるゲート電圧振幅以上の振幅の正弦波を、Ｅ級アンプを用いて生成した上でダイオードにより電圧をクランプし、ＳｉＣにより許容されるゲート電圧振幅以下にするゲート駆動方法が示されている。しかし、この方法ではクランプダイオードにおいて損失を生じる問題がある。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】国際公開２０１３／０６５１５０号（特願２０１３－５４１５４３号）
【非特許文献】
【0009】
【非特許文献1】周藤他、２名、Ｅ級増幅器のゲートドライブ信号の第３高調波によるピーキング、平成２２年度電気関係学会九州支部連合大会
【非特許文献2】孫他、３名、Ｅ級増幅器に基づいたＳｉＣ－ＭＯＳＦＥＴ高速駆動回路の一検討、電子情報通信学会技術研究報告書:信学技報 １１６（１３３）、４３－４９、２０１６－０７－１４
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明の目的は、ＭＨｚ帯にてスイッチング素子を駆動させる際に損失を抑制しながら高速駆動できるようにした電力変換器を提供することにある。
【課題を解決するための手段】
【0011】
請求項１記載の発明によれば、主電力変換部は、ゲート容量とゲートループに存在するインダクタンスとに基づいて決定される共振周波数が１００ＭＨｚ以下に構成されるスイッチング素子を備え、当該スイッチング素子が１ＭＨｚ以上の基本周波数により駆動されることで電源出力する。ゲート駆動部は、基本周波数の電圧に基本周波数の三以上の奇数次周波数の電圧を重畳したゲート電圧を出力する。ゲート駆動部は、電圧を増幅する増幅器を備えて構成され、主電力変換部のスイッチング素子のゲートループの共振周波数と異なるように奇数次周波数を調整すると共に、基本周波数の電圧の位相よりも奇数次周波数の電圧の位相を所定の量ずらして増幅器により増幅した電圧を重畳してスイッチング素子に出力する。
【0012】
請求項１記載の発明によれば、基本周波数の電圧の位相よりも奇数次周波数の電圧の位相を所定の量ずらしてスイッチング素子にゲート電圧を印加するため、ゲートループに寄生するインダクタンス、ゲート容量の影響を受けて、スイッチング素子のゲートの位置において基本周波数の電圧の位相と奇数次周波数の電圧の位相が揃うように作用することになる。これにより、奇数次周波数の電圧を調整してゲート電圧をより急峻に調整できるようになる。これにより、スイッチング素子の損失を抑制しながら高速駆動できる。
【図面の簡単な説明】
【0013】
【図1】第１実施形態における電力変換器の電気的構成ブロック図
【図2】ゲート駆動部の電気的構成ブロック図
【図3】位相調整回路及びＢＰＦ（バンドパス・フィルタ）の電気的構成例
【図4】増幅器、整合回路、及び合波回路とその周辺回路の電気的構成例
【図5】技術的意義の説明図
【図6】スイッチング素子のドレイン電流－ゲート電圧特性図
【図7】第２実施形態における増幅器、整合回路、合波回路、及びその周辺回路の電気的構成例
【発明を実施するための形態】
【0014】
以下、電力変換器１０の幾つかの実施形態について図面を参照しながら説明する。複数の実施形態間で同一の構成は同一の符号を付して、後述する実施形態では説明を省略することがある。
【0015】
（第１実施形態）
第１実施形態について図１から図６を参照しながら説明する。図１に示すように、電力変換器１０は、ＳｉＣパワーカード１３を用いて主として電力変換する主電力変換部１１、ＳｉＣパワーカード１３のゲート端子を駆動するゲート駆動部１２を備え、直流電圧ＶＤＣを入力して電力変換して負荷ＲＬに電力を出力する高周波電源である。
第１実施形態について図１から図６を参照しながら説明する。図１に示すように、電力変換器１０は、ＳｉＣパワーカード１３を用いて主として電力変換する主電力変換部１１、ＳｉＣパワーカード１３のゲート端子を駆動するゲート駆動部１２を備え、直流電圧ＶＤＣを入力して電力変換して負荷ＲＬに電力を出力する高周波電源である。
【0016】
主電力変換部１１には、ＳｉＣパワーカード１３が設けられる。ＳｉＣパワーカード１３は、ボディダイオードが付加されたＳｉＣパワー半導体スイッチＭ１（以下、半導体スイッチＭ１と称する）を内蔵している。半導体スイッチＭ１は、例えばＳｉＣ－ＭＯＳＦＥＴによるスイッチング素子である。ＳｉＣパワーカード１３は、半導体スイッチＭ１の半導体パッケージの両面に放熱板をはんだ付けした構造を採用しており、半導体スイッチＭ１が動作する際に発生する熱を効率的に冷却器に放熱できる構造となっており、大電力化と小型化を両立させている。ＳｉＣパワーカード１３の半導体スイッチＭ１には、そのゲート端子とドレイン／ソース各端子との間に寄生容量としてゲート容量Ｃｇｄ、Ｃｇｓを生じる。
【0017】
また、ＳｉＣパワーカード１３にはゲート端子が設けられている。ＳｉＣパワーカード１３のゲート端子から当該ＳｉＣパワーカード１３のパッケージ内の半導体スイッチＭ１のゲートまでの間には、リードフレームやボンディングワイヤによる寄生インダクタンスＬｇ、ゲート寄生抵抗Ｒｇが存在する。ＳｉＣパワーカード１３は、ゲート容量Ｃｇｄ、Ｃｇｓ及び寄生インダクタンスＬｇに基づいて決定される共振周波数ｆ０が１００ＭＨｚ以下の数十ＭＨｚ程度に構成されるパワー半導体モジュールである。
【0018】
例えば、ＳｉＣパワーカード１３のゲート端子に基本周波数（例えば、６.７８ＭＨｚ）の矩形電圧を印加すると、ゲートループにおいて大きな共振電圧のピークが発生し、半導体スイッチＭ１のゲートに過大な電圧ストレスが加わる。このため本形態では、ゲート駆動部１２の構成を用いて基本周波数と、高調波となる奇数次周波数（例えば三次、五次周波数）の電圧を印加する。ゲート駆動部１２は、１ＭＨｚ以上の基本周波数によりＳｉＣパワーカード１３を駆動することで負荷ＲＬに電源出力する。
【0019】
以下、図１を参照して主電力変換部１１の回路構成例を説明する。直流電圧源１００はチョークコイルＬｃを通じてノードＮ１に印加されている。ノードＮ１とグランドノードＮｇとの間には、半導体スイッチＭ１のドレイン・ソース間が接続されている。ノードＮ１とグランドノードＮｇとの間にはキャパシタＣｐが構成されている。したがって、キャパシタＣｐは半導体スイッチＭ１のドレイン・ソース間に並列接続されている。
【0020】
ノードＮ１と負荷ＲＬへの出力端子Ｔ１との間には、インダクタＬｓとキャパシタＣｓとが直列接続されている。負荷ＲＬは、出力端子Ｔ１とグランドノードＮｇとの間に接続されている。このように主電力変換部１１が構成されている。
【0021】
他方、ゲート駆動部１２は、複数の交流電圧源１４ａ～１４ｃ及び合波回路１５を備える。複数の交流電圧源１４ａ～１４ｃは、基本周波数の交流電圧とこの基本周波数の３以上の奇数次周波数の交流電圧を出力する電圧源をイメージとして図示化している。合波回路１５は、これらの複数の交流電圧源１４ａ～１４ｃの出力電圧を合成し、ゲート電圧ＶｇとしてＳｉＣパワーカード１３に印加する。
【0022】
図２にゲート駆動部１２の構成を例示している。ゲート駆動部１２は、矩形波発振器２０と共に、基本周波数及び奇数次周波数の電圧を増幅する増幅器としてＥ級増幅器２２、２５を備え、矩形波発振器２０の出力電圧を加工することにより所望のゲート電圧Ｖｇを出力する。
【0023】
ゲート駆動部１２は、基本周波数の正弦波電圧と三次周波数の正弦波電圧を重畳させた三倍波重畳ゲート駆動を行い、半導体スイッチＭ１のゲートソース間電圧ｖｇｓを－５Ｖ～２０Ｖとするように出力する。このようにすることで、ゲートループを共振させることなく、すなわち、ＳｉＣパワーカード１３のゲート端子に過大な電圧ストレスを与えることなく高速スイッチングを実現できる。
【0024】
矩形波発振器２０は、所定の基本周波数（例えば、６．７８ＭＨｚ）の矩形波のパルス電圧を生成出力する。このとき例えば、矩形波のパルスに含まれる三次周波数と、ＳｉＣパワーカード１３のゲートループの共振周波数ｆ０とが互いに異なるように調整される。
【0025】
ゲート駆動部１２は、基本周波数及び三次周波数の電圧を出力するため、複数のゲート電圧生成部１６、１７を備える。ゲート電圧生成部１６は、基本周波数の交流電圧を出力するために設けられ、位相調整回路２１、Ｅ級増幅器２２、及び整合回路２３を縦続接続して構成され、生成した基本周波数の交流電圧を合波回路１５に出力する。ゲート電圧生成部１６はＥ級増幅器２２を用いて基本周波数の正弦波電圧を生成する。
【0026】
位相調整回路２１は、ゲート電圧生成部１６、１７の出力電圧間の位相を異ならせるために設けられ、ゲート電圧生成部１６が生成する基本周波数の電圧を、ゲート電圧生成部１７が生成する三次周波数に対して進相させてＥ級増幅器２２に出力する。Ｅ級増幅器２２はＥ級動作する増幅器であり、基本周波数の電圧を増幅して整合回路２３を通じて合波回路１５に出力する。整合回路２３は、Ｅ級増幅器２２の出力インピーダンスとＳｉＣパワーカード１３の入力インピーダンスとをインピーダンスマッチングする回路を示す。
【0027】
他方、ゲート電圧生成部１７は、奇数次周波数の交流電圧を出力するために設けられ、ＢＰＦ２４、Ｅ級増幅器２５、及び整合回路２６を縦続接続して構成され、生成した奇数次周波数の交流電圧を合波回路１５に出力する。ゲート電圧生成部１７はＥ級増幅器２５を用いて三次周波数の正弦波の電圧を生成する。
【0028】
ＢＰＦ２４は、矩形波発振器２０からの基本周波数（例えば、６．７８ＭＨｚ）の矩形波に含まれる基本周波数の三次周波数を通過すると共に、基本周波数、及び、この基本周波数の五次以上の周波数の信号を減衰させる特性を有するバンドパスフィルタを示す。Ｅ級増幅器２５はＥ級動作する増幅器であり、基本周波数の三次周波数の電圧を増幅して整合回路２６を通じて合波回路１５に出力する。整合回路２６は、Ｅ級増幅器２５の出力インピーダンスとＳｉＣパワーカード１３の入力インピーダンスとをマッチングする回路を示す。
これらの位相調整回路２１、Ｅ級増幅器２２、整合回路２３、ＢＰＦ２４、Ｅ級増幅器２５、及び整合回路２６は、前述の複数の交流電圧源１４ａ～１４ｃ相当の構成を示す。合波回路１５は、基本周波数及び奇数次周波数の電圧を増幅する複数のＥ級増幅器２２、２５（複数の増幅器相当）の出力電圧を合成してゲート電圧ＶｇをＳｉＣパワーカード１３に印加する。
これらの位相調整回路２１、Ｅ級増幅器２２、整合回路２３、ＢＰＦ２４、Ｅ級増幅器２５、及び整合回路２６は、前述の複数の交流電圧源１４ａ～１４ｃ相当の構成を示す。合波回路１５は、基本周波数及び奇数次周波数の電圧を増幅する複数のＥ級増幅器２２、２５（複数の増幅器相当）の出力電圧を合成してゲート電圧ＶｇをＳｉＣパワーカード１３に印加する。
【0029】
このゲート駆動部１２によれば、複数のゲート電圧生成部１６、１７を並列接続すると共に、ゲート電圧生成部１６に位相調整回路２１を設けているため、基本周波数の電圧の位相よりも奇数次周波数の電圧の位相を遅くした状態で合波回路１５に電圧を出力できる。これにより合波回路１５は、基本周波数の電圧の位相よりも奇数次周波数の電圧の位相を遅くした状態で合成、重畳してゲート電圧ＶｇをＳｉＣパワーカード１３に出力する。この結果、ゲート駆動部１２は、奇数次周波数として三次の信号電圧を基本周波数の信号電圧に重畳出力できる。
【0030】
次に、図３及び図４を参照して具体的な回路構成を説明する。図３には位相調整回路２１及びＢＰＦ２４の回路構成例を示しており、図４にはＥ級増幅器２２、２５及び整合回路２３、２６、その後段の回路構成例を示している。
【0031】
図３に例示したように、位相調整回路２１は、積分器３１、抵抗Ｒａ及びＲｂを直列接続して構成される抵抗分圧回路３２、Ｄフリップフロップ３３、その他の周辺回路３４を用いて構成されている。積分器３１は、矩形波発振器２０により出力される矩形波を入力し、所定の時定数に応じて電圧の位相を遅相することで電圧波形を鈍らせ、直流遮断用のコンデンサＣｂ１を通じてＤフリップフロップ３３のクロック端子ＣＬＫに入力させている。
【0032】
Ｄフリップフロップ３３は、Ｄ端子を電源Ｖccにプルアップして構成される。またＤフリップフロップ３３はクロック端子ＣＬＫに電源Ｖccを分圧する抵抗分圧回路３２を接続して構成される。また、Ｄフリップフロップ３３の／Ｑ端子及び／ＣＬＲ端子には周辺回路３４が接続されている。周辺回路３４は、抵抗Ｒｘ１、Ｒｘ２、ダイオードＤａ、及びコンデンサＣｘなどを図示形態に組み合わせて構成される。
【0033】
Ｄフリップフロップ３３は、クロック端子ＣＬＫの入力電圧に同期して矩形波電圧をＱ端子から出力することになり、積分器３１により矩形波発振器２０により出力される矩形波電圧を鈍した成形電圧がクロック端子ＣＬＫに入力される。また、Ｄフリップフロップ３３は、そのクロック端子ＣＬＫの入力電圧が抵抗分圧回路３２によりバイアス調整されることにより、Ｑ端子の立上りタイミングを進み側／遅れ側の両方に調整できる。この結果、位相調整回路２１は、積分器３１による積分結果に基づいて位相調整した結果を出力できる。
【0034】
また、矩形波発振器２０の出力は、バッファゲート３５及びコンデンサＣｂ２及び抵抗Ｒｙの直列回路を通じてＢＰＦ２４に入力されている。ＢＰＦ２４は、コンデンサＣｊ１～Ｃｊ５、インダクタＬｊ１～Ｌｊ４、及び抵抗Ｒｊ３を図示形態に組み合わせたＬＣＲフィルタ回路であり、本実施形態では基本周波数の三次周波数を通過してその他の一次及び五次以上の周波数を減衰させている。位相調整回路２１が、基本波の位相を調整するために設けられているため、基本波周波数の電圧の位相と奇数次周波数の電圧の位相の関係性を変化させることができる。
【0035】
なお、ＢＰＦ２４の後段には直流遮断用のコンデンサＣｂ１を介してバイアス回路Ｂ１が設けられている。バイアス回路Ｂ１は、バイアス電圧Ｖｂを可変抵抗Ｒｂにより分圧した分圧電圧をＥ級増幅器２５のＭＯＳトランジスタＭｐ２（後述参照）のゲートに印加する。
【0036】
図４に示すように、Ｅ級増幅器２２、２５は、共通の直流電源電圧Ｖｄを用いて動作する。Ｅ級増幅器２２は、チョークコイルＬｃ１、ＭＯＳトランジスタＭｐ１、キャパシタＣｐ１、共振用のインダクタＬｓ１、及びキャパシタＣｓ１を図示形態に備える。
【0037】
直流電源電圧Ｖｄは、チョークコイルＬｃ１を通じてノードＮ１１に印加されている。ノードＮ１１とグランドノードＮｇとの間には、ＭＯＳトランジスタＭｐ１のドレイン・ソース間が接続されている。ノードＮ１１とグランドノードＮｇとの間にはキャパシタＣｐ１が構成されている。
【0038】
したがって、キャパシタＣｐ１は、ＭＯＳトランジスタＭｐ１のドレイン・ソース間に並列接続されている。ノードＮ１１と整合回路２３の入力ノードＮ１２との間には、インダクタＬｓ１とキャパシタＣｓ１とが直列接続されている。Ｅ級増幅器２２を構成する素子Ｃｐ１、Ｌｓ１、Ｃｓ１の素子値は基本周波数に合わせて設計されている。
【0039】
整合回路２３は、ノードＮ１２とグランドノードＮｇとの間に接続されたキャパシタＣｍ１と、ノードＮ１２と合波回路１５の入力ノードＮ１３との間に接続されたキャパシタＣｍｓとを備える。整合回路２３は、Ｅ級増幅器２２の出力と合波回路１５の入力との間に構成され、Ｅ級増幅器２２の出力側からＳｉＣパワーカード１３のゲート端子側を見たインピーダンスのリアクタンス分をゼロあるいは容量性にする特性を備える。これにより、Ｅ級増幅器２２のＥ級動作あるいは疑似Ｅ級動作を実現できる。
【0040】
他方、Ｅ級増幅器２５は、チョークコイルＬｃ２、ＭＯＳトランジスタＭｐ２、キャパシタＣｐ２、共振用のインダクタＬｓ２、及びキャパシタＣｓ２を図示形態に接続して構成されるもので、その回路構成はＥ級増幅器２２と同一構成とされている。
【0041】
直流電源電圧Ｖｄは、チョークコイルＬｃ２を通じてノードＮ２１に印加されている。ノードＮ２１とグランドノードＮｇとの間には、ＭＯＳトランジスタＭｐ２のドレイン・ソース間が接続されている。ノードＮ２１とグランドノードＮｇとの間にはキャパシタＣｐ２が構成されている。
【0042】
したがって、キャパシタＣｐ２は、ＭＯＳトランジスタＭｐ２のドレイン・ソース間に並列接続されている。ノードＮ２１と整合回路２６の入力ノードＮ２２との間には、インダクタＬｓ２とキャパシタＣｓ２とが直列接続されている。Ｅ級増幅器２５を構成する素子Ｃｐ２、Ｌｓ２、Ｃｓ２の各素子値は基本周波数の三次周波数に合わせて設計されている。
【0043】
整合回路２６は、ノードＮ２２とグランドノードＮｇとの間に接続されたキャパシタＣｍ２と、ノードＮ２２と合波回路１５の入力ノードＮ２３との間に接続されたインダクタＬｍとを備える。整合回路２６は、Ｅ級増幅器２５の出力に位置して構成され、Ｅ級増幅器２２の出力側からＳｉＣパワーカード１３のゲート端子側を見たインピーダンスのリアクタンス分をゼロあるいは容量性にする特性を備える。これにより、Ｅ級増幅器２５のＥ級動作あるいは疑似Ｅ級動作を実現できる。
【0044】
合波回路１５は、インダクタＬ１及びキャパシタＣ１による並列共振回路１５ａ、インダクタＬ２及びキャパシタＣ２による並列共振回路１５ｂを図示形態に備える。並列共振回路１５ａは、ノードＮ１３とノードＮｏとの間に接続されており、並列共振回路１５ｂは、ノードＮ２３とノードＮｏとの間にキャパシタＣ３を介して直列接続されている。
【0045】
合波回路１５は、Ｅ級増幅器２２の出力にＥ級増幅器２５の奇数次周波数におけるインピーダンスが開放状態と見做せるように並列共振回路１５ａ、１５ｂの素子値が設計されている。逆に、Ｅ級増幅器２５の出力にＥ級増幅器２２の基本波周波数におけるインピーダンスが開放状態と見做せるように並列共振回路１５ｂ、１５ａの素子値が設計されている。
【0046】
言い換えると、並列共振回路１５ａは、基本周波数を通過するが奇数次周波数を遮断する特性に設計されており、並列共振回路１５ｂは、奇数次周波数（本形態では三次周波数）を通過するが基本周波数を遮断する特性に設計されている。
【0047】
例えば、Ｅ級増幅器２２の側の並列共振回路１５ａには、Ｅ級増幅器２５の動作周波数である三次周波数にて共振条件となるように素子値を設定し、Ｅ級増幅器２５の側の並列共振回路１５ｂには、Ｅ級増幅器２２の動作周波数となる基本周波数にて共振条件となるように素子値を設定する。これにより、Ｅ級増幅器２２、２５は相互干渉なしに動作でき、合波回路１５は、各Ｅ級増幅器２２、２５の基本周波数及び奇数次周波数の出力を合成できる。
【0048】
また、合波回路１５の後段にはバイアス回路Ｂ２が構成されている。バイアス回路Ｂ２は、バイアス電圧Ｖｂを可変抵抗Ｒｂにより分圧した分圧電圧をＳｉＣパワーカード１３のゲート端子に印加する。また、キャパシタＣ３、Ｃ４は、合波回路１５の出力とＳｉＣパワーカード１３のゲート端子との間に接続されている。キャパシタＣ３、Ｃ４は、合波回路１５及びＥ級増幅器２２、２５側へのバイアス回路Ｂ２のバイアス電圧を遮断するコンデンサである。
【0049】
次に、各素子値の設定方法を説明する。
Ｅ級増幅器２２、２５及び整合回路２３、２６の素子値の設計は、半導体スイッチＭ１のゲートソース間電圧ｖｇｓの電圧振れ幅：２５Ｖに対応する基本波振幅：１３.２６Ｖと三倍波振幅：４.４２Ｖが、半導体スイッチＭ１のゲートに印加されるようＳｉＣパワーカード１３の寄生成分を考慮して行われる。
Ｅ級増幅器２２、２５及び整合回路２３、２６の素子値の設計は、半導体スイッチＭ１のゲートソース間電圧ｖｇｓの電圧振れ幅：２５Ｖに対応する基本波振幅：１３.２６Ｖと三倍波振幅：４.４２Ｖが、半導体スイッチＭ１のゲートに印加されるようＳｉＣパワーカード１３の寄生成分を考慮して行われる。
【0050】
Ｅ級増幅器２２、２５は、整合回路２３、２６の側からＳｉＣパワーカード１３のゲート端子を見たインピーダンスの実部を負荷抵抗値と定義したとき、負荷抵抗値に依存した負荷Ｑ値を３以下に設定することが望ましい。負荷Ｑ値は、ＳｉＣパワーカード１３の半導体設計に基づいて設計者により任意に決定できる。Ｅ級増幅器２２、２５の特性は、インダクタＬｓ１、Ｌｓ２及びキャパシタＣｓ１、Ｃｓ２による共振回路を動作させるときの出力側の負荷抵抗値、負荷Ｑ値により一義的に決定される。Ｅ級増幅器２２、２５を利用することで、駆動回路自体の損失を抑制できる。
【0051】
またＳｉＣパワーカード１３の内部寄生容量は、半導体スイッチＭ１に印加されるドレイン電圧に応じて変動する。したがって、ＳｉＣパワーカード１３のゲート端子側を見た入力インピーダンスも半導体スイッチＭ１のドレイン電圧の変化により変動する。これは、Ｅ級増幅器２２、２５の負荷インピーダンスが変動することを意味している。そのため、負荷抵抗値に依存した負荷Ｑ値を３以下と設定することで、Ｅ級増幅器２２、２５が負荷インピーダンス変化に対してその動作の影響が少なくなる。すなわち、負荷Ｑ値を３以下に設定することで、ＳｉＣパワーカード１３の寄生容量の特性バラツキやドレイン電圧依存性に対するＥ級増幅器２２、２５の動作安定性を確保できる。
【0052】
また、ゲートループの共振周波数ｆ０と三次周波数とは、少なくともｆ０／（２×ゲートループの負荷Ｑ値）以上ずれるように、インダクタンスＬｇ、ゲート寄生抵抗Ｒｇ及びゲート容量Ｃｇｄ、Ｃｇｓの関係性が設定されていることが望ましい。このように設定することで、ゲートループの寄生成分による共振現象を生じさせることなく、全体の動作安定性を確保できる。
【0053】
＜素子値の設定方法＞
Ｅ級増幅器２２、２５は、そのＥ級動作条件における直流電源電圧Ｖｄと出力電圧Ｖｏの振幅との関係性を、数式などを用いて所定の関係に定めることができる。また、ＳｉＣパワーカード１３の半導体スイッチＭ１のゲート電圧Ｖｇは、Ｅ級増幅器２２、２５の出力電圧Ｖｏとの関係において、整合回路２３、２６の素子値、及び、ＳｉＣパワーカード１３の寄生成分の影響を受ける。整合回路２３、２６の回路構成、及び、ＳｉＣパワーカード１３の寄生成分に基づいて、Ｅ級増幅器２２、２５の任意の直流電源電圧Ｖｄから半導体スイッチＭ１のゲートに所望の電圧振幅を与えるために必要な整合回路２３、２６の入力インピーダンスを求めることができる。
Ｅ級増幅器２２、２５は、そのＥ級動作条件における直流電源電圧Ｖｄと出力電圧Ｖｏの振幅との関係性を、数式などを用いて所定の関係に定めることができる。また、ＳｉＣパワーカード１３の半導体スイッチＭ１のゲート電圧Ｖｇは、Ｅ級増幅器２２、２５の出力電圧Ｖｏとの関係において、整合回路２３、２６の素子値、及び、ＳｉＣパワーカード１３の寄生成分の影響を受ける。整合回路２３、２６の回路構成、及び、ＳｉＣパワーカード１３の寄生成分に基づいて、Ｅ級増幅器２２、２５の任意の直流電源電圧Ｖｄから半導体スイッチＭ１のゲートに所望の電圧振幅を与えるために必要な整合回路２３、２６の入力インピーダンスを求めることができる。
【0054】
Ｅ級増幅器２２、２５の負荷抵抗Ｒｏは、整合回路２３、２６の入力側から見た入力インピーダンスと等しい値となる。この整合回路２３、２６の入力インピーダンスの虚数部をゼロにする条件を用いることで、整合回路２３、２６の入力インピーダンスを求めると共に負荷抵抗Ｒｏを求めることができる。この負荷抵抗Ｒｏに合わせて、整合回路２３、２６を構成するインダクタＬｍ、キャパシタＣｍ１、Ｃｍｓ、Ｃｍ２の各素子値、Ｅ級増幅器２２、２５を構成するインダクタＬｓ１、Ｌｓ２、キャパシタＣｓ１、Ｃｓ２、Ｃｐ１、Ｃｐ２の各素子値を設定することができる。
【0055】
このようにして素子値を設定することで、共通の直流電源電圧Ｖｄを用いてＥ級増幅器２２、２５を動作させたとしても、その合成出力を半導体スイッチＭ１のゲート耐圧以内に収まるように調整できるようになる。
【0056】
次に、上記構成の技術的意義と作用効果について説明する。
ＳｉＣパワーカード１３のゲート端子から当該ＳｉＣパワーカード１３のパッケージ内の半導体スイッチＭ１のゲートまでの間には、リードフレームやボンディングワイヤによる寄生インダクタンスＬｇが存在する。
ＳｉＣパワーカード１３のゲート端子から当該ＳｉＣパワーカード１３のパッケージ内の半導体スイッチＭ１のゲートまでの間には、リードフレームやボンディングワイヤによる寄生インダクタンスＬｇが存在する。
【0057】
寄生インダクタンスＬｇの影響を生じると、半導体スイッチＭ１のゲート電圧は、ＳｉＣパワーカード１３のゲート端子の電圧より進み位相になる。特に、基本周波数より高い奇数倍周波数にて寄生するインダクタＬｓによるリアクタンス分が大きくなり、半導体スイッチＭ１のゲートへの印加電圧波形が歪む。
【0058】
このため本形態では、基本周波数の正弦波電圧の位相に比較して奇数次周波数の正弦波電圧の位相を遅らせた状態で合波回路１５により重畳してＳｉＣパワーカード１３のゲート端子に電圧を印加している。ＳｉＣパワーカード１３のゲート端子に印加する電圧について、図５に示すように、三次周波数の正弦波電圧の位相を基本周波数に対して位相φだけ遅らせることで、基本周波数の正弦波電圧の位相と三次周波数の正弦波電圧の位相とを概ね一致させた状態で半導体スイッチＭ１のゲートに印加できる。
【0059】
半導体スイッチＭ１は、図６にゲート電圧－ドレイン電流特性を示したように、ゲート電圧を高くするほど大電流を流すことができ、且つ損失も小さくできる。Ｅ級増幅器２２、２５を前段に用いることで、オン区間後半にゲート印加電圧を高くできる。このため、半導体スイッチＭ１がオン期間中に流れる電流を、図５に示すようにオン区間の後半に大きくできる。
【0060】
本実施形態によれば、三次周波数の正弦波電圧を基本周波数の正弦波電圧より遅れ位相でＳｉＣパワーカード１３のゲート端子に印加することで、半導体スイッチＭ１のゲート位置で基本周波数と奇数次周波数の正弦波電圧の位相を概ね一致させることができる。これにより、不要なピーキングを防ぎながら、ゲート電圧の立上りを急峻にでき、オン期間中の特に後半において高いゲート電圧を印加できる。ここでは、ゲート電圧の立上りについて説明したが、立下りについても同様に急峻にできる。
【0061】
本実施形態の構成によれば、ＳｉＣパワーカード１３に内蔵した半導体スイッチＭ１における損失を低減でき、主電力変換部１１による電力変換効率を向上でき出力電圧を高くできる。半導体スイッチＭ１のゲートに過大電圧が印加されることがなくなり、半導体スイッチＭ１を長寿命化できる。
【0062】
この種の既存の半導体スイッチＭ１のパッケージは、寄生インダクタンスＬｇが比較的大きく構成されるが、当該パッケージをＭＨｚ帯高周波電源に利用でき、特にハイブリッド車（ＨＶ）用インバータのパワーモジュールによりＭＨｚ駆動を実現できる。また低出力時の総合効率を向上できる。また、ゲート駆動部１２の放熱を簡素化できる。さらに半導体スイッチＭ１がゲート総電荷量の大きい大容量素子であっても放熱を簡素化できる。
【0063】
（第２実施形態）
第２実施形態について図７を参照しながら説明する。第１実施形態では、整合回路２３、２６からＳｉＣパワーカード１３のゲート端子の入力を見た負荷抵抗値に依存した負荷Ｑ値を３以下に設定することで、Ｅ級増幅器２２、２５の負荷インピーダンスが変わると出力電圧が変動する課題に対処した。第２実施形態では、これに代えて又はこれに加えて、第１実施形態のＥ級増幅器２２、２５の出力が定電圧源的な特性となるようにする。本実施形態では、Ｅ級増幅器２２、２５の負荷インピーダンスが変わると出力電圧が変動しやすい問題に対して下記の対処を行うことが望ましい。
第２実施形態について図７を参照しながら説明する。第１実施形態では、整合回路２３、２６からＳｉＣパワーカード１３のゲート端子の入力を見た負荷抵抗値に依存した負荷Ｑ値を３以下に設定することで、Ｅ級増幅器２２、２５の負荷インピーダンスが変わると出力電圧が変動する課題に対処した。第２実施形態では、これに代えて又はこれに加えて、第１実施形態のＥ級増幅器２２、２５の出力が定電圧源的な特性となるようにする。本実施形態では、Ｅ級増幅器２２、２５の負荷インピーダンスが変わると出力電圧が変動しやすい問題に対して下記の対処を行うことが望ましい。
【0064】
図７に示すように、Ｅ級増幅器２２、２５の出力に位置して、それぞれイミタンス変換回路としてジャイレータ４０、４１を追加すると良い。ジャイレータ４０は、キャパシタＣｈ１１、インダクタＬｈ１、キャパシタＣｈ１２をπ型に構成しており、ジャイレータ４１は、キャパシタＣｈ２１、インダクタＬｈ２、キャパシタＣｈ２２をπ型に構成している。ジャイレータ４０、４１を構成する各素子値は、それぞれ基本周波数及び三次周波数に合わせて設定されており、その回路定数は互いに異なる。
【0065】
ジャイレータ４０、４１を追加することで、そのジャイレータ４０の出力は、定電圧源として動作することになる。したがって、ＳｉＣパワーカード１３のゲート端子を見た入力インピーダンスが変動しても、ジャイレータ４０の出力電圧を安定的に保持できる。
【0066】
なお、ジャイレータ４０、４１の各出力側のキャパシタＣｈ１２、Ｃｈ２２と、整合回路２３、２６の入力側のキャパシタＣｍ１、Ｃｍ２とは共用化して構成しても良い。
【0067】
（他の実施形態）
本発明は、前述した実施形態に限定されるものではなく、種々変形して実施することができ、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。例えば以下に示す変形又は拡張が可能である。
本発明は、前述した実施形態に限定されるものではなく、種々変形して実施することができ、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。例えば以下に示す変形又は拡張が可能である。
【0068】
前述では説明の簡略化のため、奇数次周波数は三次とした形態を説明したがこれに限られるものではない。五次又はそれ以上の奇数次を重畳したゲート電圧ＶｇをＳｉＣパワーカード１３に出力する形態に適用しても良い。例えば五次の奇数次周波数の電圧を重畳することでも基本周波数の電圧の位相と奇数次周波数の電圧の位相が揃うように作用することになり、この場合、より急峻に調整でき、オン期間中のゲート電圧の落ち込みを少なくできる。
【0069】
前段のＥ級増幅器２２、２５は、Ｅ級動作するように構成したが、Ｅ級動作に限られない。特に、奇数次周波数の正弦波電圧を増幅する増幅器２５は、Ａ、Ｂ、ＡＢ、又はＣ級増幅器により構成されていても良い。
【0070】
本発明は、前述した実施形態に準拠して記述したが、本発明は当該実施形態や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範畴や思想範囲に入るものである。
【符号の説明】
【0071】
図面中、１０は電力変換器（高周波電源）、１１は主電力変換部、１２はゲート駆動部、Ｃｇｄ、Ｃｇｓはゲート容量、Ｌｇは寄生インダクタンス、２２、２５はＥ級増幅器（増幅器）、４０、４１はイミタンス変換回路を示す。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】